JPS60140742A - リードフレーム及びその実装方法 - Google Patents
リードフレーム及びその実装方法Info
- Publication number
- JPS60140742A JPS60140742A JP59255836A JP25583684A JPS60140742A JP S60140742 A JPS60140742 A JP S60140742A JP 59255836 A JP59255836 A JP 59255836A JP 25583684 A JP25583684 A JP 25583684A JP S60140742 A JPS60140742 A JP S60140742A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- terminal
- terminal elements
- semiconductor package
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/12—Resilient or clamping means for holding component to structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10719—Land grid array [LGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10757—Bent leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10818—Flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10946—Leads attached onto leadless component after manufacturing the component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路パッケージに関するものであって、更
に詳細には、高度の自在性を持ち旧つ温度変化に基づく
機械的な応力に悪影響を受けることのない様にプリント
回路基板へ集積回路を接続させる端子を持ったリードフ
レームに関するものである。
に詳細には、高度の自在性を持ち旧つ温度変化に基づく
機械的な応力に悪影響を受けることのない様にプリント
回路基板へ集積回路を接続させる端子を持ったリードフ
レームに関するものである。
プリント回路基板乃至は同様の支持表面上に集積回路パ
ッケージを取り付ける場合に、これら2つの構成体を物
理的及び電気的に相互接続している手段が、変化する温
度条件の下でこれら2つの構成体間の膨張差を吸収する
為の成る程度の自在性乃至柔軟性を与えるものであるこ
とが重要である。充分な自在性が与えられない場合には
、これら2つの構成体の一方が他方よりも膨張又は収縮
することによって発生する機械的な応力がこれら両者間
のボンドを破壊することがある。
ッケージを取り付ける場合に、これら2つの構成体を物
理的及び電気的に相互接続している手段が、変化する温
度条件の下でこれら2つの構成体間の膨張差を吸収する
為の成る程度の自在性乃至柔軟性を与えるものであるこ
とが重要である。充分な自在性が与えられない場合には
、これら2つの構成体の一方が他方よりも膨張又は収縮
することによって発生する機械的な応力がこれら両者間
のボンドを破壊することがある。
集積回路パッケージとプリント回路基板との間の適切な
る自在性乃至は柔軟性は、単にこれの2つの構成体の膨
張係数を整合させるだけでは得ることが出来ない。基板
とパッケージとが比較的低周波数の熱サイクルに露呈さ
れる場合には、パッケージと基板との間に完全な熱膨張
係数の整合を与えることによって実質的に信頼性のある
相互接続を確保することが可能であるが、ボンドは高周
波数のパワーサイルクでは破壊されることがある。
る自在性乃至は柔軟性は、単にこれの2つの構成体の膨
張係数を整合させるだけでは得ることが出来ない。基板
とパッケージとが比較的低周波数の熱サイクルに露呈さ
れる場合には、パッケージと基板との間に完全な熱膨張
係数の整合を与えることによって実質的に信頼性のある
相互接続を確保することが可能であるが、ボンドは高周
波数のパワーサイルクでは破壊されることがある。
この様な破壊を起こさせる原因としては、半導体パッケ
ージとプリント回路基板の実効比熱における差異や、ボ
ンドの大きな熱輻射面積等がある。
ージとプリント回路基板の実効比熱における差異や、ボ
ンドの大きな熱輻射面積等がある。
即ち、基板の表面積の方が一層大きいので、それは半導
体パッケージよりも一層迅速に熱を散逸させることが可
能であり、従ってパッケージと基板との間のボンド区域
における温度はパッケージ自体程迅速には上昇せず、そ
の際に異なった膨張率が発生する。この膨張における差
異はボンドの領域内に応力を発生させることとなる。
体パッケージよりも一層迅速に熱を散逸させることが可
能であり、従ってパッケージと基板との間のボンド区域
における温度はパッケージ自体程迅速には上昇せず、そ
の際に異なった膨張率が発生する。この膨張における差
異はボンドの領域内に応力を発生させることとなる。
この応力は、ボンディング媒体及び全体的な回路組立体
を形成している個々の要素内に吸収されることが可能な
ものでなければならない。この応力を吸収する最も実際
的な手段は半導体パッケージとプリント回路基板との間
に自在性のある即ち柔軟性のあるインターフェースを設
けることである。このインターフェースが保有せねばな
らない自在性の程度は、最も極端な条件下において種々
の構成要素及びボンディング媒体の弾性限界を越えるこ
とが無いものでなければならない。
を形成している個々の要素内に吸収されることが可能な
ものでなければならない。この応力を吸収する最も実際
的な手段は半導体パッケージとプリント回路基板との間
に自在性のある即ち柔軟性のあるインターフェースを設
けることである。このインターフェースが保有せねばな
らない自在性の程度は、最も極端な条件下において種々
の構成要素及びボンディング媒体の弾性限界を越えるこ
とが無いものでなければならない。
現在入手可能なタイプの半導体パッケージにおいては、
リードを付けたチップ担持体及び形成したリードフラッ
トパック上に見られる周辺部のリードは限定的ではある
がこの様な柔軟性を与えるものである。然し乍ら、これ
らのリード配列はアレイ型半導体パッケージにおいて使
用するのには適しておらず、取り付は領域は包囲体の1
表面の周辺端部に沿ってのみ配列されているというより
もその全面に渡ってマトリクス状に配列されている。
リードを付けたチップ担持体及び形成したリードフラッ
トパック上に見られる周辺部のリードは限定的ではある
がこの様な柔軟性を与えるものである。然し乍ら、これ
らのリード配列はアレイ型半導体パッケージにおいて使
用するのには適しておらず、取り付は領域は包囲体の1
表面の周辺端部に沿ってのみ配列されているというより
もその全面に渡ってマトリクス状に配列されている。
アレイ型パッケージは、通常、3つのカテゴリーの内の
何れか1つに該当し、その3つのカテゴリーとはピン・
グリッド、パッド・グリッド、開放ビア(開口)である
。これらの3つのタイプの内、ピン・グリッド配列のみ
が半導体パッケージとプリント回路基板との間に任意の
自在性乃至柔軟性を与えるものである。然し乍ら、この
構成は透孔取り付けを必要とし、その為に他の限定が付
加されている。例えば、このタイプの取り付けは基板層
及びパッケージのポンディングパッドに関するアライメ
ントの問題を提起している。
何れか1つに該当し、その3つのカテゴリーとはピン・
グリッド、パッド・グリッド、開放ビア(開口)である
。これらの3つのタイプの内、ピン・グリッド配列のみ
が半導体パッケージとプリント回路基板との間に任意の
自在性乃至柔軟性を与えるものである。然し乍ら、この
構成は透孔取り付けを必要とし、その為に他の限定が付
加されている。例えば、このタイプの取り付けは基板層
及びパッケージのポンディングパッドに関するアライメ
ントの問題を提起している。
パッド・グリッド及び開放ビア型のパッケージは透孔取
り付けよりも寧ろ表面取り付けを使用しており、これら
のアライメントの問題を解消している。然し乍ら、これ
らのタイプのパッケージ、もっと詳細にはこれらのパッ
ケージに関連した表面取り付は配列は所要の程度の自在
性を与えるものではない。
り付けよりも寧ろ表面取り付けを使用しており、これら
のアライメントの問題を解消している。然し乍ら、これ
らのタイプのパッケージ、もっと詳細にはこれらのパッ
ケージに関連した表面取り付は配列は所要の程度の自在
性を与えるものではない。
本発明は、以上の点に鑑みなされたものであって、アレ
イ型の集積回路パッケージに使用するのに適しており且
つ温度変化によって誘起される機械的な応力を吸収する
為に高度の自在性を与えるる表面取り付は乃至は搭載構
成を提供することを目的とする。本発明によれば、この
目的を達成する為に、一連の個別的な端子要素を有して
おり該端子要素の隣接するものの間に破断タブを配設し
てストリップ形態に接続させて構成したリードフレーム
を提供している。各端子要素は適宜に形成されて、一体
的な中間部によって互いに接続されている2つの互いに
離隔さ九大略平行な取り付は表面を提供している。端子
要素はストリップ形状に相互接続されているが、各端子
要素の取り付は表面の一方を半導体基板上の関連した取
り付は領域にボンド、例えば半田付けすることが可能で
ある。ストリップの全ての端子をその様にボンドした後
に、隣接する端子間の破断タブを除去し、端子を互いに
分離させる。その結果得られるパッケージは、個別的な
柔軟性のある端子を有しており、これらの端子は後にプ
リント回路基板に表面取り付けするのに適している。
イ型の集積回路パッケージに使用するのに適しており且
つ温度変化によって誘起される機械的な応力を吸収する
為に高度の自在性を与えるる表面取り付は乃至は搭載構
成を提供することを目的とする。本発明によれば、この
目的を達成する為に、一連の個別的な端子要素を有して
おり該端子要素の隣接するものの間に破断タブを配設し
てストリップ形態に接続させて構成したリードフレーム
を提供している。各端子要素は適宜に形成されて、一体
的な中間部によって互いに接続されている2つの互いに
離隔さ九大略平行な取り付は表面を提供している。端子
要素はストリップ形状に相互接続されているが、各端子
要素の取り付は表面の一方を半導体基板上の関連した取
り付は領域にボンド、例えば半田付けすることが可能で
ある。ストリップの全ての端子をその様にボンドした後
に、隣接する端子間の破断タブを除去し、端子を互いに
分離させる。その結果得られるパッケージは、個別的な
柔軟性のある端子を有しており、これらの端子は後にプ
リント回路基板に表面取り付けするのに適している。
本リードフレームは、従来のスタンピング工具技術を使
用して構成することが可能である。更に、所定数の端子
を持った個別的なストリップを提供する為に所望の長さ
で選択的に刻みを付けることが可能である。直線的なス
トリップ形状の端子の配列は、本リードフレームの連続
的なストリップの製造を容易に行なうことを可能とする
。
用して構成することが可能である。更に、所定数の端子
を持った個別的なストリップを提供する為に所望の長さ
で選択的に刻みを付けることが可能である。直線的なス
トリップ形状の端子の配列は、本リードフレームの連続
的なストリップの製造を容易に行なうことを可能とする
。
以下、添付の図面を参考に本発明の具体的な実施の態様
に付いて詳細に説明する。尚、以下の説明は特にアレイ
型の半導体パッケージに関連して本発明を使用した場合
について行なうが、それは本発明を適用するのに特に適
しているからである。
に付いて詳細に説明する。尚、以下の説明は特にアレイ
型の半導体パッケージに関連して本発明を使用した場合
について行なうが、それは本発明を適用するのに特に適
しているからである。
然し乍ら、本技術に明るい者にとって明らかな如く、本
発明の実際的な適用はその場合にのみ限定されるべきも
のではない。寧ろ、本発明の自在性のある端子はその他
の公知の半導体パッケージ、例えばデュアルインライン
(DIP)及びリード付きチップ担持体等に使用するこ
とも可能である。
発明の実際的な適用はその場合にのみ限定されるべきも
のではない。寧ろ、本発明の自在性のある端子はその他
の公知の半導体パッケージ、例えばデュアルインライン
(DIP)及びリード付きチップ担持体等に使用するこ
とも可能である。
大略第1図乃至第4図に関し、又特に第1図に関して説
明すると、表面搭載型半導体パッケージ用の自在性のあ
るリードフレームは、一連の端子要素10を有しており
、これらの端子要素10は整合され且つ離隔された並置
配列関係を持って互いに接続されて所望数の端子からな
るストリップを形成している。このスI・リップ内の端
子は破断タブ12で相互に接続されており、その各々は
ストリップ内の隣接する2つの端子間に接続されている
。
明すると、表面搭載型半導体パッケージ用の自在性のあ
るリードフレームは、一連の端子要素10を有しており
、これらの端子要素10は整合され且つ離隔された並置
配列関係を持って互いに接続されて所望数の端子からな
るストリップを形成している。このスI・リップ内の端
子は破断タブ12で相互に接続されており、その各々は
ストリップ内の隣接する2つの端子間に接続されている
。
第2図に最も良く示す如く、各端子要素10はC字形状
部材とすることが可能であり、2つの離隔された大略平
行な取り付は表面14及び16を提供し、それらは該部
材の2つの脚部を夫々構成している。これら2つの脚部
は自在性があり、即ち弾性乃至は柔軟性のある中央部1
7によって相互接続されており、これらの脚部及び中央
部は、好適には、導電性物質の単一片から一体的に形成
することが可能である。種々の端子要素を接続してスト
リップを形成する破断タブ12はC字形状部材の中央部
に取り付けられており、それに対して所定の角度で配向
されている。勿論、第2図に示した如く、中央部17の
略中間に位置させる代りに、破断タブをその長さに沿っ
た任意の箇所において端子要素へ接続させることが可能
である。
部材とすることが可能であり、2つの離隔された大略平
行な取り付は表面14及び16を提供し、それらは該部
材の2つの脚部を夫々構成している。これら2つの脚部
は自在性があり、即ち弾性乃至は柔軟性のある中央部1
7によって相互接続されており、これらの脚部及び中央
部は、好適には、導電性物質の単一片から一体的に形成
することが可能である。種々の端子要素を接続してスト
リップを形成する破断タブ12はC字形状部材の中央部
に取り付けられており、それに対して所定の角度で配向
されている。勿論、第2図に示した如く、中央部17の
略中間に位置させる代りに、破断タブをその長さに沿っ
た任意の箇所において端子要素へ接続させることが可能
である。
第5図及び第6図に示した如く、第2図に示したC字形
状以外の形状を端子要素に使用することが可能である。
状以外の形状を端子要素に使用することが可能である。
例えば、端子要素を、第5図に示した如く、反転1字形
状に形成することも可能であり、又第6図に示した如く
、基本的に2字形状に形成することも可能である。基本
的に、半導体パッケージとプリン1−回路基板の夫々に
対して2つの離隔し自在性のある様に相互接続された取
り付は表面を与える任意の形状を本端子要素に使用する
ことが可能である。
状に形成することも可能であり、又第6図に示した如く
、基本的に2字形状に形成することも可能である。基本
的に、半導体パッケージとプリン1−回路基板の夫々に
対して2つの離隔し自在性のある様に相互接続された取
り付は表面を与える任意の形状を本端子要素に使用する
ことが可能である。
好適には、リードフレームのストリップを形成する端子
要素10及び破断タブ12は互いに一体的なものとする
ことが可能である。本発明の好適実施例においては、リ
ードフレームは、例えば、Kovar (商標名)、合
金42又は銅等の適宜の金属からなる単一片から形成さ
れている。この金属片を適宜打ち抜きし、且つ従来の技
術を使用して、屈曲させて端子要素及び介装される破断
タブを形成する。好適には、リードフレーム片を適宜の
位置で刻みを入れ、長尺のストリップを幾つかの短寸の
ストリップでその各々が半導体パッケージ上の列内の取
り付は箇所の数に対応する数の端子要素を有するストリ
ップへ分割することを可能とする。例えば、この様な刻
みは各破断タブの各々の側に設けることが可能であり、
その場合には長尺ストリップを幾つかの短寸ストリップ
へ分割することを容易とするばかりが、端子要素を一度
半導体パッケージへ取り付けた後にストリップがら破断
タブを容易に除去することを可能とする。
要素10及び破断タブ12は互いに一体的なものとする
ことが可能である。本発明の好適実施例においては、リ
ードフレームは、例えば、Kovar (商標名)、合
金42又は銅等の適宜の金属からなる単一片から形成さ
れている。この金属片を適宜打ち抜きし、且つ従来の技
術を使用して、屈曲させて端子要素及び介装される破断
タブを形成する。好適には、リードフレーム片を適宜の
位置で刻みを入れ、長尺のストリップを幾つかの短寸の
ストリップでその各々が半導体パッケージ上の列内の取
り付は箇所の数に対応する数の端子要素を有するストリ
ップへ分割することを可能とする。例えば、この様な刻
みは各破断タブの各々の側に設けることが可能であり、
その場合には長尺ストリップを幾つかの短寸ストリップ
へ分割することを容易とするばかりが、端子要素を一度
半導体パッケージへ取り付けた後にストリップがら破断
タブを容易に除去することを可能とする。
第7図に関して説明すると、アレイ型の半導体パッケー
ジ18はボンディング箇所2oを有しており、該箇所は
パッケージの1表面上にマトリクス形状に配列されてい
る。自在性のある端子のパッケージへの取り付けは、端
子が第1図に示したストリップ形状に存在している状態
で行なわれる。
ジ18はボンディング箇所2oを有しており、該箇所は
パッケージの1表面上にマトリクス形状に配列されてい
る。自在性のある端子のパッケージへの取り付けは、端
子が第1図に示したストリップ形状に存在している状態
で行なわれる。
更に詳細には、適宜の数の端子(図示例においては4個
)を有するストリップ22はパッケージ18と接触して
位置されており、ストリップ内の各端子の取り付は表面
14又は16の一方はマトリクスパターンの列内のボン
ディング箇所の各々と係合している。この様な係合にお
いては、例えば、半田付け、超音波ボンディング、熱圧
着、又はその他の適宜の技術によって端子をボンディン
グ箇所にボンドさせる。ボンディングを完了しリードフ
レーム片を適宜パッケージに取り付けると、破断タブ1
2を、例えば破断タブ12を各ストリップの長手軸周り
にねじってその端子要素への接続を破壊することによっ
てストリップから除去する。
)を有するストリップ22はパッケージ18と接触して
位置されており、ストリップ内の各端子の取り付は表面
14又は16の一方はマトリクスパターンの列内のボン
ディング箇所の各々と係合している。この様な係合にお
いては、例えば、半田付け、超音波ボンディング、熱圧
着、又はその他の適宜の技術によって端子をボンディン
グ箇所にボンドさせる。ボンディングを完了しリードフ
レーム片を適宜パッケージに取り付けると、破断タブ1
2を、例えば破断タブ12を各ストリップの長手軸周り
にねじってその端子要素への接続を破壊することによっ
てストリップから除去する。
破断タブを除去した結果得られる構成は、一連の個別的
な端子を有しており、それらは、第7図の半導体パッケ
ージ上の端子の最も右側に図示した列に示した如く、プ
リント回路基板へ表面取り付けを行なう為に使用するこ
とが可能である。
な端子を有しており、それらは、第7図の半導体パッケ
ージ上の端子の最も右側に図示した列に示した如く、プ
リント回路基板へ表面取り付けを行なう為に使用するこ
とが可能である。
一体的に相互接続されている2つの離隔された取り付は
表面を提供する端子の形状に起因して、半導体パッケー
ジとプリント回路基板との間のインターフェースは高度
の柔軟性を保持しており、半導体パッケージとプリント
回路基板との間の熱膨張差に基づいて発生する可能性の
ある著しい応力に耐えると共にそれを吸収することを可
能としている。柔軟性の殆どは、2つの軸に沿って、即
ち第2図、第5図、及び第6図に関して紙面の面内にお
いて得られる。発生される応力は無指向性であるので、
第3軸に沿って付加した柔軟性を与えることが望ましい
。この様な場合に、端子要素10の脚部の一方を他方に
対して相対的に回転させることによって一層大きな柔軟
性を与えることが可能であり、従って、第8図に示した
如く、2つの脚部を接続する中間部に約90°のねじり
を与えることが可能である。
表面を提供する端子の形状に起因して、半導体パッケー
ジとプリント回路基板との間のインターフェースは高度
の柔軟性を保持しており、半導体パッケージとプリント
回路基板との間の熱膨張差に基づいて発生する可能性の
ある著しい応力に耐えると共にそれを吸収することを可
能としている。柔軟性の殆どは、2つの軸に沿って、即
ち第2図、第5図、及び第6図に関して紙面の面内にお
いて得られる。発生される応力は無指向性であるので、
第3軸に沿って付加した柔軟性を与えることが望ましい
。この様な場合に、端子要素10の脚部の一方を他方に
対して相対的に回転させることによって一層大きな柔軟
性を与えることが可能であり、従って、第8図に示した
如く、2つの脚部を接続する中間部に約90°のねじり
を与えることが可能である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第1図は本発明の原理を使用したリードフレームストリ
ップの斜視図、第2図は第1図のリードフレームの端面
図、第3図は第1図のリードフレームストリップの頂面
図、第4図は第1図のリードフレームストリップの側面
図、第5図はリードフレームストリップの第2実施例の
端面図、第6図はリードフレームストリップの第3実施
例の端面図、第7図は端子要素をパッケージへ取り付け
る処理工程中の半導体パッケージの斜視図、第8図は端
子ストリップの第4実施例の斜視図、である。 (符合の説明) 10:端子要素 12:破断タブ 14.16:取り付は表面 17:中央部 18二半導体パッケージ 20:ボンディング箇所 特許出願人 フェアチアイルド カメラアンド インス
トルメント コーポレーション
ップの斜視図、第2図は第1図のリードフレームの端面
図、第3図は第1図のリードフレームストリップの頂面
図、第4図は第1図のリードフレームストリップの側面
図、第5図はリードフレームストリップの第2実施例の
端面図、第6図はリードフレームストリップの第3実施
例の端面図、第7図は端子要素をパッケージへ取り付け
る処理工程中の半導体パッケージの斜視図、第8図は端
子ストリップの第4実施例の斜視図、である。 (符合の説明) 10:端子要素 12:破断タブ 14.16:取り付は表面 17:中央部 18二半導体パッケージ 20:ボンディング箇所 特許出願人 フェアチアイルド カメラアンド インス
トルメント コーポレーション
Claims (1)
- 【特許請求の範囲】 1、半導体パッケージと支持表面との間に自在の機械的
及び電気的接続を与え゛る為のリードフレームにおいて
、一連の金属端子要素を有しており、その各々が弾性的
な中間部で相互接続された2つの離隔した搭載表面を具
備しており、且つ整合した端子要素のストリップを形成
する為に前記一連の中の隣接する端子要素間に夫々介在
されると共に接続されている破断タブを有していること
を特徴とするリードフレーム。 2、特許請求の範囲第1項において、前記各破断タブは
それが接続されている2つの隣接する端子要素の中間部
に接続されると共に実質的に所定の角度をもって配設さ
れていることを特徴とするリードフレーム。 3、特許請求の範囲第1項において、前記各端子要素は
大略C字形状をしていることを特徴とするリードフレー
ム。 4、特許請求の範囲第1項において、前記各端子要素は
大略−7字形状をしていることを特徴とするリードフレ
ーム。 5、特許請求の範囲第1項において、前記各端子要素は
大略5字形状をしていることを特徴とするリードフレー
ム。 6、特許請求の範囲第1項において、前記端子要素及び
前記破断タブは金属の単一片から一体的に形成されてい
ることを特徴とするリードフレーム。 7、特許請求の範囲第1項において、各端子要素の中間
部は前記搭載表面に垂直な軸の周りにねじられたストリ
ップを有していることを特徴とするリードフレーム。 8、特許請求の範囲第7項において、前記中間部が前記
垂直軸の周りに90°ねじられていることを特徴とする
リードフレーム。 9、後にプリント回路基板の表面に取り付ける為に半導
体パッケージに自在性の高いリードを取り付ける方法に
おいて、各々が一対の離隔し弾性的に相互接続された取
り付は表面を具備した端子要素の隣接する要素間に破断
タブを設けて並列的な配列に接続させた端子要素のスト
リップから構成されるリードフレームを形成し、前記端
子要素をストリップ形状に接続させたままで各端子要素
の取り付は表面の一方を前記半導体パッケージ上の関連
したボンディング領域ヘボンディングさせ、前記ボンデ
ィング工程の後に前記破断タブを前記リードフレームか
ら除去しその際に各端子要素の他方の取り付は表面を後
にプリント回路基板の表面へ取り付ける為に前記端子要
素を互いに分離させることを特徴とする方法。 10、特許請求の範囲第9項において、前記形成する工
程において、単一の金属片を一連の交互的で一体的な端
子要素と破断タブとで形成させることを特徴とする方法
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55845983A | 1983-12-06 | 1983-12-06 | |
US558459 | 1983-12-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60140742A true JPS60140742A (ja) | 1985-07-25 |
JPH0552670B2 JPH0552670B2 (ja) | 1993-08-06 |
Family
ID=24229627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59255836A Granted JPS60140742A (ja) | 1983-12-06 | 1984-12-05 | リードフレーム及びその実装方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0146463B1 (ja) |
JP (1) | JPS60140742A (ja) |
DE (1) | DE3475373D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012034098A (ja) * | 2010-07-29 | 2012-02-16 | Ube Ind Ltd | 誘電体共振部品及びそれを用いた実装構造体 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07502141A (ja) * | 1991-09-30 | 1995-03-02 | ゼネラル・ダイナミックス・インフォメーション・システムズ・インコーポレーテッド | めっきしたしなやかなリード線 |
US9165869B1 (en) | 2014-07-11 | 2015-10-20 | Freescale Semiconductor, Inc. | Semiconductor device with twisted leads |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4340266A (en) * | 1978-05-22 | 1982-07-20 | Minnesota Mining And Manufacturing Company | Connector system |
DE3303165C2 (de) * | 1982-02-05 | 1993-12-09 | Hitachi Ltd | Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern |
US4449165A (en) * | 1982-03-01 | 1984-05-15 | Kaufman Lance R | Compact circuit package having an improved lead frame connector |
-
1984
- 1984-12-05 JP JP59255836A patent/JPS60140742A/ja active Granted
- 1984-12-06 EP EP84402507A patent/EP0146463B1/en not_active Expired
- 1984-12-06 DE DE8484402507T patent/DE3475373D1/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012034098A (ja) * | 2010-07-29 | 2012-02-16 | Ube Ind Ltd | 誘電体共振部品及びそれを用いた実装構造体 |
Also Published As
Publication number | Publication date |
---|---|
EP0146463B1 (en) | 1988-11-23 |
DE3475373D1 (en) | 1988-12-29 |
JPH0552670B2 (ja) | 1993-08-06 |
EP0146463A2 (en) | 1985-06-26 |
EP0146463A3 (en) | 1986-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4751199A (en) | Process of forming a compliant lead frame for array-type semiconductor packages | |
US5420461A (en) | Integrated circuit having a two-dimensional lead grid array | |
US4459607A (en) | Tape automated wire bonded integrated circuit chip assembly | |
US4827611A (en) | Compliant S-leads for chip carriers | |
US5933327A (en) | Wire bond attachment of a integrated circuit package to a heat sink | |
US4547834A (en) | Structure for assembling complex electronic circuits | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US4709300A (en) | Jumper for a semiconductor assembly | |
US5600178A (en) | Semiconductor package having interdigitated leads | |
US5604377A (en) | Semiconductor chip high density packaging | |
US4672418A (en) | Integrated circuit packages | |
JPH0550134B2 (ja) | ||
JPH05243329A (ja) | アタッチメントならびに集積回路パッケージとその製造方法 | |
JP2560974B2 (ja) | 半導体装置 | |
JP2003017649A (ja) | 半導体装置及び半導体モジュール | |
US5233131A (en) | Integrated circuit die-to-leadframe interconnect assembly system | |
EP0590915A1 (en) | Chip on board assembly | |
JPH0513504A (ja) | 垂直半導体相互接続方法及び構成体 | |
JPS60140742A (ja) | リードフレーム及びその実装方法 | |
US5291372A (en) | Integral heat sink-terminal member structure of hybrid integrated circuit assembly and method of fabricating hybrid integrated circuit assembly using such structure | |
JPH0856100A (ja) | 表面取付デバイスを回路板に取り付ける装置 | |
US4531285A (en) | Method for interconnecting close lead center integrated circuit packages to boards | |
JP2705030B2 (ja) | リードフレームおよび放熱板および半導体装置 | |
JPH0669119B2 (ja) | 電子部品の熱放散装置 | |
EP0615679A1 (en) | ELECTRONIC MODULAR ARRANGEMENT. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |