DE3237224C2 - - Google Patents

Description

Die Erfindung betrifft eine Vorrichtung zum Erzeugen einer kontinuierlichen Folge von Prüfdaten zum Prüfen von LSI-Schaltungen gemäß dem Oberbegriff des Patentanspruchs 1.

Eine Vorrichtung dieser Gattung ist aus der US-PS 42 87 594 bekannt.

Zur Prüfung von LSI-Schaltungen werden typischerweise Folgen von bis zu 100 000 getrennten Prüfsignalen in verschiedene der stiftförmigen LSI-Anschlüsse (pins) eingeführt, und die sich darauf an unterschiedlichen Anschlüssen ergebenden Ausgangssignale werden mit Normwerten verglichen. Gewöhnlich werden die Prüfdaten (Prüfsignale und Normwerte) für jeden Anschluß in einem dem Anschluß zugeordneten statischen Speicher mit wahlfreiem Zugriff (RAM) hoher Arbeitsgeschwindigkeit gespeichert. Wegen der begrenzten Kapazität eines statischen RAM werden die Prüfdaten manchmal blockweise in einem dynamischen RAM mit hoher Kapazität gespeichert und bei Bedarf gruppenweise in den statischen RAM übertragen. Jedesmal, wenn der statische RAM mit einer neuen Gruppe von Prüfdaten geladen wird, entsteht im Prüfablauf eine Pause, was eigentlich unerwünscht ist.

Zur Beschleunigung der an die Anschlüsse einer zu prüfenden LSI-Schaltung abzugebenden Prüfdatenfolge ist es aus der oben erwähnten US-Patentschrift bekannt, die in einem Hauptspeicher enthaltenen Prüfdaten der Folge in eine Mehrzahl von Hilfsspeichern zu übertragen, die bei beginnender Prüfung Takt für Takt jeweils gleichzeitig ausgelesen werden. Die so erzeugten parallelen Datensätze werden zwischen den einzelnen Auslesetakten jeweils durch einen schnell arbeitenden Multiplexer in serielle Form gebracht, so daß sich eine relativ schnelle Folge ergibt, deren Folgefrequenz ein Mehrfaches der Auslesetaktfrequenz der Hilfsspeicher ist. Diese Folge kann aber höchstens nur so lang sein, wie es der Kapazität der Hilfsspeicher entspricht. Will man längere Prüfsignalfolgen an die LSI-Schaltung legen, dann müßte jeweils nach Erschöpfen der Hilfsspeicher eine Pause gemacht werden, um diese Speicher aus dem Hauptspeicher neu zu laden. Eine möglichst lange pausenlose Prüfsignalfolge erfordert also eine relativ hohe Kapazität der Hilfsspeicher, was relativ teuer und aufwendig ist, insbesondere, wenn man auch für die Hilfsspeicher relativ schnell arbeitende Speichereinrichtungen verwenden will.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung der eingangs erwähnten Gattung so auszubilden, daß sie auf wirtschaftliche Weise eine kontinuierliche Zuführung von Prüfsignalen mit hohen Geschwindigkeiten und in lang dauernden Folgen ohne Pausen an die zu prüfende LSI-Schaltung ermöglicht. Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Da gemäß der Erfindung die Ladeschaltung während des Auslesens von Prüfdaten aus irgendeinem der Hilfsspeicher aktiv ist, um irgendein anderes, gerade nicht zur Auslesung herangezogenes Exemplar dieser Speicher nachzuladen, ist eine Unterbrechung der Prüfsignalfolge auch dann nicht erforderlich, wenn die Länge der Folge die Kapazität der Hilfsspeicher übersteigt. Daher können auch bei relativ geringer Kapazität der Hilfsspeicher sehr lange Folgen von Prüfsignalen kontinuierlich an die LSI-Schaltung gegeben werden, indem man lediglich den Hauptspeicher mit einer vergleichbar großen Kapazität auslegt. Der entsprechende Aufwand für einen großen Hauptspeicher ist wirtschaftlich vertretbar, da dieser Speicher für langsamere Geschwindigkeit als die Hilfsspeicher ausgelegt werden kann und erfindungsgemäß auch ausgelegt wird.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben. An einem in der Zeichnung wiedergegebenen Ausführungsbeispiel wird die Erfindung näher erläutert. Es zeigt:

Fig. 1 ein Blockdiagramm einer LSI-Prüfvorrichtung mit der Ladeschaltung zum Nachladen der Hilfsspeicher gemäß der Erfindung, und

Fig. 2 ein Blockdiagramm eines Teils der Prüfvorrichtung nach Fig. 1 mit einer Schaltung zum Wiederauffüllen des Hauptspeichers.

Die in Fig. 1 dargestellte Prüfvorrichtung für LSI-Schaltungen enthält zwei einander gleiche Hilfsspeicher 10 und 12 (jeweils statische 4 kRAM), die im folgenden als A- und B-Speicher bezeichnet werden und aus einem Hauptspeicher 34, der im folgenden als C-Speicher bezeichnet wird, mit Prüfdaten bespeicherbar sind (Prüfsignale, Normwerte, zugehörige Zeitsteuer- und Formatinformationen) für jeden Anschluß der zu prüfenden Vorrichtung 16. Die Ausgänge der A- und B-Speicher 10, 12 werden über eine Quellenauswahlschaltung 18 (gewöhnlicher Multiplexer) einem Formatierungssystem 20 (enthält eine integrierte Logikelementenschaltung mit Multiplexern zum Formatieren und Zeitsteuern von Prüfsignalzuführungen und Vergleichen), die durch eine Zweiwegleitung 22 mit der Prüfstation 24 verbunden ist (enthält Anschlußabgabefolgeschaltung und gewöhnliche Anschlußtreiberschaltung), an die die zu prüfende Vorrichtung 16 angeschlossen ist. Die A- und B-Speicher 10, 12 sind mit ihren Eingängen jeweils an eine Nachladesteuerung 30 (gewöhnlicher Multiplexer) angeschlossen, dessen vier Eingänge jeweils mit einem von vier gleichen dynamischen 64 k-RAM 32 verbunden sind (die zusammen den C-Speicher 34 ergeben und einen Vorrat von Prüfdaten speichern). Die Adresseneingänge sämtlicher dynamischer RAM 32 sind über eine C-Adressenleitung 36 mit einem C-Adreßgenerator und einem Steuerzähler 38 verbunden (enthält integrierte Logikschaltung und Zeitsteuerschaltung zum Adressieren des C-Speichers 34 und zum Steuern der Nachladefunktion), der außerdem über eine Steuerleitung 40 mit der Nachladesteuerung 30 verbunden ist, über eine Steuerleitung 42 mit den Steuereingängen eines Auswählerpaares 44, 46 (gewöhnliche Multiplexer) in Verbindung steht und durch die C-Adreßleitung 36 Verbindung mit den Dateneingängen der Auswähler 44 und 46 hat. Die Auswähler 44, 46 besitzen weitere Dateneingänge, die mit den A- bzw. B-Adreßsignalgeneratoren 48, 50 verbunden sind (enthalten Zähler, Multiplexer und Exklusiv-ODER-Gatter), während ihre Ausgänge über A- bzw. B-Adreßleitungen 52, 54 mit den Adreßeingängen des A- und B-Speichers 10, 12 verbunden sind. Die A- und B-Adreßsignalgeneratoren 48, 50 und der C-Adreßgenerator 38 haben Verbindung mit einem Folgesteuer-RAM 60 (ein programmierbarer Mikroprozessor mit einer Kapazität von 4 k Befehlswörtern von jeweils 112 bits). RAM 60 ist mit dem Quellenauswahlspeicher 62 (ein RAM) verbunden, dessen Ausgang über die Quellensteuerleitung 64 mit der Quellenauswahlschaltung 18 und mit einer nicht gezeigten Schaltungsanordnung für die Bestimmung der Adresse des nächstauszuführenden Steuerbefehls verbunden ist.

Im Betrieb werden Folgen von Prüfdaten für sämtliche Anschlüsse an das Formatierungssystem 20 abwechselnd vom A- oder B-Speicher 10 oder 12 abgegeben, wobei die Auswahl durch die Quellenauswahlschaltung 18 nach Maßgabe des Quellenauswahlspeichers 62 unter Steuerung des Folgesteuer-RAM 60 vorgegeben wird. Wenn der A-Speicher 10 von der Quellenauswahlschaltung 18 ausgewählt ist, gibt er die gespeicherten Prüfdaten aus einer Folge seiner Speicherplätze ab, die durch auf der A-Adreßleitung 52 vom A-Adreßsignalgenerator 48 über die Auswahlschaltung 44 zugeführte Adressen vorgegeben ist (gesteuert durch den C-Adreßgenerator und die Steuerzähler 38). Zur gleichen Zeit wird über die Nachladeleitung 36 der B-Speicher 12 vom C-Speicher 34 her nachgeladen. Die Nachladesteuerung 30 verbindet in wiederholten Zyklen die RAM 32 mit dem A-Speicher 10, wobei die Plätze im RAM 32, aus denen die Daten in jedem Zyklus übertragen werden, durch eine Folge von Adressen gekennzeichnet sind, die über Leitung 36 zugeführt werden. Die Adressen der Folge von Plätzen im B-Speicher 12, der die übertragenen Daten empfängt, werden ebenfalls über die Adreß-Leitung 36 und durch die Auswahlschaltung 46 (unter Steuerung des C-Adreßgenerators und des Steuerzählers 38) mit einer Geschwindigkeit übertragen, die schneller als die Abgabegeschwindigkeit der A-Adressen an den A-Speicher 10 ist.

Nachdem der A-Speicher 10 seine sämtlichen Prüfdaten abgegeben hat, sorgt die Quellenauswahlschaltung 18 ohne Verzögerung dafür, daß der B-Speicher 12 nun mit der Abgabe seiner neu aufgefüllten Daten beginnt, während der A-Speicher 10 aus dem C-Speicher 34 nachgeladen wird. Weitere Ausführungsformen sind in den Patentansprüchen charakterisiert. So können beispielsweise gemäß Fig. 2 dynamische RAM 32 in zwei Gruppen unterteilt sein, deren Eingänge über eine Auswahlschaltung 114 mit Nachladeleitungen 110, 112 an einen D-Großspeicher 116 angeschlossen sind. Der D-Speicher 116 ist über eine Adreßleitung 118 mit einer D-Adreßsteuerung 120 verbunden, die ihrerseits mit dem Folgesteuer-RAM 60 in Verbindung steht, während eine Steuerleitung 122 zur Folgesteuerung 114 führt. Die zwei Gruppen von RAM 32 werden in abwechselnder Folge (über Nachladesteuerung 30) für das Nachladen der A- und B-Speicher 10 und 12 herangezogen, und während eine der Gruppen nicht mit dem Nachladen beschäftigt ist, wird sie aus einem im D-Speicher 116 vorhandenen Vorrat mit Prüfdaten wieder aufgefüllt. Der Schaltvorgang des Auffüllens zwischen den zwei Gruppen wird durch die Auswahlvorrichtung 114 bestimmt, die von der D-Adreßsteuerung 120 gesteuert wird.

Claims (8)

1. Vorrichtung zum Erzeugen einer kontinuierlichen Folge von Prüfdaten zum Prüfen von LSI-Schaltungen, die eine Vielzahl von Anschlüssen aufweisen, mit
einem Hauptspeicher zum Speichern einer vorbestimmten Menge von Prüfdaten,
einer Mehrzahl von Hilfsspeichern,
einer Ladeschaltung zur wahlweisen Übertragung verschiedener Teilmengen der im Hauptspeicher gespeicherten Prüfdaten in verschiedene Exemplare der Hilfsspeicher, und
einer Prüffolge-Steuerschaltung, welche die in den Hilfsspeichern gespeicherten Prüfdaten in einer gewünschten Folge ausliest und sie zu jeweils zugeordneten Exemplaren der Anschlüsse leitet,
dadurch gekennzeichnet,
daß der Hauptspeicher (34) ein RAM ist, der eine größere Kapazität als die Hilfsspeicher (10, 12) hat und für geringere Geschwindigkeit als letztere ausgelegt ist, und
daß die Ladeschaltung (30) während des Auslesens von Prüfdaten aus irgendeinem der Hilfsspeicher (10, 12) aktiv ist, um Prüfdaten aus dem Hauptspeicher (34) in irgendein anderes Exemplar der Hilfsspeicher nachzuladen, das nicht gerade Prüfdaten an die Anschlüsse (14) abgibt.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Hilfsspeicher (10, 12) statische RAM enthalten und der Hauptspeicher (34) einen dynamischen RAM enthält.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Hauptspeicher (34) aus mehreren Unterspeichern (32) besteht und eine Schaltanordnung vorhanden ist, mit der zyklisch wiederholt die Unterspeicher (32) mit den nachzuladenden Hilfsspeichern (10, 12) verbindbar und in jedem der Zyklen Adreßinformationen für die Unterspeicher (32) lieferbar sind, wodurch die in den Unterspeichern gespeicherten Prüfdaten verschachtelbar und in die Hilfsspeicher (10, 12) mit einer Geschwindigkeit ladbar sind, die höher als die eigene Übertragungsgeschwindigkeit der einzelnen Unterspeicher ist.

4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Hilfsspeicher (10, 12) statische RAM und die Unterspeicher (32) dynamische RAM aufweisen.

5. Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Unterspeicher (32) in Gruppen angeordnet sind, und daß ein Großspeicher (116) für das Speichern der Prüfdaten und eine Schalteinrichtung vorgesehen sind, die den Großspeicher veranlaßt, einen Teil der Prüfdaten selektiv in eine der Gruppen zu laden, die nicht mit der Abgabe von Prüfdaten an die Hilfsspeicher (10, 12) befaßt ist.

6. Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Prüfdaten von den Unterspeichern (32) in die Hilfsspeicher (10, 12) mit höherer Geschwindigkeit nachgeladen werden, als Prüfdaten zu den Anschlüssen (14) geleitet werden.

7. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zwei Hilfsspeicher (10, 12) vorgesehen sind.

8. Vorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Steuerapparatur, die die Prüffolge-Steuerschaltung (60) und die Ladeschaltung (30) veranlaßt, abwechselnd Prüfdaten aus einem ersten Hilfsspeicher (10 oder 12) zuzuführen, während in den anderen Hilfsspeicher (12 oder 10) Prüfdaten nachgeladen werden, und in den ersten Hilfsspeicher Prüfdaten nachzuladen, wenn von dem anderen Hilfsspeicher die Prüfdaten den Anschlüssen (14) zugeleitet werden.