DE3237224C2 - - Google Patents
Info
- Publication number
- DE3237224C2 DE3237224C2 DE3237224A DE3237224A DE3237224C2 DE 3237224 C2 DE3237224 C2 DE 3237224C2 DE 3237224 A DE3237224 A DE 3237224A DE 3237224 A DE3237224 A DE 3237224A DE 3237224 C2 DE3237224 C2 DE 3237224C2
- Authority
- DE
- Germany
- Prior art keywords
- test data
- memories
- auxiliary
- memory
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft eine Vorrichtung zum Erzeugen einer
kontinuierlichen Folge von Prüfdaten zum Prüfen von
LSI-Schaltungen gemäß dem Oberbegriff des Patentanspruchs
1.
Eine Vorrichtung dieser Gattung ist aus der US-PS
42 87 594 bekannt.
Zur Prüfung von LSI-Schaltungen werden typischerweise
Folgen von bis zu 100 000 getrennten Prüfsignalen in
verschiedene der stiftförmigen LSI-Anschlüsse (pins)
eingeführt, und die sich darauf an unterschiedlichen
Anschlüssen ergebenden Ausgangssignale werden mit Normwerten
verglichen. Gewöhnlich werden die Prüfdaten
(Prüfsignale und Normwerte) für jeden Anschluß in einem dem
Anschluß zugeordneten statischen Speicher mit wahlfreiem
Zugriff (RAM) hoher Arbeitsgeschwindigkeit gespeichert.
Wegen der begrenzten Kapazität eines statischen RAM werden
die Prüfdaten manchmal blockweise in einem dynamischen RAM
mit hoher Kapazität gespeichert und bei Bedarf gruppenweise
in den statischen RAM übertragen. Jedesmal, wenn der
statische RAM mit einer neuen Gruppe von Prüfdaten geladen
wird, entsteht im Prüfablauf eine Pause, was eigentlich
unerwünscht ist.
Zur Beschleunigung der an die Anschlüsse einer zu prüfenden
LSI-Schaltung abzugebenden Prüfdatenfolge ist es aus der
oben erwähnten US-Patentschrift bekannt, die in einem
Hauptspeicher enthaltenen Prüfdaten der Folge in eine
Mehrzahl von Hilfsspeichern zu übertragen, die bei beginnender
Prüfung Takt für Takt jeweils gleichzeitig ausgelesen
werden. Die so erzeugten parallelen Datensätze werden
zwischen den einzelnen Auslesetakten jeweils durch einen
schnell arbeitenden Multiplexer in serielle Form gebracht,
so daß sich eine relativ schnelle Folge ergibt, deren
Folgefrequenz ein Mehrfaches der Auslesetaktfrequenz der
Hilfsspeicher ist. Diese Folge kann aber höchstens nur so
lang sein, wie es der Kapazität der Hilfsspeicher
entspricht. Will man längere Prüfsignalfolgen an die LSI-Schaltung
legen, dann müßte jeweils nach Erschöpfen der
Hilfsspeicher eine Pause gemacht werden, um diese Speicher
aus dem Hauptspeicher neu zu laden. Eine möglichst lange
pausenlose Prüfsignalfolge erfordert also eine relativ hohe
Kapazität der Hilfsspeicher, was relativ teuer und
aufwendig ist, insbesondere, wenn man auch für die
Hilfsspeicher relativ schnell arbeitende Speichereinrichtungen
verwenden will.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine
Vorrichtung der eingangs erwähnten Gattung so auszubilden,
daß sie auf wirtschaftliche Weise eine kontinuierliche
Zuführung von Prüfsignalen mit hohen Geschwindigkeiten und
in lang dauernden Folgen ohne Pausen an die zu prüfende
LSI-Schaltung ermöglicht. Diese Aufgabe wird erfindungsgemäß
durch die im Patentanspruch 1 angegebenen Merkmale
gelöst.
Da gemäß der Erfindung die Ladeschaltung während des
Auslesens von Prüfdaten aus irgendeinem der Hilfsspeicher
aktiv ist, um irgendein anderes, gerade nicht zur Auslesung
herangezogenes Exemplar dieser Speicher nachzuladen, ist
eine Unterbrechung der Prüfsignalfolge auch dann nicht
erforderlich, wenn die Länge der Folge die Kapazität der
Hilfsspeicher übersteigt. Daher können auch bei relativ
geringer Kapazität der Hilfsspeicher sehr lange Folgen von
Prüfsignalen kontinuierlich an die LSI-Schaltung gegeben
werden, indem man lediglich den Hauptspeicher mit einer
vergleichbar großen Kapazität auslegt. Der entsprechende
Aufwand für einen großen Hauptspeicher ist wirtschaftlich
vertretbar, da dieser Speicher für langsamere Geschwindigkeit
als die Hilfsspeicher ausgelegt werden kann und
erfindungsgemäß auch ausgelegt wird.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung
sind in den Unteransprüchen beschrieben. An einem in
der Zeichnung wiedergegebenen Ausführungsbeispiel wird die
Erfindung näher erläutert. Es zeigt:
Fig. 1 ein Blockdiagramm einer LSI-Prüfvorrichtung mit der
Ladeschaltung zum Nachladen der Hilfsspeicher gemäß
der Erfindung, und
Fig. 2 ein Blockdiagramm eines Teils der Prüfvorrichtung
nach Fig. 1 mit einer Schaltung zum Wiederauffüllen
des Hauptspeichers.
Die in Fig. 1 dargestellte Prüfvorrichtung für LSI-Schaltungen
enthält zwei einander gleiche Hilfsspeicher 10 und
12 (jeweils statische 4 kRAM), die im folgenden als A- und
B-Speicher bezeichnet werden und aus einem Hauptspeicher
34, der im folgenden als C-Speicher bezeichnet wird, mit
Prüfdaten bespeicherbar sind (Prüfsignale, Normwerte,
zugehörige Zeitsteuer- und Formatinformationen)
für jeden Anschluß der zu prüfenden Vorrichtung 16.
Die Ausgänge der A- und B-Speicher 10, 12 werden über eine
Quellenauswahlschaltung 18 (gewöhnlicher Multiplexer) einem
Formatierungssystem 20 (enthält eine integrierte Logikelementenschaltung
mit Multiplexern zum Formatieren und
Zeitsteuern von Prüfsignalzuführungen und Vergleichen),
die durch eine Zweiwegleitung 22 mit der Prüfstation 24
verbunden ist (enthält Anschlußabgabefolgeschaltung und
gewöhnliche Anschlußtreiberschaltung), an die die zu prüfende
Vorrichtung 16 angeschlossen ist. Die A- und B-Speicher
10, 12 sind mit ihren Eingängen jeweils an eine Nachladesteuerung
30 (gewöhnlicher Multiplexer) angeschlossen,
dessen vier Eingänge jeweils mit einem von vier gleichen
dynamischen 64 k-RAM 32 verbunden sind (die zusammen den
C-Speicher 34 ergeben und einen Vorrat von Prüfdaten speichern).
Die Adresseneingänge sämtlicher dynamischer RAM
32 sind über eine C-Adressenleitung 36 mit einem C-Adreßgenerator
und einem Steuerzähler 38 verbunden (enthält
integrierte Logikschaltung und Zeitsteuerschaltung zum
Adressieren des C-Speichers 34 und zum Steuern der Nachladefunktion),
der außerdem über eine Steuerleitung 40 mit
der Nachladesteuerung 30 verbunden ist, über eine Steuerleitung
42 mit den Steuereingängen eines Auswählerpaares
44, 46 (gewöhnliche Multiplexer) in Verbindung steht und
durch die C-Adreßleitung 36 Verbindung mit den Dateneingängen
der Auswähler 44 und 46 hat. Die Auswähler 44, 46
besitzen weitere Dateneingänge, die mit den A- bzw. B-Adreßsignalgeneratoren
48, 50 verbunden sind (enthalten
Zähler, Multiplexer und Exklusiv-ODER-Gatter), während
ihre Ausgänge über A- bzw. B-Adreßleitungen 52, 54 mit den
Adreßeingängen des A- und B-Speichers 10, 12 verbunden sind.
Die A- und B-Adreßsignalgeneratoren 48, 50 und der C-Adreßgenerator
38 haben Verbindung mit einem Folgesteuer-RAM 60
(ein programmierbarer Mikroprozessor mit einer Kapazität
von 4 k Befehlswörtern von jeweils 112 bits). RAM 60
ist mit dem Quellenauswahlspeicher 62 (ein RAM) verbunden,
dessen Ausgang über die Quellensteuerleitung 64 mit der Quellenauswahlschaltung
18 und mit einer nicht gezeigten Schaltungsanordnung
für die Bestimmung der Adresse des nächstauszuführenden
Steuerbefehls verbunden ist.
Im Betrieb werden Folgen von Prüfdaten für sämtliche Anschlüsse
an das Formatierungssystem 20 abwechselnd vom
A- oder B-Speicher 10 oder 12 abgegeben, wobei die Auswahl
durch die Quellenauswahlschaltung 18 nach Maßgabe
des Quellenauswahlspeichers 62 unter Steuerung des Folgesteuer-RAM
60 vorgegeben wird. Wenn der A-Speicher 10 von
der Quellenauswahlschaltung 18 ausgewählt ist, gibt er die
gespeicherten Prüfdaten aus einer Folge seiner Speicherplätze
ab, die durch auf der A-Adreßleitung 52 vom
A-Adreßsignalgenerator 48 über die Auswahlschaltung 44
zugeführte Adressen vorgegeben ist (gesteuert durch den C-Adreßgenerator
und die Steuerzähler 38). Zur gleichen Zeit
wird über die Nachladeleitung 36 der B-Speicher 12 vom
C-Speicher 34 her nachgeladen. Die Nachladesteuerung 30
verbindet in wiederholten Zyklen die RAM 32 mit dem A-Speicher
10, wobei die Plätze im RAM 32, aus denen die
Daten in jedem Zyklus übertragen werden, durch eine Folge
von Adressen gekennzeichnet sind, die über Leitung 36 zugeführt
werden. Die Adressen der Folge von Plätzen im B-Speicher
12, der die übertragenen Daten empfängt, werden
ebenfalls über die Adreß-Leitung 36 und durch die Auswahlschaltung
46 (unter Steuerung des C-Adreßgenerators und
des Steuerzählers 38) mit einer Geschwindigkeit übertragen,
die schneller als die Abgabegeschwindigkeit der A-Adressen
an den A-Speicher 10 ist.
Nachdem der A-Speicher 10 seine sämtlichen Prüfdaten abgegeben
hat, sorgt die Quellenauswahlschaltung 18 ohne
Verzögerung dafür, daß der B-Speicher 12 nun mit der Abgabe
seiner neu aufgefüllten Daten beginnt, während der
A-Speicher 10 aus dem C-Speicher 34 nachgeladen wird.
Weitere Ausführungsformen sind in den Patentansprüchen
charakterisiert. So können beispielsweise gemäß Fig. 2
dynamische RAM 32 in zwei Gruppen unterteilt sein, deren
Eingänge über eine Auswahlschaltung 114 mit Nachladeleitungen
110, 112 an einen D-Großspeicher 116 angeschlossen
sind. Der D-Speicher 116 ist über eine Adreßleitung 118
mit einer D-Adreßsteuerung 120 verbunden, die ihrerseits
mit dem Folgesteuer-RAM 60 in Verbindung steht, während
eine Steuerleitung 122 zur Folgesteuerung 114 führt. Die
zwei Gruppen von RAM 32 werden in abwechselnder Folge (über
Nachladesteuerung 30) für das Nachladen der A- und B-Speicher
10 und 12 herangezogen, und während eine der
Gruppen nicht mit dem Nachladen beschäftigt ist, wird
sie aus einem im D-Speicher 116 vorhandenen Vorrat mit
Prüfdaten wieder aufgefüllt. Der Schaltvorgang des Auffüllens
zwischen den zwei Gruppen wird durch die Auswahlvorrichtung
114 bestimmt, die von der D-Adreßsteuerung
120 gesteuert wird.
Claims (8)
1. Vorrichtung zum Erzeugen einer kontinuierlichen Folge
von Prüfdaten zum Prüfen von LSI-Schaltungen, die eine
Vielzahl von Anschlüssen aufweisen, mit
einem Hauptspeicher zum Speichern einer vorbestimmten Menge von Prüfdaten,
einer Mehrzahl von Hilfsspeichern,
einer Ladeschaltung zur wahlweisen Übertragung verschiedener Teilmengen der im Hauptspeicher gespeicherten Prüfdaten in verschiedene Exemplare der Hilfsspeicher, und
einer Prüffolge-Steuerschaltung, welche die in den Hilfsspeichern gespeicherten Prüfdaten in einer gewünschten Folge ausliest und sie zu jeweils zugeordneten Exemplaren der Anschlüsse leitet,
dadurch gekennzeichnet,
daß der Hauptspeicher (34) ein RAM ist, der eine größere Kapazität als die Hilfsspeicher (10, 12) hat und für geringere Geschwindigkeit als letztere ausgelegt ist, und
daß die Ladeschaltung (30) während des Auslesens von Prüfdaten aus irgendeinem der Hilfsspeicher (10, 12) aktiv ist, um Prüfdaten aus dem Hauptspeicher (34) in irgendein anderes Exemplar der Hilfsspeicher nachzuladen, das nicht gerade Prüfdaten an die Anschlüsse (14) abgibt.
einem Hauptspeicher zum Speichern einer vorbestimmten Menge von Prüfdaten,
einer Mehrzahl von Hilfsspeichern,
einer Ladeschaltung zur wahlweisen Übertragung verschiedener Teilmengen der im Hauptspeicher gespeicherten Prüfdaten in verschiedene Exemplare der Hilfsspeicher, und
einer Prüffolge-Steuerschaltung, welche die in den Hilfsspeichern gespeicherten Prüfdaten in einer gewünschten Folge ausliest und sie zu jeweils zugeordneten Exemplaren der Anschlüsse leitet,
dadurch gekennzeichnet,
daß der Hauptspeicher (34) ein RAM ist, der eine größere Kapazität als die Hilfsspeicher (10, 12) hat und für geringere Geschwindigkeit als letztere ausgelegt ist, und
daß die Ladeschaltung (30) während des Auslesens von Prüfdaten aus irgendeinem der Hilfsspeicher (10, 12) aktiv ist, um Prüfdaten aus dem Hauptspeicher (34) in irgendein anderes Exemplar der Hilfsspeicher nachzuladen, das nicht gerade Prüfdaten an die Anschlüsse (14) abgibt.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Hilfsspeicher (10, 12) statische RAM enthalten und der
Hauptspeicher (34) einen dynamischen RAM enthält.
3. Vorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß der Hauptspeicher (34) aus mehreren Unterspeichern (32)
besteht und eine Schaltanordnung vorhanden ist, mit der
zyklisch wiederholt die Unterspeicher (32) mit den nachzuladenden
Hilfsspeichern (10, 12) verbindbar und in jedem
der Zyklen Adreßinformationen für die Unterspeicher (32)
lieferbar sind, wodurch die in den Unterspeichern gespeicherten
Prüfdaten verschachtelbar und in die Hilfsspeicher
(10, 12) mit einer Geschwindigkeit ladbar sind, die
höher als die eigene Übertragungsgeschwindigkeit der einzelnen
Unterspeicher ist.
4. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet,
daß die Hilfsspeicher (10, 12) statische RAM und die
Unterspeicher (32) dynamische RAM aufweisen.
5. Vorrichtung nach Anspruch 3 oder 4,
dadurch gekennzeichnet,
daß die Unterspeicher (32) in Gruppen angeordnet sind, und
daß ein Großspeicher (116) für das Speichern der Prüfdaten
und eine Schalteinrichtung vorgesehen sind, die den Großspeicher
veranlaßt, einen Teil der Prüfdaten selektiv in eine
der Gruppen zu laden, die nicht mit der Abgabe von Prüfdaten
an die Hilfsspeicher (10, 12) befaßt ist.
6. Vorrichtung nach Anspruch 3 oder 4,
dadurch gekennzeichnet,
daß die Prüfdaten von den Unterspeichern (32) in die Hilfsspeicher (10, 12)
mit höherer Geschwindigkeit nachgeladen werden,
als Prüfdaten zu den Anschlüssen (14) geleitet werden.
7. Vorrichtung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß zwei Hilfsspeicher (10, 12) vorgesehen sind.
8. Vorrichtung nach einem der Ansprüche 1 bis 4,
gekennzeichnet durch
eine Steuerapparatur, die die Prüffolge-Steuerschaltung (60)
und die Ladeschaltung (30) veranlaßt, abwechselnd Prüfdaten
aus einem ersten Hilfsspeicher (10 oder 12) zuzuführen, während in den
anderen Hilfsspeicher (12 oder 10) Prüfdaten nachgeladen werden,
und in den ersten Hilfsspeicher Prüfdaten nachzuladen,
wenn von dem anderen Hilfsspeicher die Prüfdaten den Anschlüssen
(14) zugeleitet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/309,982 US4451918A (en) | 1981-10-09 | 1981-10-09 | Test signal reloader |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3237224A1 DE3237224A1 (de) | 1983-05-05 |
DE3237224C2 true DE3237224C2 (de) | 1992-04-30 |
Family
ID=23200492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823237224 Granted DE3237224A1 (de) | 1981-10-09 | 1982-10-07 | Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4451918A (de) |
JP (1) | JPS5875078A (de) |
DE (1) | DE3237224A1 (de) |
FR (1) | FR2514529B1 (de) |
GB (1) | GB2108278B (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517661A (en) * | 1981-07-16 | 1985-05-14 | International Business Machines Corporation | Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit |
US4502127A (en) * | 1982-05-17 | 1985-02-26 | Fairchild Camera And Instrument Corporation | Test system memory architecture for passing parameters and testing dynamic components |
DE3237365A1 (de) * | 1982-10-08 | 1984-04-12 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet |
JPS59161744A (ja) * | 1983-03-04 | 1984-09-12 | Hitachi Ltd | 情報処理装置のスキヤン方式 |
US4622668A (en) * | 1984-05-09 | 1986-11-11 | International Business Machines Corporation | Process and apparatus for testing a microprocessor and dynamic ram |
US4598398A (en) * | 1984-06-22 | 1986-07-01 | Itt Corporation | Test apparatus for PCM/FDM transmultiplexer |
JPS61126480A (ja) * | 1984-11-26 | 1986-06-13 | Yokogawa Electric Corp | デイジタルパタ−ンテスタ |
JPS61126482A (ja) * | 1984-11-26 | 1986-06-13 | Yokogawa Electric Corp | デイジタルパタ−ンテスタ |
US4937827A (en) * | 1985-03-01 | 1990-06-26 | Mentor Graphics Corporation | Circuit verification accessory |
US4727312A (en) * | 1985-12-23 | 1988-02-23 | Genrad, Inc. | Circuit tester |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
JPH0814982B2 (ja) * | 1986-03-10 | 1996-02-14 | 日本電気株式会社 | 半導体記憶装置 |
JPH0746127B2 (ja) * | 1986-05-20 | 1995-05-17 | 三菱電機株式会社 | 半導体試験装置 |
US4730318A (en) * | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
DE3714770A1 (de) * | 1987-05-04 | 1988-11-24 | Siemens Ag | Verfahren und anordnung zur erzeugung von pruefdaten fuer eine digitale schaltung |
US4876685A (en) * | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
US4882673A (en) * | 1987-10-02 | 1989-11-21 | Advanced Micro Devices, Inc. | Method and apparatus for testing an integrated circuit including a microprocessor and an instruction cache |
US4875210A (en) * | 1988-01-06 | 1989-10-17 | Teradyne, Inc. | Automatic circuit tester control system |
GB2214314B (en) * | 1988-01-07 | 1992-01-02 | Genrad Ltd | Automatic circuit tester |
US4967412A (en) * | 1988-04-08 | 1990-10-30 | Hewlett-Packard Company | Serial data frame generator for testing telecommunications circuits |
DE69029122T2 (de) * | 1989-06-16 | 1997-04-03 | Advantest Corp | Prüfmustergenerator |
US5321700A (en) * | 1989-10-11 | 1994-06-14 | Teradyne, Inc. | High speed timing generator |
EP0432292A1 (de) * | 1989-12-12 | 1991-06-19 | Advantest Corporation | Prüfer für integrierte logische Schaltungen |
US5225772A (en) * | 1990-09-05 | 1993-07-06 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
US5195097A (en) * | 1990-10-19 | 1993-03-16 | International Business Machines Corporation | High speed tester |
DE4143468C2 (de) * | 1990-10-30 | 2000-03-16 | Teradyne Inc | Schaltungsanordnung zur Erzeugung von Ausgangsimpulsen und Zeitsteuerschaltung für eine Schaltungsprüfvorrichtung |
US6286120B1 (en) | 1994-09-01 | 2001-09-04 | Teradyne, Inc. | Memory architecture for automatic test equipment using vector module table |
US6826721B2 (en) * | 2001-11-01 | 2004-11-30 | Agilent Technoloiges, Inc. | Data accelerator and methods for increasing data throughput |
KR100914236B1 (ko) * | 2007-06-28 | 2009-08-26 | 삼성전자주식회사 | 테스트 어드레스 생성회로를 가지는 반도체 메모리 장치 및테스트 방법. |
US8295182B2 (en) * | 2007-07-03 | 2012-10-23 | Credence Systems Corporation | Routed event test system and method |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2905930A (en) * | 1954-05-24 | 1959-09-22 | Underwood Corp | Data transfer system |
GB971247A (de) * | 1962-04-19 | |||
US3311890A (en) * | 1963-08-20 | 1967-03-28 | Bell Telephone Labor Inc | Apparatus for testing a storage system |
US3474421A (en) * | 1965-06-16 | 1969-10-21 | Burroughs Corp | Memory core testing apparatus |
DE1810413B2 (de) * | 1968-11-22 | 1973-09-06 | Siemens AG, 1000 Berlin u. 8000 München | Verfahren zum ausgeben von daten aus einer datenverarbeitungsanlage an externe geraete und zum eingeben von daten von den externen geraeten in die datenverarbeitungsanlage |
US3828319A (en) * | 1969-06-23 | 1974-08-06 | Ipc Service Ltd | Composition system |
US3805243A (en) * | 1971-02-22 | 1974-04-16 | Cogar Corp | Apparatus and method for determining partial memory chip categories |
US3739349A (en) * | 1971-05-24 | 1973-06-12 | Sperry Rand Corp | Digital equipment interface unit |
US3772657A (en) * | 1971-11-30 | 1973-11-13 | Mi2 Inc Columbus | Magnetic tape data handling system employing dual data block buffers |
US3761894A (en) * | 1972-05-12 | 1973-09-25 | Bell Telephone Labor Inc | Partitioned ramdom access memories for increasing throughput rate |
US3781829A (en) * | 1972-06-16 | 1973-12-25 | Ibm | Test pattern generator |
US3832535A (en) * | 1972-10-25 | 1974-08-27 | Instrumentation Engineering | Digital word generating and receiving apparatus |
GB1441817A (en) * | 1973-07-19 | 1976-07-07 | Int Computers Ltd | Data processing apparatus |
US3873818A (en) * | 1973-10-29 | 1975-03-25 | Ibm | Electronic tester for testing devices having a high circuit density |
GB1529842A (en) * | 1975-10-09 | 1978-10-25 | Texas Instruments Ltd | Digital data stores and data storage systems |
DE2615306C2 (de) * | 1976-04-08 | 1982-06-03 | Vereinigte Flugtechnische Werke Gmbh, 2800 Bremen | Meßdatenerfassungs- und Verarbeitungsanlage |
JPS5361234A (en) * | 1976-11-12 | 1978-06-01 | Matsushita Electric Ind Co Ltd | Memory unit |
US4195343A (en) * | 1977-12-22 | 1980-03-25 | Honeywell Information Systems Inc. | Round robin replacement for a cache store |
JPS5847741B2 (ja) * | 1978-03-29 | 1983-10-24 | 日本電信電話株式会社 | パタ−ン発生器 |
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
US4195770A (en) * | 1978-10-24 | 1980-04-01 | Burroughs Corporation | Test generator for random access memories |
JPS5585265A (en) * | 1978-12-23 | 1980-06-27 | Toshiba Corp | Function test evaluation device for integrated circuit |
US4249173A (en) * | 1979-09-14 | 1981-02-03 | Burroughs Corporation | Logic signals control system |
JPS57131076A (en) * | 1981-02-06 | 1982-08-13 | Hitachi Ltd | Pattern generator for testing high speed lsi |
-
1981
- 1981-10-09 US US06/309,982 patent/US4451918A/en not_active Expired - Lifetime
-
1982
- 1982-10-06 GB GB08228564A patent/GB2108278B/en not_active Expired
- 1982-10-07 DE DE19823237224 patent/DE3237224A1/de active Granted
- 1982-10-08 JP JP57177475A patent/JPS5875078A/ja active Granted
- 1982-10-08 FR FR828216913A patent/FR2514529B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2514529A1 (fr) | 1983-04-15 |
FR2514529B1 (fr) | 1989-04-28 |
GB2108278A (en) | 1983-05-11 |
JPS5875078A (ja) | 1983-05-06 |
JPH0321075B2 (de) | 1991-03-20 |
GB2108278B (en) | 1985-06-05 |
US4451918A (en) | 1984-05-29 |
DE3237224A1 (de) | 1983-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3237224C2 (de) | ||
DE2560206C2 (de) | Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität | |
DE3237225C2 (de) | Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen | |
DE3687787T2 (de) | Speicherzugriff-steuerungsschaltung. | |
DE1966633C3 (de) | Datenverarbeitungsanlage mit überlappter Arbeitsweise bei Verwendung eines Haupt- und Pufferspeichers | |
DE3788747T2 (de) | Halbleiterspeicher. | |
DE3587750T2 (de) | Peripheriegerät für Bildspeicher. | |
DE69120765T2 (de) | Verfahren zum Datentransfer zu oder von Vorrichtungen über eine Boundary-Scan-Test-Schnittstelle | |
DE2617408B2 (de) | Speichermodul für ein Datenverarbeitungsgerät mit Speicherhierarchie | |
DE2340547A1 (de) | Digitaler wortgenerator-empfaenger | |
DE2819571A1 (de) | Datenverarbeitungsanlage mit mehreren prozessoren | |
DE19812198B4 (de) | Testvorrichtung für Halbleiterspeicher | |
DE3787616T2 (de) | Halbleiterspeicheranordnung. | |
DE2252489A1 (de) | Speichersystem | |
DE69120301T2 (de) | Speicherprüfgerät | |
DE69130932T2 (de) | Speichersystem | |
DE69020764T4 (de) | Speicheradressierung. | |
DE3689414T2 (de) | Automatisches Prüfsystem mit "wahrem Prüfer-per-Anschluss" -Architektur. | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE3900248A1 (de) | Steuersystem fuer einen automatischen schaltungstester | |
DE2432608A1 (de) | Speicheranordnung fuer datenverarbeitungseinrichtungen | |
DE69616626T2 (de) | Direktspeicherzugriffssteuerung | |
DE10226585C1 (de) | RAM-Speicherschaltung | |
DE4010292A1 (de) | Hochgeschwindigkeitsschreibverfahren zum testen eines ram | |
DE19921756A1 (de) | Speichertestvorrichtung und Datenselektionsschaltkreis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |