DE3137627C1 - Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern - Google Patents

Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern

Info

Publication number
DE3137627C1
DE3137627C1 DE3137627A DE3137627A DE3137627C1 DE 3137627 C1 DE3137627 C1 DE 3137627C1 DE 3137627 A DE3137627 A DE 3137627A DE 3137627 A DE3137627 A DE 3137627A DE 3137627 C1 DE3137627 C1 DE 3137627C1
Authority
DE
Germany
Prior art keywords
computers
computer
arrangement
main memory
central computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3137627A
Other languages
English (en)
Other versions
DE3137627T5 (de
Inventor
Daniel Asnieres Cousin
Jean-Francois Rueil-Mailmaison Garnier
Jean-Pierre Sevres Georges
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JS TELECOM LOUVECIENNES FR
Original Assignee
Jeumont Schneider SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeumont Schneider SA filed Critical Jeumont Schneider SA
Application granted granted Critical
Publication of DE3137627C1 publication Critical patent/DE3137627C1/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17375One dimensional, e.g. linear array, ring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

Die Erfindung betrifft eine Anordnung zur schnellen Nachrichtenübertragung zwischen mehreren, jeweils einen eigenen Speicher aufweisenden Rechner, nach dem Oberbegriff des Patentanspruchs.
Eine derartige Anordnung zur schnellen Nachrichtenübertragung zwischen Rechnern ist aus »Microcomputer Architectures«, J.-D. Nicoud, J. Wilmink, R. Zaks, Euromicro 1977, North Holland Publishing Company, S. 23 bis 34 bekannt. In dieser Anordnung sind die Rechner mit einer einzigen Sammelleitung verbunden, an die ferner ein Hauptspeicher angeschlossen ist. Die Steuerung des Zugriffs der einzelnen Rechner auf die gemeinsame Sammelleitung kann zentral durch einen ebenfalls an die Sammelleitung angeschlossenen Zentralrechner erfolgen.
Bei derartigen Anordnungen kann die Datenübertragung von einem Rechner zu einem anderen erfolgen, indem die zu übertragenden Daten zunächst in den gemeinsamen Hauptspeicher eingeschrieben und anschließend von dem Rechner, für den diese Daten bestimmt sind) aus dem Hauptspeicher ausgelesen werden. Die Steuerung des Zugriffs auf den Hauptspeicher erfolgt durch den Zentralrechner. Je größer die zu jedem einzelnen Rechner gehörenden Speicher sind, desto langer sind die mittels der Sammelleitung zu übertragenden Nachrichten. Der Datenaustausch zwischen den einzelnen Rechnern führt also zu einer zusätzlichen erheblichen Verkehrsbelastung der Sammelleitung.
Aus der US-PS 39 84 819 ist es bekannt, eine Mehrzahl von Datenquellen, bei denen es sich auch um Rechner handeln kann, über ein matrixartiges Schaltwerk miteinander zu verbinden. Jede Datenquelle weist eine eigene Sammelleitung auf, die über das matrixartige Schaltwerk mit der Sammelleitung einer anderen Datenquelle verbunden werden kann. Die Steuerung des Schaltwerks erfolgt dezentral durch die verschiedenen Datenquellen bzw. Rechner. Insbesondere kann die Steuerung nach einem in dem betreffenden Rechner abgewickelten Programm erfolgen. Diese Anordnung ist zwar sehr flexibel, aufgrund der komplizierten Sammelleitungssysteme aber aufwendig und nur schwer erweiterbar.
Der Erfindung liegt die Aufgabe zugrunde, bei einer Anordnung der eingangs genannten Art mit geringem zusätzlichen Aufwand eine erhebliche Entlastung der gemeinsamen Sammelleitung zu erreichen.
Diese Aufgabe wird durch die Lehre des Patentanspruchs gelöst.
ίο Bei der erfindungsgemäßen Anordnung zur schnellen Nachrichtenübertragung zwischen Rechnern erfolgt der Datenaustausch zwischen den einzelnen Rechnern nicht über die Sammelleitung, sondern über den elektronischen Vermittlungsschalter. Durch den Datenauslausch zwischen den einzelnen Rechnern wird daher die Sammelleitung nicht noch zusätzlich belastet.
Ein Ausführungsbeispiel der Erfindung wird nun unter Bezugnahme auf die Zeichnung näher beschrieben. Die einzige Figur der Zeichnung zeigt ein Blockschaltbild einer Ausführungsform der Anordnung.
Es wird nun auf diese einzige Figur Bezug genommen. Der das System leitende Rechner ist der Zentralrechner 1, der einen im eigenen Speicher sowie eine Vorrichtung 3 zur zeitlichen Einteilung des Zugriffs zu dem Hauptspeicher 6 aufweist, mit einer Prüfschaltung, die es ermöglicht, den peripheren Rechner zu erkennen, der über die bidirektionale Verbindung 4 eine Verbindung mit der Sammelleitung 5 angefordert hat, um Zugriff zu dem Hauptspeicher 6 zu erlangen, und mit einer Ent-Scheidungsschaltung, welche demjenigen Rechner den Zugang gewährt, der ihn angefordert hatte, sobald letzter frei war.
In der Figur sind nur drei periphere Rechner 7, 8, 9 mit jeweils einem zugeordneten Speicher 10,11,12 dargestellt; es ist jedoch offensichtlich, daß die Anzahl dieser peripheren Rechner von 3 verschieden sein kann. Bei einem Ausführungsbeispiel hat der Hauptspeicher 6 eine Kapazität von 512 k Wörtern zu 16 Binärelementen, während die zugeordneten Speicher 2, 10, 11, 12 eine Kapazität von 256 k Wörtern aufweisen.
Um zu vermeiden, daß die zwischen zwei Rechnern ausgetauschten Nachrichten über die Sammelleitung 5 und den Hauptspeicher 6 laufen und um auf diese Weise den Verkehr auf der Sammelleitung 5 zu vermindern und gleichzeitig die Nachrichtenübertragiingsgeschwindigkeit zu erhöhen, ist ein elektronischer Vermittlungsschalter 13 an jeden der Rechner angeschlossen.
Bei dem Ausführungsbeispiel ist der Vermittlungsschalter 13 ein bekannter Fernsprechvermittlungsschalter, der imstande ist, die Umschaltung von 16 Digitalverbindungen bei einer Geschwindigkeit von 8 MBit/s ohne Blockierung vorzunehmen.
Dieser Vermittlungsschalter 13 wird über die Sammelleitung ebenfalls vom Zentralrechner 1 gesteuert. Wenn ein Rechner, z. B. der Rechner 9, zu einem anderen Rechner, z. B. dem Rechner 7, eine Nachricht schicken will, adressiert er über die bidirektionale Verbindung 4 diese Anforderung an den Zentralrechner 1. Da der Rechner 9 keinen Zugriff zum Hauptspeicher 6 verlangt, kann die Nachricht direkt über den elektronischen Vermittlungsschalter 13 zum Rechner 7 gesandt weiden. Dieser empfängt dann über die Sammelleitung 5 den Befehl, die beiden Rechner 9 und 7 miteinander zu verbinden, wenn nicht der angeforderte Rechner bereits belegt ist.
Auf diese Weise können mehrere Verbindungen zwischen Rechnern gleichzeitig hergestellt werden, wodurch eine sehr beträchtliche Steigerung der Nachrich-
tenübertragungsgeschwindigkeit erreicht wird.
Ferner sind die Sammelleitung 5 und der Hauptspeicher von ihren Funktionen bei der Nachrichtenübertragung befreit und stehen so für andere Aufgaben zur Verfügung.
Wenn bei dem betrachteten Beispiel normalerweise 3,5 Mikrosekunden erforderlich sind, um ein Wort aus 16 Binärelementen von einem Rechner zum Hauptspeicher zu übertragen, und weitere 3,5 Mikrosekunden erforderlich sind, um dasselbe Wort aus dem Hauptspeieher zu einem zweiten Rechner zu überführen, und unter Berücksichtigung, daß der Zentralrechner 1 die Sammelleitung 5 die Hälfte der Zeit belegt, beträgt die gesamte Zeit für die Überführung eines Wortes von einem Rechner zu einem anderen 14 Mikrosekunden. Bei dem erfindungsgemäßen System erfolgt die Überführung in nur 2 Mikrosekunden, also siebenmal schneller.
Ferner wird die Wartezeit beträchtlich vermindert, da mehrere gleichzeitige Verbindungen hergestellt werden können.
Es muß jedoch zu diesem Zweck in jedem Rechner eine zusätzliche Ein/Ausgabe-Schnittstdle vorgesehen sein, und zwar um so mehr, als die Übertragung im Synchronbetrieb erfolgen muß.
Je nach der gewählten Schnittstellenschaltung kann der Vermittlungsschalter 13 vom räumlichen oder zeitlichen Typ sein.
Hierzu 1 Blatt Zeichnungen
30
50
55
60
Leerseite

Claims (1)

  1. Patentanspruch:
    Anordnung zur schnellen Nachrichtenübertragung zwischen mehreren, jeweils einen eigenen Speicher aufweisenden Rechnern, die mit einer einzigen Sammelleitung verbunden sind, an die ferner ein Hauptspeicher angeschlossen ist, wobei einer der Rechner als Zentralrechner die Anordnung leitet, dadurch gekennzeichnet, daß eine bidirektionale Verbindung (4) vorgesehen ist, an die der Zentralrechner (1) und die übrigen Rechner (7,8,9, ...) angeschlossen sind und über die jeder dieser Rechner eine Aufforderung zur Verbindung mit einem anderen Rechner an den Zentralrechner (1) richtet, und daß die Rechner (t, 7,8,9,...) an einen elektronischen Vermittlungsschalter (13) angeschlossen sind, der durch den Zentralrechner (1) über die Sammelleitung (5) so gesteuert wird, daß direkte Nachrichtenübertragungen zwischen den Rechnern über den. elektronischen Vermittlungsschalter (13) ermöglicht werden, damit die Sammelleitung (5) sowie der Hauptspeicher (6) von den Nachrichtenübertragungen zwischen den Rechnern befreit sind.
DE3137627A 1980-03-10 1981-03-06 Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern Expired DE3137627C1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8005287A FR2477809B1 (fr) 1980-03-10 1980-03-10 Systeme de transmission rapide de messages entre calculateurs
PCT/FR1981/000029 WO1981002643A1 (fr) 1980-03-10 1981-03-06 Systeme de transmission rapide de messages entre calculateurs

Publications (1)

Publication Number Publication Date
DE3137627C1 true DE3137627C1 (de) 1984-10-04

Family

ID=9239479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3137627A Expired DE3137627C1 (de) 1980-03-10 1981-03-06 Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern

Country Status (23)

Country Link
US (1) US4692862A (de)
JP (1) JPH0158540B2 (de)
AT (1) AT385142B (de)
AU (1) AU544497B2 (de)
BE (1) BE887798A (de)
BR (1) BR8107161A (de)
CA (1) CA1169575A (de)
CH (1) CH646290A5 (de)
DE (1) DE3137627C1 (de)
EG (1) EG15200A (de)
ES (1) ES8201379A1 (de)
FR (1) FR2477809B1 (de)
GB (1) GB2083668B (de)
HK (1) HK9985A (de)
IT (1) IT1170790B (de)
MA (1) MA19088A1 (de)
MX (1) MX149444A (de)
NL (1) NL8120044A (de)
OA (1) OA06763A (de)
SE (2) SE8106525L (de)
SG (1) SG86984G (de)
WO (1) WO1981002643A1 (de)
ZA (1) ZA811255B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4223600A1 (de) * 1992-07-17 1994-01-20 Ibm Mehrprozessor-Computersystem

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2042510T3 (es) * 1986-04-02 1993-12-16 Siemens Ag Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales.
US4835674A (en) * 1986-07-28 1989-05-30 Bull Hn Information Systems Inc. Computer network system for multiple processing elements
JP2530829B2 (ja) * 1987-01-16 1996-09-04 株式会社日立製作所 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法
US5185877A (en) * 1987-09-04 1993-02-09 Digital Equipment Corporation Protocol for transfer of DMA data
EP0306736A3 (de) * 1987-09-08 1991-12-18 Siemens Aktiengesellschaft Verfahren zum Übertragen von in einer Fernmeldevermittlungsanlage gespeicherten Verbindungsinformationen zu einer Informationsverarbeitungsanlage
US4982325A (en) * 1988-03-18 1991-01-01 At&T Bell Laboratories Applications processor module for interfacing to a database system
US5146561A (en) * 1988-06-02 1992-09-08 Sears Communications Network, Inc. Communication network data manager system
US5193179A (en) * 1988-08-09 1993-03-09 Harris Corporation Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US4906799A (en) * 1988-11-02 1990-03-06 Mobil Oil Corporation Process for the production of reduced viscosity high VI hydrocarbon lubricant
US5163138A (en) * 1989-08-01 1992-11-10 Digital Equipment Corporation Protocol for read write transfers via switching logic by transmitting and retransmitting an address
US5153881A (en) * 1989-08-01 1992-10-06 Digital Equipment Corporation Method of handling errors in software
US5251227A (en) * 1989-08-01 1993-10-05 Digital Equipment Corporation Targeted resets in a data processor including a trace memory to store transactions
US5068780A (en) * 1989-08-01 1991-11-26 Digital Equipment Corporation Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones
US5727164A (en) * 1991-12-13 1998-03-10 Max Software, Inc. Apparatus for and method of managing the availability of items
ATE166984T1 (de) * 1992-10-12 1998-06-15 Leunig Gmbh Einrichtung für die wahlweise datenübertragung und dateiübertragung
JP3076165B2 (ja) * 1992-12-25 2000-08-14 富士通株式会社 情報販売方法及びシステム
US5669015A (en) * 1994-07-25 1997-09-16 Dell Usa L.P. System for selectively coupling trackball and mouse through a switch where input device provides coded signal to disable trackball while permitting signals from mouse
TW444459B (en) * 1998-11-05 2001-07-01 Seiko Instr Inc Network system
WO2003013903A1 (en) 2001-08-09 2003-02-20 Virgin Atlantic Airways Limited A seating system and a passenger accomodation unit for a vehicle

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810114A (en) * 1971-12-29 1974-05-07 Tokyo Shibaura Electric Co Data processing system
GB1411182A (en) * 1973-01-04 1975-10-22 Standard Telephones Cables Ltd Data processing
JPS5236951A (en) * 1975-09-18 1977-03-22 Yaskawa Electric Mfg Co Ltd Computer system
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
JPS5466043A (en) * 1977-11-05 1979-05-28 Fujitsu Ltd Common-bus occupying system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.-D. Nicoud, J. Wilmink, R. Zaks, Microcomputer Architectures, Euromicro 1977, North-Holland Publishing Company, S. 23-34 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4223600A1 (de) * 1992-07-17 1994-01-20 Ibm Mehrprozessor-Computersystem

Also Published As

Publication number Publication date
IT8147975A0 (it) 1981-03-09
JPH0158540B2 (de) 1989-12-12
IT1170790B (it) 1987-06-03
SG86984G (en) 1985-06-07
OA06763A (fr) 1982-12-31
MA19088A1 (fr) 1981-10-01
MX149444A (es) 1983-11-07
SE8106525L (sv) 1981-11-04
AU6780381A (en) 1981-08-31
AU544497B2 (en) 1985-05-30
BR8107161A (pt) 1982-01-05
GB2083668B (en) 1984-07-25
CA1169575A (fr) 1984-06-19
US4692862A (en) 1987-09-08
ES499822A0 (es) 1981-12-16
CH646290A5 (fr) 1984-11-15
JPS57500266A (de) 1982-02-12
ES8201379A1 (es) 1981-12-16
FR2477809A1 (fr) 1981-09-11
FR2477809B1 (fr) 1987-08-21
NL8120044A (nl) 1982-01-04
GB2083668A (en) 1982-03-24
EG15200A (en) 1986-06-30
SE448501B (sv) 1987-02-23
ZA811255B (en) 1982-03-31
ATA902381A (de) 1987-07-15
AT385142B (de) 1988-02-25
BE887798A (fr) 1981-07-01
WO1981002643A1 (fr) 1981-09-17
HK9985A (en) 1985-02-15

Similar Documents

Publication Publication Date Title
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE2641741C2 (de) Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner
DE2828731C2 (de) Adapter
DE3004827C2 (de) Datenverarbeitungsanlage
DE2332734A1 (de) Datenverarbeitungssystem
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE2635592A1 (de) Multiprozessor-abrufsystem
DE2719247B2 (de) Datenverarbeitungssystem
DE3049774C2 (de)
DE1424762B2 (de) Datenverarbeitungsanlage
DE2249371A1 (de) Zeitvielfachvermittlungsanlage
DE3788617T2 (de) Vektordatenverarbeitungssystem mit einer E/A-Steuerung für jeden Vektordatenprozessor und einer anderen E/A-Steuerung für mindestens einen anderen Vektordatenprozessor.
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
EP0184706B1 (de) Schnittstelleneinrichtung
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE1237812B (de) Datenverarbeitungsgeraet mit mehreren Speichern
DE1762205B2 (de) Schaltungsanordnung fuer ein elektronisch gesteuertes selbstwaehlamt
DE1960278A1 (de) Pufferung von Steuerwort- und Datenwort-Systemspeicheruebertragungen in einem UEbertragungssystem-Steuerspeicher
DE3518196C2 (de) Verfahren zum Übertragen von Daten zwischen einer Steuerstation und einer Mehrzahl von Unterstationen
DE2025672C3 (de) Datenverarbeitungsanlage mit Übertragungsweg-Anzeige für anschließbare E/A-Einheiten
DE3109767C2 (de) Zeitmultiplexkoppelfeldeinheit zur Zeit-Raum-Vermittlung
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DD142135A3 (de) Mehrrechnerkopplung
DE2917822A1 (de) Schaltungsanordnung zur zweirichtungsuebertragung von signalen

Legal Events

Date Code Title Description
D1 Grant (no unexamined application published) patent law 81
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8327 Change in the person/name/address of the patent owner

Owner name: JS TELECOM, LOUVECIENNES, FR

8328 Change in the person/name/address of the agent

Free format text: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING. SCHWEPFINGER, K., DIPL.-ING. BUNKE, H., DIPL.-CHEM. DR.RER.NAT. DEGWERT, H., DIPL.-PHYS., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee