WO1981002643A1 - Systeme de transmission rapide de messages entre calculateurs - Google Patents
Systeme de transmission rapide de messages entre calculateurs Download PDFInfo
- Publication number
- WO1981002643A1 WO1981002643A1 PCT/FR1981/000029 FR8100029W WO8102643A1 WO 1981002643 A1 WO1981002643 A1 WO 1981002643A1 FR 8100029 W FR8100029 W FR 8100029W WO 8102643 A1 WO8102643 A1 WO 8102643A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- computers
- bus
- main memory
- computer
- messages
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Definitions
- the present invention relates to a system for rapid transmission of messages between computers connected to a single bus to which a main memory is also connected.
- This type of network is known in which the transmission of a message from one computer to another is obtained using a write cycle in the main memory carried out by the sending computer followed by a read cycle of the main memory made by the receiving computer.
- a device for temporal sharing of access to the main memory must be provided in order to avoid interference of the information circulating on the bus.
- the computers are all provided with a private memory allowing them to perform locally - the majority of the operations required, and one of them, says. central computer, ensures the management of the system, that is to say the control of the various elements of the network. As the private memory of each of the computers becomes more and more important, the messages transferred by means of the bus become longer and longer. This results in saturation of traffic on the bus and difficulties in accessing the computers in the main memory.
- the object of the present invention is to avoid, when transmitting messages between two computers, using the bus, which, on the one hand, tends to reduce the saturation of the bus, and on the other hand, reduces the time necessary for transmission since the successive cycles of writing and reading in the dialog of a computer with another computer via the main memory are eliminated.
- the various computers are connected to an electronic switch controlled by the central computer via the bus so as to authorize the direct transmission of messages of any length between the computers.
- the bus is mainly reserved for access, for each of the computers, to the main memory.
- the single figure schematically represents a system for rapid transmission of messages according to the invention.
- the computer managing the system is the central computer 1 which includes a private memory 2 as well as a device for temporal sharing of access to the main memory 6 including a scanning circuit allowing to detect the peripheral computer having requested via the bidirectional link k to be connected to bus 5 in order to have access to the main memory ⁇ , and a decision circuit granting authorization to the computer which has requested access as soon as the latter is free .
- peripheral computers 7, 8, 9 each having a private memory 10, 11, 12, have been represented, but it is obvious that the number of these peripheral computers can be different from three.
- the main memory 6 has a capacity of 512 k words of 1 6 binary elements while the private memories 2, 10, 11, 12 ... have a capacity of 256 k words.
- an electronic switch 13 is connected to each of the calculators.
- this switch 13 is a telephone exchange known for being able to ensure without blocking the switching of 16 digital links at a speed of 8 Mtit / s.
- This switch 13 is also controlled by the central computer 1 via the bus 5.
- a computer for example the computer 9
- requests to send a message to the attention of another computer for example the computer 7
- it sends its request to the central computer 1 via the bidirectional link 4. Since the computer 9 does not request access to the main memory 6, the message can be sent directly to the computer 7 via the electronic switch 13.
- the latter receives, via the bus 5, the order to connect the two computers 9 and 7, unless the requested computer is already occupied.
- several intercalculator links can be simultaneously established and this results in a very noticeable increase in the speed of message transmission.
- the bus 5 and the main memory are freed from their respective message transfer function and can therefore be used for other tasks.
- the total time required for the transfer of a word from one computer to another is equal to 14 ⁇ s.
- the transfer takes place in only 2 ⁇ s, ie seven times faster.
- the switch 13 can be both of the spatial type and of the temporal type.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Les reseaux constitues par des calculateurs connectes a un bus unique auquel est egalement reliee une memoire principale. Selon l'invention, de maniere a augmenter sensiblement la vitesse de transmission des messages entre les differents calculateurs, ces derniers (1, 7, 8, 9, ...) sont connectes a un commutateur electronique (13) de type telephonique, commande par le calculateur central (1) par l'intermediaire du bus (5) de maniere a autoriser la transmission directe de messages entre les calculateurs, le bus (5) etant principalement reserve a l'acces, pour chacun des calculateurs, a la memoire principale (6). Application a la transmission de donnees.
Description
SYSTEME DE TRANSMISSION RAPIDE DE MESSAGES ENTRE CALCULATEURS .
La présente invention concerne un système de transmission rapid'e de messages entre des calculateurs connectés à un bus unique auquel est également reliée une mémoire principale. On connaît ce type de réseau dans lequel la transmission d'un message d'un calculateur à un autre est obtenue à l'aide d'un cycle d'écriture dans la mémoire principale effectué par le calculateur émetteur suivi d'un cycle de lecture de la mémoire principale effectué par le calculateur récepteur. Un dispositif de partage temporel de l'accès à la mémoire principale doit être prévu de manière à éviter tour brouillage de l'information circulant sur le bus. Les calculateurs sont tous pourvus d'une mémoire privée leur permettant d'e-ffectuer localement - la majorité des opérations requises, et l'un deux, dit . calculateur central, assure la gestion du système, c'est-à-dire la commande des différents éléments du réseau. La mémoire privée de chacun des calculateurs devenant de plus en plus importante, les messages transférés au moyen du bus deviennent de plus en plus longs. Il en résulte une saturation du trafic sur le bus et des difficultés d'accès des calculateurs à la mémoire principale.
Le but de la présente invention est d'éviter, lors de la transmission de messages entre deux calculateurs, d'utiliser le bus, ce qui, d'une part, tend à diminuer la saturation du bus, et d'autre part, réduit le temps nécessaire à la transmission puisque les cycles successifs d'écriture et de lecture dans le dialogue d'un calculateur avec un autre calculateur par l'intermédiaire de la mémoire principale sont supprimés.
Selon la présente invention, les différents calculateur sont connectés à un commutateur électronique commandé par le calculateur central par l'intermédiaire du bus de manière à autoriser la transmission directe de messages de toute longueur entre les calculateurs. Ainsi, le bus est principalement réservé à l'accès, pour chacun des calculateurs, à la mémoire principale.
L'invention sera mieux comprise et d'autres buts, avantages et caractéristiques apparaîtront plus clairement à la lecture de la description qui suit d'un mode préféré de réalisation de l'invention, description à laquelle une planche de dessin est annexée sur laquelle : La figure unique représente schématiquement un système de transmission rapide de messages conformément à l'invention. En référence maintenant à cette figure unique., le calculateur assurant la gestion du système est le calculateur central 1 qui comporte une mémoire privée 2 ainsi qu'un dispositif de partage temporel de l'accès à la mémoire principale 6 incluant un circuit de scrutation permettant de déceler le calculateur périphérique ayant demandé par la liaison bidirectionnelle k à être connecté au bus 5 pour avoir accès à la mémoire principale β, et un circuit de décision accordant l'autorisation au calculateur qui a demandé l'accès dès que ce dernier est libre. Sur la figure, seuls trois calculateurs périphériques 7, 8, 9 ayant chacun une mémoire privée 10, 11, 12, ont été représentés, mais il est bien évident que le nombre de ces calculateurs périphériques peut être différent de trois . Selon un exemple de réalisation, la mémoire principale 6 a une capacité de 512 k mots de 1 6 éléments binaires tandis que les mémoires privées 2, 10, 11, 12... ont une capacité de 256 k mots.
De manière à éviter que les messages échangés entre deux calculateurs circulent par le bus 5 et la mémoire principale 6, et ainsi réduire le trafic sur le bus 5 tout en augmentant la vitesse de transmission des messages, un commutateur électronique 13 est connecté à chacun des calculateurs.
Dans l'exemple de réalisation, ce commutateur 13 est un autocommutateur de téléphonie connu pour pouvoir assurer sans blocage la commutation de l6 liaisons numériques à une vitesse de 8 Mtit/s.
Ce commutateur 13 est également commandé par le calculateur central 1 par l'intermédiaire du bus 5. Lorsqu'un calculateur, par exemple le calculateur 9, demande à envoyer un message à l'attention d'un autre calculateur, par exemple le calculateur 7, il adresse sa demande au calculateur central 1 par l'intermédiaire de la liaison bidirectionnelle 4 . Puisque le calculateur 9 ne demande pas l'accès à la mémoire principale 6, le message peut être expédié directement au calculateur 7 par l'intermédiaire du commutateur électronique 13. Ce dernier reçoit alors, par l'intermédiaire du bus 5 , l'ordre de connecter les deux calculateurs 9 et 7, sauf si le calculateur demandé est déjà occupé. De ce fait, plusieurs liaisons intercalculateurs peuvent être simultanément établies et il en résulte une augmentation très notable de la vitesse de transmission des messages.
De plus, le bus 5 et là mémoire principale sont libérés de leur fonction respective de transfert des messages et peuvent ainsi être utilisés à d'autres tâches.
Dans l'exemple considéré, s'il faut normalement 3,5 μs pour tranférer un mot de 16 éléments binaires d'un calculateur à la mémoire principale puis encore 3,5 μs, pour transférer le même mot de la mémoire principale vers un second calculateur, et sachant que le calculateur central 1 occupe le bus 5 la moitié du t.emps, le temps requis total pour le transfert d'un mot d'un calculateur à un autre est égal à 14 μs. Avec le système conforme à l'invention, le transfert s'effectue en 2 μs seulement soit sept fois plus rapidement.
En outre l'attente est sensiblement diminuée puisque plusieurs liaisons simultanées peuvent être réalisées. Toutefois un circuit d'interface entrée-sortie additionnel doit être prévu à cet effet dans chacun des calculateurs, d'autant plus que la transmission doit être effectuée selon le mode synchrone.
Bien que seul un mode préféré de réalisation l'invention ait été décrit, il est évident que toute modification apportée dans le même esprit par l'Homme de l'Art ne sortirait pas du cadre de la présente invention. En particulier, selon le circuit d'interface choisi, 'le commutateur 13 peut aussi bien être du type spatial que du type temporel.
Claims
REVENDICATION UNIQUE
Système de transmission rapide de messages entre des calculateurs connectés à un bus unique auquel est également reliée une mémoire principale, chacun des dits calculateurs ayant une mémoire privée et l'un deux, dit central, étant gestionnaire du dit syεtème, caractérisé en ce que les dits calculateurs (1,7.8,9 ...) sont connectés à un commutateur électronique (13) commandé par le dit calculateur central (l) par l'intermédiaire du dit bus (5) de manière à autoriser la transmission directe des messages de toute longueur entre les dits calculateurs, le dit bus (5) étant principalement réservé à l'accès, pour chacun des dits calculateurs, à la dite mémoire principale ( 6 ) .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BR8107161A BR8107161A (pt) | 1980-03-10 | 1981-03-06 | Sistema de transmissao rapida de mensagens entre computadores |
DE3137627A DE3137627C1 (de) | 1980-03-10 | 1981-03-06 | Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern |
SG869/84A SG86984G (en) | 1980-03-10 | 1984-12-04 | System for the rapid transmission of messages between computers |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8005287A FR2477809B1 (fr) | 1980-03-10 | 1980-03-10 | Systeme de transmission rapide de messages entre calculateurs |
FR8005287 | 1980-03-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1981002643A1 true WO1981002643A1 (fr) | 1981-09-17 |
Family
ID=9239479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/FR1981/000029 WO1981002643A1 (fr) | 1980-03-10 | 1981-03-06 | Systeme de transmission rapide de messages entre calculateurs |
Country Status (23)
Country | Link |
---|---|
US (1) | US4692862A (fr) |
JP (1) | JPH0158540B2 (fr) |
AT (1) | AT385142B (fr) |
AU (1) | AU544497B2 (fr) |
BE (1) | BE887798A (fr) |
BR (1) | BR8107161A (fr) |
CA (1) | CA1169575A (fr) |
CH (1) | CH646290A5 (fr) |
DE (1) | DE3137627C1 (fr) |
EG (1) | EG15200A (fr) |
ES (1) | ES499822A0 (fr) |
FR (1) | FR2477809B1 (fr) |
GB (1) | GB2083668B (fr) |
HK (1) | HK9985A (fr) |
IT (1) | IT1170790B (fr) |
MA (1) | MA19088A1 (fr) |
MX (1) | MX149444A (fr) |
NL (1) | NL8120044A (fr) |
OA (1) | OA06763A (fr) |
SE (2) | SE448501B (fr) |
SG (1) | SG86984G (fr) |
WO (1) | WO1981002643A1 (fr) |
ZA (1) | ZA811255B (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0356110A2 (fr) * | 1988-08-22 | 1990-02-28 | AT&T Corp. | Dispositif d'interconnexion et d'arbitrage d'accès pour système multiprocesseur |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2042510T3 (es) * | 1986-04-02 | 1993-12-16 | Siemens Ag | Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales. |
US4835674A (en) * | 1986-07-28 | 1989-05-30 | Bull Hn Information Systems Inc. | Computer network system for multiple processing elements |
JP2530829B2 (ja) * | 1987-01-16 | 1996-09-04 | 株式会社日立製作所 | 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法 |
US5185877A (en) * | 1987-09-04 | 1993-02-09 | Digital Equipment Corporation | Protocol for transfer of DMA data |
EP0306736A3 (fr) * | 1987-09-08 | 1991-12-18 | Siemens Aktiengesellschaft | Procédé pour la transmission d'information de connexion mémorisée dans une installation de commutation de communications vers une installation de traitement d'information |
US4982325A (en) * | 1988-03-18 | 1991-01-01 | At&T Bell Laboratories | Applications processor module for interfacing to a database system |
US5146561A (en) * | 1988-06-02 | 1992-09-08 | Sears Communications Network, Inc. | Communication network data manager system |
US5193179A (en) * | 1988-08-09 | 1993-03-09 | Harris Corporation | Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system |
US4906799A (en) * | 1988-11-02 | 1990-03-06 | Mobil Oil Corporation | Process for the production of reduced viscosity high VI hydrocarbon lubricant |
US5163138A (en) * | 1989-08-01 | 1992-11-10 | Digital Equipment Corporation | Protocol for read write transfers via switching logic by transmitting and retransmitting an address |
US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
US5153881A (en) * | 1989-08-01 | 1992-10-06 | Digital Equipment Corporation | Method of handling errors in software |
US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
US5727164A (en) * | 1991-12-13 | 1998-03-10 | Max Software, Inc. | Apparatus for and method of managing the availability of items |
DE4223600C2 (de) * | 1992-07-17 | 1994-10-13 | Ibm | Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems |
ATE166984T1 (de) * | 1992-10-12 | 1998-06-15 | Leunig Gmbh | Einrichtung für die wahlweise datenübertragung und dateiübertragung |
JP3076165B2 (ja) * | 1992-12-25 | 2000-08-14 | 富士通株式会社 | 情報販売方法及びシステム |
US5669015A (en) * | 1994-07-25 | 1997-09-16 | Dell Usa L.P. | System for selectively coupling trackball and mouse through a switch where input device provides coded signal to disable trackball while permitting signals from mouse |
KR100679969B1 (ko) * | 1998-11-05 | 2007-02-08 | 에스아이아이 나노 테크놀로지 가부시키가이샤 | 네트워크 시스템 |
BR0211804A (pt) | 2001-08-09 | 2004-09-21 | Virgin Atlantic Airways Ltd | Sistema de assento e unidade de acomodação de passageiro para um veìculo |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3810114A (en) * | 1971-12-29 | 1974-05-07 | Tokyo Shibaura Electric Co | Data processing system |
US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1411182A (en) * | 1973-01-04 | 1975-10-22 | Standard Telephones Cables Ltd | Data processing |
JPS5236951A (en) * | 1975-09-18 | 1977-03-22 | Yaskawa Electric Mfg Co Ltd | Computer system |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
JPS5466043A (en) * | 1977-11-05 | 1979-05-28 | Fujitsu Ltd | Common-bus occupying system |
-
1980
- 1980-03-10 FR FR8005287A patent/FR2477809B1/fr not_active Expired
-
1981
- 1981-02-25 ZA ZA00811255A patent/ZA811255B/xx unknown
- 1981-02-26 ES ES499822A patent/ES499822A0/es active Granted
- 1981-03-04 MA MA19292A patent/MA19088A1/fr unknown
- 1981-03-05 BE BE0/204014A patent/BE887798A/fr not_active IP Right Cessation
- 1981-03-05 CA CA000372352A patent/CA1169575A/fr not_active Expired
- 1981-03-06 GB GB8133675A patent/GB2083668B/en not_active Expired
- 1981-03-06 AU AU67803/81A patent/AU544497B2/en not_active Ceased
- 1981-03-06 WO PCT/FR1981/000029 patent/WO1981002643A1/fr active Application Filing
- 1981-03-06 BR BR8107161A patent/BR8107161A/pt unknown
- 1981-03-06 NL NL8120044A patent/NL8120044A/nl not_active Application Discontinuation
- 1981-03-06 JP JP56500775A patent/JPH0158540B2/ja not_active Expired
- 1981-03-06 AT AT0902381A patent/AT385142B/de not_active IP Right Cessation
- 1981-03-06 DE DE3137627A patent/DE3137627C1/de not_active Expired
- 1981-03-06 CH CH732881A patent/CH646290A5/fr not_active IP Right Cessation
- 1981-03-09 MX MX186277A patent/MX149444A/es unknown
- 1981-03-09 EG EG81121A patent/EG15200A/xx active
- 1981-03-09 IT IT47975/81A patent/IT1170790B/it active
- 1981-03-10 OA OA57347A patent/OA06763A/fr unknown
- 1981-11-04 SE SE8106525A patent/SE448501B/sv not_active IP Right Cessation
- 1981-11-04 SE SE8106525D patent/SE8106525L/xx not_active Application Discontinuation
-
1984
- 1984-12-04 SG SG869/84A patent/SG86984G/en unknown
-
1985
- 1985-02-07 HK HK99/85A patent/HK9985A/xx unknown
- 1985-12-11 US US06/807,697 patent/US4692862A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3810114A (en) * | 1971-12-29 | 1974-05-07 | Tokyo Shibaura Electric Co | Data processing system |
US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
Non-Patent Citations (1)
Title |
---|
"Computer Design", volume 18, no. 5, mai 1979, (Concord, US), A.D. Hirschman e.a.: "Standard Modules Offer Flexible Multiprocessor System Design", pages 181-189 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0356110A2 (fr) * | 1988-08-22 | 1990-02-28 | AT&T Corp. | Dispositif d'interconnexion et d'arbitrage d'accès pour système multiprocesseur |
EP0356110A3 (fr) * | 1988-08-22 | 1991-07-10 | AT&T Corp. | Dispositif d'interconnexion et d'arbitrage d'accès pour système multiprocesseur |
US5179669A (en) * | 1988-08-22 | 1993-01-12 | At&T Bell Laboratories | Multiprocessor interconnection and access arbitration arrangement |
Also Published As
Publication number | Publication date |
---|---|
GB2083668B (en) | 1984-07-25 |
JPS57500266A (fr) | 1982-02-12 |
AU544497B2 (en) | 1985-05-30 |
AU6780381A (en) | 1981-08-31 |
EG15200A (en) | 1986-06-30 |
IT1170790B (it) | 1987-06-03 |
BE887798A (fr) | 1981-07-01 |
ATA902381A (de) | 1987-07-15 |
OA06763A (fr) | 1982-12-31 |
HK9985A (en) | 1985-02-15 |
ES8201379A1 (es) | 1981-12-16 |
MX149444A (es) | 1983-11-07 |
FR2477809B1 (fr) | 1987-08-21 |
MA19088A1 (fr) | 1981-10-01 |
GB2083668A (en) | 1982-03-24 |
IT8147975A0 (it) | 1981-03-09 |
AT385142B (de) | 1988-02-25 |
ZA811255B (en) | 1982-03-31 |
DE3137627C1 (de) | 1984-10-04 |
JPH0158540B2 (fr) | 1989-12-12 |
SE8106525L (sv) | 1981-11-04 |
ES499822A0 (es) | 1981-12-16 |
BR8107161A (pt) | 1982-01-05 |
FR2477809A1 (fr) | 1981-09-11 |
SG86984G (en) | 1985-06-07 |
CH646290A5 (fr) | 1984-11-15 |
US4692862A (en) | 1987-09-08 |
SE448501B (sv) | 1987-02-23 |
CA1169575A (fr) | 1984-06-19 |
NL8120044A (nl) | 1982-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1981002643A1 (fr) | Systeme de transmission rapide de messages entre calculateurs | |
FR2571871A1 (fr) | Systeme de commande pour bus serie | |
EP0466078A2 (fr) | Unité de raccordement d'abonnés, à autonomie d'acheminement, pour réseau de télécommunication ayant une structure de réseau intelligent | |
WO1981000468A1 (fr) | Dispositif de partage temporel de l'acces a une memoire principale connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques | |
EP0883064B1 (fr) | Détection de points chauds dans une machine avec mémoire à accès non uniforme. | |
FR2548506A1 (fr) | Systeme de controle de peripheriques pour systeme de commutation de signaux numeriques | |
FR2651946A1 (fr) | Procede d'adaptation d'une imprimante a une fonction de telecopie autonome, dispositif et application s'y rapportant. | |
EP0389339B1 (fr) | Réseau de distribution interactive d'informations vidéo, audio et télématiques | |
EP0516232B1 (fr) | Dispositif permettant le transfert de données à débit variable entre un modem et un terminal synchrone | |
WO2006054007A1 (fr) | Procede d'etablissement de connexions pour l'acces de terminaux d'utilisateurs itinerants a des reseaux de donnees | |
EP0107998A1 (fr) | Autocommutateur électronique temporel numérique MIC à architecture décentralisée | |
EP0615370B1 (fr) | Système de communication avec un réseau | |
FR2695279A1 (fr) | Dispositif de répartition automatique de liaisons téléphoniques et informatiques. | |
LU84541A1 (fr) | Dispositif d'interface entre un ordinateur et une ligne de telex ou une teleimprimante | |
EP0427137B1 (fr) | Etage de sortie sur un lien série synchrone, en particulier pour carte d'interface numérique équipant un central téléphonique, et central téléphonique équipé de telles cartes d'interface | |
EP0098200A1 (fr) | Procédé d'échange, de chargement et de consultation d'informations et circuit de commutation entre un terminal et une banque d'informations | |
EP0964337B1 (fr) | Structure d'interconnexion pour l'échange de données entre les divers organes adressables d'un microcalculateur | |
FR2651345A1 (fr) | Systeme d'allocation a orientation prioritaire d'un bus. | |
EP4273720A1 (fr) | Systeme sur puce integrant un circuit d´acces direct en memoire et procede correspondant | |
FR2538140A1 (fr) | Dispositif de couplage de bus pour systeme de traitement de donnees a bus multiples | |
FR2528646A1 (fr) | Dispositif de transmission entre les terminaisons d'un systeme de communication temporel | |
FR2526975A1 (fr) | Procede pour gerer l'echange d'informations entre plusieurs unites interconnectees entre elles par un support de transmission, et systeme pour la mise en oeuvre du procede | |
EP0263907A1 (fr) | Dispositif de traitement parallèle des signaux de commande dans un modem fanin/fanout | |
FR2842922A1 (fr) | Dispositif de bus matriciel multi-maitres, multi-esclaves, et procede mis en oeuvre dans un tel dispositif | |
FR2615639A1 (fr) | Procede d'echange de donnees selon deux formats entre un centre serveur et un terminal, et centre serveur pour la mise en oeuvre du procede |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Designated state(s): AT AU BR CH DE GB JP LU NL SE SU US |
|
ENP | Entry into the national phase |
Ref document number: 1981 9023 Country of ref document: AT Date of ref document: 19810917 Kind code of ref document: A |
|
RET | De translation (de og part 6b) |
Ref document number: 3137627 Country of ref document: DE Date of ref document: 19820506 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 3137627 Country of ref document: DE |