JPH0158540B2 - - Google Patents
Info
- Publication number
- JPH0158540B2 JPH0158540B2 JP56500775A JP50077581A JPH0158540B2 JP H0158540 B2 JPH0158540 B2 JP H0158540B2 JP 56500775 A JP56500775 A JP 56500775A JP 50077581 A JP50077581 A JP 50077581A JP H0158540 B2 JPH0158540 B2 JP H0158540B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- bus
- main memory
- data processing
- computers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
請求の範囲
１ 専用記憶装置２，１０，１１，１２を各々有
した複数のデータ処理ユニツト１，７，８，９で
あつて、そのうちの１つのデータ処理ユニツト
は、データ処理装置を監視するための主処理ユニ
ツト１を構成しているような複数のデータ処理ユ
ニツト１，７，８，９と、 主記憶装置６と、 前記各データ処理ユニツトおよび前記主記憶装
置に接続され、前記主記憶装置へのアクセスのた
め、または任意の別の前記データ処理ユニツトへ
メツセージを伝送するための他の前記データ処理
ユニツトからの要求を前記主処理ユニツトへ転送
させたり、且つ前記主記憶装置と任意の前記処理
ユニツトとの間でデータ転送をさせるためのバス
手段４，５と、 該バス手段へ接続された制御入力を有する電子
交換装置１３とを備えており、前記各データ処理
ユニツトは、各接続リンクを介して前記電子交換
装置に接続され、前記主処理ユニツトは、前記電
子交換装置を制御して、任意の前記データ処理ユ
ニツトが前記バス手段を介して任意の他の前記デ
ータ処理ユニツトへ選択的に接続され、前記電子
交換装置によつて互いに接続された前記データ処
理ユニツトの間において前記電子交換装置を通し
てメツセージの伝送がなされるようにしたことを
特徴とするデータ処理装置。
した複数のデータ処理ユニツト１，７，８，９で
あつて、そのうちの１つのデータ処理ユニツト
は、データ処理装置を監視するための主処理ユニ
ツト１を構成しているような複数のデータ処理ユ
ニツト１，７，８，９と、 主記憶装置６と、 前記各データ処理ユニツトおよび前記主記憶装
置に接続され、前記主記憶装置へのアクセスのた
め、または任意の別の前記データ処理ユニツトへ
メツセージを伝送するための他の前記データ処理
ユニツトからの要求を前記主処理ユニツトへ転送
させたり、且つ前記主記憶装置と任意の前記処理
ユニツトとの間でデータ転送をさせるためのバス
手段４，５と、 該バス手段へ接続された制御入力を有する電子
交換装置１３とを備えており、前記各データ処理
ユニツトは、各接続リンクを介して前記電子交換
装置に接続され、前記主処理ユニツトは、前記電
子交換装置を制御して、任意の前記データ処理ユ
ニツトが前記バス手段を介して任意の他の前記デ
ータ処理ユニツトへ選択的に接続され、前記電子
交換装置によつて互いに接続された前記データ処
理ユニツトの間において前記電子交換装置を通し
てメツセージの伝送がなされるようにしたことを
特徴とするデータ処理装置。
明細書
本発明は、主記憶装置もそれに接続されている
ところの単一の母線に接続された複数の計算機の
間に迅速にメツセージを伝送するためのメツセー
ジ伝送方式に関する。
ところの単一の母線に接続された複数の計算機の
間に迅速にメツセージを伝送するためのメツセー
ジ伝送方式に関する。
この形式の回路網において、１つの計算機から
他の計算機へのメツセージの伝送を、送信側の計
算機による主記憶装置への書込みサイクル及びそ
れに続く受信側の計算機による主記憶装置の読出
しサイクルによつて行うことは公知である。主記
憶装置へのアクセスの時分割装置は、母線上に循
環される情報の混同を防止するように構成されて
いなければならない。全部の計算機は、必要な演
算の大部分を局所的に行えるようにするための専
用記憶装置を有し、そのうちの中央計算機と呼ば
れる１つの計算機は、伝送方式全体の管理即ち回
路網のいろいろの要素の制御という役目を分担す
る。
他の計算機へのメツセージの伝送を、送信側の計
算機による主記憶装置への書込みサイクル及びそ
れに続く受信側の計算機による主記憶装置の読出
しサイクルによつて行うことは公知である。主記
憶装置へのアクセスの時分割装置は、母線上に循
環される情報の混同を防止するように構成されて
いなければならない。全部の計算機は、必要な演
算の大部分を局所的に行えるようにするための専
用記憶装置を有し、そのうちの中央計算機と呼ば
れる１つの計算機は、伝送方式全体の管理即ち回
路網のいろいろの要素の制御という役目を分担す
る。
各々の計算機の専用記憶装置はますます大形化
し、母線により伝送されるメツセージの長さもま
すます増大している。そのため母線上のトラフイ
ツクは飽和状態なり、計算機から主記憶装置への
アクセスは困難になつている。
し、母線により伝送されるメツセージの長さもま
すます増大している。そのため母線上のトラフイ
ツクは飽和状態なり、計算機から主記憶装置への
アクセスは困難になつている。
本発余の目的は、２つの計算機の間のメツセー
ジ伝送に際し、母線を使用しないようにし、１つ
の計算機と他の計算機との主記憶装置を介した対
話のあいだの次々の書込み及び読出しのサイクル
が割愛されることにより、母線が飽和されること
が少くなると共に、伝送時間が短縮されるように
することにある。
ジ伝送に際し、母線を使用しないようにし、１つ
の計算機と他の計算機との主記憶装置を介した対
話のあいだの次々の書込み及び読出しのサイクル
が割愛されることにより、母線が飽和されること
が少くなると共に、伝送時間が短縮されるように
することにある。
本発明によれば、各々の計算機は、それらの間
に全ての長さのメツセージを直接に伝送すること
を認容するように母線を介して中央計算機により
制御される電子交換装置に接続されている。その
ため母線は各々の計算機が主記憶装置にアクセス
するために主に保留される。
に全ての長さのメツセージを直接に伝送すること
を認容するように母線を介して中央計算機により
制御される電子交換装置に接続されている。その
ため母線は各々の計算機が主記憶装置にアクセス
するために主に保留される。
本発明のその他の目的及び利点は、添付図面に
示したましい実施例についての以下の説明により
一層明らかになるであろう。
示したましい実施例についての以下の説明により
一層明らかになるであろう。
添付図面は本発明による伝送方式を示すブロツ
ク線図である。
ク線図である。
図面を参照して、伝送方式全体を管理する計算
機である中央計算機１は、専用記憶装置２と主記
憶装置６へのアクセスの時分割装置３とを有し、
時分割装置３は、主記憶装置６にアクセスするた
めに母線５に接続されることを２方向接続線４に
より要求した周辺計算機を識別するための走査回
路と、アクセスを要求した周辺計算機に対するア
クセス承認を主記憶装置６がフリーになつた時直
ちに与えるための決定回路とを備えている。
機である中央計算機１は、専用記憶装置２と主記
憶装置６へのアクセスの時分割装置３とを有し、
時分割装置３は、主記憶装置６にアクセスするた
めに母線５に接続されることを２方向接続線４に
より要求した周辺計算機を識別するための走査回
路と、アクセスを要求した周辺計算機に対するア
クセス承認を主記憶装置６がフリーになつた時直
ちに与えるための決定回路とを備えている。
図には各々専用計算機１０，１１，１２を有す
る３つの周辺計算機７，８，９のみを示したが、
３つと異なる数の周辺計算機を用いても勿論差支
えない。好ましい例によれば、主記憶装置６は、
各々２進ビツト16個から成る512Kワードの容量
を有し、専用記憶装置２，１０，１１，１２は
256Kワードの容量を有する。
る３つの周辺計算機７，８，９のみを示したが、
３つと異なる数の周辺計算機を用いても勿論差支
えない。好ましい例によれば、主記憶装置６は、
各々２進ビツト16個から成る512Kワードの容量
を有し、専用記憶装置２，１０，１１，１２は
256Kワードの容量を有する。
２個の計算機の間に交換されるメツセージが母
線５及び主記憶装置６を通り循環されないように
して、メツセージの伝送速度を高くしつつ母線５
上のトラフイツクを減少させるために、各々の計
算機１，７，８，９に電子交換装置１３が接続さ
れている。
線５及び主記憶装置６を通り循環されないように
して、メツセージの伝送速度を高くしつつ母線５
上のトラフイツクを減少させるために、各々の計
算機１，７，８，９に電子交換装置１３が接続さ
れている。
図示した例では、交換装置１３は、１秒間8M
ビツトの速度で16個ずつの数値連鎖を中断なしに
交換し得るようにした既知の自動式の電話交換機
である。
ビツトの速度で16個ずつの数値連鎖を中断なしに
交換し得るようにした既知の自動式の電話交換機
である。
交換装置１３も母線５を介し中央計算機１によ
り制御される。
り制御される。
或る計算機例えば計算機９が別の計算機例えば
計算機７に１つのメツセージを送出することを要
求する場合、計算機９は２方向接続線４を介し中
央計算機１にその要求をアドレスする。計算機９
は主記憶装置６にアクセスを要求しないから、そ
のメツセージは交換装置１３を介して計算機７に
直接に送出されることができる。その場合に交換
装置１３は、要求された計算機がすでに占有され
ている場合を除いて、母線５を介し、２つの計算
機９，７を接続させる命令を受ける。
計算機７に１つのメツセージを送出することを要
求する場合、計算機９は２方向接続線４を介し中
央計算機１にその要求をアドレスする。計算機９
は主記憶装置６にアクセスを要求しないから、そ
のメツセージは交換装置１３を介して計算機７に
直接に送出されることができる。その場合に交換
装置１３は、要求された計算機がすでに占有され
ている場合を除いて、母線５を介し、２つの計算
機９，７を接続させる命令を受ける。
そのため計算機相互の間の複数の接続が同時に
なされ得ることになり、その結果としてメツセー
ジ伝送速度が大幅に増大する。
なされ得ることになり、その結果としてメツセー
ジ伝送速度が大幅に増大する。
更に母線５及び主記憶装置６は、メツセージ伝
送機能から解放されるため、他のタスクに利用す
ることができる。
送機能から解放されるため、他のタスクに利用す
ることができる。
考えている例において、16個の２進ビツトから
成る１つのワードを或る計算機から主記憶装置に
伝送するのに普通3.5μ秒要し、次にその同じワー
ドを主記憶装置から第２の計算機に伝送するのに
更に3.5μ秒要し、中央計算機が全時間の半分のあ
いだ母線５を占有しているものとすると、１つの
ワードを或る計算機から別の計算機に伝送するの
に要する全時間は14μ秒になる。本発明の伝送方
式によればこの伝送はわずか2μ秒で行われ伝送
速度は７倍になる。
成る１つのワードを或る計算機から主記憶装置に
伝送するのに普通3.5μ秒要し、次にその同じワー
ドを主記憶装置から第２の計算機に伝送するのに
更に3.5μ秒要し、中央計算機が全時間の半分のあ
いだ母線５を占有しているものとすると、１つの
ワードを或る計算機から別の計算機に伝送するの
に要する全時間は14μ秒になる。本発明の伝送方
式によればこの伝送はわずか2μ秒で行われ伝送
速度は７倍になる。
また複数の接続が同時に行われ得るため、待ち
時間が大幅に減少する。
時間が大幅に減少する。
しかしそのためには各々の計算機に余分な入出
力インターフエース回路を設ける必要があり、伝
送を同期モードで行うためには特にその必要が生
ずる。
力インターフエース回路を設ける必要があり、伝
送を同期モードで行うためには特にその必要が生
ずる。
本発明は上述した実施例のほかにもいろいろ変
形して実施でき、上述した特定の構成は単なる例
示に過ぎず、本発明を限定するものではない。
形して実施でき、上述した特定の構成は単なる例
示に過ぎず、本発明を限定するものではない。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8005287A FR2477809B1 (fr) | 1980-03-10 | 1980-03-10 | Systeme de transmission rapide de messages entre calculateurs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57500266A JPS57500266A (ja) | 1982-02-12 |
| JPH0158540B2 true JPH0158540B2 (ja) | 1989-12-12 |
Family
ID=9239479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56500775A Expired JPH0158540B2 (ja) | 1980-03-10 | 1981-03-06 |
Country Status (23)
| Country | Link |
|---|---|
| US (1) | US4692862A (ja) |
| JP (1) | JPH0158540B2 (ja) |
| AT (1) | AT385142B (ja) |
| AU (1) | AU544497B2 (ja) |
| BE (1) | BE887798A (ja) |
| BR (1) | BR8107161A (ja) |
| CA (1) | CA1169575A (ja) |
| CH (1) | CH646290A5 (ja) |
| DE (1) | DE3137627C1 (ja) |
| EG (1) | EG15200A (ja) |
| ES (1) | ES499822A0 (ja) |
| FR (1) | FR2477809B1 (ja) |
| GB (1) | GB2083668B (ja) |
| HK (1) | HK9985A (ja) |
| IT (1) | IT1170790B (ja) |
| MA (1) | MA19088A1 (ja) |
| MX (1) | MX149444A (ja) |
| NL (1) | NL8120044A (ja) |
| OA (1) | OA06763A (ja) |
| SE (2) | SE448501B (ja) |
| SG (1) | SG86984G (ja) |
| WO (1) | WO1981002643A1 (ja) |
| ZA (1) | ZA811255B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2042510T3 (es) * | 1986-04-02 | 1993-12-16 | Siemens Ag | Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales. |
| US4835674A (en) * | 1986-07-28 | 1989-05-30 | Bull Hn Information Systems Inc. | Computer network system for multiple processing elements |
| JP2530829B2 (ja) * | 1987-01-16 | 1996-09-04 | 株式会社日立製作所 | 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法 |
| US5185877A (en) * | 1987-09-04 | 1993-02-09 | Digital Equipment Corporation | Protocol for transfer of DMA data |
| EP0306736A3 (de) * | 1987-09-08 | 1991-12-18 | Siemens Aktiengesellschaft | Verfahren zum Übertragen von in einer Fernmeldevermittlungsanlage gespeicherten Verbindungsinformationen zu einer Informationsverarbeitungsanlage |
| US4982325A (en) * | 1988-03-18 | 1991-01-01 | At&T Bell Laboratories | Applications processor module for interfacing to a database system |
| US5146561A (en) * | 1988-06-02 | 1992-09-08 | Sears Communications Network, Inc. | Communication network data manager system |
| US5193179A (en) * | 1988-08-09 | 1993-03-09 | Harris Corporation | Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system |
| US5179669A (en) * | 1988-08-22 | 1993-01-12 | At&T Bell Laboratories | Multiprocessor interconnection and access arbitration arrangement |
| US4906799A (en) * | 1988-11-02 | 1990-03-06 | Mobil Oil Corporation | Process for the production of reduced viscosity high VI hydrocarbon lubricant |
| US5163138A (en) * | 1989-08-01 | 1992-11-10 | Digital Equipment Corporation | Protocol for read write transfers via switching logic by transmitting and retransmitting an address |
| US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
| US5153881A (en) * | 1989-08-01 | 1992-10-06 | Digital Equipment Corporation | Method of handling errors in software |
| US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
| US5727164A (en) * | 1991-12-13 | 1998-03-10 | Max Software, Inc. | Apparatus for and method of managing the availability of items |
| DE4223600C2 (de) * | 1992-07-17 | 1994-10-13 | Ibm | Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems |
| ATE166984T1 (de) * | 1992-10-12 | 1998-06-15 | Leunig Gmbh | Einrichtung für die wahlweise datenübertragung und dateiübertragung |
| JP3076165B2 (ja) * | 1992-12-25 | 2000-08-14 | 富士通株式会社 | 情報販売方法及びシステム |
| US5669015A (en) * | 1994-07-25 | 1997-09-16 | Dell Usa L.P. | System for selectively coupling trackball and mouse through a switch where input device provides coded signal to disable trackball while permitting signals from mouse |
| KR100679969B1 (ko) * | 1998-11-05 | 2007-02-08 | 에스아이아이 나노 테크놀로지 가부시키가이샤 | 네트워크 시스템 |
| BR0211804A (pt) | 2001-08-09 | 2004-09-21 | Virgin Atlantic Airways Ltd | Sistema de assento e unidade de acomodação de passageiro para um veìculo |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3810114A (en) * | 1971-12-29 | 1974-05-07 | Tokyo Shibaura Electric Co | Data processing system |
| GB1411182A (en) * | 1973-01-04 | 1975-10-22 | Standard Telephones Cables Ltd | Data processing |
| US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
| JPS5236951A (en) * | 1975-09-18 | 1977-03-22 | Yaskawa Electric Mfg Co Ltd | Computer system |
| DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
| US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
| JPS5466043A (en) * | 1977-11-05 | 1979-05-28 | Fujitsu Ltd | Common-bus occupying system |
-
1980
- 1980-03-10 FR FR8005287A patent/FR2477809B1/fr not_active Expired
-
1981
- 1981-02-25 ZA ZA00811255A patent/ZA811255B/xx unknown
- 1981-02-26 ES ES499822A patent/ES499822A0/es active Granted
- 1981-03-04 MA MA19292A patent/MA19088A1/fr unknown
- 1981-03-05 BE BE0/204014A patent/BE887798A/fr not_active IP Right Cessation
- 1981-03-05 CA CA000372352A patent/CA1169575A/fr not_active Expired
- 1981-03-06 GB GB8133675A patent/GB2083668B/en not_active Expired
- 1981-03-06 AU AU67803/81A patent/AU544497B2/en not_active Ceased
- 1981-03-06 WO PCT/FR1981/000029 patent/WO1981002643A1/fr active Application Filing
- 1981-03-06 BR BR8107161A patent/BR8107161A/pt unknown
- 1981-03-06 NL NL8120044A patent/NL8120044A/nl not_active Application Discontinuation
- 1981-03-06 JP JP56500775A patent/JPH0158540B2/ja not_active Expired
- 1981-03-06 AT AT0902381A patent/AT385142B/de not_active IP Right Cessation
- 1981-03-06 DE DE3137627A patent/DE3137627C1/de not_active Expired
- 1981-03-06 CH CH732881A patent/CH646290A5/fr not_active IP Right Cessation
- 1981-03-09 MX MX186277A patent/MX149444A/es unknown
- 1981-03-09 EG EG81121A patent/EG15200A/xx active
- 1981-03-09 IT IT47975/81A patent/IT1170790B/it active
- 1981-03-10 OA OA57347A patent/OA06763A/xx unknown
- 1981-11-04 SE SE8106525A patent/SE448501B/sv not_active IP Right Cessation
- 1981-11-04 SE SE8106525D patent/SE8106525L/xx not_active Application Discontinuation
-
1984
- 1984-12-04 SG SG869/84A patent/SG86984G/en unknown
-
1985
- 1985-02-07 HK HK99/85A patent/HK9985A/xx unknown
- 1985-12-11 US US06/807,697 patent/US4692862A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083668B (en) | 1984-07-25 |
| JPS57500266A (ja) | 1982-02-12 |
| AU544497B2 (en) | 1985-05-30 |
| AU6780381A (en) | 1981-08-31 |
| EG15200A (en) | 1986-06-30 |
| IT1170790B (it) | 1987-06-03 |
| BE887798A (fr) | 1981-07-01 |
| ATA902381A (de) | 1987-07-15 |
| OA06763A (fr) | 1982-12-31 |
| HK9985A (en) | 1985-02-15 |
| WO1981002643A1 (fr) | 1981-09-17 |
| ES8201379A1 (es) | 1981-12-16 |
| MX149444A (es) | 1983-11-07 |
| FR2477809B1 (fr) | 1987-08-21 |
| MA19088A1 (fr) | 1981-10-01 |
| GB2083668A (en) | 1982-03-24 |
| IT8147975A0 (it) | 1981-03-09 |
| AT385142B (de) | 1988-02-25 |
| ZA811255B (en) | 1982-03-31 |
| DE3137627C1 (de) | 1984-10-04 |
| SE8106525L (sv) | 1981-11-04 |
| ES499822A0 (es) | 1981-12-16 |
| BR8107161A (pt) | 1982-01-05 |
| FR2477809A1 (fr) | 1981-09-11 |
| SG86984G (en) | 1985-06-07 |
| CH646290A5 (fr) | 1984-11-15 |
| US4692862A (en) | 1987-09-08 |
| SE448501B (sv) | 1987-02-23 |
| CA1169575A (fr) | 1984-06-19 |
| NL8120044A (nl) | 1982-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0158540B2 (ja) | ||
| US3940743A (en) | Interconnecting unit for independently operable data processing systems | |
| US3761879A (en) | Bus transport system for selection information and data | |
| US5301279A (en) | Apparatus for conditioning priority arbitration | |
| CA2062909C (en) | Multiprocessor system and data transmission apparatus thereof | |
| US3447135A (en) | Peripheral data exchange | |
| JPH02263260A (ja) | メモリアクセススイッチネットワーク | |
| US4115854A (en) | Channel bus controller | |
| CN106959929A (zh) | 一种多端口访问的存储器及其工作方法 | |
| JPS63116261A (ja) | デイジー・チエイン方式の入出力制御システム | |
| US4719562A (en) | Multiprocessor system for intercommunication of processors | |
| EP0067519B1 (en) | Telecommunications system | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JPS60241346A (ja) | リング型ネツトワ−クによる記憶システム | |
| JPS60138664A (ja) | 所要デ−タバス幅の異なる装置群のためのデ−タバス方式 | |
| SU521559A1 (ru) | Мультиплексный канал многопроцессорной вычислительной системы | |
| KR0121973B1 (ko) | 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로 | |
| SU734653A1 (ru) | Коммутатор процессоров | |
| SU734697A1 (ru) | Коммутационное устройство дл мультипроцессорной системы | |
| GB2099619A (en) | Data processing arrangements | |
| JPH10171770A (ja) | マルチプロセッサシステム | |
| KR0136520B1 (ko) | 분산 제어 시스템 | |
| JPS593665A (ja) | マルチアクセツサブル・メモリ・システム | |
| SU1249524A1 (ru) | Модульна многоуровнева система коммутации процессоров |