FR2477809A1 - Systeme de transmission rapide de messages entre calculateurs - Google Patents

Systeme de transmission rapide de messages entre calculateurs Download PDF

Info

Publication number
FR2477809A1
FR2477809A1 FR8005287A FR8005287A FR2477809A1 FR 2477809 A1 FR2477809 A1 FR 2477809A1 FR 8005287 A FR8005287 A FR 8005287A FR 8005287 A FR8005287 A FR 8005287A FR 2477809 A1 FR2477809 A1 FR 2477809A1
Authority
FR
France
Prior art keywords
computers
bus
messages
main memory
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8005287A
Other languages
English (en)
Other versions
FR2477809B1 (fr
Inventor
Daniel Cousin
Jean-Francois Garnier
Jean-Pierre Georges
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jeumont Schneider SA
Original Assignee
Jeumont Schneider SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeumont Schneider SA filed Critical Jeumont Schneider SA
Priority to FR8005287A priority Critical patent/FR2477809B1/fr
Priority to ZA00811255A priority patent/ZA811255B/xx
Priority to ES499822A priority patent/ES499822A0/es
Priority to MA19292A priority patent/MA19088A1/fr
Priority to BE0/204014A priority patent/BE887798A/fr
Priority to CA000372352A priority patent/CA1169575A/fr
Priority to AT0902381A priority patent/AT385142B/de
Priority to AU67803/81A priority patent/AU544497B2/en
Priority to NL8120044A priority patent/NL8120044A/nl
Priority to GB8133675A priority patent/GB2083668B/en
Priority to JP56500775A priority patent/JPH0158540B2/ja
Priority to BR8107161A priority patent/BR8107161A/pt
Priority to DE3137627A priority patent/DE3137627C1/de
Priority to PCT/FR1981/000029 priority patent/WO1981002643A1/fr
Priority to CH732881A priority patent/CH646290A5/fr
Priority to MX186277A priority patent/MX149444A/es
Priority to EG81121A priority patent/EG15200A/xx
Priority to IT47975/81A priority patent/IT1170790B/it
Priority to OA57347A priority patent/OA06763A/fr
Publication of FR2477809A1 publication Critical patent/FR2477809A1/fr
Priority to SE8106525D priority patent/SE8106525L/xx
Priority to SE8106525A priority patent/SE448501B/sv
Priority to SG869/84A priority patent/SG86984G/en
Priority to HK99/85A priority patent/HK9985A/xx
Priority to US06/807,697 priority patent/US4692862A/en
Application granted granted Critical
Publication of FR2477809B1 publication Critical patent/FR2477809B1/fr
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

L'INVENTION CONCERNE LES RESEAUX CONSTITUES PAR DES CALCULATEURS CONNECTES A UN BUS UNIQUE AUQUEL EST EGALEMENT RELIEE UNE MEMOIRE PRINCIPALE. SELON L'INVENTION, DE MANIERE A AUGMENTER SENSIBLEMENT LA VITESSE DE TRANSMISSION DES MESSAGES ENTRE LES DIFFERENTS CALCULATEURS, CES DERNIERS 1, 7, 8, 9, ... SONT CONNECTES A UN COMMUTATEUR ELECTRONIQUE 13 DE TYPE TELEPHONIQUE, COMMANDE PAR LE CALCULATEUR CENTRAL 1 PAR L'INTERMEDIAIRE DU BUS 5 DE MANIERE A AUTORISER LA TRANSMISSION DIRECTE DE MESSAGES ENTRE LES CALCULATEURS, LE BUS 5 ETANT PRINIPALEMENT RESERVE A L'ACCES, POUR CHACUN DES CALCULATEURS, A LA MEMOIRE PRINCIPALE 6. APPLICATION A LA TRANSMISSION DE DONNEES.

Description

247?809
SYSTEME DE TRANSMISSION RAPIDE DE MESSAGES ENTRE
CALCULATEURS.
La présente invention concerne un système de transmission rapide de messages entre des calculateurs connectés à un
bus unique auquel est également reliée une mémoire prin-
cipale. On connaît ce type de réseau dans lequel la transmission d'un message d'un calculateur à un autre est obtenue à l'aide d'un cycle d'écriture dans la mémoire principale effectué par le calculateur émetteur suivi d'un cycle
de lecture de la mémoire principale effectué par le cal-
culateur récepteur. Un dispositif de partage temporel de l'accès à la mémoire principale doit être prévu de manière à éviter tout brouillage de l'information circulant sur le bus. Les calculateurs sont tous pourvus d'une mémoire privée leur permettant d'effectuer localement la majorité des opérations requises, et l'un deux, dit-.calculateur central, assure la gestion du système, c'est-à-dire la
commande des différents éléments du réseau.
La mémoire privée de chacun des calculateurs devenant de plus en plus importante, les messages transférés au moyen du bus deviennent de plus en plus longs. Il en résulte une saturation du trafic sur le bus et des difficultés d'accès
des calculateurs à la mémoire principale.
Le but de la présente invention est d'éviter, lors de la transmission de messages entre deux calculateurs, d'utiliser le bus, ce qui, d'une part, tend à diminuer la saturation du bus, et d'autre part, réduit le temps nécessaire à la transmission puisque les cycles successifs d'écriture et de lecture dans le dialogue d'un calculateur avec un autre calculateur par. l'intermédiaire de la mémoire principale
sont supprimés.
2477e0? Selon la présente invention, les différents calculateurs sont connectés à un commutateur électronique commandé par le calculateur central par l'intermédiaire du bus de manière à autoriser la transmission directe de messages de toute longueur entre les calculateurs. Ainsi, le bus est princi- palement réservé à l'accès, pour chacun des calculateurs,
à la mémoire principale.
L'invention sera mieux comprise et d'autres but-s, avantages et caractéristiques apparaîtront plus clairement à la
lecture de la description qui suit d'un mode préféré de
réalisation de l'invention, description à laquelle une
planche de dessin est annexée sur laquelle: La figure unique représente schématiquement un système de
transmission rapide de messages conformément à l'invention.
En référence maintenant à cette figure unique, le calcula-
- teur assurant la gestion du système est le calculateur central 1 qui comporte une mémoire privée 2 ainsi qu'un dispositif de partage temporel de l'accès à la mémoire principale 6 incluant un circuit de scrutation permettant de déceler le calculateur périphérique ayant demandé par la liaison bidirectionnelle 4 à être connecté au bus 5 pour avoir accès à la mémoire principale 6, et un circuit de décision accordant l'autorisation au calculateur qui a
demandé l'accès dès que ce dernier est libre.
Sur la figure, seuls trois calculateurs périphériques 7, 8, 9 ayant chacun une mémoire privée 10, 11, 12, ont été représentés, mais il est bien évident que le nombre de ces
calculateurs périphériques peut être différent de trois.
Selon un exemple de réalisation, la mémoire principale 6 a une capacité de 512 k mots de 16 éléments binaires tandis que les mémoires privées 2, 10, 11, 12... ont une capacité
de 256 k mots.
De manière à éviter que les messages échangés entre deux
calculateurs circulent par le bus 5 et la mémoire princi-
pale 6, et ainsi réduire le trafic sur le bus 5 tout en
augmentant la vitesse de transmission des messages, un com-
mutateur électronique 13 est connecté à chacun des calcu- lateurs. Dans l'exemple de réalisation, ce commutateur 13 est un autocommutateur de téléphonie connu pour pouvoir assurer sans blocage la commutation de 16 liaisons numériques à
une vitesse de 8 Mbit/s.
Ce commutateur 13 est également commandé par le calcula-
teur central 1 par l'intermédiaire du bus 5.
Lorsqu'un calculateur, par exemple le calculateur 9, demande à envoyer un message à l'attention d'un autre calculateur, par exemple le calculateur 7, il adresse sa demande au calculateur central 1 par l'intermédiaire de la liaison bidirectionnelle 4. Puisque le calculateur 9 ne demande pas l'accès à la mémoire principale 6, le message peut être expédié directement au calculateur 7 par
l'intermédiaire du commutateur électronique 13. Ce der-
nier reçoit alors, par l'intermédiaire du bus 5, l'ordre de connecter les deux calculateurs 9 et 7, sauf si le
calculateur demandé est déjà occupé.
De ce fait, plusieurs liaisons intercalculateurs peuvent
être simultanément établies et il en résulte une augmen-
tation très notable de la vitesse de transmission des messages. De plus, le bus 5 et la mémoire principale sont libérés de leur fonction respective de transfert des messages et
peuvent ainsi être utilisés à d'autres tâches.
Dans l'exemple considéré, s'il faut normalement 3,5.s
pour tranférer un mot de 16 éléments binaires d'un cal-
culateur à la mémoire principale puis encore 3,5 f4s, pour transférer le même mot de la mémoire principale vers un second calculateur, et sachant que le calculateur central
1 occupe le bus 5 la moitié du temps, le temps requis to-
tal pour le transfert d'un mot d'un calculateur à un au-
tre est égal à 14 ls. Avec le système conforme à l'inven-
tion, le transfert s'effectue en 2 Ys seulement soit sept
fois plus rapidement.
En outre l'attente est sensiblement diminuée puisque plu-
sieurs liaisons simultanées peuvent être réalisées.
Toutefois un circuit d'interface entrée-sortie addition-
nel doit être prévu à cet effet dans chacun des calcula-
teurs, d'autant plus que la transmission doit être effec-
tuée selon le mode synchrone.
Bien que seul un mode préféré de réalisation l'invention
ait été décrit, il est évident que toute modification ap-
portée dans le même esprit par l'Homme de l'Art ne sorti-
rait pas du cadre de la présente invention. En particulier, selon le circuit d'interface choisi, le commutateur 13 peut
aussi bien être du type spatial que du type temporel.

Claims (1)

    REVENDICATION UNIQUE Système de transmission rapide de messages entre des cal- culateurs connectés à un bus unique auquel est également reliée une mémoire principale, chacun des dits calculateurs ayant une mémoire privée et l'un deux, dit central, étant gestionnaire du dit système, caractérisé en ce que les dits calculateurs (1,7,8,9...) sont connectés à un commutateur électronique (13) commandé par le dit calculateur central
  1. (1) par l'intermédiaire du dit bus (5) de manière à auto-
    riser la transmission directe des messages de toute longueur
    entre les dits calculateurs, le dit bus (5) étant principa-
    lement réservé à l'accès, pour chacun des dits calculateurs,
    à la dite mémoire principale (6).
FR8005287A 1980-03-10 1980-03-10 Systeme de transmission rapide de messages entre calculateurs Expired FR2477809B1 (fr)

Priority Applications (24)

Application Number Priority Date Filing Date Title
FR8005287A FR2477809B1 (fr) 1980-03-10 1980-03-10 Systeme de transmission rapide de messages entre calculateurs
ZA00811255A ZA811255B (en) 1980-03-10 1981-02-25 System for the rapid transmission of messages between computers
ES499822A ES499822A0 (es) 1980-03-10 1981-02-26 Instalacion para la transmision rapida de mensajes entre calculadoras
MA19292A MA19088A1 (fr) 1980-03-10 1981-03-04 Systeme de transmission rapide de messages entre calculateurs .
CA000372352A CA1169575A (fr) 1980-03-10 1981-03-05 Systeme de transmission rapide de messages entre calculateurs
BE0/204014A BE887798A (fr) 1980-03-10 1981-03-05 Systeme de transmission rapide de messages entre calculateurs
PCT/FR1981/000029 WO1981002643A1 (fr) 1980-03-10 1981-03-06 Systeme de transmission rapide de messages entre calculateurs
NL8120044A NL8120044A (nl) 1980-03-10 1981-03-06 Stelsel voor snelle overbrenging van berichten tussen computers.
GB8133675A GB2083668B (en) 1980-03-10 1981-03-06 Rapid message transmission system between computers
JP56500775A JPH0158540B2 (fr) 1980-03-10 1981-03-06
BR8107161A BR8107161A (pt) 1980-03-10 1981-03-06 Sistema de transmissao rapida de mensagens entre computadores
DE3137627A DE3137627C1 (de) 1980-03-10 1981-03-06 Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
AT0902381A AT385142B (de) 1980-03-10 1981-03-06 System zur schnellen uebertragung von nachrichten zwischen rechnern
CH732881A CH646290A5 (fr) 1980-03-10 1981-03-06 Dispositif de transmission rapide de messages entre calculateurs.
AU67803/81A AU544497B2 (en) 1980-03-10 1981-03-06 Rapid message transmission system between computers
EG81121A EG15200A (en) 1980-03-10 1981-03-09 Systeme de transmission rapiede de message entre calculateurs
MX186277A MX149444A (es) 1980-03-10 1981-03-09 Mejoras a sistema para la transmision rapida de mensajes entre calculadoras
IT47975/81A IT1170790B (it) 1980-03-10 1981-03-09 Sistema di trasmissione rapida di messaggi fra calcolatori
OA57347A OA06763A (fr) 1980-03-10 1981-03-10 Système de transmission rapide de mesages entre calculateurs.
SE8106525D SE8106525L (sv) 1980-03-10 1981-11-04 Anleggning for snabb informationsoverforing mellan datorer
SE8106525A SE448501B (sv) 1980-03-10 1981-11-04 Anleggning for snabb meddelandeoverforing mellan datorer
SG869/84A SG86984G (en) 1980-03-10 1984-12-04 System for the rapid transmission of messages between computers
HK99/85A HK9985A (en) 1980-03-10 1985-02-07 System for the rapid transmission of messages between computers
US06/807,697 US4692862A (en) 1980-03-10 1985-12-11 Rapid message transmission system between computers and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8005287A FR2477809B1 (fr) 1980-03-10 1980-03-10 Systeme de transmission rapide de messages entre calculateurs

Publications (2)

Publication Number Publication Date
FR2477809A1 true FR2477809A1 (fr) 1981-09-11
FR2477809B1 FR2477809B1 (fr) 1987-08-21

Family

ID=9239479

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8005287A Expired FR2477809B1 (fr) 1980-03-10 1980-03-10 Systeme de transmission rapide de messages entre calculateurs

Country Status (23)

Country Link
US (1) US4692862A (fr)
JP (1) JPH0158540B2 (fr)
AT (1) AT385142B (fr)
AU (1) AU544497B2 (fr)
BE (1) BE887798A (fr)
BR (1) BR8107161A (fr)
CA (1) CA1169575A (fr)
CH (1) CH646290A5 (fr)
DE (1) DE3137627C1 (fr)
EG (1) EG15200A (fr)
ES (1) ES499822A0 (fr)
FR (1) FR2477809B1 (fr)
GB (1) GB2083668B (fr)
HK (1) HK9985A (fr)
IT (1) IT1170790B (fr)
MA (1) MA19088A1 (fr)
MX (1) MX149444A (fr)
NL (1) NL8120044A (fr)
OA (1) OA06763A (fr)
SE (2) SE448501B (fr)
SG (1) SG86984G (fr)
WO (1) WO1981002643A1 (fr)
ZA (1) ZA811255B (fr)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2042510T3 (es) * 1986-04-02 1993-12-16 Siemens Ag Procedimiento para la activacion de una memoria comun de un sistema multiprocesador constituido por sistemas microprocesadores individuales.
US4835674A (en) * 1986-07-28 1989-05-30 Bull Hn Information Systems Inc. Computer network system for multiple processing elements
JP2530829B2 (ja) * 1987-01-16 1996-09-04 株式会社日立製作所 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法
US5185877A (en) * 1987-09-04 1993-02-09 Digital Equipment Corporation Protocol for transfer of DMA data
EP0306736A3 (fr) * 1987-09-08 1991-12-18 Siemens Aktiengesellschaft Procédé pour la transmission d'information de connexion mémorisée dans une installation de commutation de communications vers une installation de traitement d'information
US4982325A (en) * 1988-03-18 1991-01-01 At&T Bell Laboratories Applications processor module for interfacing to a database system
US5146561A (en) * 1988-06-02 1992-09-08 Sears Communications Network, Inc. Communication network data manager system
US5193179A (en) * 1988-08-09 1993-03-09 Harris Corporation Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US4906799A (en) * 1988-11-02 1990-03-06 Mobil Oil Corporation Process for the production of reduced viscosity high VI hydrocarbon lubricant
US5163138A (en) * 1989-08-01 1992-11-10 Digital Equipment Corporation Protocol for read write transfers via switching logic by transmitting and retransmitting an address
US5068780A (en) * 1989-08-01 1991-11-26 Digital Equipment Corporation Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones
US5153881A (en) * 1989-08-01 1992-10-06 Digital Equipment Corporation Method of handling errors in software
US5251227A (en) * 1989-08-01 1993-10-05 Digital Equipment Corporation Targeted resets in a data processor including a trace memory to store transactions
US5727164A (en) * 1991-12-13 1998-03-10 Max Software, Inc. Apparatus for and method of managing the availability of items
DE4223600C2 (de) * 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
ATE166984T1 (de) * 1992-10-12 1998-06-15 Leunig Gmbh Einrichtung für die wahlweise datenübertragung und dateiübertragung
JP3076165B2 (ja) * 1992-12-25 2000-08-14 富士通株式会社 情報販売方法及びシステム
US5669015A (en) * 1994-07-25 1997-09-16 Dell Usa L.P. System for selectively coupling trackball and mouse through a switch where input device provides coded signal to disable trackball while permitting signals from mouse
KR100679969B1 (ko) * 1998-11-05 2007-02-08 에스아이아이 나노 테크놀로지 가부시키가이샤 네트워크 시스템
BR0211804A (pt) 2001-08-09 2004-09-21 Virgin Atlantic Airways Ltd Sistema de assento e unidade de acomodação de passageiro para um veìculo

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810114A (en) * 1971-12-29 1974-05-07 Tokyo Shibaura Electric Co Data processing system
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1411182A (en) * 1973-01-04 1975-10-22 Standard Telephones Cables Ltd Data processing
JPS5236951A (en) * 1975-09-18 1977-03-22 Yaskawa Electric Mfg Co Ltd Computer system
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
US4096571A (en) * 1976-09-08 1978-06-20 Codex Corporation System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking
JPS5466043A (en) * 1977-11-05 1979-05-28 Fujitsu Ltd Common-bus occupying system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810114A (en) * 1971-12-29 1974-05-07 Tokyo Shibaura Electric Co Data processing system
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EXBK/79 *

Also Published As

Publication number Publication date
GB2083668B (en) 1984-07-25
JPS57500266A (fr) 1982-02-12
AU544497B2 (en) 1985-05-30
AU6780381A (en) 1981-08-31
EG15200A (en) 1986-06-30
IT1170790B (it) 1987-06-03
BE887798A (fr) 1981-07-01
ATA902381A (de) 1987-07-15
OA06763A (fr) 1982-12-31
HK9985A (en) 1985-02-15
WO1981002643A1 (fr) 1981-09-17
ES8201379A1 (es) 1981-12-16
MX149444A (es) 1983-11-07
FR2477809B1 (fr) 1987-08-21
MA19088A1 (fr) 1981-10-01
GB2083668A (en) 1982-03-24
IT8147975A0 (it) 1981-03-09
AT385142B (de) 1988-02-25
ZA811255B (en) 1982-03-31
DE3137627C1 (de) 1984-10-04
JPH0158540B2 (fr) 1989-12-12
SE8106525L (sv) 1981-11-04
ES499822A0 (es) 1981-12-16
BR8107161A (pt) 1982-01-05
SG86984G (en) 1985-06-07
CH646290A5 (fr) 1984-11-15
US4692862A (en) 1987-09-08
SE448501B (sv) 1987-02-23
CA1169575A (fr) 1984-06-19
NL8120044A (nl) 1982-01-04

Similar Documents

Publication Publication Date Title
FR2477809A1 (fr) Systeme de transmission rapide de messages entre calculateurs
BE897030A (fr) Montage pour installation de telecommunication,en particulier central telephonique avec deux calculateurs au moins pour la commande alternee des operations de commutation
FR2616025A1 (fr) Methode et systeme de controle de flux de paquets
EP0005722A1 (fr) Système de sélection de circuit d'interface prioritaire
CA1172769A (fr) Dispositif temporel d'acces a une memoire par un calculateur central et des calculateurs peripheriques
FR2541549A1 (fr) Systeme de commutation numerique pour signaux de telephonie et de donnees numeriques
EP0883064B1 (fr) Détection de points chauds dans une machine avec mémoire à accès non uniforme.
FR2680254A1 (fr) Systeme a microcalculateur, a consommation electrique reduite.
FR2651946A1 (fr) Procede d'adaptation d'une imprimante a une fonction de telecopie autonome, dispositif et application s'y rapportant.
EP0516232B1 (fr) Dispositif permettant le transfert de données à débit variable entre un modem et un terminal synchrone
EP0107998B1 (fr) Autocommutateur électronique temporel numérique MIC à architecture décentralisée
EP0389339A1 (fr) Réseau de distribution interactive d'informations vidéo, audio et télématiques
EP0376249B1 (fr) Procédé de déblocage d'un système multiprocesseurs multibus
BE898109A (fr) Circuit de sélection d'accés à une mémoire.
FR2878100A1 (fr) Procede d'etablissement de connexions pour l'acces de terminaux d'utilisateurs itinerants a des reseaux de donnees
EP0098200A1 (fr) Procédé d'échange, de chargement et de consultation d'informations et circuit de commutation entre un terminal et une banque d'informations
EP0427137B1 (fr) Etage de sortie sur un lien série synchrone, en particulier pour carte d'interface numérique équipant un central téléphonique, et central téléphonique équipé de telles cartes d'interface
FR2651345A1 (fr) Systeme d'allocation a orientation prioritaire d'un bus.
EP4273720A1 (fr) Systeme sur puce integrant un circuit d´acces direct en memoire et procede correspondant
FR2528646A1 (fr) Dispositif de transmission entre les terminaisons d'un systeme de communication temporel
FR2753030A1 (fr) Equipement de serveur d'acces
FR2615639A1 (fr) Procede d'echange de donnees selon deux formats entre un centre serveur et un terminal, et centre serveur pour la mise en oeuvre du procede
EP0263907A1 (fr) Dispositif de traitement parallèle des signaux de commande dans un modem fanin/fanout
FR2639135A1 (fr) Systeme de communication entre plusieurs microordinateurs
FR2554255A1 (fr) Dispositif electronique branche en parallele sur une ligne-bus et agencement comportant une pluralite de tels dispositifs

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse