DE3107909A1 - Feldeffekt-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Feldeffekt-halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE3107909A1
DE3107909A1 DE19813107909 DE3107909A DE3107909A1 DE 3107909 A1 DE3107909 A1 DE 3107909A1 DE 19813107909 DE19813107909 DE 19813107909 DE 3107909 A DE3107909 A DE 3107909A DE 3107909 A1 DE3107909 A1 DE 3107909A1
Authority
DE
Germany
Prior art keywords
area
semiconductor body
silicon
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813107909
Other languages
English (en)
Inventor
Wolfgang Martin Feist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE3107909A1 publication Critical patent/DE3107909A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H01L29/6678—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates on sapphire substrates, e.g. SOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8126—Thin film MESFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DORNER & HUFNAGEL PATENTANWÄLTE
LANOWeHRSTR. S7 βΟΟΟ MONCHEM a
TEL. 0 8·/SS β7 84
München, den 2. März 1981 /J Anwaltsaktenz.: 27 - Pat. 286
Raytheon Company, 141 Spring Street, Lexington, Mass. 02173, Vereinigte Staaten von Amerika
Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung.
Die Erfindung betrifft Feldeffekt-Halbleiterbauelemente und Verfahren zu ihrer Herstellung.
Bekanntermaßen hat man Feldeffekttransistoren mit Metallgatter und Übergangsgatter, welche manchmal als MESFET- bzw. JFET-Bauelemente bezeichnet werden, auf Silizium hohen Widerstandes, Galliumarsenid oder auf Silizium auf Saphirsubstraten herge- · stellt. Um eine zufriedenstellende Wirkungsweise bei Mikrowellenfrequenzen über ein GHz zu erzielen, sollte die Länge des Gatters ein Mikron oder weniger betragen, die Kapazität des Gatters sollte klein sein, die Tiefe des Leitfähigkeitskanals sollte wesentlich kleiner als die Länge des Gatters sein, um eine Vergrößerung der effektiven Länge des Leitfähigkeitskanals des Gerätes aufgrund von Streufeldern zu vermeiden, die Dotierung des Leitfähigkeitskanals sollte verhältnismäßig hoch liegen, (beispielsweise eine Trägerdichte von N = 10^' Atome je cm ), die Trägerbeweglichkeit im Leitfähigkeitskanal sollte hoch sein, um einen niedrigen Widerstand des Gerätes im Einschaltzustand zu erreichen, der Abstand zwischen Quellenanschluß und Ableitungsanschluß sollte klein sein (beispielsweise 3 Mikron oder
weniger) die Kontaktimpedanz sollte klein sein und schließlich sollte der Gatter-Leck;;trom klein sein, um eine zu starke Belastung einer Treiberschaltung des Bauelementes zu vermeiden.
Während die Förde rung einer sehr geringen Tiefe des Leitfähigkeitskanals von 0,2 Mikron bis 0,3 Mikron erfüllt werden kann, indem bei Verwendung von Galliumarsenidmaterial eine entsprechend dotierte, seichte epitaktische Schicht auf einem isolierenden Galliumarsenidsubstrat gebildet wird, und indem bei Verwendung von Silizium auf einem Einkristall-Siliziumsubstrat hohen Widerstandes eine epitaktische Schicht oder eine Ionenimplantationsschicht gebildet wird, ist die Erfüllung der Forderung einer geringen Leitfähigkeitskanaltiefe schwierig, wenn die epitaktisch aufgebrachte Schicht aus einem Material wie Silizium besteht, während das Substrat aus einem anderen Material, wie beispielsweise Saphir, besteht. Das bedeutet, daß Schwierigkeiten bei der Bildung sehr seichter oder flacher Leitfähigkeitskanäle von Feldeffekttransistoren mit Metallgatter oder mit Übergangsgatter (MESFET bzw. JFET) auftreten, wenn Silizium auf Saphirsubstraten verwendet wird, was auf der Tatsache beruht, daß die elektrischen Eigenschaften des Siliziumfilms auf dem Saphirsubstrat im allgemeinen an der Grenzfläche oder nahe der Grenzfläche zwischen Silizium und Saphir schlecht sind. Während theoretisch Bauelemente mit Silizium auf Saphir in hohem Maße wünschenswert sind, da sie stark verminderte parasitische Kapazitäten aufweisen und sich für die Herstellung von monolithischen integrierten Schaltungen für Mikrowellen eignen, ergibt sich, daß bei Ausnützung der vollständigen Dicke der Siliziumschicht die minimale Dicke des Silizium und damit die minimale Dicke des Leitfähigkeitskanals 600 nm und daher ist die Tiefe des Leitfähigkeitskanals nur geringfügig kleiner als die Länge des Gatters. Wenn aber die Tiefe des Leitfähigkeitskanals nur wenig kleiner als die Länge des Gatters ist, so breiten sich die Randfelder aus, erhöhen die effektive Länge des Gatters des Bauelementes und vermindern dadurch die Betriebsbandbreite.
Es ist auf diesem Gebiete bekannt, Bauelemente der oben erwähnten Art in der Weise herzustellen, daß ein Gatter in einer Breite von ein Mikron oder weniger mit außerordentlich hoher Maskierungsgenauigkeit zwischen dem Quellenbereich und dem Ableitungsbereich angeordnet wird, welche beispielsweise einen Abstand von drei Mikron haben. Dies ist eine außerordentlich schwierige Aufgabe, insbesondere dann, wenn das Bauelement so ausgebildet ist, daß eine Deckung in zwei Dimensionen oder zwei Richtungen erreicht werden muß, es sich also beispielsweise um eine ineinandergreifende Konfiguration handelt. Die dabei verwendete Technik wird im allgemeinen als "Lift-off-Technic" bezeichnet, wobei eine Photoresistschicht auf der Oberfläche des Halbleiters abgelagert und mit solchem Muster versehen wird, daß die Gatterbereiche des Halbleiters freiliegen. Dann wird Metall auf der Photoresistschicht und auf den freiliegenden Gatterbereichen abgelagert. Danach wird das Photoresistmaterial mit dem auf seiner Oberfläche befindlichen Metall abgehoben, so daß das Metall übrig bleibt, das in den Gatterbereichen unmittelbar auf dem Halbleiter abgelagert war. Diese Technik ist zwar in vielen Anwendungsfällen vorteilhaft. Wenn aber ein Schottky-Kontakt gebildet werden soll, bei dem eine Platinablagerung und ein Verfahrensschritt bei hoher Temperatur durchgeführt wird, um vor- der Ablagerung eines metallischen Gatterkontaktes aus Aluminium Platinsilizid zu bilden, kann das Photoresistmaterial im allgemeinen den zur Anwendung kommenden hohen Temperaturen nicht standhalten, so daß die "Liftoff-Technik" · in ihrer Anwendung beschränkt ist.
Durch die Erfindung soll ein Feldeffekt-Bauelement so ausgebildet werden, daß es mit hoher Präzision ohne Beschränkung aufgrund bestimmter Verfahrensschritte hergestellt werden kann und für den Betrieb in einem sehr großen Bandbereich geeignet ist.
Diese Aufgabe wird durch die im anliegenden Anspruch 1 angegebenen Merkmale gelöst. Zweckmäßige Ausgestaltungen und Weiterbildungen und insbesondere ein Verfahren zur Herstellung derartiger Feldeffekt-Bauelemente sind Gegenstand der anliegenden
weiteren Ansprüche, deren Inhalt hierdurch ausdrücklich zum Bestandteil der Beschreibung gemacht wird, ohne den Wortlaut an dieser Stelle zu wiederholen.
Bei einem Feldeffekt-Bauelement der hier angegebenen Art liegt ein Gatter auf einem Teil der Oberfläche eines Halbleiterkörpers zwischen einem Quellenbereich und einem Ableitungsbereich und innerhalb des Halbleiterkörpers befindet sich im Abstand von dem das Gatter tragenden Oberflächenbereich des Halbleiterkörpers ein überdeckter Dotierungsbereich einer Leitfähigkeit entgegengesetzt zu derjenigen des Halbleiters. Gemäß einer bevorzugten Ausführungsform ist der Halbleiterkörper auf einem isolierenden Substrat angeordnet. Zweckmäßig handelt es sich um einen Siliziumkörper auf einem Saphirsubstrat. Ein in dem Halbleiterkörper zwischen dem Gatter und dem überdeckten Dotierungsbereich liegender Bereich bildet den Leitfähigkeitskanal des Bauelementes. In einer Ausführungsform, welche sich als vorteilhaft erwiesen hat, wird der überdeckte Dotierungsbereich durch Implantation von Partikeln durch die Oberfläche des Halbleiterkörpers hindurch erzeugt und während nachfolgender Wärmebehandlungsschritte wird der Abstand zwischen dem über dem leitfähigen Kanal gelegenen Oberflächenbereich des Halbleiterkörpers und dem überdeckten Dotierungsbereich eingestellt, um eine gewünschte, sehr geringe Tiefe des Leitfähigkeitskanals zu erhalten. Mit dieser Ausbildung wird ein Bauelement mit einem sehr seichten Leitfähigkeitskanal im Siliziumkörper auf Saphir erreicht, wobei der Leitfähigkeitskanal von der Silizium-Saphir-Grenzfläche einen Abstand einhält, um eine erhöhte Bandbreite des Gerätes im Betrieb zu erreichen.
Gemäß einem vorteilhaften Ausführungsbeispiel werden auf der Oberfläche des Halbleiterkörpers zwei im Abstand voneinander verlaufende, vergleichsweise dicke isolierende Maskierungsstreifen gebildet. Zwischen den im Abstand voneinander verlaufenden Isolierstreifen wird eine Maske aufgebracht. In nicht maskierte Oberflächenteile des Halbleiterkörpers werden Partikel einge-
- 4
bracht, um den Quellenbereich und den Ableitungsbereich im Halbleiterkörper auszubilden. Dann wird die Haske entfernt und es wird eine komplementäre Maske gebildet, um die zuvor unmaskierten Bereiche der Halbleiteroberfläche abzudecken und die Bereiche der Halbleiteroberfläche zwischen den Isolierstreifen freizulassen. Diese komplementäre Maske bildet die Maske für die Ionenimplantation. Partikel, welche in dem Halbleiterkörper eine Leitfähigkeit einer Art entgegengesetzt zur Leitfähigkeit des Halbleiterkörpers selbst ausbilden können, werden über die freiliegenden Oberflächenbereiche des Halbleiterkörpers in diesen eingebracht und bilden den überdeckten Dotierungsbereich in bestimmtem Abstand unter der Halbleiterkörperoberfläche aus. Eine zusätzliche Maske wird zwischen einem Teil der beiden Isolierstreifen und über den mittleren Teil des Halbleiterkörpers hinweg erzeugt. Partikel, welche eine zu derjenigen des Halbleiterkörpers entgegengesetzte Leitfähigkeit erzeugen können, werden durch Ionenimplantation in freiliegende Bereiche des Halbleiterkörpers eingebracht, um einen leitfähigen Bereich längs den freiliegenden Oberflächenteilen des Halbleiterkörpers und in freiliegenden Teilen des überdeckten Dotierungsbereiches herzustellen. Quellenelektroden und Ableitungselektroden werden für die Quellenbereiche und Ableitungsbereiche hergestellt. Eine Gatterelektrode wird in der Weise ausgebildet, daß sie einen ersten Teil aufweist, der an der Oberfläche des Halbleiterkörpers zwischen den Isolierstre ifen angeordnet ist, daß sie ferner einen zweiten Teil aufweist, der sich auf der Oberfläche der Isolierstreifen befindet und daß sie schließlich mit einem dritten Teil elektrisch mit der überdeckten Dotierungsschicht verbunden ist, was über den leitfähigen Bereich geschieht, der sich entlang bestimmter Oberflächenteile des Halbleiterkörpers erstreckt.
Aufgrund dieser Anordnung ist die Kapazität der Gatterelektrode minimal gehalten, da derjenige Teil der Gatterelektrode, der sich über den Gatterbereich hinaus erstreckt, auf den dikken Isolierstreifen neben dem Gatterbereich gelegen ist. Aus-
serdem wird die Ausrichtung des Gatterbereiches relativ zu dem Quellenbereich und dem Ableitungsbereich erleichtert, da diese Bereiche gleichzeitig durch eine einzige Maske festgelegt worden sind, die aus einem Paar im Abstand voneinander verlaufender Markierungsflächen gebildet ist und welche ein Maskierungsniveau bei der Herstellung des Quellenbereichs, des Ableitungsbereichs und des Gätterbereichs des Bauelementes zuläßt.
Weiter ermöglicht die Verwendung eines Paares im Abstand voneinander angeordneter, dicker Maskierungsstreifen die Herstellung einer sich selbst ausrichtenden MOS-Gatterstruktur, wobei nach Herstellung der dicken Maskierungsstreifen, welche vertikale Wandbegrenzungen haben, und vor oder nach der Herstellung der Quellen- und Ableitungs-Kontaktbereiche durch Implantation das Oxid in dem Gatterbereich zwischen den Maskierungsstreifen zum Aufwachsen gebracht wird. Dann erfolgt eine Implantation von Partikeln mit Energien, welche dazu führen, daß die Partikel nur geringe Tiefe unmittelbar unterhalb der dicken Markierungsstreifen, jedoch in bedeutend größere Tiefen in den anderen Bereichen des Halbleiters einschließlich im Gatterbereich, gelangen. Die Dotierungscharakteristiken des Gatterbereichs im Halbleiterkörper bleiben daher erhalten. Die Gatterelektrode wird dann auf einer dünnen Oxidschicht erzeugt, die im Bereich zwischen den im Abstand voneinander gelegenen Maskierungsstreifen gebildet ist und der Quellenbereich sowie der .Ableitungsbereich werden elektrisch mit dem Gatterbereich durch Teile der durch Ionenimplantation gebildeten Bereiche verbunden, die in geringer Tiefe im Halbleiterkörper unterhalb der dicken Maskierungsstreifen verlaufen.
Nachfolgend werden Ausführunqsbeispiele unter Bezugnahme auf die Zeichnung näher beschrieben. Es stellen dar:
Fig. IA Aufsichten auf ein Feldeffekt-Bauelement der bis 6A hier vorgeschlagenen Art in verschiedenen Herstellungsphasen,
Fig. IB Schnittansichten des Feldeffekt-Bauelementes bis 6B nach den Figuren IA bis 6A in den verschiedenen Herstellungsphasen, wobei die Schnittebenen jeweils in den Figuren IA bis 6A entsprechend angegeben sind,
Fig. 3C weitere Schnittansichten des Feldeffekt-Baubis 6C elementes in verschiedenen Herstellungsphasen bei anderer Lage der Schnittebene, welche jeweils in den Figuren 3B bis 6B entsprechend angegeben ist und
Fig. 7A Aufsichten auf einen MOS-Feldeffekttransistor bis 7F gemäß einer anderen Ausführungsform in verschiedenen Zuständen während der Herstellung.
Zunächst sei auf die Figuren IA und IB Bezug genommen. Ein isolierendes Substrat 10 aus Einkristallmaterial, vorliegend aus Saphir, trägt einen monokristallinen Halbleiterfilm 12, vorliegend aus Silizium. Der Siliziumfilm ist im vorliegenden Falle eine zunächst undotierte epitaktische Schicht aus Silizium in einer Dicke von 0,5 Mikron bis 1,5 Mikron. Der Siliziumfilra wird dann durch Ionenimplantation mit Phosphor versetzt, was beispielsweise mit einer Dosis von N = 2 bis 8 · 10^ Atomen je cm durch eine dünne, thermisch aufgewachsene, hier nicht dargestellte Siliziumdioxidschicht hindurch geschieht, die eine Stärke von 80 nm haben kann. Die durch die Implantation erzeugten Kristallstörungen werden dann durch Erhitzen des Substrates, vorliegend in Argon, während einer Dauer von etwa 20. Minuten bei 1000° C beseitigt und gleichzeitig wird die Phosphorablagerung tiefer in das Silizium hineingetrieben, so daß schließlich eine epitaktische Siliziumschicht mit N-Leitfähigkeit entsteht. Die etwa 80 nm dicke Siliziumdioxidschicht, welche nicht dargestellt ist, wird darauf photolithographisch abgeätzt und dient als eine Maske zur Herstellung einer Mesastruktur des Siliziums in herkömmlicher Art und Weise, wie in den Figuren IA und IB für die Siliziumschicht 12 gezeigt ist.
Danach wird die 80 niti starke Siliziumdioxidschicht entfernt und die freiliegenden Oberflächen der mesaförmigen Siliziumschicht
12 werden in Dampf bei 850° C oxidiert, um eine neue, wiederum 80 nm dicke Siliziumdioxid-Isolierschicht zu schaffen. Dann wird eine 1 Mikron bis 1,5 Fikron dicke Siliziumdioxidschicht chemisch aus dem Dampf bei 450° C über der gesamten Struktur hinweg abgelagert. Die kombinierten Siliziumdioxidschichten sind in Figur IA als einheitliche Schicht 13 gezeigt. Darauf wird eine Photoresistmaske 15 auf die Oberfläche der dicken Siliziumdioxidschicht 13 erzeugt und mit solchem Muster versehen, daß eine Paar streifenförmiger Oberflächenbereiche der abgelagerten Siliziumdioxidschicht 13 freibleiben. Nun wird die Siliziumdioxidschicht
13 in solche Form gebracht, daß zwei Siliziumdioxidstreifen 14 und 16 stehenbleiben.. Im vorliegenden Beispiel haben die Siliziumdioxidstreifen 14 und 16 einen Abstand von 0,7 Mikron bis 1,0 Mikron, eine Höhe H von 1 Mikron bis 1,6 Mikron und jeweils eine Breite W von 1,0 Mikron bis 1,5 Mikron. Die Siliziumdioxidstreifen erstrecken sich über die Mesastruktur und auch über Teile des Saphirsubstrates 10 hinweg, wie aus den Figuren 2A und 2B zu ersehen ist. Die Abtragung erfolgt durch reaktives Ionenätzen in CHFo-Atmosphäre. Erfolgt das reaktive Ionenätzen oder Abtragungssputtern in einer Parallelplattenanordnung, so haben die aus der Siliziumdioxidschicht 13 erzeugten Siliziumdioxidstreifen 14 und 16 im wesentlichen vertikale Begrenzungswände, ohne daß eine Unterschneidung der Photoresistmaske stattfindet. Die vertikale Ätzrichtung oder Abtragungsrichtung bedingt, daß die verhältnismäßig geringen Abmessungen der Photoresistmaske 15 genau auf die Siliziumdioxidschicht 13 übertragen oder projiziert werden. Wie nachfolgend noch beschrieben wird, werden die beiden Siliziumdioxidstreifen 14 und 16 als ein Paar Maskierumjsstreifen während der Herstellung des Quellenbereiches, der Ableitungsbereiches und des Gatterbereiches verwendet. Der Raum 18 zwischen Siliziumdioxidstreifen
14 und 16 bildet ein Gatterfenster. Es sei bemerkt, daß die relativen Lagen oder Stellungen des Quellenbereiches, des Ableitungsbereiches und des Gatterbereiches mit einem außeror-
dentlich hohen Grad von Genauigkeit festgelegt werden, da sie durch eine einzige Maske, nämlich die Photores istmaske 15 in ihrer Lage bestimmt werden.
Es seien nun die Figuren 3A, 3B und 3C näher betrachtet. Der Raum 18, welcher in Figur 2B dargestellt war, wird unter Verwendung herkömmlicher Techniken mit einer nicht kritisch aufzubringenden Photoresistmaske 20 überdeckt. Der Quellenbereich und der Ableitungsbereich 22 bzw. 24 werden in freiliegenden Oberflächenbereichen des Siliziumsfilms 12 gebildet, wie in Figur 3B dargestellt ist, was durch Ionenimplantation von Arsen oder Phosphor mit einer Dosis von N 9j 5 · 10 Atomen je cm geschieht, so daß N+-Leitfähigkeitsbereiche 22 und 24 entstehen.
Gemäß den Figuren 4A, 4B und 4C wird sonach die Photoresistschicht 20 entfernt und eine zu deron Gestalt (Figur 3A) komplementäre Photoresistmaske 26 über der gesamten Struktur aufgebracht und bildet eine Ionenimplantationsmaske, welche dazu bestimmt ist, den Quellenbereich und den Ableitungsbereich abzudecken. In den von der Photoresistmaske 26 freigelassenen Bereich des Siliziumfilms, d.h. in den über das Gatterfenster freiliegenden Bereich werden durch Ionenimplantation Borionen in den Siliziumfilm eingebracht, um den überdeckten Bereich auszubilden. Die Photoresistmaske 26 bildet also eine Abdeckung oder Maske zum Abschirmen des Quellenbereiches 22 und des Ableitungsbereiches 24 gegen eine tiefe Bor implantation. Der auf diese Weise gebildete überdeckte Bereich 30 wird also in dem Siliziumfilm 12 unterhalb desjenigen Teiles der Oberfläche des Siliziumfilms ausgebildet, der zwischen den Siliziumdioxidstreifen 14 und 16 gelegen ist und über das in der Maske 26 erzeugte Fenster 28 freiliegt. Es sei bemerkt, daß der überdeckte Bereich 30 sich in bestimmter Tiefe unter der freiliegenden Oberfläche des Siliziumfilms 12 befindet und von der Oberfläche durch den Abstand D getrennt ist, der bei dem vorliegenden Beispiel etwa 500 nm beträgt. Im vorliegenden Falle wird das Bor in die freiliegenden Bereiche des Siliziumfilms
mit einer Dosis von N ς& 5 · 10 Atomen je cm mit einer Implantationsenergie von 180 keV eingebracht. Es sei außerdem bemerkt, daß Bereiche 30a der Implantation tatsächlich auch in das Saphirsubstrat eindringen, wie dargestellt ist, da der Siliziumfilm in den seitlichen Bereichen dünner ist als im mittleren Bereich.
Es sei nun auf die Figuren 5A, 5B und 5C Bezug genommen. Über dem mittleren Bereich der Silizium-Mesastruktur wird in der dargestellten Weise eine Photoresistmaske 32 aufgebracht, wobei die Photoresistschicht 26 auf dem Schichtenverband in der dargestellten Weise erhalten bleibt. Das bedeutet, daß die Photoresistmaske 32 einen Teil des Fensterbereiches 28 der Photoresistmaske 26 nach den Figuren 4A und 4B überdeckt, um voneinander getrennte obere und untere Bereiche 28a und 28b der Oberfläche des Siliziumfilms 12 freizulassen, wie aus Figur 5A zu entnehmen ist. Die Photoresistmasken 26 und 32 bilden in Zusammenwirkung eine Ionenimplantationsmaske. Im einzelnen wird Bor durch Implantation in die oberflächennahen Bereiche der freiliegenden oberen und unteren Stellen 28a und' 28b des Siliziumfilms eingebracht, so daß leitfähige Bereiche 38 entstehen, welche sich über oberflächennahe Bereiche und seitliche Oberflächenbereiche des Siliziumfilms 12 hin erstrecken und zu randnahen elektrischen Verbindungsteilen des überdeckten Bereiches 30 hinführen, wie man aus Figur 5C entnehmen kann.
Durch Implantation entstehende Gitterbeschädigungen werden dann wieder durch Erhitzen der Struktur in Argon auf 1000° C beseitigt. Während dieses Erhitzungsvorganges wird das durch Implantation eingebrachte Bor aktiviert und bildet einen Leitfähigkeitsbereich der p-Type. Die p-leitend dotierten Bereiche diffundieren in den SiLiziumfilm 12 und im einzelnen diffundiert der p-leitend dotierte Bereich, der sich unterhalb der Siliziumoberfläche befindet, d. h. der Bereich 30, in Richtung zu der oberen äußeren Fläche des Siliziumfilms 12 hin. Der Erhitzungsvorgang vird beendet, wenn die Tiefe des über-
10 -
ganges zwischen dem überdeckten Bereich 30 und dem Silizium- · film 12 sich auf eine Tiefe D' unte halb der äußeren Oberfläche gemäß Figur 6B bewegt hat, was der gewünschten Tiefe des Leitfähigkeitskanals entspricht, im vorliegenden Falle 200 nm bis 300 nm. Es sei bemerkt, daß die Leitfähigkeitskanaltiefe D1 , nämlich vorliegend 200 bis 300 .im, bedeutend geringer als die Gatterlänge ist, nämlich hier 7f)0 bis 1000 nm, wobei der Bereich 31 de.s Leitfähigkeitskanals unter der Oberfläche des Siliziumfilms 12 gelegen ist. Es sei weiterhin bemerkt, daß der überdeckte Bereich 30 von der Trennfläche zwischen dem Siliziumfilm 12 und dem Saphirsubstrat 10 beistimmten Abstand einhält und sich daher der Leitfähigkeitska-ial 31 in demjenigen Teil des Siliziumfilms 12 befindet, welcher noch gute elektrische Eigenschaften hat.
Nunmehr seien die Figuren 6A, 6B und 6C näher betrachtet. Eine Quellenelektrode und eine Ableitungselektrode 40 bzw. 42 werden mit Ohm'schem Kontakt an dem Quellenbereich 22 bzw. dem Ableitungsbereich 24 angebracht, wobei herkömmliche Techniken zur Anwendung kommen. Eine Gattereloktrode 44 wird mit einem Schottky-Kontakt an demjenigen Teil der Oberfläche des Siliziumfilms angebracht, welcher zwischen den Siliziumdioxidstreifen 14 und 16 gelegen ist, wie aus der Zeichnung ersichtlich ist. Es sei bemerkt, daß die Gatterelektrode 44 in Ohm'schem Kontakt mit den p-leitend dotierten Bereichen 38 ist und daher elektrische Verbindung mit dem p-leitenden überdeckten Bereich 30 nach Figur 6C hat.
Vorliegend wird die Gatterelektrode 44 in der Weise hergestellt, daß zuerst eine Platinschicht, welche nicht dargestellt ist, abgelagert wird, indem im Gatterbereich Platin erhitzt wird, um Platinsilizid zu bilden, wonach die übrigen Teile der Platinschicht entfernt werden und nachfolgend eine Titan-Wolfram-Schicht abgelagert wird, worauf eine Aluminiumschicht folgt, um einen Schottky-Sperrschichtkontakt zu bilden, was herkömmliche Technik ist.
- 11 -
Nachdem ein Paar verhältnismäßig dicker Maskierungsstreifen verwendet wird, nämlich die isolierenden Siliziumdioxidstreifen 14 und 16 (Figur 2B), zeigt es sich, daß es möglich ist, die Metallisierung im Gatterbereich vollständig auf den schmalen Gatterbereich zu beschränken, obwohl die Photoresistmaske, welche zur Aufbringung der Metallisierung im Gatterbereich verwendet wird, breiter als das Gatter selbst ist. Dies wird dadurch bewerkstelligt, daß ein Photoresistmaterial verhältnismäßig geringer Viskosität verwendet wird. Wird dieses Material mit ausreichender Geschwindigkeit aufgebracht oder aufgewalzt, so ist die Photoresistschicht entsprechend dünn. Da die isolierenden Siliziumdioxidstreifen 14 und 16 zu beiden Seiten des Gatterbereiches in Vertikalrichtung große.Dicke haben, fließt das Photoresistmaterial in den schmalen Zwischenraum zwischen den Streifen 14 und 16 ein und bildet über dem Gatterbereich eine dickere Photoresistschicht, während auf der Oberfläche der dicken Siliziumdioxidstreifen eine außerordentlich dünne oder gar diskontinuierliche Schicht entsteht. Wird das Metall abgeätzt, so bietet der dünne Teil der Photoresistschicht nur geringen Schutz und daher wird das die Oberfläche der Streifen übergreifende Metall selbsttätig entfernt, während das Metall zwischen den Streifen 14 und 16 durch das dort hineingelaufene Photoresistmaterial zusätzlich geschützt wird.
Anstelle von Platinsiltzid können auch nach anderen Verfahren erzeugte Schottky-Sperrschichtkontakte gebildet werden. Einer läßt sich in einfacher Weise dadurch erhalten, daß im Gatterbereich Aluminium, siliz'iumdotiertes Aluminium, Titan-Wolfram-Aluminium oder Chrom-Gold auf das freiliegende Silizium in diesem Bereich abgelagert wird. Ein recht zuverlässiger Schottky-Sperrschichtübergang mit reduzierten Leckstrom wird dadurch hergestellt, daß zunächst eine sehr dünne Oxidschicht in einer Stärke von 2 bis 6 nm Dicke auf dem Silizium erzeugt wird, bevor das Metall abgelagert wird. Diese dünne Oxidschicht kann zweckmäßig in einem Sauerstoffplasma erzeugt werden oder kann durch thermische Oxidation, beispielsweise
- 12 -
in Dampf bei 500° C bis 600° C, erzeugt werden. Gemäß einer anderen Abwandlung des Herstellungsverfahrens des Gatters wird ein außerordentlich seichter p-n-übergang anstelle eines Schottky-Sperrschichtkontaktes erzeugt, um ein JFET-Bauelement zu erzeugen.
Das vorliegend beschriebene Bauelemente ist in seinem Aufbau auch für MESFET-Bauelement oder JFEm-Bauelemente der Verstärkungsart geeignet. Zu diesem Zwecke wird die Tiefe des Kanalbereiches ausreichend seicht gemacht und die Dotierung des aktiven Kanalbereiches wird in ausreichendem Maße gering gewählt, so daß der Kanalbereich bei einer angelegten Gatterspannung von Null Volt aufgrund des Kontaktpotentials zwischen dem Gatter und dem η-leitenden Kanal eine Verarmung erfährt. Nachdem der überdeckte Bereich vorhanden istf ist die Verarmung in dem Kanalbereich sehr wirkungsvoll, da sie von zwei Seiten her auftritt.
Das Herstellungsverfahren und der beschriebene Aufbau können auf MOS-Strukturen mit selbst ausgerichtetem Gatter Anwendung finden. In Figur 7A ist ein p-leitender Siliziumfilm 12' dargestellt, der in Mesastruktur auf einem Saphirsubstrat 10' gebildet ist, wobei die zuvor im Zusammenhang mit den Figuren IA und IB beschriebenen Techniken Anwendung finden. Wie aus der Zeichnung ersichtlich, wird über der Oberfläche der Mesastruktur eine Siliziumdioxidschicht 13' aufgebracht. Hierauf wird eine Phötoresistmaske 15' abgelagert, wie ebenfalls aus Figur 7A hervorgeht. Dann wird ein geeignetes Ätzmittel mit denjenigen Teilen der Siliziumdioxidschicht 13' in Berührung gebracht, welche von der Phötoresistmaske 15' freigelassen werden, so daß man ein Paar von Siliziumdioxidstreifen 14" und 16' erhält, wie man aus Figur 7B erkennt. Im vorliegenden Falle findet eine reaktive Ionenätzung statt, welche auch als reaktives Sputtern bezeichnet werden kann, wie dies oben im Zusammenhang mit den Figuren 2A und 2B beschrieben worden ist. Wie zuvor bemerkt, bestimmt die Phötoresistmaske in Ge-
- 13 -
stalt der Photoresiststreifen 15' den Quellenbereich, Ableitungsbereich und Gatterbereich des Bauelementes. Sodann wird eine Schicht 20' aus Photorosistmaterial im Bereich zwischen den Siliziumdioxidstreifen 14' und 16' abgelagert, wie dies in Figur 7 C dargestellt ist. Nachfolgend werden Phosphorionen oder Arsenionen durch Implantation eingebracht, so daß η-leitende Quellen-' und Ableitungsberoiche 22' bzw. 24' des betreffenden Bauelementes entstehen, wie man aus Figur 7C entnimmt. Im Bereich des Gatters wird eine Oxidschicht, vorliegend eine Siliziumdioxidschicht über der Oberfläche zum Aufwachsen gebracht und dann mit Ausnahme desjenigen Teiles entfernt, der über der Oberfläche des Ga.tterbereiches liegt, so daß die in Figur 7D gezeigte Struktur entsteht. Sodann, werden Phosphorionen 52 mit einer Energie durch Implantation eingebracht, so daß die Ionen in einen seichten Bereich 54 des Siliziumfilms 12' gelangen, der sich unmittelbar unterhalb der dicken Siliziumdioxidstreifen 14' und 16' befindet, wie Figur 7E zu entnehmen ist. Im Gegensatz hierzu gelangen, da der Gatterbereich nur durch eine dünne Siliziumdioxidschicht 50 abgedeckt ist, die Ionen bei der Implantation bedeutend tiefer in den Gatterbereich und ebenfalls tiefer unterhalb der Quellen- und Ableitungsbereiche 22 bzw. 24, wie Figur 7E zeigt. Daher wird die o-Leitfähigkeit der Siliziumschicht 12' in einem Bereich unterhalb der Siliziumoxidschicht des Gatters erhalten und bestimmt .iie Schwelle des MOSFET-Bauelementes. Die Elektroden des Quellenbereichs, Ableitungsbereichs und Gatterbereichs werden in herkömmlicher Weise angebracht, wie Figur 7F verdeutlicht.
Im Rahmen der Erfindung bietet sich eine Vielfalt von Weiterbildungs- und Abwandlungsmöglichkeiten. Während die oben beschriebenen Bauelements eine Siliziumschicht auf einem Saphirträger vorsehen, kann auch ein Feldeffekt-Bauelement mit überdecktem dotiertem Bereich unter Verwendung anderer Materialien erzeugt werden, beispielsweise unter Verwendung von epitaktisch aufgebrachten Galliumarsenidschichten auf halbisolierenden Galliumarsenidsubstraten. Während weiterhin oben isolierende
- 14 -
Streifen aus Siliziumdioxid erwähnt wurden, können hierfür auch isolierende polykristalline Siliziumschichten eingesetzt werden.
- 15 -

Claims (1)

  1. Patentansprüche
    Feldeffekt-Bauelement· rait einem Halbleiterkörper (12 bzw. 12'), an diesem befindlichen Quellen- und Ableitungsbereichen (22, 24 bzw. 22', 24') und einer auf einem Teil der Oberfläche des Halbleiterkörpers zwischen dem Quellenbereich und dem Ableitungsbereich befindlichen Gatterelektrode (44 bzw. 44')/ dadurch gekennzeichnet, daß in dem Halbleiterkörper unter demjenigen Teil seiner Oberfläche, der von der Gatterelektrode eingenommen wird, ein überdeckter dotierter Bereich (30 bzw. 52) vorgesehen ist, der eine Leitfähigkeit besitzt, die entgegengesetzt zur Leitfähigkeit des Halbleiterkörpers ist.
    2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (12 bzw. 12') auf einem Substrat (10 bzw. 10') angeordnet ist, welcher aus einem von dem Material des Halbleiterkörpers verschiedenen Material besteht.
    3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß sowohl das Substrat (10 bzw. 10') als auch der Halbleiterkörper (12 bzw. 12') aus Einkristallmaterial bestehen.
    4. Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gatterelektrode (44) elektrisch mit dem überdeckten dotierten Bereich (30 bzw. 52) in Verbindung steht.
    5. Bauelement nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das Substrat aus isolierendem Werkstoff besteht. . .
    6. Bauelement nach Anspruch 4 oder'5, dadurch gekennzeichnet, daß ein leitfähiger Bereich in dem Halbleiterkörper (12 bzw. 12') gebildet ist, welcher die Gatterelektrode und den über-
    — 1 —
    deckten dotierten Bereich (30 bzw. 52) mit der Gatterelektrode verbindet.
    7. Verfahren zur Herstellung eines Bauelementes nach einem der Ansprüche 1 bis 6, gekennzeichnet durch folgende Verfahrensschritte:
    a) Herstellung eines Paares im Abstand voneinander angeordneter isolierender Elemente (14, 16 bzw. 14', 16') auf dem Halbleiterkörper (12 bzw. 121);
    b) Bildung einer Maske (20 bzw. 20') über einem Bereich der Oberfläche des Halbleiterkörpers zwischen dem Paar im Abstand voneinander vorgesehener isolierender Elemente,
    c) Herstellung eines Quellen-Kontiktbereiches und eines Ableitungs-Kontaktbereiches (22, 24 bzw. 22', 24') durch Implantation durch Teile der Oberfläche des Halbleiterkörpers, welche von der Maskenschicht freigelassen sind;
    d) Entfernung der Maske;
    e) Bildung einer Gatterelektrode (44) in dem Bereich zwischen dem Paar im Abstand voneinander vorgesehener Isolierelemente.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß als Halbleiterkörper ein Siliziumkörper (12 bzw. 12') verwendet wird und daß die im Abstand voneinander vorgesehenen Isolierelemente (14, 16 bzw. 14', 16') aus einer Siliziumverbindung, insbesondere aus Siliziumdioxid, bestehen.
    10. Verfahren, insbesondere nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß auf der Oberfläche des bzw. eines HaIb-
    leiterkörpers ein Paar im Abstand voneinander verlaufender Isolierstreifen gebildet wird, daß durch Ionenimplantation in dem Halbleiterkörper unterhalb der Isolierstreifen Bereiche gebildet werden, welche elektrisch einen Quellenbereich und einen Ableitungsbereich des Bauelementes mit einem Gatterbereich verbinden, der sich unterhalb der Oberfläche des Halbleiterkörpers zwischen den Isolierstreifen befindet und daß zwischen den Isolierstreifen eine Gatterelektrode hergestellt wird.
DE19813107909 1980-03-03 1981-03-02 Feldeffekt-halbleiterbauelement und verfahren zu seiner herstellung Withdrawn DE3107909A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12678780A 1980-03-03 1980-03-03

Publications (1)

Publication Number Publication Date
DE3107909A1 true DE3107909A1 (de) 1982-03-25

Family

ID=22426654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813107909 Withdrawn DE3107909A1 (de) 1980-03-03 1981-03-02 Feldeffekt-halbleiterbauelement und verfahren zu seiner herstellung

Country Status (3)

Country Link
JP (1) JPS56135977A (de)
DE (1) DE3107909A1 (de)
GB (2) GB2070858B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873165A (ja) * 1981-10-27 1983-05-02 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JPS5879771A (ja) * 1981-11-06 1983-05-13 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
GB2133621B (en) * 1983-01-11 1987-02-04 Emi Ltd Junction field effect transistor
FR2663464B1 (fr) * 1990-06-19 1992-09-11 Commissariat Energie Atomique Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1155578A (en) * 1965-10-08 1969-06-18 Sony Corp Field Effect Transistor
US4063271A (en) * 1972-07-26 1977-12-13 Texas Instruments Incorporated FET and bipolar device and circuit process with maximum junction control
GB1507091A (en) * 1974-03-29 1978-04-12 Siemens Ag Schottky-gate field-effect transistors
JPS5381087A (en) * 1976-12-27 1978-07-18 Fujitsu Ltd Gallium aresenide field effect transistor
NL184552C (nl) * 1978-07-24 1989-08-16 Philips Nv Halfgeleiderinrichting voor hoge spanningen.
JPS55153377A (en) * 1979-05-18 1980-11-29 Matsushita Electronics Corp Production of semiconductor device
FR2460543A1 (fr) * 1979-06-29 1981-01-23 Radiotechnique Compelec Transistor a effet de champ du type a jonction et son procede de fabrication
JPS5658259A (en) * 1979-10-18 1981-05-21 Toshiba Corp Semiconductor device and production thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
GB2140616A (en) 1984-11-28
GB2140616B (en) 1985-06-19
GB2070858B (en) 1985-02-06
GB8326563D0 (en) 1983-11-02
JPS56135977A (en) 1981-10-23
GB2070858A (en) 1981-09-09

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2837028C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE112011101442B4 (de) Halbleitervorrichtung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE3245064C2 (de)
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE1564411B2 (de) Feldeffekt Transistor
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3737790A1 (de) Quer-doppelgate-thyristor und verfahren zu seiner herstellung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3018594C2 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE2937261A1 (de) Mos-feldeffekttransistor
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE3688318T2 (de) Feldeffekttransistor.
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal