DE3100795C2

DE3100795C2 -

Info

Publication number: DE3100795C2
Application number: DE19813100795
Authority: DE
Inventors: Jenoe Dipl.-Phys. Dr. 8000 Muenchen De Tihanyi
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-07-09
Filing date: 1981-01-13
Publication date: 1988-10-20
Also published as: DE3100795A1

Description

Die Erfindung bezieht sich auf einen Schalter mit minde stens zwei in Reihe geschalteten Feldeffekttransistoren (FET), bei dem der Drain-Anschluß des vorhergehenden FET mit dem Source-Anschluß des drauffolgenden FET verbunden ist, bei dem der Gate-Anschluß des ersten FET mit einer Klemme eines Steuereingangs und der Gate-Anschluß der folgenden FET jeweils mit dem Gate-Anschluß des vorher gehenden FET über eine bezüglich einer Steuerspannung in Durchlaßrichtung gepolte erste Diode verbunden ist, und bei dem zwischen Source- und Gate-Anschluß des zweiten und jedes weiteren FET ein Widerstand liegt, nach Patent 30 26 040.

Dieser im Hauptpatent vorgeschlagene Schalter ist in Fig. 1 dargestellt. Er besteht aus n in Serie geschal teten FET 1, . . . , n-1, n, wobei der Drain-Anschluß des ersten FET mit dem Source-Anschluß des zweiten verbunden ist und so weiter. Der Gate-Anschluß G des ersten FET 1 ist mit einer Klemme 3 eines Steuereingangs verbunden. Die andere Klemme des Steuereingangs ist mit 4 bezeich net und liegt über Masse am Sourceanschluß des FET 1. Die Gate-Anschlüsse G des zweiten und aller weiteren FET sind über je eine Diode mit dem Gate-Anschluß des vorher gehenden FET verbunden. Die Dioden sind so gepolt, daß sie durchlässig sind, wenn an die Eingangsklemmen 3, 4 eine Steuerspannung u _e gelegt wird. Zwischen dem Gate-Anschluß und dem Source-Anschluß jedes zweiten und weiteren liegt ein Widerstand R. Die Eingangskapazität der FET liegt eben falls zwischen Gate-Anschluß G und Source-Anschluß S und ist durch einen Kondensator C _G symbolisiert. Wird an die Eingangsklemmen eine Steuerspannung angelegt, so wird der FET 1 leitend. Sein Drain-Potential sinkt dadurch, wodurch das Gate-Potential des folgenden FET ebenfalls sinkt und die entsprechende Diode leitend gesteuert wird. Die Ein gangsspannung u _e treibt dann einen Strom durch diese Dio de, der die Eingangskapazität C _G auflädt. Erreicht die Spannung in der Eingangskapazität die Einsatzspannung des FET 2, so wird dieser leitend gesteuert. Das Absinken seines Drain-Potentials verursacht dann wiederum auf die beschriebene Weise das Einschalten des FET 3 usw.

Zum Ausschalten wird die Eingangsspannung unterbrochen. Damit schaltet der FET 1 aus. Die Eingangskapazität der folgenden FET entlädt sich nun über die parallelgschal teten Widerstände R. Das Ausschalten der FET ist somit von der Zeitkonstante RC _G abhängig und kann von außen nicht gesteuert werden.

Der Erfindung liegt die Aufgabe zugrunde, einen Schalter der beschriebenen Art so weiterzubilden, daß ein gesteuer tes und sehr schnelles Ausschalten aller FET des Schalters möglich ist.

Diese Aufgabe wird dadurch gelöst, daß der Widerstand durch einen steuerbaren Schalter gebildet und daß der steuerbare Schalter bei Abschalten der Steuerspannung leitend gesteuert wird.

Weiterbildungen der Erfindung sind Gegenstand der Unteran sprüche.

Die Erfindung wird an Hand von Ausführungsbeispielen in Verbindung mit den Fig. 2 bis 5 näher erläutert. Gleiche oder funktionsgleiche Teile sind mit gleichen Bezugszei chen versehen.

In Fig. 2 ist ein aus zwei in Serie geschalteten FET 1, 2 bestehender Schalter dargestellt. Er liegt über eine Last 12 an einer Spannung +U _B. Der Gate-Anschluß G des FET 2 ist über eine Diode 6 mit dem Gate-Anschluß des FET 1 verbunden. Der Eingangskapazität C _G ist ein steuer barer Schalter 5 parallelgeschaltet. Dieser enthält ei nen pnp-Bipolartransistor 7, dessen Emitter mit dem Gate- Anschuß G verbunden ist. Der Basisanschluß des Transi stors ist über eine zweite Diode 8 ebenfalls mit dem Gate- Anschluß des FET 1 bzw. der Klemme 3 verbunden. Zwischen dem Gate-Anschluß G und dem Basisanschluß des Transistors 7 liegt die Reihenschaltung aus einem Kondensator 9 und einem Widerstand 10. Der Verbindungspunkt zwischen Kon densator 9 und Widerstand 10 ist über eine dritte Diode 11 mit dem Kollektor des Transistors 7 verbunden. Die Diode 11 ist so gepolt, daß eine Entladung des Kondensa tors 9 über die Emitter-Kollektorstrecke des Transistors 7 verhindert wird.

Wird an die Eingangsklemmen 3, 4 eine Steuerspannung u _e gelegt, so schaltet der FET 1 ein. Dann wird die Diode 6 leitend und durch die Diode 6 fließt ein Strom in die Eingangskapazität des FET 2 und den Kondensator 9. Gleich zeitig fließt durch die Diode 8 ein positiver Steuer strom zur Basis des Transistors 7 und hält ihn gesperrt. Die Eingangskapazität kann sich damit auf die Einsatz spannung aufladen und der FET 2 wird leitend.

Soll der Schalter gesperrt werden, so wird die Steuer spannung unterbrochen, der FET 1 schaltet aus. Sein Drain- Potential steigt an und sperrt die Diode 6. Gleichzeitig steigt das Emitterpotential des Transistors 7 so weit an, daß dieser leitend gesteuert wird. Nun kann sich der Kon densator 9 über die Emitter-Basistrecke des Transistors 7 und den Widerstand 10 entladen und hält den Transistor 7 leitend. Damit wird die Eingangskapazität des FET 2 kurzgeschlossen und sie entlädt sich sehr schnell.

Der Transistor 7 ist ein pnp-Transistor, wenn der FET 2 von n-Kanaltyp ist. Für einen p-Kanal-FET muß der Tran sistor 7 ein npn-Transistor sein. Die Steuerspannung u _e muß dann negativ sein und die Dioden 6, 8 müssen umge polt werden.

Der Schalter nach Fig. 3 unterscheidet sich von dem nach Fig. 2 im wesentlichen dadurch, daß im steuerbaren Schal ter 5 statt des Bipolartransistors 7 ein FET 14 verwendet wird, dessen Laststrecke, d. h. die Strecke Sourcezone- Drainzone, der Eingangskapazität C _G parallelgeschaltet ist.

Die Funktion dieser Schaltung gleicht der in Fig. 2. Da die Steuerleistung für den FET 14 geringer ist als die des Bipolartransistors 7, wird die Steuerspannungsquelle weniger beansprucht.

Der Schalter nach Fig. 4 unterscheidet sich von denen nach Fig. 2 und 3 hauptsächlich dadurch, daß hier ein steuerbarer Schalter 15 mit zwei FET 18, 19 vorgesehen ist. Diese sind vom gleichen Kanaltyp wie die FET 1 und 2. Die Laststrecke des FET 18, das heißt die Strecke Source- Drainzone, ist der Eingangskapazität des FET 2 parallel geschaltet. Dem Steuereingang des FET 18, bestehend aus Gateanschluß und Sourceanschluß, ist die Laststrecke ei nes zweiten FET 19 parallelgeschaltet. Zwischen dem Gate-Anschluß des FET 2 und seinem Sourceanschluß liegt die Reihenschaltung aus einer Diode 21 und einem Konden sator 20. Der Gate-Anschluß des ersten FET 18 ist über einen Widerstand 23 mit dem Verbindungspunkt zwischen Diode 21 und Kondensator 20 verbunen. Der Gate-Anschluß des FET 19 liegt über eine Diode 22 am Gate-Anschluß des FET 2. Die Dioden 21 und 22 sind so gepolt, daß sie bei Anlegen einer Steuerspannung u _e durchlässig sind.

Beim Anlegen der Steuerungsspannung an die Eingangsklem men 3, 4 wird wieder zunächst der FET 1 leitend. Die Ein gangskapazität wird über die Diode 6 aufgeladen. Gleich zeitig wird der Kondensator 20 über die Diode 21 aufge laden. Über die Diode 22 und den Widerstand 24 zwischen Gate- und Sourceanschluß des zweiten FET 19 fließt eben falls ein Strom. der den FET 19 leitend steuert. Damit kann der Strom von der Diode 21 durch den Widerstand 23 und die Laststrecke des FET 19 zum Source-Anschluß des FET 2 abfließen. Der FET 18 wird damit gesperrt gehalten und der FET 2 wird durch Aufladen der Eingangskapazität leitend gesteuert.

Soll der Schalter gesperrt werden, so wird die Steuer spannung unterbrochen. Damit wird zunächst der FET 19 gesperrt und der Kondensator 20 kann die Eingangskapa zität des FET 18 über den Widerstand 23 aufladen. Damit wird der FET 18 geöffnet und entlädt die Eingangskapazi tät des FET 2. Dieser wird damit sehr schnell gesperrt.

Der Schalter nach Fig. 5 unterscheidet sich von dem nach Fig. 4 dadurch, daß der steuerbare Schalter 15 zwei Bi polartransistoren 24, 25 enthält. Außerdem enthält die Basisleitung des Transistors 25 zur Strombegrenzung ei nen Widerstand 26. Die Funktion ist die gleiche wie die der Schaltungsanordnung nach Fig. 4. Die Laststrecke der Transistoren ist durch ihre Emitter-Kollektorzone gebil det.

Zwischen dem Gate-Anschluß und dem Source-Anschluß des FET 2 kann in allen Ausführungsbeispielen noch ein Wi derstand 27 liegen. Durch diesen kann ein unbeabsichtig tes Aufladen der Eingangskapazität bei gesperrtem steuer barem Schalter 5 bzw. 15 verhindert werden.

Claims

1. Schalter mit mindestens zwei in Reihe geschalteten Feldeffekttransistoren (FET), bei dem der Drain-Anschluß des vorhergehenden FET mit dem Source-Anschluß des drauf folgenden FET verbunden ist, bei dem der Gate-Anschluß des ersten FET mit einer Klemme eines Steuereingangs und der Gate-Anschluß der folgenden FET jeweils mit dem Gate- Anschluß des vorhergehenden FET über eine bezüglich einer Steuerspannung in Durchlaßrichtung gepolte erste Diode verbunden ist, und bei dem zwischen Source- und Gatean schluß des zweiten und jedes weiteren FET ein Widerstand liegt, nach Patent 30 26 040, dadurch gekennzeichnet, daß der Widerstand durch einen steuerbaren Schalter (5, 15) gebildet ist und daß der steuerbare Schalter bei Abschalten der Steuerspannung leitend gesteuert wird.

2. Schalter nach Anspruch 1, dadurch gekenn zeichnet, daß der steuerbare Schalter einen Transistor (7, 14) enthält, dessen Laststrecke zwischen Gate- und Sourceanschluß des FET (2) liegt, daß der Steueranschluß des Transistors über eine zweite Diode (8) mit dem Gate-Anschluß (G) des vorhergehenden FET (1) ver bunden ist, daß die zweite Diode (8) bezüglich der Steuer spannung in Durchlaßrichtung gepolt ist, daß der Steuer anschluß des Transistors mit einem Anschluß eines Wider stands (10) und der Gate-Anschluß des FET mit einem An schluß eines Kondensators (9) verbunden ist, daß der an dere Anschluß von Kondensator und Widerstand miteinander verbunden ist und daß zwischen diesem Verbindungspunkt und der Laststrecke eine dritte Diode (11) angeordnet ist, die derart gepolt ist, daß eine Entladung des Kondensa tors (9) über die Laststrecke des Transistors (7, 14) ver hindert wird.

3. Schalter nach Anspruch 2, dadurch ge kennzeichnet, daß der Transistor bei einem FET vom n-Kanaltyp ein pnp-Bipolartransistor (7) ist.

4. Schalter nach Anspruch 2, dadurch ge kennzeichnet, daß der Transistor bei einem FET vom n-Kanaltyp ein p-Kanal-FET (14) ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der steuerbare Schal ter zwei Transistoren (18, 19; 24, 25) enthält, daß die Last strecke des ersten Transistors (18, 24) zwischen Gate-An schluß und Source-Anschluß des FET (2) liegt, daß die Laststrecke des zweiten Transistors (19, 25) den Steuerein gang des ersten Transistors überbrückt, daß parallel zur Laststrecke des ersten Transistors eine Reihenschaltung aus einer zweiten Diode (21) und einem Kondensator (20) liegt, daß die zweite Diode mit dem Gate-Anschluß des FET verbunden ist, daß der Steueranschluß des ersten Transi stors über einen Widerstand (23) mit der Verbindung zwi schen Kondensator (20) und zweiter Diode (21) verbunden ist, daß der Steueranschluß des zweiten Transistors (19, 24) über eine dritte Diode (22) mit dem Gate-Anschluß (G) des FET (2) verbunden ist und daß beide Dioden (21, 22) be züglich der Steuerspannung in Durchlaßrichtung gepolt sind.

6. Schalter nach Anspruch 5, dadurch gekenn zeichnet, daß beide Transistoren (18, 19) bei ei nem n-Kanal-FET ebenfalls n-Kanal-FET sind.

7. Schalter nach Anspruch 5, dadurch ge kennzeichnet, daß beide Transistoren (24, 25) bei einem n-Kanal-FET npn-Bipolartransistoren sind.

8. Schalter nach einem der vorhergehenden Ansprüche, da durch gekennzeichnet, daß der Schaltstrecke des steuerbaren Schalters (5, 15) ein ohmscher Widerstand (27) parallelgeschaltet ist.