DE3727948C2

DE3727948C2 -

Info

Publication number: DE3727948C2
Application number: DE3727948A
Authority: DE
Inventors: Sigeyuki Kawahata; Yoshitaka Hitachi Jp Sugawara
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-08-22
Filing date: 1987-08-21
Publication date: 1990-02-22
Also published as: DE3727948A1; US4837458A

Description

Die Erfindung betrifft eine Flip-Flop-Schaltung nach dem Oberbegriff des Patentanspruchs 1, die sich durch einen geringen Ansteuerleistungsbedarf, einen geringen Leistungsverbrauch und einen zuverlässigen Übergang zwischen einem EIN-Zustand und einem AUS-Zustand auszeichnet.

Flip-Flop-Schaltungen nach dem Stand der Technik sind beispielsweise aus Bipolar-Transistoren und Widerständen oder aus MOSFETs und Widerständen aufgebaut, wie auf den Seiten 134 und 135 des Buchs "Shusekikairo no Kaiseki to Sekkei" (Analy sis and Design of Integrated Circuits / Analyse und Entwurf Integrierter Schaltungen; 1. April 1969; Kindai Kagakusha Pub lishing Company; Japan) beschrieben. Solche Flip-Flop-Schal tungen werden weithin für Speicher und logische Bauelemente moderner elektronischer Schaltkreise und für Ansteuer-Schalt elemente derartiger Schaltungen verwendet.

Fig. 1 zeigt die Grundform einer solchen bekannten Flip-Flop-Schaltung, die aus Bipolar-Transistoren und Wider ständen aufgebaut ist. Eine Flip-Flop-Schaltung kann durch Zu sammenschalten eines Paares logischer Schaltkreise aufgebaut werden. In der in Fig. 1 gezeigten Anordnung sind ein erster Bipolar-Transistor 20 und ein zweiter Bipolar-Transistor 21 miteinander verschaltet. Die zusammengeschalteten ersten und zweiten Transistoren 20 und 21 können nicht gleichzeitig ihren EIN- oder AUS-Zustand annehmen. Wenn sich der erste Transistor 20 in seinem EIN-Zustand befindet, tritt an einem ersten Aus gangsanschluß O₁ ein L-Pegel auf, während an einem zweiten Ausgangsanschluß O₂ ein H-Pegel erscheint. Wenn in diesem Zustand der Schaltung ein Impulssignal an einen zweiten Eingangs anschluß IN₂, den Basisanschluß eines vierten Transistors 22, angelegt wird, nimmt die Kollektor-Emitter- Spannung des vierten Transistors 22 ab, um den ersten Transistor 20 auszuschalten, während der zweite Transistor 21 eingeschaltet wird. Dementsprechend tritt an dem ersten Ausgangsanschluß O ₁ ein H-Pegel auf, während ein L-Pegel an dem zweiten Ausgangsanschluß O ₂ erscheint. Die umgekehrte Situation ergibt sich, wenn anschließend ein Impulssignal an einen ersten Eingangsanschluß IN₁, den Basisanschluß eines dritten Transistors 19, angelegt wird. Damit können die Zustände der Ausgangsanschlüsse O₁ und O₂ durch Anlegen eines Impulssignals an den Eingangsanschluß IN₁ oder IN₂ invertiert werden. Die in Fig. 1 gezeigte Flip-Flop- Schaltung nach dem Stand der Technik zeigt jedoch folgende Probleme:

(1) Der Leistungsverbrauch der Flip-Flop-Schaltung selbst ist aufgrund des ständigen Stromflusses durch die Transistoren 20 oder 21 hoch.
(2) Soweit für den Aufbau der Flip-Flop-Schaltung Bipolar- Transistoren verwendet werden, ist eine große Ansteuerleistung erforderlich.
(3) Der das Signal empfangende Transistor 19 oder 22 be nötigt eine hohe Ansteuerleistung, um den Übergang eines der verschalteten Transistoren 20 und 21 von seinem EIN-Zustand auf seinen AUS-Zustand zu bewirken.

Mit den Bezugsziffern 23 und 24 sind in Fig. 1 Wider stände dargestellt, die die Transistoren 20 und 21 mit Lei stungsversorgungsanschlüssen V₁ bzw. V₂ verbinden.

In der US-PS 44 84 088 ist eine herkömmliche CMOS-Flip- Flop-Schaltung bzw. R/S-Latch-Schaltung mit vier untereinander verschalteten Feldeffekttransistoren nach dem Oberbegriff des Patentanspruchs 1 beschrieben. Auch aus der JP 1 17 912 A ist eine Flip-Flop-Schaltung in MOSFET-Technologie bekannt. Bei diesen bekannten Flip-Flop-Schaltungen werden hohe EIN-Wider standswerte für die dritten und vierten Feldeffekttransistoren gewählt, um einen "glatten" Flip-Flop-Betrieb sicherzustellen. Wenn jedoch ein solcher Flip-Flop-Schaltkreis als Treiber schaltung für ein MOS-Gate-Bauelement Anwendung finden soll, tritt das Problem einer Fehlfunktion aufgrund eines hohen dif ferentiellen Wertes dV/dt der Ansteuerspannung auf.

In der FR 23 19 246 ist eine Oszillatorschaltung be schrieben, die mehrere in Serie geschaltete Inverterstufen aufweist. In dieser Schaltung ist jeweils auf der Ausgangs seite einer Inverterstufe zwischen den Drain-Anschlüssen der komplementären Feldeffekttransistoren ein Widerstand vorge sehen, mit dem der Verluststrom verringert werden soll.

Der Erfindung liegt die Aufgabe zugrunde, eine Flip-Flop- Schaltung mit einer hohen Isolierspannung zwischen Eingang und Ausgang, insbesondere für die Ansteuerung eines MOS-Gate-Bau ellements, anzugeben, die eine geringe Ansteuerleistung benö tigt sowie mit niedrigem Leistungsverbrauch arbeitet, und bei der der Übergang zwischen einem EIN-Zustand und einem AUS-Zu stand zuverlässig und gleichmäßig erfolgt.

Die Lösung dieser Aufgabe erfolgt mit einer Flip-Flop- Schaltung, die entsprechend dem Patentanspruch 1 aufgebaut ist. Bevorzugte Ausführungsbeispiele sind in den Unteran sprüchen angegeben.

Erfindungsgemäß sind ein erster MOSFET und ein zweiter MOSFET, an die Steuersignale angelegt werden, an ihren Source- Anschlüssen miteinander verbunden, wobei diese Anschlüsse mit einer Spannungsquelle verbunden werden, die eine Versorgungs spannung liefert, die hinreichend höher als die Schwellenspan nung eines dritten MOSFET und eines vierten MOSFET ist, die miteinander verschaltet sind. Die miteinander verschalteten dritten und vierten MOSFETs sind an ihren Gate-Anschlüssen mit den Drain-Anschlüssen des zweiten bzw. ersten MOSFET und an ihren Drain-Anschlüssen über Widerstände mit den Drain-Anschlüssen des ersten bzw. zweiten MOSFET verbunden. Der dritte und vierte MOSFET sind miteinander an ihren Source-Anschlüssen verbunden. Zwischen den Drain- Anschlüssen des ersten und dritten MOSFET und des zweiten und vierten MOSFET ist jeweils ein Ausgangsanschluß herausgeführt.

An die Gate-Anschlüsse des ersten bzw. zweiten MOSFET werden Steuersignale entgegengesetzter Polarität angelegt. Das heißt, an die Gate-Anschlüsse dieser Transistoren wird ein EIN-Signal bzw. AUS-Signal angelegt. Wird beispielsweise an den Gate-Anschluß des zweiten MOSFET das EIN-Signal angelegt, wird dieser zweite MOSFET eingeschaltet. Dementsprechend wird die Leistungsversorgungsspannung an das Gate des dritten MOSFET angelegt, der mit dem Drain-Anschluß des leitenden zweiten MOSFET verbunden ist, und der dritte MOSFET wird eingeschaltet. Das Drain-Potential des ersten MOSFET, an den das AUS-Signal angelegt ist, und das Gate-Potential des vierten MOSFET, der mit dem Drain-Anschluß des ersten MOSFET verbunden ist, werden über den Widerstand und über den in Antwort auf das Anlegen der Leistungsversorgungsspannung eingeschalteten dritten MOSFET gleich dem Source-Potential des vierten MOSFET. Daher wird der vierte MOSFET, dessen Gate mit dem Drain des mit dem AUS-Signal beaufschlagten ersten MOSFET verbunden ist, ausgeschaltet, da das Source-Potential jetzt gleich dem Gate-Potential ist. Es werde angenommen, daß die Steuersignale entgegengesetzter Polarität an diese Ansteuerschaltung angelegt werden, wenn sich die Schaltung in einem solchen stabilen Zustand befindet. In einem derartigen Übergangszustand werden der erste und der dritte MOSFET zeitweilig eingeschaltet. Die Leistungsversorgungsspannung wird durch die EIN-Widerstande der in den Übergangszustand versetzten MOSFETs geteilt, und ein großer Strom kann fließen. Diese geteilte Spannung wird an das Gate des mit dem Drain des ersten MOSFET verbundenen vierten MOSFET angelegt. Das Spannungsteilungsverhältnis wird vorzugsweise so hoch wie möglich gewählt, so daß eine hohe Spannung auf das Gate des vierten MOSFET gegeben werden kann, wodurch ein zuverlässiges Invertieren des Zustands der Flip-Flop-Schaltung erfolgt. Die Widerstände haben daher die Wirkung, die höchstmögliche Spannung an die Gate-Anschlüsse des dritten und vierten MOSFET anzulegen, und sie wirken weiterhin als eine Einrichtung zum Schutz der MOSFETs gegen das Fließen eines Überstroms, wenn beispielsweise der erste und der dritte MOSFET zeitweilig gleichzeitig eingeschaltet sind.

Die für den Empfang der Steuersignale vorgesehenen ersten und zweiten MOSFETs müssen p-Kanal (n-Kanal) MOSFETs sein, wenn die miteinander verschalteten dritten und vierten MOSFETs n-Kanal (p-Kanal) MOSFETs sind.

Die vorliegende Erfindung wurde von einem der Erfinder auf den Seiten 226 bis 229 des IDEM 86-Reports (1986 International Electronic Devices Meeting / Dezember 1986) und davon ausgehend auf den Seiten 97 bis 98 von "Nikkei Electronics", veröffentlicht am 26. Januar 1987, vorgestellt.

Weitere Merkmale der Erfindung werden aus der Beschreibung bevorzugter Ausführungsbeispiele deutlich, die in Verbindung mit den anliegenden Zeichnungen erfolgt. In den Zeichnungen zeigen

Fig. 1 ein Schaltbild einer Flip-Flop-Schaltung nach dem Stand der Technik;

Fig. 2 ein Schaltbild einer elektronischen Anordnung, in der ein Ausführungsbeispiel der erfindungsgemäßen Flip-Flop- Schaltung Anwendung findet;

Fig. 3 ein Schaltbild einer elektronischen Anordnung, in der ein weiteres Ausführungsbeispiel der erfindungsgemäßen Flip-Flop-Schaltung Anwendung findet;

Fig. 4 ein Schaltbild einer elektronischen Anordnung mit einem weiteren Ausführungsbeispiel der erfindungsgemäßen Flip- Flop-Schaltung;

Fig. 5 ein Zeitdiagramm zur Verdeutlichung des Betriebs der Schaltung nach Fig. 4;

Fig. 6 ein Schaltbild einer elektronischen Anordnung, in der ein weiteres Ausführungsbeispiel der erfindungsgemäßen Flip-Flop-Schaltung Anwendung findet.

Bevorzugte Ausführungsbeispiele der Flip-Flop-Schaltung nach vorliegender Erfindung, wenn diese als Gate-Schaltung eines Halbleiter-Schaltelements mit einem MOS-Gate Anwendung findet, werden im folgenden beschrieben.

Ausführungsbeispiel 1

Fig. 2 ist ein Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Flip-Flop-Schaltung, wenn diese als eine Gate-Schaltung eines schaltenden Halbleiter-Bauelements mit einem MOS-Gate Anwendung findet. In Fig. 2 ist mit Bezugsziffer 1 ein MOS-Gate-Hauptansteuerteil bezeichnet, der hier ein MOS-Gate-Thyristor mit einem n-Kanal-Gate G _n ist. Die Bezugsziffern 2, 7 und 8 bezeichnen Widerstände, die Bezugsziffern 3, 4, 5 und 6 MOSFETs, die Bezugsziffer 9 eine Rückwärtsspannungs- Sperrdiode und die Bezugsziffer 10 eine Gleichstrom- Leistungsquelle. Die Symbole A und K bezeichnen die Anode bzw. die Kathode des MOS-Gate-Thyristors 1. Die Symbole G ₁ und G ₂ bezeichnen Steuersignal-Eingangs-Gates. Das Arbeitsprinzip und die Merkmale dieses ersten Ausführungsbeispiels der erfindungsgemäßen Flip-Flop-Schaltung werden nun unter Bezugnahme auf Fig. 2 beschrieben.

Der MOSFET 3 befindet sich in seinem AUS-Zustand, wenn eine Gate-Spannung höher als die Leistungsversorgungsspannung der Gleichstrom-Leistungsquelle 10 an das Gate G ₁ angelegt ist. Der MOSFET 4 befindet sich in seinem EIN-Zustand, wenn an das Gate G ₂ ein Steuersignal von 0 Volt angelegt ist. Die Leistungsversorgungsspannung der Gleichstrom-Leistungsquelle 10 wird an das Gate des MOSFET 5 angelegt, und der MOSFET 5 befindet sich in seinem EIN-Zustand. Dementsprechend sind das Potential des Gates des MOSFET 6 und das Potential des n-Kanal Gates G _n des MOS-Gate-Thyristors 1 gleich dem Potential der Kathode K des MOS-Gate-Thyristors 1. Zu diesem Zeitpunkt ist der MOSFET 6 in seinem AUS-Zustand, und der MOS-Gate- Thyristor 1 ist in seinem Blockierzustand. Es werde angenommen, daß in dieser Situation ein Steuersignal von 0 Volt an das Gate G ₁, und eine Gate-Spannung höher als die Leistungsversorgungsspannung der Leistungsquelle 10 an das Gate G ₂ angelegt wird. Der MOSFET 4 beginnt den Übergang von seinem EIN-Zustand auf seinen AUS-Zustand zu vollziehen, und der MOSFET 3 beginnt den Übergang von seinem AUS-Zustand auf seinen EIN-Zustand zu vollziehen. Da sich der MOSFET 4 in einem Übergangszustand befindet, ist die Spannung, die den MOSFET 5 in seinem EIN-Zustand halten will, noch an das Gate des MOSFET 5 angelegt. Dementsprechend befinden sich die MOSFETs 3 und 5 in ihrem EIN-Zustand, und ein Strom beginnt durch folgenden Pfad zu fließen: Leistungsquelle 10 → Diode 9 → MOSFET 3 → Widerstand 7 → MOSFET 5. Die Leistungsversorgungsspannung wird durch die Diode 9, den EIN-Widerstand des MOSFET 3, den Widerstand 7 und den EIN-Widerstand des MOSFET 5 geteilt. Die derart geteilte Spannung wird an das n-Kanal Gate G _n des MOS-Gate-Thyristors 1 und das Gate des MOSFET 6 angelegt. Der MOSFET 6 beginnt zu leiten, wenn die an sein Gate angelegte Spannung höher als seine Schwellenspannung ist. Gate-Ladungen des MOSFET 5 fließen über den Widerstand 8 und den MOSFET 6 ab, und der MOSFET 5 beginnt einen Übergang von seinem EIN-Zustand auf seinen AUS-Zustand zu vollziehen. Dementsprechend steigt der EIN-Widerstand des MOSFET 5 an und erhöht die geteilte Spannung, die an das Gate des MOSFET 6 und das n-Kanal Gate G _n des MOS-Gate-Thyristors 1 angelegt wird. Damit wirken die MOSFETs 5 und 6 so aufeinander ein, daß der letztere ausgehend von seinem AUS-Zustand eingeschaltet, und der erstere ausgehend von seinem EIN-Zustand ausgeschaltet wird. Der Wert der an das Gate des MOSFET 6 und das n-Kanal Gate G _n des MOS-Gate-Thyristors 1 angelegten Spannung hängt vom Spannungsteilungsverhältnis ab, das durch die Werte der Widerstände bestimmt wird, einschließlich der EIN-Widerstände der MOSFETs 3 und 5. Dieses Spannungsteilungsverhältnis wird vorzugsweise so groß wie möglich gewählt, um die höchstmögliche Spannung an das Gate des MOSFET 6 und das n-Kanal Gate G _n des MOS-Gate-Thyristors 1 anzulegen. Die in die Schaltung eingefügten Widerstände 7 und 8 erhöhen in anderen Worten die EIN-Widerstände der MOSFETs 5 bzw. 6. Damit läßt sich ein großes Spannungsteilungsverhältnis erzielen.

Nach dem dargestellten Ausführungsbeispiel der Erfindung kann zuverlässig eine Gate-Spannung geliefert werden, die hoch genug ist, den MOS-Gate-Thyristor 1 einzuschalten. Daneben kann eine stabile Stehspannungsfähigkeit sichergestellt werden, da das Kathoden-Potential und das Gate-Potential des MOS- Gate-Thyristors 1 einander gleich gehalten werden, wenn sich der MOS-Gate-Thyristor 1 in seinem Blockierzustand befindet. Weiterhin fließt kein erwähnenswerter Strom im stationären Betriebszustand des MOS-Gate-Thyristors 1. Selbst im Übergangszustand kann der Stromwert verringert werden, indem man das Gate-Signal schnell steigen und fallen läßt und für die Widerstände 7 und 8 Widerstandswerte von etwa einigen 100 kΩ wählt.

Der Betrieb der Schaltung wird instabil, wenn die Widerstände 7 und 8 in der Schaltung nicht vorgesehen werden. Für den stabilen Betrieb der Schaltung müssen die folgenden Bedingungen erfüllt sein:

r₄ « R₈ + r₆
r₃ « R₇ + r₅
mit
r₃: EIN-Widerstand des MOSFET 3
r₄: EIN-Widerstand des MOSFET 4
r₅: EIN-Widerstand des MOSFET 5
r₆: EIN-Widerstand des MOSFET 6
R₇: Widerstandswert des Widerstands 7
R₈: Widerstandswert des Widerstands 8

Der Fall, in dem die Widerstände 7 und 8 nicht in der Schaltung vorgesehen waren, wurde mit dem Fall verglichen, in dem die Widerstände 7 und 8 jeweils mit einem Widerstandswert von 200 kΩ in der Schaltung vorgesehen waren. Im ersten Fall resultierte eine Schwankung im Kathodenpotential des MOS-Gate- Thyristors von einigen 10 Volt in einem instabilen Schaltungsbetrieb. Im Gegensatz dazu konnte im zweiten Fall die Schaltung zuverlässig arbeiten, unabhängig von einer Kathoden-Potential- Schwankung von 250 Volt.

Das Vorhandensein der Widerstände 7 und 8 in der Schaltung zeigt damit die folgenden Vorteile:

(1) Die Schaltung kann selbst während der Umkehr der angelegten Steuersignale stabil arbeiten.
(2) Die Schaltung kann gegen einen Überstrom geschützt werden.

In der in Fig. 2 gezeigten Schaltung sind der Eingang und der Hauptansteuerteil (der Ausgang) über das MOS-Gate gekoppelt, das einen Stromfluß von dem einen Teil in den anderen unterbindet. Damit ist der Ansteuerleistungsbedarf gering, und der Eingang ist vom Hauptansteuerteil (dem Ausgang) elektrisch isoliert. Aufgrund dieser elektrischen Isolierung des Eingangs vom Hauptansteuerteil (dem Ausgang) gibt es keinen Leckstrom vom Eingang zum Ausgang und vom Ausgang zum Eingang. Die in Fig. 2 gezeigte Schaltung kann daher beispielsweise wirkungsvoll in einem Fall Anwendung finden, in dem ein sehr kleines Signal zu handhaben ist, oder in einem Fall, in dem ein derartiges Signal mit hoher Genauigkeit erfaßt werden muß. Durch Erhöhung der Isolierspannung (oder dielektrischen Festigkeit) auf beispielsweise etwa 1000 Volt kann daneben die in Fig. 2 gezeigte Schaltung einen bekannten Photokoppler oder ein bekanntes elektromagnetisches Relais ersetzen.

Ausführungsbeispiel 2

Fig. 3 ist ein Schaltbild, das ein zweites Ausführungsbeispiel der Erfindung zeigt. In Fig. 3 werden dieselben Bezugsziffern wie in Fig. 2 verwendet, um übereinstimmende Teile zu kennzeichnen. Ein Hauptansteuerteil 1 a ist ein Komplementär- Gate-MOS-Thyristor (im folgenden als "COGMOS-Thyristor" abgekürzt), der durch Gate-Signale eingeschaltet wird, die an ein n-Kanal Gate G _n und an ein p-Kanal Gate G _p angelegt werden. Dieser COGMOS-Thyristor ist beispielsweise in der japanischen Patentanmeldung JP-A-61-61 521 im einzelnen beschrieben. Die Bezugsziffern 11, 12, 13 und 14 bezeichnen MOSFETs, die Bezugsziffern 15 und 16 Widerstände, die Bezugsziffer 17 eine Rückwärtsspannungs-Sperrdiode und die Bezugsziffer 18 eine Gleichstrom-Leistungsquelle. Die Symbole G _1a und G _2a bezeichnen Steuersignal-Eingangs-Gates.

Die dem n-Kanal Gate G _n des COGMOS-Thyristors 1 a zugeordneten Teile entsprechen den Teilen, die im in Fig. 2 gezeigten ersten Ausführungsbeispiel vorgesehen sind. Für die dem p-Kanal Gate G _p des COGMOS-Thyristors 1 a zugeordneten Teile werden die Kathode K, die n-Kanal MOSFETs und die p-Kanal MOSFETs im ersten Ausführungsbeispiel gegen die Anode A, p-Kanal MOSFETs bzw. n-Kanal MOSFETs ausgetauscht. Der Betrieb dieses zweiten Ausführungsbeispiels ist dem des ersten Ausführungsbeispiels ähnlich.

Im folgenden wird angenommen, daß das Potential der Kathode K des COGMOS-Thyristors 1 a relativ zum Referenzpotential der Gate-Ansteuerschaltung nicht festgelegt ist. Das bedeutet, es wird angenommen, daß das Potential V _k der Kathode K des COGMOS-Thyristors 1 a in einem "schwebenden" Zustand ist (floating potential). Wenn das Potential V _k der Kathode K des COGMOS-Thyristors 1 a niedriger als das Referenzpotential der Gate-Ansteuerschaltung ist, werden an die Gates G ₁ und G ₂ Steuersignale angelegt, um die MOSFETs 3, 6 einzuschalten und die MOSFETs 4, 5 auszuschalten. Eine Spannungsdifferenz, die gleich der Summe der Leistungsversorgungsspannung der Leistungsquelle 10 und des Potentials V _k der Kathode K des COGMOS-Thyristors 1 a ist, erscheint über dem n-Kanal Gate G _n und der Kathode K des COGMOS-Thyristors 1 a, wodurch der COGMOS-Thyristor 1 a eingeschaltet wird. Wenn andererseits das Potential V _k der Kathode K des COGMOS-Thyristors 1 a höher als das Referenzpotential der Ansteuerschaltung ist, wird das p-Kanal Gate G _p verwendet. Steuersignale werden auf die Gates G _1a und G _2a gegeben, um die MOSFETs 11, 14 einzuschalten und die MOSFETs 12, 13 auszuschalten. Eine Spannungsdifferenz, die gleich der Summe der Leistungsversorgungsspannung der Leistungsquelle 18 und des Potentials V _A der Anode A des COGMOS-Thyristors 1 a ist, tritt über dem p-Kanal Gate G _p und Anode A des COGMOS-Thyristors 1 a auf, wodurch der COGMOS-Thyristor 1 a eingeschaltet wird. Damit kann im zweiten Ausführungsbeispiel der Erfindung der COGMOS-Thyristor 1 a unabhängig von der Differenz zwischen dem Potential V _k seiner Kathode K und dem Referenzpotential der Ansteuerschaltung eingeschaltet werden.

Um den COGMOS-Thyristor 1 a anzusteuern, muß über der Kathode K und dem n-Kanal Gate G _n (oder über der Anode A und dem p-Kanal Gate G _p) eine Spannung angelegt werden, die höher als die Schwellenspannung ist. Zum alleinigen Zweck der Ansteuerung des COGMOS-Thyristors 1 a können verschiedene Schaltungen verwendet werden. Das zweite Ausführungsbeispiel der erfindungsgemäßen Flip-Flop-Schaltung ist jedoch besonders geeignet, um die folgenden Bedingungen zu erfüllen:

(1) Der COGMOS-Thyristor kann gesteuert werden, ohne das Potential seiner Kathode (oder seiner Anode) auf Erdpotential zu fixieren (d. h., in einem "schwebenden" Zustand).
(2) Der Eingang und der Ausgang können voneinander elektrisch isoliert werden (d. h., zwischen dem Eingang und dem Ausgang fließt kein Leckstrom).
(3) Die Schaltung kann auf einem einzigen Chip integriert werden.

Im oben beschriebenen ersten und zweiten Ausführungsbeispiel wird der Ausgangsanschluß der Flip-Flop-Schaltung von der Drain-Seite der MOSFETs herausgeführt, an die die Steuersignale angelegt werden. Wenn der MOS-Gate-Thyristor 1 oder der COGMOS-Thyristor 1 a von einer derartigen Flip-Flop-Schaltung angesteuert werden, kann der Thyristor aufgrund des großen Spannungsabfalls über dem Widerstand 7 schnell eingeschaltet werden, selbst wenn der MOSFET 5 nicht vollständig ausgeschaltet sein sollte.

Ausführungsbeispiel 3

Fig. 4 zeigt ein Schaltbild eines dritten Ausführungsbeispiels der Erfindung. Auch in Fig. 4 werden dieselben Bezugsziffern verwendet, um Teile zu kennzeichnen, die denen in Fig. 2 entsprechen. Bezugsziffer 1 bezeichnet einen MOS-Gate- Hauptansteuerteil, der hier ein MOS-Gate-Thyristor mit einem n-Kanal Gate G _n ist. Die Bezugsziffern 2, 7 und 8 bezeichnen Widerstände, die Bezugsziffern 3, 4, 5 und 6 bezeichnen MOSFETs, die Bezugsziffer 9 eine Rückwärtsspannungs-Sperrdiode und die Bezugsziffer 10 eine Gleichstrom-Leistungsquelle. Die Symbole A und K bezeichnen die Anode bzw. die Kathode des MOS- Gate-Thyristors 1. Die Symbole G ₁ und G ₂ bezeichnen Steuersignal- Eingangs-Gates. Das Arbeitsprinzip und die Merkmale des dritten Ausführungsbeispiels werden unter Bezugnahme auf die Fig. 4 und 5 beschrieben.

Der MOSFET 3 befindet sich in seinem AUS-Zustand, wenn eine Gate-Spannung höher als die Leistungsversorgungsspannung der Gleichstrom-Leistungsquelle 10 an das Gate G ₁ angelegt ist. Der MOSFET 4 befindet sich in seinem EIN-Zustand, wenn ein Steuersignal von null Volt an das Gate G ₂ angelegt ist. Die Leistungsversorgungsspannung der Gleichstrom-Leistungsquelle 10 ist an das Gate des MOSFET 5 angelegt, und der MOSFET 5 befindet sich in seinem EIN-Zustand. Dementsprechend sind das Potential des Gates des MOSFET 6 und das Potential des n-Kanal Gates G _n des MOS-Gate-Thyristors 1 gleich dem Potential der Kathode K des MOS-Gate-Thyristors 1. Zu diesem Zeitpunkt befindet sich der MOSFET 6 in seinem AUS-Zustand, und der MOS-Gate-Thyristor 1 in seinem Blockierzustand. Es wird angenommen, daß in dieser Situation ein Steuersignal von null Volt an das Gate G ₁, und eine Spannung höher als die Leistungsversorgungsspannung der Leistungsquelle 10 an das Gate G ₂ angelegt wird. Der MOSFET 4 beginnt den Übergang von seinem EIN-Zustand auf seinen AUS-Zustand zu vollziehen, der MOSFET 3 beginnt den Übergang von seinem AUS-Zustand auf seinen EIN-Zustand zu vollziehen. Da sich der MOSFET 4 in einem Übergangszustand befindet, liegt die Spannung, die den MOSFET 5 in seinem EIN-Zustand halten will, noch am Gate des MOSFET 5 an. Demnach befinden sich die MOSFETs 3 und 5 in ihrem EIN-Zustand, und ein Strom beginnt auf folgendem Pfad zu fließen: Leistungsquelle 10 → Diode 9 → MOSFET 3 → Wider stand 7 → MOSFET 5. Die Leistungsversorgungsspannung wird durch die Diode 9, den EIN-Widerstand des MOSFET 3, den Widerstandswert des Widerstands 7 und den EIN-Widerstand des MOSFET 5 geteilt. Eine derart geteilte Spannung wird an das n-Kanal Gate G _n des MOS-Gate-Thyristors 1 und an das Gate des MOSFET 6 angelegt. Der MOSFET 6 beginnt zu leiten, wenn die an sein Gate angelegte Spannung höher als seine Schwellenspannung ist. Gate-Ladungen des MOSFET 5 fließen über den Widerstand 8 und den MOSFET 6 ab, und der MOSFET 5 beginnt den Übergang von seinem EIN-Zustand auf seinen AUS-Zustand zu vollziehen. Dementsprechend steigt der EIN-Widerstandswert des MOSFET 5 an und erhöht die am Gate des MOSFET 6 und am Gate G _n des MOS-Gate-Thyristors 1 anliegende geteilte Spannung. Damit wirken die MOSFETs 5 und 6 derart aufeinander ein, daß der letztgenannte von seinem AUS-Zustand eingeschaltet und der erstgenannte von seinem EIN-Zustand ausgeschaltet wird. Der Wert der an das Gate des MOSFET 6 und das n-Kanal Gate G _n des MOS- Gate-Thyristors 1 angelegten Spannung ist vom Spannungsteilungsverhältnis abhängig, das durch die Werte der Widerstände, einschließlich der EIN-Widerstände der MOSFETs 3 und 5, bestimmt wird. Dieses Spannungsteilungsverhältnis wird vorzugsweise so groß wie möglich gewählt, um die höchstmögliche Spannung an das Gate des MOSFET 6 und das n-Kanal Gate G _n des MOS-Gate-Thyristors 1 anzulegen. Die in die Schaltung eingefügten Widerstände 7 und 8 erhöhen in anderen Worten die EIN-Widerstandswerte der MOSFETs 5 bzw. 6. Damit läßt sich ein hohes Spannungsteilungsverhältnis erzielen.

Fig. 5 zeigt ein Zeitdiagramm, das den Betrieb der in Fig. 4 dargestellten Schaltung verdeutlicht. Die in Fig. 5 verwendeten Symbole haben folgende Bedeutung:

V _G1: Gate-Eingangssignal des MOSFET 3
V _G2: Gate-Eingangssignal des MOSFET 4
V _G5: Gate-Spannung des MOSFET 5
V _G6: Gate-Spannung des MOSFET 6
V _Gn: Ausgangsspannung der Flip-Flop-Schaltung
V _cc: Leistungsversorgungsspannung der Leistungsquelle 10
G: Erdpotential
V _k: Kathodenpotential des MOS-Gate-Thyristors 1

Nach diesem dritten Ausführungsbeispiel kann zuverlässig eine Gate-Spannung zugeführt werden, die hoch genug ist, den MOS-Gate-Thyristor 1 einzuschalten. Wenn sich der MOS-Gate- Thyristor 1 in seinem Spannungszustand befindet, wird die Ausgangsimpedanz durch die Funktion der miteinander verschalteten MOSFETs 5 und 6 niedrig gehalten, und sein Gate-Potential wird gleich seinem Kathoden-Potential gehalten. Daher kann ein Aufladen des n-Kanal Gates G _n selbst dann verhindert werden, wenn eine steile Spannung zwischen der Anode A und der Kathode K des MOS-Gate-Thyristors 1 angelegt wird, so daß das dV/dt- Verhalten verbessert und ein stabiles Stehspannungsverhalten sichergestellt werden kann. Daneben fließt kein erwähnenswerter Strom im stationären Betriebszustand des MOS-Gate-Thyristors 1. Selbst in einem Übergangszustand kann der Stromwert verringert werden, indem man das Gate-Signal schnell ansteigen und abfallen läßt und die Widerstandswerte der Widerstände 7 und 8 so hoch wählt, daß sie etwa einige hundert kΩ betragen. In der in Fig. 4 gezeigten Schaltung sind der Eingang und der Hauptansteuerteil (der Ausgang) über das MOS-Gate gekoppelt, das einen Stromfluß von einem Teil in den anderen unterbindet. Damit ist der Ansteuerleistungsbedarf gering, und der Eingang und der Ausgang sind voneinander elektrisch isoliert.

Ausführungsbeispiel 4

Fig. 6 ist ein Schaltbild, das ein viertes Ausführungsbeispiel der Erfindung zeigt. In Fig. 6 werden dieselben Bezugsziffern verwendet, um Teile zu kennzeichnen, die denen in Fig. 4 entsprechen. Ein Hauptansteuerteil 1 a ist ein COGMOS- Thyristor, der durch an ein n-Kanal Gate G _n und an ein p-Kanal Gate G _p angelegte Gate-Signale eingeschaltet wird. Die Bezugsziffern 11, 12, 13 und 14 bezeichnen MOSFETs, die Bezugsziffern 15 und 16 Widerstände, die Bezugsziffer 17 eine Rückwärts-Sperrdiode und die Bezugsziffer 18 eine Gleichstrom- Leistungsquelle. Die Symbole G _1a und G _2a bezeichnen Steuersignal- Eingangs-Gates.

Die dem n-Kanal Gate G _n des COGMOS-Thyristors 1 a zugeordneten Teile entsprechen den Teilen, die im dritten Ausführungsbeispiel nach Fig. 4 vorgesehen sind. Die dem p-Kanal Gate G _p des COGMOS-Thyristors 1 a zugeordneten Teile werden so gewählt, daß die Kathode K, die n-Kanal MOSFETs und die p-Kanal MOSFETs des dritten Ausführungsbeispiels gegen die Anode A, p-Kanal MOSFETs bzw. n-Kanal MOSFETs ausgetauscht werden. Der Betrieb dieses vierten Ausführungsbeispiels ist dem des dritten Ausführungsbeispiels ähnlich.

Es wird hier angenommen, daß das Potential der Kathode K des COGMOS-Thyristors 1 a relativ zum Bezugspotential der Gate- Ansteuerschaltung nicht fixiert ist. Das bedeutet, es wird angenommen, daß das Potential V _k der Kathode K des COGMOS-Thyristors 1 a in einem "schwebenden" Zustand ist (floating potential). Wenn das Potential V _k der Kathode K des COGMOS-Thyristors 1 a geringer als das Referenzpotential der Gate-Ansteuerschaltung ist, werden an die Gates G ₁ und G ₂ Steuersignale angelegt, um die MOSFETs 3, 6 einzuschalten und die MOSFETs 4, 5 auszuschalten. Eine Spannungsdifferenz gleich der Summe der Leistungsversorgungsspannung der Leistungsquelle 10 und des Potentials V _k der Kathode K des COGMOS-Thyristors 1 a tritt über dem n-Kanal Gate G _n und der Kathode K des COGMOS-Thyristors 1 a auf, wodurch der COGMOS-Thyristor 1 a eingeschaltet wird. Ist andererseits das Potential V _k der Kathode K des COGMOS-Thyristors 1 a höher als das Referenzpotential der Ansteuerschaltung, wird das p-Kanal Gate G _p verwendet. Steuersignale werden an die Gates G _1a und G _2a angelegt, um die MOSFETs 11, 14 einzuschalten und die MOSFETs 12, 13 auszuschalten. Eine Spannungsdifferenz gleich der Summe der Leistungsversorgungsspannung der Leistungsquelle 18 und des Potentials V _A der Anode A des COGMOS-Thyristors 1 a erscheint über dem p-Kanal Gate G _p und der Anode A des COGMOS- Thyristors 1 a, wodurch der COGMOS-Thyristor 1 a eingeschaltet wird. Damit kann in diesem vierten Ausführungsbeispiel der COGMOS-Thyristor 1 a unabhängig von der Differenz zwischen dem Potential V _k seiner Kathode K und dem Referenzpotential der Ansteuerschaltung eingeschaltet werden.

In dem oben beschriebenen dritten und vierten Ausführungsbeispiel wird der Ausgangsanschluß der Flip-Flop-Schaltung von der Drain-Seite der verschalteten MOSFETs herausgeführt, und die Ausgangsimpedanz der verschalteten MOSFETs liefert die Ausgangsimpedanz der Flip-Flop-Schaltung. Damit ist die Ausgangsimpedanz klein bzw. groß, wenn der mit dem Ausgangsanschluß verbundene MOSFET eingeschaltet bzw. ausgeschaltet ist.

Im dritten und vierten Ausführungsbeispiel, in denen der Ausgangsanschluß der Flip-Flop-Schaltung von der Drain-Seite der verschalteten MOSFETs 5 und 6 herausgeführt wird, ist das n-Kanal Gate G _n des MOS-Thyristors 1 (1 a) mit der Kathode K nur durch den EIN-Widerstand des MOSFETs 5 verbunden. Daher kann ein Aufladen des n-Kanal Gates G _n des MOS-Thyristors 1 (1 a) minimiert werden, um einen großen Rauschabstand sicherzustellen, selbst wenn im Spannungsblockiermodus Rauschen aufgebracht werden sollte.

Im folgenden wird die dem p-Kanal Gate G _p zugeordnete Schaltung im zweiten und vierten Ausführungsbeispiel diskutiert. Wenn das Potential der Kathode K des MOS-Thyristors 1 (1 a) niedriger als die Leistungsversorgungsspannung der Leistungsquelle 10 ist, kann der MOS-Thyristor 1 (1 a) durch die mit dem n-Kanal Gate G _n verbundene Schaltung angesteuert werden. Ist das Potential der Kathode K jedoch höher als die Leistungsversorgungsspannung der Leistungsquelle 10, kann der MOS-Thyristor 1 (1 a) nicht durch die mit dem n-Kanal Gate G _n verbundene Schaltung angesteuert werden. In einem solchen Fall kann der MOS-Thyristor 1 a angesteuert werden, indem an das p-Kanal Gate G _p eine negative Spannung angelegt wird. Das bedeutet, selbst wenn das Potential der Kathode K des MOS- Thyristors (COGMOS-Thyristors) 1 a nicht bestimmt (d. h. "schwebend") ist, kann der MOS-Thyristor 1 a entweder durch die mit dem n-Kanal Gate G _n oder durch die mit dem p-Kanal Gate G _p verbundene Ansteuerschaltung zuverlässig angesteuert werden.

Die in den Fig. 2, 3, 4 und 6 gezeigte Diode 9 oder 17 ist vorgesehen, um einen Leckstrom zu verhindern, wenn der MOS-Thyristor 1 oder 1 a in einen Schwebezustand versetzt, und die Schaltung in Sperrichtung betrieben wird. Ist beispielsweise das Potential der Kathode K höher als die Leistungsversorgungsspannung der Leistungsquelle 10 (oder ist das Potential der Anode A geringer als die Leistungsversorgungsspannung der Leistungsquelle 18), will ein Strom von der Kathode K (oder der Anode A) durch die Schaltung zur Erde fließen. Die Diode 9 oder 17 verhindert einen solchen Stromfluß. Der MOS-Thyristor wird in Vorwärtsrichtung betrieben, wenn das Potential der Anode A höher als das der Kathode K unter einer Bedingung ähnlich der ist, wie sie oben bezüglich der Diode 9 oder 17 beschrieben wurde. In diesem Fall wird die dem n-Kanal Gate G _n zugeordnete Ansteuerschaltung in Sperrichtung betrieben, und der MOS-Thyristor kann nicht von der Seite des n-Kanal Gates G _n angesteuert werden. In diesem Fall kann der MOS-Thyristor angesteuert werden, indem an das p-Kanal Gate G _p von der Anode A eine negative Spannung angelegt wird.

Der MOS-Gate-Thyristor, auf den in den oben beschriebenen Ausführungsbeispielen Bezug genommen wurde, ist einer von verschiedenen Thyristortypen. Der MOS-Gate-Thyristor hat eine Mehrschicht- oder pnpn-Struktur und kann als ein Bauelement mit einer Verbundstruktur betrachtet werden, die aus einem pnp-Transistor und einem npn-Transistor besteht. Die einzelnen Transistoren haben die Wirkung, daß sie einander verstärken, und können in Antwort auf ein sehr kleines Signal eingeschaltet werden. Das bedeutet, die einzelnen Transistoren neigen in Antwort auf Rauschen zu Fehloperationen. Um einen derartigen Fehlbetrieb zu vermeiden, sind die p-Basis und der n-Emitter des npn-Transistors durch R _GK (Widerstand 2 in den Fig. 2, 3, 4 und 6) verbunden, um das virtuelle h _FE zu verringern und einen hinreichenden Rauschabstand sicherzustellen.

Als eine Modifikation können die Widerstände 7, 8, 15 und 16 in den Fig. 2, 3, 4 und 6 durch MOSFETs vom Verarmungstyp ersetzt werden.

Statt des MOS-Gate-Thyristors, wie er als Hauptansteuerteil in den Fig. 2, 3, 4 und 6 verwendet wird, kann ein MOS-Gate-Bauelement, beispielsweise ein FET oder ein IGBT, verwendet werden, das eine geringe Ansteuerleistung erfordert.

Aus der vorhergehenden detaillierten Beschreibung wird verständlich, daß vorliegende Erfindung eine Flip-Flop-Schaltung angibt, die Signale aufnehmende MOSFETs, verschaltete MOSFETs und mit den verschalteten MOSFETs verbundene Widerstände aufweist. Die Flip-Flop-Schaltung nach vorliegender Erfindung zeigt folgende Vorteile:

(1) Der Leistungsverbrauch der Schaltung ist gering.
(2) Der Ansteuerleistungsbedarf ist gering.
(3) Die Schaltung hat eine Überstrom-Schutzfunktion.
(4) Ein EIN/AUS-Übergang erfolgt zuverlässig.

Claims

1. Flip-Flop-Schaltung mit
einem ersten Feldeffekttransistor (3; 11) eines ersten Leitfähigkeitstyps, an dessen Gate-Anschluß (G 1; G 1 a) ein Ein gangssignal angelegt wird;
einem zweiten Feldeffekttransistor (4; 12) vom ersten Leitfähigkeitstyp, an dessen Gate-Anschluß (G 2; G 2 a) ein Ein gangssignal angelegt wird, dessen Polarität der des am ersten Feldeffekttransistor (3; 11) angelegten Eingangssignals ent gegengesetzt ist;
wobei der erste und der zweite Feldeffekttransistor (3, 4; 11, 12) an ihren Source-Anschlüssen miteinander verbunden sind; sowie
einem dritten und einem vierten Feldeffekttransistor (5, 6; 13, 14) eines zweiten Leitfähigkeitstyps, die an ihren Source-Anschlüssen elektrisch miteinander verbunden sind;
wobei der dritte und der vierte Feldeffekttransistor (5, 6; 13, 14) an ihrem Gate-Anschluß mit dem Drain-Anschluß des zweiten bzw. ersten Feldeffekttransistors (3, 4; 11, 12) ver bunden sind; und
wobei zwischen dem Gate-Anschluß des vierten Feldeffekt transistors (6; 14) und dem Drain-Anschluß des dritten Feld effekttransistors (5; 13) ein Ausgangsanschluß (Gn; Gp) vorgese hen ist;
dadurch gekennzeichnet, daß zur Erreichung einer hohen Isolierspannung zwischen Eingang und Ausgang
ein erster Widerstand (7; 16) zwischen den Drain-Anschluß des ersten Feldeffekttransistors (3; 11) und den Drain-An schluß des dritten Feldeffekttransistors (5; 13) geschaltet ist und
ein zweiter Widerstand (8; 15) zwischen den Drain-An schluß des zweiten Feldeffekttransistors (4; 12) und den Drain-Anschluß des vierten Feldeffekttransistors (6; 14) ge schaltet ist.

2. Flip-Flop-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Widerstand (7; 16) zwi schen den Drain-Anschluß des dritten Feldeffekttransistors (5; 13) und den Ausgangsanschluß (Gn; Gp) geschaltet ist (Fig. 2, 3).

3. Flip-Flop-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Widerstand (7; 16) zwi schen den Gate-Anschluß des vierten Feldeffekttransistors (6; 14) und den Ausgangsanschluß (Gn; Gp) geschaltet ist (Fig. 4, 6).

4. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste und der zweite Feldeffekt transistor (3, 4; 11, 12) an ihrem Source-Anschluß über eine Diode (9; 17) mit einer Gleichstrom-Leistungsquelle (10; 18) verbunden sind.

5. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste und der zweite Feld effekttransistor (3, 4; 11, 12) p-Kanal MOS-Feldeffekttran sistoren sind und daß der dritte und der vierte Feldeffekt transistor (5, 6; 13, 14) n-Kanal MOS-Feldeffekttransistoren sind.

6. Flip-Flop-Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Ausgangsanschluß mit einem n-Kanal Gate (G _n) eines MOS-Gate-Thyristors (1; 1 a) verbun den ist, und daß der dritte und der vierte Feldeffekttran sistor (5, 6) an ihrem Source-Anschluß elektrisch mit der Kathode (K) des MOS-Gate-Thyristors verbunden sind.

7. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste und der zweite Feld effekttransistor (3, 4; 11, 12) n-Kanal MOS-Feldeffekttran sistoren sind, und daß der dritte und der vierte Feldeffekt transistor (5, 6; 13, 14) p-Kanal MOS-Feldeffekttransistoren sind.

8. Flip-Flop-Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Ausgangsanschluß mit einem p-Kanal Gate (G _p) eines MOS-Gate-Thyristors (1 a) verbunden ist, und daß der dritte und der vierte Feldeffekttransistor (13, 14) an ihrem Source-Anschluß elektrisch mit der Anode (A) des MOS-Gate-Thyristors verbunden sind.

9. Flip-Flop-Schaltung nach Anspruch 6 oder 8, dadurch gekennzeichnet, daß ein Widerstand (2) über eine p-Basis und einen n-Emitter des MOS-Gate-Thyristors (1; 1 a) geschaltet ist.

10. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der erste Widerstand (7; 16) und der zweite Widerstand (8; 15) Widerstandswerte von einigen 100 kΩ haben.

11. Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der erste Widerstand (7; 16) und der zweite Widerstand (8; 15) MOSFETs vom Verarmungstyp sind.

12. Schaltung, dadurch gekennzeichnet, daß eine Flip-Flop- Schaltung nach Anspruch 6 und eine Flip-Flop-Schaltung nach Anspruch 8 mit einem MOS-Gate-Thyristor (1 a) mit einem n- Kanal Gate (G _n) und einem p-Kanal Gate (G _p) verbunden sind (Fig. 3, 6).