DE3031080C2 - - Google Patents

Description

Die Erfindung betrifft eine Vermittlungsstelle nach dem Oberbegriff des Anspruchs 1.

Vermittlungsstellen dieser Art sind beschrieben in der Zeitschrift Elektronisches Nachrichtenwesen, Band 38, Nr. 1, 1963, Seiten 27 bis 39 und der DE-OS 22 35 609. Die Fig. 1 zeigt den verein­ fachten Aufbau einer solchen Vermittlungsstelle. Die darin verwendeten Bauteile sind ein Sprechwegspeicher 1, ein Sprechhaltespeicher 2 mit nk Worten für nk Sprechwege, ein Zähler 3, dessen Inhalt sich zyklisch von 0 bis nk-1 ändert, wobei der Zähler 3 getaktet wird durch einen Ein­ gangstaktimpuls mit einer Periode 1/(nk), wobei die Zeit­ einheit die zeitaufgeteilte Multiplexperiode ist. Weiter­ hin ist vorhanden ein Multiplexschaltkreis 4 zum Multi­ plexen der ankommenden Vielfachleitungen 6-1, 6-2, . . . 6-k in eine einzige sekundäre Vielfachleitung 8, ein De­ multiplexer-Schaltkreis zum Demultiplexen einer einzigen sekundären Vielfachausgangsleitung 9 in k abgehende Viel­ fachleitungen 7-1, 7-2, . . . 7-k. Die Arbeitsweise des Zählers 3 verläuft synchron mit dem multiplexen Rahmen der sekundären ankommenden Vielfachleitung 8. Liegen auf der sekundären Vielfachleitung 8 i Verbindungen, dann be­ trägt der Inhalt des Zählers 3 gleich i. Die Information des Sprechwegs i auf der sekundären Vielfachleitung 8 wird gespeichert in der Adresse i des Sprechwertspeichers 1. Diese Adresse i im Speicher 1 wird vom Zähler 3 be­ stimmt. Gleichzeitig wird diese Adresse i vom Zähler 3 dem Sprechhaltespeicher 2 zugeführt. Hierdurch wird die Information j in der Adresse i des Sprechhaltespeichers 2 ausgegeben. Diese Information j wird dem Sprechweg­ speicher 1 als Adresseninformation zugeführt, zum Aus­ lesen der Adresse j. Deren Inhalt wird einem externen Schaltkreis als Sprechweginformation für den Sprechweg i an der abgehenden sekundären Vielfachleitung 9 übermittelt.

Der Haltespeicher 2 weist in der Adresse j den Inhalt i auf. Wenn der Inhalt des Zählers 3 gleich j ist, dann wird die j Information der sekundären ankommenden Vielfachlei­ tung 8 eingegeben in die Adresse j des Sprechwegspeichers 1. Gleichzeitig wird der Inhalt der Adresse i des Speichers 1 ausgegeben als Information über den Sprechweg j, welche durch die zweite abgehende Vielfachleitung 9 einem externen Schaltkreis zugeführt wird. Auf diese Weise wird die Ver­ bindung zwischen dem Sprechweg i und dem Sprechweg j aus­ geführt. Jeder der Sprechwege der sekundären ankommenden Vielfachleitung 8 entspricht jeweils einem der Vielfach­ leitungen 6-1, 6-2, . . . 6-k und jeder der Sprechwege der sekundären abgehenden Vielfachleitung 9 entspricht jedem der abgehenden Vielfachleitungen 7-1, 7-2, . . . 7-k. Dem­ gemäß kann eine Verbindung zwischen jedem Sprechweg der sekundären ankommenden Vielfachleitung 8 und jedem Sprech­ weg der sekundären abgehenden Vielfachleitung 9 hergestellt werden. Dies bedeutet, daß eine Verbindung zwischen jedem Sprechweg der Vielfachleitungen 6-1 bis 6-k und jedem ab­ gehenden Sprechweg der Vielfachleitungen 7-1 bis 7-k ausgeführt werden kann.

Der Schaltungsaufbau nach Fig. 1 weist jedoch Nachteile auf. Der erste Nachteil besteht darin, daß der Sprechweg­ speicher 1 und der Haltespeicher 2 mit sehr hoher Geschwin­ digkeit arbeiten müssen. Der Sprechwegspeicher 1 muß zwei nk mal während jeder zeitaufgeteilten Multiplexdauer ( = 125 µS bei einem typischen PCM Telefonkanal) zugänglich sein (zum Eingeben und zum Ablesen) während der Haltespei­ cher 2 während dieser Zeitdauer nk mal zugänglich sein muß.

Der zweite Nachteil betrifft die Zeitrahmenphasen der mul­ tiplexen Vielfachleitungen. Die Zeitrahmenphasen aller eingehenden Vielfachleitungen müssen zueiander gleich sein. Die Zeitrahmenphasen der abgehenden Vielfachleitun­ gen werden bestimmt durch die Zeitrahmenphasen des Zählers 3. Die Phase jeder Vielfachleitung kann demnach nicht un­ abhängig bestimmt werden. Sind gemäß Fig. 2 C-Verbindungen in einer Anzahl von m vorhanden (20-1, 20-2, . . . 20-m) und sind weiterhin S-Verbindungen in einer Anzahl von k vor­ handen (21-2, 21-2, . . . 21-k), welche an den Ausgängen der C-Verbindungen angeordnet sind, dann müssen an allen Schnittstellen 22-1 bis 22-m der ankommenden Vielfachlei­ tungen Rahmenabgleicher vorgesehen sein, damit bei den ankommenden Vielfachleitungen Phasengleichheit herrscht. Um die Phasengleichheitsbedingung von den Ausgängen der C-Verbindungen zu den Eingängen der S-Verbindungen über­ mitteln zu können, muß die Übermittlungszeit zwischen der Anzahl m der C-Verbindungen und der Anzahl k der S-Ver­ bindungen jeweils gleich sein. Dementsprechend ist die Länge der Verbindungsdrähte und/oder der Ort jedes Geräts ziemlich begrenzt.

Eine teilweise Lösung des erstgenannten Nachteils ist be­ schrieben in "Studies on data switch accommodating various data speeds" SE76-46 des Institute of Electronics and Communication Engineers of Japan, September 1976, Seite 6. Hierbei wird der Sprechwegspeicher unterteilt in eine An­ zahl von k Unterspeichern, von denen jeweils einer einer ankommenden Vielfachleitung zugeordnet ist. Demgemäß wird die Anzahl der Verfügbarkeit eines Speichers reduziert auf (k + 1)/2k, verglichen mit den Verfügbarkeiten gemäß Fig. 1. Die Anzahl der Verfügbarkeiten beträgt im wesent­ lichen die Hälfte derjenigen nach Fig. 1, wenn der Wert von k groß ist.

Es besteht die Aufgabe, die Vermittlungsstelle so aus­ zubilden, daß ein Sprechwegspeicher und ein Sprechhalte­ speicher verwendet werden können, die mit geringer Geschwin­ digkeit arbeiten. Außerdem soll jede ankommende Zeitrahmen­ phase verarbeitbar sein, wobei die abgehenden Zeitrahmen­ phasen unabhängig untereinander und ebenso unabhängig von den ankommenden Phasen sein sollen.

Gelöst wird diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.

Ausführungsbeispiele werden nachfolgend anhand der Zeich­ nungen näher erläutert. Es zeigt

Fig. 3 ein Blockdiagramm einer Vermittlungsstelle;

Fig. 4 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Systems nach Fig. 3;

Fig. 5 ein Beispiel der Anordnung eines Wortinhalts des Haltespeichers bei einem System nach Fig. 3 und

Fig. 6 ein Schaltbild der Eingabe- und Anfangssteuerung.

Bei der bekannten Vermittlungsstelle nach Fig. 1 liegt eine Kombination einer Vielfachleitung-Intervallschaltung und einer Speicherschaltung vor. Die Schaltung wird ausge­ führt zwischen einer Anzahl nk von Eingangsschaltkreisen, wobei jede Anzahl k von ankommenden Vielfachleitungen eine Anzahl n von zeitaufgeteilten Schaltkreisen aufweist, und eine Anzahl nk von entsprechenden abgehenden Schalt­ kreisen. Ein derartiges kombiniertes System wird als C-Schaltsystem bezeichnet. Die Fig. 2 zeigt ein Schalt­ system mit C- und S-Schaltern, wobei die S-Schalter einer Intervallschaltermatrix entsprechen.

Gemäß dem Blockdiagramm nach Fig. 3 entsprechen die an­ kommenden Vielfachleitungen 30-1, 30-2, . . . 30-k den an­ kommenden Vielfachleitungen 6-1, 6-2, . . . 6-k der Fig. 1 und die abgehenden Vielfachleitungen 31-1, 31-2, . . . 31-k den abgehenden Vielfachleitungen 7-1, 7-2, . . . 7-k der Fig. 1. Die Anschlüsse W, R ₁, R ₂, . . . R _k empfangen Eingangs­ impulse gemäß dem Zeitdiagramm der Fig. 4 vom Steuerfolge­ generator 52.

Die Periode des Eingangsimpulses am Anschluß W wird als Eingangsphase bezeichnet, während welcher ein Eingangs­ signal in einem Sprechwegspeicher gespeichert wird. Die Bezugszahlen 31-1, 32-2, . . . 32-k sind Sprechwegspeicher, von denen jeweils einer einer ankommenden Vielfachleitung zugeordnet ist. Jeder Sprechwegspeicher 32-1 bis 32-k weist n Wortspeicher auf, von denen jeder einer Anzahl von n Sprechkanälen entspricht, welche in jeder ankommenden Vielfachleitung zeitaufgeteilt sind, wobei n eine ganze Zahl ist. Die Bezugsziffern 33-1, 33-2, . . . 33-k sind Eingangszähler, von denen jeder weitergeschaltet wird durch Taktimpulse mit einer Periode von 1/n, die erzeugt werden durch einen 1/n Taktgenerator 53. Der Inhalt jedes Zählers verändert sich zyklisch von 0 bis n-1 synchron mit der Zeitrahmenphase der entsprechenden eingehenden Vielfachleitung. Wenn das Steuerimpulssignal dem Eingangs­ anschluß W zugeführt wird, dann öffnen die Gatterschalt­ kreise 34-1, 34-2, . . . 34-k gleichzeitig und die Inhalte der Zähler 33-1 bis 33-k werden den jeweiligen Sprechweg­ speichern 32-1 bis 32-k zugeführt, und zwar als Adressen­ information für den jeweiligen Sprechwegspeicher. Sodann werden die Eingangssignale in den ankommenden Vielfach­ leitungen 30-1 bis 30-k gespeichert in den zugeordneten Sprechwegspeichern. Die Eingangsphase endet, wenn diese Signale in den entsprechenden Sprechwegspeichern eingegeben und gespeichert sind.

Die jeweilige Periode des Steuerimpulses an den Anschlüssen R ₁, R ₂, . . . R _k wird als Ausgangsphase bezeichnet, während welcher der Inhalt der Sprechwegspeicher ausgegeben wird an die zugeordnete abgehende Vielfachleitung 31-1, 31-2, . . . 31-k. Da die Steuerimpulse R ₁ bis R _k abwechselnd auf­ treten und jeweils nur einer zu einem Zeitpunkt auftritt, wird jede Ausgangsoperation für jede Vielfachleitung ge­ trennt ausgeführt. In Fig. 3 bezeichnen die Bezugszahlen 35-1, 35-2, . . . 35-k Haltespeicher, die Bezugszahlen 36-1, 36-2, . . . 36-k Ausgangszähler, die Bezugszahlen 50-1, 50-2, . . . 50-k Gatter und die Bezugszahlen 51-1, 51-2, . . . 51-k Pufferspeicher. Jeder abgehenden Vielfachleitung ist somit deren eigener Haltespeicher und Ausgangszähler zuge­ ordnet, während bei dem Ausführungsbeispiel nach Fig. 1 lediglich ein Satz von Haltespeicher und Zähler gemeinsam allen abgehenden Vielfachleitungen zugeordnet ist. Jedem Ausgangszähler werden Taktimpulse mit einer Periode von 1/n vom Taktgenerator 53 zugeführt. Der Inhalt jedes Zäh­ lers ändert sich zyklisch von 0 bis n-1. Jeder Ausgangs­ zähler wird eingeleitet durch den zugeordneten Einleitungs­ schaltkreis 55-1 bis 55-k, so daß die Ausgangszähler zu verschiedenen Zeitpunkten auf 0 zurückgestellt werden. Demgemäß ist der Inhalt jedes Ausgangszählers unabhängig von demjenigen der anderen Ausgangszähler. Der augenblick­ liche Inhalt jedes Ausgangszählers zeigt den Ausgangskanal der abgehenden Vielfachleitung an. Die Inhalte der Halte­ speicher 35-1, 35-2, . . . 35-k entsprechen den Eingangska­ nälen der eingehenden Vielfachleitungen, wobei bei jedem Wort der Haltespeicher die erste information A die ankom­ mende Vielfachleitung und die zweite Information B den Sprechweg bei dieser ankommenden Vielfachleitung anzeigt, wie in Fig. 5 wiedergegeben. Die Information A und B werden von einem Zentralprozessor 57 zur Verfügung gestellt.

Der Steuerimpuls wird dem Anschluß R ₁ während der Ausgangs­ phase der abgehenden Vielfachleitung 31-1 zugeführt. Es sei vorausgesetzt, daß der Inhalt des Ausgangszählers 36-1 jeweils um 1 erhöht wird, während einer 1/n Periode der Fig. 4 oder während des Zyklusses des Steuersignals R ₁. Der Inhalt des Aus­ gangszählers 36-1 wird dem Haltespeicher 35-1 als Adressen­ information für den Haltespeicher 35-1 zugeführt. Der so adressierte Inhalt des Haltespeichers 35-1 wird ausgegeben an den schnellen Pufferspeicher 51-1. Wenn der Steuerimpuls dem Anschluß R ₁ zugeführt wird, dann öffnet das Gatter 50-1 und der Inhalt des Pufferspeichers 51-1 wird einem Ver­ teilerschaltkreis 39 über das Gatter 50-1 zugeführt und zwar über die gemeinsame Steuerleitung 38. Der Verteiler­ schaltkreis 39 schaltet die empfangene Information auf jedes der Sprechwegspeicher entsprechend der ersten In­ formation A im Inhalt des Haltespeichers, d. h., ist bei­ spielsweise der Inhalt von A gleich 2, dann wird die zweite Information B dem zweiten Sprechwegspeicher 32-2 über den Verteilerschaltkreis 39 zugeführt. Der Inhalt dieses Sprechwegspeichers 32-2, der adressiert wurde durch die zweite Information B, wird sodann ausgegeben und übermit­ telt an die gemeinsame Informationsleitung 40. Die Schalt­ operation zwischen den ankommenden Vielfachleitungen und den abgehenden Vielfachleitungen wird in entsprechender Weise zugeführt, wie anhand der Fig. 1 erläutert, d. h. das Signal in der eingehenden Vielfachleitung wird ge­ speichert im Sprechtwertspeicher in der durch den Eingangs­ zähler angezeigten Adresse und der Sprechwegspeicher wird abgelesen an der Adresse, welche durch den Haltespeicher angezeigt wird.

Die Steuerimpulse am Anschluß R ₁ öffnen auch das Gatter 41-1. Demgemäß wird die an die gemeinsame Leitung 40 aus­ gelesene Information über das Gatter 41-1 der abgehenden Vielfachleitung 31-1 zugeführt.

Wenn das Steuersignal dem Anschluß R ₁ zugeführt wird, dann findet eine Vermittlung zwischen einem Sprechweg einer an­ kommenden Vielfachleitung, bestimmt durch den Inhalt des Haltespeichers, und einem Sprechweg der abgehenden Viel­ fachleitung 31-1 statt, letzterer bestimmt durch den Aus­ gangszähler 36-1. Entsprechende Operationen werden ausge­ führt, wenn der Steuerimpuls den anderen Anschlüssen R ₂, . . . R _k zugeführt wird.

Nachfolgend wird anhand der Fig. 6 die Eingabesteuerung beim Haltespeicher und die Anfangssteuerung bei einem Ausgangszähler beschrieben. Dort sind im Detail gezeigt der Anfangssteuerungschaltkreis 55-1 und der Steuer­ kreis 56-1 für die Eingabe beim Haltespeicher. Der Auf­ bau dieser Schaltkreise für die anderen Vielfachleitungen ist genau der gleiche wie in Fig. 6 gezeigt. Die Ausgangs­ impulse des 1/n Taktgenerators 53 werden dem Zähler 54 zu­ geführt, der die Eingangsimpulse zyklisch zählt, wobei je­ des Bit des Inhalts des Zählers 54 den Eingängen des Exklusiv-OR-Schaltkreises c ₁ bis c _p des Anfangssteuer­ schaltkreises 55-1 zugeführt werden. Der Schaltkreis 55-1 weist eine Reihe von Flip-Flops b ₁ bis b _p auf, welche über eine Datenleitung 58 und einen Schnittschaltkreis a mit dem Zentralprozessor 57 verbunden sind. Jeder Aus­ gang dieser Flip-Flops b ₁ bis b _p wird einem Eingang des Exklusiv-OR-Schaltkreises c ₁ bis c _p zugeführt. Die In­ halte der Flip-Flops b ₁ bis b _p werden bestimmt durch den Zentralprozessor 57, so daß diese Inhalte unterschiedlich sind von denjenigen der abgehenden Vielfachleitungen. Wenn alle Werte der Bitstellungen des Zählers 54 übereinstimmen mit den Inhalten der Flip-Flops b ₁ bis b _p , dann geben alle Exklusiv-OR-Schaltkreise c ₁ bis c _p ihre Ausgänge frei, so daß der AND-Schaltkreis d ein Ausgangssignal erzeugt, wel­ ches den Ausgangszähler 36-1 auf Null zurückstellt. Der Zeitpunkt, bei welchem der Ausgangszähler 36-1 auf Null zurückgestellt wird und damit von neuem zu Zählen bereit ist, wird bestimmt durch die Inhalte der Flip-Flops b ₁ bis b _p , welche gesteuert werden durch den Zentralprozessor 57, so daß ein Satz von Flip-Flops einen unterschiedlichen Inhalt aufweist im Vergleich zum Inhalt der anderen abge­ henden Vielfachleitungen. Wenn ein Ausgangszähler für eine neue Zählung bereit ist, dann wird der Zähler anschließend weitergeschaltet durch die Eingangsimpulse vom Generator 53. Damit ist der Inhalt eines Ausgangszählers unterschied­ lich von denjenigen der anderen Ausgangszähler.

Der Steuerschaltkreis 56-1 zur Eingabensteuerung beim Haltespeicher weist einen Schnittstellenschaltkreis a, einen Satz von Flip-Flops b ₁ bis b _p und einen Satz von Exklusiv-OR-Schaltkreisen c ₁ bis c _p , einen AND-Schalt­ kreis d und ein Register e auf. Wenn der Zentralprozessor 57 beabsichtigt, den Inhalt von M Zeitschlitzen des Halte­ speichers 35-1 zu ändern, dann speichert der Zentralpro­ zessor 57 den neuen Inhalt (A und B in Fig. 5) im Register e und gibt den Wert M über die Datenleitung 58 und den Schnittschaltkreis a in die Flip-Flops b ₁ bis b _p ein. Wenn der Inhalt des Ausgangszählers 36-1 den Wert M er­ reicht, dann erzeugen alle Exklusiv-OR-Schaltkreise c ₁ bis c _p Ausgangssignale, welche bewirken, daß der AND- Schaltkreis d ein Ausgangssignal abgibt. Der Ausgang des AND-Schaltkreises d wird dem Haltespeicher 35-1 als Ein­ gabesteuerimpuls zugeführt, so daß der Haltespeicher so geschaltet wird, daß eine Eingabe während dieses Eingabe­ impulses möglich ist. Damit wird der Inhalt des Registers e eingegeben in den Haltespeicher 35-1, womit der Inhalt der Adresse, die dem Zeitschlitz M des Haltespeichers 35-1 entspricht, unter der Steuerung des Zentralprozessors 57 geändert.

Wie schon vorstehend erwähnt, werden eine Vielzahl von Eingangszählern für jede ankommende Vielfachleitung vor­ gesehen. Der Inhalt jedes Eingangszählers ändert sich zyklisch synchron mit der Zeitrahmenphase der ankommenden Vielfachleitung. Demgemäß müssen die Zeitrahmenphasen der ankommenden Vielfachleitungen notwendigerweise in Phase zueinander sein. Weiterhin können die ankommenden Signale gespeichert werden in einem Sprechwegspeicher in der Form, daß die Anzahl der Sprechwegkanäle in dem Rahmen überein­ stimmt mit der Adresse des Sprechwegspeichers durch die einfache Logik, daß der Inhalt des Zählers direkt der Adresse des Sprechwegspeichers entspricht. Gemäß der vor­ liegenden Erfindung wird eine Vielzahl von Ausgangszählern für jede abgehende Vielfachleitung vorgesehen, so daß die Ausgangsphase jedes Zählers unabhängig ist von derjenigen der anderen Zähler, wobei die Ausgangsphase definiert ist durch den Anfangswert des Zählers. Die Rahmenphase jeder abgehenden Vielfachleitung kann willkürlich bestimmt werden durch Bestimmung des Anfangswerts des Zählers. Hierbei ist anzumerken, daß diese willkürliche Rahmenphase erhalten wird durch einfaches Anlegen des Inhalts des Ausgangszäh­ lers als Adresseninformation an den Haltespeicher.

Beim obigen Ausführungsbeispiel muß jeder Sprechwegspeicher 32-1 bis 32-k, der Verteilerschaltkreis 39 und die Puffer 51-1 bis 51-k während jeder Rahmenperiode n (k + 1) arbeiten. Diese Schaltkreise müssen arbeiten (k + 1) mal in jedem Zeitschlitz, wobei (k + 1) die Anzahl der Steuerimpulse (W, R ₁, . . . R _k ) ist, so daß während jeder Rahmenperiode diese Schaltkreise n (k + 1) mal arbeiten. Andererseits haben die anderen Schaltkreise, einschließlich der Halte­ speicher 35-1 bis 35-k die Eingangszähler 33-1 bis 33-k und die Ausgangszähler 36-1 bis 36-k lediglich n mal während jeder Rahmenperiode zu arbeiten. Diese Schalt­ kreise sind vorgesehen für jede ankommende und abgehende Vielfachleitung, so daß jeder dieser Schaltkreise ledig­ lich n mal zu arbeiten hat, wobei n die Anzahl der zeit­ aufgeteilten Kanäle in jedem Rahmen ist. Daher kann die Arbeitsgeschwindigkeit der Schaltkreise mit Ausnahme der Sprechwegspeicher, des Verteilerschaltkreises und der Puffer gering sein. Gemäß einem bevorzugten Ausführungs­ beispiel ist der Wert k = 8, der Wert n = 512 und die Zeitschlitzfrequenz beträgt 4 MHz, so daß die Zeitschlitz­ periode 0,25 µS beträgt. Damit beträgt die Frequenz des Sprechwegspeichers 36 MHz ( = (k + 1) × 4) und diejenige des Haltespeichers 4 MHz ( = 8 kHz × 512) wobei die Schalt­ frequenz für jeden Telefonkanal 8 kHz beträgt. Ein Hoch­ geschwindigkeitsschaltkreis, wie ein CML-Schaltkreis ist teuer und verbraucht relativ viel Energie. Da bei der vor­ liegenden Ausgestaltung nur wenige mit hoher Geschwindig­ keit arbeitende Bauteile verwendet werden, führt dies zu geringeren Herstellkosten und zu einer weit freieren Ge­ staltung der Anordnung der Bauteile, da die Wärmeabfuhr der Bauteile weit günstiger ist. Weiterhin handelt es sich um C-Schaltverbindungen, die zu einer weitaus geringeren Begrenzung der Rahmenphase der ankommenden Verbindungslei­ tungen führen. Die Rahmenphase der abgehenden Vielfach­ leitungen kann entsprechend den Anforderungen der nach­ folgenden Stufe gewählt werden. Bei einem großen Wählsystem führt das vorliegende Sprechwegschaltsystem weiter zu dem Vorteil, daß der Ort des Schaltsystems und/oder die Länge der Verbindungsdrähte zwischen den einzelnen Systemen nicht begrenzt ist.

Claims (4)

1. Vermittlungsstelle zwischen den Zeitkanälen von ankommend und abgehend betriebenen PCM-Vielfach­ leitungen mit mindestens einem Sprechwegspeicher und mindestens einem ihm zugeordneten Eingangszähler, der synchron zum Zeitrahmen der ankommenden Vielfach­ leitungen getaktet wird und dessen jeweiliger Inhalt die Adresse des Sprechwegspeichers bestimmt, in die die Signale desjenigen Eingangskanals eingegeben werden, der bei der jeweiligen Taktung des Eingangs­ zählers mit dem Sprechwegspeicher verbunden ist, mit mindestens einem Haltespeicher zum Speichern von Durchschaltinformationen und mindestens einem ihm zugeordneten Ausgangszähler, der ebenfalls zyklisch getaktet wird und dessen jeweiliger Inhalt die Adresse des Haltespeichers bestimmt, deren Durchschaltinfor­ mation auszugeben ist und die jeweils ausgegebene Durchschaltinformation die Adresse des Sprechweg­ speichers bestimmt, deren dort gespeicherte Signale an eine gemeinsame Leitung ausgegeben werden, von wo sie in den Kanal einer abgehenden Vielfachleitung gelangen, der bei der jeweiligen Taktung des Ausgangs­ zählers mit der gemeinsamen Leitung verbunden ist, dadurch gekennzeichnet,
daß jeder ausgehenden Vielfachleitung (31-1 bis 31-k) ein Haltespeicher (35-1 bis 35-k) und ein Ausgangszähler (36-1 bis 36-k) zugeordnet ist, jeder Haltespeicher (35-1 bis 35-k) die Durchschaltinformationen (A, B) der ihm zugeordneten abgehenden Vielfachleitung (31-1 bis 31-k) speichert,
die Ausgangszähler (36-1 bis 36-k) im Takt (1/n) der Zeitkanäle bis zu einer Zählung (n-1) geschaltet werden, wobei n die Anzahl der Zeitkanäle pro Vielfach­ leitung (30, 31) ist, und innerhalb jedes Zeitkanals eine der Anzahl (k) der Vielfachleitungen (30, 31) entsprechende Anzahl von Steuerimpulsen (R ₁ bis R _k ) erzeugt wird, durch die die Durchschaltinformationen (A, B) der Halte­ speicher (35-1 bis 35-k) in der Aufeinanderfolge der abgehenden Vielfachleitungen (31-1 bis 31-k), die durch die Steuerimpulse (R ₁ bis R _k ) aufeinander­ folgend mit der gemeinsamen Leitung (40) verbunden werden, dem Sprechwegspeicher (32) zugeführt werden, und der Beginn der Zählungen der Ausgangszähler (36-1 bis 36-k) unabhängig voneinander einstellbar ist.

2. Vermittlungsstelle nach Anspruch 1, dadurch ge­ kennzeichnet, daß jeder ankommenden Viel­ fachleitung (30-1 bis 30-k) ein Sprechwegspeicher (32-1 bis 32-k) mit einer Anzahl (n) der Zeitkanäle entsprechenden Anzahl von Adressen und ein Eingangs­ zähler (33-1 bis 33-k) zugeordnet sind, wobei die Eingangszähler (33-1 bis 33-k) im gleichen Takt wie die Ausgangszähler (36-1 bis 36-k) geschaltet werden.

3. Vermittlungsstelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder Haltespeicher (35-1 bis 35-k) mit einem Pufferspeicher (51-1 bis 51-k) verbunden ist, dem die Durchschaltinformation (A, B) zugeführt wird, die Pufferspeicher (51-1 bis 51-k) in der Aufeinanderfolge der Steuerimpulse (R ₁ bis R _k ) die Durchschaltinformationen (A, B) einer Verteilerschaltung (39) zuführen, von wo die Adressen des oder der Sprechwegspeicher (32) an­ gesteuert werden.

4. Vermittlungsstelle nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zu Beginn jedes Zeitkanals ein weiterer Steuerimpuls (W) erzeugt wird, durch den alle ankommenden Vielfachleitungen (30-1 bis 30-k) mit dem jeweils zugeordneten Sprech­ wegspeicher (32-1 bis 32-k) verbunden werden.