DE69016063T2 - PCM-Übertragungssystem. - Google Patents

Description

• Die vorliegende Erfindung betrifft digitale Datenübertragungssysteme und stellt eine Verbesserung hinsichtlich der Offenbarung der EP-A-0 348 074 dar. In der Beschreibung dieser Veröffentlichung ist ausgesagt, daß auf dem Gebiet digitaler Übertragungssysteme die Verwendung von Dualziffern, gemeinhin als "Bits" bezeichnet, wobei jedes Symbol einen von nur zwei Werten annehmen kann, weitverbreitet ist. Für bestimmte Anwendungen werden Sätze von acht Bits zu einem "Byte" gruppiert.
• Um verschiedene identische Kanäle über einen einzelnen Träger höherer Übertragungsrate zu übertragen, wird gemeinhin eine "Bitverschachtelung" der Bits von jedem Kanal angewandt, obgleich in letzter Zeit einige nationale und internationale Standards vorschlugen, daß eine Byteverschachtelung zu verwenden sei. In diesem Fall überträgt der Träger hoher Rate acht aufeinanderfolgende Bits vom ersten Eingangskanal, gefolgt von acht aufeinanderfolgenden Bits vom zweiten usw. Es ist axiomatisch, daß die Byteverschachtelung achtmal so viel Speicherplatz (beispielsweise bistabile D-Schaltungen) benötigt, wie dies für. die Bitverschachtelung derselben Art grundlegender Verarbeitung erforderlich ist.
• Die vorliegende Erfindung betrifft die Reduktion des Verarbeitungsaufwandes, der bei höherer Rate oder Geschwindigkeit auszuführen ist, um eine Byteverschachtelung zu erzielen.
• Entsprechend umfaßt die Erfindung eine digitale Übertragungsvorrichtung zum Empfang mehrerer paralleler digitaler Eingangssignale sämtlich auf einer Rate und zur Verschachtelung multipler oder Mehrbitsequenzen einer vorbestimmten Länge aus jedem der Eingangsdatenströme zu einem einzelnen Datenstrom auf einer höheren Rate, wobei die Vorrichtung mehrere Blöcke erster Stufe aufweist, die je dazu ausgelegt sind, mehrere der Eingangsdatenströme zu empfangen und eine gleiche Anzahl von Datenströmen auf derselben Bitrate, jedoch mit den Bits der ankommenden Datensignale ausgetauscht oder ausgewechselt auszugeben, mehrere Blöcke zweiter Stufe identisch zu den Blöcken der ersten Stufe, wobei alle Blöcke der zweiten Stufe mit den Blöcken der ersten Stufe verbunden sind, um hiervon die Ausgangsströme auf eine solche Weise zu empfangen, daß jeder Block zweiter Stufe mit einem Block erster Stufe durch einen einzelnen Datenstrom so verbunden ist, daß die Blöcke zweiter Stufe die Bits der ursprünglichen Eingangsdatenströme auswechseln oder austauschen, um mehrere digitale Ausgangsdatenströme zu erzeugen, bei denen die Bits der Ausgangsdatenströme noch weiter ausgetauscht oder ausgewechselt sind, plus weitere Mehrzahlen aufeinanderfolgender Blöcke Nter Stufe identisch zu denen erster und zweiter und eine Einrichtung zum Verschachteln der Ausgangsdatenströme von den Blöcken der Endstufe zur Erzeugung des Ausgangsdatenstroms höherer Rate.
• Normalerweise werden die Mehrbitsequenzen Bytes sein.
• Um das Verständnis für die Erfindung zu fördern, wird diese nun beispielhalber und unter Bezugnahme auf die beiliegenden Zeichnungen erläutert, in denen:
• FIG. 1 und 2 Blockschaltbilder bzw. Diagramme sind, die zwei bekannte Verfahren der Bitverschachtelung darstellen,
• FIG. 3 ein Blockschaltbild für ein bekanntes Verfahren der Byteverschachtelung ist;
• FIG. 4 ein Blockschaltbild einer bekannten Ausführungsform einer Vorrichtung zur Byteverschachtelung ist,
• FIG. 5 eine vereinfachte schematische Darstellung des Ausführungsbeispiels der FIG. 4 ist,
• FIG. 6 ein Zeitfolgediagramm in Verbindung mit FIG. 5 ist,
• FIG. 7 ein Blockschaltbild der Bitverschachtelungs vorrichtung gemäß der vorliegenden Erfindung ist,
• FIG. 8 die Funktionsweise des Ausführungsbeispiels der FIG. 7 verdeutlicht, und
• FIG. 9 eine schematische Darstellung ist, die zeigt, wie das Ausführungsbeispiel der FIG. 8 erweitert werden kann.
• Die FIG. 1 und 2 zeigen bekannte Verfahren der Bitverschachtelung.
• FIG. 1 zeigt vier Eingangsströme IN1 ... IN4, von denen jeder zu einer individuellen bistabilen Schaltung Q1, Q2, Q3 und Q4 geführt ist. Die bistabilen Schaltungen Q1 bis Q4 werden durch einen um 4 teilenden Zähler 10 getaktet, der durch ein Taktsignal C1 angesteuert wird. Das Ausgangssignal vom Flipflop Q4 wird einem weiteren Flipflop Q5 zugeführt, das auch durch das Taktsignal C1 getaktet wird. Das Ausgangssignal vom Flipflop Q5 wird einem ersten von drei Sätzen aus NOR-Gliedern 11, 12, 13 zugeführt. Jeder Satz von NOR-Gliedern oder Gattern besteht aus einem Paar von Schaltgliedern, die jeweils ein Eingangssignal von einem der Flipflops Q1 bis Q4 empfangen und jeweils durch ein Signal cc vom Zähler 10 oder durch das komplementäre Signal cc getaktet werden. Die Ausgangssignale jedes Paares werden vom dritten NOR-Glied des Satzes abgegriffen, wobei das Ausgangssignal dieses dritten NOR-Gliedes zum jeweiligen Flipflop Q6, Q7 und Q8 geführt wird, die sämtlich durch C1 getaktet werden. Das Ausgangssignal von Q8 ist das endgültige bitverschachtelte Signal oder Ausgangssignal.
• FIG. 2 zeigt ein zweites bekanntes Verfahren zur Bitverschachtelung. Wie aus dem Verfahren der FIG. 2 ersichtlich ist, weist dieses den Vorteil gegenüber dem der FIG. 1 auf, weniger bistabile Schaltungen zu benötigen, jedoch den Nachteil, vier Eingangsgatter an jedem Ausgang zu erfordern. Im generellen Fall von vier Eingängen würde dieses Verfahren N Eingangsgatter erfordern, falls das Schema der FIG. 2 exakt befolgt würde, jedoch sind Änderungen möglich, um die Anzahl von Eingängen pro Gatter zu Lasten des Einsatzes von mehr Gattern und mehr bistabilen Schaltungen zu reduzieren. Die Zeitfolgediagramme, die jeweils den FIG. 1 und 2 hinzugefügt sind, zeigen nur nominelle Zeiten zum Zwecke der Veranschaulichung.
• FIG. 3 zeigt ein bekanntes Verfahren zur Byteverschachtelung unter Verwendung ähnlicher Prinzipien wie denjenigen der FIG. 1. Es wird vorausgesetzt, daß die Eingangsströme IN1 bis IN4 bereits bytesynchronisiert sind, und wie aus FIG. 3 ersichtlich ist, ist jedes einzelne Flipflop Q1 bis Q4 durch eine Folge von acht gleichen Flipflops ersetzt worden. Ferner ist die durch 4 teilende Schaltung 10 mit einer durch 8 teilenden Schaltung 20 verbunden, die die Sätze aus NOR-Gliedern oder Gattern steuert. Die um 8 teilende Schaltung 20 ist ebenfalls auf die Bytezeitsteuerung synchronisiert. Die jedem Eingang IN1 zugeordneten Flipflops sind mit Q1 bis Q8 gekennzeichnet. In sämtlichen Fällen sind die Verfahren so dargestellt, daß sie beispielhalber vier Eingangskanäle aufweisen. Ein Verfahren zur Byteverschachtelung unter Verwendung ähnlicher Prinzipien wie derjenigen aus FIG. 2 ist offensichtlich und naheliegend und wird hier nicht detailliert erläutert.
• Die praktische Umsetzung logischer Verarbeitungsschaltungen zur Durchführung des Ausführungsbeispiels der Figur beinhaltet die korrekte Tolerierung von Zeitsteuerverzögerungen der verschiedenen logischen Elemente einschließlich des Ermöglichens der Einstell- und Haltezeiten für die bistabilen D-Schaltungen. Insbesondere erfordert die Tolerierung sämtlicher der vorhergehenden Schaltungen, daß die zugelassenen Verzögerungen sämtlicher der in den Figuren gezeigten Elemente auf die Ausgangssymbolrate bezogen sind, d.h. auf die kürzeste Wiederholperiode.
• Im Fall der Byteverschachtelung läge ein offensichtlicher Vorteil dann vor, wenn der Verarbeitungsaufwand, der zur Erfüllung dieses Kriteriums aufzuwenden wäre, reduziert werden könnte. Die FIG. 4 zeigt, wie dies erzielt wird, indem die Bits der Eingangskanäle untereinander ausgetauscht werden oder ausgewechselt werden, wobei hier logische Prozesse verwendet werden, deren Zeitvorgabetoleranzen nur auf die Eingangsrate bezogen sind, bevor sie endgültig unter Verwendung einer einfachen Schaltung wie der der FIG. 1 oder 2 bitverschachtelt werden. Die Stufen in den Bytespeichern sind in umgekehrter Folge numeriert worden, um die Sequenz der Bits in jedem Eingangskanal und im Ausgangskanal zu verdeutlichen.
• Wie aus FIG. 4 ersichtlich ist, wird jedes der Eingangssignale IN1 bis IN4 einem Block von acht bistabilen D-Schaltungen zugeführt, wobei die Blöcke jeweils mit 20, 21, 22 bzw. 23 numeriert sind. Jeder Block speichert dann ein Byte, wobei das erste vom Kanal IN1 geladene Bit bei Q1, das zweite Bit von IN1 bei Q2 usw. angezeigt sind. Auf die gleiche Weise ist das erste Bit von IN2 bei Q9 angezeigt. Jeder dieser Blöcke ist identisch zum Feld Q1 bis Q8 geinäß Darstellung in FIG. 3. Jedoch werden in diesem Ausführungsbeispiel die Inhalte der Blöcke 20 bis 23 parallel in vier zusätzliche Blöcke 24, 25, 26, 27 mit acht bistabilen D- Schaltungen eingespeist. Nur Block 24 ist detailliert dargestellt, da die Blöcke 25, 26 und 27 identisch zu ihm sind. Das Ergebnis dieser Operation ist das, daß Block 24 die acht Bits Q1, Q5, Q9, Q13, Q17, Q21, Q25 und Q29 hält, Block 25 die Bits Q2, Q6 usw. hält. Die Bits von den vier Eingangskanälen sind so untereinander ausgetauscht bzw. auswechselt worden. Die Inhalte der vier Blöcke 24 ... 27 werden dann ausgelesen und durch eine Schaltung 28 verschachtelt, die den Anordnungen der NOR-Glieder gemäß Darstellung in den FIG. 1 oder 2 entspricht.
• FIG. 5 der Zeichnungen stellt eine stark vereinfachte Version der FIG. 4 dar, in der der Bitverschachtelungsteil der FIG. 4, nämlich der Block 28, als IL dargestellt ist und die Bitaustausch-Schaltung, die den verbleibenden Teil der FIG. 4 ausmacht, als BIC dargestellt ist.
• Wie aus FIG. 6 ersichtlich ist, empfängt der Block BIC vier Dateneingangssignale mit einer Rate x und verschachtelt diese, wie bereits erläutert.
• FIG. 7 zeigt, wie diese grundlegende Einheit aus Block BIC und Schaltung IL zur Byteverschachtelung einer größeren Anzahl von Eingangssignalen verwendet werden kann.
• FIG. 7 zeigt 16 Eingänge bzw. Eingangssignale, jeweils auf einer Bitrate x, wobei ihre Bytes/Frames-(oder Rahmen) Phase bereits ausgerichtet bzw. synchronisiert ist. In FIG. 7 liegen vier primäre Blöcke BIC1 vor, die jeweils vier Eingangssignale mit einer Bitrate x empfangen, und eine gleiche Zahl sekundärer Blöcke BIC2, die jeweils ein Eingangssignal von einem der primären Blöcke BIC1 empfangen. Gemäß Darstellung werden die vier bit-ausgetauschten Ausgangssignale jedes primären Blocks BIC1 so aufgefächert, so daß jeweils ein Ausgangssignal zu jedem des zweiten Satzes von Blöcken BIC2 geführt ist. Diese letzteren Blöcke sind funktionsmäßig identisch zu den Blöcken BIC1 des ersten Satzes, so daß die Datenströme noch weiter ausgewechselt bzw. untereinander vertauscht werden.
• Die vier Ausgangssignale jedes der sekundären Blöcke BIC1 werden einer individuellen Schaltung IL1 zugeführt, die Teil einer ersten Stufe von vier IL1-Schaltungen ist, in denen die ausgetauschten Bits so verschachtelt werden, daß teilweise die ursprüngliche Byte-Orientierung wiederhergestellt wird. Jede Schaltung der ersten Stufe IL1 gibt einen Datenstrom mit einer Bitrate von 4 x aus, und die vier Datenströme, die so erzeugt werden, werden einer IL2- Endschaltung zugeführt, die die Verschachtelung zur Erzeugung eines Ausgangssignals auf einer Bitrate von 16 x vervollständigt, welches aus 16 byteverschachtelten Eingangsströmen besteht.
• FIG. 8 der Zeichnungen zeigt die Bitaustauschmuster, die auftreten, wenn die Signale durch die primären und sekundären Blöcke BIC geleitet werden. Aus FIG, 8 ist ersichtlich, daß der BIC-Block 100 bei 101 einen Datenstrom ausgibt, der das erste und fünfte Bit des Eingangsstroms IN1, das erste und fünfte Bit des Eingangsstroms IN2 umfaßt usw.
• In der zweiten Stufe gibt BIC-Block 102 bei 103 das erste und fünfte Bit des Datenstroms vom Ausgangs 101 aus, das erste und fünfte Bit vom Ausgang 104 des Blocks 105 der ersten Stufe aus, usw.
• Tatsächlich enthalten die Ausgänge von Block 102 Bits von sämtlichen der Eingangsdatenströme IN1 bis IN16. Die vier Ausgänge von BIC 102 werden einer IL-Schaltung 110 zugeführt, in der sie zu einem einzelnen Ausgangsstrom 1, 5, 9, 13 usw. verschachtelt werden. Dieser Ausgangsstrom wird gemeinsam mit den anderen drei Ausgangsströmen einem Ausgangsendblock IL, der mit 111 numeriert ist, zugeführt, in dem die vier Ströme so verschachtelt werden, daß das endgültige byteverschachtelte Ausgangssignal (Ausgangsdatenstrom) geliefert wird. Die Felder 120, 121, 123 und 124 zeigen die ersten vier Bit-Ausgänge von jedem der IL-Blöcke der zweiten Stufe. Wie zu sehen ist, bestehen die ersten vier parallelen Bits, die von der IL-Schaltung der zweiten Stufe ausgegeben werden, aus den ersten vier Bits von IN1, und die zweiten vier parallelen Bits bestehen aus den nächsten vier Bits von IN1.
• Wie bereits erläutert, umfaßt der Ausgang von der IL- Endschaltung 111 die byteverschachtelten 16 Eingangsdatenströme IN1 .... IN16.
• Das Ausführungsbeispiel der FIG. 7 und 8 zeigt 16 Eingangsdatenströme mit einer Rate x, die zur Ausbildung eines einzelnen Ausgangsdatenstroms mit einer Rate 16 x verschachtelt werden. Es ist jedoch offensichtlich, daß die vorgeschlagene Anordnung zur Handhabung größerer Anzahlen von Eingangsströmen erweitert werden kann.
• FIG. 9 zeigt in schematischer Form das grundlegende Konzept für eine solche Erweiterung. Sollen n Eingangsströme zu einem einzelnen Ausgangsstrom einer Rate nx byteverschachtelt werden, dann ist folglich die Quadratwurzel von n Blockstufen BIC vor den End-IL-Stufen erforderlich.
• In den soweit beschriebenen Ausführungsbeispielen handhabt jeder Block BIC vier Eingangsströme. Bei der ersten Stufe 50 von Schaltungen IL ist eine IL-Schaltung für jeweils vier Eingangsströme vorgesehen. An der zweiten Stufe 51 speist der Ausgang jeder ersten Stufe IL einen Eingang einer zweiten Stufe IL, so daß eine zweite Stufe IL für jeweils alle vier ersten Stufen IL's vorgesehen ist. Das Verhältnis von Schaltungen zwischen den Stufen hängt offensichtlich von der Anzahl der von jedem BIC handzuhabenden Eingangsströmen ab. Es ist zu beachten, daß jeder BIC-Block und jede IL- Stufe nicht notwendigerweise mit vier Eingängen und vier Ausgängen zu verknüpfen sind.
• In FIG. 9 sind die Verbindungen zwischen den verschiedenen Blöcken BIC nicht dargestellt worden, da deren Umfang mit steigender Anzahl von Blöcken physikalisch komplex wird. Jedoch kann die Anordnung für ein System mit 32 Eingangsströmen als zwei Sätze von acht Blöcken BIC1, BIC2 gemäß Darstellung in FIG. 7 angesehen werden, die mit zwei gleichen Sätzen von acht Blöcken verschaltet sind, die, falls dargestellt, mit BIC3, BIC4 bezeichnet würden. Jedoch würde der erste Ausgangsstrom vom ersten Block BIC2 (als erster am Kopf der vertikalen Reihe) direkt entgegengesetzt zum Block BIC3 abgegriffen, wobei sein zweiter Ausgangsstrom zum dritten Block BIC3 geführt würde, sein dritter Ausgangsstrom zum fünften Block BIC3 und sein vierter Ausgangsstrom zum siebten. In gleicher Weise würde der zweite Block weiter unten in der Reihe von BIC2 mit seinem ersten Ausgangsstrom zum zweiten Block unterhalb BIC3 verschaltet, mit seinem zweiten Ausgangsstrom zum vierten BIC3-Block usw., bis sämtliche Blöcke untereinander verbunden wären. Der wichtige Faktor besteht darin, daß die Bits in den ursprünglichen ankommenden Datenströmen so ausgetauscht werden, daß, falls N Eingangsströme zu verschachteln sind, der erste der Bitvertauschung unterzogenen Ströme, der einer IL-Schaltung zuzuführen wäre, in der Form 1, N+1, 2N+1 .... 7N+1, vorläge, der zweite in der Form 2, N+2, 2N+2 usw. vorläge und so fort. Dies bedeutet, daß die IL-Schaltungen dann die der Vertauschung unterzogenen Signale auf eine einfache Weise zur Erzielung des gewünschten byteverschachtelten Ausgangsstromes verschachteln können.

Claims (10)

1. Digitale Übertragungsvorrichtung zum Empfang mehrerer paralleler digitaler Eingangssignale (IN1 ... IN16) sämtlich auf einer Rate und zum Verschachteln von Mehrbitsequenzen einer vorbestimmten Länge von jedem der Eingangsdatenströme zu einem einzelnen Datenstrom einer höheren Rate, wobei die Vorrichtung mehrere Blöcke erster Stufe (BIC1) umfaßt, die jeweils dazu ausgelegt sind, mehrere der Eingangsdatenströme zu empfangen und eine gleiche Anzahl von Datenströmen auf derselben Bitrate, jedoch mit untereinander ausgetauschten Bits der ankommenden Datensignale auszugeben, ferner aufweisend mehrere zu den Blöcken erster Stufe identische Blöcke zweiter Stufe (BIC2), die jeweils mit den Blöcken erster Stufe (BIC1) zum Empfang der Ausgangsströme von diesen auf eine solche Weise verbunden sind, daß jeder Block zweiter Stufe mit einem Block erster Stufe über einen einzelnen Datenstrom so verbunden ist, daß die Blöcke sekundärer Stufe (BIC2) eine Mehrzahl digitaler Ausgangsdatenströme erzeugen, wobei die Bits der Ausgangsdatenströme noch weiter ausgetauscht sind, plus weitere Mehrzahlen sukzessiver Blöcke Nter Stufe identisch zur ersten und zweiten Stufe und eine Einrichtung (IL) zur Verschachtelung der Ausgangsdatenströme von den Endstufenblöcken (BIC2) zur Erzeugung des Ausgangsdatenstroms höherer Rate.

2. Vorrichtung nach Anspruch 1 und ferner dadurch gekennzeichnet, daß jeder Block erster Stufe (BIC1) mehrere erster Speichereinrichtungen (20.....23) umfaßt, die jeweils mit einem Eingangsdatensignal (IN1....IN4) verbunden sind und so wirksam sind, daß sie seriell sukzessive Bits dieses Signals speichern, und eine Einrichtung, die parallel jede der in den Speichereinrichtungen (20....23) gespeicherten Bitsequenzen in eine Mehrzahl zweiter Speichereinrichtungen (24....27) so einliest, daß die Bits der gespeicherten Sequenzen untereinander ausgetauscht werden, und eine Einrichtung (28) zum Lesen der Inhalte der zweiten Speichereinrichtungen in Serie, um vom Block die der Bitvertauschung unterzogenen Ausgangssignale vorzusehen.

3. Vorrichtung nach Anspruch 2, ferner dadurch gekennzeichnet, daß jede erste und zweite Speichereinrichtung (20....27) bistabile Schaltungen umfaßt, die in Serie verbunden sind, wobei die Anzahl seriell verbundener bistabiler Schaltungen in jeder Stufe gleich der Anzahl von Bits in den Mehrbitsequenzen ist.

4. Vorrichtung nach Anspruch 3, ferner dadurch gekennzeichnet, daß jede solche zweite Anordnung von Speichereinrichtungen (24....27) mit ihrer zugeordneten ersten Anordnung (20....23) durch erste Sätze von Gattern verbunden ist, wobei jeder solcher erste Satz von Gattern ein Paar NORGlieder umfaßt, deren Ausgänge einem dritten NOR-Glied zugeführt werden, dessen Ausgang mit dem Eingang der nächstfolgenden bistabilen Schaltung in dieser zweiten Anordnung verbunden ist.

5. Vorrichtung nach Anspruch 4 und ferner dadurch gekennzeichnet, daß das Paar NOR-Glieder jedes Satzes von Gattern an jeweiligen Eingängen Ausgangssignale von bistabilen Schaltungen in anderen verschiedenen der ersten Anordnungen von Speichereinrichtungen empfängt und Ausgangssignale von der letzten vorhergehenden bistabilen Schaltung in der zweiten Anordnung und Zeitsteuersignale, wobei die Zeitsteuersignale (cc), die an einem Eingang eines eines Paares von N0R-Gliedern empfangen wird, das Inverse des Zeitsteuersignals (cc) ist, das vom anderen NOR-Glied des Paares empfangen wird.

6. Vorrichtung nach Anspruch 5 und ferner dadurch gekennzeichnet, daß jeder Block (BIC1, BIC2) vier erste Speichereinrichtungen umfaßt, die jeweils mit einem individuellen Dateneingangssignal verknüpft sind, und vier zweite Speichereinrichtungen, die mit den ersten Speichereinrichtungen verbunden sind, wobei jeder Block so betriebswirksam ist, daß er die Bits der vier Dateneingangssignale auf eine solche Weise austauscht, daß jeder der vier Datenströme, die vom Block ausgegeben werden, Bits aus jedem der Dateneingangssignale enthält.

7. Vorrichtung nach Anspruch 6 und ferner dadurch gekennzeichnet, daß die Einrichtung (IL) zum Verschachteln der dem Bitaustausch unterzogenen Datensignale, die von einem einzelnen Block ausgegeben werden, mehrere bistabiler Schaltungen umfaßt, die in Serie geschaltet sind und zahlenmäßig der Anzahl von Datensignalen entsprechen, aufweist, eine Einrichtung zum Teilen der Basisbitrate der Datensignale durch die Anzahl der Datensignale und Sätze von Gattern, die mit jedem der bitverschachtelten Datensignale verbunden sind und durch die Teilungseinrichtung freigegeben werden.

8. Vorrichtung nach Anspruch 7 und ferner dadurch gekennzeichnet, daß jeder Satz von Gattern drei Gatter umfaßt, wobei zwei Gatter jedes Satzes mit verschiedenen verschachtelten Bitströmen verbunden sind und deren Ausgänge mit einem Eingang einer der seriell verbundenen bistabilen Schaltungen verbunden sind.

9. Vorrichtung nach Anspruch 6 und ferner dadurch gekennzeichnet, daß die Einrichtung zum Verschachteln der bitausgetauschten Datensignale, die von einem einzelnen Block ausgegeben werden, eine Einrichtung zum Teilen der Basisbitrate der Datensignale durch die Anzahl der Datensignale umfaßt, eine Gattereinrichtung, die mit jedem bitverschachtelten Datensignal verbunden ist und durch die Teilungseinrichtung gesteuert wird, und ein einzelnes Gatter, mit dem die Ausgänge sämtlicher Gattereinrichtungen verbunden sind.

10. Vorrichtung nach einem der vorhergehenden Ansprüche und ferner dadurch gekennzeichnet, daß mehr als zwei Stufen dieser Blöcke (BIC) für Bitaustauschsignale vorgesehen sind, wobei die dritte Stufe und jedwede darauffolgende Stufe dieselbe Anzahl von Blöcken wie die erste Stufe (BIC1) umfassen.