DE3007500A1 - Verfahren zum passivieren eines integrierten schaltkreises - Google Patents

Verfahren zum passivieren eines integrierten schaltkreises

Info

Publication number
DE3007500A1
DE3007500A1 DE19803007500 DE3007500A DE3007500A1 DE 3007500 A1 DE3007500 A1 DE 3007500A1 DE 19803007500 DE19803007500 DE 19803007500 DE 3007500 A DE3007500 A DE 3007500A DE 3007500 A1 DE3007500 A1 DE 3007500A1
Authority
DE
Germany
Prior art keywords
layer
integrated circuit
phosphorus
phosphosilicate glass
psg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803007500
Other languages
English (en)
Inventor
Martin Albert Blumenfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3007500A1 publication Critical patent/DE3007500A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Passivieren eines ein halbleitendes Substrat mit darin gebildeten Aktivzonen und Feldzonen enthaltenden integrierten Schaltkreises, bei dem das Substrat mit einer Isolierschicht bedeckt wird, in dieser Kontaktöffnungen gebildet werden und auf die Isolierschicht eine Phosphorsilikatglasschicht (im folgenden auch kurz "PSG-Schicht" genannt) aufgebracht wird, bei dem ferner sich über Aktivzonen des integrierten Schaltkreises erstreckende Teile der PSG-Schicht entfernt werden sowie die PSG-Schicht auf eine zum Runden ihrer Kanten bzw. Ränder ausreichende Temperatur erhitzt und auf die Oberfläche der PSG-Schicht eine sich als elektrischer Kontakt der unten liegenden halbleitenden Aktivzonen durch die öffnungen erstreckende Metallschicht aufgebracht wird. Insbesondere betrifft die Erfindung eine Passivier-Verbindung für ein eine Phosphorsilikatglasschicht enthaltendes Halbleiterbauelement und ein Verfahren zum Herstellen der Verbindung.
Es ist seit mehreren Jahren bekannt, beim Herstellen von Halbleiterbauelementen sowohl vor als auch nach dem Bilden von Kontaktöffnungen zu unten liegenden dotierten Halbleiterzonen eine PSG-Schicht auf die Oberfläche eines Halbleitersubstrats aufzuschmelzen. Solche dotierten, nachgeformten Glasschichten können wegen der jeweiligen Verfahren zu ihrem Herstellen als "Nachschmelzschichten" oder ttNachschmelzgläser" ("reflow layers1* oder "reflow glasses".}, bezeichnet werden. Bisherige Nachschmelzgläser waren mit etwa 7 bis 10 Gew.-% Phosphor dotiert und werden im allgemeinen durch chemisches Aufdampfen auf die jeweilige Oberfläche niedergeschlagen und durch Schmelzen auf der Oberfläche des Substrats verteilt, indem das Substrat in einen auf etwa 1050 bis 10750C
030038/0693
erhitzten Ofen mit in dessen Atmosphäre eingegebenen Phosphoroxychlorid (POCl^) gesetzt wird. Beim Schmelzen fließt das Glas und sickert in Poren und sonstige Hohlräume des Substrats, so daß dessen Oberflächenkontur geglättet wird und scharfkantige Oberflächentopologien gerundet werden.
Als Folge der Einwirkung des POCl,, wird die äußere Glasschicht im allgemeinen relativ hoch phosphorhaltig. Bisher wurde die viel Phosphor enthaltende Außenschicht im allgemeinen durch Ätzen oder durch Einsetzen des Substrats in kochendes Wasser entfernt.
Nach dem Aufschmelzen des Glases wird im allgemeinen eine Photolackschicht auf die Glasoberfläche aufgebracht und anschließend begrenzt. In dem Glas werden dann durch Ätzen Kontaktöffnungen gebildet. Dabei entstehen am oberen Rand der Öffnungen scharfe Kanten, zu deren Beseitigung das Glas zum zweiten Mal derart zum Fließen gebracht bzw. "nachgeschmolzen" wird, daß die scharfen Kanten geglättet und die steilen Ränder gerundet werden. Dadurch wird erreicht, daß irgendeine auf die Oberfläche des Substrats aufgebrachte Metallschicht auf gerundeten Konturen und nicht auf scharfen Kanten aufliegt. Das Nachschmelzen erfolgt regelmäßig in einer nicht oxidierenden Atmosphäre, z.B. in Stickstoff, während einer Zeitdauer von etwa 1 bis 10 Minuten bei einer Temperatur zwischen etwa 1050 und 11000C. Das Nachschmelzen von PSGrSchichten mit niedrigerem Phosphorgehalt erfordert höhere Temperaturen und/oder längere Zeit.
Bestimmte Arten der die Langzeit-Zuverlässigkeit von mit Aluminium metallisierten, integrierten Schaltkreisen beeinträchtigenden Aluminium-Korrosion gehen vermutlich
0*0036/0693
von in kondensiertem Wasserdampf gelöstem Phosphoroxid aus. Es ist daher wünschenswert, die Phosphor-Dotierstoff-Konzentration in den PSG-Schichten auf Werte unter 7 Gew.-% herabzusetzen. Jede Verminderung der Phosphor-Do tier stoff -Konzentration auf unter 7% hatte bisher jedoch ungünstige Rückwirkungen auf die topologisch^ Kontur, da die PSG-Schicht (Film) dann nicht mehr den Erfordernissen entsprechend fließt.
Es ist zwar bekannt, daß PSG-Schichten oder -Filme in Gegenwart von Wasserdampf leichtflüssiger werden, es war jedoch nicht zulässig, Dampf als Hilfsmittel beim Nachschmelzen der PSG-Schicht zu benutzen, da die Kontaktflächen während des Nachschmelzens freigelegt sind und der Dampf das in den Kontaktöffnungen freigelegte Silizium-Substrat erneut stark oxidieren würde. Außerdem würde das dotierte Glas durchdringender bzw. die Siliziumdioxid·/ Silizium-Grenzschicht im Bereich eines MOS-Kanals oder in einer Feld-Zone erreichender Wasserdampf Grenzflächenzustände hervorrufen, die nur schwer zu beheben bzw. aus dem Bauelement auszuglühen sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren eingangs genannter Art zu schaffen, mit dem es möglich ist, PSG-Schichten mit einem Phosphorgehalt von weniger als 7 Gew.% zu schaffen. Zudem liegt der Erfindung die Aufgabe zugrunde, bei Verwendung von PSG-Schichten mit mehr als 7 Gew.-% Phosphor das Aufschmelzen bzw. Nachschmelzen bei niedrigeren Temperaturen ausführen zu können. Die erfindungsgemäße Lösung besteht zum Erreichen beider Ziele darin, daß vor der PSG-Schicht zunächst eine undurchlässige Schicht auf die Isolierschicht aufgebracht wird, daß das Erhitzen zum Zwecke des Aufschmelzens in Gegenwart von Dampf erfolgt und daß die auf Aktivzonen des
010038/0693
integrierten Schaltkreises liegenden Teile der undurchlässigen Schicht nach dem Erhitzen entfernt werden. Insbesondere wird erfindungsgemäß vor dem Niederschlagen der PSG-Schicht eine als Dampfsperre wirkende Schicht, z.B. eine Siliziumnitrid-Schicht, auf die Oberfläche des Halbleitersubstrats aufgebracht.
Durch die Erfindung wird erreicht, daß die undurchlässige Schicht - d.h. die als Dampfsperre wirkende Schicht, z.B. aus Siliziumnitrid - eine Oxidation der darunterliegenden Halbleiterbereiche verhindert. Es kann daher eine PSG-Schicht mit einem Phosphorgehalt von weniger als 7 Gew.-% auf die Oberfläche der undurchlässigen Schicht, insbesondere Siliziumnitridschicht, aufgebracht und dann unter Mitwirkung von Dampf zum Schmelzen gebracht werden, ohne daß der Wasserdampf zur Silizium/Siliziumdioxid-Grenzschicht vordringen kann. Durch die Erfindung wird es also möglich, Wasserdampf zum Aufschmelzen der PSG-Schicht zu verwenden und das Aufschmelzen dadurch erheblich zu vereinfachen, ohne das Bilden von ungünstigen Oberflächenzuständen and ein Oxidieren der freigelegten Siliziumbereiche in Kauf nehmen zu müssen. Durch die Erfindung wird es in überraschend einfacher Weise sowohl möglich, PSG-Schichten mit weniger als 7 Gew.-% Phosphor an<ZH2ffiend~en_, als aiieh PSG-Schichten mit mehr als 7 Gew.-$ Phosphor - dann aber bei niedrigeren Temperaturen - auf die jeweilige Oberfläche aufzuschmelzen.
Zu den aufgezählten Vorteilen kommt bei erfindungsgemäßer Verwendung einer undurchlässigen Schicht unterhalb der PSG-Schicht unerwartet der weitere Vorteil hinzu, daß durch die Mitwirkung der undurchlässigen Schicht mögliche durch Fehler der PSG-Schichten begründete Kurzschlüsse zwischen Aluminiummetallisierung und dem unten liegenden
OtQO U/069 3
Substrat ausgeschlossen werden. Beispielsweise schließt ein unter der PSG-Schicht liegender Siliziumnitrid-Film das Entstehen solcher Kurzschlüsse aus.
Durch die Erfindung ergibt sich aber noch ein weiterer Vorteil, der darin besteht, daß bei Verwendung von Dampf beim Aufschmelzen der PSG-Schicht deren äußere Schicht durch den Dampf ausgelaugt wird, so daß der Phosphorgehalt herabgesetzt und die vorstehend genannten Probleme im Zusammenhang mit der Korrosion der Kontaktmetalle entsprechend vermindert werden.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 einen Querschnitt durch einen integrierten Schaltkreis ; und
Fig. 2 bis 5 Querschnitte durch den Schaltkreis gemäß Fig. in verschiedenen aufeinanderfolgenden Herstellurigsstufen.
In Fig. 1 wird ein Teil eines integrierten Schaltkreises 10 dargestellt. Dazu gehört ein erfindungsgemäß hergestellter Metall-Oxid-Halbleiter-Feldeffekttransistor 12 mit isoliertem Gate (MOS-IGFET). Der IGFET 12 wird in einem vorzugsweise aus N~-Silizium bestehenden Halbleiterkörper 14 hergestellt, in dem je eine sich bis zur Hauptfläche 20 des Körpers 14 erstreckende P+-leitende Source-Zone 16 und eine P+-Ieitende Drain-Zone 18 gebildet werden. Ein auf die Hauptfläche 20 aufzubringender Kanalisolator 20 erstreckt sich zwischen Source- und Drain-Zone 16, Da der Kanalisolator 22 vorzugsweise aus Siliziumdioxid
010038/0 693
besteht, wird er im folgenden auch als Kanaloxid 22 bezeichnet. Es können aber auch andere Materialien als Siliziumdioxid für den Kanalisolator benutzt werden; beispielsweise eignen sich auch Verbund-Isolatoren, die etwa aus Siliziumnitrid und Siliziumdioxid bestehen können. Das Kanaloxid 22 befindet sich oberhalb der Kanalzone und erstreckt sich von der Source- bis zur Drain-Zone 16, 18. Weitere Oxidzonen 26 liegen in der "Feldzone" des Bauelements 12 auf der Hauptfläche 20.
Mit dem Begriff "Feldzone" wird im vorliegenden Zusammenhang der außerhalb des Bereichs eines IGFETs 12 vorgesehene Bereich des integrierten Schaltkreises 10 bezeichnet, während der Begriff "Aktivzone" den für einen Igfet 12 vorgesehenen Bereich des integrierten Schaltkreises·10 definiert. Die Aktivzone umfaßt dabei auch die Kontaktzonen von Nicht-MOS-Bauelementen des integrierten Schaltkreises.
Auf dem Kanaloxid 22 befindet sich ein Metall-Gate 28, das vorzugsweise aus Aluminium besteht; es kann jedoch auch aus anderen Metallen bestehen oder aus Metall-Systemen, z.B. als "Dreifach-Metall" aus Titan, Platin und Gold, zusammengesetzt sein. Auf dem Feldoxid 26 liegt eine aus einer Siliziumnitrid-Schicht 30 mit darauf aufgebrachter Phosphörsilikatglas-Schicht (PSG-Schicht) 32 bestehende Verbundschicht.
Auf der PSG-Schicht 32 liegen vorzugsweise aus Aluminium bestehende metallische Querverbindungen 34. Die PSG-Schicht 32 besitzt im Verhältnis zu den scharfen Kanten 38 der unten liegenden Siliziumnitrid-Schicht 30 relativ glatt gerundete Kanten 36. Die metallischen Querverbindungen werden somit auf die sanft bzw. fließend konturierte
030038/0693
Topologie der PSG-Schicht 32 und nicht auf die kantigen Stufen der Siliziumnitrid-Schicht 30 aufgebracht. Abschließend wird die Oberfläche des integrierten Schaltkreises 10 von einer beispielsweise etwa 600 Nanometer dicken, Kontaktfeldöffnungen 42 aufweisenden Schutzoxid-Schicht 40 abgedeckt.
Anhand der Fig. 2 bis 5 wird ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens beschrieben. Der Einfachheit halber zeigen die Querschnitte in den Fig. 2 bis 5 nur die Konfiguration in der Zeichnungsebene.
Bei dem bevorzugten Ausfuhrungsbeispiel des erfindungsgemäßen Verfahrens wird von einem Halbleiterkörper 14 mit N~-leitendem (100)-Silizium ausgegangen. In dem Halbleiterkörper 14 werden eine P+-leitende Source-Zone 16 und eine P+-leitende Drain-Zone 18 nach irgendeinem in der Halbleitertechnik bekannten Verfahren hergestellt. Beispielsweise kann auf der Hauptfläche 20 des Halbleiterkörpers 14 eine Oxidschicht thermisch aufgewachsen und dann mit einer Fotolackschicht bedeckt werden. Der Fotolack kann dann begrenzt und entwickelt sowie als Ätzmaske zum Abtragen freiliegender Bereiche der Oxidschicht von der Hauptfläche 20 benutzt werden. Die verbleibenden Teile der Oxidschicht können dann in üblicher Weise als Diffusionsmaske benutzt werden. Im weiteren Verlauf des Verfahrens kann die Oxidschicht wieder abgestreift und durch eine neue, thermisch auf der Hauptfläche 20 aufzuwachsende Oxidschicht 26 ersetzt werden, so daß sich die Struktur nach Fig. 2 ergibt.
Gemäß Fig. 3 werden nun oberhalb der Source- und Drain-Zonen 16, 18 Kontaktöffnungen 21 bzw. 23 begrenzt und gebildet. Durch das Herstellen der Kontaktöffnungen 21,
0SQ038/0693
- ίο -
23 wird der zwischen Source- und Drain-Zone 16, 18 liegende Teil der Oxid-Schicht 26 von ihrem übrigen Bereich getrennt. Im folgenden wird daher der zwischen Source- und Drain-Zone 16, 18 liegende Teil der Oxid-Schicht 26 als Kanal-Oxid- 22 "bezeichnet, während auf die restlichen Teile der Oxid-Schicht 26 mit uFeldoxid" Bezug genommen wird.
Als nächstes wird eine Siliziumnitrid-Schicht 30 (SiJN. ) auf der Oberfläche der zum Teil fertiggestellten Struktur 10 niedergeschlagen. Die Siliziumnitrid-Schicht 30 kann auf irgendeine gewünschte Weise, z.B. durch Reaktion von Silan mit Ammoniak bei etwa 8000C, abgeschieden werden. Die Reaktion wird solange fortgesetzt, bis die Siliziumnitrid-Schicht 30 auf eine Dicke von etwa 60 Nanometer (nm) angewachsen ist. Die Siliziumnitrid-Schicht 30 stellt eine undurchlässige Sperre auf der Oberfläche des integrierten Schaltkreises 10 dar und verhindert aus solche eine Oxidation der beim Bilden der Kontaktöffnungen 21, freigelegten Source- und Drain-Zonen 16, 18.
Wie gezeigt wird, werden die über Feldzonen des integrierten Schaltkreises 10 liegenden Teile der Siliziumnitrid-Schicht 30 nicht entfernt, um zu erreichen, daß der integrierte Schaltkreis 10 auf seiner Oberfläche einen luftdichten Abschluß erhält. Durch das Verfahren wird auf diese Weise ein langfristig verläßlich arbeitender integrierter Schaltkreis geschaffen. Die auf Aktivzonen des integrierten Schaltkreises 10 liegenden Teile der Siliziumnitrid-Schicht 30 werden dagegen im Verlauf des Verfahrens abgetragen, damit der Kanalisolator 22 schließlich nur aus einer einzigen Schicht aus Siliziumdioxid besteht. Wenn nicht ein Speicher, z.B. ein Metall-Nitrid-
030038/069 3
Oxid-Halbleiter-Bauelement (MNOS-Bauelement) hergestellt werden soll, ist nämlich im allgemeinen eine Siliziumdioxid/Siliziuimitrid-Verbundschicht als Kanalisolator nicht erwünscht, da eine solche Verbundschicht in der Kanalzone dazu neigt, Ladung zu speichern, wodurch das Bauelement langfristig unzuverlässig wird. Wenn jedoch beabsichtigt ist, ein MNOS-Bauelernent herzustellen, werden auch Mittel zum Aufgeben und Löschen zusätzlicher Ladungen an der Siliziumnitrid/Siliziumdioxid-Grenzschicht vorgesehen.
Nach dem Abscheiden der Siliziumnitrid-Schicht 30 wird eine PSG-Schicht 32 mit einer Phosphorkonzentration zwischen 5 und 7 Gew.-% bei einer Temperatur von etwa 4000C auf der Oberfläche der Siliziumnitrid-Schicht 30 niedergeschlagen. Die PSG-Schicht 32 wird vorzugsweise durch Reaktion von Silan mit Phosphin gebildet. Nach dem Herstellen der PSG-Schicht 32 werden in dieser Schicht gemäß Fig. 4 öffnungen 33 oberhalb der Aktivzonen des integrierten Schaltkreises 10 gebildet.
Die Öffnungen 33 werden vorzugsweise nach dem Begrenzen mit Hilfe üblicher Photolithographie-Verfahren durch Ätzen mit gepufferter Flußsäure hergestellt. Dieses Flußsäure-Ätzen hört bei Erreichen der Siliziumnitrid-Schicht 30 auf.
Nach dem Ätzen der PSG-Schicht 32 besitzt die bis dahin hergestellte Struktur dort scharfe Kanten, wo die öffnungen 33 in die PSG-Schicht 32 hineinführen. Zum Runden dieser scharfen Kanten und zum entsprechenden Verbessern der Topologie der Oberfläche des integrierten Schaltkreises 10 wird die PSG-Schicht 32 für etwa 15 Minuten
010038/0693
in einer Dampf enthaltenden Atmosphäre auf etwa 105O0C erhitzt. Bei diesem Verfahrensschritt «fließt" die PSG-Schicht 32, so daß die sanft konturierten Kanten 36 gemäß Fig. 5 entstehen, auf die Metall aufgebracht werden kann. Es ist also möglich, eine PSG-Schicht 32 mit weniger als 7 Gew.-% Phosphor zu verwenden und trotzdem einen ausreichenden "Fluß" in relativ kurzer Zeit bei 10500C zu erreichen,-weil die Atmosphäre Dampf enthält.
Eine Dampf enthaltende Atmosphäre kann aber nur angewendet werden, weil erfindungsgemäß die undurchlässige Siliziumnitrid-Schicht 30 vorgesehen ist. Die Siliziumnitrid-Schicht 30 schützt nämlich unter anderem die im Bereich der Kontaktöffnungen 21 und 23 freigelegten Source- und Drain-Zonen 16, 18 vor thermischer Oxidation. Auch das bereits existierende Kanaloxid 22 wird durch die Siliziumnitrid-Schicht 30 vor weiterer Oxidation geschützt. Das erfindungsgemäße Verfahren ermöglicht es also, eine Dampfatmosphäre beim Aufschmelzen einer PSG-Schicht 32 zu verwenden, die eine hinreichende Menge Phosphor zum Fließen und Gettern aber nicht soviel Phosphor enthält, daß Schwierigkeiten betreffend die Langzeit-Zuverlässigkeit, z.B. infolge von "Schwarzmetallw-Problemen, entstehen. Ein weiterer durch das erfindungsgemäße Verfahren erzielter Vorteil besteht darin, daß durch das Dampf-Schmelzen der PSG-Schicht 32 Verunreinigungen der äußeren Fläche der Schicht 32 bei dem durch Dampf unterstützten Aufschmelzen ausgelaugt bzw. herausgelöst werden.
Nach dem Fließen unter Dampf wird der Ofen für etwa 15 Minuten mit Stickstoff gespült. Daraufhin wird der Halbleiterkörper 14 in den sogenannten "weißen Elefanten", einem Rohr am Ende des Ofens, gezogen; dort wird der Halbleiterkörper 14 in einer Stickstoffatmosphäre gekühlt.
»10038/0693
Nach dem Herausnehmen des Halbleiterkörpers 14 aus dem Ofen werden die innerhalb der Öffnung 33 liegenden Teile der Siliziumnitrid-Schicht 30 durch Einsetzen des Körpers 14 in eine eine Mischung von Phosphorsäure (Η,ΡΟ.) mit 10% oder weniger Schwefelsäure (HpSO.) enthaltende und auf etwa 16O°C erhitzte Ätzlösung entfernt, indem das Ätzen solange fortgesetzt wird, bis sich die Kontaktöffnungen 33 bis zur Hauptfläche 20 und zum Gate-Oxid erstrecken.
Fakultativ kann als nächstes ein Anlassen in einem aus einer Mischung von Wasserstoff und Stickstoff bestehenden Formiergas bei etwa 7600C während 16 Stunden stattfinden. Anschließend kann der Halbleiterkörper 14 in gepufferte Flußsäure getaucht werden, um jedes auf der Hauptfläche 20 gebildete Oxid abzutragen.
Um die Struktur gemäß Fig. 5 zu erreichen, wird nun eine Metallschicht 34, z.B. aus Aluminium, auf die Oberfläche des Bauelements 12 aufgedampft. Mit Hilfe einer Fotolithografie-Technik wird die Metallschicht 34 so begrenzt, daß sich die■verschiedenen IGFETs des integrierten Schaltkreises 10 koppelnde Querverbindungen ergeben. Dann wird eine Schutzoxidschicht 40 mit einer Dicke von etwa 1000 nm auf der Oberfläche des gesamten integrierten Schaltkreises 10 hergestellt und es werden in der Schutzoxid-Schicht 40 ebenfalls mit Hilfe der Fotolithografie Kontaktfeld-Öffnungen 42 begrenzt und gebildet. Das Herstellen des passivierenden Oxids und der Kontaktfeld-Öffnungen erfolgt auf in der Praxis übliche Weise und wird in den Figuren nicht gezeigt.
Die Erfindung ist zuvor anhand eines Verfahrens zum Herstellen eines integrierten MOS-Schaltkreises 10 mit Aluminium-Gate beschrieben worden. Sie kann mit Vorteil
IIQ03I/0693
aber auch in der Technologie zum Herstellen von NMOS-, CMOS- oder Bipolar-Bauelementen angewendet werden.
Das erfindungsgemäße Verfahren wurde außerdem zwar unter besonderer Darlegung der Vorteile "beschrieben, die sich daraus ergeben, daß eine PSG-Schicht mit vermindertem Phosphorgehalt auf die jeweilige Oberfläche aufzuschmelzen ist, für den Fachmann ist damit aber klar, daß der beim Aufschmelzen der PSG-Schicht anwesende Dampf nicht nur ermöglicht, den Phosphorgehalt bei vorgegebener Temperatur herabzusetzen, sondern auch die Fließtemperatur der PSG-Schicht bei vorgegebenem Phosphorgehalt herabzusetzen. Das erfindungsgemäße Verfahren kann daher vorteilhaft auch zum Herstellen strahlungsgehärteter integrierter Schaltkreise angewendet werden, bei denen die Bearbeitungstemperatur so niedrig wie möglich gehalten wird« Die strahlungsgehärteten integrierten Schaltkreise können daher eine bei weniger als 100O0C auf die jeweilige Oberfläche aufgeschmolzene PSG-Schicht besitzen, indem PSG-Material mit ausreichendem Phosphorgehalt zum Schmelzen bei der niedrigen Temperatur in Gegenwart von Dampf aufgebracht wird. Beispielsweise kann eine 10 Gew„-% Phosphor enthaltende PSG-Schicht schon bei etwa 9500C zum Fließen gebracht werden. Ein Gehalt von 10 Gew.-% Phosphor ist zwar höher als der eingangs angegebene Anteil, er ermöglicht es aber, eine bei der zum Herstellen von strahlungsgehärteten integrierten Schaltkreisen zugelassenen niedrigen Temperatur aufzuschmelzende PSG-Schicht zu bilden. Die Erfindung bringt auch Vorteile bei ihrer Anwendung zum Herstellen bipolarer integrierter Schaltkreise, bei denen PSG-Schichten mit relativ hohem Phosphorgehalt bei entsprechend relativ niedrigen Temperaturen, bei denen unerwünschte Seitendiffusion noch nicht auftritt, aufzuschmelzen sind»
Leerseite

Claims (4)

  1. Dr.-Ing. Reimap König -■- Dipl.-lng. Klaus Bergen Ceeilienallee 76 4 Düsseldorf 3O Telefon 452OOB Patentanwälte
    26. Februar 1980 33 358 B
    RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.)
    "Verfahren zum Passivieren eines integrierten Schaltkreises"
    Patentansprüche;
    Verfahren zum Passivieren eines ein halbleitend.es Substrat mit darin gebildeten Aktivzonen und Feldzonen enthaltenden integrierten Schaltkreises, bei dem das Substrat mit einer Isolierschicht bedeckt wird, in dieser Kontaktöffnungen gebildet werden und auf die Isolierschicht eine Phosphorsilikatglasschicht (PSG-Schicht) aufgebracht wird, bei dem ferner sich über Aktivzonen des integrierten Schaltkreises erstreckende Teile der Phosphorsilikatglasschicht entfernt werden, sowie die Phosphorsilikatglasschicht auf eine zum Runden ihrer Kanten ausreichende Temperatur erhitzt und auf die Oberfläche der Phosphorsilikatglasschicht eine sich als elektrischer Kontakt der unten liegenden halbleitenden Aktivzonen durch die öffnungen erstreckende Metallschicht aufgebracht wird, dadurch gekennzeichnet , daß vor der Phosphorsilikatglasschicht (32) zunächst eine undurchlässige Schicht (30) auf die Isolierschicht (26) aufgebracht wird, daß das Erhitzen in Gegenwart von Dampf erfolgt und daß die auf Aktivzonen des integrierten Schaltkreises (10) liegenden Teile der undurchlässigen Schicht (30) nach dem Erhitzen entfernt werden.
    030038/0693
    .::;.-;;; ; 3OO75oo
    -Z-
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Phosphorsilikatglasschicht (32) mit weniger als 7 Gew.-% Phosphor verwendet und die Wärmebehandlung bei einer Temperatur von mehr als 95O0C durchgeführt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß eine Phosphorsilikatglasschicht (32) mit mehr als 7 Gew.-% Phosphor verwendet und die Wärmebehandlung bei einer Temperatur von weniger als etwa 10000C durchgeführt wird.
  4. 4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß als undurchlässige Schicht (30) eine Wasserdampfsperre, insbesondere eine Siliziumnitrid-Schicht (SiJT,-Schicht), verwendet wird.
    010038/0693
DE19803007500 1979-03-05 1980-02-28 Verfahren zum passivieren eines integrierten schaltkreises Withdrawn DE3007500A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1710079A 1979-03-05 1979-03-05

Publications (1)

Publication Number Publication Date
DE3007500A1 true DE3007500A1 (de) 1980-09-18

Family

ID=21780714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803007500 Withdrawn DE3007500A1 (de) 1979-03-05 1980-02-28 Verfahren zum passivieren eines integrierten schaltkreises

Country Status (7)

Country Link
JP (1) JPS55121669A (de)
DE (1) DE3007500A1 (de)
FR (1) FR2451103A1 (de)
GB (1) GB2044533B (de)
IT (1) IT1140645B (de)
NL (1) NL8001310A (de)
YU (1) YU61180A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130666A1 (de) * 1981-08-03 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht
DE3131050A1 (de) * 1981-08-05 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren unter verwendung einer aus phosphorsilikatglas bestehenden obewrflaechenschicht auf dem zwischenoxid zwischen polysiliziumebene und metall-leiterbahnebene
DE3133516A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542037A (en) * 1980-04-28 1985-09-17 Fairchild Camera And Instrument Corporation Laser induced flow of glass bonded materials
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials
JPS581878A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 磁気バブルメモリ素子の製造方法
JPS5898934A (ja) * 1981-12-08 1983-06-13 Matsushita Electronics Corp 半導体装置の製造方法
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
JPH088246A (ja) * 1994-06-21 1996-01-12 Nippon Motorola Ltd 半導体装置の金属配線形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627598A (en) * 1970-02-05 1971-12-14 Fairchild Camera Instr Co Nitride passivation of mesa transistors by phosphovapox lifting
US3917495A (en) * 1970-06-01 1975-11-04 Gen Electric Method of making improved planar devices including oxide-nitride composite layer
US3943621A (en) * 1974-03-25 1976-03-16 General Electric Company Semiconductor device and method of manufacture therefor
US4005240A (en) * 1975-03-10 1977-01-25 Aeronutronic Ford Corporation Germanium device passivation
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130666A1 (de) * 1981-08-03 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen integrieter mos-feldeffekttransistoren mit einer phosphorsilikatglasschicht als zwischenoxidschicht
DE3131050A1 (de) * 1981-08-05 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren unter verwendung einer aus phosphorsilikatglas bestehenden obewrflaechenschicht auf dem zwischenoxid zwischen polysiliziumebene und metall-leiterbahnebene
DE3133516A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren

Also Published As

Publication number Publication date
IT8020023A0 (it) 1980-02-19
NL8001310A (nl) 1980-09-09
IT1140645B (it) 1986-10-01
JPS55121669A (en) 1980-09-18
FR2451103A1 (fr) 1980-10-03
GB2044533A (en) 1980-10-15
GB2044533B (en) 1983-12-14
YU61180A (en) 1983-02-28
IT8020023A1 (it) 1981-08-19

Similar Documents

Publication Publication Date Title
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2620155C2 (de)
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE3311635C2 (de)
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2112114C3 (de) Verfahren zur Herstellung eines Hochfrequenz-Planar-Siliziumtran sistors

Legal Events

Date Code Title Description
8130 Withdrawal