DE2752335C3 - Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal - Google Patents

Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal

Info

Publication number
DE2752335C3
DE2752335C3 DE2752335A DE2752335A DE2752335C3 DE 2752335 C3 DE2752335 C3 DE 2752335C3 DE 2752335 A DE2752335 A DE 2752335A DE 2752335 A DE2752335 A DE 2752335A DE 2752335 C3 DE2752335 C3 DE 2752335C3
Authority
DE
Germany
Prior art keywords
zone
layer
gate
conductivity type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2752335A
Other languages
English (en)
Other versions
DE2752335B2 (de
DE2752335A1 (de
Inventor
Kiyoshi Aoki
Hisao Kamo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2752335A1 publication Critical patent/DE2752335A1/de
Publication of DE2752335B2 publication Critical patent/DE2752335B2/de
Application granted granted Critical
Publication of DE2752335C3 publication Critical patent/DE2752335C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal, mit einer stark dotierten Drain-Zone eines ersten Leitungstyps, die an einer Oberfläche eines Halbleiterplättchens angeordnet ist, mit einer an die Drain-Zone angrenzenden, schwach dotierten Schicht des ersten Leitungstyps, die an einer Oberfläche eines Halbleiterplättchens angeordnet ist, mit einer an die Drain-Zone angrenzenden, schwach dotierten Schicht des ersten Leitungstyps, mit einer in die freie Oberfläche der schwach dotierten Schicht eingebrachten stark dotierten Source-Zone des ersten Leitungstyps, mit einer ebenfalls in die freie Oberfläche der schwach dotierten Schicht eingebrachten, die Source-Zone in der Oberfläche vollständig umgebenden Gate-Zone des entgegengesetzten Leitungstyps, mit Drain-, Source- und Gate-Elektroden und mit einer zur Source-EIektrode führenden Zuleitung, die einen Teil der Gate-Zone überquert und von dieser durch eine Isolierschicht getrennt ist.
Ein derartiger Sperrschicht-Feldeffekttransistor ist beispielsweise aus der britischen Patentschrift 1279395 bekannt. Zur Herstellung eines derartigen Feldeffekttransistors wird ein Verfahren verwendet, bei dem zur Herstellung der jeweiligen Zonen Masken verwendet werden. Dabei wird auf die Oberfläche eines Halbleiterplättchens eine Oxidschicht aufgebracht, von der wieder ein Teil selektiv entfernt wird, um die Oberfläche des Halbleiterplättchens netzartig freizusetzen. Durch Eindiffundieren von entsprechenden Dotierungsstoffen wird zunächst die Gate-Zone gebildet. Nach dem vollständigen Entfernen der
Oxidschicht wird eine neue Oxidschicht aufgebracht und an den Stellen geätzt, an denen die Source-Zone entstehen soll. Dann wird ein Teil der die Gate-Zone überdeckenden zweiten Isolierschicht entfernt, um die Gate-Elektroden und die Source-Elektroden anbringen zu können. Die Schwierigkeit dabei ist, daß die öffnungen in der zweiten Isolierschicht für das Anbringen der Gate-Elektroden nicht exakt an der Stelle der öffnungen in der ersten Isolierschicht angeordnet werden können, die zur Herstellung der Gate-Zone dienten. Wegen dieses Fehlers ist es notwendig, die Gate-Zone entsprechend größer zu machen, so daß die zum Anbringen der Gate-Elektroden dienenden öffnungen in der zweiten Isolierschicht auf alle Fälle in den Oberflächenbereich der Gate-Zone fallen. Durch diese Vergrößerung der Gate-Zone wird die Gate-Drain-Kapazität erhöht, wodurch sich die Hochfrequenzeigenschaften des Feldeffekttransistors verschlechtern. Im Hinblick auf eine kompakte Gestaltung und eine höhere Integration ist es außerdem nicht erwünscht, die Gate-Zone unnötigerweise auszuweiten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors der eingangs genannten Art zu schaffen, bei dem die für die Gate-Zone erforderlichen Flächen so klein wie möglich sind, um die Kapazität zwischen Gate und Drain zu verringern und die Hochfrequenzeigenschaften des Feldeffekttransistors zu verbessern.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
1. auf ein stark dotiertes Halbleiterplättchen vom ersten Leitungstyp, das die Drain-Zone bildet, die schwach dotierte Schicht vom ersten Leitungstyp als epitaktische Schicht abgeschieden wird, daß
2. in die Oberfläche der epitaktischen Schicht der Teil der Gate-Zone eingebracht wird, der von der Zuleitung zur Source-Elektrode überquert wird, daß
3. auf der Oberfläche der epitaktischen Schicht eine Isolierschicht gebildet wird, daß
4. in der Isolierschicht eine öffnung gebildet wird, die in ihrem Verlauf dem restlichen Teil der herzustellenden Gate-Zone entspricht und deren Enden den bereits hergestellten Teil der Gate-Zone überlappen, daß
5. der restliche Teil der Gate-Zone in der Oberfläche der epitaktischen Schicht hergestellt wird, indem man einen Dotierungsstoff des dem ersten Leitungstyp entgegengesetzten Leitungstyps durch die in der Isolierschicht ausgebildete Öffnung einführt, und daß in die öffnung der Isolierschicht eine Maskenschicht aus einer Substanz, die durch Ätzen ohne Beschädigung der Isolierschicht entfernt werden kann, eingebracht wird, um den restlichen Teil der Gate-Zone abzudecken, daß
6. in dem von der Gate-Zone umschlossenen Oberflächenbereich die Isolierschicht mit einer öffnung versehen wird und daß durch diese öffnung ein Dotierungsstoff zur Bildung der Source-Zone in die Oberfläche der epitaktischen Schicht eingebracht wird, daß
7. die in Schritt 5. hergestellte Maskenschicht entfernt wird, um die Oberfläche des restlichen Teils der Gate-Zone fre»zulegen, und daß
8. auf dem restlichen Teil der Gate-Zone die Gdte-EIektrode bzw. auf der Source-Zone die Source-Elektrode und über dem zuerst gebildeten Teil der Gate-Zone die Zuleitung zur > Source-Elektrode angebracht wird.
Dadurch, daß dieselbe öffnung in der Isolierschicht zur Herstellung der Gate-Zone und zum Anbringen der Gate-Elektrode verwendet wird, entsteht das vorher angesprochene Problem nicht, und die Gate-Zone n> kann sehr schmal gemacht werden. Diese schmale Gate-Zone führt zu einer verringerten Kapazität und zu besseren Hochfrequenzeigenschaften des Feldeffekttransistors.
Einzelne der vorstehend genannten Verfahrenste schritte sind zwar aus der DE-OS 2539021 bekannt, jedoch werden auch bei dem dort beschriebenen Verfahren die öffnungen, die zum Anbringen der Gate-Elektroden dienen, erst nach der Herstellung der Gate-Zone in der Isolierschicht angebracht, wodurch aufgrund aes damit verbundenen Fehlers wiederum die Gate-Zone breiter gemacht weiden muß. als es für eine Verbindung mit der Gate-Elekirode notwendig wäre.
In der folgenden Beschreibung wird in Verbindung J"> mit den Zeichnungen die Erfindung anhand von Ausführunjjibeispielen erläutert. Es zeigen
Fig. 1 A bis IE schematische Darstellungen zur Erläuterungeines bekannten Verfahrens zur Herstellung eines Feldeffekttransistors, wobei die Fig. 1E «) eine Draufsicht auf die in der Fig. ID gezeigte Ausführungsform darstellt,
Fig. 2 A bis 21 schematische Darstellungen zur Erläuterung des erfindungsgemäßen Verfahrens zur Herstellung von Feldeffekttransistoren gemäß einer η ersten Ausführungsform der Erfindung, wobei die Fig. 2C, 2E, 2G und 2i Draufsichten bezüglich der Fig. 2B, 2D, 2F und 2H darstellen, und
Fig. 3 A bis 5G schematische Darstellungen zur Erläuterung einer zweiten Ausführungsform des erjo findungsgemäüen Verfahrens in seinen einzelnen Verfahrensstufen.
Zunächst soll ein bekanntes Verfahren zur Herstellung von Feldeffekttransistoren anhand der Fig. IA bis 1E kurz dargestellt werden.
4Ί Zunächst wird eine n-Siliciumschicht 12 mit niedriger Störstellenkonzentration auf einem n*-Siliciumsubstrat 11 unter Ausbildung einer Drain-Zone mittels des Aufwachsverfahrens gebildet. Danach wird die Oberfläche der n-Siliciumschicht 12 unter Bildung Vi eines Siliciumoxidfilms 13oxidiert (Fig. IA). Danach wird ein Teil des Siliciumoxidfilms 13 selektiv entfernt, um die n-Siliciumschicht 12 netzartig freizusetzen. Hierauf werden p-Dotierungsstoffe, wie Bor, ehdii'uiidiert, um in der Siliciumschicht 12 eine p'-.-, Schicht 14 mit hoher Störstellenkonzentration unter Bildung einer Ga.e-Zone zu erhalten. Dies ist in Fig. IB dargestellt. Nach der vollständigen Entfernung der Maske aus dem Siliciumoxidfilm 13 von der Oberfläche der Siliciumschicht 12 wird ein anderer wi Siliciumoxidfilm i5 neu auf die Siliciumschicht 12 aufgebracht. Danach werden Teile des Siliciumoxid= films 15, die von der Gate-Zone umgeben sind, jeweils in Form eines Streifens entfernt und n-Dotierungsstoffe, wie beispielsweise Arsen, durch die entfernten hi Teile eindiffundiert, wobei der Siliciumoxidfilm 15 als Maske dient. DadurCn bildet sich auf der Oberfläche der n-Siliciumschicht 12 eine η+-Schicht 16 mit hoher Störstellenkonzentration aus, die eine Source-Zone
bildet. Dies ist aus Fig. IC ersichtlich. Ein Teil des die Gate-Zone 14 überdeckenden Siliciumoxidfilms
15 wird dann selektiv geätzt und entfernt. Danach werden Gate-Elektroden 14a und Source-Elektroden 16e an der Gate-Zone 15 und an der Source-Zonc
16 angebracht. Dies zeigt die Fig. 1 D. Dies erfolgt durch die entfernten Teile oder öffnungen zur Bildung der Source-Zone. Bei solchermaßen hergestellten Halbleiteranordnungen sind, wie aus Fig. 1E ersichtlich ist, die eine Draufsicht zeigt, die Gate-Elektroden 14a und die Source-Elektroden 16a in Form von ineinandergreifenden Kämmen ausgebildet. Ferner ist im Drain-Bereich 11 auch eine Elektrode 11« angeordnet, wie dies Fig. ID zeigt. Bei dem vorstchend beschriebenen Verfahren zur Herstellung eines Feldeffekttransistors mit vertikalem Kanal ist für die Bildung der Source-Zone eine öffnung im Siliciumoxidfilm für die Diffusion gleich groß wie die zur Anordnung der Elektroden benötiate öffnune. so daß ihre Breite auf die Minimalgrößefür die Source-Zone reduziert werden kann. Für die Gate-Zone 14 muß jedoch der Oxidfilm 15 nach dem Eindiffundieren der Dotierungsstoffe zur Bildung der Gate-Zone neu ausgebildet werden. Dies erfordert die Bildung einer öffnung zum Anbringen der Elektrode im Oxidfilm durch ein Fotoätzverfahren. Das bedeutet, daß die öffnung in dem zur Herstellung der Gate-Zone 14 dienenden Oxidfilm eine andere ist als jene öffnung, die zum Anbringen der Elektroden dient. Aus diesem Grunde muß die zur Herstellung der Gate-Zone dienende erste öffnung um einen Betrag größer gewählt werden, der den Fehler bei der Lokalisierung der zum Anbringen der Elektrode dienenden öffnung entspricht (Maskenausrichtungsfehler). Ist beispielsweise die Minimalgröße für die Herstellung der jeweiligen Zone 1,5 μπι und der Maskenausrichtungsfehler ±1,0 μπι, dann kann die öffnung im Bereich der Source-Zone 16 1.5 μπι betragen, während die öffnung im Bereich der Gate-Zone 14 wenigstens 3,5 μπι betragen sollte. Aus diesem Grunde wird die Fläche der Gate-Zone vergrößert, wodurch sich die Gate-Drain-Kapazität erhöht und das Hochfrequenzverhalten verschlech-
Anhand der Fig. 2 A bis 2 I soll nun eine erste Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Feldeffekttransistors beschrieben werden.
Eine n-Siliciumschicht 22 mit einer Stärke von etwa 5 μιτι und einer niedrigen Störstellenkonzentration (beipielsweise so niedrig wie 1 x 10" cm"3) wird auf einem n^-Silicmmsubstrat 21 mit einer Stärke von etwa 200 μπι und einer hohen Störstellenkonzentration, weiche die Drain-Zone darstellt, als epitaktische Schicht aufgebracht Die Oberfläche der Siliciumschicht 22 wird unter Bildung eines Siliriumdioxidfilms 23 mit einer Dicke von etwa 300 nm oxidiert. Dies ist in Fig. 2 A dargestellt. Anschließend wird ein Teil des Oxidfilms 23 seitlich entfernt, und zwar in Form eines Streifens unter Bildung einer öffnung 23a und Freilegung eines TeOs der Siliciumschicht 22. Unter Verwendung des Oxidfilms 23 als Maske wird ein p-Dotierungsstoff, wie Bor, in die Siliehimschicht 22 unter Bildung einer ρ+-Schicht 24a mit hoher Störstellenkonzentration eindiffundiert, die einen Teil einer Gate-Zone bildet, wie dies aus Fig. 2B und 2C ersichtlich ist. Anschließend wird der Oxidfilm 23 ganz von der Oberfläche der Siliciumschicht 22 entfernt und ein anderer Siliciumdioxidfilm 25 neu auf der freigelegten Oberfläche der Siliciumschicht 22 ausgebildet. Ein Teil des Oxidfilms 25 wird selektiv geätzt und in Form eines umgedrehten Buchstabens E entfernt, dessen Enden über der p^-Schicht 24a lie ■ gen, wodurch ein Teil der Siliciumschicht 22 f reigelegi wird. Auf dem Oxidfilm 25 sowie auf dem freigelegter Teil der Siliciumschicht 22 wird ein mit Bor dotiertei Siliciumoxidfilm (BSG) 20 ausgebildet, der erhitzi wird, damit das Bor des dotierten Oxidfilms 20 in die
in Siliciumschicht 22 durch die entfernten Teile de« Oxidfilms 25 diffundiert und auf diese Weise eine ρ'-Schicht 24b in Form eines umgedrehten Buchstaben E bildet, dessen Endteile die ρ'-Schicht 24i überlappen. Dies ist in Fig. 2D und 2E illustriert
• · Diese ρ' -Schicht 24b und die vorgenannte ρ * -Schichl 24a bilden eine gitterförmige Gate-Zone 24. Danach werden Teile beider Oxidfilme 20 und 25, die vor der Gate-Zone 24 umgeben sind, jeweils selektiv ir Form eines Streifens entfernt, um die Siliciumschichi
-■> 22 freizulegen. Ein n-Störstoff, wie Arsen, wird durrr diese entfernten Teile in die Siliciumschicht 22 eindif fundiert, wodurch sich η *-Schichten 26 mit hohei Störstoff konzentration (10" cm ' und darüber) untei Bildung einer Source-Zone ergeben. Dies ist ir
:■■> Fig. 2F und 2G gezeigt. Anschließend wird die BSG-Schicht 20 von der Oberfläche des Oxidfilms 2i und der ρ *-Schicht 24fc entfernt, und Source-Elektroden 27 und Gate-Elektroden 28 werden auf dei gesamten Oberfläche der Source-Zone 26 und de<
v< Teils 24b der Gate-Zone ausgebildet. Dies ist au? Fig. 2H und 21 ersichtlich. Die Sourcc-Elektroder 27 erstrecken sich über den Teil 24a der Gate-Zone von dem sie durch den Oxidfilm 25 getrennt sind, und sind zu einer gemeinsamen Elektrodenbahn 27a ver-
r. bunden. Die Gate-Elektroden 28 erstrecken sich ir umgekehrter Richtung wie die Source-Elektroder und sind zu einer gemeinsamen Elektrodenbahn 28a verbunden. In Fig. 2H bezeichnet 29 eine Drain-Elektrode, die auf der Unterseite der Drain-Zone 21
4.1 vorgesehen ist.
Bei der vorbeschriebenen Herstellungsweise wird eine öffnung zur Bildung des Teils 24i> der Gate-2o"" "u"h ""T Hüd'T;" d**r G2te-E!?ktrod?" 28 vorwendet, so daß die Breite des größeren Teils 24b dei
j . Gate-Zone im wesentlichen auf dieselbe Breite wie die der Source-Zone reduziert werden kann. Eine Halbleiteranordnung mit einer so schmalen Gate-Zone weist eine verringerte Kapazität und bessere Hochfrequenzeigenschaften auf.
>o Nachstehend wird eine andere Ausführungsform des erfindungsgemäßen Verfahrens unter Bezugnahme auf Fig. 3 A bis 3G beschrieben.
In gleicher Weise wie bei der vorgenannten Ausfühmngsform wird eine n-SUichrmschicht 32 mit nied-
riger Störstellenkonzentration auf einem n+-Süiciumsubstrat 31, das eine Drain-Zone darstellt, als epitaktische Schicht aufgebracht. Anschließend wird die Oberfläche der Sfliciumschicht 32 unter Bildung eines Siliciumoxidfilms 33 mit einer Dicke von etwa
bo 300 nm ausgebildet. Dies ist in Fig. 3 A gezeigt. Eir Teil des Oxidfilms 33 wird in Form eines Streifens entfernt, um einen korrespondierenden Teil auf dei Siliciumschicht 32 freizulegen. Unter Verwendung des Oxidfilms 33 als Maske werden p-Dotierungsstoffe
b5 wie Bor, in die Süiciumschicht 32 unter Bildung einei P+-Zone 34fl eindiffundiert, wodurch ein Teil dei Gate-Zone gebildet wird. Dies ist in Fig. 3 B gezeigt Danach wird der Oxidfilm 33 insgesamt von dei
Oberfläche der Siliciumschicht 32 entfernt und ein Siliciumnitridfilm (Si1N4-FiIm) 35 auf die gesamte Oberfläche c'er Schicht 32 aufgedampft. Anschließend werden die Teile des Si3N4-FiImS 35 außer auf den Teilen, die später die Source-Zone und eine zweite P +-Zone zur Bildung der restlichen Gate-Zone bildpn, geätzt und von der Oberfläche der Siliciumschicht 1,2 entfernt, wie dies in Fig. 3C gezeigt ist. Unter Verwendung des Si,N4-Films 35 als Maske wird die freiliegende Oberfläche der Siliciumschicht 32 einschließlich der Oberseite der ersten ρ'-Zone 34a bis zu einer Tiefe von etwa 0,3 μπι geätzt, wie dies aus Fig. 3D ersichtlich ist Anschließend wird der abgeätzte Teil oxidiert, um einen selektiven SiO2-FiIm 36 oberhalb der Siliciumschicht 32 zu bilden. Anschlie-Bend wird der Teil des Si1N4-FiImS 35 oberhalb jener Teile außer jenem, der nachher die Source-Zone bildet, geätzt und entfernt. Folglich ist die Siliciumschicht 3Z in r-orm eines Buchstaben E freigelegt, in der die zweite ρ *-Zone nachträglich gebildet wird. Auf die Isolierfilme 35 und 36 sowie auf den freigelegten Teil der Siliciumschicht 32 wird ein mit Bor dotierter SiIiciumoxidfilm (BSG-FiIm) 37 aufgedampft, der erhitzt wird, damit das im BSG-FiIm 37 enthaltene Bor in die Siliciumschicht 32 diffundiert und auf diese Weise die zweite ρ *-Zone 34b bildet. Dies ist in Fig. 3 E dargestellt. Die zweite ρ * -Zone 34b hat die Form des Buchstabens E und bildet die Gate-Zone in geschlossener Form zusammen mit der streifenförmigen ersten p*-Zone 34a. Anschließend werden Teile der Isolier-• ■!me 35 und 27, die von der Gate-Zone umgeben werden, in Form eines Streifens entfernt, um die Siliciumschicht 32 teilweise freizulegen. Ein n-Dotierungsstoff, wie Arsen, wird durch diese entfernten Teile in die Siliciumschicht 32 diffundiert, wodurch sich eine η+-Schicht 38 als Source-Zone ausformt. Dies ist in Fig. 3F gezeigt. Ferner wird die BSG-Schicht 37 auf der zweiten p+-Zone 34b der Gate-Zone entfernt, um die Zone 34b freizulegen, und Gate-Elektroden 39 und Source-EIektroden 40 werden, wie dies aus Fig. 3G ersichtlich ist, auf der Zone 34b der Gate-Znne bzw der Sniirrp.-7nnp 3R auscrpbildet. Eine Drain-Elektrode 41 wird auf der Unterseite des Substrates 31 vor oder nach der Ausbildung der Source- und Gate-Elektroden vorgesehen und auf diese Weise der Kanal-FET vervollständigt.
Bei dem vorgenannten Herstellungsverfahren wird eine Gate-Zone erhalten, die aus einem ersten Teil besteht, der sich quer zu den Source-EIektroden erstreckt, und einem zweiten Teil, der praktisch als Gate wirkt. Diese Teile werden in unterschiedlichen Verfahrensstufen gebildet. Der erste Teil bewirkt nur die Verhinderung des Einfließens eines unkontrollierten Stroms von der Seite. Deshalb brauchen die Diffu sionsverfahren zur Ausbfldung der respektiven Teile nicht unter gleichen Bedingungen durchgeführt zu werden und es können unterschiedliche Diffusionsarbeitsweisen, Dotierungsstoffe, Konzentrationen und Diffusionstiefen angewandt werden. Beispielsweise liegt die Dotieningsstoffkonzentration der Gate-Zone im allgemeinen bei einem ziemlich hohen Wert (etwa 1 x 1O20CtTT1), obwohl eine sehr hohe Konzentration für die erste Diffusion, d. h. für den ersten Teil, nicht erforderlich ist. Bei dem zweiten beschriebenen Verfahrsn wird, wenn eine hohe Konzentration bei der ersten Diffusion angewandt wird und das Silicium mittels einer oft angewandten Lösungsmischung aus Flußsäure, Salpetersäure und Essigsäure, geätzt wird, die Ätzgeschwindigkeit in den Diffusionsteilen allein erhöht, was zu einer Niveaudifferenz zwischen diesen Diffusionssteilen und der Siliciumschicht führt. Dies führt zu unerwünschten Ergebnissen. Folglich sollte die Dotierungsstoffkonzentration des ersten Teils der Gate-Zone vorzugsweise niedriger sein als jene für den zweiten Teil. Bei einem Hochfrequenz-Feldeffekttransistor wird der Spalt zwischen Gate und Drain oftmals soweit wie möglich verringert, um die erforderliche Widerstandsspannung zu erhalten. Wird die erste Diffusion im Vergleich zur zweiten zu tief durchgeführt, wird der Abstand zwischen Gate und Drain in unerwünschter Weise reduziert. Aus diesem Grund sollte die erste Diffusion vorzugsweise etwas weniger tief als die zweite Diffusion ausgeführt werden.
Obwohl bei beiden vorgenannten Ausführungsformen des Verfahrens ein BSG-FiIm als Diffusionsquelle für den zweiten Teil der Gate-Zone verwendet wurde, kann jedoch auch Bornitrid (BN) oder das Ionenimplantationsverfahren für diesen Zweck angewandtwerden. In diesen Fällen muß jedoch die Oberfläche der Gate-Zone mit BSG oder einer anderen Substanz bedeckt werden, die durch Ätzen ohne Beschädigung des Oxidfilms entfernt werden kann, damit nicht die Dotierungsstoffe beim späteren Diffusionsprozeß zur Bildung der Source-Zone auch in die Gate-Zone diffundieren. Da die Source-Diffusion wesentlich weniger tief als die Gate-Diffusion durchgeführt wird, wird jedoch kein wesentlicher nachteiliger Effekt verursacht, wenn die n-Dotierungsstoffe mehr oder weniger aufgrund eines unvollständigen Maskierungseffektes in einen Teil der Gate-Zone ein-HiffiinHiprpn Dip Dntipnmgwtnffp für das Gate, sind nicht auf Bor beschränkt, es können auch Gallium und andere geeignete Substanzen eingesetzt werden. Bei dem Verfahren gemäß der zweiten Ausführungsform ist es wünschenswert, daß ein SiO2-FiIm mit sehr geringer Dicke von 50 bis 100 nm zwischen dem Si3N4-FiIm und der Siliciumschicht ausgebildet wird, um zu verhindern, daß die Siliciumschicht durch den Unterschied der Koeffizienten der thermischen Ausdehnung zwischen Film und Schicht zerstört wird. Bei dieser Ausführungsform ist es nicht erforderlich, daß die Oberfläche der Siliciumschicht geätzt wird.
Obwohl das erfindungsgemäße Verfahren hier im Detail nur unter Bezugnahme auf n-Kanal-FETs beschrieben wurde, ist es offensichtlich, daß auch Feldeffekttransistoren mit p-Kanälen hergestellt werden können und umfaßt werden. In diesem Fall sind phosphordotierte Oxide oder arsendotierte Oxide als Diffusionsquelle für das Gate geeignet.
Hierzu 4 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mii einem vertikalen Kanal, mit einer stark dotierten Drain-Zone eines ersten Leitungstyps, die an einer Oberfläche eines Halbleiterplättchens angeordnet ist, mit einer an die Drain-Zone angrenzenden, schwach dotierten Schicht des ersten Leitungstyps, mit einer in die freie Oberfläche der schwach dotierten Schicht eingebrachten stark dotierten Source-Zone des ersten Leitungstyps, mit einer ebenfalls in die freie Oberfläche der schwach dotierten Schicht eingebrachten, die Source-Zone in der Oberfläche vollständig umgebenden Gate-Zone des entgegengesetzten Leitungstyps, mit Drain-, Source- und Gate-Elektroden und mit einer zur Source-EIektrode führenden Zuleitung, die einen Tel1 der Gate-Zone überquert und von dieser durch eine Isolierschicht getrennt ist. dadurch gekennzeichnet, daß
1. auf ein stark dotiertes Halbleiterplättchen
(21) vom ersten Leitungstyp, das die Drain-Zone bildet, die schwach dotierte Schicht vom ersten Leitungstyp als epitaktische Schicht (22) abgeschieden wird, daß
2. in die Oberfläche der epitaktischen Schicht
(22) dei Teil (24a) der Gate-Zone (24) eingebracht wird, der von der Zuleitung zur Source-EIektrode (27) überquert wird, daß
3. auf dei Oberfläche der epitaktischen Schicht (22) eine Isoliti-schicl (25) gebildet wird, daß
4. in der Isolierschicht (25} .ine Öffnung gebildet wird, die in ihrem Verlauf dem restlichen Teil (24b) der herzustellenden Gate-Zone
(24) entspricht und deren Enden den bereits hergestellten Teil (24a) der Gate-Zone (24) überlappen, daß
5. der restliche Teil (24b) der Gate-Zone (24) in der Oberfläche der epitaktischen Schicht (22) hergestellt wird, indem man einen Dutierungsstoff des dem ersten Leitungstyp entgegengesetzten Leitungstyps durch die in der Isolierschicht (25) ausgebildete Öffnung einführt, und daß in die Öffnung der Isolierschicht eine Maskenschicht (20) aus einer Substanz, die durch Ätzen ohne Beschädigung der Isolierschicht (25) entfernt werden kann, eingebracht wird, um den restlichen Teil (24b) der Gate-Zone (24) abzudecken, daß
6. in dem von der Gate-Zone (24) umschlossenen Oberflächenbereich die Isolierschicht
(25) mit einer Öffnung versehen wird und daß durch diese Öffnung ein Dotierungsstoff zur Bildung der Source-Zone (26) in die Oberfläche der epitaktischen Schicht eingebracht wird, daß
1. die in Schritt 5, hergestellte Maskenschicht (20) entfernt wird, um die Oberfläche des restlichen Teils (24b) der Gate-Zone (24) festzulegen, und daß
8. auf dem restlichen Teil (24b) der Gate-Zone (24) die Gateelektrode bzw. auf der Source-Zone (26) die Source-EIektrode und über dem zuerst gebildeten Teil (24a) der Gate-Zone (24) die Zuleitung zur Source-EIektrode angebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Verfahrensschritt 2. in einem Verfahrensschritt
2a auf die Oberfläche der epitaktischen Schicht (22) eine Si^N4-Schicht in einem Bereich aufgebracht wird, in dem die Source-Zone (26) und der restliche Teil der Gate-Zone (24) gebildet werden, daß
2b der von der Si,N4-Schicht freie Tail der epitaktischen Schicht (22) unter Einschluß des bereits gebildeten Teils (24a) der Gate-Zone (24) oberfläddich abgeätzt wird, daß
3' auf der abgeätzten Oberfläche der epitaktischen Schicht (22) eine Oxidschicht gebildet wird, und daß
4' die dem restlichen Teil der Gate-Zone (24) entsprechende öffnung nicht in der Oxidschicht angebracht wird, sondern durch Entfernen des außerhalb der Source-Zone (26) liegenden Teils der Si,N4-Schicht hergestellt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Maskenschicht eine Schicht verwendet wird, die einen Dotierungsstoff enthält, der den zum ersten Leitungstyp entgegengesetzten Leitungstyp erzeugt, und daß durch Erwärmen der Dotierungsstoff zur Bildung des restlichen Teils (24b) der Gate-Zone (24) in die Oberfläche der epitaktischen Schicht (22) eindiffundiert wird.
DE2752335A 1976-11-24 1977-11-23 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal Expired DE2752335C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14021476A JPS5365078A (en) 1976-11-24 1976-11-24 Production of junction type field effect transistor

Publications (3)

Publication Number Publication Date
DE2752335A1 DE2752335A1 (de) 1978-06-01
DE2752335B2 DE2752335B2 (de) 1980-06-19
DE2752335C3 true DE2752335C3 (de) 1981-02-26

Family

ID=15263563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2752335A Expired DE2752335C3 (de) 1976-11-24 1977-11-23 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal

Country Status (3)

Country Link
US (1) US4175317A (de)
JP (1) JPS5365078A (de)
DE (1) DE2752335C3 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
FR2472838A1 (fr) * 1979-12-26 1981-07-03 Radiotechnique Compelec Transistor a effet de champ du type a jonction et son procede de realisation
US4477963A (en) * 1980-12-23 1984-10-23 Gte Laboratories Incorporated Method of fabrication of a low capacitance self-aligned semiconductor electrode structure
JPS5910274A (ja) * 1982-07-09 1984-01-19 Nec Corp Ｍｉｓ型半導体装置
US4512076A (en) * 1982-12-20 1985-04-23 Raytheon Company Semiconductor device fabrication process
US4566176A (en) * 1984-05-23 1986-01-28 U.S. Philips Corporation Method of manufacturing transistors
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5597758A (en) * 1994-08-01 1997-01-28 Motorola, Inc. Method for forming an electrostatic discharge protection device
KR0167271B1 (ko) * 1995-11-30 1998-12-15 문정환 비균등 도우프 채널 구조를 갖는 반도체소자의 제조방법
EP1947539A4 (de) * 2005-09-27 2011-05-18 Advantest Corp Steuerverfahren und steuersystem

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041517A (en) * 1974-09-04 1977-08-09 Tokyo Shibaura Electric Co., Ltd. Vertical type junction field effect semiconductor device

Also Published As

Publication number Publication date
JPS5733872B2 (de) 1982-07-20
JPS5365078A (en) 1978-06-10
DE2752335B2 (de) 1980-06-19
US4175317A (en) 1979-11-27
DE2752335A1 (de) 1978-06-01

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE4136406A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE3018594C2 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3133759A1 (de) Feldeffekttransistor
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1903342A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: KADOR, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8322 Nonbinding interest in granting licences declared
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP