DE2951166C2

DE2951166C2 -

Info

Publication number: DE2951166C2
Application number: DE2951166A
Authority: DE
Inventors: Takao Tsuchiya; Mitsuo Fujisawa Kanagawa Jp Soneda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-12-19
Filing date: 1979-12-19
Publication date: 1989-12-28
Also published as: FR2444993A1; DE2951166A1; ES487082A0; IT7928200A0; ES8101824A1; AU532271B2; IT1193354B; SE441713B; SE7910396L; FR2444993B1; GB2038582B; GB2038582A; CA1131779A; AU5403679A; US4344001A

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.

Es ist bereits eine "Wellenformerschaltung" bekannt (DE-OS 28 08 558), die einen Taktsignalgenerator, der an seinem Ausgang Taktsteuersignale erzeugt, ein Paar komplementärer Transistoren mit jeweils einer ersten und einer zweiten Elektrode und einer Steuerelektrode, eine Verbindung der Steuerelektrode der komplementären Transistoren miteinander und mit einem Ausgang des Taktsignalgenerators und eine Verbindung der ersten Elektroden der komplementären Transistoren miteinander und mit der Taktelektrode mindestens eines kapazitiven Speicherelements aufweist. Die Maßnahmen genügen jedoch nicht, um bei einer Schaltungsanordnung der eingangs genannten Art auf relativ einfache Weise ein Ausgangssignal entsprechend dem Ladungspegel an zumindest einem kapazitiven Speicherelement ableiten zu können.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so weiterzubilden, daß mit insgesamt relativ geringem schaltungstechnischen Aufwand ein Ausgangssignal entsprechend dem Ladungspegel an zumindest einem der kapazitiven Speicherelemente abgeleitet wird.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 gekennzeichnete Maßnahme.

Die Erfindung zeichnet sich durch den Vorteil eines besonders geringen schaltungstechnischen Aufwands aus, um ein Ausgangssignal entsprechend dem Ladungspegel an zumindest einem der kapazitiven Speicherelemente abzuleiten. Erreicht wird dies gerade dadurch, daß zumindest eine der jeweils vorgesehenen Ansteuerschaltungen der Taktsignalansteuereinrichtung für die Ableitung eines Ausgangssignals von der ladungsgekoppelten Einrichtung mitausgenutzt wird.

Zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 schematisch einen Eimerkettenspeicher (BBD) mit herkömmlichen Taktsignalansteuerschaltungen,

Fig. 2A-2D Signalverläufe eines ersten und eines zweiten Taktsignals bei dem Eimerkettenspeicher gemäß Fig. 1, sowie Spannungen an den positiven Seiten geradzahliger und ungeradzahliger Kondensatoren eines solchen Eimerkettenspeichers, abhängig vom Empfang der Taktsignale,

Fig. 3 schematisch eine Darstellung eines Eimerkettenspeichers mit einer Ausgangsschaltung herkömmlicher Art zur Bestimmung des Ladungspegels auf einem bestimmten Kondensator des Eimerkettenspeichers,

Fig. 4 schematisch eine Darstellung eines Eimerkettenspeichers, der als Filterschaltung ausgebildet ist, wobei die bei einer derartigen Filterschaltung verwendete herkömmliche Ausgangsschaltung dargestellt ist,

Fig. 5, 6, 7 schematische Darstellungen von Ladungstransporteinrichtungen (CTD), die Taktsignalansteuerschaltungen verwenden,

Fig. 8, 9 schematische Darstellungen eines Eimerkettenspeichers, der Taktsignalansteuerschaltungen gemäß jeweiliger Ausführungsbeispiele der Erfindung zur Bestimmung des Ladungspegels eines Kondensators des Eimerkettenspeichers verwendet,

Fig. 10-13 Darstellungen von Einrichtungen ähnlich denen gemäß Fig. 8 und 9, wobei zusätzlich eine Schaltungsanordnung zum Umsetzen eines Ausgangsstroms durch einen Anschluß der Taktsignalansteuerschaltung in ein entsprechendes Ausgangsspannungssignal vorgesehen ist,

Fig. 14, 15 schematische Darstellungen entsprechend Fig. 12 bzw. 13, wobei jedoch die Verwendung von Feldeffekttransistoren anstatt von bipolaren Transistoren dargestellt ist,

Fig. 16, 17 schematische Darstellungen anderer ladungsgesteuerter Bauelemente (CCD) mit identischen Ausgangsschaltungen wie gemäß Fig. 14 bzw. 15,

Fig. 18-27 Darstellungen entsprechend den Fig. 8-17, wobei die jeweiligen Schaltungsanordnungen zur Bildung von Filterschaltungen verwendet sind,

Fig. 28, 29 schematische Darstellungen von Eimerkettenspeichern gemäß der Erfindung, die einen Stromspiegel in der Ausgangseinrichtung aufweisen zur Entfernung irgendeiner Gleichstrompegelverschiebung, die im Strompegel aufgetreten ist, der in dem Strompegel aufgetreten ist, der in dem Eimerkettenspeicher transportiert bzw. übertragen wird.

Fig. 1 zeigt eine als Eimerkettenspeicher (BBD) ausgebildete Ladungstransporteinrichtung (CTD), die eine herkömmliche Taktsignalansteuerschaltung verwendet. Gemäß Fig. 1 ist ein Eingangsanschluß 1 mit der Basis eines PNP-Transistors 2 verbunden, der kollektorseitig an Masse liegt und der emitterseitig mit einem Versorgungsanschluß 4 über einen Widerstand 3 verbunden ist. Der Emitter des Transistors 2 ist auch mit einem Ende oder einem Belag eines Kondensators C₀ über eine Diode 5 verbunden, wobei das andere Ende oder der andere Belag dieses Kondensators C₀, d. h., dessen taktsignalseitiges Ende mit einem Taktsignalanschluß 6 verbunden ist. Das nichttaktende oder positivere Ende des Kondensators C₀ ist mit dem Emitter eines NPN-Transistors Q₁ verbunden, wobei der Kollektor des Transistors Q₁ mit dem Emitter eines folgenden NPN-Transistors Q₂ verbunden ist. In ähnlicher Weise sind die Kollektoren und Emitter folgender Transistoren Q₃, Q₄ . . . seriell verbunden. Die Stromverstärkungen β aller Transistoren sind so, daß sie gleich groß sind, was ziemlich einfach dadurch erreichbar ist, daß alle Transistoren auf einer monolithisch integrierten Schaltung hergestellt sind. Die Kondensatoren C₁, C₂, C₃ . . . sind alle zwischen den Basen und Kollektoren der jeweiligen Transistoren Q₁, Q₂, Q₃ . . . angeschlossen. Die Kapazitäten der Kondensatoren seien angenommen alle gleich der Kapazität C des Kondensators C₀. Die Basen der ungeradzahligen Transistoren Q₁, Q₃ . . . sind mit einem Taktsignaleingangsanschluß 7 und die Basen der geradzahligen Transistoren Q₂, Q₄ . . . sind mit einem Taktsignalanschluß 6 verbunden. Taktsignale Φ₁ undΦ₂ (Fig. 2A bzw. 2B) werden den Anschlüssen 6 bzw. 7 zugeführt. Diese Taktsignale sind gegenphasig, besitzen ein Tastverhältnis von 50% und nehmen auf dem niedrigen Pegel die Spannung V _DC und auf dem höheren Pegel die Spannung V _DC + V _P an. Die Beziehung zwischen den Spannungen V _DC und V _P und der Versorgungsspannung Vcc, die dem Stromversorgungsanschluß 4 zugeführt ist, beträgt:

Vcc < V _DC + 2 V _P (1).

Ein Eingangssignal V _S wird dem Eingangsanschluß 1 zugeführt und besitzt einen dynamischen Bereich entsprechend:

V _DC + V _P ≦ V _S ≦ V _DC + 2 V _P (2).

Eingangssignal V _S kann aus einer Gleichspannungskomponente V _SDC und aus einer Wechselspannungskomponente V _SAC bestehend angesehen werden. Das heißt, das Eingangssignal V _S schwingt um den Gleichspannungspegel V _SDC mit der mittleren Wechselspannung.

Im Anfangs- oder Ruhezustand des Eimerkettenspeichers (BBD) gemäß Fig. 1 nehmen, wenn das Eingangssignal V _S der Spannung V _SDC entspricht, das positivere Ende jedes der geradzahligen Kondensatoren C₀, C₂, C₄ . . . , d. h., das dem Ende entgegengesetzte Ende jedes Kondensators, dem das Taktsignal Φ₁ zugeführt ist, die in Fig. 2C dargestellten Spannungen an. Diese Spannung steigt sehr schnell auf einen Pegel V _DC + 2 V _P an und fällt dann viel langsamer auf den Pegel V _SDC während der Zeit ab, während der das Taktsignal Φ₁ (Fig. 2A) die Spannung V _DC + V _P besitzt und fällt dann sehr schnell auf den Spannungspegel V _DC - V _P ab und steigt dann viel langsamer auf den Spannungspegel V _DC + V _P an während der Periode, während der das Taktsignal Φ₁ den Spannungspegel V _DC besitzt.

Die positiveren Enden jedes ungeradzahligen Kondensators C₁, C₃ . . . nehmen die Spannungsverläufe gemäß Fig. 2D an, die den Signalverläufen gemäß Fig. 2C entsprechen, jedoch um 180° phasenverschoben sind. Die Form der Signalverläufe in den Fig. 2C und 2D kann kurz wie folgt erklärt werden: Während der Periode, während der das Taktsignal Φ₂ auf hohem Pegel ist, leitet der Transistor Q₁ Strom zum Kondensator C₀ bis die Spannung am positiveren Ende dieses Kondensators C₀ im wesentlichen der Spannung V _DC + V _P entspricht, die der Basis des Transistors Q₁ zugeführt ist, wodurch der Transistor Q₁ gesperrt wird. Zu diesem Zeitpunkt entspricht die Spannung über dem Kondensator C₀ dem Wert V _P, der die Differenz zwischen der Spannung, die der Basis des Transistors Q₁ zugeführt ist, und der Spannung, die dem taktenden Ende des Kondensators C₀ zugeführt ist, entspricht. Wenn die Werte der Taktsignale sich so ändern, daß das Taktsignal Φ₁ auf den Pegel V _DC + V _P ansteigt, steigt die Spannung am positiveren Ende des Kondensators C₀ schnell an, wie in Fig. 2C dargestellt, auf den Pegel V _DC + 2 V _P, da die Spannung über dem Kondensator C₀ dem Wert V _P entspricht. Jedoch erfolgt, wie in Fig. 2C dargestellt ist, eine Spannungsentladung vom Kondensator C₀ über die Diode 5 und nach Masse über die Emitter-Kollektor-Strecke des Transistors 2, bis die Spannungspegel am positiveren Ende des Kondensators C₀ dem Wert V _SDC entspricht. Dann fällt, wenn das Taktsignal Φ₁ um die Spannung V _P auf seinen niedrigen Wert abfällt, die Spannung am positiveren Ende des Kondensators C₀ um einen äquivalenten Betrag auf den Spannungspegel V _SDC - V _P ab. Jedoch ist während dieser Periode das Taktsignal Φ₂ auf hohem Pegel, wodurch der Transistor Q₁ Strom vom Kondensator C₁ zum Kondensator C₀ leitet. Wie bereits erläutert, hält diese Ladungsleitung an, bis die Spannung am positiveren Ende des Kondensators C₀ auf den Pegel V _DC + V _P angestiegen ist, der an die Basis des Transistors Q₁ angelegt ist, wobei an dieser Stelle die Ladung über dem Kondensator C₀ dem Wert V _P entspricht. Die Ladungsmenge, die vom Kondensator C₁ zum Kondensator C₀ fließt, zur Erhöhung der Spannung am positiveren Ende des Kondensators C₀ von V _SDC - V _P auf V _DC + V _P entspricht:

[(V _DC + V _P) - (V_SDC - V_P) ] × C = [(V _DC + 2 V _P) - V_SDC) ] C (3).

Wie sich aus der Gleichung (3) ergibt, ist der Betrag des Stroms, der vom Kondensator C₁ zum Kondensator C₀ während dieser Periode fließt, gleich dem Betrag des Stroms, der zum Verringern der Spannung am positiveren Ende des Kondensators C₁ von V _DC + 2 V _P auf dem Spannungspegel V _SDC erforderlich ist, wie das in Fig. 2D dargestellt ist. Nach wiederholten Taktzyklen sind die Spannungen an den Kondensatoren C₀ und C₁ zu allen Kondensatoren des Eimerkettenspeichers übertragen, so daß am Ende der Periode, wenn eines der Taktsignale auf hohem Pegel ist, an dem jeweils anderen Kondensator eine Spannung von V _P anliegt, wobei an jedem der verbleibenden Kondensatoren eine Spannung anliegt entsprechend V _SDC - (V _DC + V _P).

Wenn ein Eingangssignal V _S dem Eingangsanschluß 1 zugeführt wird, wobei V _S dem Wert V _SDC + V _SAC entspricht, während der Periode, während der das Taktsignal Φ₁ auf hohem Pegel ist, fällt die Spannung am positiveren Ende des Kondensators C₀, nachdem sie schnell auf den Wert V _DC + 2 V _P angestiegen ist, auf die Spannung V _S ab. Das heißt, daß der Kondensator C₀, der anfangs die Ladung V _P × C während des hohen Pegels des Taktsignals Φ₁ speichert, sich entlädt, bis er eine Ladung speichert, die der Spannungsdifferenz zwischen seinen beiden Enden multipliziert mit dem Kapazitätswert entspricht, d. h., V _S - (V _DC + V _P) C. Während dieser Periode ist der Transistor Q₁ nichtleitend, so daß die am Kondensator C₁, C₂ . . . gespeicherten Ladungen durch die Spannung V _S unverändert sind.

Während der folgenden Periode, während der das Taktsignal Φ₂ den Spannungswert V _DC + V _P besitzt und die Spannung des Taktsignals Φ₁ den Spannungswert V _DC besitzt, fällt die Spannung am positiveren Ende des Kondensators C₀ schnell um den gleichen Betrag, wie die Spannung des Taktsignals Φ₁ auf den Pegel V _S - V _P ab. Während dieser Periode ist der Transistor Q₁ durchgeschaltet durch den hohen Pegel des Taktsignals Φ₂, so daß er Ladung vom Kondensator C₁ zum Kondensator C₀ leitet, bis die Spannung am positiveren Ende des Kondensators C₀ auf die Basisspannung V _DC + V _P des Transistors Q₁ abzüglich der kleinen Offsetspannung V _be des Basis-Emitter-Übergangs des Transistors Q₁ ansteigt. Während dieser Periode arbeitet der Transistor Q₁ am aktiven Bereich (Arbeitsbereich) und das Aufladen des Kondensators C₀ wird durch Strom erreicht, der vom Taktsignaleingangsanschluß 7 durch den Kondensator C₁ und die Kollektor-Emitter- Strecke des Transistors Q₁ des Kondensators C₀ hindurchfließt. Es ist festzustellen, daß während dieser Periode eine kleine Strommenge vom Anschluß 7 durch den Basis-Emitter-Übergang des Transistors Q₁ zum Kondensator C₀ fließt.

Unter Vernachlässigung der Offsetspannung V _be des Transistors Q₁ ändert sich die Spannung des positiveren Ende des Kondensators C₀, während der Hochpegel-Periode des Taktsignals Φ₂ von seinem erwähnten Anfangspegel V _S - V _P zu einem Endpegel von V _DC + V _P, der der Basisspannung des Transistors Q₁ entspricht. Daher ergibt sich die in den Kondensator C₀ während dieser Periode injizierte oder eingegebene Ladung zu:

[(V _DC + V _P) - (V _S - V _P) ] C = (V _DC + 2 V _P - V _S) C (4).

Ein Betrag von β/(1 + β) dieser Gesamtladung wird von dem Kondensator C₁ durchgeführt und ein Betrag von 1/(1 + β) dieser Gesamtladung wird von dem Basisstrom durch den Transistor Q₁ zugeführt. Anfangs wird während der Hochpegel-Periode des Taktsignals Φ₂ die Ladung V _P × C am Kondensator Q₁ gespeichert aufgrund des Betriebes des Transistors Q₂, während der vorhergehenden Taktperiode, während der das Taktsignal Φ₁ auf hohem Pegel war. Da der Kondensator C₁ sich um einen Betrag entsprechend ( β/(1 + β)) · (V _DC + 2 V _P - V _S) C während der Periode, während der das Taktsignal Φ₂ auf hohem Pegel ist, entlädt, ergibt sich die Endladung des Kondensators C₁ während dieser Periode zu:

Die Gleichung 5 bedeutet, daß der Spannungspegel V _S - (V _DC + V _P) über dem Kondensator C₀ während des Endes der Periode, während der das Taktsignal Φ₁ auf hohem Pegel ist, zum Kondensator C₁ durch das Ende der nächsten Taktperiode übertragen ist, wenn das Taktsignal Φ₂ auf hohem Pegel ist. Die Gleichung (5) zeigt aber, daß dieser Spannungspegel vom Kondensator C₀ zum Kondensator C₁ mit einem Übertragungsgewinn bzw. einer Übertragungsverstärkung von β/(1 + β) und mit einer Gleichspannungspegelverschiebung von (1/(1 + β)) V _P übertragen wird.

Üblicherweise ist die Stromverstärkung der Transistoren des Eimerkettenspeichers ausreichend groß im Vergleich zu Eins, so daß der Basisstrom bei einer solchen Übertragung von einer Stufe zur nächsten vernachlässigt werden kann, so daß die Endladung am Kondensator C₁ sich ergibt zu:

V _P · C - (V _DC + 2 V _P - V _S) C = [V _S - (V _DC + V _P) ] C (6).

Gleichung (6) bedeutet, daß die Signalspannung über dem Kondensator C₀ zum Kondensator C₁ übertragen ist.

Während dieser Periode ist, wenn das Taktsignal Φ₂ den Spannungspegel V _DC + V _P besitzt, der Transistor Q₂ nichtleitend und besitzt die Einführung der Spannung V _S, die sich von der bisherigen Spannung V _SDC unterscheidet, keinen Einfluß auf die Kondensatoren C₂, C₃ . . .

Während der nächsten Taktperiode fällt, wenn das Taktsignal Φ₁ auf hohem Pegel ist, die Spannung am positiveren Ende des Kondensators C₁ anfangs auf V _S - V _P ab und steigt allmählich auf den Pegel der Basisspannung des Transistors Q₂ an, der den Pegel V _DC + V _P besitzt. Während dieser Periode ergibt sich die Gesamtladung, die in den Kondensator C₁ injiziert bzw. eingeführt wird zu:

Ein Betrag, der dem β/(1 + β)-fachen dieser Gesamtladung entspricht, wird vom Kondensator C₂ zugeführt und der Rest dieser Gesamtladung wird durch den Basis-Emitter-Strom des Transistors Q₂ zugeführt. Die im Kondensator C₂ während dieser Periode gespeicherte Anfangsladung, während der das Taktsignal Φ₁ auf hohem Pegel ist, entspricht V _P · C und die Entladung am Kondensator C₂ während dieser Periode ergibt sich zu:

Aus ähnlichen Gründen ergibt sich am Ende der nächsten Taktperiode, wenn das Taktsignal Φ₂ auf hohem Pegel ist, die Endladung des Kondensators C₃ zu:

Daher ergibt sich die Endladung über einen Kondensator C _m, der über dem Transistor Q _m angeschlossen ist, wobei m ganzzahlig ist, am Ende einer Taktperiode, wenn das Taktsignal, das der Basis des Transistors Q _m zugeführt ist und das Taktende des Kondensators C _m auf hohem Pegel ist zu:

wobei das Setzen von α = β/(1 + β) sich für die Gleichung (10) ergibt:

Aus der obigen Gleichung ergibt sich, daß, wenn der Basisstrom aller Transistoren außer Betracht bleibt, und daher α = 1 angenommen ist, die Endladung des Kondensators C _m zu V _S - (V _DC + V _P) C, was der Wert der Ladung ist, der ursprünglich dem Kondensator C₀ zugeführt worden ist und was das gewünschte Signal am Kondensator C _m ist. Jedoch unterscheidet sich aufgrund der Wirkung der Basisströme in den Transistoren Q₁ bis Q _m die tatsächliche zum Kondensator C _m übertragene Ladung von der ursprünglich dem Kondensator C₀ zugeführten Ladung um eine Gleichspannungspegelverschiebung entsprechend (V _DC + 2 V _P - V _S) (1 - α ^m) und wird multipliziert mit einer Signalverstärkung von α ^m, wobei diese Signalverstärkung die Signalstärke verringert, da α eine positive Zahl ist, die kleiner als Eins ist.

Selbst mit der erwähnten Gleichspannungspegelverschiebung und der Signalverstärkung kann der Eimerkettenspeicher gemäß Fig. 1 sein Eingangssignal V _S einmal während jedes Zyklus seines Taktsignals Φ₁ abtasten und den abgetasteten Wert zu einem folgenden Kondensator übertragen, jedesmal, wenn dessen Taktsignale den Zustand ändern oder mit einer Frequenz, die dem Doppelten der Frequenz seiner Taktsignale entspricht. Daher kann der Eimerkettenspeicher als analoge Verzögerungsschaltung verwendet werden, die Frequenzen von annähernd der Hälfte der Taktfrequenz übertragen können, wobei die Verzögerungszeit einer derartigen Schaltung von der Frequenz der Taktsignale und der Anzahl der Kondensatoren, die den Ausgang von Eingang trennen, abhängt.

Fig. 1 zeigt eine herkömmliche Taktsignalansteuerschaltung 8′, die zur Zufuhr der Taktsignale Φ₁ und Φ₂ zu einem Eimerkettenspeicher verwendet wird. Die Taktsignalansteuerschaltung 8′ besteht wie dargestellt aus einem Φ₁-Taktansteuerglied 9 a′ und einem Φ₂-Taktansteuerglied 9 b′, die miteinander identisch sind mit der Ausnahme, daß das Ansteuerglied 9 a′ am Eingang ein Taktsteuersignal Φ₁′ empfängt und am Ausgang das Taktsignal Φ₁ abgibt, während das Ansteuerglied 9 b′ eingangsseitig das Taktsteuersignal Φ₂′ empfängt und ausgangsseitig das Taktsignal Φ₂ erzeugt. Die Bauelemente des Ansteuerglieds 9 b′ sind in entsprechender Weise wie die des Ansteuerglieds 9 a′ bezeichnet. Wegen dieser Ähnlichkeit der beiden Ansteuerglieder werden lediglich die Anschlüsse und der Betrieb des Ansteuerglieds 9 a′ erläutert.

Ein Taktsignalgenerator 10 erzeugt Taktsteuersignale Φ₁′ und Φ₂′, die den Taktsignalen Φ₁ bzw. Φ₂ entsprechen. Das Ausgangssignal Φ₁′ des Taktsignalgenerators 10 wird dem Emitter eines NPN-Transistors 11 a zugeführt, der basisseitig mit einem Versorungsanschluß 4 über einen Widerstand 12 a verbunden ist und der kollektorseitig mit der Basis eines NPN-Transistors 13 a verbunden ist. Der Kollektor des Transistors 13 a ist mit dem Versorgungsanschluß 4 über einen Widerstand 14 a verbunden und der Emitter des Transistors 13 a liegt über einen Widerstand 15 a an Masse. Der Kollektor des Transistors 13 a ist auch mit der Basis eines Transistors 16 a verbunden, wobei der Emitter des Transistors 13 a mit der Basis eines Transistors 17 a verbunden ist. Der Kollektor des Transistors 16 a ist direkt mit dem Versorgungsanschluß 4 verbunden und der Emitter des Transistors 16 a ist mit dem Kollektor des Transistors 17 a über eine Diode 18 a verbunden, die so gerichtet ist, daß sie positive Ladung von Transistor 16 a zum Transistor 17 a leitet. Der Emitter des Transistors 17 a liegt an Masse und der Kollektor des Transistors 17 a ist mit dem Taktsignaleingangsanschluß 6 verbunden.

Das Ansteuerglied 9 a′ arbeitet wie folgt: Wenn das Ausgangssignal des Taktsignalgenerators 10, das Taktsteuersignal Φ₁′, auf niedrigem Spannungspegel ist, ist der Transistor 11 a leitend und wird daher die Basisspannung des Transistors 13 a auf niedrigen Pegel gezogen, so daß der Transistor 13 a gesperrt ist und dessen Kollektor auf hohen Pegel über den Widerstand 14 a gezogen ist, bis er einen Spannungspegel nahe dem des Anschluß 4 erreicht, wodurch der Transistor 16 a durchgeschaltet wird. Zum gleichen Zeitpunkt wird der Emitter des Transistors 13 a über den Widerstand 15 a auf niedrigen Pegel gezogen, so daß er eine Spannung nahe der von Masse erreicht. Folglich wird der Transistor 17 a gesperrt und wird die Ausgangsspannung am Kollektor des Transistors 17 a auf hohen Pegel durch das Ausgangssignal des Transistors 16 a gesteuert bzw. getrieben und erreicht eine Spannung, die nahezu entspricht Vcc - 2 V _be, wobei V _be die Offsetspannung der Diode 18 a und des Basis- Emitter-Übergangs des Transistors 16 a ist. Hier arbeitet der Transistor 16 a im aktiven Bereich, da der Spannungsabfall über dem Widerstand 14 a, wenngleich er klein ist, verhindert, daß der Basis-Kollektor-Übergang in Durchlaßrichtung vorgespannt ist.

Wenn das Taktsteuersignal Φ₁′ zu seinem hohen Spannungspegel umschaltet, wird der Basis-Emitter-Übergang des Transistors 11 a in Sperrichtung vorgespannt und wird dieser Transistor nichtleitend gemacht (gesperrt). Folglich fließt Strom von der positiven Spannungsquelle 4 über den Widerstand 12 a und den Basis- Kollektor-Übergang des Transistors 11 a zur Basis des Transistors 13 a, um so die Basisspannung des Transistors 13 a anzuheben und ihn leitend zu machen (durchzuschalten). Folglich fällt die Kollektorspannung des Transistors 13 a ab und steigt die Emitterspannung dieses Transistors an. Das Ansteuerglied 9 a′ ist so ausgebildet, daß, wenn der Transistor 13 a durchgeschaltet ist, dessen Kollektorspannung höher ist als dessen Emitterspannung um V _be, so daß der Transistor 13 a im aktiven Bereich betrieben wird. Abhängig vom Anstieg der Emitterspannung des Transistors 13 a wird der Transistor 17 a, der mit diesem Emitter verbunden ist, durchgeschaltet. Während dieser Zeit ist die Kollektorspannung des Transistors 17 a niedriger als die Kollektorspannung des Transistors 13 a, und zwar um 2 V _be, was dem Spannungsabfall über den Basis-Emitter-Übergang des Transistors 16 a und über der Diode 18 a entspricht. Die Basisspannung des Transistors 17 a ist jedoch niedriger als die Kollektorspannung des Transistors 13 a um lediglich V _be, dem erwähnten Spannungsabfall über den Basis-Kollektor-Übergang des Transistors 13 a. Daher ist die Basisspannung des Transistors 17 a höher als dessen Kollektorspannung und ist daher der Basis-Kollektor-Übergang des Transistors 17 a in Durchlaßrichtung vorgespannt, wodurch der Transistor gesättigt wird. Als Ergebnis wird die Kollektorspannung des Transistors 17 a und das Taktsignal Φ₁, das an dessen Kollektor erzeugt wird, im wesentlichen gleich dem Massepotential.

Wie sich aus der Betriebsweise des Ansteuerglieds 9 a′ ergibt, ist die Phase des Taktsignals Φ₁ entgegengesetzt zu derjenigen des Taktsteuersignals Φ₁′. In ähnlicher Weise ist das Taktsignal Φ₂ gegenphasig zum Taktsteuersignal Φ₂′, wobei diese beiden Taktsteuersignale Φ₁′ und Φ₂′ um 180° gegeneinander phasenverschoben sind, so daß die Taktsignale Φ₁ und Φ₂ deren hohe und niedrige Pegel abwechselnd zueinander erreichen.

Bei dem Ausführungsbeispiel des Ansteuerglieds 9 a′ und 9 b′ gemäß Fig. 1 wechselt der Pegel des Taktsignals Φ₁ und Φ₂ zwischen Massenpotential und einer bestimmten positiven Spannung V _P, was sich von dem Taktsignal gemäß den Fig. 2A und 2B unterscheidet, die zwischen der Spannung V _DC und V _DC + V _P wechseln. Um zu erreichen, daß die von den Ansteuergliedern 9 a′ und 9 b′ erzeugten Taktsignale Φ₁ und Φ₂ die in den Fig. 2A und 2B dargestellten Spannungen besitzen, sind die Emitter der Transistoren 17 a und 17 b mit einer Spannungsquelle einer Spannung V _DC zu verbinden und ist der Versorgungsanschluß 4 mit einer Spannung zu versorgen, die ausreichend hoch ist derart, daß die Spannung am Kollektor des Transistors 17 a bzw. 17 b gleich V _DC + V _P ist, wenn die Transistoren 16 a bzw. 16 b leiten.

Die herkömmliche Taktsignalansteuerschaltung 8′ kann eine Ladungstransporteinrichtung, wie einen Eimerkettenspeicher gemäß Fig. 1 takten, wobei jedoch eine derartige Taktsignalansteuerschaltung mehrere Nachteile besitzt. Zunächst arbeiten die Transistoren 17 a und 17 b im Sättigungsbereich, weshalb die Zeitdauer, die erforderlich ist, damit diese Transistoren von deren Durchlaß- in deren Sperrzustand übergehen, sehr stark erhöht ist. Dies beruht darauf, daß während der Periode, während der der Transistor 17 a bzw. 17 b gesättigt ist, ein Übermaß an Minoritätsträgern in dessen Basis gespeichert werden, so daß selbst nachdem die Basisspannung des Transistors 17 a bzw. 17 b auf niedrigen Pegel gebracht ist, der Transistor weiter leitend ist, bis der abnorm hohe Pegel an Minoritätsträgern entfernt bzw. abgebaut worden ist. Daher wird dadurch, daß die Transistoren 17 a und 17 b im Sättigungsbereich betrieben werden, die Geschwindigkeit verringert, mit der die von den Ansteuergliedern 9 a′ und 9 b′ erzeugten Taktsignale von niedrigem zu hohen Pegel umgeschaltet werden können, und wird so die Maximalfrequenz verringert, die ein solches Taktsignal erreichen kann.

Ein zweiter Nachteil der Ansteuerglieder 9 a′ und 9 b′ ist, daß sie eine relativ große Anzahl von Halbleiterbauelementen erfordern, was die Kosten, den Platzbedarf und den Stromverbrauch der Ladungstransporteinrichtung erhöht, bei der solche Ansteuerschaltungen verwendet werden.

Ein weiterer Nachteil der Ansteuerglieder 9 a′ und 9 b′ ist, daß sie nicht zur Bestimmung des Ladungspegels mindestens eines kapazitiven Speicherelementes der Ladungstransporteinrichtung verwendet werden können, mit der sie verbunden sind. Das ist ungünstig, da das herkömmliche Verfahren zum Ansteuern eines Ausgangssignals von einer Ladungstransporteinrichtung nicht vollständig zufriedenstellt, wie das mit Bezug auf die Fig. 3 und 4 erläutert wird.

Die Schaltungsanordnung gemäß Fig. 3 ist identisch der gemäß Fig. 1 mit der Ausnahme, daß die Taktsignalansteuerschaltung 8′ als Block dargestellt ist und daß ein Emitterfolgertransistor 19 vorgesehen und basisseitig mit dem positiveren Ende des Kondensators C₂ verbunden ist, um ein Ausgangssignal von dem Kondensator anzusteuern. Der Kollektor des Transistors 19 ist mit einer Plus-Versorgung 4 verbunden und dessen Emitter ist über einen Widerstand mit Masse verbunden. Der Emitter des Transistors 19 ist auch mit einem Ausgangsanschluß 20 verbunden, an dem eine Spannung abgeleitet werden kann, die gleich der ist, die der Basis des Transistors 19 zugeführt wird abzüglich der Spannung V _be des Transistors 19. Üblicherweise wird das von dem Anschluß 20 abgeleitete Ausgangssignal einem (nicht dargestellten) Abtastspeicher zugeführt, so daß die Ausgangsspannung einfacher gemessen werden kann.

Bei der Schaltungsanordnung gemäß Fig. 3 wird das Ausgangssignal, das vom Kondensator C₂ abgeleitet wird, bezüglich dem Eingangssignal, das dem Anschluß 1 geführt wird, um einen vollkommen Taktzyklus verzögert, d. h., um τ (mit τ = 1/f _C, f _C = Taktsignalfrequenz). Es zeigt sich, daß größere Verzögerungen dadurch erreicht werden können, daß der Emitterfolgertransistor 19 mit Kondensatoren verbunden wird, die weiter vom Eingangskondensator C₀ entfernt sind.

Leider besitzt dieses Verfahren der Ableitung eines Ausgangssignals von einer Ladungstransporteinrichtung durch Anschließen eines Emitterfolgertransistors an eine der Kondensatorelektroden einige wesentliche Nachteile. Zunächst führt die Verwendung eines derartigen Emitterfolgertransistors eine Streukapazität C _CB ein, die die Kapazität zwischen dem Kollektor und der Basis des Transistors 19 ist. Diese Streukapazität C _CB hat die gleiche Wirkung, als ob der Kondensator C₂ die Kapazität C = C _CB besitzt, anstatt der Kapazität C, die die anderen Kondensatoren C₀, C₁, C₃ . . . haben. Folglich besteht die gleichförmige Beziehung, die zwischen Spannung und Ladung bei allen anderen Kondensatoren C₀, C₁, C₃ . . . vorhanden ist beim Kondensator C₂ nicht mehr. Daher ist am Ende der Periode, bei der das Taktsignal Φ₁ auf hohem Pegel ist und Ladung vom Kondensator C₂ zum Kondensator C₁ übertragen wird, die Endspannung über dem Kondensator C₂ verschieden von der Spannung, die zuvor über dem Kondensator C₁ lag, was bedeutet, daß ein Fehler in das Spannungssignal V _S eingeführt wird, das zwischen den Kondensatoren C₁ und C₂ übertragen wird.

Ein weiterer Nachteil der Verwendung des Emitterfolgertransistors 19 ist, daß dessen Basisstrom eine Entfernung von Ladung vom Kondensator C₂ verursacht, wodurch die Genauigkeit der von diesem Kondensator ausgelesenen Spannung weiter verringert wird und wodurch ein Fehler in das Spannungssignal am Kondensator C₂ eingeführt wird, das zu folgenden Stufen der Ladungstransporteinrichtung während anschließender Taktperioden übertragen wird.

Ein weiterer Nachteil des Emitterfolgertransistors beruht in deren komplizierten Verwendung als Ausgangseinrichtung bei Ladungstransporteinrichtungen, die als Filterschaltung arbeiten sollen. Bekanntlich kann eine Ladungstransporteinrichtung so ausgebildet werden, daß sie als Transversalfilterschaltung arbeitet durch Abtasten der Spannungspegel an mehreren deren kapazitiven Speicherelementen und durch Gewichten dieser abgetasteten Spannungspegel und durch deren Addieren. Dies hat den Effekt, daß bestimmt wird, ob das Eingangssignal sich in einer gewünschten Weise zeitabhängig geändert hat.

Fig. 4 zeigt ein Transversalfilter aus einem Eimerkettenspeicher und einer herkömmlichen Ausgangsschaltung. Die Schaltungsanordnung gemäß Fig. 4 ist identisch mit der gemäß Fig. 3 mit der Ausnahme, daß bei jedem der geradzahligen Kondensatoren C₀, C₂, C₄ . . . das positivere Ende mit der Basis eines Emitterfolgertransistors 21 bzw. 22 bzw. 23 . . . verbunden ist, wobei jeder dieser Transistoren 21, 22, 23 so angeschlossen ist, daß er in einer Weise wirkt, wie der Transistor 19 gemäß Fig. 3. Der Emitter jedes dieser Emitterfolgertransistoren ist mit einem getrennten Differenzverstärker 24, 25, 26 . . . verbunden. Ein weiterer Eingang jedes der Differenzverstärker 24, 25, 26 ist mit einer Festspannungsquelle 27 verbunden, wobei der Ausgangsanschluß jedes dieser Differenzverstärker 24, 25, 26 . . . mit der Basis eines einzigen Emitterfolgertransistors 28 verbunden ist, der emitterseitig mit einem Ausgangsanschluß 29 verbunden ist. Bei der Schaltungsanordnung gemäß Fig. 4 werden die Ausgangsspannungssignale an den positiven Enden jedes der geradzahligen Kondensatoren an den Emittern des jeweiligen Emitterfolgertransistors erhalten und wird zur Erzeugung eines proportionalen Stromflusses durch den jeweiligen Differenzverstärker verwendet. Jeder der Differenzverstärker ist so ausgebildet, daß er ein bestimmtes Multiplizierverhältnis besitzt, durch das erreicht wird, daß der Stromfluß durch den Widerstand 30 und damit die der Basis des Transistors 28 zugeführte Spannung gleich einer gewichteten Summe jeder der Spannungen an den positiven Enden jedes geradzahligen Kondensators C₀, C₂, C₄ . . . ist.

Der Nachteil dieser herkömmlichen Ausgangsschaltung ergibt sich deutlich aus Fig. 4. Es ist eine große Anzahl von Einrichtungen erforderlich, wodurch wiederum die Kosten, der Platzbedarf und der Leistungsverbrauch jedes Transversalfilters erhöht wird, bei der diese verwendet wird. Weiter erfordert eine solche Ausgangseinrichtung, daß die Stromverstärkung in jedem der Differenzverstärker 24, 25, 26 . . . genau eingestellt ist, um richtig zu arbeiten, was sich häufig als schwierige Aufgabe erweist. Zusätzlich besitzt jeder der Emitterfolgertransistoren 21, 22, 23 . . . alle die Nachteile, die mit Bezug auf den Emitterfolgertransistor 19 gemäß Fig. 3 erläutert worden sind.

Nunmehr wird eine Taktsignalansteuerschaltung beschrieben, die zahlreiche der Nachteile überwindet, die sowohl den Taktsignalansteuerschaltungen als auch den CTD-Ausgangsschaltungen der herkömmlichen Bauart anhaften. Fig. 5 zeigt eine solche Taktsignalansteuerschaltung 8. Sie besteht aus zwei getrennten Ansteuergliedern, die identisch sind mit der Ausnahme, daß das Ansteuerglied 9 a als Eingangssignal das Taktsteuersignal Φ₁′ von dem Taktsignalgenerator 10 enthält und als Ausgangssignal das Taktsignal Φ₁ erzeugt, während das Ansteuerglied 9 b das Taktsteuersignal Φ₂′ von dem Taktsignalgenerator 10 empfängt und als Ausgangssignal das Taktsignal Φ₂ abgibt. Die Bauelemente des Ansteuerglieds 9 b sind in entsprechender Weise, wie die des Ansteuerglieds 9 a bezeichnet. Wegen der Ähnlichkeit der beiden Ansteuerglieder werden lediglich die Verschaltung und die Betriebsweise des Ansteuerglieds 9 a erläutert.

Das Ansteuerglied 9 a besteht aus zwei kompletten Transistoren, einem NPN-Transistor 31 a und einem PNP-Transistor 32 a. Die Basen der Transistoren 31 a und 32 a sind miteinander verbunden sowie mit dem Ausgang des Taktsignalgenerators 10, an dem das Taktsteuersignal Φ₁′ abgegeben wird. Der Kollektor des NPN-Transistors 31 a ist mit einem Versorgungsanschluß 4 verbunden und der Kollektor des PNP-Transistors 32 a ist mit Masse verbunden. Die Emitter beider Transistoren 31 a und 32 a sind mit dem Taktsignaleingangsanschluß 6 verbunden, dem sie als Ausgangssignal das Taktsignal Φ₁ zuführen.

Der Betrieb des Ansteuerglieds 9 a ist folgender: Wenn das Taktsteuersignal Φ₁′ niedrig ist, ist der Transistor 31 a gesperrt und ist der Transistor 32 a durchgeschaltet, weshalb das Taktsignal Φ₁, das dem Anschluß 6 zugeführt ist, niedrigen Pegel einnimmt. Wenn das Taktsteuersignal Φ₁′ auf seinen hohen Pegel umgeschaltet wird, wird der Transistor 31 a durchgeschaltet und wird der Transistor 32 a gesperrt, wodurch das Taktsignal Φ₁ hohen Spannungspegel einnimmt. In ähnlicher Weise ist das Taktsignal Φ₂, das durch das Ansteuerglied 9 b erzeugt wird, auf hohem Pegel, wenn das Taktsteuersignal Φ₂′ auf hohem Pegel ist, und ist auf niedrigem Pegel, wenn dieses Taktsteuersignal Φ₂′ auf niedrigem Pegel ist. Die Taktsteuersignale Φ₁′ und Φ₂′ sind gegenphasig, wobei lediglich eines von ihnen zu einem Zeitpunkt hohen Pegel besitzt derart, daß die Taktsignale Φ₁ und Φ₂ in ähnlicher Weise gegenphasig sind, wobei lediglich eines davon zu einem Zeitpunkt hohen Pegel besitzt.

Um zu erreichen, daß die Spannungspegel der Taktsignale Φ₁ und Φ₂ sich zwischen den Pegeln V _DC und V _DC + V _P ändern, sind die Pegel der Taktsteuersignale Φ₁′ und Φ₂′ so gewählt, daß sie sich zwischen einem hohen Spannungspegel von V _DC + V _P + V _be und einem niedrigen Spannungspegel von V _DC - V _be ändern, wobei V _be die Offsetspannung der Transistoren 31 a, 31 b, 32 a und 32 b ist.

Durch Wählen des hohen Spannungspegels der Taktsteuersignale zu V _DC + V _P + V _be, der kleiner ist als die Spannung am Versorgungsanschluß 4 und durch Wählen des niedrigen Spannungspegels der Taktsteuersignale 2 V _DC - V _b, was höher als das Massepotential ist, arbeiten die Transistoren der Ansteuerglieder 9 a und 9 b stets im aktiven Bereich und wird deren Sättigung verhindert, da deren Basis-Kollektor-Übergang stets in Sperrichtung vorgespannt ist. Folglich ist die Geschwindigkeit, mit der diese Transistoren gesperrt werden können, viel höher, als wenn sie im Sättigungsbereich betrieben würden. Folglich ist die Schaltgeschwindigkeit der Taktsignalansteuerschaltung 8 gemäß Fig. 5 sehr schnell, wodurch die Taktfrequenz der Ladungstransporteinrichtung sehr hoch sein kann. Beispielsweise ist es mit einer Taktsignalansteuerschaltung 8 gemäß Fig. 5 möglich zu erreichen, daß ein Eimerkettenspeicher Signale mit der Videofrequenz überträgt.

Die Taktsignalansteuerschaltung 8 besitzt auch den Vorteil, daß sie vergleichsweise wenig Teile besitzt, wodurch die Kosten, der Raumbedarf und der Leistungsverbrauch der Ladungstransporteinrichtung verringert wird, die diese verwendet.

Fig. 6 zeigt einen Teil eines Eimerkettenspeichers, der ähnlich dem Eimerkettenspeicher gemäß Fig. 5 ist mit der Ausnahme, daß er Feldeffekttransistoren (FET) anstelle bipolarer Transistoren verwendet. Der Eimerkettenspeicher gemäß Fig. 6 besteht aus einer Reihe von FETs, von denen die FETs X _2m - X _2m+3 dargestellt sind, wobei m ganzzahlig ist, wobei die jeweilige Source mit der Drain des vorhergehenden FET verbunden ist. Ein Kondensator ist zwischen dem Gate und der Drain jedes FET angeschlossen, wobei die Gates jedes zweiten FET miteinander verbunden sind, wobei die Gates der geradzahligen FETs mit dem Taktsignaleingangsanschluß 6 verbunden sind und wobei die Gates der ungeradzahligen FETs mit dem Taktsignaleingangsanschluß 7 verbunden sind. Eine Taktsignalansteuerschaltung 8 ist für diesen Eimerkettenspeicher vorgesehen, der identisch der gemäß Fig. 5 ist mit der Ausnahme, daß sie aus komplementären MOS FETs des Anreicherungstyps besteht statt aus komplementären bipolaren Transistoren.

Das Taktsteuersignal Φ₁′, das vom Taktsignalgenerator 10 erzeugt ist, ist mit einem Verbindungspunkt der Gates der komplementären FETs 35 a und 36 a verbunden, wobei die Sources der beiden FETs miteinander verbunden sind, sowie mit dem Taktsignaleingangsanschluß 6. Die Drain des N-Kanal-FET 35 a ist mit dem Versorgungsanschluß 4 verbunden und die Drain des P-Kanal-FET 36 a ist mit Masse verbunden. Die komplementären Transistoren 35 b und 36 b sind in der gleichen Weise angeschlossen, wie die Transistoren 35 a und 36 a mit der Ausnahme, daß deren Gates das Taktsteuersignal Φ₂′ vom Taktsignalgenerator 10 empfangen und daß deren Sources mit dem Taktsignaleingangsanschluß 7 verbunden sind.

Die beiden Ansteuerglieder 9 a und 9 b, die aus den komplementären FETs 35 a, 36 a bzw. 35 b, 36 b bestehen, arbeiten im wesentlichen in der gleichen Weise wie die Ansteuerglieder 9 a, 9 b gemäß Fig. 5. Mit einer Offsetspannung V _GS zwischen Gate und Source der N-Kanal-FETs 35 a, 35 b und der Offsetspannung V _GS′ zwischen Gate und Source der P-Kanal-FETs 36 a, 36 b sind hoher und niedriger Spannungspegel der Taktsteuersignale Φ₁′ und Φ₂′ gewählt zu V _DC - V _GS′ bzw. V _DC + V _P + V _GS.

Fig. 7 zeigt eine FET-Taktsignalansteuerschaltung 8 identisch der gemäß Fig. 6, die bei einem ladungsgesteuerten Bauelement (CCD) verwendet ist. Bekanntlich besteht ein ladungsgesteuertes Bauelement aus einer Reihe von Elektroden, von denen die Elektroden K _2m bis K _2m+3 in Fig. 7 dargestellt sind, wobei m positiv und ganzzahlig ist. Jede dieser Elektroden kann kapazitiv eine entgegengesetzte Ladung in einem gemeinsamen Kanal CH des Halbleitermaterials halten. Durch Verschieben der relativen Spannung benachbarter Elektroden ist es möglich, daß eine Ladung, die ursprünglich von einer der Elektroden angezogen bzw. eingefangen ist, zur benachbarten Elektrode übertragen wird, wodurch ein Signal längs des ladungsgesteuerten Bauelementes in einer Weise verschoben werden kann, die irgendwie analog der Ladungsübertragung mittels eines Eimerkettenspeichers ist. In Fig. 7 sind abwechselnde Elektroden des ladungsgesteuerten Bauelementes miteinander verbunden, wobei die geradzahligen Elektroden mit dem Taktsignaleingangsanschluß 6 verbunden sind und wobei die ungeradzahligen Elektroden mit dem Taktsignaleingangsanschluß 7 verbunden sind. Die Taktsignalansteuerschaltung 8 gibt Taktsignale Φ₁ und Φ₂ an den Anschlüssen 6 bzw. 7 ab, in Fig. 7 in der gleichen Weise wie in Fig. 6, wobei abhängig von diesen Taktsignalen Ladung von einer Elektrode zu einer anderen innerhalb des ladungsgesteuerten Bauelements (CCD) verschoben wird.

Wie dargestellt, hat die Taktsignalansteuerschaltung gemäß der Erfindung den Vorteil, daß sie mit hoher Frequenz betreibbar ist und daß sie wenige Transistoren erfordert. Zusätzlich besitzt sie jedoch den weiteren Vorteil, daß sie als Ausgangseinrichtung zum Messen des Signalpegels mindestens eines der kapazitiven Speicherelemente der Ladungstransporteinrichtung verwendbar ist. Fig. 8 zeigt eine Taktsignalansteuerschaltung gemäß der Erfindung, die für eine solche Verwendung ausgebildet ist.

Die Schaltungsanordnung gemäß Fig. 8 ist ähnlich der gemäß Fig. 3 mit der Ausnahme, daß in Fig. 8 der geradzahlige Kondensator C₂, von dem ein Ausgangssignal angesteuert bzw. abgeleitet werden soll, nicht mit einem Emitterfolgertransistor verbunden ist, sondern vielmehr mit einer Taktsignalansteuerschaltung 40 verbunden ist, die gemäß der Erfindung ausgebildet ist, wobei das Taktende des Kondensators C₂ von dem Taktsignaleingangsanschluß 6 getrennt ist und vielmehr mit der Verbindung zwischen den komplementären Transistoren 41 und 42 verbunden ist. Die Taktsignalansteuerschaltung 40 besteht aus einem komplementären Paar von Transistoren 41 und 42, ähnlich den Transistoren 31 a und 32 a gemäß Fig. 5 und einem Taktsignalgenerator 43 ähnlich dem Taktsignalgenerator 10 gemäß den Fig. 1 und 5-8. Die Basen der Transistoren 41 und 42 sind miteinander verbunden und mit dem Taktsteuersignal Φ₁′ versorgt, das vom Taktsignalgenerator erzeugt ist.

Das Taktsteuersignal Φ₁′ ist gleichphasig zum Taktsignal Φ₁, das dem Taktsignaleingangsanschluß 6 durch die Taktsignalansteuerschaltung 8 zugeführt ist, die gemäß der Erfindung, wie in Fig. 5 dargestellt, ausgebildet sein kann. Das Taktsteuersignal Φ₁′ wechselt zwischen einem niedrigen Spannungspegel V _DC - V _be und einem hohen Spannungspegel V _DC + V _P + V _be, wobei V _be die Offsetspannung des Basis-Emitter- Übergangs der komplementären Transistoren 41 und 42 ist. Der Kollektor des PNP-Transistors 42 liegt an Masse und ein Ausgangsanschluß 44 ist mit dem Kollektor des NPN-Transistors 41 verbunden.

Im Betrieb gibt die Taktsignalansteuerschaltung 40 gemäß Fig. 8 eine Spannung am Taktende des Kondensators C₂ ab, die identisch in Amplitude und Phase zum Taktsignal Φ₁ ist. Während der Periode, während der das Taktsignal Φ₁ dem Pegel V _DC + V _P entspricht und während der ein Eingangssignal V _{S 1} dem Eingangsanschluß 1 zugeführt wird, wird eine Ladung von (V _{S 1} - (V _DC + V _P)) C in dem Kondensator C₀ gespeichert, wobei während der folgenden Periode, wenn das Taktsignal Φ₂ dem Pegel V _DC + V _P entspricht, der Ladungspegel des Kondensators C₀ zum Kondensator C₁ übertragen wird. Während der folgenden Periode fließt Ladung, wenn das Taktsignal Φ₁ von neuem dem Pegel V _DC + V _P entspricht, in der Richtung, die durch den Pfeil I₀ in Fig. 8 dargestellt ist, vom Ausgangsanschluß 44 durch die Kollektor-Emitter-Strecke des Transistors 41 durch den Kondensator C₂ und den Transistor Q₂ zum Kondensator C₁. Deshalb ist es durch Messen des Betrages des Stroms, der vom Ausgangsanschluß 44 zum Kondensator C₁ fließt, möglich, ein Ausgangssignal abzuleiten, das sich proportional zum Eingangssignal V _{S 1} ändert und das gegenüber dem Eingangssignal um eine Taktperiode t verzögert ist, mit τ = 1/f _C und mit f _C = Taktsignalfrequenz. Gegebenenfalls kann die Ausgangsschaltung gemäß Fig. 8 zur Bestimmung des Signals V _{S 1} zu Zeitpunkten verwendet werden, die um 2 τ, 3 τ . . . gegenüber dem Eingangssignal verzögert sind, durch das Verbinden des Verbindungspunktes der Emitter der Transistoren 41 und 42 mit der Taktseite des geradzahligen Kondensators C₄ bzw. C₆ bzw. . . .

Es zeigt sich, daß, da die Taktsignalansteuerschaltung 40 aus den Transistoren 41 und 42 ein Taktsignal der Taktseite des Kondensators C₂ zuführt, das die gleiche Spannung und die gleiche Phase wie das Taktsignal Φ₁ besitzt, der Ladungs- und Spannungspegel am Kondensator C₂ identisch dem ist, der vorhanden wäre, wenn die Taktseite dieses Kondensators mit dem Taktsignaleingangsanschluß 6 verbunden ist. Folglich ändert der Betrieb der Ausgangsschaltung gemäß Fig. 8 in keinster Weise den Ladungs- und den Spannungspegel, die auf dem Kondensator gespeichert sind und durch diesen hindurchgehen, von dem sie die Ausgangsinformation ableitet.

Ein weiteres Ausführungsbeispiel der Erfindung ist in Fig. 9 dargestellt, wobei die Taktseite eines ungeradzahligen Kondensators beispielsweise der Kondensator C₁ von dem Taktsignaleingangsanschluß 7 abgetrennt ist und mit dem Verbindungspunkt der Emitter der Transistoren 41 und 42 verbunden ist. Die Basen der Transistoren 41 und 42 sind miteinander verbunden sowie mit dem Taktsteuersignal Φ₂′ vom Taktsignalgenerator 43. Das Taktsteuersignal Φ₂′ besitzt die gleiche Phase wie das Taktsignal Φ₂, das dem Taktsignaleingangsanschluß 7 zugeführt ist und wechselt zwischen dem Spannungspegel V _DC - V _be und dem Spannungspegel V _DC + V _P + V _be ab. Folglich ist die der Taktseite des Kondensators C₁ zugeführte Spannung in Spannung und Phase gleich der, die dem Taktsignaleingangsanschluß 7 zugeführt ist. Weiter ist in Fig. 9 ein Kollektor des NPN-Transistors 41 mit einem Versorgungsanschluß 4 verbunden und ist ein Ausgangsanschluß 45 vom Kollektor des PNP- Transistors 42 herausgeführt. Bei dieser Schaltung wird während der Periode, während der das Taktsignal Φ₁ auf hohem Pegel ist, unmittelbar nachdem das Eingangssignal V _{S 1} dem Eingangsanschluß 1 zugeführt worden ist, eine Ladung von (V _{S 1} - (V _DC + V _P)) C im Kondensator C₀ gespeichert. Während der folgenden Periode, wenn das Taktsignal Φ₂ auf hohem Pegel ist, entlädt sich der Kondensator C₁ von einer Ladung V _P · C auf die Ladung, die zuvor am Kondensator C₀ ist, so daß eine Gesamtladung entsprechend (V _DC + 2 V _P - V _{S 1}) · C in der durch den Pfeil I₀ gezeigten Richtung vom Anschluß 4 durch die Kollektor-Emitter-Strecke des Transistors 41, den Kondensator C₁ und den Transistor Q₁ zum Kondensator C₀ fließt. Dann fließt während der folgenden Periode, wenn das Taktsignal Φ₁ von neuem auf hohem Pegel ist und den Spannungspegel V _DC + V _P besitzt, eine ähnliche Elektronenladung von (V _DC + 2 V _P - V _{S 1}) · C in der durch den Pfeil I₁ gezeigten Richtung vom Kondensator C₂ durch den Transistor Q₂, den Kondensator C₁ und die Emitter-Kollektor-Strecke des Transistors 42 zum Ausgangsanschluß 45.

Bei dieser Schaltung wird wie bei der Schaltung gemäß Fig. 8 Ausgangsinformation während der Periode abgeleitet, während der der Kondensator C₂ seine Ladung zum Kondensator C₁ überträgt und ist das abgeleitete Signal gegenüber dem Eingangssignal um eine Taktperiode τ verzögert. Selbstverständlich können Signalverzögerungen von 2 τ, 3 τ . . . dadurch erreicht werden, daß die Taktenden der jeweiligen Kondensatoren C₃ bzw. C₅ . . . mit den Emittern der Transistoren 41 und 42 verbunden werden. Es zeigt sich auch, daß, wenn bei der Taktsignalansteuerschaltung gemäß Fig. 8 der Kollektor des Transistors 41 mit einem Plus-Versorgungsanschluß verbunden ist und wenn ein Ausgangsanschluß vom Kollektor des Transistors 42 abgeleitet ist, oder wenn die Taktsignalansteuerschaltung gemäß Fig. 9 so geändert ist, daß der Kollektor des Transistors 42 mit Masse und ein Ausgangsanschluß mit dem Kollektor des Transistors 41 verbunden sind, ein Ausgangssignal abgeleitet werden kann, das gegenüber dem Eingangssignal um eine ausgewählte Periode von 0,5 τ, 1,5 τ, 2,5 τ, . . . verzögert ist. Es zeigt sich, daß bei den Schaltungen gemäß Fig. 8 und 9 die Kollektorspannung des Transistors, von dem der Ausgangsstrom erhalten wird, so gewählt ist, daß sich der zugeordnete Transistor nicht sättigt.

Die Schaltung gemäß Fig. 10 ist identisch der gemäß Fig. 8 mit der Ausnahme, daß eine Einrichtung vorgesehen ist, um den Ausgangsstrom durch den Anschluß 44 in eine Ausgangsspannung umzusetzen: Insbesondere ist der Anschluß 44 gemäß Fig. 10 mit einem Versorgungsanschluß 4 über einen Widerstand 51 verbunden und wird die sich ergebende Ausgangsspannung am Anschluß 44 über eine Integrierschaltung 52 einem Ausgangsanschluß 53 zugeführt. Die am Ausgangsanschluß 53 abgeleitete Spannung entspricht der Spannung am Versorgungsanschluß 4 abzüglich dem durchschnittlichen Spannungsabfall über dem Widerstand 51. Daher ergibt sich die Ausgangsspannung V _out am Anschluß 53 zu:

Eine Ausgangsspannung kann auch dadurch erhalten werden, daß eine Abtastschaltung anstelle der Integrierschaltung 52 mit dem Verbindungspunkt oder Anschluß 44 zwischen dem Widerstand 51 und dem Kollektor des Transistors 41 angeschlossen wird.

Fig. 11 zeigt eine Schaltung, die identisch der gemäß Fig. 9 ist mit der Ausnahme, daß sie ebenfalls eine Schaltung ähnlich der gemäß Fig. 10 enthält zum Umformen des Ausgangsstroms durch den Anschluß 45 in eine Ausgangsspannung. In Fig. 11 ist der Ausgangsanschluß 45 mit Masse über einen Anschluß 54 verbunden, der einen Widerstandswert R besitzt. Die Spannung, die am Anschluß 45 erhalten wird, wird über eine Integrierschaltung 55 einem Ausgangsanschluß 56 zugeführt, wobei sich die Spannung V _out, die am Anschluß 56 abgeleitet wird, ergibt zu:

Fig. 12 zeigt eine Schaltung, die identisch der gemäß Fig. 8 ist mit der Ausnahme, daß eine Einrichtung vorgesehen ist, die sich von der gemäß den Fig. 10 und 11 unterscheidet, um eine Ausgangsspannung vom Ausgangsstrom abzuleiten, der durch den Anschluß 44 fließt. Gemäß Fig. 12 ist der Anschluß 44 mit einem Versorgungsanschluß 4 über die Kollektor-Emitter-Strecke eines NPN-Transistors 61 verbunden, der basisseitig mit dem Taktsignaleingangsanschluß 7 verbunden ist. Ein Kondensator 62 mit dem Kapazitätswert C gleich dem aller Kondensatoren C₀, C₁, C₂ . . . ist an einem Ende oder einem Belag mit dem Taktsignaleingangsanschluß 6 verbunden und ist am anderen Ende bzw. anderen Belag mit dem Anschluß 44 verbunden. Der Ausgangsanschluß 63 ist von diesem anderen Belag des Kondensators 62 herausgeführt.

Die Schaltung gemäß Fig. 12 arbeitet zum Aufladen und Entladen des Kondensators 62, so daß dessen Ladungs- und Spannungspegel im wesentlichen die gleiche Amplitude und Phase wie der Kondensator C₂ besitzen. Während der Periode, zu der das Taktsignal Φ₂ auf hohem Pegel ist, entsprechend V _DC + V _P, und das Taktsignal Φ₁ auf niedrigem Pegel ist, entsprechend V _DC, wird der Kondensator 62 mit einer Spannung V _P aufgeladen. Während der folgenden Periode fließt, wenn das Taktsignal Φ₁ auf hohem Pegel zu einem Zeitpunkt τ, nachdem ein Eingangssignal V _{S 1} dem Eingangsanschluß 1 zugeführt ist, eine Ladung der Größe (V _DC + 2 V _P - V _{S 1}) · C von dem positiven Ende des Kondensators 62 durch die Kollektor-Emitter-Strecke des Transistors 41, den Kondensator C₂ und den Transistor Q₂ zum Kondensator C₁. Als Ergebnis entspricht am Ende dieser Periode, wenn das Taktsignal Φ₁ auf hohem Pegel ist, die Spannung, die über dem Kondensator 62 verbleibt, V _{S 1} - (V _DC + V _P). Da zu diesem Zeitpunkt die Spannung des Taktsignals Φ₁, das der Taktseite des Kondensators 62 zugeführt ist, den Wert V _DC + V _P besitzt, besitzt die Seite des Kondensators 62, die mit dem Ausgangsanschluß 63 verbunden ist, eine Spannung die gleich der des Taktsignals Φ₁ zuzüglich der Ladung über dem Kondensator 62 ist, wobei sich diese Ausgangsspannung V _out ergibt zu:

V _out = V _{S 1} - (V _DC + V _P) + V _DC + V _P = V _{S 1} (14).

Es zeigt sich daher, daß die am Ausgang 63 abgeleitete Spannung im wesentlichen gleich der ursprünglich dem Eingangsanschluß 1 zugeführten Spannung V _{S 1} ist. Jedoch ist bei der Schaltung gemäß Fig. 12 aufgrund der Spannungsabfälle über dem Basis-Emitter-Übergang des Transistors 2 und der Diode 5, die einen Teil der Eingangsschaltung des Eimerkettenspeichers bildet, die Ausgangsspannung höher als die Ist- Spannung, die dem Eingangsanschluß 1 zugeführt worden ist, um einen Betrag entsprechend 2 V _be. Zur Entfernung dieser Gleichspannungspegelverschiebung ist es möglich, den Ausgangsanschluß 63 mit einer Emitterfolgerschaltung in Darlington- Schaltung aus Transistoren 64 und 65 zu verbinden, wie das in Fig. 12 dargestellt ist. Diese Darlington-Schaltung besitzt nicht nur den Vorteil, daß die Gleichspannungspegelverschiebung beseitigt wird, sondern auch, daß sie sehr hohe Eingangsimpedanz besitzt, wodurch verhindert wird, daß die Ausgangsspannung am positiveren Ende des Kondensators 62 wesentlich durch Ströme beeinflußt wird, die von einem Ausgangsanschluß 63′ des Darlington-Paars abgeleitet werden.

Es zeigt sich, daß das Taktende des Kondensators 62 mit dem Ausgang des Taktsignalgenerators 43 verbunden werden kann, wie das durch Strichlinien in Fig. 12 dargestellt ist, anstelle einer Verbindung mit dem Taktsignaleingangsanschluß 6. Jedoch ist im Fall einer solchen Änderung die vom Anschluß 63 oder 63′ abgeleitete Ausgangsspannung um eine Spannung 2 V _be erhöht, da diese, wenn das Taktsteuersignal Φ₁′ niedrig ist, eine Spannung besitzt, die um V _P + V _be niedriger ist als der hohe Spannungspegel des Taktsignals Φ₂, weshalb sich der Kondensator 62 anfangs auf einen Spannungspegel von V _P + V _be auflädt anstelle auf lediglich V _P, wobei er, wenn das Taktsteuersignal Φ₁′ auf hohem Pegel ist, eine Spannung besitzt, die um V _be höher als das Taktsignal Φ₁ ist, wodurch eine zusätzliche Spannung V _be zur Ladung am Kondensator 62 hinzugefügt wird.

Fig. 13 zeigt eine Schaltung, die der gemäß Fig. 11 identisch ist mit der Ausnahme, daß eine davon verschiedene Einrichtung zum Umsetzen des Stroms am Ausgangsanschluß 45 in ein Spannungsausgangssignal vorgesehen ist. Gemäß Fig. 13 ist der Anschluß 45 mit sowohl dem Kollektor als auch der Basis eines Transistors 71 verbunden, der als Diode in einer Stromspiegelschaltung arbeitet, die weiter einen Transistor 72 enthält. Die Emitter der Transistoren 71 und 72 sind an Masse gelegt und die Basis des Transistors 72 ist mit der Basis und dem Kollektor des Transistors 71 verbunden. Der Kollektor des Transistors 72 ist mit dem Versorgungsanschluß 4 über die Kollektor-Emitter-Strecke eines Transistors 73 verbunden. Die Basis des Transistors 73 ist mit dem Verbindungspunkt der Emitter der Transistoren 41 und 42 verbunden, so daß sie ein Signal der gleichen Frequenz und Phase wie das Taktsignal Φ₂ empfängt. Ein Kondensator 74 ist mit einem Belag mit dem Taktsignaleingangsanschluß 6 und mit dem anderen Belag mit dem Verbindungspunkt zwischen dem Emitter des Transistors 73 und dem Kollektor des Transistors 72 verbunden. Der Kondensator 74 besitzt eine Kapazität C gleich der Kapazität der Kondensatoren C₀, C₁, C₂ . . . Ein Ausgangsanschluß 75 ist mit dem Belag des Kondensators 74 verbunden, der mit dem Kollektor des Transistors 72 verbunden ist. Die Schaltung gemäß Fig. 13 erreicht, daß der Kondensator 74 Spannungs- und Ladungspegel besitzt, die denjenigen des Kondensators C₁ im wesentlichen in Amplitude und Phase gleich sind. Während der Periode, während der das Taktsignal Φ₂ einen Spannungspegel V _DC + V _P besitzt und das Spannungssignal Φ₁ einen Spannungspegel V _DC besitzt, ist der Transistor 73 durchgeschaltet und legt die bekannte Ladung entsprechend V _P über den Kondensator 74 an. Während der folgenden Periode, während der das Taktsignal Φ₁ den Spannungspegel V _DC + V _P zu einem Zeitpunkt τ, nachdem das Eingangssignal V _{S 1} dem Eingangsanschluß 1 zugeführt ist, hat, fließt eine Ladung des Wertes (V _DC + 2 V _P - V _{S 1}) · C vom Kondensator C₂ durch den Transistor Q₂, den Kondensator C₁, die Emitter-Kollektor-Strecke des Transistors 42 und die Kollektor-Emitter-Strecke des Transistors 71. Folglich fließt ein glatter Strombetrag durch den Transistor 72 der Stromspiegelschaltung vom Kondensator 74, um diesen Kondensator 74 auf eine Spannung V _{S 1} - (V _DC + V _P) zu entladen. Zu diesem Zeitpunkt beträgt die Spannung des Taktsignals Φ₁, das dem entsprechenden Belag des Kondensators 74 zugeführt ist, dem Pegel V _DC + V _P. Daher ergibt sich die Spannung am anderen Belag des Kondensators 74 und damit am Ausgangsanschluß 75 zu:

V _out = V _{S 1} - (V _DC + V _P) + V _DC + V _P = V _{S 1} (15).

Ein Darlington-Schaltungspaar aus Transistoren 64 und 65 kann wieder mit dem Ausgangsanschluß 75 der Schaltung gemäß Fig. 13 in der gleichen Weise verbunden werden, wie sie mit dem Ausgangsanschluß 63 gemäß Fig. 12 verbunden ist, um die Gleichspannungspegelverschiebung aufgrund des Transistors 2 und der Diode 5 zu beseitigen und um zu ermöglichen, daß die Spannung am Ausgangsanschluß 75, ohne zuviel Strom vom Kondensator 74 abzuziehen, bestimmt werden kann. Es zeigt sich, daß die Basis des Transistors 73 mit dem Ausgang des Taktsignalgenerators 43 verbunden werden kann, wie das durch Strichlinien in Fig. 13 dargestellt ist, statt daß sie mit dem Verbindungspunkt der Emitter der Transistoren 41 und 42 verbunden ist. Im Fall einer solchen Änderung wird das abgeleitete Ausgangssignal V _out um eine Spannung V _be angehoben, da, wenn das Taktsteuersignal Φ₂′ auf hohem Pegel und das Taktsignal Φ₁ auf niedrigem Pegel sind, eine Ladung von V _P + V _be statt von V _P am Kondensator 74 durch den Transistor 73 angeordnet wird.

Die Fig. 14 und 15 zeigen Eimerkettenspeicher, die im Grunde genommen identisch denen sind, die in den Fig. 12 bzw. 13 dargestellt sind mit der Ausnahme, daß Feldeffekttransistoren (FET) anstelle der bipolaren Transistoren verwendet sind. In Fig. 14 wird ein Ausgangssignal vom Kondensator C _2m, wobei m eine nicht negative ganze Zahl ist, abgeleitet und sind die Transistoren 41 und 42 der Schaltung gemäß Fig. 12 durch komplementäre FETs 81 und 82 besetzt, die N-Kanal bzw. P-Kanal besitzen und ist der Transistor 61 durch einen N-Kanal- FET 83 ersetzt. In Fig. 15 wird das Ausgangssignal vom Kondensator C _2m-1 abgeleitet und sind die Transistoren 41, 42, 71, 72 und 73 gemäß Fig. 13 durch FETs 81, 82, 84, 85 bzw. 86 ersetzt, die alle N-Kanal-FETs sind mit Ausnahme des P-Kanal-FET 82. Hier sind, wie in Fig. 14, die FETs 81 und 82 komplementäre Transistoren. Die Schaltungen gemäß Fig. 14 und 15 arbeiten im Grunde genommen in der gleichen Weise wie die Schaltungen gemäß Fig. 12 bzw. 13. Durch so Wählen der hohen und niedrigen Spannungspegel der Taktsteuersignale Φ₁′ und Φ₂′ entsprechend V _DC - V _GS′ bzw. V _DC + V _GS, wobei V _GS die Offsetspannung zwischen Gate und Source des FET 81 ist, wenn dieser leitend ist, und wobei V _GS′ die Offsetspannung zwischen Gate und Source des FET 82 ist, wenn dieser leitend ist, können die gleichen Ausgangsspannungen wie gemäß den Fig. 12 und 13 erhalten werden.

Die Fig. 16 und 17 zeigen ladungsgesteuerte Bauelemente, bei denen die Feldeffekttransistoren aufweisenden Taktsignalansteuerschaltungen gemäß den Fig. 14 bzw. 15 angewendet sind, um den Ladungspegel einer der Elektroden eines solchen ladungsgesteuerten Bauelements (CCD) zu bestimmen.

In Fig. 16 wird ein Ausgangssignal von der Elektrode K _2m abgeleitet, die mit dem Verbindungspunkt der Drains der komplementären FETs 81 und 82 verbunden ist, wenn abhängig von Taktsignalen eine Ladung im Kanal CH von unterhalb der Elektrode K _2m-1 zur Elektrode K _2m bewegt wird und eine entsprechende Menge entgegengesetzter Ladung von der Elektrode K _2m-1 zur Elektrode K _2m durch die taktende Schaltung fließt. In Fig. 16 fließt dieser Strom zur Elektrode K _2m vom Kondensator 62 und zeigt der Betrag dieses Stroms den Pegel der Ladung an, der zum Kondensator K _2m übertragen worden ist.

In Fig. 17 wird ein Ausgangssignal von der Elektrode K _2m-1 des ladungsgesteuerten Bauelementes (CCD) erhalten, die mit dem Verbindungspunkt der Drains der komplementären FETs 81 und 82 verbunden ist. Wenn abhängig von den Taktsignalen eine Ladung im Kanal CH sich von unterhalb der Elektrode K _2m-1 zur Elektrode K _2m bewegt, fließt eine eine entsprechende Menge entgegengesetzter Ladung von der Elektrode K _2m-1 zur Elektrode K _2m. In Fig. 17 fließt dieser Strom von der Elektrode K _2m-1 durch die Source-Drain-Strecke des FET 82 und zur Masse durch den FET 84 in Diodenschaltung, der den Eingang der Stromspiegelschaltung bildet, die aus den FETs 84 und 85 besteht. Aus diesem Grund fließt ein entsprechender Betrag des Stroms durch den Transistor 85 vom Kondensator 74 zur Erzeugung einer Spannung am Ausgangsanschluß 75, die den Pegel der Ladung anzeigt, der zur Elektrode K _2m übertragen ist.

Bei den vorstehend erläuterten Ladungstransporteinrichtungen (CTD) sind die Taktsignalansteuerschaltungen, die zum Erhalten eines Ausgangssignals verwendet werden, mit lediglich einem kapazitiven Speicherelement zu einem Zeitpunkt verbunden. Jedoch liegt ein wesentliches Merkmal der Taktsignalansteuerschaltung gemäß der Erfindung darin, daß diese mit mehreren Stufen innerhalb einer Ladungstransporteinrichtung verbunden werden kann, um ein Ausgangssignal aufgrund des Signalspiegels jedes dieser kapazitiven Speicherelemente abzuleiten. In diesem Fall gibt die Erfindung eine Einrichtung an, durch die eine Ladungstransporteinrichtung als Transversalfilter arbeiten kann, das vergleichsweise wenige Bauelemente hat zur Verringerung deren Bedarf bezüglich Raum, Kosten und Stromverbrauch. Weiter vermeidet ein derartiges Transversalfilter gemäß der Erfindung die Probleme bezüglich der Streukapazität C _CB des Basisstroms und der Kompliziertheit der richtigen Einstellung einer Reihe von Differenzverstärkern, die bei herkömmlichen Ladungstransporteinrichtungen auftraten, die mehrere Emitterfolgerschaltungen verwendeten, die zur Arbeit als Transversalfilter vorgesehen waren.

Fig. 18 zeigt eine Schaltung, die identisch der gemäß Fig. 8 ist mit der Ausnahme, daß jeder der geradzahligen Kondensatoren C₀, C₂, C₄, . . . in zwei Teile C₀′, C₀′′, C₂′, C₂′′, C₄′, C₄′′, . . . geteilt ist. Die Kapazitätswerte jedes der beiden Teile jedes geradzahligen Kondensators ist so gewählt, daß deren Summe dem Wert C entspricht, d. h., es gilt

C₀′ = a₀ · C,
C₀′′ = (1 - a₀) C; C₂′ = a₂C, C₂′′ = (1 - a₂) C; C₄′ = a₄C; C₄′′ = (1 - a₄) C; . . .

Die Taktanschlüsse der Teilkondensatoren C₀′, C₂′, C₄′ . . . sind alle mit dem Verbindungspunkt der Emitter der Transistoren 41 und 42 verbunden und die Taktanschlüsse der Teilkondensatoren C₀′′, C₂′′, C₄′′, . . . sind alle mit dem Takteingangsanschluß 6 verbunden. Das Taktsteuersignal Φ₁′ wird durch den Taktsignalgenerator 43 den Basen der Transistoren 41 und 42 zugeführt und der Kollektor des Transistors 42 liegt an Masse, wobei der Ausgangsanschluß 44 vom Kollektor des Transistors 41 abgeleitet ist.

Die Wirkungsweise der Schaltung gemäß Fig. 18 ist folgende
Während der Periode, während der das Taktsignal Φ₁ auf hohem Pegel ist, unmittelbar nachdem ein Eingangssignal V _{S 1} dem Eingangsanschluß 1 zugeführt ist, ändert sich die Spannung über dem Kondensator C₀′ auf V _{S 1} - (V _DC + V _P) von der Spannung V _P, weshalb sich eine Elektronenladung von

a₀C [V _P - V _{S 1} - (V _D + V _P) ] = a₀C (V _DC + 2 V _P - V _{S 1}) -(16)

von dem Kondensator C₀′ entlädt und diese Ladung vom Ausgang 44 durch die Kollektor-Emitter-Strecke des Transistors 41 zum Kondensator C₀′ fließt, wie das durch den Pfeil I₀ in Fig. 18 dargestellt ist. Zu einem Zeitpunkt um eine volle Taktperiode τ ( τ = 1/f _C) später, wenn das Taktsignal Φ₁ von neuem auf hohem Pegel ist, entlädt sich der Kondensator C₂′ in ähnlicher Weise um einen Betrag entsprechend:

a₂C [V _P - V _{S 1} - (V _DC + V _P) ] = a₂C [(V _DC + 2 V _P) - V _{S 1}-] (17)

wobei diese Ladung auch vom Ausgangsanschluß 44 durch die Kollektor-Emitter-Strecke des Transistors 41 in dem durch den Pfeil I₀ in Fig. 18 dargestellten Weg fließt. In gleicher Weise entlädt sich während der nächsten Periode, während der das Taktsignal Φ₁ wieder auf hohem Pegel ist zu einem Zeitpunkt um 2 τ nach der Anfangsperiode, wenn das Eingangssignal V _{S 1} dem Kondensator C₀′ zugeführt wird, der Kondensator C₄′ um einen Betrag entsprechend:

a₄C [V _P - V _{S 1} - (V _DC + V _P) ] = a₄C [(V _DC + 2 V _P) - V _{S 1}-] (18),

wobei diese Ladung ebenfalls vom Ausgang 44 über den durch den Pfeil I₀ dargestellten Weg in Fig. 18 fließt.

Aus den Gleichungen (16), (17) und (18) kann der Gesamtbetrag der Ladung bestimmt werden, der vom Ausgangsanschluß 44 durch die Kollektor-Emitter-Strecke des Transistors 41 in der durch den Pfeil I₀ in Fig. 18 dargestellten Richtung fließt, und zwar zu:

Q _out = [(V _DC + 2 V _P) - V _{S 1}] C (a₀ + a₂ ^z-1 + a₄ ^z-2 + . . . ) (19).
-

Hier gilt z = e ^s ^τ s = γω = γ 2 τ f (wobei f die Frequenz des Eingangssignals ist, auf das das Filter abgestimmt ist). Diese Gesamtladung Q _out, die in den Ausgangsanschluß 44 fließt, entspricht einer gewichteten Summe der Ladung auf jedem der Kondensatoren, mit dem die Emitter der Transistoren 41 und 42 verbunden sind. Die Signale an den abgetasteten Kondensatoren C₀′, C₂′, C₄′, . . . sind gegenüber dem Wert des Eingangssignals, dem Eingangsanschluß 1 zugeführt ist, um eine Zeit 0 bzw. τ bzw. 2 τ, . . . verzögert. Folglich kann durch Wählen der Koeffizienten a₀, a₂, a₄ nach Bedarf die Filterschaltung gemäß Fig. 18 so ausgebildet werden, daß sie ein gewünschtes Frequenz-Ansprechverhalten besitzt.

Der Durchschnittstrom, der in den Anschluß 44 fließt, ergibt sich zu:

Daher ist der durchschnittliche Ausgangsstrom eine Funktion von sowohl der Frequenz der der Ladungstransporteinrichtung zugeführten Taktsignale als auch der Frequenz des Eingangssignals V _S.

Wie sich aus Fig. 18 ergibt, ist einer der Vorteile der Taktsignalansteuerschaltung gemäß der Erfindung, daß sie zur Bestimmung des Signalpegels eines kapazitiven Speicherelementes einer Ladungstransporteinrichtung verwendet werden kann durch Messen des Betrages eines Stroms, der in das kapazitive Speicherelement hineinfließt, bzw. aus diesem herausfließt. Folglich kann die Taktsignalansteuerschaltung gemäß der Erfindung zur Messung des Signalpegels an mehreren kapazitiven Speicherelementen verwendet werden durch lediglich Messen des Betrags des Stroms, der in mehrere dieser kapazitiven Speicherelemente hineinfließt bzw. aus diesen herausfließt. Weiter kann durch geeignetes Wählen der Teilerkoeffizienten der kapazitiven Speicherelemente, mit denen die Taktsignalansteuerschaltung verbunden ist, ein Gewichten in einfacher Weise erreicht werden. Daher kann gemäß der Erfindung ein Transversalfilter gebildet werden, das sehr einfachen Aufbau besitzt im Vergleich zu dem in Fig. 4 dargestellten herkömmlichen Transversalfilter. Da die Gesamtkapazität jedes der geteilten Kondensatoren gleich dem der entsprechenden ungeteilten Kondensatoren ist, und da das Taktsignal, das durch die Taktsignalansteuerschaltung abgegeben ist, die als Ausgangseinrichtung verwendet wird, in Spannung und Phase gleich dem ist, das jedem der abgetasteten kapazitiven Stufen zugeführt ist, die nicht geteilt sind, ändert die Ausgangseinrichtung gemäß der Erfindung die Spannungs- oder Ladungspegel der Signale nicht wesentlich, die durch die kapazitiven Speicherelemente bei Abtasten der Ausgangseinrichtung hindurchtreten.

Fig. 19 zeigt ein anderes Ausführungsbeispiel der Erfindung, bei der eine Ladungstransporteinrichtung zur Arbeit als Transversalfilter verschaltet ist zusammen mit einer Taktsignalansteuerschaltung. Die Schaltung gemäß Fig. 19 ist identisch der gemäß Fig. 9 mit der Ausnahme, daß die ungeradzahligen Kondensatoren C₁, C₃, . . . in zwei Teile C₁′, C₁′′; C₃′, C₃′′; . . . aufgeteilt sind, wobei die Kapazitäten jedes solchen Kondensators so gewählt sind, daß gilt C₁′ = a₁C, C₁′′ = (1-a₁) C; C₃′ = a₃C, C₃′′ = (1-a₃) C; . . . Die Taktenden der Kondensatoren C₁′, C₃′, . . . sind miteinander ver 24681 00070 552 001000280000000200012000285912457000040 0002002951166 00004 24562bunden sowie mit den Verbindungspunkten der Emitter der Transistoren 41 und 42, und die Taktenden der Kondensatoren C₁′′, C₃′′, . . . sind miteinander verbunden sowie mit dem Taktsignaleingangsanschluß 7. Die Basen der Transistoren 41 und 43 empfangen das Taktsteuersignal Φ₂′ vom Taktsignalgenerator 43, das die gleiche Phase wie das Taktsignal Φ₂ besitzt, das dem Takteingangsanschluß 7 zugeführt ist. Der Kollektor des NPN- Transistors 41 ist mit dem Versorgungsanschluß 4 verbunden und der Ausgangsanschluß 45 ist mit dem Kollektor des PNP- Transistors 42 verbunden.

Der Betrieb der Schaltung gemäß Fig. 19 ist annähernd identisch dem der Schaltung gemäß Fig. 18 mit der Ausnahme, daß sie Ströme mißt, die an den ungeradzahligen Kondensatoren während der Zeit fließen, während der jeder von ihnen Ladung vom folgenden geradzahligen Kondensator empfängt, statt daß Ströme gemessen werden, die von solchen ungeradzahligen Kondensatoren zu solchen Zeitpunkten fließen, wie bei der Schaltung gemäß Fig. 18. Die Gesamtladung, die vom Ausgangsanschluß 45 abfließt, beträgt:

Q _out = [(V _DC + 2 V _P) - V _S ] C [a₁z ^-1 + a₃z ^-2 + . . . ] = [(V _DC- + 2 V _P) - V _S ] C · z ^-1 (a₁ + a₃z ^-1 + . . .) (21).

Es zeigt sich, daß dieses Ausgangssignal identisch dem ist, das in der Schaltung 18 gemessen und durch die Gleichung (19) wiedergegeben ist mit der Ausnahme, daß Koeffizienten a₁, a₃ . . . die Koeffizienten a₀, a₂, a₄, . . . ersetzen. Daher kann durch Wählen des Werts der Koeffizienten a₁, a₃, . . . die Schaltung gemäß Fig. 19 so ausgebildet werden, daß sie das gewünschte Frequenz-Ansprechverhalten besitzt.

Die Fig. 20 und 21 zeigen Schaltungen, die identisch denen in Fig. 18 bzw. Fig. 19 sind mit der Ausnahme, daß die Fig. 20 und 21 zusätzlich auch die Spannungsumsetzungseinrichtung gemäß den Fig. 10 bzw. 11 zeigen. In Fig. 20 ergibt sich die am Ausgang 53 abgeleitete Spannung zu:

V _out = Vcc - R · I _A
= Vcc - R · Q _out · f _C
= Vcc - R · f _C {(V _DC + 2 V _P) - V _S } C (a₀ + a₂Z ^-1 + . . . ) (22).
-

In ähnlicher Weise ergibt sich in Fig. 21 die am Ausgang 56 abgeleitete Spannung zu:

V _out = R · I _A
= R · Q _out · f _C
= R · f _C {(V _DC + 2 V _P) - V _S } C · Z ^-1 (a₁ + a₃Z ^-1 + . . . -) (23).

Die Schaltungen gemäß den Fig. 22 und 23 sind identisch denen gemäß den Fig. 18 und 19 mit der Ausnahme, daß sie auch eine Einrichtung zum Umsetzen eines Stromausgangssignals in ein Spannungsausgangssignal enthalten, wie das in den Fig. 12 bzw. 13 dargestellt ist.

Beim Betrieb der Schaltung gemäß Fig. 22 ist am Ende der Periode, zu dem das Taktsignal Φ₁ auf hohem Pegel ist, die Ladung am Kondensator 62, der bei dieser Schaltung die Kapazität C _A besitzt:

V _P - C _A - {(V _DC + 2 V _P) - V _S } C (a₀ + a₂Z ^-1 + . . . ) (24).
-

Da die Spannung V _DC + V _P durch das Taktsignal Φ₁ einem Belag des Kondensators 62 zu diesem Zeitpunkt zugeführt wird, ergibt sich die Ausgangsspannung, die von dem anderen Belag des Kondensators 62 zu diesem Zeitpunkt abgeleitet wird, zu:

Da V _S = V _SDC - V _SAC, ergibt sich:

In letzter Gleichung (26) ist der erste Term ein Signalterm, der sich abhängig von der variablen Komponente V _SAC des Signals V _S ändert, wobei die verbleibenden Terme Gleichspannungspegelschiebeterme sind, die unabhängig von der variablen Komponente des Signals V _S sind. Da die Frequenz des Gleichspannungsterms dieser Gleichung (26) Null ist, können Z ^-1, Z ^-2, alle auf Eins gesetzt werden. Daher vereinfacht sich die Gleichung (26) zu:

Daher ist in Fig. 22 die Signalkomponente der Ausgangsspannung:

und ist der Gleichspannungspegel des Ausgangssignals, d. h., derjenige Teil des Ausgangssignals, der unabhängig von der variablen Komponente V _SAC des Eingangssignals V _S ist:

Da der Gleichspannungspegel des Eingangssignals V _SDC ist, ergibt sich, daß eine Gleichspannungspegelverschiebung von V _{out DC} - V _SDC in der Schaltungsanordnung gemäß Fig. 22 auftritt.

In Fig. 22 ist die Kapazität des Kondensators 62 zu (a₀ + a₃ + . . . ) C gewählt, so daß sich das Ausgangssignal ergibt zu:

Wie sich aus dieser Gleichung (30) ergibt, entspricht der Gleichspannungspegel der Ausgangsspannung V _SDC entsprechend dem Gleichspannungspegel des Eingangssignals V _S. Daher ergibt sich, daß bei der Vorrichtung gemäß Fig. 22 ein Ausgangssignal abgebbar ist, das keine Gleichspannungspegelverschiebung besitzt. Die Übertragungsfunktion oder die Signalverstärkung H (Z) der variablen Eingangssignalkomponente V _SAC zwischen dem Eingang und dem Ausgang ergibt sich zu:

Daher ergibt sich, daß das Ausgangssignal der Schaltungsanordnung gemäß Fig. 22 eine gewünschte Wechselspannungssignalverstärkung zur Verwendung als Filterschaltung besitzt, während gleichzeitig im Grunde genommen keine Gleichspannungspegelverschiebung auftritt. Es sei jedoch erwähnt, daß die obigen Gleichungen nicht die Gleichspannungspegelverschiebung berücksichtigen, die sich aus dem Gesamtspannungsabfall von 2 V _be über der Diode 5 und dem Emitter-Basis-Übergang des Transistors 2 ergeben, wodurch die am Kondensator C₀′ angeordnete Spannung um 2 V _be höher ist, als die am Eingangsanschluß 1 zugeführte Spannung. Zur Entfernung dieser Spannungsverschiebung kann die Emitterfolgerschaltung in Darlington- Schaltung aus den Transistoren 64 und 65 in der gleichen Weise verwendet werden, wie bei der Schaltungsanordnung gemäß Fig. 12.

Wie erwähnt, ist die Schaltungsanordnung gemäß Fig. 23 identisch der gemäß Fig. 19 mit der Ausnahme, daß die in Fig. 13 verwendete Schaltungsanordnung zum Umsetzen des Ausgangsstroms am Anschluß 45 in eine entsprechende Ausgangsspannung ebenfalls vorgesehen ist. Die Betriebsweise der Schaltungsanordnung gemäß Fig. 23 ist im wesentlichen die gleiche wie die der Schaltungsanordnung gemäß Fig. 22 mit der Ausnahme, daß sie den Betrag des Stroms mißt, der in die ungeradzahligen Kondensatoren fließt, statt daß der Betrag des Stroms gemessen wird, der von den geradzahligen Kondensatoren zu den vorhergehenden ungeradzahligen fließt. Der Kondensator 74 der Schaltungsanordnung gemäß Fig. 23 besitzt eine Kapazität entsprechend (a₁ + a₃ + . . . ) C, so daß aus den ähnlichen Gründen, wie sie bei der Erläuterung der Schaltungsanordnung gemäß Fig. 22 angegeben sind, die Ausgangsspannung dieser Schaltungsanordnung sich ergibt zu:

Die Schaltungsanordnung gemäß den Fig. 24 und 25 sind im wesentlichen identisch denen gemäß den Fig. 22 bzw. 23 mit der Ausnahme, daß sie, wie die Schaltungsanordnung gemäß den Fig. 14 und 15 aus Feldeffekttransistoren statt aus bipolaren Transistoren besteht. Die Wirkungsweise der beiden Schaltungsanordnungen gemäß den Fig. 24 und 25 ist im wesentlichen die gleiche, wie die der Schaltungsanordnungen gemäß den Fig. 22 bzw. 23.

Die Fig. 26 und 27 zeigen Transversalfilterschaltungen, die mit ladungsgesteuerten Bauelementen (CCD) aufgebaut sind. Die Schaltungsanordnungen der Fig. 26 und 27 sind im wesentlichen die gleichen, wie die gemäß der Fig. 16 bzw. 17 mit der Ausnahme, daß in Fig. 26 die geradzahligen Elektroden der ladungsgesteuerten Bauelemente jeweils in zwei Teile geteilt sind, deren einer mit dem Verbindungspunkt der Sources der FETs 81 und 82 verbunden ist und deren anderer mit dem Taktsignaleingangsanschluß 6 verbunden. In ähnlicher Weise sind in Fig. 27 jeweils in zwei Teile aufgeteilt, deren einer mit dem Verbindungspunkt der Sources der FETs 81 und 82 verbunden ist und deren anderer mit dem Taktsignaleingangsanschluß 7 verbunden ist.

Jedesmal, wenn eine Ladung dem gemeinsamen Kanal CH von einer kapazitiven Kopplung mit einer Elektrode zu einer kapazitiven Kopplung mit einer folgenden Elektrode übertragen wird, wird eine Ladung proportional der übertragenen Ladung von der entladenden Elektrode wegübertragen, die vorher vor der Übertragung die Ladung im Kanal hält, zur zu ladenden Elektrode, die die Ladung im Kanal nach der Übertragung hält. Durch Aufteilen jeder der Elektroden, von denen ein Signalpegel abzutasten ist, in zwei Teile K′ und K′′ ist es möglich, zu erreichen, daß lediglich ein erwünschtes Teil der Gesamtmenge der Ladung, die entweder zu oder weg von jeder der abgetasteten Elektroden fließt, in dem Ausgangssignal addiert wird, das durch die Taktsignalansteuerschaltung gemäß den Fig. 26 und 27 abgeleitet ist. Als Ergebnis ist es mit den Schaltungen gemäß den Fig. 26 und 27 möglich, ein Ausgangssignal abzuleiten, das ein gewünschtes Frequenz-Ansprechverhalten besitzt, wie bei den Schaltungen gemäß den Fig. 18-25.

Die Schaltungsanordnung gemäß Fig. 28 ist im wesentlichen identisch der gemäß Fig. 13 mit der Ausnahme, daß die Taktsignalansteuereinrichtung mit einem Kondensator C _m-1 verbunden ist, statt mit dem Kondensator C₁ und daß dessen Stromspiegelschaltung 19 einen Widerstand 91 mit einem Widerstandswert R₁ und einen Widerstand 92 mit einem Widerstandswert R₂ zwischen den Emittern der Transistoren 71 bzw. 72 und Masse besitzt.

Wie mit Bezug auf den Betrieb der Schaltung gemäß Fig. 1 erläutert, fällt während der Periode, in der das Taktsignal Φ₂ auf hohem Pegel ist, die Ladung des Kondensators C _m-1 auf einen Wert entsprechend (V _S - (V _DC + V _P) + (V _DC + 2 V _P + V _S) (1 - α ^m)) C ab. Während der folgenden Periode, wenn das Taktsignal Φ₁ auf hohem Pegel ist, fließt Ladung durch den Transistor Q _m vom Kondensator C _m, so daß die Ladung am Kondensator C _m-1 dem Wert V _P · C entspricht. Auf diese Weise entspricht die Gesamtladung, die in dem Kondensator C _m-1 während dieser Periode injiziert oder eingeführt wird:

{V _P - [V _S - (V _DC + V _P) + (V _DC + 2 V _P - V _S) (1 - a ^m)]} C- (33).

Eine Ladung entsprechend diesem Betrag fließt von dem Kondensator C _m-1 durch die Emitter-Kollektor-Strecke des Transistors 42, die Kollektor-Emitter-Strecke des Transistors 71 und durch den Widerstand 91 nach Masse. Wegen des Vorhandenseins der Widerstände 91 und 92 in der Stromspiegelschaltung 90 entspricht der Betrag des Stroms, der durch den Transistor 72 fließt, dem (R₁/R₂)-fachen des Betrages des Stroms, der durch den Transistor 71 fließt. Folglich ergibt sich der Betrag der Ladung, die durch den Transistor 72 während der Periode fließt, während der das Taktsignal Φ₁ auf hohem Pegel ist, zu:

Es zeigt sich, daß dann, wenn die Werte der Widerstände R₁ und R₂ so gewählt sind, daß (R₁/R₂) = (1/α ^m), sich aus der Gleichung (34) ergibt:

Dieser Betrag der Ladung wird vom Kondensator 74 entfernt, so daß die Ladung am Kondensator 74 von einem Wert V _P · C auf einen Wert V _P · C - (V _DC + 2 V _P + V _S) C verändert wird. Als Ergebnis fällt die Spannung über dem Kondensator 74 auf einen Pegel von V _S - (V _DC + V _P) ab. Da zu diesem Zeitpunkt die Spannung V _DC + V _P einem Belag des Kondensators 74 durch das Taktsignal Φ₁ angelegt wird, ergibt sich die Spannung am anderen Belag des Kondensators 74 und am Ausgang 75 zu V _S.

Es zeigt sich also, daß die Schaltungsanordnung gemäß Fig. 28 eine Einrichtung angibt zur Erzeugung einer Ausgangsspannung, die im wesentlichen frei von Änderungen des Signalpegels ist.

In der Schaltungsanordnung gemäß Fig. 28 sind die Widerstände 91 und 92 als Abgleichwiderstände der Stromspiegelschaltung 90 zu bezeichnen, da sie erreichen, daß das Verhältnis des Stroms im Ausgangstransistor 72 zum Strom im Eingangstransistor 71 sich abhängig vom Verhältnis der Widerstandswerte R₁ und R₂ ändert. Jedoch ist es möglich, eine Stromspiegelschaltung anzugeben, bei der das Verhältnis zwischen dem Eingangs- und Ausgangsstrom einen gewünschten Wert besitzt, der sich von dem unterscheidet, der ohne Verwendung von Abgleichwiderständen erreicht ist. Dies wird dadurch erreicht, daß die Flächen der Basis-Emitter-Übergänge des Eingangs- und des Ausgangstransistors 71 bzw. 72 sich um ein bestimmtes Verhältnis unterscheiden. Üblicherweise ist jedoch diese Vorgehensweise ungünstiger als die Verwendung von Abgleichwiderständen, da es weit schwieriger ist, die Flächen der Basis-Emitter-Übergänge von Transistoren genau zu bestimmen, als die genaue Bestimmung der Werte der Abgleichwiderstände 91 und 92.

Bei der Erläuterung des Betriebs der Schaltung gemäß Fig. 28 wurde ausgeführt, daß das Verhältnis des Ausgangsstroms zum Eingangsstrom der Stromspiegelschaltung 90 dem Verhältnis der Widerstandswerte R₁ und R₂ entspricht. Obgleich dies im wesentlichen zutrifft, wäre es genauer auszuführen, daß das Verhältnis zwischen dem Eingangs- und dem Ausgangsstrom der Stromspiegelschaltung 90 beträgt:

Dabei sind r _{e 1} und r _{e 2} die Innenwiderstände der Transistoren 71 bzw. 72. Im allgemeinen ergibt sich der Innenwiderstand r _e eines Transistors gemäß:

wobei sich I ergibt zu:

Es ergibt sich also:

woraus folgt, daß r _e = (1/I) (KT/q).

Da sich I₀ proportional zur Fläche des Basis-Emitter-Übergangs ändert, ergibt sich, daß sich r _e umgekehrt proportional zur Fläche des Basis-Emitter-Übergangs ändert. Daher ergibt sich, wenn die Flächen A₁ und A₂ der Basis-Emitter-Übergänge der Transistoren 71 bzw. 72 so gewählt sind, daß gilt (A₂/A₁) = (1/α ^m) und wenn die Widerstandswerte R₁ und R₂ so gewählt sind, daß gilt (R₂/R₁) = α ^m, das Verhältnis der Ströme I₁ zu I₂ zu:

Bei dieser Behandlung ergibt sich, daß I₂/I₁ konstant bleibt trotz des Pegels des in die Stromspiegelschaltung 19 fließenden Stromsignals, weshalb die am Ausgang 75 gemäß Fig. 28 erhaltene Spannung im wesentlichen den gleichen Wert besitzt, wie die ursprünglich dem Kondensator C₀ zugeführte Spannung, unabhängig vom Betrag des Stromes, der aufgrund dieses Spannungspegels in der Taktsignalansteuerschaltung fließt, wenn die Ausgangsspannung abgeleitet wird.

Wie erläutert ist es schwierig, das Verhältnis der Flächen der Basis-Emitter-Übergänge der Transistoren 71 und 72 genau zu bestimmen und es daher schwierig ist, das Verhältnis von r _{e 1} und r _{e 2} genau zu steuern. Da jedoch die Widerstandswerte R₁ und R₂ normalerweise sehr viel größer als r _{e 2} und r _{e 1} gewählt werden, ist dies nicht kritisch, da das Verhältnis der Flächen dieser Basis-Emitter-Übergänge so genau ist wie möglich. Das Verhältnis zwischen den Strömen I₂ und I₁ ist hauptsächlich durch die Widerstandswerte R₁ und R₂ bestimmt, jedoch kann, wie die obigen Gleichungen zeigen, das Verhältnis zwischen I₂ und I₁ einem Sollwert enger angenähert werden, wenn ein Versuch gemacht wird, das Verhältnis der Basis-Emitter-Übergänge der Transistoren 71 und 72 zu steuern.

Fig. 29 zeigt einen Eimerkettenspeicher, der ähnlich der Fig. 28 ist, mit der Ausnahme, daß der Transistor 73, der Kondensator 74 und der Ausgangsanschluß 75 nicht vorgesehen sind. Anstelle dessen ist der Kollektor des Transistors 72 mit dem positiveren Ende des Kondensators C _m verbunden, sowie mit dem Emitter des Transistors Q _m+1 in der gleichen Weise, in der der Kollektor mit dem Kondensator 74 und dem Transistor 73 gemäß Fig. 28 verbunden ist. Dadurch gibt die Schaltungsanordnung gemäß Fig. 29 eine Einrichtung zum Entfernen von Signalverschiebungen von dem Spannungssignal an, das an den Kondensator C _m angelegt ist, ähnlich der Weise, in der Fig. 28 eine Einrichtung zum Entfernen von Signalverschiebungen von dem Spannungssignal angibt, das an den Kondensator 74 angelegt ist. Folglich ist das Spannungssignal V _S, das an dem positiveren Ende des Kondensators C _m angelegt ist, im wesentlichen gleich dem Spannungssignal V _S, das ursprünglich an das positivere Ende des Kondensators C₀ gelegt ist. Auf diese Weise gibt die Schaltungsanordnung gemäß Fig. 29 eine Einrichtung an, um den Pegel der Spannungssignale, die über den Kondensator C _m angelegt sind, innerhalb eines Bereiches zwischen 0 und V _P zu halten, der auf den Kondensatoren des Eimerkettenspeichers gespeichert werden kann. Eine solche Wirkungsweise ist insbesondere wesentlich bei Ladungstransporteinrichtungen mit vielen Stufen, da bei solchen Einrichtungen diese Gleichspannungs- und Wechselspannungsverschiebungen, die nach vielen Stufen auftreten, leicht einen ursprünglichen Signalpegel unter den Betriebspegel der Ladungstransporteinrichtung verschieben können, wodurch es unmöglich wird, den ursprünglichen Wert eines solchen Signalpegels zu bestimmen.

Claims

1. Schaltungsanordnung zur Ableitung eines Ausgangssignals von einer ladungsgekoppelten Einrichtung auf ein dieser zugeführtes Eingangssignal hin, wobei die ladungsgekoppelte Einrichtung eine Mehrzahl von hintereinander geschalteten kapazitiven Speicherelementen aufweist, die durch von einer Taktsignalansteuereinrichtung (8, 40) abgegebene Taktimpulse ( Φ₁, Φ₂) das der ladungsgekoppelten Einrichtung an einem Eingangssignalanschluß zugeführte Eingangssignal taktgesteuert zu einem Ausgangsanschluß hin leiten, und wobei die Taktsignalansteuereinrichtung (8, 40) einen Taktgenerator (8, 43) und zumindest eine Ansteuerschaltung (41, 42) aufweist, die zwei jeweils eine Steuerelektrode und zwei Ausgangselektroden aufweisende Komplementär-Transistoren (41, 42) enthält, deren Steuerelektroden und deren eine Ausgangselektroden jeweils miteinander verbunden sind, dadurch gekennzeichnet, daß zumindest eine der jeweils vorgesehenen Ansteuerschaltungen (41, 42) als Ausgangseinrichtung für die Ableitung eines dem Ladungspegel an zumindest einem der kapazitiven Speicherelemente entsprechenden Ausgangssignals in der Weise ausgenutzt ist, daß mit der anderen Ausgangselektrode eines der beiden Komplementär- Transistoren (41, 42) der betreffenden Ansteuerschaltung eine Auswerteeinrichtung verbunden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Auswerteeinrichtung einen Strom-Spannungs-Umsetzer (51, 52; 54, 55; 61-63; 71-75) aufweist, der eine Ausgangsspannung abgibt, welche abhängig ist von dem Strom, der durch einen der beiden Komplementär-Transistoren (41, 42) fließt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Strom-Spannungs- Umsetzer einen Ausgangskondensator (62; 74) aufweist, auf den eine bekannte Ladung aufbringbar ist und dessen ersten Anschluß eine bekannte Spannung zuführbar ist, wobei die Ladung von dem zweiten Anschluß des Ausgangskondensators (62; 74) in einem vom Betrag des Stromes, der durch den einen der beiden Komplementär- Transistoren (41, 42) fließt, abhängigen Ausmaß entfernbar ist, derart, daß der Betrag des betreffenden Stromes durch die Spannung an den zweiten Anschluß des Ausgangskondensators (62; 74) bestimmbar ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zum Aufbringen der bekannten Ladung auf den Ausgangskondensator (62; 74) eine Ladeeinrichtung vorgesehen ist, welche an den Ausgangskondensator (62, 74) eine Spannung anlegt, die der Differenz zwischen den unterschiedlichen Spannungspegeln der Taktimpulse ( Φ₁, Φ₂) entspricht, und daß die dem ersten Anschluß des Ausgangskondensators (62; 74) zugeführte bekannte Spannung den gleichen Spannungspegel und die gleiche Phase hat wie die Taktimpulse des einen ( Φ₁) von zwei für die Taktsteuerung dienenden Taktsignalen ( Φ₁, Φ₂), die zueinander phasenversetzt sind.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß zum Aufbringen der bekannten Ladung auf den Ausgangskondensator (62; 74) ein eine Steuerelektrode, eine Eingangselektrode und eine Ausgangselektrode aufweisender Transistor (61, 73) vorgesehen ist, der über seine Eingangselektrode und Ausgangselektrode den zweiten Anschluß des Ausgangskondensators (62; 74) mit einem eine positiven Spannung führenden Spannungsversorgungsanschluß (4) verbindet und dessen Steuerelektrode das andere Taktsignal ( Φ₂) der beiden Taktsignale ( Φ₁, Φ₂) zugeführt ist.

6. Schaltungsanordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Ausgangskondensator (62; 74) die gleiche Kapazität (C) aufweist wie die kapazitiven Speicherelemente.

7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß zur Entfernung von Ladung von dem zweiten Anschluß des Ausgangskondensators (62; 74) einer der beiden Komplementär-Transistoren (41, 42) mit seinen beiden Ausgangselektroden dient.

8. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß zum Entfernen von Ladung von dem zweiten Anschluß des Ausgangskondensators (74) eine Stromspiegeleinrichtung (71-73, 84-86) vorgesehen ist, deren Eingangsstrom der Strom ist, welcher durch die mit dem Ausgangskondensator (74) verbundene Ausgangselektrode des einen Transistors der Komplementär-Transistoren (41, 42) fließt, und deren Ausgangsstrom zur Entfernung der Ladung von dem Ausgangskondensator (74) dient.

9. Schaltungsanordnung nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß der zweite Anschluß des Ausgangskondensators (62; 74) mit dem Eingang einer in Darlington-Schaltung ausgeführten Emitterfolgerschaltung (64, 65) verbunden ist.

10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß bei Aufteilung einer vorgegebenen Anzahl von kapazitiven Speicherelementen in erste und zweite Speicherelemente die einen Speicherelemente (C₀′, C₂′, C₄′) gemeinsam an den miteinander verbundenen Ausgangselektroden der Komplementär-Transistoren (41, 42) angeschlossen sind und die anderen Speicherelemente (C₀′′, C₂′′, C₄′′) gemeinsam an der Taktsignalansteuereinrichtung (8) angeschlossen sind.

11. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Stromspiegeleinrichtung eingangsseitig eine Diode (71, 84) und ausgangsseitig einen Stromspiegel-Transistor (72, 85) umfaßt.

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß mit der Diode (71) ein Widerstand (91) in Reihe geschaltet ist und daß mit der Laststrecke des Stromspiegel-Transistors (72) ein weiterer Widerstand (92) in Reihe geschaltet ist, wobei durch das Widerstandsverhältnis des zuletzt genannten Widerstands (92) zu dem erstgenannten Widerstand (91) das Verhältnis von Ausgangsstrom zu Eingangsstrom der Stromspiegelschaltung bestimmt ist.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß das Verhältnis der Widerstandswerte der beiden Widerstände (91, 92) so gewählt ist, daß eine Pegelverschiebung kompensiert ist, welcher der Ladungspegel, der einem zeitlich abgetasteten Eingangssignal und der auf dessen Aufbringen auf eines der kapazitiven Speicherelemente hervorgerufenen Spannung entspricht, beim Übertragen von einem kapazitiven Speicherelement zu einem anderen kapazitiven Speicherelement unterworfen ist.