DE3014529C2 - - Google Patents
Info
- Publication number
- DE3014529C2 DE3014529C2 DE3014529A DE3014529A DE3014529C2 DE 3014529 C2 DE3014529 C2 DE 3014529C2 DE 3014529 A DE3014529 A DE 3014529A DE 3014529 A DE3014529 A DE 3014529A DE 3014529 C2 DE3014529 C2 DE 3014529C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- charge
- point
- period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
- G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung geht aus von einem Verfahren zum Transportieren
einer elektrischen Signalladung gemäß dem
Oberbegriff des Anspruchs 1 und umfaßt eine Vorrichtung
zum Durchführen dieses Verfahrens.
Ein derartiges Verfahren wird u. a. in den sogenannten
Eimerkettenspeichern verwendet (siehe z. B. I.E.E.E.
International Solid State Conference, den 19. 02. 1970,
Digest of Technical Papers, S. 74, 75 und 185). Dieses
bekannte Verfahren weist die Beschränkung auf, daß nur
Ladungspakete einer bestimmten Polarität transportiert
werden können. Dies gilt auch für eine aus der
DE-OS 15 41 292 bekannte Schaltungsanordnung zur
Verzögerung von Analogsignalen, die ebenfalls als
Signalladungen über eine Kettenanordnung von Kondensatoren
und Transistoren transportiert werden, wobei an die von
den Transistoren abgewandten Anschlüsse der Kondensatoren
Steuerspannungen gelegt sind.
Ein anderes Verfahren, bei dem Ladungstransport stattfindet,
wird in den sogenannten geschalteten Kondensatorintegratoren
verwendet, die in integrierten Filtern
Anwendung finden (siehe dazu z. B. I.E.E.E., J.S.S.C.,
Band SC-13, Nr. 6, Dezember 1978, S. 906-909). Bei
derartigen Integratoren werden auf einem Kondensator
Ladungspakete gebildet, die zu einem Kondensator weitergeschaltet
werden, der als Gegenkopplung über einem
Operationsverstärker angeordnet ist. Ein derartiger
Integrator weist u. a. den Nachteil auf, daß pro Integrator
ein Operationsverstärker benötigt wird, der kontinuierlich
Energie verbraucht und Rauschen erzeugt und verhältnismäßig
viel Platz in einer integrierten Schaltung
beansprucht.
Bei einem dritten Beispiel des eingangs genannten
Verfahrens wird ein Ladungsausleseverstärker verwendet,
der u. a. zum nichtdestruktiven Auslesen ladungsgekoppelter
Anordnungen (CCD) verwendet wird (siehe dazu u. a.
I.E.E.E. Transactions on Electronic Devices, Band ED-23,
Nr. 2, Februar 1976, S. 133-142). Bei diesem Ausleseverstärker
fließt die Spiegelladung von einem Eingangskondensator
zu einem Kondensator, der als Gegenkopplung
über einem Operationsverstärker angeordnet ist, wonach die
Ladung auf dem Gegenkopplungskondensator durch den Kurzschluß
dieses Kondensators wiederhergestellt werden kann.
Bei dieser bekannten Anwendung ergeben sich u. a. dieselben
Nachteile wie bei den genannten Integratoren.
Der Erfindung liegt die Aufgabe zugrunde, ein neues
Verfahren der eingangs genannten Art anzugeben, mit dem
Transport von Ladungspaketen beider Polaritäten möglich
ist und das auf vorteilhafte Weise in unterschiedlichen
Vorrichtungen für Ladungstransport verwendet werden kann.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch
1 angegebenen Merkmale gelöst.
Der Erfindung liegt die Erkenntnis zugrunde, daß ein
Transport von Ladungspaketen beider Polaritäten dadurch
möglich ist, daß der erste Kondensator von dem ersten Punkt
her aufgeladen und dann wieder auf einen durch den
Schwellenwert bestimmten Pegel entladen wird. Da jeweils
nach Durchführung des Verfahrens der erste Kondensator
wieder auf den genannten Schwellenwert aufgeladen ist, ist
der Netto-Ladungstransport beim Durchführen des Verfahrens
gleich der Ladung, die zwischen zwei Durchführungen des
Verfahrens dem ersten Kondensator zugeführt oder von
diesem abgeführt ist. Dies bedeutet, daß sowohl positive
als auch negative Ladungspakete transportiert werden
können und daß automatisch der Ladungszustand des ersten
Kondensators wiederhergestellt wird. Ein zusätzlicher
Vorteil ist der, daß, weil nach Beendigung des Ladungstransports
die Transistorschaltung nicht leitend ist und
weil auch keine Einstellströme erforderlich sind, wie dies
bei der genannten Anwendung eines Operationsverstärkers
der Fall ist, die Ableitung von Ladung (Ladungsverlust)
auf ein Mindestmaß beschränkt wird. Dadurch, daß die
Entladung während der zweiten Stufe über den genannten
Schwellenwert stattfindet, bis ein Gleichgewicht erreicht
ist, ist das mit diesem Ladungstransport verbundene
Rauschen sehr niedrig in bezug auf die bekannten
Verfahren, bei denen Operationsverstärker verwendet
werden.
Eine Vorrichtung zum Durchführen dieses Verfahrens ist
gekennzeichnet durch die Merkmale des Patentanspruchs 2.
Ausgestaltungen dieser Vorrichtung sind in den davon
abhängigen Unteransprüchen angegeben und betreffen u. a.
das Vorspannen der Transistorschaltung. Einige der Ausgestaltungen
lassen sich besonders gut zur Wiederherstellung
von Ladungen auf Kondensatoren verwenden, wobei dann die
Größe und die Polarität der Signalladung keine Rolle
spielen. Dann kann der Schaltungspunkt unmittelbar mit
einer gegebenenfalls geschalteten Spannungsquelle
verbunden werden. Wenn jedoch die transportierte Signalladung
erhalten bleiben soll, kann dies dadurch erreicht
werden, daß dem Schaltungspunkt ein Kondensator zugeordnet
wird, auf dem dann nach Durchführung des Verfahrens die
transportierte Ladung vorhanden ist. Eine derartige
Vorrichtung kann als Integrator verwendet werden. Weitere
Ausgestaltungen dienen als Abtastschaltung zum Abtasten
von zu einem Kondensator transportierter Ladung, wobei der
Steuerelektrode eines Transistors ein Taktsignal zugeführt
wird, wodurch der Kondensator auf einen durch dieses
Taktsignal bestimmten Wert aufgeladen ist, oder sie dienen
zum Detektieren bzw. Verstärken von Ladungsdifferenzen.
Dabei sei bemerkt, daß die Anwendung von Ausdrücken wie
"Aufladen" und "Entladen" u. dgl. keine Beschränkung in
bezug auf den Ladungsträgertyp (Majoritätsladungsträger
oder Minoritätsladungsträger) oder in bezug auf die
Polarität der diesen Ladungen entsprechenden Spannungen
bedeutet.
Einige Ausführungsbeispiele der Erfindung sind in der
Zeichnung dargestellt und werden im folgenden näher
beschrieben, wobei anstelle des allgemeinen Ausdrucks
"Ladungsspeicher" der Ausdruck "Kondensator" verwendet
wird. Es zeigt
Fig. 1 eine bekannte Integratorschaltung,
Fig. 2 die Taktsignale, die zu der Schaltung nach Fig. 1
gehören,
Fig. 3 einen bekannten Ladungsverstärker,
Fig. 4 einen bekannten Eimerkettenspeicher,
Fig. 5 eine Darstellung des Ladungstransports in der
Schaltung nach Fig. 4,
Fig. 6 das Prinzipschaltbild einer Schaltung nach der
Erfindung,
Fig. 7 eine Darstellung des Ladungstransports in der
Schaltung nach Fig. 6,
Fig. 8 eine Integratorschaltung, in der das Prinzip nach
der Erfindung angewendet wird,
Fig. 9 die Taktsignale, die zu der Schaltung nach
Fig. 8 gehören,
Fig. 10 eine erste Abwandlung der Schaltung nach Fig. 8,
Fig. 11 eine Transistorstruktur zur Anwendung in der
Schaltung nach Fig. 8,
Fig. 12 eine zweite Abwandlung der Schaltung nach Fig. 8,
Fig. 13 die Taktsignale, die zu der Schaltung nach Fig. 12
gehören,
Fig. 14 eine Darstellung des Ladungstransports in der
Schaltung nach Fig. 12,
Fig. 15 eine dritte Abwandlung der Schaltung nach
Fig. 8,
Fig. 16 die Taktsignale, die zu der Schaltung nach
Fig. 15 gehören,
Fig. 17 eine Darstellung des Ladungstransports in
der Schaltung nach Fig. 15,
Fig. 18 eine Schaltung nach Fig. 8 mit einer Ausleseschaltung,
Fig. 19 die zu der Schaltung nach Fig. 18 gehörigen
Taktsignale,
Fig. 20 eine dynamische Abtastschaltung, in der das
Prinzip nach der Erfindung angewendet wird,
Fig. 21 die zu der Schaltung nach Fig. 20 gehörigen
Taktsignale,
Fig. 22 eine Darstellung des Ladungstransports in
der Schaltung nach Fig. 20,
Fig. 23 einen Ladungsverstärker, in dem das Prinzip
nach der Erfindung angewendet wird,
Fig. 24 die Taktsignale, die zu der Schaltung nach
Fig. 23 gehören,
Fig. 25 eine Darstellung des Ladungstransports in
der Schaltung nach Fig. 23,
Fig. 26 eine erste Abwandlung der Schaltung nach
Fig. 23,
Fig. 27 die Taktsignale, die zu der Schaltung nach
Fig. 26 gehören,
Fig. 28 eine Darstellung des Ladungstransports in der
Schaltung nach Fig. 26,
Fig. 29 eine zweite Abwandlung der Schaltung nach
Fig. 23,
Fig. 30 die Taktsignale, die zu der Schaltung nach
Fig. 29 gehören,
Fig. 31 eine Darstellung des Ladungstransports in
der Schaltung nach Fig. 29,
Fig. 32 einen ersten Typ eines Ladungsdifferenzverstärkers,
in dem das Prinzip nach der Erfindung angewendet
wird,
Fig. 33 die zu der Schaltung nach Fig. 32 gehörigen
Taktsignale,
Fig. 34 eine erste Abwandlung der Schaltung nach
Fig. 32,
Fig. 35 die zu der Schaltung nach Fig. 34 gehörigen
Taktsignale,
Fig. 36 eine zweite Abwandlung der Schaltung nach
Fig. 32,
Fig. 37 die zu der Schaltung nach Fig. 36 gehörigen
Taktsignale,
Fig. 38 einen zweiten Typ eines Ladungsdifferenzverstärkers
unter Verwendung des Prinzips nach der Erfindung,
Fig. 39 die zu der Schaltung nach Fig. 38 gehörigen
Taktsignale,
Fig. 40 eine Ausleseschaltung unter Verwendung des
Prinzips nach der Erfindung,
Fig. 41 eine Erweiterung der Schaltung nach Fig. 40
zu einem Ladungsdifferenzverstärker,
Fig. 42 eine Wiederherstellungsschaltung zur Anwendung
in der Schaltung nach Fig. 38, 40 oder 41,
Fig. 43 einen unter Verwendung des erfindungsgemäßen
Prinzips aufgebauten Eimerkettenspeicher,
Fig. 44 die Taktsignale, die zu der Schaltung nach
Fig. 43 gehören,
Fig. 45 eine Darstellung des Ladungstransports in der
Schaltung nach Fig. 43,
Fig. 46 eine Abwandlung der Schaltung nach Fig. 43,
Fig. 47 die Taktsignale, die zu der Schaltung nach
Fig. 46 gehören, und
Fig. 48 eine Darstellung des Ladungstransports in
der Schaltung nach Fig. 41.
Fig. 1 zeigt eine bekannte Integratorschaltung mit
einem Eingang 11 und einem Ausgang 12. Der Eingang 11 ist
über einen Transistorschalter T 11, dessen Steuerelektrode
mit einem Schalteingang 15, dem ein Taktsignal Φ 15 zugeführt
wird, verbunden ist, mit einem Kondensator C 11 verbunden.
Dieser Kondensator C 11 ist über einen Transistorschalter
T 12, dessen Steuerelektrode mit einem Schalteingang
16, dem ein Taktsignal Φ 16 zugeführt wird, verbunden
ist, mit dem invertierenden Eingang (-) eines Operationsverstärkers
A verbunden, dessen Ausgang mit dem Ausgang 12
verbunden ist. Dieser Operationsverstärker A ist über
einen Kondensator C 12 zwischen dem Ausgang und dem invertierenden
Eingang (-) gegengekoppelt. Der nichtinvertierende
Eingang (+) des Operationsverstärkers A ist mit einem an
einem Bezugspotential (im vorliegenden Beispiel an Masse)
liegenden Punkt verbunden.
Fig. 2 zeigt die Taktsignale Φ 15 und Φ 16, die zu der
Schaltung nach Fig. 1 gehören. Zu einem Zeitpunkt t 1 wird
das Taktsignal Φ 15 niedrig und damit der Transistor T 11
leitend. Der Kondensator C 11 wird dann auf die Spannung
am Eingang 11 aufgeladen. Dann sperrt zum Zeitpunkt t 2 der
Transistor T 11, und im Kondensator C 11 ist eine Ladungsmenge
gespeichert, die der Eingangsspannung und der Kapazität
des Kondensators C 11 proportional ist. Zum Zeitpunkt
t 3 wird der Transistor T 12 leitend und entlädt sich
der Kondensator C 11 infolge der Gegenkopplung des Operationsverstärkers
A auf das Bezugspotential am nichtinvertierenden
Eingang (+). Diese Ladung fließt dabei zum Kondensator C 12.
Bei jeder Wiederholung dieses Zyklus wird eine der Eingangsspannung
proportionale Ladungsmenge zu der auf dem Kondensator
C 12 vorhandene Ladung hinzugefügt, so daß die Spannung
am Ausgang 12 das Integral des Signals am Eingang 11 ist.
Fig. 3 zeigt einen bekannten Ladungsverstärker mit
einem Eingang 21 und einem Ausgang 22. Der Eingang 21 ist
über einen Kondensator C 21 mit dem invertierenden Eingang
(-) eines Operationsverstärkers A verbunden. Der Ausgang
dieses Operationsverstärkers A ist mit dem Ausgang 22 verbunden
und über einen Kondensator C 22 auf den invertierenden
Eingang (-) gegengekoppelt. Der nichtinvertierende
Eingang (+) des Operationsverstärkers A ist mit einem an
Bezugspotential liegenden Punkt verbunden.
Eine Signalspannung V 1 am Eingang 21, z. B. die
Spannung an einer Kanalabzweigung einer ladungsgekoppelten
Anordnung (CCD), wobei der Kondensator C 21 einen Teil
dieser ladungsgekoppelten Anordnung bildet, führt dem
Kondensator C 21 eine Ladung q zu, für die gilt: q = V 1 · C 21.
Infolge der Gegenkopplung des Operationsverstärkers A
fließt die Spiegelladung zum Kondensator C 22, so daß
für die Ausgangsspannung V 2 gilt: V 2 = -V 1 · C 21/C 22. Mit
Hilfe des Transistors T 25 kann die Schaltung durch Kurzschluß
des Kondensators V 22 zurückgesetzt werden.
Fig. 4 zeigt eine bekannte Ladungstransportvorrichtung,
die auch als Eimerkettenspeicher bezeichnet wird. Diese
Vorrichtung enthält eine Reihe in Serie geschalteter Transistoren,
von denen die drei dargestellten mit T 31, T 32 und
T 33 bezeichnet sind. Zwischen der Steuerelektrode jedes
Transistors und dem Verbindungspunkt dieses Transistors
und des nächstfolgenden Transistors ist jeweils ein Kondensator
C 31, C 32 bzw. C 33 angeordnet. Den Steuerelektroden
der Transistoren werden nacheinander Impulse zugeführt, die
eine derartige Polarität aufweisen, daß die betreffende
Transistoren leitend werden, wodurch eine auf einem Kondensator
vorhandene Ladung zu dem nächstfolgenden Kondensator
transportiert wird, was Fig. 5 verdeutlicht.
Fig. 5 zeigt schematisch den Ladungstransport in der
Vorrichtung nach Fig. 4. Die Bilder a, b und c stellen
darin aufeinanderfolgende Schritte im Ladungstransport dar,
wobei in jedem Bild die linke Kurve den Ladungsinhalt
eines bestimmten Kondensators, z. B. C 31, die mittlere Kurve
den durch den sich diesem Kondensator anschließenden Transistor,
z. B. T 32, bestimmten Schwellenwert und die rechte Kurve
den Ladungsinhalt des nächstfolgenden Kondensators, z. B.
C 32, darstellt. Ohne Signal sind alle Kondensatoren auf
einen Bezugspegel VL aufgeladen. In Fig. 5a ist angenommen,
daß der Kondensator C 31 ein Signalladungspaket q enthält.
Wenn, wie in Fig. 5b dargestellt ist, die Spannung an der
Steuerelektrode des Transistors T 32 auf die Spannung VL
herabgesetzt wird (wobei die Schwellenspannung Vth des
Transistors T 32 und aller anderen Transistoren der Einfachheit
halber annahmeweise gleich 0 V ist), wodurch eine
gleiche Spannungsherabsetzung über den Kondensator C 32 am
Verbindungspunkt des Transistors T 32 und des Transistors T 33
herbeigeführt wird, fließt die Signalladung q zum Kondensator
C 32. Eine Erhöhung der Spannung an der Steuerelektrode
des Transistors T 32 versetzt die Schaltung wieder in die
Ausgangslage, wonach mit Hilfe eines Impulses an der
Steuerelektrode des Transistors T 33 das Signalladungspaket
q zu dem Kondensator C 33 transportiert werden kann.
Fig. 6 zeigt das Prinzipschaltbild einer Schaltung,
in der das Verfahren zum Transportieren von Ladung nach
der Erfindung angewendet wird. Diese Schaltung enthält
eine Kapazität C 41 zwischen einem Punkt 41 und einem Transistor
T 40, der zwischen die Kapazität C 41 und einen Anschlußpunkt
42 aufgenommen ist. Die Steuerelektrode des
Transistors T 40 ist mit einem Punkt 43 verbunden. Gegebenenfalls
kann zwischen
dem Punkt 42 und einem Punkt 44 eine Kapazität C 42 angeschlossen
werden.
Die Funktion dieser Schaltung wird an Hand der Fig. 7
erläutert, wobei Fig. 7a den Ausgangszustand darstellt.
In diesem Ausgangszustand ist auf dem Kondensator C 41 eine
Bezugsladung Q 0 vorhanden, der eine positive Signalladung
+q (ein Überschuß an Ladung in bezug auf die Bezugsladung
Q 0) oder eine negative Signalladung -q (ein Mangel an
Ladung in bezug auf die Bezugsladung Q 0) überlagert ist.
Der Transistor T 40 bildet einen Schwellenwert VL zwischen dem
Kondensator C 41 und dem Kondensator C 42 dadurch, daß
die Spannung dem Steuerelektrodenanschluß 43, abgesehen
von der Schwellenspannung Vth des Transistors T 40 selber,
gleich VL ist oder dadurch, daß gerade, bevor der in
Fig. 7a dargestellte Zustand erhalten wurde, die Spannung
am Punkt 43 von dem Wert VH zu dem Wert VL geschaltet ist.
Am Kondensator C 42 ist eine Bezugsladung Q 1 vorhanden.
In der in Fig. 7a dargestellten Situation wird eine
etwaige positive Signalladung +q sofort über den Schwellenwert
VL zu dem Kondensator C 42 abfließen, welche Situation
der in Fig. 5b dargestellten Situation ähnlich ist. Eine
etwaige negative Signalladung -q wird im Kondensator C 41
zurückbleiben. Um auch negative Signalladungen transportieren
zu können, wird am Punkt 44 ein positiver Spannungsimpuls
erzeugt, der über den Kondensator C 42 auf den Punkt 42
übertragen wird. Die dann erhaltene Situation ist in Fig. 7b
dargestellt. In dieser Situation sind sowohl der Kondensator
C 42 als auch der Kondensator C 41 bis oberhalb des
Schwellenwertes VL aufgeladen. Wird dann die Spannung
am Punkt 44 wieder auf den ursprünglichen Pegel herabgesetzt,
so ergibt sich die Situation nach Fig. 7c, in der
sich der Kondensator C 41 bis zum Schwellenwert VL entleert
hat, wodurch erreicht ist, daß
- - der Kondensator C 41 auf seinen Bezugspegel VL mit einer Bezugsladung Q 0 geladen ist und
- - eine etwaige positive (+q) oder negative (-q) Signalladung vom Kondensator C 41 zum Kondensator C 42 transportiert ist.
Wenn der Steuerelektrode des Transistors T 40 ein
Taktimpuls zugeführt wird, kann dieses Taktsignal derart
gewählt werden, daß nach dem Ladungstransportvorgang nach
Fig. 7a, 7b und 7c die Spannung am Punkt 43 erhöht wird,
so daß eine Trennung zwischen den Kondensatoren C 41 und
C 42 erhalten ist. Dann kann gewünschtenfalls die Spannung
am Punkt 44 um eine Spannung VL-VRL erhöht werden, wobei
die Spannung VRL die Spannung am Punkt 42 beim Vorhandensein
der Bezugsladung Q 1 am Kondensator C 42 in der Situation
nach Fig. 7a ist. Dadurch ergibt sich die Situation
nach Fig. 7d, in der die Ladung im Kondensator C 42
dem in dem Kondensator C 41 in der Situation nach Fig. 7a
entspricht. Eine etwaige Spannungsverstärkung kann dabei
erwünschtenfalls dadurch erreicht werden, daß die Kapazität
des Kondensators C 42 kleiner als die des Kondensators
C 41 gewählt wird. Denn durch Übertragung einer
Signalladung q von einem Kondensator C 41 mit einer Kapazität
C 1 auf einen Kondensator C 42 mit einer Kapazität
C 2 wird eine Signalspannungsverstärkung gleich C 1/C 2
erhalten.
Wenn die Schaltung nach Fig. 6 nur dazu benutzt wird,
die Bezugsladung Q 0 im Kondensator C 41 wiederherzustellen,
kann der Kondensator C 42 entfallen und dem Punkt 42 eine
Schaltspannung, die zwischen den Pegeln VRL und VRH schaltet,
zugeführt werden. Die Situation nach Beendigung des Ladungstransportvorgangs
entspricht dann der Situation nach Fig. 7e,
wobei die Bezugsladung Q 0 im Kondensator C 41 wiederhergestellt
und die Signalladung zerstört (zu der Quelle, der
die Schaltspannung am Punkt 42 entnommen wird, abgeführt)
ist.
Die in Fig. 7 dargestellten Spannungsänderungen müssen
aufeinander bezogen betrachtet werden. Statt eine impulsförmige
Spannung am Punkt 42 oder 44 anzuwenden, ist es
auch möglich, diesen Punkt 42 oder 44 auf einer festen
Spannung zu halten und die Spannungen am Punkt 41 und am
Punkt 43 kurzzeitig herabzusetzen, wodurch ebenfalls der
in Fig. 7 dargestellte Ladungstransport stattfindet.
Fig. 8 zeigt eine erste Anwendung des Prinzips nach
der Erfindung in einer Schaltung mit derselben Funktion
wie die in Fig. 1 gezeigte bekannte Integratorschaltung.
Diese Schaltung nach Fig. 8 enthält einen Eingang 31 und
einen Kondensator C 51, wobei zwischen diesem Eingang und
diesem Kondensator ein Schalttransistor T 51 mit einem
Steuerelektrodenanschluß 55 angeordnet ist. Dieser Transistor
T 51 erfüllt dieselbe Funktion wie der Transistor T 11
in Fig. 1, und zwar dient er dazu, auf den Befehl eines
Taktsignals Φ 55 am Anschluß 55 dem Kondensator C 51 durch
eine Signalspannung am Eingang 51 bestimmte Ladungspakete
zuzuführen. Der Kondensator C 51 ist über einen
Transistor T 52 mit einem Steuerelektrodenanschluß 56 und
einen Transistor T 50, dessen Steuerelektrode mit einem
an einem festen Potential (im vorliegenden Beispiel Masse)
liegenden Punkt verbunden ist, an einen Ausgang 52 angeschlosssen.
Zwischen dem Ausgang 52 und einem Schaltungspunkt 54
ist ein Kondensator C 52 angeordnet.
In der Schaltung nach Fig. 8 erfüllt der Transistor
T 52 dieselbe Funktion wie der Transistor T 12 in der Schaltung
nach Fig. 1; er dient nämlich dazu, die Ladung auf
dem Kondensator C 51 zu dem Kondensator C 52 zu befördern,
und er erfüllt ebenfalls die an Hand der Fig. 7 erörterte
Schaltfunktion zur gegenseitigen Trennung der Kondensatoren
C 51 und C 52 nach Beendigung des Ladungstransportvorgangs.
Der Transistor T 50 erfüllt dieselbe Funktion wie der
Transistor T 40 in der Schaltung nach Fig. 6; er dient nämlich
dazu, einen Schwellenwert VL zwischen dem Kondensator C 51
und dem Kondensator C 52 zu bilden (bei leitendem Transistor
T 52), wobei, falls die Steuerelektrode des Transistors
T 50 mit Masse (0 V) verbunden ist, der Schwellenwert
VL der Schwellenspannung VTh des Transistors T 50 entspricht.
Fig. 9 zeigt die Taktsignale Φ 55, Φ 56 bzw. Φ 54 an
den Schaltungspunkten 55, 56 bzw. 54. Zum Zeitpunkt t 1 wird
der Transistor T 51 in den leitenden Zustand geschaltet,
wodurch sich der Kondensator C 51 auf die Spannung am Eingang
51 auflädt oder gegebenenfalls entlädt. Zum Zeitpunkt
t 2 ist der Transistor T 55 nichtleitend und wird der Transistor
T 52 in den leitenden Zustand geschaltet, wonach der
an Hand der Fig. 6 und 7 erörtete Ladungstransportvorgang
stattfinden kann. Dazu wird zu diesem Zeitpunkt, der nicht
kritisch ist und gegebenenfalls früher oder später auftreten
kann, die Spannung am Punkt 54 mittels des Taktsignals
Φ 54 erhöht. Dadurch findet Ladungstransport vom
Kondensator C 52 zum Kondensator C 51 über den Schwellenwert VL
statt, um eine etwaige negative Signalladung -q zu ergänzen
(die Situation entspricht dabei der in Fig. 7b dargestellten
Situation). Zum Zeitpunkt t 3 wird die Spannung am
Punkt 54 wieder herabgesetzt, wodurch sich der Kondensator
C 51 auf den Schwellenwert VL entlädt (die Situation
entspricht dann der Situation nach Fig. 7c). Zum Zeitpunkt
t 4, der eine genügende Zeit nach dem Zeitpunkt t 3
auftreten muß, um den Kondensator C 51 völlig auf den
Pegel VL zu entladen, wird der Transistor T 52 mittels des
Taktsignals Φ 52 gesperrt.
Zu diesem Zeitpunkt ist die zum Zeitpunkt t 2 im
Kondensator C 51 vorhandene positive oder negative Signalladung
der im Kondensator C 52 bereits vorhandenen Ladung
hinzugefügt und die Ladung im Kondensator C 51 auf den
Bezugspegel Q 0 zurückgeführt. Die Funktion der Schaltung
nach Fig. 8 entspricht also völlig der der Schaltung nach
Fig. 1, wobei der Operationsverstärker A eingespart ist,
mit allen sich daraus ergebenden Vorteilen, wie
- - eine geringe Verlustleistung,
- - eine geringe Anzahl benötigter Einzelteile und
- - ein geringes Rauschen.
Während der Perioden, in denen der Transistor T 52
nichtleitend ist, darf das Taktsignal Φ 54 andere Pegel als
die in Fig. 9 dargestellten Pegel aufweisen, vorausgesetzt,
daß die Transistoren T 50 und T 52 dadurch nicht leitend
werden. So ist es möglich, daß Φ 54 während dieser Perioden
"hoch" gelassen wird, wodurch das dargestellte Taktsignal
Φ 54′ erhalten wird, was den Vorteil aufweist, daß der
Spannungspegel am Ausgang 52 während dieser Perioden "hoch"
ist, was für die Abtastung des Signals am Ausgang 52 oder
für einen etwaigen weiteren Transport der Signalladung
günstig sein kann. Dabei kann, um zu vermeiden, daß die
Transistoren T 50 und T 52 leitend werden, ein Spannungsimpuls
an die Steuerelektrode des Transistors T 50 angelegt
werden. Eine andere Möglichkeit besteht darin, daß während
dieser Perioden das Taktsignal auf einen Bezugswert gebracht
wird, der einer Ausgangsspannung um den in Fig. 7
angegebenen Wert VL entspricht, was eine Situation nach
Fig. 7d am Ende einer Ausleseperiode nach dem Zeitpunkt t 4
ergibt. Ein solches Taktsignal Φ 52′′, das in Fig. 9 dargestellt
ist, hat den Vorteil, daß die Bezugspegel am
Eingang 51 und am Ausgang 52 einander gleich sind.
Bei Integratoren kann es wünschenswert sein, mehrere
Signale zusammen zu integrieren. In der Schaltung nach
Fig. 8 ist dies u. a. dadurch erzielbar, daß mit dem
Verbindungspunkt C zwischen dem Transistor T 52 und dem
Transistor T 50 mehrere Eingangskreise gekoppelt werden,
wie der dargestellte Kreis mit dem Eingang 61, Transistoren
T 61 und T 62 und Kondensator C 61. Die Signalladungen
an den Kondensatoren C 51 und C 61 können dann dadurch, daß
die Transistoren T 52 und T 62 in den leitenden Zustand
geschaltet werden und am Punkt 54 ein Impuls erzeugt wird,
zusammen auf den Kondensator C 52 übertragen werden.
Fig. 10 zeigt eine Abwandlung der Schaltung nach
Fig. 8, wobei die Transistoren T 52 und T 50 durch einen
einzigen Transistor T 70 ersetzt sind. Diese Schaltung wirkt
auf gleiche Weise wie die nach Fig. 8, mit der Maßgabe,
daß der Schwellenwert VL, der in der Schaltung nach Fig. 8 durch
die Schwellenspannung des Transistors T 50 gebildet wird, in
der Schaltung nach Fig. 10 durch den "niedrigen" Pegel des
der Steuerelektrode des Transistors T 70 zugeführten Taktsignals
gebildet wird.
Bei den Schaltungen nach der Erfindung können die
bei ladungsgekoppelten Anordnungen (CCD) bekannten Techniken
verwendet werden, bei denen mehrere Steuerelektroden
an einen einzigen Kanal angeschlossen werden, wodurch die
unterschiedlichen Transistoren und Kondensatoren (Kanal-
Steuerelektrodenkapazität) gebildet werden. Fig. 11 zeigt
eine solche Möglichkeit der Schaltung nach Fig. 8, wobei
an einen Kanal zwischen dem Eingang 51 und dem Ausgang 52
fünf Steuerelektroden angeschlossen sind, wodurch die
Kondensatoren C 51 und C 52 und die Transistoren T 51, T 52
und T 50 gebildet werden. Dabei soll die dem Kondensator C 51
entsprechende Elektrode mit einer negativen Spannung (-)
verbunden werden, um auch negative Signalladungen enthalten
zu können; denn der Kanal im vorliegenden Beispiel ist vom
p-Typ. Auch ist es bei z. B. der Schaltung nach Fig. 8
möglich, die Transistoren T 50 und T 52 als einen einzigen
Transistor mit zwei Steuerelektroden in einem einzigen Kanal
auszubilden.
Fig. 12 zeigt eine Abwandlung der Schaltung nach
Fig. 8, wobei dem Kondensator C 81 statt des Kondensators
C 82 ein Taktsignal zugeführt wird. Die Schaltung ist gleich der nach Fig. 8,
mit der Maßgabe, daß der Kondensator C 81 mit der Steuerelektrode
des Transistors T 82 statt mit Masse verbunden ist,
daß der Kondensator C 82 zwischen den Ausgang 82 und einen
an einem festen Potential liegenden Punkt (z. B. Masse)
aufgenommen ist und daß die Steuerelektrode des Transistors
T 80 mit einem Schaltpunkt 83 verbunden ist.
Zur Erläuterung der Wirkungsweise der Schaltung nach
Fig. 12 zeigt Fig. 13 die Zeitbeziehung zwischen den Taktsignalen
Φ 85, Φ 86 bzw. Φ 83 an den Punkten 85, 86 bzw. 83
und Fig. 14 den Ladungszustand nach den Zeitpunkten t 2, t 3,
t 4 bzw. t 5. Zwischen den Zeitpunkten t 1 und t 2 ist der
Transistor T 81 leitend und kann dem Kondensator C 81 eine
positive (+q) oder negative (-q) Signalladung zuführen
(Fig. 14a). Zum Zeitpunkt t 3 werden die Spannungen an
den Punkten 86 und 83 herabgesetzt, wodurch die Schwellenwerte
der Transistoren T 82 und T 80 unter die Spannung am
Kondensator C 82 herabsinken und Ladungstransport in der
der Uhrzeigerrichtung entgegengesetzten Richtung stattfinden
kann (Fig. 14b), wobei dieser Ladungstransport in
der genannten Richtung tatsächlich nicht stattfindet, wenn
am Kondensator C 81 eine derart große positive Signalladung
vorhanden ist, daß diese größer als die am Kondensator
C 82 ist. Zum Zeitpunkt t 4 wird die Spannung am Punkt 86
erhöht, wodurch sich der Kondensator C 81 über den durch
den Transistor T 82 bei "hohem" Taktsignal Φ 86 gebildeten
Schwellenwert entlädt, wodurch die Bezugsladung am Kondensator
C 81 wiederhergestellt wird und die Signalladung zum Kondensator
C 82 geflossen ist (Fig. 14c). Zum Zeitpunkt t 5 wird
der Transistor T 80 zur Isolierung der Kondensatoren C 81
und C 82 in den nichtleitenden Zustand geschaltet (Fig. 14d).
Gleich wie bei der Schaltung nach Fig. 8 sind auch
bei der Schaltung nach Fig. 12 zahlreiche Abwandlungen,
u. a. in bezug auf Taktsignale u. dgl., möglich.
Fig. 15 zeigt eine solche Abwandlung, bei der im
Vergleich zu Fig. 12 die Transistoren T 80 und T 82 zu einem
Transistor T 90 zusammengefaßt sind, wobei der Kondensator
C 91 nicht mehr mit der Steuerelektrode des Transistors T 90,
sondern mit einem gesonderten Schaltungspunkt 96 verbunden ist.
Zur Erläuterung der Wirkungsweise der Schaltung nach
Fig. 15 zeigt Fig. 16 die Taktsignale Φ 95, Φ 96 bzw. Φ 93
an den Punkten 95, 96 bzw. 93 und Fig. 17 den Ladungszustand
nach den Zeitpunkten t 2, t 3, t 5 bzw. t 6. Zwischen
den Zeitpunkten t 1 und t 2 ist der Transistor T 91 leitend
und kann dem Kondensator C 91 Signalladung zuführen (Fig. 17a).
Zum Zeitpunkt t 3 wird die Spannung an der Steuerelektrode
des Transistors T 90 herabgesetzt, wodurch Ladung
vom Kondensator C 92 zum Kondensator C 91 fließen kann
(Fig. 17b). Zum Zeitpunkt t 4 wird die Spannung an der
Steuerelektrode des Transistors T 90 erhöht, wonach mittels
des Taktsignals Φ 96 die Spannung am Punkt 96 erhöht wird,
wodurch sich der Kondensator C 91 über die zu dem "hohen"
Pegel des Taktsignals Φ 93 gehörigem Schwellenwert VL des Transistors
T 90 auf den Bezugspegel entlädt und die Signalladung
auf den Kondensator C 92 übertragen ist (Fig. 17c). Dabei
darf der Zeitpunkt t 5 mit dem Zeitpunkt t 4 zusammenfallen.
Zum Zeitpunkt t 6 nimmt die Spannung am Punkt 96 ab und
befindet sich der Kondensator C 91 wieder auf dem ursprünglichen
Pegel und ist gegen den Kondensator C 92 isoliert
(Fig. 17d).
Fig. 18 zeigt eine Möglichkeit zum Abtasten des
Ausgangssignals einer Schaltung nach der Erfindung. Zwischen
dem Eingang 101 und dem Ausgang 102 ist die Schaltung, mit
der Ausnahme der Verbindung der Steuerelektrode des Transistors
C 100 mit einem Schaltungspunkt 103, mit der Schaltung
nach Fig. 8 völlig identisch. Der Ausgang 102 ist mit der
Steuerelektrode eines Transistors T 103 verbunden, der einen
Widerstand R in der Source-Elektrodenleitung aufweist. Die
Source-Elektrode des Transistors T 103 ist über einen
Abtasttransistor T 104, dessen Steuerelektrode mit einem
Schaltungspunkt 108 verbunden ist, mit einem weiteren Ausgang
107 verbunden.
Zur Erläuterung der Wirkung des Abtastverfahrens
nach Fig. 18 zeigt Fig. 19 die Taktsignale Φ 105, Φ 106, Φ 103,
Φ 104 bzw. Φ 108 an den Punkten 105, 106, 103, 104 bzw. 108.
Zwischen den Zeitpunkten t 0 und t 1 ist die Spannung am
Punkt 104 erhöht, was eine Pegelverschiebung am Ausgang 102
bedeutet, wobei außerdem die Spannung an der Steuerelektrode
des Transistors T 100 erhöht ist, um einen Ladungstransport
in entgegengesetzter Richtung zu verhindern.
Zwischen diesen Zeitpunkten ist ebenfalls der Transistor
T 104 leitend, wodurch dem Ausgang 107 die Signalspannung
am Ausgang 102 entnommen werden kann. Diese Abtastperiode
t 0 bis t 1 kann außerdem dazu benutzt werden, dem Kondensator
C 101 eine neue Signalladung zuzuführen, zu welchem
Zweck zwischen den Zeitpunkten t 0 und t 1 der Transistor
T 101 leitend ist. Nach dem Zeitpunkt t 1 kann auf die bereits
beschriebene Weise ein Signalladungstransport vom Kondensator
C 101 zum Kondensator C 102 dadurch stattfinden, daß
zum Zeitpunkt t 1 die Spannung an der Steuerelektrode des
Transistors T 101 zur Bildung des Schwellenwerts VL herabgesetzt
und der Transistor T 102 in den leitenden Zustand geschaltet
wird, während die Spannung am Punkt 104 hoch ist, wodurch
Ladungstransport in der entgegengesetzten Richtung stattfindet.
Zum Zeitpunkt t 2 nimmt die Spannung am Punkt 104 ab,
wodurch sich der Kondensator C 101 über den Schwellenwert VL
entlädt, während zum Zeitpunkt t 3 der Transistor T 102 sperrt,
wonach eine neue Abtastung stattfinden kann.
Die statische Abtastung nach Fig. 18 mit dem Source-
Widerstand R kann durch eine dynamische Abtastung nach
Fig. 20 ersetzt werden.
In der Schaltung nach Fig. 20 ist der Ausgang 112
einer Ladungstransportvorrichtung, z. B. nach Fig. 8, mit
der Steuerelektrode eines Transistors T 113 verbunden,
dessen eine Hauptelektrode mit einem Anschlußpunkt 119
und dessen andere Hauptelektrode über einen Kondensator C 113
mit einem an einer festen Spannung (Masse) liegenden Punkt
verbunden ist. Diese andere Elektrode ist ebenfalls über
den Abtasttransistor T 114 mit einem Steuerelektrodenanschluß
118 an einen Ausgang 117 angeschlossen. In Fig. 20
sind nur der Transistor T 110 und der Ausgangskapazität
C 112 der Ladungstransportvorrichtung dargestellt.
Der Auslesetransistor T 113 wirkt völlig analog dem
in Fig. 6 und 7 veranschaulichten Prinzip, mit der Maßgabe,
daß der Kondensator C 113 dem Kondensator C 41, der Anschlußpunkt
119 dem Anschlußpunkt 42 und der Ausgang 112 dem
Anschlußpunkt 43 entspricht. In der Schaltung nach Fig. 20
wird der Kondensator C 113 also jeweils, nachdem ein Impuls
am Punkt 119 erzeugt ist, auf einen Schwellenwert entladen,
der, abgesehen von der Schwellenspannung Vth des
Transistors T 113, dem Signal am Ausgang 112 entspricht.
Dies wird an Hand der Fig. 21, in der das Taktsignal
Φ 113, Φ 114, Φ 119 bzw. Φ 118 am Punkt 113, 114, 119 bzw. 118
dargestellt wird, und an Hand der Fig. 22 verdeutlicht,
in der eine Anzahl von Ladungszuständen dargestellt werden.
Zum Zeitpunkt t 0 wird die Spannung am Punkt 113 erhöht,
wodurch der Transistor T 110 gesperrt ist, während zu demselben
Zeitpunkt die Spannung am Punkt 114 erhöht wird, um
eine Pegelverschiebung des Signals am Ausgang 112 zu bewirken.
Die Situation entspricht dann der in Fig. 22a dargestellten
Situation, wenn das Signal am Punkt 112 über
dem Ladungspegel am Kondensator C 113 liegt, und entspricht
der Situation nach Fig. 22b, wenn die Spannung am Punkt 112
(der den Schwellenwert des Transistors T 113 bestimmt)
höher als der Ladungspegel am Kondensator C 113 ist. Zu demselben
Zeitpunkt t 0 (oder gegebenenfalls später) wird die
Spannung am Punkt 119 erhöht, wodurch der Kondensator C 113
auf diese Spannung am Punkt 119 aufgeladen wird (Fig. 22c).
Zum Zeitpunkt t 1 wird die Spannung am Punkt 119 herabgesetzt,
wodurch sich der Kondensator C 113 auf den durch die
Spannung am Ausgang 112 bestimmten Pegel entlädt (Fig. 22d).
Nach dem Zeitpunkt t 2 ist der Kondensator C 113 also auf
die Spannung am Ausgang 112 (abzüglich der Schwellenspannung
Vth des Transistors T 113) aufgeladen. Dann nimmt
die Spannung am Punkt 113 ab, um dem Kondensator C 112
ein neues Signal zuzuführen, während die Spannung am
Punkt 114 hoch bleibt, um Ladungstransport von dem Kondensator
C 112 in der entgegengesetzten Richtung zu bewirken.
Zum Zeitpunkt t 4 nimmt die Spannung am Punkt 114 ab, wodurch
eine neue Signalladung zum Kondensator C 112 fließt.
Nach dem Zeitpunkt t 2, z. B. zwischen den Zeitpunkten t 3
und t 5, wird der Transistor T 114 in den leitenden Zustand
geschaltet, um das Signal über dem Kondensator C 113 zum
Ausgang 117 zu führen.
Fig. 23 zeigt eine Ladungsauslese- und -wiederherstellungsschaltung,
die z. B. zum nichtdestruktiven Auslesen
ladungsgekoppelter Verstärker verwendet werden kann und
deren Funktion der der Schaltung nach Fig. 3 entspricht.
Die Schaltung enthält einen Eingang 121, dem eine
Ladung +q und dann eine Ladung -q zugeführt werden kann,
so daß pro Zyklus einer mit dem Eingang 121 verbundenen
Quelle keine Ladung entzogen wird. Der Eingang 121 ist
über einen Kondensator C 121 mit einem Transistor T 120 verbunden,
dessen Steuerelektrode mit einem an einer konstanten
Spannung VL liegenden Punkt verbunden ist. Der Transistor
T 120 ist andererseits mit einem Punkt D verbunden, der
über den Kondensator C 122 mit einem an einem konstanten
Potential (Masse) liegenden Punkt verbunden ist. Der Punkt D
ist weiter über den Transistor T 125, dessen Steuerelektrode
mit einem Schaltungspunkt 123 verbunden ist, mit einem Schaltungspunkt
122 verbunden.
Fig. 24 zeigt das Signal VA am Eingang 121, die
Spannung am Punkt B und die Taktsignale an den Punkten 123
und 122, und Fig. 25 zeigt die Ladungszustände zum Zeitpunkt
t 1 und nach den Zeitpunkten t 1, t 2, t 3, t 4 bzw. t 5.
Bis zum Zeitpunkt t 1 befindet sich die Schaltung in einem
Ausgangszustand, in dem die mit dem Transistor T 120 verbundene
Elektrode des Kondensators C 121 auf einen Bezugspegel,
der, abgesehen von der Schwellenspannung Vth des
Transistors T 120 selber, der Spannung VL entspricht, aufgeladen
und der Kondensator C 122 auf einen Bezugspegel V 1,
der dem durch den Transistor T 125 gebildeten Schwellenwert bei
niedrigem Pegel des Taktsignals Φ 123 entspricht, aufgeladen
ist (Fig. 25a). Zum Zeitpunkt t 1 wird dem Eingang 121
eine Ladung +q zugeführt (Fig. 25b). Die entsprechende
Spiegelladung fließt über den durch den Transistor T 120
gebildeten Schwellenwert zum Kondensator C 122. Zum Zeitpunkt t 2
wird am Eingang 121 die Spannung VA auf den ursprünglichen
Pegel zurückgeführt. Da der Kondensator C 121 entladen war,
bis der Punkt B eine Spannung VL führte, kann die Ladung q
nicht entzogen werden, weil der Transistor T 120 dann sperrt,
während die Spannung am Punkt B um eine der Ladung -q
entsprechende Spannung abnimmt. Die dann erhaltene Situation
zeigt Fig. 25c. Zum Zeitpunkt t 3 wird der Transistor T 125
in den leitenden Zustand geschaltet und bildet einen Schwellenwert
V 1 zwischen dem Kondensator C 122 und dem
Punkt 122. Dem Punkt 122 wird ein positiver Spannungsimpuls
zugeführt. Die dann erhaltene Situation zeigt Fig. 25d,
in der die Kondensatoren C 121 und C 122 auf den hohen Pegel
am Punkt 122 aufgeladen sind. Zum Zeitpunkt t 4 nimmt die
Spannung am Punkt 122 ab, wodurch sich der Kondensator
C 121 bzw. C 122 über die Schwellenwerte VL bzw. V 1 entlädt (Fig. 25e),
die dabei netto auf den Kondensatoren C 121 übertragene
Ladung ist dann gleich q, und eine Ladung gleich q fließt
zum Eingang 121 zurück. Wenn zum Zeitpunkt t 5 der Transistor
T 125 gesperrt wird, wird wieder der Ausgangszustand
erhalten (Fig. 25f). Auf diese Weise ist, ohne daß einer
am Eingang 121 vorhandenen Quelle Ladung entzogen ist, der
Ladungszustand der Schaltung wiederhergestellt. Die positive
Signalladung kann zwischen den Zeitpunkten t 2 und t 3 abgetastet
werden. Dazu ist dem Punkt D ein Source-Folger mit
Transistor T 123 und Source-Widerstand R zugeordnet. Das
Source-Signal am Punkt 127 kann dann zwischen den Zeitpunkten
t 2 und t 3 abgetastet werden, z. B. wie es bei der
Schaltung nach Fig. 18 erfolgte. Statt der in Fig. 23 verwendeten
Abtastschaltung kann die dynamische Abtastschaltung
nach Fig. 20 verwendet werden.
Die Schaltung nach Fig. 23 kann von mehreren Quellen
herrührende Ladungen zueinander addieren, z. B. dadurch,
daß der Punkt B zwischen dem Kondensator C 121 und dem
Transistor T 120 über jeweils einen Kondensator mit mehreren
Eingängen verbunden wird.
In der Schaltung nach Fig. 23 kann die positive
Signalladung +q detektiert werden. Fig. 26 zeigt eine
ähnliche Schaltung, die aber zum Detektieren der negativen
Signalladung -q eingerichtet ist. Im Vergleich zu der
Schaltung nach Fig. 23 ist bei der Schaltung nach Fig. 26
der Kondensator C 132 mit einem Schaltungspunkt 134 und der
Punkt 132 mit einem an einer Bezugsspannung V 2 liegenden
Punkt verbunden.
Fig. 27 zeigt das Eingangssignal VA und die Taktsignale
Φ 134 und Φ 136 an den Punkten 134 bzw. 136.
Fig. 28 zeigt den Ladungszustand vor dem Zeitpunkt t 1,
zum Zeitpunkt t 3, vor dem Zeitpunkt t 4, nach dem Zeitpunkt
t 4 bzw. nach dem Zeitpunkt t 5. Zum Zeitpunkt t 1 sind
die Kondensatoren C 131 und C 132 auf den Bezugspegel VL
bzw. V 2 aufgeladen und ist der Transistor T 135 leitend
(Fig. 28a). Eine zwischen den Zeitpunkten t 1 und t 2 zugeführte
positive Ladung fließt über die durch den Transistor
T 130 gebildeten Schwellenwert VL zum Punkt 132 ab. Nach dem Zeitpunkt
t 2 zum Zeitpunkt t 3 sperrt der Transistor T 135 (Fig. 28b).
Eine negative Signalladung -q wird zum Zeitpunkt t 2 (oder
später, und jedenfalls vor dem Zeitpunkt t 4) dem Kondensator
C 131 entzogen (Fig. 28c). Zum Zeitpunkt t 4 wird dem
Punkt 134 ein positive Spannungsimpuls zugeführt, wodurch
der Kondensator C 131 aufgeladen wird (Fig. 28d). Zum Zeitpunkt
t 5 nimmt die Spannung am Punkt 134 ab und entlädt
sich der Kondensator C 131 auf die Spannung VL und ist die
negative Signalladung -q auf den Kondensator C 132 übertragen
(Fig. 28e). Zum Zeitpunkt t 6 wird der Transistor
T 135 wieder leitend, wodurch der Kondensator C 132 auf den
Pegel V 2 aufgeladen wird und die Schaltung auf ihre Ausgangspegel
zurückgesetzt ist (Fig. 28a). Die Detektion der negativen
Signalladung am Punkt E kann wieder auf gleiche
Weise wie bei der Schaltung nach Fig. 22 erfolgen, und zwar
zwischen den Zeitpunkten t 5 und t 6.
Fig. 29 zeigt eine Kombination der Schaltungen nach
den Fig. 22 und 25, mit der sowohl die positive Signalladung
+q als auch die negative Signalladung -q detektiert
werden können. Die Schaltung enthält zwischen dem Eingang
141 und einem Transistor C 140 einen Kondensator C 141. Der
Transistor T 140 ist andererseits mit einem Punkt E verbunden,
der über den Kondensator C 142 mit dem Schaltungspunkt
145 verbunden ist. Die Steuerelektrode des Transistors
T 140 ist mit einem Punkt 143 verbunden, der eine konstante
Spannung VL führt. Der Punkt E ist über einen Transistor
T 145 mit einem Punkt D verbunden, wobei die Steuerelektrode
des Transistors T 145 mit dem Schaltungspunkt 145 verbunden ist.
Der Punkt D ist über den Kondensator C 143 mit einem an einem
Bezugspotential (Masse) liegenden Punkt und über einen
Transistor T 146, dessen Steuerelektrode mit dem Schaltungspunkt
146 verbunden ist, mit einem Schaltungspunkt 142 verbunden.
Fig. 30 zeigt ein Eingangssignal VA am Eingang 141
und die Taktsignale an den Schaltungspunkten 145, 146 und 142,
und Fig. 31 zeigt den Ladungszustand nach dem Zeitpunkt t 1,
zum Zeitpunkt t 3, nach dem Zeitpunkt t 3, nach dem Zeitpunkt
t 4, nach dem Zeitpunkt t 5 bzw. nach dem Zeitpunkt t 6.
Die Schaltung wird dadurch zurückgesetzt, daß zum Zeitpunkt
t 1 dem Punkt 142 ein positiver Spannungsimpuls zugeführt
wird, wobei die Transistoren T 145 und T 146 leitend sind
(Fig. 31a). Zum Zeitpunkt t 2 wird die Spannung am Punkt 142
herabgesetzt, wodurch sich der Kondensator C 141 auf die
durch den Transistor T 140 bestimmte Spannung VL entlädt, sich
der Kondensator C 142 auf die durch den Transistor T 145 mit
"niedrigem" Pegel des Taktsignals Φ 145 bestimmten Spannung V 2
entlädt und sich der Kondensator C 143 auf die durch den
Transistor T 146 bei "niedrigem" Pegel des Taktsignals Φ 146
bestimmte Spannung V 1 entlädt, wonach zum Zeitpunkt t 3 der
Transistor T 146 gesperrt wird (Fig. 31b). Nach dem Zeitpunkt
t 4 wird eine positive Ladung +q dem Kondensator C 141
zugeführt, wobei die entsprechende Spiegelladung über die
Transistoren T 140 und T 145 zum Kondensator C 143 fließt
(Fig. 31c). Nach dem Zeitpunkt t 4 wird eine negative
Signalladung -q dem Kondensator C 141 zugeführt (Fig. 31d).
Zum Zeitpunkt t 5 wird die Spannung am Punkt 145 erhöht,
wodurch sich der Kondensator C 141 auflädt (Fig. 31e). Zum
Zeitpunkt t 6 nimmt die Spannung am Punkt 145 wieder ab
und ist die negative Ladung -q vom Kondensator C 141 auf
den Kondensator C 142 übertragen (Fig. 31f). Gerade nach
dem Zeitpunkt t 6 ist die positive Signalladung im Kondensator
C 143 und die negative Signalladung im Kondensator
C 142 vorhanden, wonach eine Abtastung beider Signale
stattfinden kann. Eine Wiederherstellung des Ladungszustandes
kann danach dadurch wieder erhalten werden, daß
der Transistor T 146 in den leitenden Zustand geschaltet
und ein positiver Spannungsimpuls am Punkt 142 erzeugt wird.
Fig. 32 zeigt einen Ladungsdifferenzverstärker zum
Detektieren des Unterschiedes zwischen zwei positiven
Signalladungen q 1 und q 2. Grundsätzlich besteht die Schaltung
aus zwei Schaltungen nach Fig. 23, wobei der Eingang
151 a, der Kondensator C 151 a, der Punkt 153, der Transistor
T 150 a, der Kondensator C 152 a, der Transistor T 155 a,
der Punkt 153 a bzw. der Punkt 152 und der Eingang 151 b,
der Kondensator C 151 b, der Punkt 153, der Transistor T 150 b,
der Kondensator C 152 b, der Transistor T 155 b, der Punkt 153 b
bzw. der Punkt 152 in der Schaltung nach Fig. 32 dem
Eingang 121, dem Kondensator C 121, dem Punkt 123, dem
Transistor T 120, dem Kondensator C 122, dem Transistor T 125,
dem Punkt 123 bzw. dem Punkt 122 entsprechen. Die Kondensatoren
C 152 a und C 152 b sind dagegen mit einem Punkt B
verbunden. Dieser Punkt B ist über den Transistor T 156
mit dem Punkt 152 verbunden. Die Steuerelektrode des
Transistors T 156 ist mit dem Punkt 156 verbunden, dem ein
Taktsignal Φ 156 zugeführt wird.
Fig. 33 zeigt die Taktsignale Φ 156, Φ 153 b, Φ 153 a bzw.
Φ 152 an den Punkten 153 b, 153 a bzw. 152. Zu einem Zeitpunkt
t 0 befindet sich die Schaltung in ihrem Ausgangszustand.
Die Spannung am Punk 41568 00070 552 001000280000000200012000285914145700040 0002003014529 00004 41449t 152 ist dabei niedrig und die
Transistoren T 155 a und T 155 b sind gesperrt und der Transistor
T 156 ist leitend. In einem diesem Zeitpunkt vorangehenden
Wiederherstellungsschritt ist der Punkt B über den
Transistor T 156 auf den niedrigen Pegel des Punktes 156
(abgesehen von der Schwellenspannung Vth dieses Transistors
T 156) entladen. Der Transistor T 156 ist also gerade
nicht leitend. Wenn nach dem Zeitpunkt t 0 eine positive
Signalladung q 1 bzw. q 2 dem Eingang 151 a bzw. 151 b zugeführt
wird, fließt die entsprechende Spiegelladung auf
eine an Hand der Fig. 23 bis 25 beschriebene Weise zum
Kondensator C 152 bzw. C 152 b und erzeugt auf diesen Kondensatoren
eine Signalspannung V 1 bzw. V 2; die Ladeströme
fließen dabei über den Transistor T 156 zum Punkt 152.
Eine darauffolgende negative Signalladung bleibt am Kondensator
C 151 a bzw. C 151 b vorhanden. Zum Zeitpunkt t 1 wird
der Transistor T 155 b in den leitenden Zustand und der
Transistor T 156 in den nichtleitenden Zustand geschaltet.
Dadurch erreicht der Punkt zwischen dem Transistor T 150 b
und dem Transistor T 155 b das niedrige Potential des Punktes
153 b (abgesehen von der Schwellenspannung Vth des Transistors)
und nimmt die Spannung am Punkt B um V 2 ab. Der
Transistor T 156 ist dabei nichtleitend, und die Kondensatoren
C 152 a und C 152 b liegen dann in Reihe zwischen dem
Punkt 153 b und dem Punkt D zwischen dem Transistor T 150 a
und dem Transistor T 155 a. Die Signalspannung am Punkt D
wird dann zu diesem Zeitpunkt t 1 gleich V 1-V 2 und kann
auf die an Hand der Fig. 18 oder der Fig. 20 beschriebene
Weise abgetastet werden. Zum Zeitpunkt t 2 werden die
Transistoren T 155 a und T 56 in den leitenden Zustand geschaltet,
während der Transistor T 155 b leitend bleibt.
Die Spannung am Punkt 152 wird zu diesem Zeitpunkt erhöht
und zum Zeitpunkt t 3 wieder herabgesetzt, wodurch auf die
an Hand der Fig. 22 bis 24 beschriebene Weise die Kondensatoren
C 151 a, C 151 b, C 152 a und C 152 b auf die Bezugsspannung
zurückgeführt werden, wobei der Punkt B über den Transistor
T 156 wiederhergestellt wird. Zum Zeitpunkt t 4 werden
die Transistoren T 155 a und T 155 b wieder in den nichtleitenden
Zustand geschaltet, wonach eine neue Detektion stattfinden
kann. Der Punkt D und der Punkt zwischen den Transistoren
T 150 b und T 155 b können auch auf die Spannung am Punkt 152
bei niedrigem Pegel des Taktsignals Φ 152 zurückgeführt
werden, wobei dann beim Auslesen der Transistor T 155 b derart
in den leitenden Zustand geschaltet werden kann, daß
die Reihenschaltung der Kondensatoren C 152 a und C 152 b
zwischen dem Punkt D und dem Punkt 152 angeordnet ist.
Außerdem kann die Spannung VL eine geschaltete Spannung
sein, was ebenfalls für z. B. die Ausführungen nach den
Fig. 23 bis 34 und 40 und 41 zutrifft.
Fig. 34 zeigt eine Abwandlung des Ladungsdifferenzverstärkers
nach Fig. 32. Der Eingang 161 a bzw. 161 b ist
über den Kondensator C 161 a bzw. C 161 b und den Transistor
T 160 a bzw. T 160 b mit dem Punkt Ea bzw. Eb verbunden. Die
Steuerelektroden der Transistoren T 160 a und T 160 b sind
mit einem Punkt 163, der eine konstante Spannung VL führt,
verbunden. Der Punkt Ea bzw. Eb ist über den Kondensator
C 162 a bzw. C 162 b in Reihe mit dem Transistor T 165 mit dem
Schaltpunkt 164 verbunden. Die Steuerelektrode des Transistors
T 165 ist mit dem Schaltungspunkt 165 verbunden. Die
Punkte Ea und Eb sind über den Transistor T 167, dessen
Steuerelektrode mit einem Schaltpunkt 167 verbunden ist,
miteinander verbunden. Der Punkt Ea ist außerdem über den
Transistor T 166, dessen Steuerelektrode mit dem Schaltungspunkt
166 verbunden ist, mit dem Punkt 164 verbunden.
Fig. 35 zeigt die Taktsignale Φ 165, Φ 167, Φ 166 bzw.
Φ 164 an den Punkten 165, 167, 166 bzw. 164. Zu einem Zeitpunkt
t 0 sind alle Kondensatoren auf eine Bezugsspannung
aufgeladen. Die Transistoren T 166 und T 167 sind dabei
gesperrt, während der Transistor T 165 leitend ist und der
Punkt 164 eine niedrige Spannung führt. Die der Signalladung
q 1 bzw. q 2 am Eingang 161 a bzw. 161 b entsprechende
Spiegelladung kann dann über den Kondensator C 161 a bzw.
C 161 b und den Transistor T 160 a bzw. T 160 b zum Kondensator
Z 162 a bzw. C 162 b fließen und an diesem eine Signalspannung
V 1 bzw. V 2 erzeugen. Eine darauffolgende negative Signalladung
wird dem Kondensator V 161 a bzw. C 161 b entzogen,
und zwar völlig auf gleiche Weise, wie an Hand der Fig. 23
bis 25 beschrieben ist. Zum Zeitpunkt t 1 wird der Transistor
T 165 in den nichtleitenden Zustand und der Transistor
T 167 in den leitenden Zustand geschaltet, wodurch die
Kondensatoren C 162 a und C 162 b in Reihe zwischen dem Punkt
164 und dem Punkt D angeordnet werden. Die Signalspannung
am Punkt D wird dann gleich V 1-V 2 und kann auf die beschriebene
Weise abgetastet werden. Zum Zeitpunkt t 2 werden
die Transistoren T 165 und T 166 in den leitenden Zustand
geschaltet, während der Transistor T 167 bereits leitend
war, wodurch die Kondensatoren C 162 a und C 162 b kurzgeschlossen
und auf die Bezugsspannung entladen werden. Dadurch, daß
gleichzeitig ein positiver Spannungsimpuls am Punkt 164
erzeugt wird, werden die Kondensatoren C 161 a und C 161 b
wieder auf die Bezugsspannung aufgeladen.
Die Schaltungen nach den Fig. 32 und 34 weisen den
Nachteil auf, daß die Kondensatoren C 152 a und C 152 b,
ebenso wie die Kondensatoren C 162 a und C 162 b, genau gleich
sein sollen, weil die Signalspannungen V 1 und V 2 durch
diese Kapazitätswerte bestimmt werden. Denn die eine Signalladung
q 1 erzeugt eine Signalspannung V 1 = q 1/C 1 und die
andere eine Signalspannung V 2 = q 2/C 2, wodurch gilt:
was für C 1 = C 2 = C 0 gleich 1/C 0 (q 1-q 2) ist.
Die Schaltung nach Fig. 36 enthält einen Eingang 171 a
bzw. 171 b, der über den Kondensator C 171 a und den Transistor
T 170 a bzw. über den Kondensator C 171 b und den Transistor
T 170 b mit dem Punkt Ea bzw. Eb verbunden ist. Die Steuerelektroden
der Transistoren T 170 a und T 170 b sind mit
einem Punkt 173, der eine konstante Spannung VL führt,
verbunden. Der Punkt Ea ist über den Kondensator C 172 a in
Reihe mit dem Transistor T 175 an einen Schaltungspunkt 174
angeschlossen. Die Steuerelektrode des Transistors T 175 ist
mit einem Schaltungspunkt 175 verbunden. Der Punkt Eb ist über
den Kondensator C 172 b mit dem Schaltungspunkt 174 verbunden.
Der Punkt Ea ist über den Transistor T 177 a mit dem Schaltungspunkt
174 und der Punkt Eb über den Transistor T 177 b mit
dem Punkt zwischen dem Kondensator C 172 a und dem Transistor
T 175 verbunden. Die Steuerelektroden der Transistoren T 177 a
und T 177 b sind mit einem Schaltungspunkt 177 verbunden.
Fig. 37 zeigt zur Erläuterung der Wirkungsweise der
Schaltung nach Fig. 36 die Taktsignale Φ 175, Φ 177 bzw.
Φ 174 an den Punkten 175, 177 bzw. 174. Zum Zeitpunkt t 0
sind die Kondensatoren C 171 a, C 171 b und C 172 a und C 172 b
auf den Bezugspegel aufgeladen. Der Transistor T 175 ist
leitend, und die Transistoren T 177 a und T 177 b sind nichtleitend.
Die dem Eingang 171 a bzw. 171 b zugeführte positive
Signalladung +q 1 bzw. +q 2 fließt auf die an Hand vorhergehender
Figuren beschriebene Weise zum Kondensator C 172 a
bzw. C 172 b, während die darauffolgende negative Signalladung
-q 1 bzw. -q 2 dem Kondensator C 171 a bzw. C 171 b entzogen
wird. Zum Zeitpunkt t 1 wird der Transistor T 175 in
den nichtleitenden Zustand geschaltet und werden die
Transistoren T 177 a und T 177 b in den leitenden Zustand geschaltet,
wodurch der Kondensator C 172 a zum Transistor
C 172 b gegensinnig parallel geschaltet wird. Die Signalladungen
q 1 und q 2 an diesen Kondensatoren fließen zusammen,
und an diese Antiparallelschaltung verbleibt eine
Signalladung gleich q 2-q 1, die am Punkt Eb eine Signalspannung
gleich 1/Cp (q 2-q 1) ergibt, wobei Cp die Kapazität
der Parallelschaltung der Kondensatoren C 172 a und C 172 b
ist. Diese Signalspannung kann auf die oben beschriebene
Weise abgetastet werden. Zum Zeitpunkt t 2 wird der Transistor
T 175 in den leitenden Zustand geschaltet, wodurch die
Kondensatoren C 172 a und C 172 b kurzgeschlossen werden.
Dadurch, daß zu demselben Zeitpunkt oder danach ein positiver
Spannungsimpuls dem Punkt 174 zugeführt wird, wird
auch die Ladung an den Kondensatoren C 171 a und C 171 b auf
die an Hand vorhergehender Figuren beschriebene Weise
wiederhergestellt. Nach dem Sperren der Transistoren T 177 a
und T 177 b zum Zeitpunkt t 3 ist die Schaltung wieder für
eine folgende Ladungsdetektion bereit.
Fig. 38 zeigt eine Alternative für den Ladungsdifferenzverstärker
nach den Fig. 32, 34 und 36, wobei
die Kondensatoren nicht in Reihe oder parallel geschaltet
werden. Zur Illustrierung einer möglichen Anwendung eines
Ladungsdifferenzverstärkers zeigt diese Figur zwei ladungsgekoppelte
Anordnungen BBD 1 und BBD 2, im vorliegenden Beispiel
Eimerkettenspeicher. Diese sind bekanntlich aus je
der Reihenschaltung einer Anzahl von Transistoren mit je
einem Kondensator zwischen der Steuerelektrode und der
Drainelektrode aufgebaut. Von jedem der Eimerkettenspeicher
bildet ein Kondensator C 181 a bzw. C 181 b einen Teil des
Ladungsdifferenzverstärkers, statt mit der Steuerelektrode
des zugehörigen Transistors verbunden zu sein. Ähnliche
Anwendungen sind auch mit den Ladungsdifferenzverstärkern
nach den Fig. 32, 34 und 36 möglich, während sie zum
nichtdestruktiven Auslesen eines Eimerkettenspeichers
auch mit den Schaltungen nach den Fig. 23, 26 und 29 anwenbar
sind.
Im Ladungsdifferenzverstärker nach Fig. 38 ist der
Kondensator C 181 a bzw. C 181 b über den Transistor T 180 a
bzw. T 180 b mit dem Punkt Ea bzw. Eb verbunden. Die Steuerelektroden
der Transistoren T 180 a und T 180 b sind mit
einem Schaltungspunkt 183 verbunden. Der Punkt Ea bzw. Eb ist
über den Kondensator C 182 a bzw. C 182 b mit einem an einem
festen Potential (Masse) liegenden Punkt verbunden. Der
Punkt Ea ist über den Transistor T 185 mit dem Ausgangspunkt
182 verbunden, der über den Kondensator C 183 mit
einem Schaltungspunkt 184 verbunden ist. Die Steuerelektrode
des Transistors T 185 ist mit dem Punkt Eb verbunden.
Fig. 39 zeigt zur Erläuterung der Wirkungsweise der
Schaltung nach Fig. 38 ein Signal q, das eine Stufe des
Ladungstransports einer Ladung q 1 in BBD 1 oder einer Ladung
q 2 in BBD 2 an den Stellen der Punkte 181 a bzw. 181 b darstellt,
und auch die Taktsignale Φ 183 bzw. Φ 184 an den
Schaltungspunkten 183 bzw. 184. Zum Zeitpunkt t 1 wird in BBD 1
bzw. BBD 2 eine Ladung +q 1 bzw. +q 2 (p-Kanal-BBD) zu dem
mit dem Punkt 181 a bzw. 181 b verbundenen Kondensator C 181 a
bzw. C 181 b transportiert. Die Spiegelladung q 1 bzw. q 2
fließt dabei über den Transistor T 180 a bzw. T 180 b mit
"niedrigem" Taktsignal an der Steuerelektrode zum Kondensator
C 182 a bzw. C 182 b. Wenn zum Zeitpunkt t 2 diese Ladung
q 1 bzw. q 2 am Punkt 181 a bzw. 181 b von BBD 1 bzw. BBD 2
weitertransportiert werden würde, kann dies nicht stattfinden,
weil die dem Transistor T 180 a bzw. T 180 b zugewandte
Seite des Kondensators C 181 a bzw. C 181 b mit dem dann nichtleitenden
Transistor T 180 a bzw. T 180 b verbunden ist, so
daß die Spannung an diesen Elektroden um eine dieser
negativen Signalladung entsprechende Spannung abnimmt.
Zum Zeitpunkt t 2 werden die Transistoren T 180 a bzw. T 180 b
gesperrt, um eine vorzeitige Wiederherstellung der Ladung
an den Kondensatoren C 181 a und C 181 b zu verhindern. Dem
Punkt 184 wird ein positiver Impuls zugeführt. Dadurch
wird der Kondensator C 182 a weiter aufgeladen. Wenn die
Spannung am Punkt 184 zum Zeitpunkt t 3 wieder abnimmt,
entlädt sich der Kondensator C 182 auf einen Pegel, der
durch die Ladung am Kondensator C 182 b bestimmt wird. Bei
Gleichheit der Kondensatoren C 182 a und C 182 b ist dann ein
Netto-Ladungstransport zum Kondensator C 183 gleich q 1-q 2.
Zum Zeitpunkt t 4 nimmt die Spannung am Punkt 183 wieder
auf V 1 ab. Eine darauffolgende Wiederherstellungsstufe,
z. B. mit der Schaltung nach Fig. 42, ermöglicht es, daß
die Eimerkettenspeicher die Ladungen q 1 und q 2 wieder
entziehen, wobei die entsprechenden Spiegelladungen zu
den Kondensatoren C 181 a und C 181 b fließen.
Fig. 40 zeigt eine Alternative für die Schaltung
nach Fig. 29 zur Speicherung sowohl der positiven als
auch der negativen Spiegelladung des Kondensators C 191.
Dieser Kondensator C 191 ist über den Transistor T 190,
dessen Steuerelektrode mit einem Punkt 193 verbunden ist,
der eine feste Spannung VL führt, mit einem Punkt A verbunden.
Dieser Punkt A ist über den Transistor T 195, dessen
Steuerelektrode mit einem Schaltpunkt 195 verbunden ist,
dem ein Taktsignal Φ 195 zugeführt wird, mit einem Punkt Ea
verbunden, der über einen Kondensator C 192 mit einem Punkt
194 verbunden ist, und außerdem ist Punkt A über einen
Transistor T 196, dessen Steuerelektroden mit einem Schaltpunkt
196 verbunden ist, dem ein Taktsignal Φ 196 zugeführt
wird, mit einem Punkt Eb verbunden, der über einen Kondensator
C 193 mit einem Schaltpunkt 197, dem ein Taktsignal
Φ 193 zugeführt wird, verbunden ist.
Wenn dem Kondensator C 191 eine positive Ladung +q
zugeführt und der Transistor T 195 in den leitenden Zustand
geschaltet wird, fließt diese Ladung +q zum Kondensator
C 195, wobei der Punkt 194 mit einem an einem festen Potential
liegenden Punkt verbunden sein kann. Die dann am Kondensator
C 191 erscheinende Ladung -q kann auf den Kondensator
C 193 dadurch übertragen werden, daß der Transistor T 195
in den nichtleitenden Zustand geschaltet, der Transistor
T 196 in den leitenden Zustand geschaltet und dem Punkt 197
ein positiver Spannungsimpuls zugeführt wird. Da die
Transistoren T 195 und T 196 nicht gleichzeitig leitend sind,
können die Punkte 197 und 194 auch miteinander verbunden
werden.
Bei der obenstehenden Betrachtung wurde davon ausgegangen,
daß zunächst die positive Ladung und dann die
negative Ladung erscheint. Wenn diese Reihenfolge nicht
bekannt ist, muß, wenn der Transistor T 195 in den leitenden
Zustand geschaltet wird, auch am Punkt 194 ein
positiver Spannungsimpuls erzeugt werden.
Bei der Schaltung nach Fig. 40 sind, wie bei z. B.
der Schaltung nach Fig. 8, eine Anzahl von Abwandlungen
möglich. So kann der Transistor T 190 entfallen,
wenn der niedrige Pegel der Taktsignale an den Punkten
195 und 196 als Schwellenwert verwendet wird, was jedoch den
ungünstigen Einfluß eines Unterschiedes zwischen den
Schwellenwertspannungen Vth der Transistoren T 195 und T 196
vergrößert. Auch können Schwellenwerte bildende Transistoren, statt eines
Transistors T 190 zwischen dem Punkt A und dem Kondensator
C 191, zwischen dem Punkt A und den Transistoren T 195 und
T 196 eingeschaltet werden, wobei diese Transistoren
einfach dadurch gebildet werden können, daß eine zusätzliche
Steuerelektrode an den Kanälen der Transistoren T 195
und T 196 angebracht wird.
Fig. 41 zeigt einen Ladungsdifferenzverstärker, in
dem das Prinzip nach Fig. 40 angewendet wird. Dieser Verstärker
besteht aus zwei Schaltungen nach Fig. 40 mit
gemeinsamen Kondensatoren C 202 und C 203, wobei die Transistoren
T 205 a und T 205 b, wie die Transistoren T 206 a und
T 206 b, mittels eines Taktsignals Φ 205 bzw. Φ 206 zusammengeschaltet
werden. Eine Spiegelladung der Ladung q 1 bzw.
q 2, die dem Kondensator C 201 a bzw. C 201 b zugeführt wird
(ungeachtet der Polarität), wird auf den Kondensator C 202
bzw. C 203 dadurch übertragen, daß die Transistoren T 205 a
und T 205 b in den leitenden Zustand geschaltet werden und
ein positiver Spannungsimpuls am Punkt 204 erzeugt wird.
Die darauffolgende komplementäre Spiegelladung -q 1 bzw.
-q 2 wird auf den Kondensator C 203 bzw. C 202 dadurch übertragen,
daß der Transistor T 206 a und der Kondensator T 206 b
in den leitenden Zustand geschaltet werden und ein positiver
Spannungsimpuls am Punkt 204 erzeugt wird. Dadurch
wird der Netto-Ladungstransport zum Kondensator C 202
gleich q 1-q 2 und der Netto-Ladungstransport zum Kondensator
C 203 gleich q 2-q 1.
Fig. 42 zeigt eine mögliche Schaltung zur Wiederherstellung
des Ladungszustandes bei den Schaltungen nach
den Fig. 38, 40 und 41. Dazu ist der Punkt Ea über einen
Transistor T 227, dessen Steuerelektrode mit dem Schaltpunkt
217 verbunden ist, mit einem Punkt 212 und der
Punkt Eb über einen Transistor T 218, dessen Steuerelektrode
mit dem Schaltpunkt 217 verbunden ist, mit dem Punkt 212
verbunden. Die Ladung an den mit den Punkten Ea und Eb
verbundenen Kondensatoren (C 182 a, C 182 b, C 192, C 193, C 202
und C 203) kann auf den Pegel V 1 und die Ladung an den
zugehörigen Eingangskondensatoren (C 181 a, C 181 b, C 191,
C 201 a und C 201 b) auf den Pegel VL (die Spannung an den
Steuerelektroden der Transistoren T 180 a, T 180 b, T 190, T 200 a
und T 200 b) bei leitendem Zustand der Schalttransistoren
T 180 a, T 180 b, T 195, T 196, T 205 a, T 205 b, T 206 a und T 206 b
zurückgeführt werden, indem dem Punkt 212 ein positiver
Spannungsimpuls zugeführt und die Spannung am Punkt 217
auf den Pegel V 1 (abgesehen von der Schwellenspannung
der Transistoren T 217 und T 218) herabgesetzt wird, wobei
der Pegel V 1 niedriger als oder gleich dem Pegel VL sein
soll.
Da bei den Schaltungen nach den Fig. 40 und 41 beide
Spiegelladungen (+q und -q) transportiert sind, ist am
Ende des Auslesevorgangs die Ladung an den Eingangskondensatoren
C 191, C 201 a und C 201 b bereits wiederhergestellt,
wenn etwaige Leckentladungen vernachlässigt werden. In
diesem Falle ist es genügend, die Ladung an den Kondensatoren
C 192, C 193, C 202 und C 203 wiederherzustellen, was
auf die verschiedenen beschriebenen Weisen erfolgen kann,
z. B. dadurch, daß dem Punkt 212 eine Spannung V 1 zugeführt
wird und die Transistoren T 217 und T 218 kurzzeitig in den
leitenden Zustand geschaltet werden.
Bei den Schaltungen nach den Fig. 40 und 41 ist die
Signalladung am Kondensator C 192 bzw. C 202 zu der Signalladung
am Kondensator C 193 bzw. C 203 komplementär. Bei
den Schaltungen kann die Ladung im einen Kondensator mit
der Ladung im anderen Kondensator wiederhergestellt werden,
zu welchem Zweck die Punkte Ea und Eb über einen Transistor
T 219 kurzgeschlossen werden können. Um jedoch etwaige
weggeleckte Ladungen wiederherzustellen, ist es zu bevorzugen,
außerdem gleichzeitig über die Transistoren T 217
und T 218 eine Wiederherstellung vorzunehmen.
Das Prinzip der Erfindung kann auch zur Bildung
einer Eimerkettenspeicheranordnung (BBD) oder einer
ladungsgekoppelten Anordnung (CCD) angewandt werden, die
imstande ist, positive und negative Signalladungen zu
transportieren. Dazu können nicht ohne weiteres eine Anzahl
von Vorrichtungen nach Fig. 6 hintereinander geschaltet
werden, weil bei der Schaltung nach Fig. 6 der Bezugspegel
(Q 1) am Ausgang niedriger als der (Q 0) am Eingang
(Fig. 7a). Wenn das dem Punkt 44 zugeführte Taktsignal ein
Signal mit drei Pegeln ist, und zwar "niedrig" und "hoch"
mit einem Zwischenpegel, wobei der Bezugspegel am Ausgang 42
dem am Eingang entspricht (siehe Ladungszustand in Fig. 7d),
kann dies ohne weiteres erfolgen. Eine solche Möglichkeit
zeigt Fig. 43.
In Fig. 43 sind von einer Verzögerungsleitung, die
nach dem erfindungsgemäßen Prinzip wirkt, vier Stufen
mit je einem Transistor T 221, T 222, T 223 bzw. T 224, deren
Steuerelektroden mit einem Schaltungspunkt 221, 223, 225 bzw.
227 verbunden sind, dargestellt. Mit dem Verbindungspunkt
zwischen jeweils zwei Transistoren ist ein Kondensator
C 220, C 221, C 222, C 223 . . . verbunden, dessen anderer Anschluß
mit einem Schaltungspunkt 220, 222, 224 bzw. 226 verbunden
ist.
Fig. 44 zeigt die den unterschiedlichen Schaltungspunkten
zugeführten Taktsignale Φ 1, Φ 2, Φ 3 und Φ 4, wobei das
Taktsignal Φ 1 der mit dem Schaltpunkt 221 verbundenen
Steuerelektrode des Transistors T 221 und jeweils der
Steuerelektrode jedes zweiten darauffolgenden Transistors,
das Taktsignal Φ 2 dem Schaltungspunkt des Kondensators C 221
und jeweils dem mit jedem zweiten darauffolgenden Kondensator
verbunden Schaltungspunkt, das Taktsignal Φ 3 der mit
dem Schaltungspunkt 223 verbundenen Steuerelektrode des Transistors
T 222 und jeweils der Steuerelektrode jedes
zweiten darauffolgenden Transistors und das Taktsignal Φ 4
dem Schaltungspunkt 224 und jeweils dem mit jedem zweiten
auf den Kondensator C 222 folgenden Kondensator verbundenen
Schaltungspunkt zugeführt wird. Bei den Taktsignalen nach
Fig. 44 zeigt Fig. 45 die Ladungszustände zu den Zeitpunkten
t 0, t 1, t 2 bzw. t 3.
Zum Zeitpunkt t 0 ist das Taktsignal Φ 1 "hoch" und
Φ 3 "niedrig"; dann sind alle Transistoren T 221, T 223 und
folgende gesperrt und die Transistoren T 220, T 222, T 224
und folgende leitend und liegt zu diesem Zeitpunkt das
Taktsignal Φ 2 auf dem mittleren Pegel V 0 und ist das Taktsignal
Φ 4 "niedrig" und enthalten alle Kondensatoren eine
Bezugsladung Q 0, wobei die Kondensatoren C 221, C 223 und
folgende auf den Pegel VL und die übrigen auf einen
niedrigen Pegel aufgeladen sind. Bei der Erläuterung der
Wirkungsweise der Schaltung nach Fig. 43 wird dabei davon
ausgegangen, daß der Kondensator C 220 eine positive Signalladung
+q und der Kondensator C 222 eine negative Signalladung
-q enthält. Diese Situation zeigt Fig. 45a. Zum
Zeitpunkt t 1 werden der Transistor T 221 und der Transistor
T 223 (wie jeder zweite folgende Transistor) mit einem
Schwellwertpegel VL in den leitenden Zustand geschaltet
und die Transistoren T 220, T 222, T 224 und folgende in den
nichtleitenden Zustand geschaltet. Zu gleicher Zeit wird
die Spannung an den Punkten 222 und 226 erhöht (Φ 2 "hoch")
und die Spannung an den Punkten 220, 224 und folgenden auf
den Bezugspegel V 0 gebracht. Dadurch wird der Kondensator
C 220 vom Kondensator C 221 her und der Kondensator C 222
vom Kondensator C 223 her aufgeladen (Fig. 45b). Zum Zeitpunkt
t 2 nimmt die Spannung am Punkt 222 und am Punkt 226
ab, wodurch sich der Kondensator C 220 bzw. C 222 auf den
Pegel VL zum Kondensator C 221 bzw. C 223 entlädt und die
Ladungen q 1 bzw. q 2 auf den Kondensator C 222 bzw. C 224
übertragen werden, wonach zum Zeitpunkt t 3 die Transistoren
T 221 und T 223 wieder in den nichtleitenden Zustand
geschaltet werden (Fig. 45c). Zum Zeitpunkt t 4 wird die
Spannung an den Punkten 222 und 226 wieder auf den Bezugspegel
V 0 zurückgeführt (Fig. 45d). Der Ladungszustand
entspricht dann wieder der Situation nach Fig. 45a, wobei
jedoch die Signalladungen alle auf den folgenden Kondensator
übertragen sind. Zu demselben Zeitpunkt kann die
folgende Stufe anfangen, wobei sich derselbe Zyklus um
eine Stufe verschoben wiederholt.
Die Schaltung nach Fig. 43 weist den Nachteil auf,
daß Taktsignale (Φ 2 und Φ 4) mit drei Pegeln erforderlich
sind. Fig. 46 zeigt eine Abwandlung, bei der Taktsignale
mit nur zwei Pegeln verwendet werden. Die Schaltung ist
der nach Fig. 43 gleich, mit der Maßgabe, daß das Taktsignal
für die Punkte 231, 235 und alle in dieser Reihenordnung
folgenden Punkte nun entfallen ist und daß diesen
Punkten eine konstante Spannung VR zugeführt wird, die
höher als der niedrige Pegel VL des den Steuerelektroden
der Transistoren T 232, T 234 und der folgenden Transistoren
zugeführten Taktsignals Φ 1, aber niedriger als der hohe
Pegel ist.
Fig. 47 zeigt das Taktsignal Φ 1, Φ 2 bzw. Φ 3, das den
Punkten 233, 237 und folgenden, den Punkten 230, 234, 238
und folgenden bzw. den Punkten 232, 236 und folgenden zugeführt
wird, während Fig. 48 den Ladungszustand zu den Zeitpunkten
t 0, t 1, t 2, t 3, t 4 und t 5 zeigt. Zum Anfangszeitpunkt
t 0 sind die Transistoren T 232 und T 234 in den nichtleitenden
Zustand geschaltet, ist die Spannung an den
Punkten 230, 234 und 238 hoch und die Spannung an den
Punkten 232 und 236 niedrig. Es wird angenommen, daß zu
diesem Zeitpunkt eine positive Signalladung +q 1 am Kondensator
C 230 und eine negative Signalladung -q 2 am Kondensator
C 232 vorhanden ist (Fig. 48a). Die positive Signalladung
+q 1 wird dabei sofort über den Schwellenwert VR zum Kondensator
C 231 abfließen. Zum Zeitpunkt t 1 wird die Spannung an
den Punkten 232, 236 und 238 erhöht, wodurch sich die
Kondensatoren C 231 und C 233 bis oberhalb des Schwellenwerts VR
aufladen (Fig. 48b). Zum Zeitpunkt t 2 wird die Spannung
an den Punkten 232 und 236 wieder herabgesetzt, so daß
die Kondensatoren C 230, C 232 und C 234 auf den Bezugspegel VR
entladen werden. Die Signalladung +q 1 bzw. -q 2 ist dabei
auf den folgenden Kondensator C 231 bzw. C 233 übertragen
(Fig. 48c). Zum Zeitpunkt t 3 werden die Transistoren T 230,
T 232 und T 234 in den leitenden Zustand geschaltet mit einer
Schwelle VL, die genügend weit unterhalb der Schwelle VR
liegt. Dabei fließt Ladung aus den Kondensatoren C 230,
C 232 und C 234 zu den ihnen vorangehenden Kondensatoren
C 229, C 231 bzw. C 233 ab (Fig. 48d). Zum Zeitpunkt t 4 nimmt
die Spannung an den Punkten 230, 234 und 238 ab, wodurch
die Kondensatoren C 229, C 231 und C 233 auf den Bezugspegel
VL entladen werden und die Signalladung +q 1 bzw. -q 2 auf
den Kondensator C 232 bzw. C 234 übertragen ist (Fig. 48e).
Zum Zeitpunkt t 5 werden die Transistoren T 230, T 232, T 234
und alle zweiten darauffolgenden Transistoren wieder in den
nichtleitenden Zustand geschaltet und wird die Spannung an
den Punkten 230, 234 und 238 wieder erhöht (Fig. 48f). Die
Situation entspricht dann wieder der in Fig. 48a dargestellten
Situation, wobei die Signalladungen zwei Stufen
weiter transportiert sind und während dieses Transports
die Bezugsladungen an den unterschiedlichen Kondensatoren
auf Pegel VL bzw. VR zurückgeführt sind.
Die Erfindung beschränkt sich nicht auf die gezeigten
Ausführungsformen. Unterschiedliche Abwandlungen sind
möglich. Statt p-Kanaltransistoren können n-Kanaltransistoren
verwendet werden. Eine Kombination von p- und n-Kanaltransistoren,
insbesondere bei den beschriebenen Ladungsdifferenzverstärkern,
ist möglich. Auch kann das erfindungsgemäße
Prinzip mit Bipolartransistoren angewendet
werden. Bei Anwendung von Feldeffekttransistoren mit
isolierter Gate-Elektrode sind die bei ladungsgekoppelten
Anordnungen (CCD) bekannten Techniken, wie eine derartige
Ausbildung der unterschiedlichen Transistoren und der
unterschiedlichen Kondensatoren, daß ein einziger Kanal
mit mehreren isolierten Gate-Elektroden versehen wird,
ebenfalls anwendbar. Auch andere Formen der bei den unterschiedlichen
Ausführungsformen beispielsweise gewählten
Taktsignale sind möglich.
Claims (52)
1. Verfahren zum Transportieren einer elektrischen
Signalladung von einem Ladungsspeicher zu einem
Schaltungspunkt über eine wenigstens während dieses
Ladungstransports einen Schwellenwert aufweisende
Transistorschaltung,
dadurch gekennzeichnet, daß in einem ersten Schritt eine
Erniedrigung des Schwellenwerts (VL) der Transistorschaltung
(T 40) oder eine Erhöhung des Potentials am
Schaltungspunkt (42) gegenüber dem Schwellenwert der
Transistorschaltung durchgeführt wird und dadurch ein
Ladungstransport vom Schaltungspunkt (42) über die
Transistorschaltung (T 40) zum Ladungsspeicher (C 41)
erfolgt, und daß in einem zweiten Schritt der im ersten
Schritt geänderte Schwellenwert wieder auf den ursprünglichen
Wert und der Ladungsspeicher (C 41) auf den
ursprünglichen Schwellenwert (VL) gebracht wird.
2. Vorrichtung zum Durchführen des Verfahrens nach
Anspruch 1, mit einer Transistorschaltung, die einen
Transistor mit zwei Hauptelektroden und einer Steuerelektrode
aufweist, wobei die eine Hauptelektrode mit dem
Ladungsspeicher und die andere Hauptelektrode mit dem
Schaltungspunkt gekoppelt ist,
dadurch gekennzeichnet, daß am Anfang einer ersten Zeitspanne
die Steuerelektrode (43) mit einer Spannungsquelle
zum Festlegen des Schwellenwerts (VL) verbunden ist, daß
während dieser ersten Zeitspanne zum Ladungsausgleich
zwischen dem Schaltungspunkt (42) und dem Ladungsspeicher
(C 41) ein erstes Taktsignal mit der Steuerelektrode
(43) oder mit dem Schaltungspunkt (42) gekoppelt
ist, wobei das Potential am Schaltungspunkt (42) höher als
das Potential an der Steuerelektrode (43) ist, und daß
während einer zweiten Zeitspanne zum Transport von Signalladung
von dem Ladungsspeicher (C 41) zum Schaltungspunkt
(42) der Ladungsspeicher (C 41) und die Steuerelektrode
(43) mit Taktsignalen gekoppelt sind, die das
Potential des Ladungsspeichers (C 41) und das Potential der
Steuerelektrode (43) auf den Schwellenwert (VL) bringen.
3. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß während der ersten Zeitspanne
die Steuerelektrode (43) mit der Spannungsquelle und
der Schaltungspunkt (42) mit dem ersten Taktsignal
gekoppelt ist.
4. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß zwischen dem Schaltungspunkt
(42) und der Spannungsquelle ein zweiter Ladungsspeicher
(C 42) angeordnet ist (Fig. 6).
5. Vorrichtung nach Anspruch 3 oder 4,
dadurch gekennzeichnet, daß mit der Steuerelektrode (43)
des Transistors (T 40) ein zweites Taktsignal gekoppelt ist
und dieser Transistor (T 40) durch dieses zweite Taktsignal
während der zweiten Zeitspanne auf den genannten
Schwellenwert und während einer der ersten Zeitspanne
vorangehenden Zeitspanne in den nichtleitenden Zustand
schaltbar ist (Fig. 6).
6. Vorrichtung nach Anspruch 3 oder 4,
dadurch gekennzeichnet, daß zwischen dem Schaltungspunkt
(52) und dem ersten Ladungsspeicher (C 51) ein
zweiter Transistor (T 52) in Reihe mit dem ersten Transistor
(T 50) angeordnet und ein zweites Taktsignal (Φ 56)
mit der Steuerelektrode (56) des zweiten Transistors (T 52)
gekoppelt ist, wobei der zweite Transistor (T 52) durch
dieses zweite Taktsignal während der ersten und zweiten
Zeitspanne in den leitenden Zustand und während einer der
ersten Zeitspanne vorangehenden Zeitspanne in den nichtleitenden
Zustand schaltbar ist (Fig. 8).
7. Vorrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß während der ersten Zeitspanne
die Steuerelektrode (43) und der Ladungsspeicher (C 41) mit
dem ersten Taktsignal gekoppelt sind.
8. Vorrichtung nach Anspruch 7,
dadurch gekennzeichnet, daß der Schaltungspunkt (42) über
einen zweiten Ladungspeicher (C 42) mit einem an einer
festen Spannung liegenden weiteren Schaltungspunkt (44)
verbunden ist (Fig. 6).
9. Vorrichtung nach Anspruch 7 oder 8,
dadurch gekennzeichnet, daß der erste Transistor (T 40)
durch das erste Taktsignal während einer dritten, außerhalb
der ersten und der zweiten Zeitspanne liegenden
Zeitspanne in den nichtleitenden Zustand schaltbar ist
(Fig. 6).
10. Vorrichtung nach Anspruch 7 oder 8,
dadurch gekennzeichnet, daß zwischen dem Schaltungspunkt
(52) und dem ersten Ladungsspeicher (C 51) ein
zweiter Transistor (T 52) in Reihe mit dem ersten Transistor
(T 50) angeordnet und ein zweites Taktsignal mit der
Steuerelektrode (56) des zweiten Transistors (T 52) gekoppelt
ist, wobei der zweite Transistor (T 52) durch
dieses zweite Taktsignal während der ersten und der
zweiten Zeitspanne in den leitenden Zustand und während
einer dritten, außerhalb der ersten und der zweiten
Zeitspanne liegenden Zeitspanne in den nichtleitenden
Zustand schaltbar ist (Fig. 8).
11. Vorrichtung nach einem der Ansprüche 2 bis 10,
dadurch gekennzeichnet, daß der erste Ladungsspeicher
(C 51) mit der der Transistorschaltung (T 52, T 50)
zugekehrten Seite an einen Signalladungseingang (51)
angeschlossen ist (Fig. 8).
12. Vorrichtung nach einem der Ansprüche 2 bis 10,
dadurch gekennzeichnet, daß der erste Ladungsspeicher
(C 41) mit der von der Transistorschaltung (T 40)
abgekehrten Seite an einen Signalladungseingang (41)
angeschlossen ist (Fig. 6).
13. Vorrichtung nach einem der Ansprüche 2 bis 10,
dadurch gekennzeichnet, daß die Steuerelektrode des ersten
Transistors (T 113) wenigstens während der zweiten Zeitspanne
mit einem Signalspannungseingang (112) verbunden
ist, so daß der Schwellenwert durch diese Signalspannung
bestimmt wird (Fig. 20).
14. Vorrichtung nach einem der Ansprüche 3 bis 10,
dadurch gekennzeichnet, daß mit der Steuerelektrode des
ersten Transistors (T 113) ein dritter Ladungsspeicher
(C 112) verbunden ist, der mit einem Signaleingang
(T 110) zur Zuführung einer Signalladung gekoppelt
ist (Fig. 20).
15. Vorrichtung nach Anspruch 11,
dadurch gekennzeichnet, daß zwischen einem Signalladungseingang
(101) und dem ersten Ladungsspeicher (C 101) ein
Transistorschalter (T 101) angeordnet ist, der mit einem
Taktsignal (Φ 105) gekoppelt und dadurch während der ersten
und der zweiten Zeitspanne nichtleitend und während einer
der ersten Zeitspanne vorangehenden Zeitspanne leitend ist
(Fig. 18).
16. Vorrichtung nach Anspruch 15,
dadurch gekennzeichnet, daß der Schaltungspunkt (102) mit
dem Eingang einer Abtastschaltung (T 103) verbunden ist
(Fig. 18).
17. Vorrichtung nach Anspruch 16,
dadurch gekennzeichnet, daß ein mit der vom ersten
Transistor (T 100) abgekehrten Seite des zweiten Ladungsspeichers
(C 102) verbundener Anschlußpunkt (104) mit einem
Taktsignal (Φ 104) verbunden ist, durch das während einer
der zweiten Zeitspanne folgenden Zeitspanne das Potential
am Schaltungspunkt (102) verschiebbar ist (Fig. 18).
18. Vorrichtung nach Anspruch 16 oder 17,
dadurch gekennzeichnet, daß die Abtastschaltung einen
Transistor (T 113) mit einer Steuerelektrode und zwei
Hauptelektroden enthäl, wobei die Steuerelektrode mit dem
Schaltungspunkt (112), die eine Hauptelektrode mit einem
Ausgang und mit einem dritten Ladungsspeicher (C 113) und
die andere Hauptelektrode mit einem zweiten Schaltungspunkt
(119) verbunden ist, der mit einem Taktsignal (Φ 119)
gekoppelt ist, wobei die Spannung an diesem zweiten
Schaltungspunkt (119) während einer der zweiten Zeitspanne
folgenden Zeitspanne zur Durchführung eines Ladungstransports
von diesem zweiten Schaltungspunkt (119) zum
dritten Ladungsspeicher (C 113) und während einer vierten,
darauffolgenden Zeitspanne zur Entladung des dritten
Ladungsspeichers (C 113) auf einen durch die Ladung an dem
zweiten Ladungsspeichers (C 112) bestimmten Wert zu diesem
zweiten Schaltungspunkt (119) schaltbar ist (Fig. 20).
19. Vorrichtung nach Anspruch 5 oder 6,
dadurch gekennzeichnet, daß die erste Kapazität (C 122) mit
der dem ersten Transistor (T 125) zugekehrten Seite über
einen dritten Transistor (T 120), dessen Steuerelektrode
(123) mit einem an einer festen Spannung (VL)
liegenden Anschlußpunkt verbunden ist, und über einen
dritten Ladungsspeicher (C 121) mit einem Signaleingang
verbunden ist, wobei durch die feste Spannung (VL) während
der ersten Zeitspanne dem dritten Ladungsspeicher (C 121)
ebenfalls vom Schaltungspunkt (122) her Ladung zuführbar
ist und sich dieser Ladungsspeicher (C 121) während der
zweiten Zeitspanne auf einen durch die feste Spannung
bestimmten Pegel zum Schaltungspunkt (122) entlädt
(Fig. 23).
20. Vorrichtung nach Anspruch 19,
dadurch gekennzeichnet, daß der erste Ladungsspeicher
(C 122) mit dem Eingang einer während einer der
ersten Zeitspanne vorangehenden Zeitspanne die Ladung an
dem ersten Ladungsspeicher (C 122) abtastenden Abtastschaltung
(T 123) verbunden ist (Fig. 23).
21. Vorrichtung nach Anspruch 20,
dadurch gekennzeichnet, daß die Abtastschaltung einen
Transistor mit einer Steuerelektrode und zwei Hauptelektroden
enthält, wobei die Steuerelektrode mit der dem
ersten Transistor zugekehrten Seite des ersten Ladungsspeichers,
die eine Hauptelektrode mit einem Ausgang und
mit einem vierten Ladungsspeicher und die andere Hauptelektrode
mit einem weiteren Schaltungspunkt verbunden
ist, wobei während der der ersten Zeitspanne vorangehenden
Zeitspanne die Spannung an diesem weiteren Schaltungspunkt
zur Durchführung von Ladungstransport von diesem Schaltungspunkt
zum vierten Ladungsspeicher und nachfolgenden
Entladung des vierten Ladungsspeichers zu diesem Schaltungspunkt
auf einen durch die Ladung an dem ersten
Ladungsspeicher bestimmten Pegel schaltbar ist (Fig. 23 in
Verbindung mit Fig. 20).
22. Vorrichtung nach Anspruch 12,
dadurch gekennzeichnet, daß der Schaltungspunkt (E) über
einen dritten Transistor (T 135) mit einem an Spannung (V 2)
liegenden Anschlußpunkt verbunden und durch dessen
Spannung im leitenden Zustand des dritten Transistors
(T 135) der erste (C 131) und der zweite (C 132)
Ladungsspeicher auf diese Spannung aufladbar sind, wobei
die Steuerelektrode (136) des dritten Transistors (T 135)
mit einem Taktsignal gekoppelt und dieser Transistor durch
dieses Taktsignal während einer der ersten Zeitspanne
vorangehenden Zeitspanne in den leitenden Zustand schaltbar
ist (Fig. 26).
23. Vorrichtung nach Anspruch 22,
dadurch gekennzeichnet, daß der Schaltungspunkt (E) mit
dem Eingang einer während einer der zweiten Zeitspanne
folgenden Zeitspanne die Spannung an dem zweiten Ladungsspeicher
(C 132) abtastenden Abtastschaltung verbunden ist
(Fig. 26).
24. Vorrichtung nach Anspruch 12,
dadurch gekennzeichnet, daß der Schaltungspunkt (E) über
einen dritten Transistor (T 145) mit einem Verbindungspunkt
(D) verbunden ist, wobei die Steuerelektrode (145)
dieses dritten Transistors (T 145) mit einem Taktsignal
verbunden und dadurch der dritte Transistor (T 145) während
der ersten und der zweiten Zeitspanne in den nichtleitenden
Zustand schaltbar ist, und daß ein dritter Ladungsspeicher
(C 143) mit dem Verbindungspunkt (D) verbunden
ist, der über einen vierten Transistor (T 146) mit einem
Anschlußpunkt (142) verbunden ist, wobei die Steuerelektrode
(146) des vierten Transistors (T 146) mit einem
Taktsignal verbunden und dadurch dieser vierte Transistor
während der ersten und der zweiten Zeitspanne in den
nichtleitenden Zustand schaltbar ist, wobei während einer
der ersten Zeitspanne vorangehenden Zeitspanne der vierte
Transistor (T 146) in den leitenden Zustand geschaltet und
dem Anschlußpunkt (142) eine Spannung zuführbar ist, bei
der der ersten, zweite und dritte Ladungsspeicher (C 141,
C 142, C 143) auf diese Spannung oberhalb des durch den
ersten, dritten und vierten Transistors (T 140, T 145, T 146)
gebildeten Schwellenwert aufladbar sind, wonach die
Spannung an diesem Anschlußpunkt (142) auf einen Wert
schaltbar ist, bei dem sich der erste Ladungsspeicher
(C 141) auf den durch den ersten Transistor (T 140)
bestimmten Schwellenwert (VL) zu diesem Anschlußpunkt
(142) entlädt, während sich der zweite Ladungsspeicher
(C 142) auf einen durch den dritten Transistor
(T 145) bestimmten Pegel und der dritte Ladungsspeicher
(C 143) auf einen durch den vierten Transistor
(T 146) bestimmten Pegel entlädt (Fig. 29).
25. Vorrichtung nach Anspruch 24,
dadurch gekennzeichnet, daß die Steuerelektrode des
dritten Transistors (T 145) mit der vom Schaltungspunkt (E)
abgekehrten Seite des zweiten Ladungsspeichers (C 142)
verbunden ist (Fig. 29).
26. Vorrichtung nach Anspruch 24 oder 25,
dadurch gekennzeichnet, daß der Anschlußpunkt bzw. der
Verbindungspunkt je mit einer zugehörigen Abtastschaltung
verbunden sind.
27. Vorrichtung nach Anspruch 2 oder 3,
dadurch gekennzeichnet, daß ein zweiter Ladungsspeicher
(C 152 b) vorgesehen ist, wobei während einer
dritten, der ersten Zeitspanne vorangehenden Zeitspanne
Signalladung von einem ersten Eingang (151 a) dem ersten
Ladungsspeicher (C 152 a) sowie weiterer Signalladung von
einem zweiten Eingang (151 b) dem zweiten Ladungsspeicher
(C 152 b) zuführbar ist, und daß ein erster
Schalter, der den ersten (C 152 a) und den zweiten (C 152 b)
Ladungsspeicher während einer vierten, zwischen der
dritten und der ersten Zeitspanne liegenden Zeitspanne in
Reihe schaltet, und ein zweiter Schalter vorgesehen sind,
der den zweiten Ladungsspeicher (C 152 b) mit dem
Schaltungspunkt (152) während der ersten und zweiten
Zeitspanne koppelt (Fig. 32).
28. Vorrichtung nach Anspruch 2 oder 3,
dadurch gekennzeichnet, daß ein zweiter Ladungsspeicher
(C 172 b) vorgesehen ist, wobei während einer
dritten, der ersten Zeitspanne vorangehenden Zeitspanne
Signalladung von einem ersten Eingang (171 a) dem ersten
Ladungsspeicher (C 172 a) sowie Signalladung von einem
zweiten Eingang (172 b) dem zweiten Ladungsspeicher (C 172 b)
zuführbar ist, und daß ein erster Schalter, der den ersten
(C 172 a) und den zweiten (C 172 b) Ladungsspeicher während
einer vierten, zwischen der ersten und der dritten Zeitspanne
liegenden Zeitspanne parallel schaltet, und ein
zweiter Schalter vorgesehen sind, der den zweiten Ladungsspeicher
(C 172 b) mit dem Schaltungspunkt (174) während der
ersten und der zweiten Zeitspanne koppelt (Fig. 36).
29. Vorrichtung nach Anspruch 27 oder 28,
dadurch gekennzeichnet, daß zur Zuführung von Signalladung
zum ersten Ladungsspeicher (C 152 a; C 170 a) ein zweiter
Transistor (T 150 a; T 170 a) vorgesehen ist, dessen eine
Hauptelektrode mit dem ersten Ladungsspeicher (C 152 a;
C 170 a), dessen andere Hauptelektrode über einen dritten
Ladungsspeicher (C 151 a; C 171 a) mit dem ersten
Eingang (151 a; 171 a) und dessen Steuerelektrode (153; 173)
mit einem an einem konstanten Potential (VL) liegenden
Anschlußpunkt verbunden ist, und daß zur Zuführung von
Signalladung zum zweiten Ladungsspeicher (C 152 b; C 172 b)
ein dritter Transistor (T 150 b; T 170 b) vorgesehen ist,
dessen eine Hauptelektrode mit dem zweiten Ladungsspeicher
(C 152 b; C 172 b), dessen andere Hauptelektrode über
einen vierten Ladungsspeicher (C 151 b; C 171 b) mit dem
zweiten Eingang (151 b; 171 b) und dessen Steuerelektrode
(153; 173) mit einem an einem konstanten
Potential (VL) liegenden Anschlußpunkt verbunden ist
(Fig. 32; Fig. 36).
30. Vorrichtung nach Anspruch 29,
dadurch gekennzeichnet, daß der erste Ladungsspeicher
(C 172 a) zwischen den ersten (T 175) und den
zweiten Transistor (T 170 a), der zweite Ladungsspeicher
(C 172 b) zwischen den dritten Transistor (T 170 b)
und den Schaltungspunkt (174) aufgenommen ist und der
erste und zweite Schalter einen vierten (T 177 a) und
einen fünften (T 177 b) Transistor enthalten, die die
Elektroden des ersten (C 172 a) und des zweiten (C 172 b)
Ladungsspeicher während der vierten, der ersten und der
zweiten Zeitspanne kreuzweise miteinander verbinden, wobei
der erste Transistor (T 175) während der vierten Zeitspanne
in den nichtleitenden Zustand geschaltet ist (Fig. 36).
31. Vorrichtung nach Anspruch 30,
dadurch gekennzeichnet, daß der Verbindungspunkt (Eb)
zwischen dem zweiten Ladungsspeicher (C 172 b) und dem
dritten Transistor (T 170 b) mit dem Eingang einer während
der vierten Zeitspanne die Spannung an diesem Verbindungspunkt
(Eb) abtastenden Abtastschaltung verbunden ist.
32. Vorrichtung nach Anspruch 29,
dadurch gekennzeichnet, daß der erste (C 152 a) und der
zweite (C 152 b) Ladungsspeicher mit der vom zweiten (T 150 a)
und dritten (T 150 b) Transistor abgekehrten Seite über
einen vierten Transistor (T 156) an einen Schaltungspunkt
(152) angeschlossen sind, wobei die Steuerelektrode
dieses vierten Transistors mit einem an einem konstanten
Potential liegenden Anschlußpunkt verbunden ist, und daß
der erste und der zweite Schalter durch einen fünften
Transistor (T 155 b), der zwischen die dem dritten Transistor
(T 150 b) zugekehrten Seite des zweiten Ladungsspeichers
(C 152 b) und den Schaltungspunkt (152) aufgenommen
ist, gebildet sind (Fig. 32).
33. Vorrichtung nach Anspruch 29,
dadurch gekennzeichnet, daß der erste Ladungsspeicher
(C 162 b) zwischen den ersten (T 165) und den
zweiten (T 160 b) Transistor und der zweite Ladungsspeicher
(C 162 a) zwischen den dritten Transistor (T 160 a)
und den Schaltungspunkt (164) aufgenommen ist, daß der
erste Schalter durch einen vierten Transistor (T 167)
gebildet ist, der zwischen die einen Hauptelektroden des
zweiten (T 160 b) und des dritten (T 160 a) Transistors
aufgenommen ist, wobei der vierte Transistor (T 167)
gleichfalls während der ersten und der zweiten Zeitspanne
in den leitenden Zustand geschaltet ist, und daß der
zweite Schalter durch einen fünften Transistor (T 166)
gebildet ist, der zum zweiten Ladungsspeicher (C 162 a)
parallel geschaltet ist (Fig. 34).
34. Vorrichtung nach Anspruch 32 oder 33,
dadurch gekennzeichnet, daß der Verbindungspunkt (D)
zwischen dem ersten Transistor (T 155 a) und dem ersten
Ladungsspeicher (C 153 a) mit dem Eingang einer die Spannung
an diesem Verbindungspunkt während der vierten Zeitspanne
abtastenden Abtastschaltung verbunden ist (Fig. 32).
35. Vorrichtung nach einem der Ansprüche 4 bis 6,
gekennzeichnet durch einen ersten Signaleinang, der mit
einem Verbindungspunkt (Ea) zwischen dem ersten Ladungsspeicher
(C 182 a) und dem ersten Transistor (T 185)
gekoppelt ist, durch einen zweiten Signaleingang, der mit
einem weiteren Verbindungspunkt (Eb) gekoppelt ist, und
durch einen dritten Ladungsspeicher (C 182 b) zwischen dem
weiteren Verbindungspunkt (Eb) und einem an einem festen
Potential liegenden Anschlußpunkt, wobei der erste
Ladungsspeicher (C 182 a) zwischen diesem Anschlußpunkt und
dem einen Verbindungspunkt (Ea) angeordnet und der weitere
Verbindungspunkt (Eb) mit der Steuerelektrode des ersten
Transistors (T 185) gekoppelt ist (Fig. 38).
36. Vorrichtung nach einem der Ansprüche 8 bis 10,
gekennzeichnet durch einen ersten Signaleingang, der mit
einem Verbindungspunkt (Ea) zwischen dem ersten Ladungsspeicher
(C 182 a) und dem ersten Transistor (T 185) gekoppelt
ist, durch einen zweiten Signaleingang, der mit
einem weiteren Verbindungspunkt (Eb) gekoppelt ist, der
mit der Steuerelektrode des ersten Transistors (T 185)
verbunden ist, und durch einen dritten Ladungsspeicher
(C 182 b) zwischen einem mit der Schaltspannungsquelle
verbundenen Anschlußpunkt, der über den ersten
Ladungsspeicher (C 182 a) mit dem einen Verbindungspunkt
(Ea) verbunden ist, und dem weiteren Verbindungspunkt.
37. Vorrichtung nach Anspruch 35 oder 36,
dadurch gekennzeichnet, daß zwischen dem ersten Signaleingang
und dem einen Verbindungspunkt (Ea) nacheinander ein
dritter Ladungsspeicher (C 181 a) und ein dritter Transistor
(T 180 a) angeordnet und zwischen dem zweiten
Signaleinang und dem weiteren Verbindungspunkt (Eb)
nacheinander ein vierter Ladungsspeicher (C 181 b) und ein
vierter Transistor (T 180 b) angeordnet sind, wobei die
Steuerelektroden des dritten (T 180 a) und des
vierten (T 180 b) Transistors mit einem Taktsignal (Φ 183)
gekoppelt und dadurch der dritte (T 180 a) und
vierte (T 180 b) Transistor während der ersten und zweiten
Zeitspanne in den nichtleitenden Zustand schaltbar sind
(Fig. 38).
38. Vorrichtung nach einem der Ansprüche 35 bis 37,
dadurch gekennzeichnet, daß der weitere Verbindungspunkt
(Eb) über einen fünften Transistor (T 196) und der
eine Verbindungspunkt (Ea) über einen sechsten Transistor
(T 195) mit einem Knotenpunkt (A) verbunden ist,
wobei die Steuerelektroden dieses fünften (T 196) und
sechsten Transistors (T 195) mit einem Taktsignal (Φ 196,
Φ 195) verbunden und dadurch der fünfte (T 196) und der
sechste (T 195) Transistor während einer der zweiten
Zeitspanne folgenden vierten Zeitspanne in den leitenden
Zustand schaltbar sind (Fig. 40).
39. Vorrichtung nach Anspruch 6 oder 10,
dadurch gekennzeichnet, daß ein zweiter Transistor (T 200 b)
zwischen dem ersten Transistor (T 206 b) und dem ersten
Schaltungspunkt angeordnet ist, daß ein dritter Transistor
(T 205 b) zwischen den Verbindungspunkt des ersten
und des zweiten Transistors und einem dritten Schaltungspunkt
(Eb) angeordnet ist, wobei dieser dritte Schaltungspunkt
über einen dritten Ladungsspeicher (C 203) mit einem
zweiten Schaltungspunkt (204) verbunden ist, daß der
zweite Ladungsspeicher (T 201 b) zwischen dem ersten
Schaltungspunkt und einem fünften Schaltungspunkt (201 b)
angeordnet ist, und daß der erste Ladungsspeicher (C 202)
zwischen einem Eingangsanschlußpunkt (Ea) und einem
vierten Schaltungspunkt (204) angeordnet ist, wobei die
Steuerelektrode des dritten Transistors mit einem Taktsignal
(Φ 205) verbunden und dadurch der dritte Transistor
während der dritten Zeitspanne in den leitenden Zustand
schaltbar ist (Fig. 41).
40. Vorrichtung nach Anspruch 39,
dadurch gekennzeichnet, daß der zweite Schaltungspunkt mit
dem vierten Schaltungspunkt (204) verbunden ist, dem das
erste Taktsignal zuführbar ist.
41. Vorrichtung zur Zusammenschaltung zweier Vorrichtungen
nach Anspruch 40,
dadurch gekennzeichnet, daß der erste Ladungsspeicher
(C 202) der ersten Vorrichtung mit dem dritten
Ladungsspeicher der zweiten Vorrichtung und der dritte
Ladungsspeicher (C 203) der ersten Vorrichtung mit dem
ersten Ladungsspeicher der zweiten Vorrichtung gemeinsam
sind.
42. Vorrichtung nach einem der Ansprüche 39 bis 41,
dadurch gekennzeichnet, daß zwischen dem ersten Eingangsanschlußpunkt
(Ea) und dem dritten Schaltungspunkt (Eb)
ein vierter Transistor (T 219) angeordnet ist, dessen
Steuerelektrode mit einem Taktsignal verbunden ist, wobei
dieser vierte Transistor (T 219) durch dieses Taktsignal
während einer vierten Zeitspanne zur Wiederherstellung der
Ladung an dem ersten und dem zweiten Ladungsspeicher in
den leitenden Zustand schaltbar ist (Fig. 42).
43. Vorrichtung nach Anspruch 42,
dadurch gekennzeichnet, daß der erste Eingangsanschlußpunkt
(Ea) über einen fünften Transistor (T 217) und der
dritte Schaltungspunkt (Eb) über einen sechsten Transistor
(T 218) mit einem fünften Schaltungspunkt (212)
verbunden sind, wobei die Steuerelektroden des
vierten (T 217) und fünften (T 218) Transistors mit einem
Taktsignal verbunden sind, durch das der vierte (T 217) und
der fünfte (T 218) Transistor während der vierten
Zeitspanne in den leitenden Zustand schaltbar sind
(Fig. 42).
44. Vorrichtung nach Anspruch 38 oder 43,
dadurch gekennzeichnet, daß der fünfte Schaltungspunkt
(212) ein konstantes Potential aufweist (Fig. 42).
45. Vorrichtung nach Anspruch 38 oder 43,
dadurch gekennzeichnet, daß der fünfte Schaltungspunkt
(212) mit einem die Spannung an diesem fünften
Schaltungspunkt während der vierten Zeitspanne impulsförmig
verändernden Taktsignal verbunden ist (Fig. 42).
46. Vorrichtung nach einem der Ansprüche 39 bis 45,
dadurch gekennzeichnet, daß wenigstens der erste
Schaltungspunkt mit dem Eingang einer Abtastschaltung
verbunden ist.
47. Vorrichtung nach Anspruch 46,
dadurch gekennzeichnet, daß der dritte Schaltungspunkt mit
dem Eingang einer Abtastschaltung verbunden ist.
48. Vorrichtung nach einem der Ansprüche 31, 34, 46
oder 47,
dadurch gekennzeichnet, daß die Abtastschaltung einen
sechsten Transistor mit einer Steuerelektrode und zwei
Hauptelektroden enthält, wobei die Steuerelektrode mit dem
Eingang der Abtastschaltung, die eine Hauptelektrode
mit einem Ausgang und mit einem fünften Ladungsspeicher
und die andere Hauptelektrode mit einem Schaltungspunkt
verbunden ist, der mit einem Taktsignal gekoppelt ist,
durch das während der dritten Zeitspanne die Spannung an
diesem Schaltungspunkt zur Durchführung von Ladungstransport
von diesem Schaltungspunkt zum fünften Ladungsspeicher
und zur nachfolgenden Entladung des fünften
Ladungsspeichers von diesem Schaltungspunkt her auf einen
durch die am Eingang vorhandene Spannung bestimmten Pegel
schaltbar ist.
49. Vorrichtung zur Zusammenfassung mehrerer Vorrichtungen
nach Anspruch 2 in einer Reihenschaltung,
dadurch gekennzeichnet, daß jeweils der erste Schaltungspunkt
einer Vorrichtung mit dem ersten Ladungsspeicher
(C 220, C 221, C 222, C 223) einer folgenden Vorrichtung
gekoppelt ist und die Vorrichtungen abwechselnd zu
einer ersten und einer zweiten Gruppe gehören und pro
Gruppe zusammen mit Taktsignalen gekoppelt sind und die
erste Stufe bei der ersten Gruppe der zweiten Stufe bei
der zweiten Gruppe und die erste Stufe bei der zweiten
Gruppe der zweiten Stufe bei der ersten Gruppe folgt
(Fig. 43).
50. Vorrichtung nach Anspruch 49,
dadurch gekennzeichnet, daß erste Transistoren (T 221,
T 223), die alle zur ersten Gruppe gehören und deren
Steuerelektroden mit einem zweiten Schaltungspunkt
verbunden sind, zweite Transistoren (T 222, T 224), die alle
zur zweiten Gruppe gehören und deren Steuerelektroden mit
einem vierten Schaltungspunkt verbunden sind, wobei diese
ersten und diese zweiten Transistoren (T 221, T 222, T 223,
T 224) abwechselnd in Reihe geschaltet sind, erste Ladungsspeicher
(C 220, C 222), die alle zur ersten Gruppe gehören
und die jeweils einerseits mit dem Verbindungspunkt
zwischen einem ersten Transistor (T 221, T 223) und einem
zweiten Transistor und andererseits mit einem dritten
Schaltungspunkt verbunden sind, und zweite Ladungsspeicher
(C 221, C 223) vorgesehen sind, die alle zur zweiten Gruppe
gehören und die jeweils einerseits mit dem Verbindungspunkt
zwischen einem zweiten und einem ersten Transistor
(T 222, T 221; T 224, T 223) und andererseits mit einem
fünften Schaltungspunkt verbunden sind (Fig. 43).
51. Vorrichtung nach Anspruch 50,
dadurch gekennzeichnet, daß der zweite, der dritte, der
vierte und der fünfte Schaltungspunkt mit Taktsignalen
(Φ 1, Φ 3, Φ 4, Φ 2) verbunden sind, wobei nacheinander
die ersten (T 221, T 223) und die zweiten (T 222,
T 224) Transistoren abwechselnd in den leitenden Zustand
mit einem vorher bestimmten Schwellenwert schaltbar sind,
daß im leitenden Zustand der ersten Transistoren (T 221,
T 223) die Spannung am fünften Schaltungspunkt auf einem
Bezugswert liegt und die Spannung am dritten Schaltungspunkt
in bezug auf den Bezugswert zur Durchführung von
Ladungstransport zunächst von den ersten Ladungsspeichern
(C 220, C 222) zu den zweiten Ladungsspeichern
(C 221, C 223) über die ersten Transistoren (T 221,
T 223) und dann von den zweiten Ladungsspeichern (C 221,
C 223) zu den ersten Ladungsspeichern (C 220, C 222) über die
durch die ersten Transistoren (T 221, T 223) gebildete
Schwelle schaltbar ist, und daß im leitenden Zustand der
zweiten Transistoren (T 222, T 224) die Spannung am dritten
Schaltungspunkt auf diesem Bezugswert liegt und die
Spannung am fünften Schaltungspunkt in bezug auf diesen
Bezugswert zur Durchführung von Ladungstransport zunächst
von den zweiten Ladungsspeichern (C 221, C 223) zu den
ersten Ladungsspeichern (C 220, C 222) über die zweiten
Transistoren (T 221, T 223) und dann von den ersten Ladungsspeichern
(C 220, C 222) zu den zweiten Ladungsspeichern
(C 221, C 223) über den durch die zweiten Transistoren
(T 221, T 223) gebildeten Schwellenwert schaltbar
ist (Fig. 43).
52. Vorrichtung nach Anspruch 50,
dadurch gekennzeichnet, daß der vierte Schaltungspunkt mit
einem an einem konstanten Potential (Vr) liegenden
Anschlußpunkt verbunden ist und daß der zweite, der dritte
und der fünfte Schaltungspunkt mit Taktsignalen (Φ 1, Φ 3,
Φ 2) verbunden sind, wobei nacheinander die ersten
Transistoren (T 232, T 234) in einer ersten Zeitspanne
leitend sind mit einem ersten Schwellenwert und in einer
zweiten Zeitspanne nichtleitend sind, wobei der durch das
Potential am vierten Schaltungspunkt bestimmte zweite
Schwellenwert der zweiten Transistoren (T 231, T 233)
zwischen dem ersten Schwellenwert und dem durch die ersten
Transistoren (T 232, T 234) gebildeten Schwellenwert während
der zweiten Zeitspanne liegt, daß während der ersten
Zeitspanne die Spannung am dritten Schaltungspunkt zur
Durchführung von Ladungstransport zunächst von den ersten
Ladungsspeichern (C 231, C 233) zu den zweiten Ladungsspeichern
(C 232, C 234) über die ersten Transistoren (T 232,
T 234) und dann von den zweiten Ladungsspeichern (C 232,
C 234) zu den ersten Ladungsspeichern (C 231, C 233) über den
durch die ersten Transistoren (T 232, T 234) gebildeten
ersten Schwellenwert schaltbar ist, und daß während der
zweiten Zeitspanne die Spannung am fünften Schaltungspunkt
zur Durchführung von Ladungstransport zunächst von den
zweiten Ladungsspeichern (C 232, C 234) zu den ersten
Ladungsspeichern (C 231, C 233) über die zweiten Transistoren
(T 231, T 233) und dann von den ersten Ladungsspeichern
(C 231, C 233) zu den zweiten Ladungsspeichern
(C 232, C 234) über den durch die zweiten
Transistoren (T 231, T 233) gebildeten zweiten Schwellenwert
schaltbar ist (Fig. 46).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7902968A NL7902968A (nl) | 1979-04-17 | 1979-04-17 | Werkwijze voor het transporteren van lading en inrich- ting voor het uitvoeren van de werkwijze. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3014529A1 DE3014529A1 (de) | 1980-10-30 |
DE3014529C2 true DE3014529C2 (de) | 1990-02-22 |
Family
ID=19832990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803014529 Granted DE3014529A1 (de) | 1979-04-17 | 1980-04-16 | Verfahren zum transportieren von ladung und vorrichtung zum durchfuehren dieses verfahrens |
Country Status (14)
Country | Link |
---|---|
US (1) | US4443885A (de) |
JP (1) | JPS55141756A (de) |
AU (1) | AU537709B2 (de) |
BE (1) | BE882796A (de) |
CA (1) | CA1147059A (de) |
DE (1) | DE3014529A1 (de) |
ES (1) | ES490570A0 (de) |
FR (1) | FR2454673A1 (de) |
GB (1) | GB2048007B (de) |
HK (1) | HK21984A (de) |
IT (1) | IT1140857B (de) |
NL (1) | NL7902968A (de) |
SE (1) | SE446359B (de) |
SG (1) | SG85783G (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2508234A1 (fr) * | 1981-06-23 | 1982-12-24 | Thomson Csf | Ensemble detecteur photonique, lecteur a transfert de charges adapte et cible de prise de vues utilisant un tel ensemble |
FR2508709A1 (fr) * | 1981-06-30 | 1982-12-31 | Thomson Csf | Detecteur photonique a lecture a transfert de charges a l'etat solide, et cible de prise de vues utilisant un tel detecteur |
US5134321A (en) * | 1991-01-23 | 1992-07-28 | Harris Corporation | Power MOSFET AC power switch employing means for preventing conduction of body diode |
US5244270A (en) * | 1991-12-16 | 1993-09-14 | Parker Michael S | Kitchen waste recycling carousel |
US20030103155A1 (en) * | 2001-11-30 | 2003-06-05 | Eastman Kodak Company | Image sensor clock driver having efficient energy consumption |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1541921B2 (de) * | 1967-09-19 | 1972-01-05 | Fernseh Gmbh, 6100 Darmstadt | Schaltungsanordnung zum verzoegern von analogsignalen |
US3902186A (en) * | 1970-10-28 | 1975-08-26 | Gen Electric | Surface charge transistor devices |
JPS5519552B2 (de) * | 1975-03-14 | 1980-05-27 |
-
1979
- 1979-04-17 NL NL7902968A patent/NL7902968A/nl not_active Application Discontinuation
-
1980
- 1980-04-10 CA CA000349586A patent/CA1147059A/en not_active Expired
- 1980-04-14 SE SE8002776A patent/SE446359B/sv not_active IP Right Cessation
- 1980-04-14 IT IT21363/80A patent/IT1140857B/it active
- 1980-04-14 GB GB8012243A patent/GB2048007B/en not_active Expired
- 1980-04-14 FR FR8008312A patent/FR2454673A1/fr active Granted
- 1980-04-15 ES ES490570A patent/ES490570A0/es active Granted
- 1980-04-15 BE BE0/200233A patent/BE882796A/fr not_active IP Right Cessation
- 1980-04-16 AU AU57503/80A patent/AU537709B2/en not_active Ceased
- 1980-04-16 JP JP4925080A patent/JPS55141756A/ja active Granted
- 1980-04-16 DE DE19803014529 patent/DE3014529A1/de active Granted
-
1982
- 1982-09-28 US US06/425,148 patent/US4443885A/en not_active Expired - Lifetime
-
1983
- 1983-12-30 SG SG857/83A patent/SG85783G/en unknown
-
1984
- 1984-03-08 HK HK219/84A patent/HK21984A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ES8101299A1 (es) | 1980-12-01 |
FR2454673B1 (de) | 1983-12-30 |
SE8002776L (sv) | 1980-10-18 |
CA1147059A (en) | 1983-05-24 |
US4443885A (en) | 1984-04-17 |
BE882796A (fr) | 1980-10-15 |
IT8021363A0 (it) | 1980-04-14 |
JPH0449778B2 (de) | 1992-08-12 |
GB2048007A (en) | 1980-12-03 |
FR2454673A1 (fr) | 1980-11-14 |
GB2048007B (en) | 1983-04-20 |
ES490570A0 (es) | 1980-12-01 |
IT1140857B (it) | 1986-10-10 |
SG85783G (en) | 1985-02-15 |
DE3014529A1 (de) | 1980-10-30 |
JPS55141756A (en) | 1980-11-05 |
SE446359B (sv) | 1986-09-01 |
AU537709B2 (en) | 1984-07-05 |
NL7902968A (nl) | 1980-10-21 |
AU5750380A (en) | 1980-10-23 |
HK21984A (en) | 1984-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2145295C3 (de) | Schaltungsanordnung für ein Schieberegister | |
DE1280924B (de) | Bistabile Schaltung | |
DE1541954B2 (de) | Kondensator-Überladungsvorrichtung | |
DE2112723A1 (de) | Schaltkreis mit sehr hoher Eingangsimpedanz | |
DE1067618B (de) | Mehrstufige Anordnung zur Speicherung und Stellenverschiebung in Rechenmaschinen | |
DE3634637C2 (de) | Differentiell geschalteter Kondensator-Integrator mit einem einzelnen Integrationskondensator | |
DE2707967A1 (de) | Schaltung zur erzeugung einer binaer abgestuften folge elektrischer signale | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
WO1991009278A1 (de) | Anordnung zur verarbeitung von sensorsignalen | |
DE2248423B2 (de) | Ladungsübertragungssy stern | |
DE2616477A1 (de) | Halbleiterschaltung | |
DE2314015C3 (de) | Signalverstärker | |
DE3014529C2 (de) | ||
DE2553694B2 (de) | Ladungsgekoppelter Verstarker | |
DE2926842C2 (de) | Schaltung zum Lesen von Strömen elektrischer Ladungen und Ladungstransferfilter unter Verwendung dieser Schaltung | |
DE2337388A1 (de) | Anordnung zum gewinnen von periodischen signalen laengerer dauer und verfahren zum betreiben einer solchen anordnung | |
DE2001538B2 (de) | Dynamisches Schieberegister | |
DE2144232C3 (de) | Verzögerungsanordnung | |
DE2819834C2 (de) | ||
DE2951166C2 (de) | ||
DE1922761A1 (de) | Kondensatorspeicher | |
DE2646737C3 (de) | Hilfstraeger-regenerationsschaltung fuer einen farbfernsehempfaenger | |
DE3874276T2 (de) | Ausleseschaltung einer verzoegerungsschaltung. | |
DE2605977A1 (de) | Verstaerkerschaltung | |
DE2734008C3 (de) | Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03H 15/02 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |