DE2940506C2 - Anordnung und Verfahren zur Modifizierung eines Übertragungskanals zwecks Eliminierung von effektiven Gleichspannungskomponenten in einem selbsttaktenden Übertragungssystem zur sequentiellen Übertragung von binären Datenbits in aufeinanderfolgenden getakteten Bit-Zellen eines Übertragungskanals - Google Patents

Description

als im zweiten Bit-Wert befindlich und alle anderen Zellen als im ersten-Bit-Wert befindlich bestimmt werden.

Die vorliegende Erfindung betrifft eine Anordnung bzw. ein Verfahren nach dem Oberbegriff des Anspruchs 1 bzw. dem Oberbegriff des Anspruchs 4.

Die erfindungsgemäße Anordnung und das erfindungsgemäße Verfahren sind insbesondere auf eine selbsttaktende serielle Übertragung von Binärdaten über einen Übertragungskanal gerichte.·, welcher bei der Frequenz »0« nicht mehr anspricht. Der Übertragungskanal kann dabei insbesondere durch ein Magnetbandgerät gebildet werden.

Daten bzw. Informationen in binärer Form werden durch Datenbits gebildet, wobei die Information in jedem Bit in Form von zwei möglichen Werten vorliegt. Derartige Werte werden oft als logische »!« und logische »0« bezeichnet. Beim Arbeiten mit Information in binärer Form ist es erforderlich, die entsprechenaen logischen Werte für jedes Bit zu erkennen. Unabhängig davon, ob diese Bits auf einem Band oder anderweitig aufgezeichnet oder übertragen werden, kann jedes Informationsbit als in einer Bit-Zelle enthalten betrachtet werden, welche ein das entsprechende Informationsbit enthaltendes Zeitintervall repräsentiert. Die logischen Werte können auch als »ja« oder »nein«, »plus« oder »minus«, als »hoch« oder »tief« oder als »wahr« oder »nicht wahr« bezeichnet werden. Wird die Information in einem Bandgerät aufgezeichnet, so können die Werte als gegensinnige magnetische Polarisation vorliegen. Es ist weiterhin auch gebräuchlich, einen Wert als Referenzwert und den anderen Wert als einen davon verschiedenen Wert zu definieren, wobei dann der zweite Wert durch ein erkennbares Signal und der erste Wert als Fehlen eines derartigen Signals gegeben sein kann. Es ist weiterhin eine positive und eine negative Logik möglich.

Darüber hinaus macht es für die Zwecke der vorliegenden Erfindung keinen l'nterschied. welcher Wert als »1« und welcher Wert als »0« bezeichnet wird. Wie bereits ausgeführt, sind die Anordnung und das Verfahren gemäß vorliegender Erfindung insbesondere für Informationskanäle, wie beispielsweise magnetische Aufzeichnungskanäle anwendbar, welche bei der Frequenz »0« nicht mehr ansprechen, d. h. solche Kanäle übertragen keine Gleichspannung. Generell ist es wünschenswert. Datenbus so nahe wie möglich benachbart zueinander aufzuzeichnen, wobei Fehler so wenig oft auftreten sollen, daß sie noch zulässig sind. Zur Aufzeichnung von Binärdaten sind verschiedene Aufzeichnungs-Förmate bzw. Binärdaten-Codes entwickcU worden. Einige dieser Codes ermöglichen in wünschenswerter Weise eine Seibstlaktung, d.h. die Bii-Zellcn-Intcrvallc können in den aufgezeichneten Bit-Daten ohne gesonderte Zeittaklimpulse identifiziert werden.

In Aufzeichnungskani.-'.jn, welche keine Gleichspannung übertragen, erleiden die binären Signalformcn Verzerrungen des Amplitudenspitzenwertes und der Lage des Nulldurchgangs. welche durch Kompensationssvcrke mit linearer Charakteristik nicht eliminiert werden können, wenn der Kanal nicht bis zu Frequen-/.en anspricht, die wenigstens so groß wie die Bit-Folgefrequenz sind. Diese Verzerrungen werden gewöhnlich als Grundiinienwandern bezeichnet und reduzteren das effektive Signal-Rauschverhälmis. wodurch die Zuverlässigkeit der Feststellung der aufgezeichneten Signale

lu nachteilig beeinflußt wird.

Ein gebräuchliches Übertragungsformat bzw. ein Daten-Code, der in einem Aufzeichnungs- und Wiedergabesystem verwendbar ist. ist in der US-PS 31 08 261 beschrieben. Bei diesem sogenannten Miiler-Code wer-

>5 den logische Einsen durch Signalsprünge an einer bestimmten Stelle in den entsprechenden Bit-Zellen, speziell in Zellenniittc. und logische Nullen durch Signalsprüngc an einer anderen bestimmten Stelle in den entsprechenden Stellen speziell am Beginn oder am vorderen Rand jeder Bit-Zelle repräsentiert. Bei diesem Miller-Format erfolgt eine Unterdrückung j'-r^!es am Beginn eines Bit-intervaiis auftretenden Signaisprungs, das auf ein einen Signalsprung in seiner Mitte enthaltenden Intervall folgt. Eine Schwierigkeit ergibt sich dabei aus der durch diese Regeln hervorgerufenen Unsymmetrie der Signalform welche zu einer Einführung von Gleichspannungskomponenten in den Informationskanal führt. Ein auf dem Miller-Code basierender Code, bei dem jedoch Glcichspannungskomponenten eliminert sind, ist in dem Aufsatz von A. M. Patel mit dem Titel »Zero-Modulaiion Encoding in Magnetic Recording« in IBM ). Res. Develop.. Vol.19, Nr. 4. Juli 1975, beschrieben. Ein derartiges gewöhnlich mit ZM bezeichnetes Format basiert für die meisten Eingangssequenzen auf dem MiI-ler-Formai. wobei jedoch Sequenzen der Formeln 0111 — 110 mit einer geraden Anzahl von Einsen nach speziellen Regeln codiert werden. Bei diesem Code wird der Gleichspannungsgehalt in der codierten Signalform auf Kosten des Erfordernisses eliminiert, daß jede speziell zu codierende Sequenz vor der Codierung jedes Teils der Sequenz erkannt werden muß. Dieses Erfordernis einer vorausschauenden Sequenzabtastung bewirkt eine Codierungsverzögerung (und einen Codierer-Spcichcr). welche nahezu so lang wie die lä.igstmögliehe Sequenz des angegebenen Typs ist. Um die Notwendigkeit eines »unbegrenzten« Speichers zu vermeiden, ist in dem Patei-System eine periodische Teilung der Eingangssequenzen durch Einfügung von zusätzlich geeignet gewählten Paritäts-Bits vorgesehen. Praktisch

-,ο wird damit eine Folgefrcquenziindcrung zur Anpassung an die eingefügten Bus erforderlich. Darüber hinaus belegen die notwendigen Bits einen Teil des für die Aufzeichnung zur Verfügung stehenden Raumes.

Cin vv-eaerer auf dem Miller-Gode basierender Code

5ί mit eliminierter Gleichspannungskomponente ist in der US-PS 40 27 335 beschrieben. Dieses auch nvi Miller Miller-, Miller²- oder quadratischer Miiler-Code bezeichnetes Format basiert für die meisten Eingangssequenzen ebenfalls n'if dem ursprünglichen Miller-Format, wobei Sequenzen, welche zur Einführung einer Glcichspannungskomponente führen können, nach speziellen Regeln codiert werden. Im Miller-'-Formai ist es jedoch nicht notwendig, mehr als ein Biiintcrvall vorzuschauen, so daß damit lange Speicher und gesonderte

b> Piiruäts-Bits nicht er'orderlieh sind. Im Miller^:-Format wird am Beginn einer Scqucn/ von Einsen bestimmt, ob die Sequenz von der Sorte ist. welche eine Gleichspannungskomponenie erzeugen kann. Wird beim Erreichen

des Endes einer solchen Scquen/ festgestellt, daß sie regulären Miller-Forrruu tatsächlich eine Gleichspannungskomponente erzeugt, so wird die Codierung geändert, um den Signalsprung zu unterdrücken, welcher die durch Gleichspannung bedingte Unausgeglichenheit hervorrufen würde.

Aus der US-PS 39 95 264 ist eine Anordnung zur Codierung und Decodierung von Biniirdaten in einem modifizierten Null-Modtilations-Datencodc bekanntgeworden, wobei bei der Codierung die laufende, die nächstfolgende und die nächstvorhergehende Ziffer sowie die Codierung der vorher codierten Ziffer betrachtet werden, um die Art der Codierung der laufenden Ziffer festzulegen. Ks erfogt dabei jedoch nicht die Parität von Nullen und Einsen ausgewertet, so daß für die Beurteilung, ob vom normalen Miller-Code abgewichen werden soll oder nicht, nur nur eine Anzeige der laufenden Codierung sondern auch einer bereits erfolgten Codierung erfolgen muß. was zu einem ruiahv großen Aufwand führt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung und ein Verfahren zur seriellen Übertragung von Biniirdaten über einen Informationskanal anzugeben, der keine Gleichspannung übertragen kann, wobei die erfindiingsgemäße Anordnung und das erfindungsgemäße Verfahren jedoch auch für Übertragungskanäle mit der Fähigkeit zur Übertragung von Gleichspannung anwendbar sein sollen. Die Anordnung und das Verfahren sollen dabei insbesondere die Übertragung vor, Daten in selbsltaktender Form ermöglichen und ohne eine Folgefrequenzänderung oder einen großen Speicher auskommen. Eine Maximalzeit zwischen Signalsprüngen soll dabei nicht so lang sein, wie dies durch das Miller^:-Format erlaubt wird. Schließlich soll jede akkumulierte Ladung in vielen Fällen früher und in keinem Fall später als beim Miller--Forrriat ausgeglichen wükiCm.

Zur Lösung dieser Aufgabe ist eine Anordnung der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 definiert.

Ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruchs 4 ist durch die Merkmale des kennzeichnenden. Teils dieses Anspruchs definiert.

Das erfindungsgemäße Formal basiert ebenfalls auf dem grundsätzlichen Miller-Code und stellt eine Alternative zum Mi!ler^:-Format dar. da es ebenfalls jede Gleichspannungskomponcntc ohne die Notwendigkeit eines langen Speichers oder gesonderter Pariiäts-Bits eliminiert. Erfindungsgemäß wird ebenfalls am Beginn einer Sequenz von Einsen festgestellt, ob die Sequenz von der Sorte ist. welche /ur Erzeugung einer Gleich-Spannungskomponente führt. Statt abzuwarten, wie die Sequenz ausläuft, wird stattdessen die Codierung beim Einsatz der Sequenz \on Einsen zur Korrektur jeder möglichen Unausgeglichcnheit modifiziert. Die Codierung wird sodann am Ende der Sequenz von Einsen modifzieri. wie es nötig ist. um ohne Einführung von Gleichspannungskomponenten zum regulären Miller-Format zurückzukehren.

F-xiiiKlüMcsjTeniülJ wird eine binäre Eingangsdatenfoliie nii! einer I olgefrequenz von 1/7 Bus pro s in eine binäre Sign.illorm codiert, welche ein minimales Interval! /wischen Signalsprüngcn von Ts. ein Maximum zwischen Signaispriinsjen von 2.5 Ts. keinen Gieichspannungsgehalt. und einen maximalen Wert für das laufende Integral der Signalform von i.5 7~s mal der Hälf;e der Größe eines Signalsprungs besitzt. Der Codierungsvorgang erfordert keine Folgefrequenzänderung und bringt eine Codierungsverzögerung von lediglich 2 Ts mit sich. Die Decodierung erfordert eine Betrachtung von nicht mehr als 2,5 aufeinanderfolgenden Bil-Intervallen. Damit wird die Verbreitung von Fehlern begrenzt. Das erfindungsgemäß verwendete Format ist eine Alternative zum Millcr-'-Format und erfüllt ebenso wie dieses die Erfordernisse der Hochfrequenzcharaktcristik des Miller-Codes mit der Eigenschaft der Gleichspannungsfreiheil des ZM-Codes ohne Folgefrequenzänderung und die zusätzliche Redundanz des letzteren sowie ohne das Erfordernis eines langen Speichers. Das erfindungsgemäße Format ist eine Verbesserung gegenüber dem Miller-'-Format. da nicht mehr als 2,5 T zwischen Signalspriingen erzeugt werden, während das Miller-'-Format bis zu 3 T zwischen Signalsprüngen erzeugt. Eine weitere Verbesserung durch das erfindungsgemäße Formal wird dadurch erreicht, daß rCkurfiüiiCriC OiCii.'htii£tli"£

.Ό als im Millcr-'-Format und in keinem Fall später gelöscht wird. Daher ist der Niederfrequenzgehalt dieses Formats kleiner als der im Miller-'-Format.

Ebenso wie das Miller-'-Format kann das erfindungsgemäße Format als gleichspannungsfreies, selbsitaktendes und nichi auf Null zurückkehrendes (NRZ) Format bezeichnet werden. Es wird von der Anmelderin auch als Xerxcs-Format bezeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

Fig. 1 eine Anzahl von binären Signalformen, welche dem erfindungsgemäßen Format und verschiedenen bekannten Formaten folgen;

Fig. 2 ein Vergleich von Signalformen bei Verwendung des Miller-Formais und eines erfindungsgemäßen Formats sowie Vergleiche der Integrale der übertrage-

Il\.t1 ^If₁IIUIVi

F i g. 3 ein Blockschaltbild der erfindungsgemäßen Anordnung;

F i g. 4 ein Schaltbild einer Ausführungsform eines in der Anordnung nach F i g. 3 verwendbaren Codierers:

F i g. 5 ein Zeittaktdiagramm zur Erläuterung det Wirkungsweise des Codierers nach F i g. 4:

F i g. 6 ein Schaltbild einer Ausführungsform eine« Decoders, eines Signalsprungdetektors sowie einer 2F-Taktstufe, welche in der Anordnung nach Fig. 3 verwendbarsind:

Fig./ ein Zeittaktdiagramm zur Erläuterung dei Wirkungsweise der Schaltung nach F i g. 6:
Fig. 8 ein Schaltbild einer Vorschau-Schaltung füi eine weitere Ausführungsform eines in der Anordnung nach F i g. 3 verwendbaren Codierers;

F i g. 9 ein Schaltbild einer Codicrer-Schaltung. wel ehe in der Schaltung nach F i g. 8 verwendbar ist: und
Fig. 10 ein Zeittaktdiagramm zur Erläuterung dei Wirkungsweise der Schaltungen nach den F i g. 8 und 9.

Zur Erläuterung der vorliegenden Erfindung und dei durch sie erzielbaren Vorteile ist es zunächst zweckmä ßig. verschiedene bisher verwendete binäre Daten-For W) mate zu betrachten. Fig.! zeigt eine Anzahl von binä ren Signalformen, welche zur seriellen Übertraguni oder Aufzeichnung von Information in binärer Forn geeignet sind. Bei einem Signa! 1/ wird ein Format ge maß einer Ausführungsform der Erfindung verwende bS Die Signalforrnen gernäSJ Fig.! sind in Bit-Zellen unter teilt, wobei jede Zelle ein Daten-Bit in binärer Forr enthält, d. h_ in jeder Zelle besitzt die information en! weder den Wert »1« oder den Wert »0«. F ä g. 1A zeig

beispielsweise den Binärwort der Information in einer Anzahl von aufeinanderfolgenden Bit -/ollen. Die gleiche Information ist in verschiedenen Formen in den entsprechenden .Signalformen enthalten.

Fig. IB zeigt eine einem ΛΖ-FOrmat folgenden .Signalform, in der Einsen durch aiifwärlsgerichteie bzw. positive Pegel und Nullen durch abwärtsgorichtete bzw. negative Pegel gegeben sind, wobei das Signal /wischen den /eilen auf einen Zentral- bzw. Null-Pegel zurückkehrt.

Ein gewöhnlich öfter verwendetes Format isi de: NRZ-Datencode gemäß den in den F i g. K' und ID dargestellten Signalformcn. Die mit NRZ-I. bezeichnete Signalform gemäß Fig. IC entspricht der Signalform RZ nach Fig. IB mit der Ausnahme, daß das Signal zwischen den Bit-Zellen nicht auf »0« fällt. In diesem Code bleibt das Signal für eine gesamte, ein I-Bit enthaltende Zelle auf einem I-Pegel und fällt auf einen 0-Pegel. wenn ein 0-Bit in der Bit-Zelle vorhanden ist. Fs sind daher lediglich nur dann Signalsprünge vorhanden, wenn aufeinanderfolgende Bit-Zellen unterschiedliche Werte besitzen. Bei der mit NRZ-M bezeichneten Signalform nach Fig. ID handelt es sich um einen Code, in dem jede logische »I« durch einen Signalsprung /wischen den beiden Pegeln gegeben ist. während eine logische »0« durch das Fehlen eines solchen Signalsprungs gegeben ist. Die Schwierigkeit bei diesen beiden NRZ-Codes liegt in der sehr großen Wahrscheinlichkeit von Zeittaktfehlern, da das Signal für relativ lange Perioden den einen oder den anderen Wert behalten kann. Es ist daher zweckmäßig, sclbsttaktende Codes zu verwenden.

Die in den F ig. IB und 1 F dargestellten Signalformen folgen den sogenannten Manchester-Codes, welche auch als Bi-Phase-Pegel-^/fl/-</'-£.> und Bi-Phase-Markierungs-fß/'AM^Codes bekannt sind. Im Bi-Phase-Pegel-Code gemäß Fig. IE wird der Wert des Bits durch die Richtung des Signaisprungs in der Eviitie einer Bit-Zelle festgelegt. Gemäß Fig. IE legt ein aulvvärtsgerichteter Sprung in der Zellenmitte eine logische »1« und ein abwärtsgerichteter Sprung in der Zellenmitte eine logische »0« fest. Im Bi-Phase-Markierung-Code gemäß Fig. IF wird eine logische »I« durch einen eniwcder aufwärts- oder abwärtsgerichteten Signalsprung in Zellenmiitc und eine logische »0« durch das Fehlen eines Signalsprungs in Zellenmitte festgelegt. Die Sclbsltaktung des Bi-Phasc-Pegel-Signals wird durch Ausnutzung der Signalsprünge in Zellenmitte in jeder Bit-Zelle erreicht. Eine Selbsttaktung des Bi-Phase-Markierungs-Signals wird durch Einführung eines Signalsprungs am Beginn jeder Bit-Zelle erreicht. Obwohl für die Manchester-Codes eine Gleichspannungs-Übertragungsfähigkeit nicht erforderlich ist, erhöht jedoch die Einführung so vieler zusätzlicher Signalsprünge die erforderliche Bandbreite wesentlich.

Eine Signalform, welche dem in der US-PS 31 08 261 beschriebenen Format folgt, ist in Fig. IG dargestellt. Ebenso wie am Bi-Phase-Markierungs-Code werden logische Einsen durch Signalsprünge in Zellenmitte und logische Nullen durch das Fehlen solcher Signalsprünge festgelegt. Im Miller-Format sind jedoch keine Zeittakt-Signalsprünge am Beginn von logische Einsen enthaltenden Bit-Zellen vorhanden und es werden Signalsprünge unterdrückt, wo sie sonst am Beginn von entsprechenden, dem entsprechenden Signalsprung in Zellenmitte folgenden Bit-Zellen auftreten würden. Im grundlegenden Miller-Code bedeutet dies, daß für jede logische »1« ein Signalsprung in Zellenmiue und für

JUO

jede logische >-0« ein Signalsprung am Beginn jeder /eile mil Ausnahme des Falles vorhanden ist. in dem eine logische »0« auf eine logische »I« folgt. Die unterdrückten Sigiuilsprünge sind in der Signull'orm nach

ϊ Fig. IG durch He/ugszeichen \ gekennzeichnet. Obwohl der Miller-Code gegenüber dem NRZ-Code eine kleinere Bandbreite benötigt und die selbsllaktenden Eigenschaften der Manchester-Codes besitzt, 'si er nicht vollständig gleichspanmingsfrei. Bestimmte Folgen von

ίο logischen Einsen und logischen Nullen können die dem Miller-Code folgende Signalform unausgeglichen machen. Beispielsweise kann die Unterdrückung des Signaisprungs /wischen /eilen 11 und 12 in der Signalforin nach Fig. IG zur Hinführung einer Gleichspan·

i) niingskomponenie führen, welche durch Unterdrükkung eines gegensinnig gerichteten .Signalsprungs nachfolgend nicht unterdrückt wird. Bei Wiederholung gleichartiger Sequenzen wächts die Gleichspannungskomponente an. wie dies im folgenden anhand von

in I- ι g. 2 noch näher erläutert wird.

In einer dem Miller-'-Format folgenden Signalform wird die Gleichspaniumgskomponente durch Unterdrückung eines weiteren, jedoch gegensinnig gerichteten Signaisprungs eliminiert. Gemäß dem Miller-'-For-

>r> mat handeil es sich dabei um einen Signalsprung. der aufgrund der speziellen, dieses Format definierenden Pegeln nachfolgend als unterdrückt identifiziert weiden kann. Gemäß einer speziellen Forin des Miller'-Forniates wird speziell der nächstvorhergehende Signalsprung

so unterdrückt, wie dies durch ein Bezugszeichen X in der Signalform gemäß F i g. IH angezeigt ist. Dabei handelt es sich um einen Signalsprung in Zellenmitte der Bit-Zelle II.

Eine dem Xerxes-Format folgende Signalform ist in

J5 Fig. Il dargestellt. Im Xerxes-Format wird die Gleichspannungskomponente dadurch eliminiert, daß der im Miller-Formal in solchen Sequenzen unterdrückte Signaisprung. in denen er sonst zur Erzeugung einer Gleichspannungskomponente führen würde, wieder eingeführt wird, wie dies durch einen in Fig. 11 mit R bezeichneten Signalsprung angegeben ist. Der Signalausgeglichenheit wird dabei durch Codierung bestimmter Paare von Einsen Rechnung getragen, wobei ein einziger Signalsprung am Zellenrand am Beginn der Zelle der ersten Flins des Paares entspricht, wie dies durch die mit .-A bezeichneten Signalsprünge in Fig. Il angegeben ist. und wobei der Signalsprung in Zellenmitte entsprechend der zweiten Eins des Paars unterdrückt wird, wie dies in Fig. 11 mit X bezeichnet ist.

so Die Art der Entstehung des Gleichspannungsproblcms bei Verwendung des Miller-Codes und die erfindungsgemäße Lösung dieses Problemes wird anhand von Fig.2 erläutert. Im Miller-Code werden die Bits durch die Phase des Pegelsprungs identifiziert. Mit einer Ausnahme werden die Null-Bits durch Signalsprünge in einem relativ frühen Teil einer Bit-Zelle identifiziert, während die 1-Biis durch relativ spät in der Bit-Zelle liegende Signalsprünge identifiziert werden. Speziell werden in den dargestellten Signalformen O-Bits durch

bo Signalsprünge am Beginn der Bit-Stelle und 1 -Bits durch Sprünge in Zellenmitte identifiziert. Die einzige Ausnahme besteht darin, daß Signalsprünge unterdrückt werden, welche in einer Bit-Zelle jedes früheren Signalsprungs auftreten wurden. Daraus ergibt sich, daß ein O-Bit identifizierende Signalsprünge. welche auf ein 1 -Bit folgen, unterdrückt werden.

In Fig. 2Λ ist beispielsweise der Binärwert aufeinanderfolgender Bit-Zellen in einer Datenfolge dargestellt.

ίο

F i g. 2Β zeigt den Typ verschiedener, im folgenden angegebener Sequenzen. Bei der Signalform nach F i g. 2C handelt es sich um eine solche, in welcher die Bits dieser Datenfolge nach dem Miller-Formal identifiziert werden. Fig. 2D /dgl das Integral der Signalform nach F i g. 2C be/.ogen auf den Pegel des Mittelpunktes eines Signalsprungs. Die Signalsprünge laufen um eine Einheit über und um eine Einheit unter diesen Mittelpegel. Die Länge jeder Bit-Zelle ist gleich einer Zeit T. Es ist festzustellen, daß das Integral nach jeder Periode des Miller-Signals bis zur Bit-Zelle 7 auf 0 zurückgeht. Danach bleibt das Integral negativ und wird nachfolgend mehr und mehr negativ. Dies führt zur Erzeugung der oben erwähnten Gleichspannungskomponente, was zu Fehlern führt, wenn im Informationskanal, wie beispielsweise bei einer magnetischen Aufzeichnung keine Gleichspannungsübcrtragungsfähigkcit vorhanden ist. Eine Betrachtung der Signalform nach Fig. 2C für zcn folgender vierTypen betrachtet werden:

(a) eine Folge von Einsen;

(b) eine Folge von Einsen mil einer Null an jedem Ende, wobei die Anzahl von Einsen gerade ist;

(c) eine Folge von Einsen, mit einer Null an jedem Ende, wobei die Anzahl von Einsen ungerade ist; und

(d) ein Paar von Nullen.

ιυ

Bei dieser Ausführungsform wird die Anzahl von Nullen vom Beginn der Übertragung gezählt. Ist die Anzahl von Nullen beim Einsatz einer Folge von Einsen gerade, so ist die Sequenz vom Typ (a) und kann kein Gleichi^rj spannungsproblcm mit sich bringen. Sie kann gemäß dem Miller-Format nach der US-PS 31 08 261 codiert und decodicil werden. Es ist weiterhin festzustellen, daß zwei aufeinanderfolgende Nullen, welche nicht Teil einer Sequenz, des Typs (a). (b) orlrr ir) sind, eine Sequenz dies so ist. Für jede ein 1-Bit enthaltende Bit-Zelle ist das 20 des Typs (d) darstellen und das Signal ebenfalls abgegli-Signal oberhalb und unterhalb des Mittelpegels ausge- chen lassen. Wenn die Zählung von Nullen vor einer

CinCr L/iltCriiGigC

glichen, wodurch im Integral keine effektive Änderung auftritt. Wenn die Pegel für nachfolgende O-Bits in gegensinnigen Richtungen liegen, ist das Signal wiederum ausgeglichen, wodurch keine effektive Änderung im Signal auftritt. Sind aufeinanderfolgende O-Bits durch eine ungerade Anzahl von 1 -Bits getrennt, so liegen die Signalpegel in den entsprechenden O-Bit-Zellcn in gegensinnigen Richtungen, so daß das Signal wiederum ausgeglichen ist. Ein Problem tritt lediglich auf, wenn O-Bits durch eine gerade Anzahl von I-Bits getrennt sind. In diesem Falle liegen die Signalpegel in den O-Bii-Zellcn in der gleichen Richtung, was zu einer effektiven atifsummierten Fläche unter der Kurve und damit zu einer effektiven Verschiebung des Integrals von 0 führt. Jedesmal, wenn eine Datensequenz vorhanden ist, in der zwei O-Bits durch, eine gerade Anzahl von !-Bits getrennt sind, so ist eine effektive Verschiebung des Integrals vorhanden. Natürlich kann diese Verschiebung in beiden Richtungen vorhanden sein, so daß sie das Integral in bestimmten Fällen auf »0« zurückführen kann. Es ist jedoch ebenso möglich, daß sich die Flächen aufsummieren, wie dies im Beispiel nach F i g. 2D gezeigt ist.

Das Problem wird offensichtlich durch Unierdrükkung des Signalsprungs am Beginn eines 0-Pegels folgend auf eine Folge von I-Pegeln mit gerader Anzahl hervorgerufen, wodurch das Signal unsymmetrisch wird. Die Lösung des Problems besteht erfindungsgemäß darin, daß dieser Signalsprung nicht unterdrückt wird, wie dies im Miller²-Format der Fall ist. Es werden vielmehr bestimmte Paare von Einsen durch einen einzigen Signalsprung am Beginn jedes Paares codiert, woraus sich das in Fig. 2E gezeigte Ergebnis ergibt. Darin ist jeder wiedereingeführte Signalsprung mit R, jeder zum Rand der ersten Zelle eines solchen Paares vorverschobene Zellenrand- Signalsprung mit A und jeder zusätzlich unterdrückte Signalsprung mit X bezeichnet. Wie das in Fig.2F gezeigte Integral dieser Signalform zeigt, ist dann keine effektive Gleichspannungskomponente mehr vorhanden. Natürlich ist dies nur möglich, wenn die unterdrückten und die vorverschobenen Signalsprünge durch einen Decoder erkannt werden können. Anderenfalls geht die Information verloren. Die vorliegende Erfindung gibt ein Verfahren und eine Anordnung zur Identifizierung dieser unterdrückten und vorverschobenen Signalsprünge an.

Zur Erläuterung dieser Art der Identifizierung kann die L.lngangsdatenfolge als Verknüpfung von Sequen-Folge von Einsen ungerade ist. so wird die Null Teil einer Sequenz (b) oder (c), was zu einem Problem führen kann, wenn die Anzahl von Einsen in der Sequenz gerade ist, d. h., es liegt eine Sequenz (b) vor. Daher zeigt ein Indikator am Beginn einer Sequenz an, ob eine Sequenz von Einsen zu einem Problem führen kann oder nicht. Der Codierer enthält eine Schaltung, mit der eine Bit-Zelle im voraus betrachtet werden kann. Wird angezeigt, daß die Sequenz mit einer Null beginnt und damit ein Problem auftreten kann und wird bei Codierung der ersten »1« durch Vorausschau festgestellt, daß das nächste Bit eine »1« ist, so wirkt der Codierer unmittelbar im Sinne einer Korrektur einer möglichen Unausgegli-J5 chenheit durch Vorschub des Signalsprungs in Zellenmitte, welcher für die erste »1« in der Folge auftreten kann, und erzeugt einen Signalsprung A an der Vorderkante der Bit-ZeTle für die erste »1«. Der Signalsprung X wird für das zweite der beiden I -Bits unterdrückt. Wenn der Codierer das dritte Bit zu codieren sucht, so betrachtet er das nachfolgende vierte Bit urd legt erneut fest, ob ein Paar von 1 -Bits vorhanden ist oder nicht. Ist dies der Fall, so arbeitet der Codierer wie vorher weiter, um einen Signalsprung am Beginn des ersten der beiden 1-Bits zu erzeugen und jeden Signalsprung für das zweite der beiden 1 -Bits zu unterdrücken. Jedesmal, wenn die Sequenz eine Null erreicht, falls die Anzahl von 1 -Bits gerade ist, wodurch angezeigt wird, daß die Sequenz vom Typ (b) ist, so wird das folgende O-Bit durch so einen Rand-Signalsprung am Beginn des Bits codiert. Das heißt, der Signalsprung R wird nicht unterdrückt, da er nicht einem Signalsprung in Zellenmitte folgt. Beispiele für eine solche Codierung für Sequenzen des Typs (b) liegen in Fig. II für die Bit-Zellen 9 bis 12 und in F ig.2E für die Bit-Zellen 8-11 und 18-21 vor.

Bei dieser Codierung wird durch jede gerade Anzahl von 1-Bits, welche durch O-Bits als Teil der Sequenz begrenzt werden, keine Gleichspannungskomponente erzeugt. Wird andererseits eine Folge von 1 -Bits in einer Sequenz des mit einer »0« beginnenden Typs gemäß diesem Format codiert und erreicht der Codierer die Stelle der Codierung einer abschließenden »1«, welche nicht Teil eines Paars von Einsen ist, sondern von einer die Sequenz abschließenden und die Sequent des Typs b5 (c) anzeigenden »0« gefolgt ist, so wird diese »1« durch einen Signalsprung in Zellenmitte codiert und der Signalsprung für das folgende O-Bit wie beim regulären Miller-Format unterdrückt, wodurch wiederum ein Si-

gnal ohne effektive Gleichspannung.skomponcnte verbleibt. Beispiele einer solchen Codierung für .Sequenzen des Typs (c) sind in F i g. 11 für die Bit-Zelien 2 bis b und in F i g. 2F für di; Bit-Zellen 5 bis 7 angegeben.

.Vird wie oben erläutert das Miller-Format für diese vier Sequenz-Typen (a), (b), (c) und (d) angewandt, so erreicht das Integral der resultierenden Signalform für die Sequenztypen (a), (c) oder (d) am Ende der Sequenz immer den Wert »0«. Lediglich für das Integral der Signalform für den Sequenz-Typ (b) ist dies nicht der Fall. Stattdessen nimmt das Integral einen Wert von ± 2 ran. wobei das Vorzeichen von der Richtung der letzten der Sequenz vorausgehenden Signalsprungs abhängt. Wenn darüber hinaus auf eine Sequenz des Typs (b) nach bestimmten Kombinationen anderer Sequenz-Typen eine weitere Sequenz des Typs (b) folgt, so kann das Integral der Verknüpfung von Sequenzen anwachsen. Für bestimmte Formen von verknüpften Sequenzen wiichts das laufende Integral ohne Grenzen, so daß ein Gleich-

ι sparinungsgchau in der Sigriüüorr;;

schau um eine Hit Zelle das O-Bit in der Zelle 7 festges'elll wird. Das Xerxes-Format besitzt daher eine vorausschauende r.igcnsehaft um I Bit.

Der Xerxes-l'ode liefert ein Übertragungssignal, aus dem die ursprünglichen Daten decodiert werden können. Jeder Signalsprung in Zellenmitte wird als »1« dccodiert. Ein Signalsprung am Zellenrand in einer Bit-Zelle, auf die eine Zelle ohne Signalsprung folgt, wird in jeder Zelle als »!«decodiert, jeder andere Signalsprung am Zcllenrand wird als »0« decodien. Jede andere Zelle, in der kein Signalsprung vorhanden ist, wird als »0« decodieri. Wenn kein Signalverlust auftreten soll, so dürfen zwei aufeinanderfolgende Zellen ohne Signalsprünge nicht vorhanden sein. Damit ist nicht gesagt, daß keine längeren Intervalle zwischen Signalsprimgen vorhanden sein dürfen, da die Beendigung einer Sequenz des Typs (c) /u einer Periode von 2,5T/.wischen Signalsprüngen führen kann, wie dies in Fig. Il für die Bit-Zellen J bis 5 dargestellt ist. wobei ein Signalsprimg

Anv ZpIIp < in Hpr 7Hl

leoin

dies bei der Signaliorm nach F i g. 2D der Fall ist.

Gemäß vorliegender Erfindung wird eine Sequenz des Typs (b) erkannt und in einer Weise codiert, bei der jede Gleichspannungskomponente eliminiert wird. Gemäß der Erfindung werden Sequenzen des Typs (a) und (d) nach dem Miller-Format und Sequenzen des Typs (b) und (c) nach den speziellen Xerxcs-Regeln codiert. Sequenzen des Typs (a) und (d) werden von Sequenzen des Typs (b) und (c) durch Aufrechterhaltung einer Modulo-2-Zählung von logischen Nullen von Beginn der Codierung an unterschieden. Die Unterscheidung basiert auf der Tatsache, daß alle Sequenzen eine gerade Anzahl von Nullen besitzen. Sequenzen des Typs (a) besitzen keine Nullen. Sequenzen des Typs (d) bestehen aus zwei

sprung und ein Signalsprung in Zcllenmitte in der Zelle 5 vorhanden ist. Dies ist abgesehen von der Möglichkeit von Signalverlusten das längste beim Xerxes-Furmat zulässige Intervall.

Das Verfahren und die Anordnung gemäß der Erfindung ermöglichen somit eine Übertragung von Daten in binärer Form über einen Informationskanal ohne Gleiehspannungs-ÜJbertragungseigenschaften, wobei die Information in sclbsttaktender Weise übertragen wird. Wie bereits oben ausgeführt, macht es keinen Unterschied, welcher Binärwert als logische »1« und welcher Binärwert als logische »0« betrachtet wird. In den obigen und den folgenden Ausführungen wird der normalerweise durch Signalsprünge in Zellenmitte mar-

Nullen. Sequenzen des Typs (b) und (c) bestehen aus j5 kierte Wert als I-Pegel betrachtet, während der norma-

Einsen. welche an jedem Ende durch eine »0« begrenzt sind und zwei Nullen besitzen, lsi daher die 0-Zählung gerade, wenn sine 1 für die Codierung erscheint., so ist die Sequenz vom Typ (a). 1st andererseits die 0-Zählung ungerade, wenn eine »1« für die Codierung erscheint, so -in ist die Frequenz vom Typ (b) oder (c).

Natürlich kann eine Sequenz des Typs (b) von einer Sequenz des Typs (c) am Beginn einer Sequenz nicht unterschieden werden, da der Unterschied zwischen den Sequenzen darin besteht, ob die Zählung ungerade oder gerade ist. wenn die Sequenz endet. Daher wird die spezielle Xerxes-Codierung vom Beginn der Einsen in solchen Sequenzen angewendet, wobei die Codierung an den Enden der entsprechenden Sequenzen in Abhänlerweise durch Signalsprünge am Zclienrand markierte Wert als 0-Pegel betrachtet wird. Darüber hinaus bezeichnet der Hegriff »Signalsprung in Zellenmitte« einen relativ spät in einer Bit-Zelle auftretenden Signalsprung. der notwendigerweise nicht in Zellenmitte liegen muß. Der Begriff »Signalsprung am Zellenrand« bezeichnt einen relativ früh in einer Bit-Zelle auftretenden Signalsprung. welcher nicht notwendigerweise unmittelbar am Zellenbeginn liegen muß.

F i g. 3 zeigt ein Blockschaltbild einer Anordnung zur Codierung einer Datcnfolge in serieller Binärbitform gemäß dem oben beschriebenen Format, zur Übertragung dieser Information über einen Informationskanal und zur Decodierung der empfangenen Signale zwecks

gigkeit vom Ausgang der Zählung unterschiedlich ist. 50 nachfolgender Weiterbenutzung. Eine Datenquelle 10

Zu diesem Zweck wird eine Modulo-2-Zählung von logischen Einsen seit der letzteren ungeraden Null aufrechterhalten. Die Einsen werden in Paaren durch einen einzigen Signalsprung A am Beginn eines jeden Paares codiert, bis eine Null erreicht wird, wodurch das Ende der Sequenz angezeigt wird. Wenn die 1-Zählung in diesem Zeitpunkt ungerade ist. so werden die letzte »1« und die abschließende »0« im gebräuchlichen Miller-Format codiert. Wenn die !-Zählung gerade ist. so wird die »0« durch einen Signalsprung R am Zellenrand codiert, wodurch ein Signalsprung eingeführt wird, der im Miller-Code unterdrückt worden wäre. Dies kann jedoch als in Übereinstimmung mit dem Miller-Code betrachtet werden, da ein die vorhergehende »1« markierender Signalsprung in Zelienmitte vorhanden war. Die Sequenz des Typs (c) in den Bit-Zellen 5,6 und 7 (F i g. 2) enthält lediglich ein einziges 1 -Bit und wird nach den Xerxes-Codierungsregeln codiert, da durch die Vorausliefert Daten in Binärform seriell in einen Datenweg wenn sie durch über eine Verbindung 14 von einer Taktstufe 16 gelieferte Taktimpulse getaktet wird. Die Daten in der Datenquelle 10 können unterschiedlichen Ur-Sprungs sein. Sie werden in an sich bekannter Weise in eine Binärform überführt, und durch die Taktimpulse auf der Verbindung 24 seriell ausgetatekt.

Die Takistufe 16 erzeugt periodisch Taktimpulse mit einer Frequenz IF. Die Taktstufe 16 kann ein /-K-Flip-Flop enthalten, das durch Taktimpulse von einer Taktstufe 18 über eine Verbindung 17 angestoßen wird. Die-Taktstufe 18 erzeugt Taktimpuise mit einer doppelten Frequenz 2F. Sie kann einen an sich bekannten Oszillator enthalten. Die Taktimpulse mit einfacher und doppelter Frequenz sollten eine kleine Anstiegszeit besitzen. Da die Signalsprünge zur Festlegung logischer Einsen und logischer Nullen in Zellenmitte und am Zellenrand oder genereller in einer späteren Phase und in

einer früheren Phase auftreten, liefert ah Taktstufe 16 Taktimpulse mit zwei Phasen, nämlich mil einer Phase 1 (Φ X) und einer Phase 2 (Φ2). Die Taktimpulse können in Form eines Rechtecksignals vorliegen, wobei die Impulse der Phase ? invertierte Impulse der Phase 1 sind. Die Taklimpulse der Phase 1 (Φί) werden über die Verbindung 14 zur Taktung in die Datenquelle 10 eingegeben. Die Taktimpulse der Phase 2 {Φ 2) werden über eine Verbindung 20 ausgegeben.

Ein Codierer 22 nimmt die Daten in serieller Form aus der Datenquelle 10 über die Verbindung 12 auf und erhält weiterhin Taktimpulse der Phase Φ 1 von der Verbindung 14 über eine Verbindung 24 und Taktimpulse der Phase Φ 2 über eine Verbindung 20. Die Taktimpulse mit doppelter Frequenz werden von der Verbindung 17 über eine Verbindung 25 abgenommen. Der Codierer arbeitet auf die empfangenen Daten gemäß dem oben beschriebenen erfindungsgemäßen Xerxes-Format. Die codierten Daten werden über eine Verbindung 26 in einen Informationskanal 28 eingegeben, der beispielsweise durch ein Magnetbandgerät gebildet werden kann, in dem die Information aufgezeichnet und später wiedergegeben wird. Das Ausgangssignal des Informationskanals erscheint auf einer Verbindung 30. Signalsprünge im Signal werden durch einen Signalsprungdetektor32 erfaßt, welcher auf einer Verbindung 34 Signale erzeugt, die ein Maß für die Signalsprünge ;ind.

Ein Decoder 36 empfängt diese Signalsprünge und decodiert die Information in ihre ursprüngliche oder eine darauf bezogene Form zurück und liefert die decodierte Information über eine Verbindung 38 zu einer die Daten verwertenden Schaltung 40. Wie bereits erwähnt, ist das erfindungsgemäße Signal-Format selbsttaktend. Das bedeutet, daß der Decoder 36 zeitlich so orientiert sein muß, daß er mit den ursprünglichen Signalen Φ1 und Φ2 übereinstimmt, um erkennen zu können, wann in jeder Bit-Zelle ein Signalsprung aufgetreten ist. Diese Synchronisation wird durch Verwendung einer Taktsiufe 42 realisiert, welche Taktimpulse mit der doppelten Frequenz 2F liefert. Um den Takt zu synchronisieren, können Signale vom Decoder über eine Verbindung 44 oder Signale über eine Verbindung 46 vom Signalsprungdetektor 32 in die Taktstufe 42 eingegeben werden. In jedem Fall werden geeigneie Zcittaktsignalc in die Datenverarbeitungsschaltung 40 eingegeben. Sie können direkt aus der Taktstufe 42 über eine Verbindung 50 oder indirekt vom Decoder 36 über eine Verbindung 51 eingegeben werden. F.s seit darauf hingewiesen, daß eine Verbindung eine Vielzahl von Leitern enthalten kann.

Eine bevorzugte Ausführungsform eines Codierers ist in F i g. 4 dargestellt. Ein Zeittaktdiagramm für diese Schaltung zeigt Fig.5 (die Punkte in der Schaltung nach F i g. 4, in denen die entsprechenden Signale nach F i g. 5 auftreten, sind in F i g. 4 durch eingekreiste Buchstaben gekennzeichnet). Die Eingangssignale für den Codierer 22 sind die Takiimpulsc der Phase 1 (Φ 1) und der Phase 2 (Φ2). welche von der Taktstufe 16 über die Verbindungen 24 und 20 geliefert werden, die Täktifnpulse der doppelten Frequenz 2Fvon der Taktstufe welche über die Verbindung 25 geliefert werden, sowie die litaer die Verbindung 12 gelieferten Eingangsdaten. Über eine Verbindung 52 wird weiterhin ein Rüoksetzimpuls / aus einer Initialisicrungs- Impulsqucllc 54 eingespeist. Mine Eingiingsklemmc 56 ist an den Emitter eines Bipolar-Transistors (J 10 angekoppelt, dessen Basis an Masse liegt. Der Kollektor des Transistors C 10 ist an die Eingänge eines UND-Gatters 55 an einem Schaltungskooten 57 angekoppelt- Das UND-Gatter 55 überführt die Spannungspegel an seinen Eingängen auf TTL-Pegel an seinem Ausgang. Die Kathode einer Klemmdiode D10 ist an den Knoten 57 angekoppelt, während ihre Anode an Masse liegt Ein Widerstand R10 liegt zwischen dem Knoten 57 und einer positiven Spannung und bildet zusammen mit der Diode D 10 einen Vorspannungskreis zwischen den Transistor Q10 und dem UND-Gatter 55. Die Initialisierungs-lmpulsgquelle 54 erzeugt einen Rücksetzimpuls /bei Einspeisung eines Initialisierungssignals INIT in den Eingang 56. Dieser Rücksetzimpuls 7 wird in den Codierer 22 eingespeist, um die verschiedenen Komponenten in den Anfangszustand zu schalten.

Gemäß F i g. 5A sind die Taktimpulse Φ 1 gleichförmige Impulse, welche mit einer Periode auftreten, die gleich einer Bit-Zellenlänge ist. Die Impulse besitzen steile Vorder- und Hinterflanken und eine Impulslänge von einer halben Bit-Zelle. Die Taktimpulse Φ2 sind abgesehen von einer Verzögerung um eine halbe Bit-Zelle identisch mit den Taktimpulsen Φ1. Daher liegt die Vorderflanke der Taktimpulse Φ 1 am Beginn jeder Bit-Zelle, während die Vorderflanke der Taktimpulse Φ 2 in der Mitte jeder Bit-Zelle liegt. Die Taktimpulse Φ1 and Φ 2 können durch die dargestellte Taktstufe 16 erzeugt werden, in der Taktimpulse mit der doppelten Frequenz 2F von der Taktstufe 18 (dargestellt in F i g. 5G) über eine Verbindung 17 in einen Takteingang jo CLK eines /Af-Flip-Flops 58 eingespeist werden. Die Taktimpulse Φ 1 treten daher mit der Frequenz 1F an einer Ausgangsklemme Q und die Taktimpulse Φ 2 an einer Ausgangsklemme Q des Flip-Flops auf. Gemäß einer Ausführungsform der Erfindung ist die Taktfrequenz 2F gleich 2 Megahertz und die Taktfrequenz IF gleich 1 Megahertz. Somit ist die Datenbit-Folgefrequenz gleich 1 Megatbit pro s.

Die Eingangsdaten (Fig.5B) werden in der Form NRZ-L in einen Eingang Deines D-Flip-Flops 60 eingegeben. Die Taktimpulse Φ1 werden in einen Takteingang des D-Flip-Flops 60 eingegeben, wobei jede positive Flanke der Taktimpulse Φ1 (siehe Fig. 5A) bewirkt, daß das Signal am Eingang D auf den Ausgang Q übertragen wird. Das am Ausgang Q des D-Flip-FIops 60 auftretende Signal ist in F i g. 5C mit .ν* _τ ι bezeichnet. Dies ist das Signal für das nächste zu codierende Bit nach dem laufend codierten Bit (k). Gleichzeitig erscheint ein invertiertes Signal ή , ι am Ausgang Q des D-Flip-Flops 60. Das Signal ν; , ι wird in einen Eingang so D eines D-Flip-Flops 62 eingespeist, das dieses Signal beim Auftreten des nächsten in seinen Takteingang eingespeisten Taktimpulses Φ I auf seinen Ausgang Q überträgt. Das Signal am Ausgang Q dfts D-Flip-Flops 62 gemäß F i g. 5D ist damit das Signal λ* für das codierte Signal, wobei ein inverses Signal Xk an einem Ausgang Q erscheint. Aus diesen Signalen χι, ^ ι. .v_t + ι, Xt. und .v* werden die Signalsprünge für die codierten Signale gebildet.

Durch ein /^'-Flip-Flop 64 wird eine O-Paritäl gebildct. Zu diesem Zweck wird das .u-Signal in dessen Eingänge /und K eingespeist. Durch Taktung mit den Impulsen '/' 1 liefert ein Ausgang (J eine Modulo2-Zühlung der Anzahl von O-IJits vom Beginn (Rückset/ung) bis zum codierten Hit. d. h.. die Zahlung von O-Bits. wclh> ehe codiert worden sind. Wenn v» = 0. so iindert das [K-Flip-Flop seinen Zustand, wenn es durch den nächsten Taklinipuls Φ I zur Zahlung cjncs (I-Bits getaktet wird. Ist .u -■ I. so verbleibt das /K-Flip-Flop im glei-

chen Zustand. Ein Ausgangssignal P(O) am Ausgang Q gemäß F i g. 5E stellt damit eine Paritäts-Zählung dar, welche gleich 1 ist, wenn eine ungerade Anzahl von O-Bits vorhanden war, und welche gleich 0 ist, wenn eine gerade Anzahl von O-Bits vorhanden war. Ein inverses Signal P(O) erscheint an einem Ausgang Q.

Durch ein /K-Flip-Flop 66 wird eine 1-Parität festgelegt. Zu diesem Zweck wird das Signal Xt in einen Eingang / eingespeist, während ein Eingang K ein Signal enthält Wird eine 0 in den Eingang / eingespeist, so wirkt das /K-FHp-Flop 66 ähnlich wie das /AC-FIip-Flop 64 und zählt dabei bei Taktung durch Taktimpulse Φ \ Einsen in Form einer Modulo-2-Zählung. Wird eine 1 in den Eingang /eingespeist, so wird die Zählung auf Null zurückgesetzt Ein Ausgangssignal P(I) an einem Ausgang Q gemäß F i g. 5F stellt daher eine Paritäts-Zählung dar, welche gleich I ist, wenn seit dem letzten vorhergehenden O-Bit eine ungerade Zahl von Einsen vorhanden war, und welche gleich 0 ist, wenn eine gerade Anzahl von Einsen vorhanden war. An einem Ausgang Q erscheint ein inverses Signal P(I).

Die Codierung der Eingangsdaten erfolgt durch Einspeisung der durch die D-Flip-Flops 60 und 62 und die JK-Flip-Flops 64 und 66 erzeugten Signale in NOR-Gatter 72, 74, 76 und 78, welche durch die Taktimpulse Φ 1 und Φ2 wirksamgeschaltet werden. Die Erläuterung dieser Wirkungsweise dieser Gatter kann dadurch erleichtert werden, daß festgelegt wird, wann ein Ausgangs-Signalsprungimpuls nicht erzeugt werden soll, und daß berücksichtigt wird, daß für andere Bedingung ein Signalsprungimpuls erzeugt wird. Es ist weiterhin zweckmäßig, die Signalsprungimpulse als in einem von zwei Teilen der Bit-Zelle auftretend zu betrachten, wobei ein ?elativ früh auftretender Signalsprung bzw. ein Signalsprung am Zellenrand als a-Signalsprung und ein relativ spät auftretender Signalsprung bzw. ein Signalsprung in Zellenmitte als 6-Signalsprung betrachtet wird.

Wird zunächst der a-Signalsprung betrachtet, so wird das primäre Signal durch das NOR-Gatter 72 erzeugt, das drei Eingänge besitzt. In einem Eingang wird das Signal xt vom Ausgang Q des D-Flip-Flops 62 eingespeist, während in einen weiteren Eingang das Taktsignal Φ2 eingespeist wird. Ist das dritte Eingangssignal gleich 0, so ist das Ausgangssignal des NOR-Gatters gleich 1. wenn x* und das Taktsignal Φ 2 gleich 0 sind. Der Taktimpuls Φ 2. welcher gleich dem invertierten Taktimpuls Φ 1 gemäß F i g. 5A ist. ist während der ersten bzw. a-Hälfte jeder Bit-Periode bzw. Bit-Zelle gleich Null. Ein Signal ä, das gleich dem invertierten Signal a für die erste Bit-Hälfte ist, ist immer gleich 1. wenn x* gleich 0 und damit das codierte Signal v* gleich 1 ist. Das bedeutet, daß anderenfalls ein a-Signalsprung auftreten würde, was für den Fall x«. gleich 0. also für die normale Codierung eines O-Bits gilt.

Für das normale Miller-Format ist es notwendig. Signalsprünge (X in Fig. IG) zu unterdrücken, welche weniger als eine Bit-Zelie nach einem vorhergehenden Signalsprung, d. h., für auf ein 1 -Bit folgende O-Bits im normalen Miller-Code folgen. Dies wird durch ein D-Flip'Flop 80 erreicht, dessen Ausgang Q an seinem Eingang D angekoppelt ist, und das durch die Taktimpuise mit der Frequenz 2F(F i g. 5G) getaktet wird. Der Ausgang des NOR-Gattcrs 72 ist ebenfalls an den Eingang D angekoppelt, wodurch an einem Schaltungsknoten 8t ein sogenanntes wired ODF.R-Gatter gebildet wird. Die Gatter 72, 74, 76 und 78 sowie das Flip-Flop 80 sind vorzugsweise in ECI.-Technik ausgeführt. Ks können jedoch auch andere logische Konfigurationen verwendet werden, wenn an Stelle des sogenannten wired ODER-Gatters am Knoten 81 ein ODER-Gatter verwendet wird.

Da das D-Flip-Flop 80 mit der doppelten Frequenz 2F gelaktef wird, wird es synchron mit jeder Hälfte der Taktimpulse Φ I und Φ 2 getaktet. Das vom Ausgang 0 zurückgeführte Signal ist damit invers zu dem Signal, das vorher im nächsten vorangehenden halben Bit to durchgelaktet wurde. Wie im folgenden noch erläutert wird, ist bei Wirksamschaltung des NOR-Gatters 72 durch den Taktimpuls Φ2 das Ausgangssignal am Ausgang Q des D-Flip-Flops 80 dasjenige Signal, das in der letzten Hälfte des vorangehenden Bits bi _ ι codiert wurde, d. h, es wird eine 1 zurückgeführt, wenp in der vorangehenden. Bit-Zelle ein Signalsprung in Zellenmitte vorhanden war. Durch Addition zum Ausgangssignal des NOR-Gattcrs 72 macht dieses Signal ät gle-ch 1, wenn in der vorherigen Bit-Zelle ein Signalsprung in Zeilenmitte vorhanden war. Entsprechend wird a* gleich 0 und ein Signalsprung am Zellenrand unterdrückt, wenn in der nächstvorhergeheriden Bit-Zelle ein Signalsprung in Zeilenmitte vorhanden war. Dies steht in Übereinstimmung mit dem Standard-Miller-Format. Damit wird auch ein Signalsprung (R in de.i F i g. :11 und 2E) immer dann wieder eingesetzt, wenn der Signalsprung in Zellenmitte des früheren !-Bits gemäß dem Xerxes-Format unterdrückt wurde.

In Übereinstimmung mit dem Xerxes-Format ist es weiterhin auch notwendig, einen Signalsprung am Zellenrand (A in den F i g. 11 und 2E) für die ungerade 1 von zwei Einsen von Sequenzen des Typs (b) oder (c) einzusetzen. Dies erfolgt durch das NOR-Gatter 74. Ein Eingangssignal für dieses Gatter ist das Signal x* + ι vom Ausgang Qdes D-Flip-Flops 60. Dieses Signal x* + ι istO, wenn das inverse Signal .v* + ι gleich 1 ist. wodurch angezeigt wird, daß das Bit nach dem codierten Bit gleich 1 ist. Ein zweites Eingangssignal für das NOR-Gatter 74 ist das Signal P(O) am Ausgang Q des T^-Flip-Flops 64. Dieses Signal P(O) ist 0. wenn das inverse Signal P(O) 1 isl, wodurch eine ungerade Anzahl von Nullen seit dem Beginn und damit eine Sequenz des Typs (b) oder (c) angezeigt wird. Ein drittes Eingangssignal für das NOR-Gatter 74 ist das Signal P(I) am Ausgang Qdes 7^-Flip-Flops 66. Dieses Signal P(I) ist 0. wenn das codierte Bit nicht eine gerade Zahl von Einsen seil der letzten Null ist. Die Folge davon ist, daß das Ausgangssignal des NOR-Gatlers 74 lediglich dann I ist, wenn eine ungerade 1 eines Paars von Einsen in einer Sequenz des Typs so (b) oder (c) codiert wird. Dieses Eingangssignal wird in den dritten Eingang des NOR-Gatters 72 eingespeist, um un> τ diesen Bedingungen am Ausgang dieses NOR-Gatters den zusätzlichen Signalsprung einzuführen.

Das in den Eingang D des D-Flip-Flops 80 während der ersten Hälfte einer Bit-Zelle eingespeiste Signal Sk (F i g. 5H) ist daher durch folgende Beziehung gegeben:

Der Ausdruck bk - \ stellt das Signal am Ausgang Q des Flip-Flops 80 dar, welcher sowohl a*_ ι als auch bk - ι in aufeinanderfolgenden zeitlichen Verschachtelungcn mit doppelter Frequenz liefert. Allerdings wird lediglich bk ι für die vorgenannte Gleichung ausge-

b5 nutzt, während ;n ι in der Codierungsoperation nicht benutzt wird.

Hinsichtlich des 6-S'gnalsprungs wird eins primäre Signal durch das NOR-Gatter 76 erzeugt. Ein Eingangssi-

gnal für dieses Gatter ist das Signal Xt am Ausgang Q des D-Flip-Flops 62. Das andere Eingangssignal ist das Taktsignal Φ1. Wenn x_k. wobei es sich um das Signal handelt das codiert wird, gleich 0 ist so schaltet der Taktimpuls Φ1 das NOR-Gatter 76 während der zweiten bzw. der ö-Hälfte jeder Bit-Zelle wirksam. Bei Fehlen eines weiteren Eingangssignals ist daher ein Signal b, welches gleich dem invertierten Signal b ist immer dann gleich 1, wenn x_k gleich 0 ist Das bedeutet, daß in anderen Fällen, d. h„ wenn Xk gleich 1 ist, ein t-Signal- to sprang in Zellenmitte auftritt wobei es sich um die normale Codierung eines 1-Bits handelt Gemäß dem Xerxes-Format ist es notwendig, den Signalsprung (X in den F i g. II und 2E) zu unterdrücken, welcher sonst normalerweise bei der Codierung der zweiten geraden Eins (oder Parität) eines Paars von geraden Einsen in einer Sequenz des Typs (b) oder (c) erzeugt würde. Diese unterdrückung erfolgt durch das NOR-Gatter_78. Ein Eingangssignal für dieses Gatter ist das Signal P(OJ am Ausgang Q ö« /K-Flip-Flops 64. Das Signal P(OJ ist 0, wenn das dazu inverse Signal P(O) 1 ist, wodurch eine ungerade Anzahl von Nullen seit dem Beginn und damit eine Sequenz des Typs (b) oder (c) angezeigt wird. Ein zweites Eingangssignal für das N^R-Gatter 78 ist das Signal Τψ) vom Ausgang 0 des y/C-Flip-Flops 66. Dieses Signal P(\) = 0, wenn da\ dazu inverse Signal P(I) = 1, wodurch angezeigt wird, daß das vorherige codierte Bit eine 1 war. Das dritte Eingangssignal für das NOR-Gatter 78 ist das Taktsignal Φ1, wodurch dieses Gatter während der fe-Hälfte der Bit-Zelle wirksamgeschaltet wird. Daher ist B gleich 1 und b gleich 0, wenn eine gerade Parität 1 für Sequer.-en des Typs (b) und (c) codiert wird.

Gemäß dem Xerxes-Format is' es weiterhin notwendig, unter bestimmten Bedingungen den Signalsprung von der Zellenmiite zum Zellenrand (A in den Fig. 11 und 2E) vorzuvcrschieben. Der vorverschobene Signalsprung wird wie oben beschrieben durch das NOR-Gatter 74 erzeugt. Um die Vorverschiebung zu vervollständigen, ist es erforderlich, den Signalsprung in Zellenmitte zu unterdrücken, welcher sonst bei der normalen Codierung einer 1 auftreten würde. Dies erfolgt durch iks D-Flip-Flop 80. In diesem Falle ist es das Signal lh, das auf den Eingang D während der Periode, in der NOR-Gatter 76 und 78 Wirksamgeschaltei sind, zurückgeführt wird. Dadurch wird bk immer dann gleich 1, wenn ;ik gleich I ist. Es wird somit bk immer dann gleich 0, wenn ük gleich 1 ist. wodurch ein Signalsprung in Zellenmiite in derselben Bit-Zelle unterdrückt wird.

Das während der zweiten Hälfte einer Bit-Zelle in den Eingang D des D-Flip-F!ops 80 eingespeiste Signal B (Fig. 51) ist daher durch folgende Beziehung gegeben:

am Eingang D um ein halbes Bit verzögert Das verzögerte Signal wird im oben beschriebenen Sinne auf den Eingang D zurückgeführt
i Sil

b_k = a_k

+ P(O)P(I).

(2)

55

Die Signale bk und äk sind wechselweise zeitlich exklusiv, da das erstere während der ersten Hälfte einer Bit-Zelle gleich 0 und das letztere während der letzten Hälfte einer Bit-Zelle gleich 0 ist. Dies ist deshalb der Fall, weil die entsprechenden wirksamgesehalteten Impulse bo Φ 2 und Φ 1 wechselseitig exklusiv sind. Daher werden die Signale äk und bk ohne gegenseitige Beeinflussung in den Eingang D lies D-Iliplops 80 eingespeist, indem sie durch die Taktimpulse der Frequenz 21' von der Taktstufe 18 sukzessive aiii den Ausgang Q getaktet werden, bs wobei die inversen Signale ./; und bk am Ausgang Q erzeugt werden. Das kombinierte Signal ab am Ausgang Q gemäß Fig. 5| ist damit liegen die Kingangssignale Das invertierte Signal a_k _ 1, bk - 1 am Ausgang Q des D-Flip Flops 80 liegt in NRZ-L- Form vor. Es wird in Eingänge /und K eines /K-FIip-Flups 82 eingegeben, das durch die Taktimpulse der Frequenz 2F(Fig.5G) von der Taktstufe 18 getaktet wird. Die Funktion dieses Flip-Flops 82 besteht darin, als Funktion der Pegel mit NRZ-L-Form der Daten am Ausgang Q des Flip-Flops 80 Signalsprünge vorzusehen. Die Taktimpulse bewirken eine Änderung des Schaltzustandes des Ausgangs Q des Flip-Flops 82, wenn der Eingangspegel gleich 1 ist, und lassen den Schaltzustand unverändert, wenn der Eingangspegel gleich 0 ist Dies bewirkt eine Änderung des Schaltzustandes, d.h. einen Signalsprung, wenn a_k - 1. b_k _ 1 bei Vorliegen eines Taktimpulses der Frequenz 2F=I. Dies führt zu einem Ausgangssignal am Ausgang Q in Übereinstimmung mit dem Xerxes-Format gemäß F i g. 5K.

Die spezieilen Aufgaben des Codierers gemäß F i g. 4 lassen sich wie folgt zusammenfassen. Er erkennt den Beginn jeder Folge von Einsen, weiche vom Typ (b) sein können. Dies erfolgt im Codierer nach F i g. 4 durch das D-Flip-Flop 64, das jedesmal kippt, wenn eine 0 codiert wird. Sein Ausgangssignal P(O) am Ausgang Q liefert eine Paritäts-Zählung dafür, ob Nullen am Beginn einer Sequenz von Einsen gerade oder ungerade sind. Eine ungerade Zählung zeigt eine Sequenz des Typs (b) oder des Typs (c) an. Der Codierer erkennt am Ende einer solchen Frequenz, ob sie vom Typ (b) oder vom Typ (c) ist. Dies erfolgt im Codierer nach F i g. 4 durch das Flip-Flop 66, das jedesmal kippt, wenn eine 1 codiert wird, und das jedesmal gelöscht wird, wenn eine 0 codiert wird. Das Signal P(I) an seinem Ausgang Q liefert eine Zählung dafür, ob die Anzahl von Einsen ungerade oder gerade ist. Ist die Anzahl ungerade, wenn eine 0 erreicht wird, so ist die Sequenz vom Typ (c). Ist sie gerade, so ist die Sequenz vom Typ (b). Sequc.ien von Einsen des Typs (b) oder (c) werden durch einen Signalsprung am Rand der ersten 1 (ungerade Parität) eines Paars von Einsen codiert, wobei die letzte 1 einer ungeraden Sequenz von Einsen des Typs (c) gemäß dem Standard-Miller-Code nach der US-PS 31 08 261 codiert wird. Alle anderen Codierungen folgen den Vorschriften nach der US-PS 31 08 261. wobei festzuhalten ist. daß gemäß dem Standard-Miller-Codc die 0 am Ende einer Sequenz des Typs (H) mit einem Signalsprung am Zellenrand codiert wird, da für die vorhergehende I im Xerxes-Code kein Signalsprung in Zellcnmitte vorhanden ist.

Gemäß F i g. 3 läuft die codierte Information auf der Verbindung 26 durch den Informationskanal 28 und sodann über die Verbindung 30 zum Signalsprungdetektor 32. Das Ausgangssignal dieses Signalsprungdetektors wird über die Verbindung 46 in die Taklstufe 42 mit der Frequenz 2Fund über die Verbindung 34 in den Decoder 36 eingespeist. Das Ausgangssignal der Taktstufe mit der Frequenz 2Fwird über die Verbindung 48 in den Decoder 36 eingespeist, Ausführungsformen für die Taktstufe 42 mit der Frequenz 2F. den Decoder 36 und den .Signalsprungdetektor 32 sind in F i g. 6 dargestellt. Zeittaktdiagramme für die Schaltung nach Fig. 6 sind durch die Signalfolgen nach I" i g. 7 gegeben, wobei Schallungspunkte in der Schaltung nach Fig. b. an denen entsprechende Signale gemäß F i g. 7 auftreten, durch in Kreise eingefaßte Buchstaben gekennzeichnet sind.

Gemäß Fig.6 wird ein empfangenes Signal mil einem Signalvcrlaüf gemäß F i g. 7 Λ über die Verbindung 30 in den Signalsprungdetektor 32 eingcspcisl. Dieser Signalsprungdetekior 32 enthält eine Begrenzerschallung 132 und eine Differeniiationsschaliung 134. Die Begrenzerschaltung 132 verstärkt das Eingangssignal stark und schneidet die Spitzen ab. um ein entsprechendes Begrenzerausgangssignal i\uf der Verbindung 34 mit scharfen Flanken in den Null-Durchgängen des Eingangssignals zu erzeugen, das durch den Signalzüg in Fi g. 7B wiedergegeben ist. Das invertierte Ausgangssignal von der Begrenzcrschaltung 132 wird in die Differentiationsschaltung 134 eingespeist, welche in einem Verstärker 136 Signale der entgegengesetzten Phase erzeugt. Die beiden Ausgangssignale des Verstärkers 136 werden in NOR-Gattern 138 und 140 eingegeben, wobei das invertierte Signal von seiner Einspeisung in das NOR-Gatter 138 durch eine Verzögerungsleitung 142 geringfügig verzögert und das nicht-invertierte Signal vor seiner Einspeisung in das NOR-Gatter 140 durch eine Verzögerungsleitung 144 geringfügig verzögert wird. Die Differentiationsschaitung 134 Hefen daher auf der Verbindung 46 ein Sprungsignal gemäß Fig. 7C mit einem Impuls für jeden Null-Durchgang im Eingangssignal gemäß F i g. 7 A.

Die 2F-Taktstufe 42 wird in dieser Ausführungsform durch einen Eichoszülator gebildet, welcher ein Signal der in Fig.7D dargestellten Form erzeugt, das nach Verstärkung und Begrenzung zu einem Rechtecksignal aus der Verbindung 48 gemäß Fig. 7E wird. Der die Taktstufe 42 bildende integrierte Schaltkreis A 3 ist in dieser Ausführungsform ein Schaltkreis, der von der Firma Motorola mit der Typenbezeichnung MC10 21b geliefert wird. Er ist mit den Pins 1 und 16 geerdet und liegt über Pin 8 an —5,2 V. Die Phase der Impulse aus der Verbindung 46 relativ zu den Schwingungen im frequenzbestimmenden Kreis des Oszillators läßt die Schwingungen vor- oder nacheilen, um das Takt-Ausgangssignal auf der Verbindung 48 mit den Signalsprüngen in der Eitrjangsinformation auf der Verbindung 30 zu synchronisieren. Die Phase des Taktausgangssignals kann durch eine variable Induktivität 146 eingestellt werden, um die Taktimpulse gemäß F i g. 7E in die richtige Lage relativ zu den Signalsprüngen in den Ausgangssignalen der Begrenzerschaltung gemäß Fig. 7B zu bringen.

Der zweite Ausgang der Begrenzerschaltung 132 ist über die Verbindung 34 an den Decoder 36, und zwar an einen Eingang D eines D-Flip-Flops 148 angekoppelt: das entsprechende Ausgawjssignal ist in Fig.7Bdargestellt. Die Taktimpulse der Frequenz 2F(F i g. 7E) werden über di"; Verbindung 48 von der Taktstufe 42 in einen Takteingang des D-Flip-Flops 148 eingespeist. Dadurch werden die Daten vom Eingang D auf einen Eingang Q des D-Fiip-Flops 148 getaktet, wodurch ein Signal gemäß Fig. 7F erzeugt wird, das den um eine halbe Periode der Taktimpulse der Frequenz IF verzögerten Eingangsdaten gemäß Fig. 7A entspricht. Das Signal am Ausgang Q des D-Flip-Flops 148 wird in einen Eingang D eines D-Flip-Flops 154 eingespeist. Die Taktimpulse der Frequenz 2Twerden in einen Takteingang des D-Flip-Flops 154 eingespeist. Dieses D-Flip-Flop 154 taktet daher die Signale am Ausgang Q des D-Flip-Flops 148 auf seinen Ausgang ζ) (Fig. 7G) mit einer Verzögerung um einen Taktimpuls der Frequenz 2F. d. h., mit einer halben Bit-Zellen-Verschiebung. Die Taktimpulse der Frequenz 2Fwerden weiterhin in einen Takteingang eines /K-Flip-Flops 160 eingegeben, dessen Eingang / positiv und dessen Eingang K auf Erdpotential gehalten wird. Damit kippt das /K-Flip-Flop 160 im Sinne der Erzeugung eines Ausgangssignals un seinem Ausgang Q. wie es in F i g. 7H dargestellt ist. Dabei > handelt es sich um Taktimpulse der Frequenz ! F. welche die Bii-Zellen-Folgefrcquenz der Daten bilden. Diese Taktimpulse werden über die Verbindung 51 als Ausgangs-Taktimpulsc in die Datenverwcriungsschaltung 40 eingespeist.

ίο Die Ausgänge Q der D-Flip-Flops 148 und 154 sowie der Eingang D des D-Flip-Flops 154 sind auf ein Exklusiv-ODER-Gatter 172 geführt, das eine Differenz zwischen dem geuiktcien Datensigna! (Fig.7F) und dem getakteten vcr/ögerien Datensignal (Fig. 7G) erfaßt.

Das Ausgangssignal des Exklusiv-ODER-Gatters 172 bestimmt damit jeden Signalsprung in den Eingangsdaten, welcher seit einem vorangegangenen Taktimpuls der Frequenz 2Fam Takteingang des D Flip-Flops 154 auftritt. Ein Ausgangssignal 1 des Exklusiv-OÜER-Gatters 172 bestinmi daher einen Daten-Signalsprung gemäß F ig. 71.

Die Daten-Signaisprünge gemäß Fig.7i werden in einen Eingang Seines 5-Bit-Schieberegisters 174 eingespeist . Bei der dargestellten Ausführungsform wird dieses 5-Bit-Schieberegisier 174 durch einen von der Firma Texas Insfuments mit der Typenbezeichnung 7496 gelieferten Schaltkreis gebildet, der in F i g. 6 mit den vom Hersteller angegebenen Pin-Zahlen dargestellt ist. Das Schieberegister 174 wird durch die Taklimpulse der

ω Frequenz 2F(Fig.7E) getaktet. Das Schieberegister taklet die Datensignalsprünge vom Gatter 172 seriell mit jedem Taktimpuls 1 und schaltet die Daten über die fünf Ausgänge um jeweils einen weiter. Da das Schieberegister durch die Takiimpulse der Frequenz 2Fgelaktct wird, schaltet es um jeweils eine halbe Bit-Zeile fort. Die Bit-Zellen folgen sukzessive mit der Frequenz IF, wobei jede Bitzelle aufeinanderfolgend zwei Hälften a und b besitzt. Die Hälften treten daher mit der doppelten Frequenz 2Faiif. wobei es sich um die Taktfrequenz des 5-Bit-Schieberegisters handelt. Die Daten werden aus dem Decoder 36 mit der Bit-Folgefrequenz 1F auf die Verbindung 38 getaktet, wie dies im folgenden noch genauer erläutert wird. Im Zeitpunkt einer derartigen Austaktung der decodierten Bits führen Ausgänge Qa, Qn, Qr. Qd und Ql des 5-Bit-Schieberegisters 174 die Signalsprungdaten in bezug auf die halben Bit-Zeilen bk + ι, a; i ι. öi. ;u bzw. bk - ι. Was die Ausgänge mit dem fortschreitenden Takt der Frequenz 2Fführen, ist unbedeutend, da die Ausgangssignale lediglich einmal pro Bit-Zelle aus dem Decoder ausgetaktet werden. Daher sind die Ausgänge in F i g. 6 so bezeichnet, daß sie den Zustand im Zeitpunkt der Austaktung des decodierten Bit-Signals auf die Ausgangsverbindung 38 anzeigen.

Die lünf Ausgangssignalc des 5-Bit-Schieberegisters 174 werden zur Entwicklung des dccodicrten Signals kombiniert. Die Signale werden zur Identifizierung von Einsen codiert, wobei jedes Bit, das keine 1 ist, als 0 decodiert wird. Bei dem oben erläuterten Xerxes-Codierungsformat gib' es drei Möglichkeiten zur Codic-

bo rung einer 1. Normalerweise werden Einsen als Signalsprung in Zellenmitte eodieri, d.h., 3; = 0 und bk = 1. Für Fäilc, in denen Einsen in einer Sequenz dec Typs (b) oder (c) auftreten, werden Paare von Einsen durch einen Signalsprung am Zellcnrand für die erste I (ungerade

t>-> Parität) der beiden Eüsen codiert. Für die erste 1 (ungerade Parität) dieser beiden üinsen ist ;;; = 1. 6t = 0, ilk t ι = 0 und £>a ι ι = 0. während für die zweite 1 (gerade Parität) dieser beiden Einsen <ή = 0. bk = 0 und

b_k = O.

Der Normalzustand (d. h., Einsen werden ills Signalsprünge in Zellenmitte codiert) wird durch ein UND-Gatter 176 erfaßt, in welches das invertierte Ausgangssignal ;u am Ausgang (?/>(durch einen Inverter 178 zu ;7j invertiert) und das Ausgangssignal bk am Ausgang Qc gemäß Fig. 7] eingespeist werden. Das UND-Gatter 176 liefert daher am Ausgang eine I, wenn a* = 0 (d. h.. äi = 1) und £>i = 1. Dieses Signal wird in ein NOR-Gatter 180 eingespeist, das unter diesen Bedingungen eine Null am Ausgang liefert.

Eine Eins, welche eine ungerade 1 eines Paars von nach den speziellen Xerxes-Regeln codierten Paares von Einsen ist, wird durch ein ODER-Gatter 182 und ein NOR-Gatter 184 erfaßt. Das Ausgangssignal ti , ι am Ausgang Q.\ und das Ausgangssignal c7j ^ ι am Ausgang Qb werden in das ODER-Gatter 182 eingespeist. Dieses ODER-Gatter 182 liefen lediglich eine Null am Ausgang, wenn sowohl bk . ι als auch Hk · ι gleich Nuii sind. Dieses Signal wird zusammen mit dem Ausgangssignal bk am Ausgang (Pt und dem invertierten Ausgangssignal Hi am Ausgang Qp in das NOR-Gatter 184 eingespeist. Daher liefert dieses NOR-Gaticr 184 lediglich eine 1 am Ausgang, wenn bk , ι und «7i . ι = 0, bk = 0 und 3Ά — 0 (d.h.. at = I) sind. Dies entspricht einem Signalsprung um Zellenrand in einer Bit-Zelle, auf die eine Bit-Stelle ohne Signalsprung folgt. Dieses Signal wird auch in das NOR-Gatter 180 eingespeist, das unter diesen Bedingungen eine Null am Ausgang liefert.

Eine 1. welche die zweite eines Paars von nach den speziellen Xerxes-Regeln codierten Paares vcn Einsen ist. wird durch ein NOR-Gatter 186 erfaßt, in das das Ausgangssignal bk am Ausgang Q₁, das Ausgangssignal Uk am Ausgang Qo und das Ausgangssignal bk - ι am Ausgang Qy. eingespeist werden. Am Ausgang dieses NOR-Gatters 186 entsteht lediglich eine Eins, wenn a», D. und bk - \ insgesamt N'uii sind, was lediglich für eine gerade Eins eines nach den Xerxes-Regeln codierten Paares von Einsen der Fall ist. Das Ausgangssignal dieses NOR-Gatters 186 wird ebenfalls in das NOR-Gatter 180 eingespeist, das unter diesen Bedingungen eine Null erzeugt.

Das NOR-Gatter 180 erzeugt also immer dann eine 0 als Ausgangssignal, wenn eine dieser drei Bedingungen das Vorhandensein einer 1 anzeigt. Anderenfalls ist das AusgLingssignal gleich 1. Das Ausgangssignal des NOR-Gatters 180 wird in einen Eingang Deines D-Flip-Flops 188 eingespeist, das durch die Taktimpulse der Frequenz \F (F ig. 7H) getaktet wird. Jeder Taktimpuls überträgt das Ausgangssignal des NOR-Gatters 180 auf einen Ausgang ζ) des D-Flip-Flops 188. wobei an einem Ausgang Q ein inverses Signal auftritt. Der Ausgang Q ist daher unter den Bedingungen gleich 1, in denen eine 0 am Ausgang des NOR-Gatters 180 anzeigt, daß eine 1 decodien wurde. Anderenfalls ist der Ausgang ζ) gleich 0. Das Signa! am Ausgang 0 ^wird gemäß F ig. 7K in NRZ-L-Vorm auf die Verbindung 38 gegeben.

Als kurze Zusammenfassung wird auf die folgende Tabelle ! bezug genommen, in der X entweder eine 1 oder eine 0 repräsentiert.

Tabelle I

ι .7«.

A 0

X X

1 0 0

1 durch UND-Gatter

176

0 1 durch Gatter 182 und 184

0 10 0 1 0

0 0 0 X X 1 durch NOR-Gatter 186 XIlXX Übertragungsfehler

1 IXXX Übertragungsfehlcr 0 0 0 0 0 Übertragungsfehler XOOO 0 Synchronisationsfehler

Für die vorstehende Beschreibung der Schaltung nach F i g. 6 wurde angenommen, daß die Signale der Takisuite 42 in ricniigeni Syncln'onisuVus mit den Sigr.ai-Sprüngen am Zellenrand sitzt. Da jedoch das Signal der Taktstufc 42 eine Grundfrequenz, besitzt, welche gleich der doppelten Bit-Zellen-Frequenz ist. ist es möglich, daß der Takt mit den Signalsprüngen in Zellenmitte und nicht mit den Signalsprüngen am Zellenrand synchron

2=> ist. Für diesen Fall treten die Ausgangsdaicn am Aus gang 0 des D-Flip-Flops 188 gemäß Fig.7L auf. Die fehlende Synchronisation kann durch einen Synchronisaiionvdetektor 190 festgestellt werden, welcher bestimmte unzulässige Ausgangs-Bedingungen erkennt.

jo Im Xerxes-Format tritt das längste zulässige Intervall zwischen Signalsprüngen am Lnde einer Sequenz des Typs (c) auf, in der die letzten drei Einsen durch einen Signalsprung am Zcllenrand für die erste der drei Einsen, durch fehlende Signalsprünge für die zweite der

J5 drei Einsen und durch einen Signalsprung in Zellenmitte für die letzte der drei Einsen codiert werden. Unter Verwendung der Bezeichnungen nach F i g. b tritt dieser Zustand ein. wenn ;u - ι und bk ^ ι beide gleich I und bk - ι, -ik, bk und a» , ι alle gleich 0 sind. Dieser Zustand wird durch das NOR-Gatier 186 decodiert, wenn die Austastung aus dem D-Flip-Flop 188 durch den Taktimpuls der Frequenz 1 Fwährend eines Intervalls erfolgt, in dem das Signal bk ι am Ausgang Qi des 5-Bit-Schieberegisters 174 auftritt. Sollte der Taktimpuls der Fre-

4-, qucnz lFnicht in der richtigen Phasenlage zum Taktimpuls der Frequenz 2F liegen, so wird das D-Flip-Flop 188 um eine halbe Periode früher ausgetaktet. Mit den oben genannten Signalsprüngen würden die Signale nach den Ausgängen Q\, Qb. Qc und Qn alle eine halbe

so Periode früher gleich 0 sein. Für den Decoder f-scheint dies so. als ob zwei aufeinanderfolgende Bit-Zellen ohne einen Signalsprung in beiden Hälften vorlagen. Dies ist jedoch im Xerxes-Format kein möglicher Zustand. Der einzige Zustand, welcher 2.5rzwischen Signalsprüngen erzeugt, d. h_ mit 4 Halbzeiten in einer Folge ohne Signalsprung ist das Ende einer Sequenz des Typs (c). In diesem Falle wird lediglich die mittlere Eins der letzten drei Einsen oder einen Signalsprung in beiden Hälften codiert. Daher ist ein Zustand, in dem alle Signale an den Ausgängen Q.\. Qr. Qc und Qd im Zeitpunkt der Taktung gleich 0 sind, eine Anzeige dafür, daß der Decoder aus dem Synchronismus ist.

Der Synchronisalionsdeteklor 190 MeIIl die fehlende Synchronisation durch F-rfasstmg eines /ustandcs fesl. in dem die Signale an den Ausgängen Q\. Qn. Q, uni\ Qp im Zeitpunkl der Taktung alle 0 sind. Zu diesem /weck sind diese Ausgänge auf ein NOR-Gatter 192 gekoppelt, das lediglich dann eine 1 am Ausgang liefert, wenn alle F.ingangssigrmle gleich 0 sind. Das Ausgangssignal dieses NOH-'.'iatiers 192 wird auf einen l'ingaiig /) eines D-I'lip-Hops 194 gegeben, das durch Taktimpuls!.' der Frequenz 1 F(F i g. 7H) getaktet wird. Daher wird beim nächsten Takt am Ausgang ζ)des D-Flip-Flops 194 eine 1 geliefert, wenn alle Signale an den Ausgängen Q.\, Qn. Qf und Qii gleichzeitig 0 sind. Das Ausgangssignal kann in unterschiedlicher Weise, beispielsweise zur Ansteuerung einer Anzeige oder zur Zurückführung des Decoders in den Synchronismus ausgenutzt werden. Der Takt der Frequenz IF kann in verschiedener Weise in den Synchronismus zurückgebracht werden. Dies kann beispielsweise durch Unterdrückung des Impulses der Frequenz 2F für das //C-Flip-Flop 160 in der Weise erfolgen, wie dies entsprechend für eine Synchronisationsschaltung in der US-PS 40 27 335 beschrieben ist. Zur Sicherstellung der Synchronisation kann ein spezielles Einführungssignal gesendet werden, das wenigstens eine Sequenz des Typs (c) enthält, wodurch der Synchronisationsdetektor 190 die fehlende Synchronisation feststellen und eine kompensierende Wirkung am Beginn ermöglichen kann. Damit wird ein Verlust von Daten vermieden, bevor die Datenbits selbst Signalsprüngc erzeugen, welche den Fehler in der Synchronisation anzeigen.

Es ist darauf hinzuweisen, daß ein den Verlust der Synchronisation anzeigendes Signal auch am Ausgang des Synchronisationsdetektors 190 anzeigt, wenn ein Signalverlust auf der Verbindung 30 vorhanden ist. Dieser Zustand kann vom Zustand des Verlustes der Synchronisation dadurch unterschieden werden, daß die Ausgangssignale des 5-Bit-Schieberegisters 174 betrachtet werden. Bei Signalverlust werden alle Ausgangssignale gleichzeitig zu 0, während bei der normalen Xerxes-Codierung niemals mehr als vier Halbzeiten in einer Zeile ohne Signalsprung sein können und damit eines der Ausgangssignale 1 sein muß. gleichgültig, ob der Decoder außer Synchronisatation ist oder nicht, solange ein Signal im Xerxes-Format empfangen wird.

Am Beginn der Decodierung werden die verschiedenen Komponenten des Decoders durch einen Rücksetzimpuls / von einer Initialisierungs-Impulsquelle 1% rückgesetzt, welche in entsprechender Weise wie die Quelle 54 des Codierers arbeitet.

Wie oben ausgeführt, ist das längste Intervall zwischen Signalsprüngen beim Xerxes-Format am Ende einer Sequenz des Typs (c) vorhanden. Dies ist jedoch eine Sequenz, welche im Standard-Miller-Format ohne Einführung einer Gleichspannungskomponente codiert werden kann. Solange Intervalle ohne Signalsprünge eine größere Bandbreite erfordern, werden die Anforderungen an die Bandbreite durch Ausnutzung des Standard-Miller-Formates zur Codierung von Sequenzen des Typs (c) verringert. Die Schwierigkeit besteht dabei darin, daß Sequenzen des Typs (b) und (c) in ihrem Einsatz nicht unterschieden werden können. Lediglich am Ende der Sequenz kann die Anzahl von Einsen als ungerade oder gerade bestimmt werden. Zur Codierung von Sequenzen des Typs (c) im Standard-Miller-Format muß daher eine Vorausschau auf das Ende der Sequenz vorgenommen werden. Da eine Sequenz sehr lang sein kann, ist dies unpraktisch, da dann eine fast unbegrenzte Möglichkeit zur Vorausschau erlorderlieh ist. Bei einer Ausführungslnnn der Erfindung ist daher eine begrenzte Möglichkeil der Voraiissehau zur vorausschauenden Betrachtung einer beträchtlichen Anzahl von Bits und

■i eine Codierung von Sequenzen vorgesehen, welche im Slandard-Miller-Formai als vom Typ (c) identifiziert werden können. In !'allen, in denen das F.nde der Sequenz nicht erlal.lt werden kann, wird die Sequenz geniäl.1 den oben erläuterten Xerxes-Kegeln codicil, l'in

ίο Codierer mil der Möglichkeit einer Voruiisschau auf 5 Bit ist in den F i g. 8 und 9 dargestellt. Eine solche eine Vorausschau ermöglichende Schaltung sowie Paritätszähler sind in F-" i g. 8 dargestellt. Die Codierschaltung zeigt Fig. 9. Entsprechende .Signalformen sind in Fig. 10 dargestellt. Punkte in den Schaltungen nach den F i g. 8 und 9. in denen entsprechende in F i g. 10 gezeigte Sigiiiilformcn aiii 'treten, sind durch entsprechende mit Kreisen versehene Buchstaben gekennzeichnet.

Die eine Vorausschau ermöglichende Schaltung nach Fig. 8 erhält die gleichen Eingangssignale wie der Codierer 22 nach F i g. 4, nämlich die Taktimpulse Φ 1 auf der Verbindung 24 (Fig. 10A). die Eingangsdaten in N RZ-L-Form auf der Verbindung 12 (F ig. IOC), und die Rücksetzimpulsc /auf der Verbindung 52. Die weiteren Eingangssignale für den Codierer 22 werden in die Schallung nach F i g. 9 eingespeist, nämlich die Taktimpulse Φ 2 auf der Verbindung 22 und die Taktimpulse 2F (Fig. 10B) auf der Verbindung 25. Die Taktimpulse Φ 1 und die Rücksetzimpulsc / werden ebenfalls in die Schaltung nach F i g. 9 eingespeist.

In der Schaltung nach Fig.8 werden die Eingangs-Datensignale (Fig. 10C) seriell in Eingänge .4 und B eines 8-Bii-Schieberegisters 196 (serielle Eingabe'paral-IeIc Ausgabe) eingespeist, das typischerweise durch ei-

n nen wie dargestellt verschalteten Schaltkreis des Typs 74 Ib4 der Firma Texas Instruments gebildet wird. Dieses S-Bit-Sehieberegister 196 bewirkt eine Verzögerung um 7 Bit. wodurch eine Vorausschau in bezug auf die Ausgangsdatcn des Schieberegisters möglich ist. Ist das Daten-Ausgangssignal an einem Ausgang Qn(F i g. 10E) das laufend zu codierende Signal .Yt, so bedeutet dies, daß das Signal an einem Ausgang Qc das Signal .v* + ι in bezug auf einen Ausgang Q\ ist. welcher das Signal 7 Bits nach λ\. nämlich bei Xk + ; liefert. Sollte eine Se-

4"; quenz auftreten, welche in dem Zeitpunkt, in dem die erste 1 der Sequenz den Ausgang Qn erreicht als vom Typ (c) bestimmt werden kann, so wird die gesamte Sequenz gemäß dem Standard-Miller-Code codiert. Die in Fig.8 dargestellte Schaltung führt diese Festlegung durch und liefert ein Kennzeichnungssignal G zur Modifizierung der Xerxes-Codierung (F i g. 9) für eine erkannte Sequenz des Typs (c).

Die Erzeugung des Kennzeichnungssignals C beginnt mit dem Signal Λα _Λ ? (Fig. 10D). Dieses Signal x* + 7

5> wird in einen Eingang K eines /K-Flip-Flops 198 eingespeist, wobei das durch einen Inverter 200 invertierte Signal .vj. , ₇ in einen Eingang / eingespeist wird. Das /K-Flip-Flop zählt daher Nullen vom Beginn der Codierung in einem Zeitpunkt, der 7 Bits vor dem Zeitpunkt liegt, in dem das Signal Xk am Ausgang Qn zur Codierung zur Verfugung steht. Das //(-Flip-Flop 198 wird durch die Taktimpulse Φ 1 getaktet, um eine O-Paritäts-Zählung am Ausgang Q (Fig. 10F) zu erzeugen. Das Signal am Ausgang Q des JK- Flip-Flops 198 wird in einen Eingang D eines D-Flip-Flops 202 eingespeist, das durch die Taktimpulse Φ 1 getaktet wird. Die Signale an den Ausgängen (jdes /K-Flip-Flops 198 und des D-Flip-Flops 202 werden in ein NAND-Gatter 204 eingespeist.

zy ουο

das immer dann eine 1 am Ausgang liefert (Fig. lOH), wenn die Parität von Nullen am Ausgang Q_A gleich O ist, d. h., wenn eine gerade Anzahl von Nullen seit dem Beginn vorhanden ist.

Die I am Ausgang wird in einen Eingang CLR eines Zählers 206 eingespeist, welcher durch einen von der Firma Texas Instruments hergestellten Typ 74 161 gebildet werde!¹ kann und welcher an einem Ausgang Qa einer Einser-Aasgangszählung(F i g. 101), an einem Ausgang Qn eine ZweierrAusgangszählung (Fig. 10)) und an einem Ausgang Or eine Vierer-Ausgangszählung (Fig. IOK) liefert. Durch Einspeisung einer I in einen Freigabeeingang £W(Fig. lOG) zählt der Zähler 206 in einen Eingang Ci-ZC eingespeiste Taktinipulse Φ I. Das Freigabesignal wird durch ein UND-Gatlcr208erzeugl, wenn dessen drei Eingangssignale gleich 1 sind, d. h., wenn erstens λ* + ; (Fig. IOD) am Ausgang Q,\ des Schieberegisters 196 gleich I ist, wodurch eine 1 in einer Folge von Einsen angezeigt wird, wenn zweitens die O-Paritäts-Zähliing (Fig. 1OF) am Ausgang Q des JK-Flip-Flops 198 gleich 1 ist, wodurch angezeigt wird, daß die Sequenz von Einsen mit Null begann und damit vom Typ (b) oder (c) ist, und wenn drittens das Ausgangssignal eines NAND-Gatters 210 gleich 1 ist. wodurch angezeigt wird, daß der Zähler 206 eine Zählung von 6 nicht erreicht hat. Bei einer Zählung von 6 werden die Signale an den Ausgängen Qb und Qc des Zählers 206 = 1 und damit beide Eingangssignale des NAND-Gatters 210 ebenalls = 1. Daraus folgt, daß der Zähler 206 die auftretenden Taktimpulse Φ 1 (bis zu einem Maximum von 6) zählt, wenn eine Folge von Einsen mit einer Null ungerader Parität auftritt, d. h., wenn die Einsen Teil einer Sequenz des Typs (b) oder (c) sind. Erreicht der Zähler eine Zählung von 6 nicht, bevor eine Mull in der Datenfolge erreicht wird, so hört er beim Auftreten der ersten Null am Ausgang Q\ des Schieberegisters 1% (F i g. IOD) zu zählen auf, da dann eine 0 in den Eingang des Freigabe-UND-Gatters 208 eingegeben wird, so daß dessen Ausgang zu 0 (Fig. 10G) und der Zähler 206 abgeschaltet wird. Das Paritätszähler-//C-Flip-Flop 198 erzeugt ebenfalls cine O an seinem Ausgang (?(F i g. 10F). wodurch eine gerade Anzahl von Nullen angezeigt wird, und liefert eine 0 für das UND-Gatter 208. so daß der Zähler bei nachfolgenden Einsen in den Eingangsdaten abgeschaltet wird. Die gerade Parität setzt den Zähler weiterhin im oben beschriebenen Sinne über das D-Flip-Flop 202 und das NAND-Gatter 204 zurück (Fig. 10H). Eine Zählung von 6 im Zähler 206 schaltet die Zählung ebenfalls durch Erzeugung einer 0 am Ausgang des NAND-Gatters 210 ab, weichein das Freigabe-UND-Gatter 208 eingegeben wird.

Die Entscheidung, ob ein Kennzeiehnungssignal G erzeugt wird oder nicht, erfolgt durch ein UND-Gatter 212. Das Signal am Ausgang Q_A des Zählers (F i g. 101) und das invertierte Signal x* ^ ? des Inverters 200 (invertiertes Signal nach Fig. IOD) werden in das UND-Gatter 212 eingespeist. Das Signal am Ausgang Qa am Ende einer Sequenz von Einsen ist lediglich gleich 1. wenn die Anzahl der Einsen in der Sequenz ungerade und kleiner 6 ist. 1st die Zählung gerade und kleiner 6, so ist das Signal am Ausgang Q,\ gleich 0. 1st die Anzahl von Einsen in der Sequenz 6 oder mehr, so schaltet der Zähler bei 6 ab. wobei das Signal an seinem Ausgang Qa, 0 bleibt. Lediglich wenn der Zählwert am Ausgang Q_A des Zählers 206 im Zeitpunkt der nächsten as 0 am Ausgang Qx (Fig. IOD) des Schieberegisters gleich 1. 3 oder 5 ist. erzeugt das UND-Gatter 212 eine 1. Dieses Ausgangssignal (Fig. 10L) ist immer dann gleich I, wenn ein Kennzeichnungssignal C erzeugt werden soll.

Das Ausgangssignal des UND-Gatters 212 wird in einen Freigabeeingang £7V eines Demultiplexers 214 eingegeben, der durch einen Schaltkreis des Typs 74S138 der Firma Texas Instruments gebildet werden kann. Bei Wirksamschaltung durch eine 1 vom UND-Gatter 212 überträgt der Demultiplexer 214 die vom Zähler 206 gelieferte Eingangszählung auf einen Ausgang mit 6 Leitungen, wodurch auf der der Endzählung entsprechenden Leitung eine 0 erzeugt wird. Auf dem Test der Ausgangslcitungen steht eine 1. Für eine Zählung von 1 erscheint die 0 an einem Ausgang b; für eine Zählung von 3 auf einem Ausgang d(F i g. 10M); und für eine Zählung von 5 an einem Ausgang /(F i g. ION). Es können keine geraden Zählungen vorhanden sein, da das UND-Gatter 212 den Demultiplexer wie oben eiläutert lediglich für eine Zählung von I. 3 oder 5 wirksamschaltet.

Die Ausgangssignale des Demultiplexers 214 werden auf entsprechende UND-Gatter 216, 218, 220, 222, 224 und 226 gegeben. Die Ausgangssignale dieser UND-Gatter werden in Eingänge von Schieberegistern 228 und 230 mit Parallelzugriff gegeben, welche durch Schaltkreise des Typs 74 195 der Firma Texas Instruments gebildet weiden können. In der dargestellten Verschaltung wird beim Auftreten jedes Taktimpulses Φ 1 (Fig. 10C) die vom Demultiplexer gelieferte 0 durch das Schieberegister geschoben, bis an einem Ausgang .50 (Jedes Registers 230 ein Ausgangssignal geliefert wird. Dieses O-Ausgangssignal wird auf den Eingang eines Puffers 232 gekoppelt, welcher durch ein Flip-Flop mit der Typenbezeichnung 7476 der Firma Texas Instruments gebildet werden kann.

J5 Bei Einspeisung der 0 in den Eingang des Puffers 232 wird das Kennzeichnungssignal C (F i g. 10Q) an einem Ausgang Q in dem Zeitpunkt geliefert, in dem die erste 1 der Folge den Ausgang Qn des Schieberegisters 196 erreicht. Ein invertiertes Signal C wird an einem Ausgang Q des Puffers 232 erzeugt. Das Kennzeichnungssignal C bleibt bis zum Ende der Sequenz gesetzt, wonach es durch ein Signal P(O) (F i g. 10P) eines D- Pari ta ts- Detektors 234_ rückgesetzt wird. Dieser Detektor kann durch ein/K-Flip-FlopdesTyps74 109 der Firma Texas Instruments gebildet werden. Dieser Null-Paritäts-Detektor 234 arbeitet in gleicher Weise wie der durch das /K-Flip-Flop 198 gebildete Paritätsdetektor, um festzulegen, ob eine Anzahl von Nullen vom Beginn der Codierung an gerade oder ungerade ist, d. h., ob eine Sequenz des Typs (b) oder (c) beginnt bzw. endet oder nicht. Wenn eine eine Sequenz des Typs (b) oder (c) beendende Null am Ausgang Qn des Schieberegisters 1% auftritt (Fi g. 10E). so ist x_k = 0. Dieses Signal wird durch einen Inverter 236 zur Bildung des Signals Xt

invertiert. Unter diesen Bedingungen zählt der NuIl-Parilätsdetektor 234 bei jedem Taktimpuls Φ1 eine Null. Wenn die Zählung gerade ist, so ist P(O) gleich 0. Wenn dieser Signalwert am Ende einer Sequenz von Einsen am Ausgang Qu vorhanden ist, so löscht es den Puffer 232, wodurch die Codierung von den speziellen Umständen der regulären Miller-Codierung von Sequenzen des Typs (c) mit weniger als 6 Einsen zur regulären Xerxes-Codierung zurückkehrt. Zusätzlich zur Löschung des Puffers 232 wird das O-Paritälssignal P(O) (Fig. 10P) sowie das am Ausgang Qdes Null-Paritätsdetektors erzeugte inverse Signal P(O) zur Codierung in der Schaltung nach F i g. 9 ausgenutzt wird.

Ein 1-Paritätsdetektor 238, welcher ebenfalls ein JK-

Flip-Flop cres Typs 74 109 der Firma Texas Instruments sein kann, arbeitet ebenso wie der durch das //(-Flip-Flop 66 gebildete Paritätsdetektor im Sinne der Erzeug"ng eines l-Haritätssignals P(I) (Fig. [OR) an einem Ausgang 0 sowie eines inversen Signals P(I) an einem Ausgang Q. Das inverse 1-Paritätssignal P(I) wird zur Codierung in der Schaltung nach F i g. 9 benutzt.

Ein Inverter 240 dient zur Invertierung des Signals Xk + ι zur Erzeugung des inversen Signals x~k + ι zur Verwendung bei der Codierung in der Schaltung nach Fig.9.

Die Codierschaltung nach Fig.9 arbeitet entsprechend der Codierschaltung nach F i g. 4 mit den von der Schaltung nach Fig.8 erzeugten Signalen. In diesem Falle werden Freigabe-UND-Gatter 242 und 244 durch die Taktimpulse Φ\ und Φ 2 in entsprechenden wechselseitig inklusiven Teilen a und b einer Bit-Zelle wirksamgeschaltet, um die miteinander zusammenhängenden Signale a; und bk zu erzeugen, welche über ein ODER-Gaiiei 246 in einen Eingang D eines D-Fiip-Flops eingegeben werden, aus dem sie durch die Taklimpulse der Frequenz 2F(F ig. lOB) sukzessive ausgetaktet werden. Dadurch liegt das Signal am Ausgang Q des D-Flip-Flops 248 um ein halbes Bit hinter dem Eingangssignal im Zeitpunkt der Taktung. Somit ist das Ausgangssignal am Ausgang Q im Zeitpunkt der Codierung von at gleich bk - ι.

Wie im Falle des Codierers nach Fig.4 werden Einsen normalerweise gemäß der Standard-Miller-Code durch Signalsprünge in Zellenmitte vodiert, d. h., bk = I. jo Die normale Codierung erfolgt über ein UND-Gatter 244, das eine 1 erzeugt, wenn es durch einen Taktimpuls Φ 2 wirksamgeschaltet wird, x* = 1, wenn das dritte Eingangssignal ebenfalls 1 ist. Das dritte Eingangssignal wird von einem ODER-Gatter 250 geliefert. Dieses erhält zwei Eingangssignale, nämlich eines von einem ODER-Gatter 252 und ein weiteres von einem UND-Gaüer 254. Das ODER-Gsttcr 252 spricht auf das Signal P(O) oder G an, um eine 1 zu erzeugen, welche das Gatter 244 über das ODER-Gatter 250 wirksamschaltet. Wenn P(O) 1 ist, so ist die Sequenz von Einsen vom Typ (a), welche gemäß dem normalen Miller-Format codiert wird. Ist C 1, so ist die Sequenz von Einsen vom Typ (c) jedoch kleiner als 6, so daß dann die Codierung gemäß über das ODER-Gatter 256 im Sinne der Wirksamschaliung des UND-Gatters 242 zur Codierung einer 0 durch einen Signalsprung a; am Zelienrand, wenn Xk 0 ist, mit Ausnahme des Falles, wenn ein Signalsprung in Zellenmitte zur Codierung einer nächstvorangehenden 1 folgt. Gemäß dem Xerxes-Formal wird am Beginn der ungeraden Paritäten von Einsen von Paaren von Einsen von Sequenzen von Einsen bei Typs (b) oder (c) ebenfalls ein Signalsprun.g am Zellenrand hervorgerufen, mit

ίο Ausnahme des Falles, in dem die Möglichkeit zur Vorausschau nicht überschritten wird und die Sequenz im Einsatz als vom Typ (c) bestimmt werden kann. Diese Codierung erfolgt über UND-Gatter 260 und 262. Das UND-Gatter 260 wird durch das Signal P(I) wirksamgeschaltet, das I ist, wenn die zu codierende I die ungerade I eines Paars ist. Das UND-Gatter 262 erzeugt lediglich dann eine 1 am Ausgang, wenn erstens P(O) I ist, wodurch eine Sequenz des Typs (b) oder (c) angezeigt wird, wenn zweitens xt und drittens .v* ♦ ι beide 1 sind, wodurch ein Paar von aufeinanderfolgenden Einsen angezeigt wird, und wenn viertens C 1 ist, wodurch angezeigt wird, daß es sich innerhalb der Möglichkeit der Vorausschau nicht um eine Sequenz des Typs (c) handelt. Unter diesen Bedingungen erzeugt daher ein Ausgangssignal t des UND-Gatters 262 für ungerade Einsen ein Ausgangssignai I des UND-Gatters 260. Dieses Ausgangssignal bewirkt über das UND-Gatter 260, das ODER-Gatter 256 und das UND-Gatter 242, das a* gleich 1 wird und damit ein Signalsprung am Zellenrand erzeugt wird.

Die Signalsprünge im Ausgangssignal werden durch ein y^-Flip-Flop 264 erzeugt, das durch einen Schaltkreis des Typs 74 109 der Firma Texas Instruments gebildet werden kann. Die Signalsprünge treten bei jedem )5 Taktimpuls der Frequenz 2Fauf, wenn der Ausgang Q des D-Flip-Flops 248 1 ist, wodurch ein Ausgangssignal gemäß Fig. 1OS erzeugt wird. Fig. IOT zeigt, wie das gleiche Signal getrtiiß dem Xcrxes-Fonnai codiert wird, wenn die Fähigkeit der Vorausschau lediglich 1 ist. Dies ist für den Codierer nach F i g. 4 und bei der gesperrten Puffer 232 der Schaltung nach F i g. 8 der Fall, wobei für den letzteren Fall G gleich 0 (unterdrückt) ist. Es ist darauf hinzuweisen, daß bei erweiterter Fähigkeit der Vorausschau (Fig. 10T) 2.57zwischen Signalsprüt >je

dem Standard-Miller-Code erfolgt. Der einzige andere 45 vorhanden sind, während die Signalsprünge sonst nicht

Fall, in dem eine Eins durch einen Signalsprung in Zellenmitte zu codieren ist, ist derjenige, wenn die 1 die letzte einer Sequenz von Einsen des Typs (c) ist. Dies wird durch das U N D-Gatter 254 festgestellt. Dies ist der Fall, wenn erstens P(O) 1 ist, wodurch eine Sequenz des Typs (b) oder (c) angezeigt wird, wenn zweitens P(I) ist, wodurch angezeigt wird, daß eine ungerade 1 codiert wird, und wenn drittens Xk + 1 1 ist, wodurch angezeigt wird, daß das nächste Bit »ine O ist.

mehr als 2Tauseinanderliegen (Fig. 10S), wodurch die Anforderungen an die Bandbreite reduz.iert werden.

Wie im Falle des Codierers nach Fig.4 können die verschiedenen Flip-Flops und Schieberegister der Schaltungen nach den F i g. 8 und 9 am Beginn der Codierung durch einen Rücksetzimpuls Tgelöscht werden. Anstelle der vorstehend beschriebenen, auf der Basis des gleichen Codes arbeitenden Codierungs- und Decodierungsschaltungen können für die gleichen Zwecke

Ebenso wie im Falle des Codierers nach Fig.4 wer- 55 natürlich auch andere spezielle Schaltungen verwendet

den Nullen normalerweise gemäß dem Standard-Miller-Code durch einen Signalsprung am Zellenrad codiert, d. h» a* = 1. Die normale Codierung erfolgt über das UND-Gatter 242, das bei Wirksamschaltung durch einen Taktimpuls Φ eine 1 erzeugt, und durch ein Ausgangssigna! gleich 1 eines ODER-Gatters 256. Dieses ODER-Gatter 256 erzeugt an seinem Ausgang eine solche Eins, wenn das Ausgangssignai eines NOR-Gatters 258 1 ist. Die Eingangssignale dieses NOR-Gatters werden. Darüber hinaus können im Rahmen der Erfindung auch andere Code-Formate benutzt werden. Hinsichtlich der O-Parität macht es lediglich einen geringen Unterschied, ob die steuernde Parität ungerade oder b0 gerade ist. da sich eine Unausgeglichenheit solange nicht akkumulieren kann, als ein vorgegebener Paritätswert zur Steuerung der Codierung zwecks Unterscheidung von Sequenzen des Typs (a) von Sequenzen der Typen (b) und (c) benutzt wird. Wird zur Identifizierung

sind das Bit-Signal x_k und das Signal am Ausgang Q des 65 von Sequenzen des Typs (b) und (c) anstelle einer gera-

D-Fiip-Fiops 248, wobei das letztgenannte Ausgangssi- den Parität eine ungerade Parität benutzt, so werden

gnal im Zeitpunkt der Codierung von a_k gleich b_k - 1 ist. unterschiedliche Sequenzen durch die speziellen Xer-

Daher wird das Ausgangssignal des NOR-Gatters 258 xes-Regeln identifiziert und codiert, wobei jedoch das

29

gleiche Decodierungssystem die ursprünglichen Daten genau decodiert.

Zusammenfassend festgestellt sieht die Erfindung ein Verfahren und eine Anordnung vor. hinsichtlich derer eine Datenfolgt ^;.n binärer serieller Form als eine Verknüpfung einer Vielzahl von Typen von Sequenzen betrachtet wird, von denen einige eine Gleichspannungs-Ungenauigkeit hervorrufen können, wenn das Miller-Code-Format gemäß der US-PS 31 08 2bl verwendet wird. Erfindungsgemäß wird im Einsatz jeder Sequenz von Einsen bestimmt, ob die Sequenz von der Sorte ist oder nicht, welche zu einer Gieichspannungsungenauigkeit führen kann. Als Funktion dieser Bestimmung eriolgt im Einsatz der Sequenz eine Kompensation, um jede Gleichspannungskomponente zu eliminieren.

Dies wird vorzugsweise dadurch erreicht, daß Sequenzen des Typs (b) oder (c) durch Erzeugung eines einzigen Signalsprungs am Zellenrand für die erste Eins eines Paars von Einsen ohne Signalsprung für die zweite Eins codiert werden. Gemäß einer Ausführungsform der Erfindung kann durch Vorausschau um eine begrenzte Anzahl von Werten am Beginn festgelegt werden, ob eine spezielle Sequenz von Einsen innerhalb der Grenze endet oder nicht und von der Sorte ist. welche bei normaler Miller-Übertragung keine Gleichspannungskomponente im Übertragungssignal erzeugt, wobei dann sogar die gesamte Sequenz normal codiert wird.

Hiereu 7 Blatt Zeichnungen
JO

35

40

55

Claims (5)

Patentansprüche:

1. Schaltungsanordnung zur Eliminierung von effektiven Gleichspannungskomponenten in einem selbsttaktenden Übertragungssystem zur sequentiellen Übertragung von binären Datenbits in aufeinanderfolgenden getakteten Bit-Zeilen eines Übertragungskanals, in der logische erste Bit-Werte normalerweise als Signalsprünge, welche relativ früh in den entsprechenden Bit-Zellen auftreten, und logische zweite Bit-Werte normalerweise als Signalsprünge, welche relativ spät in entsprechenden Bit-Zellen auftreten, übertragen werden, und in der jeder relativ früh in einer Bit-Zelle auftretende Signalsprung, der auf einen in der nächstfolgenden Bit-Zelle relativ spät auftretenden Signalsprung folgt, unterdrückt wird, gekennzeichnet durch einen Codierer

mit einer ersten, auf die ersten Bit-Werte ansprechende Anzeigeschaltung (64) zur Zählung der Anzahl der ersten Bit-Werte in Form einer Modulo-2-Zählung sowie zur Erzeugung eines ersten Anzeigesignals beim Einsatz einer auf einen ersten Bit-Wert folgenden Sequenz von zweiten Bit-Wenen, wenn die Anzahl von ersten Bit-Werten gleich einer vorgegebenen Parität ist, die jeder derartige Sequenz anzeigt, welche bei normaler Übertragung zur Erzeugung einer Gleichspannungskomponente im übertragenen Signal führen kann.

mit einer «.uf Bit-Werte ansprechenden Anzeigeschaltung (66) zur Erzeugung eines zweiten Anzeigesignals, das anzeigt, ob die Anzahl der in jeder derartigen Sequenz vor einem laufenden Bit auftretenden zweiten Bit-Werte ungerade oder gerade ist, und

mit einer auf das erste und das zweite Anzeigesignal, das laufende Bit und das nächstfolgende Bit ansprechende Signalsprung-Modifizierschaltung zur Modifizierung der normalen Übertragung von Signal-Sprüngen ab dem Einsatz einer derartigen Sequenz zwecks Eliminicrung von Gleichspannungskomponenten.

2. Anordnung nach Anspruch I. dadurch gekennzeichnet, daß die Signalsprung-Modifizierungsschal- αί lung (74, 78) die Übertragung von .Signalsprüngen modifiziert, um einen einzigen, jedem Paar von/weiten Bit-Werten einer solchen Sequenz, in welcher der erste Bit-Wert des Paars ein ungerader zweiter Bit-Wert ist. zugeordneten Signalsprung zu bilden. und daß der einzige Signalsprung für den ersten Bit-Wert relativ früh in der entsprechenden Bit-Zelle übertragen wird.

3. Schaltungsanordnung nach Anspruch 1 und/ oder 2. gekennzeichnet durch einen auf übertragene Signalsprünge ansprechenden Decoder zur Anzeige der Bit-Werte der übertragenen Biniirdaten, welcher folgende Komponenten aufweist:

eine auf übertragene Signalspriinge· ansprechende .SuH-hroiiiviiioiissdiulliiu).' (42) zur Ir/cii^ini}: von wi IdI /ollen Intervalle ideniili/iiTciuleM A-itlaktsi gnalen,

cine auf die übertragene· Sigiialsprüngc will die· Zeiltaklsignalc ansprechende Detektorschaltung (148, ΙΪ4, 172) /ur Erzeugung von Signalsprung-Idcntifi- tr. zierungssignalen, welche empfangene .Signalsprünge aK relativ früh oder relativ spät in einsprechenden Hi! -/.eilen identifizieren, und

eine Bit-Wert-Erkennungsschaltung (174 bis 188), welche auf die Signalsprung-Identifzierungssignale anspricht und eine Bit-Zelle unter den Bedingungen

(a) ein relativ später Signalsprung für die entsprechende Zelle,

(b) ein relativ früher Signalsprung für die nächstfolgende Zelle vorhanden ist, und

(c) kein Signalsprung für die entsprechend·; Zelle, wobei kein relativ später Signalsprung für die nächstvorhergehende Zelle vorhanden war,

als im zweiten Bit-Wert befindlich, und alle anderen Zellen als im ersten-Bit-Wert befindlich bestimmt.

4. Selbsttaktendes Verfahren zur Eliminierung von effektiven Gleichspannungskomponenten für die sequentielle Übertragung binärer Datenbits in aufeinanderfolgenden getakteten Bit-Zellen eines Übertragungskanals, bei dem logische erste Bit-Werte normalerweise als Signalsprünge, welche relativ früh in den entsprechenden Bit-Zellen auftreten, und logische zweite Bit-Werte normalerweise als Signalsprünge, welche relativ spät in entsprechenden Bit-Zellen auftreten, übertragen werden, und bei dem jeder relativ früh in einer Bit-Zelle auftrcnde Signalsprung, der auf einen in der nächstvorhergehenden Bn-ZeIIe relativ spät auftretenden Signalsprung folgt, unterdrückt wird, dadurch gekennzeichnet, daß für eine Codierung der Einsatz einer auf einen ersten Bit-Wert folgenden Sequenz von zweiten Bit-Werten, welche bei normaler Übertragung eine Gleichspannungskomponente in das übertragene Signal einführen kann, durch eine Modulo-2-Zählung der Anzahl von ersten Bit-Werten bestimmt und ein erstes Anzeigesignal erzeugt wird, wenn die Anzahl gleich einer vorgegebenen eine solche Sequenz bestimmenden Parität ist. als Funktion der Bit-Werte durch ein zweites Anzeigesignal angezeigt wird, ob die Anzah! von /reiten Bit-Werten in einer derartigen Sequenz vor einem laufenden Bit ungerade oder gerade ist. und als Funktion des ersten und des zweiten Anzeigesignals, eines laufenden Bits und des nächstfolgenden Bits die Übertragung von Signalsprüngen vom Einsatz einer solchen Sequenz an zwecks Eliminierung von Gleichspannungskomponenten modifziert wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Übertragung von Signalsprüngen modifiziert wird, um einen einzigen, jedem Paar von zweiten Bit-Werten einer solchen Sequenz, in welcher der erste Bit-Wert des Paars ein ungerader zweiter Bit-Wert ist. zugeordneten Signalsprung zu erzeugen, und daß der einzige Signalsprung für den ersten Bit-Wert des Paars relativ früh in der entsprechenden Bit-Zelle übertragen wird.

(3. Verfahren nach Anspruch 4 und/oder 5,dadurch gekennzeichnet, daß das übertragene Signal durch Ableitung von Zcittaktsigr.alcn aus den übertragenen Daten-Signalspriingen zur Identifizierung von Hil-A-llcn-IntervalU-n decodieri wird dal} Signalsprniig-Uleiilifi/ieruiigssigiiaU· erzeugt werden, wel ehe empfangene Signalspriingv ;ils rclali\ Irüh oder reliiliv spill in einsprechenden liit Allen ideiiiili/ieren. und daß aus den Signalspruiig-klentil'i/k·! uiigs-Signalen eine Bit-Zelle unter den Bedingungen

(a) ein relativ spater Signalsprung fiir die entsprechende Zelle.

(b) ein relativ früher Signalsprung für die entsprechende Zelle, wobei kein Signalsprung für die nächstfolgende Zelle vorhanden ist.

(c) kein Signalsprung für die entsprechende Zelle, wobei kein relativ später Signalsprung für die nächstvorhergehende Zelle vorhanden war,