DE2705779B2 - Wiederholer für den Empfang und die Übertragung von Daten - Google Patents

Description

Die Erfindung betrifft einen Wiederholer zum Empfang und Senden von Datensignalen, die Daten darstellen, die in einem selbsttaktenden Code codiert sind, mit Takterzeugungsvorrichtungen und mit Zeitregenerierungsvorrichtungen, die Zeitsteuersignale von den empfangenen Daten ableiten, und mit Decodiervorrichtungen, die mit der genannten Zeitregenerierungsvorrichtung verbunden sind und decodierte Datensignale liefern, die die empfangenen Daten in decodierter Form darstellen.
Wiederholer der vorgenannten Art werden in Datenverarbeitungssystemen verwendet, in denen Daten zwischen einer zentralen Verarbeitungsanlage und dieser zugeordneten Terminalen übertragen werden. In einem speziellen Anwendungsgebiet können die Terminale elektronische Registrierkassen oder Verkaufsterminale in einem Handelsgeschäft sein.

In einem aus der GB-PS 1154 969 bekannten Wiederholer der vorangehend genannten Art werden Impulszüge von den empfangenen Signalen abgeleitet und zwei Zweigen eines Filterkreises zugeleitet, von denen der eine Zweig einen Kristallschwinger und der andere Zweig einen Kompensationskondensator enthält. Der Ausgang des Filterkreises wird zur Steuerung von Taktimpulsen verwendet, die zusammen mit den Impulszügen verwendet werden, um Ausgangssignale

für die Übertragung abzuleiten.

Dieser bekannte Wiederholer weist den Nachteil auf, daß am Eingang des Wiederholers auftretende Störungen ein ungenaues Arbeiten des Wiederholers bewirken.

so Aus der DE-OS 14 62 861 ist zwar bereits ein Übertragungssystem gemäß der eingangs genannten Art bekannt, in dem die vorgenannten Nachteile nicht auftreten. Da in diesem System keine Speichermittel vorgesehen sind, können jedoch unvollständige Informationen, die beispielsweise an einem Informationsende Fehlstellen aufweisen, im nachfolgenden Empfänger fehlerhafte Verarbeitungsvorgänge einleiten.

Aufgabe der Erfindung ist es deshalb, einen Wiederholer der eingangs genannten Art so aufzubauen, daß eine fehlerfreie Arbeitsweise und eine hohe Störsicherheit erreicht werden. Zur Lösung dieser Aufgabe sieht deshalb die Erfindung Zeitspeichervorrichtungen vor, die durch die genannten Zeitsteuersignale gesteuert werden, um die decodierten Datensignale zu speichern; Detektorvorrichtungen, die mit den genannten Zeitspeichervorrichtungen verbunden sind und in Reaktion auf die Erkennung eines vorbestimmten Musters in den gespeicherten Daten ein

Befähigungssignal erzeugen; Codiervorrichtungen, die mit den Zeitspeichervorrichtungen und den Taktsignalerzeugungsvorrichtungen verbunden sind, so daß das Befähigungssignal in der Lage ist, die Zeitspeichervorrichtungen unter dem Einfluß der genannten Taktsignale wirksam zu machen, um die genannten decodierten Datensignale der Codiervorrichtung zur Codierung in einem Selbsttaktcode und zur anschließenden Übertragung zuzuführen.

Bei dem erfindungsgemäßen Wiederholer wird eine Übertragung nicht begonnen, bevor das Vorhandensein von Eingangszeichen durch die Erkennung eines vorbestimmten Datenmusters bestätigt wird, so daß ein hoher Grad an Störunempfindlichkeit und Funktionssicherheit erreicht wird.

Die Erfindung wird im folgenden anhand eines Beispiels beschrieben, wobei bezug auf die zugehörigen Zeichnungen genommen wird. In diesen zeigt

F i g. 1 ein vereinfachtes Blockschaltbild eines Datenkommunikationssystems,

F i g. 2 ein Blockschaltbild eines Wiederholers, der in dem Datenkommunikationssystem gemäß F i g. 1 verwendet wird,

Fig.3(A) bis 3(P) verschiedene Wellenformen zur Erläuterung der Arbeitsweise des Wiederholers gemäß Fig. 2,

Fig.4 die Schaltung eines Empfangsteils in dem Wiederholer gemäß F i g. 2,

F i g. 5A und 5B bilden zusammen ein Blockschaltbild, das die wesentlichen Teile des Wiederholers gemäß F i g. 2 in detaillierterer Form zeigt und

Fig.6 eine Schaltung eines Übertragungsteils des Wiederholers gemäß F i g. 2.

Zunächst wird auf F i g. 1 Bezug genommen, in der ein vereinfachtes Blockschaltbild gezeigt ist, das ein Kommunikationssystem mit einer typischen Terminalkonfiguration darstellt Die Terminale 102,104,106 und 108 sind örtlich an verschiedenen Stellen angeordnet und von einer Zentralverarbeitungseinheit 110 getrennt. Die Terminale können elektronische Registrierkassen, elektronische Nachrichtenübertragungsgeräte oder periphere Vorrichtungen sein, die in der Lage sind, digitale Informationen zu erzeugen und Informationen an die Zentralverarbeitungseinheit zu senden und von dieser zu empfangen, wobei die Übertragung über eine Kommunikationsleitung erfolgt. Die Anzahl der Terminale oder peripheren Stellen ist nur beispielhaft zu verstehen, so daß jede andere gewünschte Anzahl von Terminalen mit der Zentralverarbeitungseinheit verbunden werden können. Ein asynchroner Eingangskanal 112 überträgt in intermittierender Weise Daten, die in den verschiedenen Terminalstellen erzeugt wurden und koppelt diese von einer gemeinsamen Sammelleitung 114 an die Zentralverarbeitungseinheit, nachdem eine entsprechende Korrekturzeitsteuerung vorgenommen wurde. Ein synchroner Ausgangskanal 116 überträgt Daten, die in der Zentralverarbeitungseinheit 110 erzeugt wurden zu den Terminalen, nachdem diese ebenfalls zeitlich regeneriert wurden. Jeder Kanal enthält einen Zeitsteuerregenerierkreis zur Taktregenerierung der an, ;elegten Daten und zur Rückübertragung der Daten entweder an die Zentralverarbeitungseinheit 110 oder an ein gekennzeichnetes Terminal. Der Zeitregenerierkreis wirkt als Wiederholer, der in dem Eingangskanal 112 asynchrone Daten und in dem Ausgangskanal 116 synchrone Daten mit einer vorbestimmten Folge, z. B. mit 1,25 Megabit, empfängt. Der Zeitregenerierkreis des Ausgangssignals 116 enthält einen Synchrondigitalphasc-nsperrschleifenwiederholungszeitregenerierkreis 124 und sein zugeordneter Empfänger 126 und Sender 128 werden nicht im Detail im Zusammenhang mit dieser Beschreibung erläutert. Grundsätzlich ist es so, daß der Ausgangskanal 116 die von der Zentraleinheit kommenden Daten zu den Terminalen in einem phasenmodulierten Code (dieser wird manchmal als »Manchester-Code« bezeichnet) zurücksendet und die fortlaufend empfangenen Daten

ίο dabei synchronisiert

Der Eingangskanal 112, der im einzelnen später beschrieben wird, empfängt, wiederholt und bewirkt eine Zurückübertragung der 40-bitphasenmodulierten codierten Zeichen (einschließlich von Vorlaufzeichen und Synchronisationszeichen) asynchron in 40:100 Mikrosekundenzeichenintervallen mit 1,25 Megabits über eine verdrillte Übertragungsleitung. Selbstverständlich können im Rahmen der Erfindung auch andere Zeichenwortlängen und Zeitintervalle verwendet werden, jedoch sind die vorangehend erwähnten Zeichenformate üblich für kommerzielle Systeme.

Im folgenden wird auf F i g. 2 Bezug genommen, in der ein Wiederholer gezeigt ist, der in der Übertragungsleitung zwischen einer Vielzahl von Terminalen und der Datenverarbeitungseinheit angeordnet ist, um Eingangsdaten zu der Datenverarbeitungseinheit zu koppeln. Daten mit einer geeigneten Übertragungsfrequenz, z. B. 1,5 Mega-Hertz von den Datenterminalen v/erden über eine Übertragungsleitung 114 an einen Amplitudengleichmacherkreis 200 angelegt, der später im Zusammenhang mit F i g. 4 im einzelnen beschrieben wird. Die empfangenen Daten, die in einem Phasenmodulationscode vorliegen, können beispielsweise eine Reihe von 40 Bitzeichen mit einer 32-Mikrosekunden-Dauer in 40 :100 Mikrosekundenintervallen asynchron vorliegen. In einem Phasenmodulationscode wird eine »1« durch einen Übergang von einem niedrigen Pegel zu einem hohen Pegel und eine »0« durch einen Übergang von einem hohen Pegel zu einem niedrigen Pegel dargestellt. Das Datenformat wird manchmal als Start-/Stopzeichenasynchronismus bezeichnet. Der Kreis 200 kompensiert die Frequenzdämpfungscharakteristik der Übertragungsleitung und enthält ein Tiefpaßfilter zur Reduzierung der Hochfrequenzstörungen. Der Kreis 200 ist mit einem Vergleicher 202 verbunden, der einen Nullübergangsdetektor enthält, in dem ein O-Volt-Bezugspegel verwendet wird und ein Ausgang vorgesehen ist, der schaltet, wenn das bipolare Eingangssignal von dem Kreis 200 im Bereich von einigen Millivolts den Nullreferenzwert durchschreitet. Der Vergleichereingang ist vorzugsweise vorgespannt und eine Kompensierung von Unterschieden in dem logischen Pegel zwischen dem Veirgleicherausgang und der TTL-Logik (Transistor-Transistor-Logik), die mit dem Ausgang verbunden ist, zu kompensieren und um ein Sperrsignalschwellenwertpegel zu erzeugen zur Immunität gegen Hintergrundstörungen.

Die Taktwiedergewinnungstechnik weist während der Operation folgende Schritte auf: Decodierung der ankommenden Datensignale, Erkennen eines Vorlaufes und eines Synchronisationszeichens von einer vorbestimmten Anzahl von Datenbits, Herunterteilen einer örtlichen Oszillatorfrequenz zur Bildung eines Wiedergewinnungstaktes, Zurückcodierung der Daten mit dem Wiedergewinnungstakt, wenn das Synchronisationszeichen festgestellt ist und Zurückübertragung der Daten innerhalb des Wiedergewinnungstaktes.

Der Ausgang des Vergleichers 202 wird durch einen

Differentiator 204 geteilt, der Ausgang des Differentiators enthält einen monostabilen Multivibrator in Form einer Triggerimpulskoinzidenz mit den Null-Übergängen zur Triggerung eines digitalen implementierten nichtretriggerbaren monostabilen Multivibrators 206, der ³/4-Bit(60O Nanosekunden) Ausgangsimpulsperioden aufweist, wobei die Impulsperiode ausreichend ist, um die nichtsignifikanten Übergänge der phasenmodulierten decodierten Daten auszublenden.

Der Datenausgang des Vergleichers 202 wird durch einen Decodierer 208 decodiert durch Probeimpulse am Vergleicherausgang in Form der Führungskante der jeweiligen Ausgangsimpulse des Multivibrators 206. Die decodierten Daten werden von dem Decodierer 208 in ein 16-Bit-Schieberegister 210 getaktet, wobei der Multivibrator 206 an seinem Ausgang die Datentaktsignale liefert. Das Schieberegister 210 erzeugt ein Zählbefähigungssignal, wenn 12 Bits von der Information in diesem gespeichert sind, so daß die 12 Bits ein vorbestimmtes Muster, bestehend aus 4 Bits für den Vorlauf und einem 8-Bitsynchronisationszeichen, darstellen. Der Vorlauf kann z. B. aus »allen Einsen« oder alternativ aus »allen Nullen« bestehen, während die Synchronisationszeichen ein alternierendes Signal 01010101 darstellen können. Wenn der Vorlauf und die Synchronisationszeichen erkannt sind, wird das Zählerbefähigungssignal von dem Teilernetzwerk 218 erzeugt. Die Daten in dem Schieberegister 210 werden dann geprüft, um festzustellen, ob die Anwesenheit von gültigen Synchronisationszeichen, d. h. korrekten Synchronisationszeichen, denen korrekte Vorlaufdaten vorangehen, feststellbar ist. Mit der Wirksammachung zeigt der Synchronisationsdetektor 212 das Vorhandensein von Synchronisationsdaten an und die Befähigung des Senders. Der 20-Megahertz-Geräteoszillator 215 ist mit einem Teilerkreis 218 verbunden, so daß eine Teilung durch 8 und eine Teilung durch 16 möglich ist. Der Teilerkreis 218 wird wirksam gemacht durch ein nicht gezeigtes Zählerbefähigungsflipflop in Reaktion auf die Feststellung eines Synchronisationszeichens durch den Synchronisationsdetektor 212. Das von dem Zählerbefähigungsflipflop abgeleitete Zählerbefähigungssignal wird ebenfalls an einen 44-Bit-Zähler 216 angelegt, der 44 Bits zählt und dann den Sender 222 sperrt. Da die Zeichenlänge kleiner als 44 Bits ist, ermöglicht der 44-Bit-Zähler in entsprechender Weise eine sichere Rückübertragung von kompletten Zeichen. Das 16-Teiler-Rücktaktungssignal vom Teiler 218 bewirkt die Arbeitsweise des Schieberegisters 210, so daß Daten in dieses geschoben werden können und die Taktung der Daten in den Codierer 220 erfolgen kann. Am Codierer 220 werden die Daten sowohl wieder codiert als auch erneut in dem Phasenmodulationscode getaktet, wenn sie dem Sender 222 zur Übertragung an die Zentraleinheit über eine Leitung 223 zugeleitet werden. Selbstverständlich können Daten, die in einem anderen Code codiert sind, in den Originalcode zurückcodiert werden.

Wie vorangehend bereits beschrieben wurde, weisen die Daten ein AN-/AUS-Zeichensynchronformat auf, da zur Übertragung die Übertragungstreiber während der Intervalle, in denen keine Datenübertragung stattfindet, durcli ein von dem Synchrondetektor 212 und dem 44-Bitzäliler 216 abgeleiteten Signal ausgeschaltet werden. Wenn die zurückcodierten Daten zur Übertragung bereit sind, beginnt der 44-Bit-Zähler 216 zu zählen bis die Zählung von 44 erreicht ist, worauf der Sender 222 gesperrt wird. Die Daten von dem Sender 222 werden auf die Übertragungsleitung 223 gegeben.

Es folgt nun die Beschreibung der Wellenformen in F i g. 3(A) bis 3(P), die verschiedene Formen während der Operation des Wiederholerkreises gemäß F i g. 2 darstellen. F i g. 3(A) zeigt die uncodierten Datenpegel für einen entfernten (nicht gezeigten) Sender, wobei mindestens 4 (8 sind dargestellt) logische »Einsen« in dem Vorlauf zur Definierung des Vorlaufs der Synchronisationszeichen vorhanden sind. F i g. 3(B)

ίο zeigt die Daten von F i g. 3(A), die verzögert sind, wie sie vor der Codierung am Sender vorliegen. Die tatsächliche Phasenmodulationscodierung, wie sie in Fig.3(C) gezeigt ist, enthält die signifikanten Übergänge und die nichtsignifikanten Übergänge. Fig.3(D) zeigt die codierten Daten von Fig.3(C) nach der Verstärkung zur Übertragung über den Kanal und wie sie über die Übertragungsleitung 114 empfangen werden. Fig.3(E) zeigt die Signale am Empfängervergleicher 202-Ausgang in gedämpfter und invertierter Form der empfangenen Signale. Fig.3(F) zeigt die Ausgangssignale des Differentiators 204, die Spannungsspitzen bei einem jeden Null-Übergang aufweisen. Fig.3(G) zeigt die Ausgangsimpulse am Multivibrator 206, die die Datentaktsignale darstellen. Da der Multivibrator 206 nicht zurücktriggerbar durch die nichtsignifikanten Übergänge ist, die jeweils kurz vor dem 600-Nanosekunden-Zeitimpuls auftreten, werden die nichtsignifikanten Übergänge ausgetastet. Dies ist durch einen Vergleich der Wellenform 3(C)m\t der Weilenform 3(G) ersichtlich. Die decodierten Daten sind in der Wellenform 3(H) gezeigt. Diese Wellenform ist etwas von der Wellenform gemäß 3(B) verzögert. Wenn der Synchronisationsdetektor 212 die 4-Bit-Vorlaufdaten und die 9-Bit-Synchronisationsdaten erkennt, wird die Ausgangswellenform gemäß Fig.3(1) von diesem gekoppelt, was durch die Erkennung einer exakten 12-Bit-Vorlauf- und Synchronisationszeichenreihe im Schieberegister 210 dargestellt wird. Das Zählbefähigungssignal 3(J) wird erzeugt in Beantwortung einer gültigen Synchronisationszeichenerkennung. Somit bewirkt die Decodierung einer korrekten vorbestimmten Anzahl und Sequenz aus Datenbits (Vorlaufdaten und Synchronisationsdaten) die Erzeugung des Befähigungssignals. Das Zählerbefähigungssignal 3(J) schaltet den Teilerkreis 218 ein (F i g. 3(K)), wodurch die Eintaktung der Daten in das Schieberegister und in den Codierer 220 erfolgt (Fig.3(L)). Die Wellenform ist scharf begrenzt und im wesentlichen frei von Störungen, da sie neu erzeugt wurde und nicht durch die Übertragungsleitung verzerrt ist. Die wiedercodierten Daten, die in F i g. 3(M) gezeigt sind, werden vom Codierer 220 übertragen bis durch den Zähler 216 die 44-Bit-Zählung crrcichi wird, was in der Wellenform gemäß Fig.3(N) angedeutet ist. Dadurch wird der Sender abgeschaltet. Die Wellenform gemäß Fig.3(0) zeigt die codierte Information von Fig.3(M) nach der Verstärkung durch den Sender, Synchronisationsfehler und Störungen werden somil wirksam durch das erfindungsgemäße System eliminiert. F i g. 3(P) zeigt eine typische Eingangswellenform, die in der Zentraleinheit oder in einem anderen Wiederholer nach der Zurückübertragung der erster 40-Bit-Zeichen erscheint, wenn der Wiederholer in einer Mehrfach-Terminalvorrichtung arbeitet.

In Fig.4 ist ein geeigneter Entzerrer 200 und Vergleicher 202 im Detail dargestellt. Die Datensignale von der Leitung 301 von der peripheren Vorrichtung werden über einen von zwei Übertragern 300 und 302 eine von den Hauptkommunikationsleitungen und eine

Zweigleitung, falls gewünscht, zu dem Empfänger übertragen. Die internen Abschlüsse sind so gewählt, daß eine Anpassung an die charakteristische Impedanz der Leitung mit oder ohne Verzweigung erreicht wird. Die übertragergekoppelten Dateneingangssignale werden in einem Transistoremitterfolger 304 gepuffert und kapazitiv mit einem Bandpaßfilter 206 gekoppelt. Dioden 308 und 310 bilden einen Schutz für den Vergleicher 312. Der Eingang des Vergleichers 312 ist durch den Widerstand 315 vorgespannt, um einen Schwellenwertpegel zu bilden, so daß eine exakte Anpassung des Vergleicherausgangssignals mit der TTL-Logik erfolgt. Der Referenzeingangsvergleicher 312 ist über den Widerstand 314 geerdet, wodurch der Nullübergangsdetektorschwellenwert für den bipolaren Eingang gebildet wird. Der Ausgang des Vergleichers ist über eine Leitung 316 mit dem Differentiator 204 verbunden.

Im folgenden wird auf die Fig.5(A) und 5(B) Bezug genommen, in denen eine detaillierte Schaltung des Wiederholerkreises gemäß Fig.2 gezeigt ist. Die Kreisteile der Fig.5(A) und 5(B) werden an der gestrichelten Linie miteinander verbunden. Da eine Veränderung der Logikschaltungen möglich ist, dient die dargestellte Art lediglich als Beispiel für die Reduzierung der Anzahl der erforderlichen Komponenten.

Der Ausgang des Vergleichers 312 ist über die Leitung 316 mit dem Differentiator 204 verbunden, der ein D-Flipflop 400 enthält, welches komplementäre Ausgänge aufweist, die mit einem Paar von Invertern 402 und 404 in entsprechender Weise verbunden sind. Der Ausgang von diesen Invertern ist jeweils mit einem Eingang eines 2-Eingänge-NAND-Tores 40(5 verbunden. Der Ausgang des Vergleichers 312 ist des weiteren mit dem Decodierer 208 verbunden, der ein D-Flipflop 407 ist. Die Verbindung zu dem Flipflop 400 erfolgt über die Leitung 408. Der Ausgang des NAN D-Tores 406 ist mit einem 600 Nanosekunden nichtzurücktriggerbaren monostabilen Multivibrator 206 (one shot) verbunden. Der Multivibrator 206 besteht aus fünf D-Flipflops 410, 412, 414, 416 und 418 und einem 2-Eingänge-NAN D-Tor 420. Die Daten werden in der vorangehend beschriebenen Weise durch Testproben am Vergleicherausgang decodiert, die mit den Vorderkanten des Multivibrators 206 durch das Flipflop 407 einschließlich dem Decodierer 208 vorgenommen werden. Die decodierten Daten werden dann in das 16-Bit-Schieberegister 210 von dem Decodiererflipflop 407 getaktet durch Schiebeimpulse, die von dem Multivibratorausgang abgeleitet werden und über die Tore 421 und 423 gelangen. Das Schieberegister 210 enthält ein Paar 8-bit-Serie-zu-Parallel-Konverter 422 und 424. Das Synchronisationsdetektorsignal wird erzeugt, wenn die entsprechenden 12 Bits von Vorlauf- und Synchronisationszeichen in dem Schieberegister 210 enthalten sind. Das Synchronisationsdetektorsignal wird durch den Synchronisationsdetektor 212 erzeugt, wenn die Taktung vom Synchronisationsdetektor 212 an diesen die entsprechenden 12 Bits angelegt hat. Der Synchronisationsdetektor 212 besteht aus acht Invertern 426 bis 440. Jeder weist einen Ausgang auf, der mit einem von drei 4-Eingangstoren 442, 444 und 446 verbunden ist. Ein anderes 4-Eingangstor 448 ist direkt mit den Daten von dem Serie-zu-Parallel-Konverter 422 gekoppelt. Der Ausgang von den Toren 448 und 442 ist jeweils mit den Invertern 450 und 452 verbunden und die Ausgänge der NAND-Tore 444 und 446 sind mit dem NAND-Tor 454 verbunden. Die Ausgänge der Inverter 450 und 452 und des NAND-Tores 454 sind mit einem NAND-Tor 456 verbunden, um den Synchronisationsdetektorausgang zu bilden, wodurch die Erzeugung des Zählerbefähigungssignals bewirkt wird. Das Synchronisationsdetektorsignal wird über die Leitung 458 zu dem Zählerbefä- higungsflipflop 460 geleitet Der 20-MHz-Ausgang des Oszillators 215 wird durch den Frequenzteiler 218 auf 1,25MHz und 2,5MHz heruntergeteilt, um eine Datenverschiebung in das Schieberegister 210 zu ermöglichen, und zwar anstelle der decodierten Daten, wie vorangehend beschrieben wurde. Der Geteiltdurch-acht- und Geteilt-durch-sechzehn-Wiederholungstakt 218 enthält vier D-Flip-flops 462,464,466 und 468, von denen jedes einen binären Teilerschritt liefert. NAND-Tore 470 und 472 sind zwischen dem Flipflop 460 und den binären Teiler-zu-zwei-Flipflops 462 und 468 vorgesehen. Das Zählerbefähigungssignal ermöglicht ein Arbeiten des 44-Bit-Zählers 216 in der vorangehend beschriebenen Weise, in der eine Zählung bis 44 vorgenommen wird und die Daten für die Wiederaussendung aufbereitet werden. Der 34-Bit-Zähler 216 enthält einen 4-Bit-Zähler 476, zwei Flipflops 478 und 480 und ein Ausgangs-NAND-Tor 482. Der Codierer 220 verwendet, wie vorangehend beschrieben, die durch 16 und durch 8 dividierten Zählungen zur Wiedercodierung und Wiederholungszeit der Daten in einen Phasenmodulationscode, bevor eine Kopplung an den Sender über die Leitungen 484 mit 1,25MHz erfolgt. Der Codierer 220 ist mit dem Ausgang des Schieberegisters 210 zur Wiedercodiening verbunden und enthält ein JK-Kantentriggerflipflop 486 zur Wiedercodierung. Ein weiteres JK-Kantentriggerflipflop 488 ist mit dem Sender über eine Leitung 498 zur Übertragungsbegrenzung verbunden. Das Flipflop 486 weist Eingangstore auf, die durch ein Paar 2-Eingänge- NAND-Tore 490 und 492 und vier Eingangspuffer 494 gebildet werden. Der 20-MHz-Oszillator 215 ist mit den entsprechenden Kreisen in der vorangehend beschriebenen Weise über einen 4-Eingangspuffer 496 gekoppelt. ·

In F i g. 6 ist ein Sender 222 gezeigt, der sich für die Rückübertragung der zeitkorrigierten Daten eignet, die an diesen über die Leitungen 484 und 498 von dem Codierer 220 angelegt werden. Die zeitlich korrigierten Phasenmodulationsdaten werden über eine Leitung 484

so an den Eingangsvorspannungskreis 500 angelegt, der über einen Transistor 502 und eine Zener-Diode 506 mit dem Transistor 510 verbunden ist Der Begrenzereingang 498 ist über einen Transistor 506 und eine Diode 508 mit dem Ausgang des Transistors 510 verbunden. Nach der Pegelumkehr durch den Transistor 510 werden die zeitlich korrigierten Daten in Differentialverstärkern gepuffert, die Transistoren 512 und 514 enthalten, wonach über einen Übertrager 516 die Ankopplung zur Übertragungsleitung erfolgt Dies geschieht nach einer Ankopplung von bipolaren Treibern aus einem Paar komplementären Folgern 518 und 520. Geeignete Bezugspannungen für die Differentialverstärker werden von den gezeigten Widerständen und Dioden erzeugt.

Hierzu 7 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Wiederholer zum Empfang und Senden von Datensignalen, die Daten darstellen, die in einem selbsttaktenden Code codiert sind, mit Takterzeugungsvorrichtungen und mit Zeitregenerierungsvorrichtungen, die Zeitsteuersignale von den empfangenen Daten ableiten, und mit Decodiervorrichtungen, die mit der genannten Zeitregenerierungsvorrichtung verbunden sind und decodierte Datensignal liefern, die die empfangenen Daten in decodierter Form darstellen, gekennzeichnet durch Zeitspeichervorrichtungen (210), die durch die genannten Zeitsteuersignale gesteuert werden, um die decodierten Datensignale zu speichern; Detektorvorrichtungen (212), die mit den genannten Zeitspeichervorrichtungen (210) verbunden sin<i und in Reaktion auf die Erkennung eines vorbestimmten Musters in den gespeicherten Daten ein Befähigungssignal erzeugen; Codiervorrichtungen (220), die mit den Zeitspeichervorrichtungen (210) und den Taktsignalerzeugungsvorrichtungen (215, 218) verbunden sind, so daß das Befähigungssignal in der Lage ist, die Zeitspeichervorrichtungen (210) unter dem Einfluß der genannten Taktsignale wirksam zu machen, um die genannten decodierten Datensignale der Codiervorrichtung (220) zur Codierung in einem Selbsttaktcode und zur anschließenden Übertragung zuzuführen.

2. Wiederholer nach Anspruch 1, dadurch gekennzeichnet, daß die genannten zeitweise wirkenden Speichervorrichtungen (210) ein Schieberegister (422, 424) enthalten, das einen Eingang aufweist, an den die genannten decodierten Datensignale angelegt werden und dessen Ausgang mit den genannten Codiervorrichtungen (220) verbunden ist und daß die genannten Zeitsteuersignale, die genannten Taktsignale und das Befähigungssignal Torschaltungen (419, 421, 423) zugeleitet werden und die Torschaltungen (419, 421, 423) für das genannte Schieberegister (422, 424) Schiebeimpulse erzeugen, wobei die genannten Schiebeimpulse von den genannten Zeitsteuersignalen von der Erzeugung des Befähigungssignals abhängen und von den genannten Taktsignalen nach der Erzeugung des genannten Befähigungssignals abhängig sind.

3. Wiederholer nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß der Selbsttaktcode ein Phasenmodulationscode ist und signifikante und nichtsignifikante Übergänge aufweist und die Zeitregenerierungsvorrichtungen einen Differentiator (204) enthalten, der für jeden Übergang einen Impuls erzeugt und daß ein monostabiler Multivibrator (206) mit dem Differentiator verbunden ist und eine Ausgangsimpulsdauer aufweist, die so bemessen ist, daß der Multivibrator (206) empfindlich ist für die Impulse, die durch die signifikanten Übergänge wirksam und für die nichtsignifikanten Übergänge unwirksam ist.

4. Wiederholer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannten Datensignale in Form von Zeichen vorliegen, von denen jedes eine vorbestimmte Anzahl von Datenbits enthält, daß der Wiederholer einen Zähler (216) aufweist, der die genannten Taktsignale zählt und daß ein Sender (222) zur Übertragung der codierten Datensignale vorgesehen ist, die durch die

Codiervorrichtungen (220) codiert wurden und daß der genannte Zähler (216) durch das Befähigungssignal wirksam gemacht wird und nach dem Erreichen eines Zählwertes, der mindestens gleich mit der genannten vorbestimmten Anzahl ist, ein Steuersignal erzeugt, das den Betrieb des genannten Senders (222) unterbricht.

5. Wiederholer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das genannte Taktsignal Erzeugungsvorrichtungen enthält, in denen ein Oszillator (215) vorgesehen ist, der mit einem Frequenzteiler (218) gekoppelt ist, so daß die genannten Taktsignale erzeugt werden.