DE2907390A1 - Elektronisches maschinen-regelungs- system fuer verbrennungskraftmaschinen - Google Patents
Elektronisches maschinen-regelungs- system fuer verbrennungskraftmaschinenInfo
- Publication number
- DE2907390A1 DE2907390A1 DE19792907390 DE2907390A DE2907390A1 DE 2907390 A1 DE2907390 A1 DE 2907390A1 DE 19792907390 DE19792907390 DE 19792907390 DE 2907390 A DE2907390 A DE 2907390A DE 2907390 A1 DE2907390 A1 DE 2907390A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- signal
- output
- input
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/263—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the program execution being modifiable by physical parameters
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P5/00—Advancing or retarding ignition; Control therefor
- F02P5/04—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions
- F02P5/145—Advancing or retarding ignition; Control therefor automatically, as a function of the working conditions of the engine or vehicle or of the atmospheric conditions using electrical means
- F02P5/15—Digital data processing
- F02P5/1502—Digital data processing using one central computing unit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Output Control And Ontrol Of Special Type Engine (AREA)
- Exhaust-Gas Circulating Devices (AREA)
- Electrical Control Of Ignition Timing (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
Description
Das Taktsignal b^ von dem Knotenpunkt 806 wird ebenfalls zu
dem Eingang eines Inverters 808 geliefert, dessen Ausgang mit
dem dritten invertierten Eingang des UND-Gatters 803 verbunden ist. Ein Dekodier-Logik-Knotenpunkt 809, wie nachfolgend beschrieben,
ist über eine Leitung 810 zurück zu dem Eingangsknotenpunkt 811 verbunden und der Knotenpunkt 811 ist direkt
mit dem vierten und letzten invertierten Eingang des UND-Gatters 802 verbunden und mit dem Eingang eines Inverters 812,
dessen Ausgang direkt mit dem dritten und letzten invertierten Eingang des UND-Gatters 804 verbunden ist. Schliesslich wird
der Ausgang des UND-Gatters 802 von dem Knotenpunkt 813 abgegriffen, der direkt mit dem ersten Phasen-Takt-Bereitsetzungs-
Eingang h verbunden ist und gleichzeitig mit dem letzten ina
c
vertierten Eingang des UND-Gatters 803.
Wie oben beschrieben, ist der Ausgang des letzten signifikanten Bits des Zählers 801 mit Q^ bezeichnet, während der Ausgang
des signxfxkantesten Bits mit Q^8 bezeichnet ist, derart,
dass die Schieberegister beim Aufbau des Zählers 801 so aufgebaut sind, dass die acht nicht-invertierten Ausgänge, einer
pro Stufe des Registers oder Zählers, Q2,^ bis Q^g9 durch vertikale
gerade Linien dargestellt sind, die sich von dort nach unten erstrecken. Die invertierten Ausgänge aus jeder der Stufen
sind die Zählerausgänge Q^ bis Q^g und sind durch gerade
vertikale Linien dargestellt, die sich von dem Ausgang von Invertern 814-a bis 814-h nach unten erstrecken, wobei deren Jeweilige
Eingänge direkt mit den entsprechenden Zählerausgängen Q^y, bis Q^8 verbunden sind.
Die fünf horizontalen Linien 815a bis 815s stellen jeweils ein
logisches NOR-Gatter dar, das für Ausgangs-Dekodier-Zwecke verwendet
wird, wie nachfolgend beschrieben. Jede der horizontalen Linien 815a bis 815e ist so dargestellt, dass sie gemeinsam mit
einer stromführenden Elektrode und einer Gate-Elektrode des
entsprechenden pull-up-Transistors 816a bis 816e verbunden ist
und die gegenüberliegenden stromführenden Elektroden jedes der
909836/0694
907390
Transistoren 816a bis 816e ist gemeinsam mit einer +5 Volt-Potentialquelle
verbunden, um die notwendige Energie für die Gatter zu liefern, um die richtigen Logikpegel sicherzustellen.
Das NOR-Gatter 815d ist ein NOR-Gatter mit zwei Eingängen, dessen
Eingänge mit den Ausgängen Q73j" und Q4^- des Zählers 801 verbunden
sind, während das NOR-Gatter 815e mit zwei Eingängen
seine Eingänge mit den Zählerausgängen Q4^ und Q77 verbunden
hat. Der Ausgang der NOR-Gatter 815d und 815e bildet zwei Eingänge
für ein NOR-Gatter mit vier Eingängen, das durch die vertikale Linie 817 dargestellt ist, die mit ihrem einen Ende
gemeinsam mit der Gate-Elektrode und der ersten stromführenden Elektrode eines pull-up-Transistors 818 verbunden ist, dessen
gegenüberliegende stromführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist, um den notwendigen Ereiberstrom
für das Gatter zu liefern und um die richtigen Logikpegel
sicherzustellen. Der Ausgang des NOR-Gatters 817 ist zu dem DS-Eingang
der letzten Stufe des Abwärtszählers 801 zurückverbunden,
der durch das signifikanteste Bit-Signal g,g voreingestellt
wird«
Die Linie 815b stellt ein NOR-Gatter mit acht Eingängen dar,
das als Eingänge die Ausgänge Q4^ bis Q43 des Zählers 801 aufweist,
so dass es den Zustand mit nur Einsen erfasst und der Ausgang dieses NOR-Gatters mit acht Eingängen ist zu dem dritten
Eingang des NOR-Gatters 817 zurückverbunden. Die horizontale Linie 815c stellt ein NOR-Gatter mit sieben Eingängen dar,
dessen Ausgang mit dem vierten und letzten Eingang des NOR-Gatters 817 verbunden ist„ Die sieben Eingänge zu dem NOR-Gatter
815 sind die Zählerausgänge Q411 Q^5 Q4^, Q44, Q459 Q46
und Q48. Die NOR-Gatter 815d und 815e bilden eine Exklusiv-ODER
Kombinations die, zusammen mit dem NOR-Gatter 815b„ die Basis-Steuer-Schleife
oder Zähl-Sequenz des Zählers 801 der Fig. 4-D9
errichtet, wie in der Zählerzustandstabelle der Eig„ 4C3 dargestellt
„ wobei der anfängliche Zustand mit dem Voreinstellungswert
beginnt und dann die Zählerzustände rückwärts fort-
909836/0694
schreitend auftreten bis der dekodierte Zählerstand mit nur Nullen von dem NOR-Gatter 815a erfasst wird, um das UND-Gatter
802 ausser Bereitschaft zu setzen und ein weiteres Abwärtszählen zu verhindern. Das NOR-Gatter 815c liefert die Dekodier-Modifikation,
um den Zählzyklus wieder herzustellen, wenn eine Zahl oder Zahlen in einer zweiten unerwünschten Schleife erfasst
wurden.
Die fünfte horizontale. Linie 815a stellt ein NOR-Gatter mit acht Eingängen dar, das für Ausgangsdekodier-Zwecke verwendet
wird. Die Eingänge des NOR-Gatters 815a sind die Zählerausgänge Q^ bis Ο,λο» so dass ein Dekodier-Ausgang des NOR-Gatters
815a, der von dem Dekodier-Ausgangsknotenpunkt 809 abgegriffen wird, auf hohen Pegel geht, wenn alle Stufen des Zählers Null
erreichen. Der Ausgang des Dekudier-NOR-Gatters, das durch die
horizontale Linie 815a dargestellt wird, wird weiterhin dem Eingang eines Inverters 819 zugeführt, dessen Ausgang auf der
Leitung 820 als Signal hg abgegriffen wird, das eine Serie von
64 Taktimpulsen mit gleichen Abständen ist, das von den acht signifikantesten Bits, die in dem vierzehn-stufigen Zähler der
Fig. 4D7 gespeichert sind, abgeleitet wird, und die dazu benutzt werden, 64 Sauerstoff-Sensor-Zustandsabtastungen pro
Maschinenperiode oder -Umdrehung zu bewirken, unabhängig von der Maschinengeschwindigkeit, wie nachfolgend beschrieben.
Im folgenden wird die Arbeitsweise des Abtastzählers 801 der Fig. 4D9 kurz beschrieben. Da die acht Stufen des Abwärtszählers
801 mit ihren direkten Voreinstellungs-Eingängen DP so verbunden sind, dass sie die Signale g™ bis g,g· von den entsprechenden
Ausgängen Q,>| bis Q53 des Verriegelungsregisters
792 der Eig. 4D7 empfangen, wird der Zähler 801 anfänglich mit
einer gegebenen Zahl voreingestellt sein und dann abwärts gezählt werden, bis alle Stufen des Zählers 801 Nullen enthalten.
Zu diesem Zeitpunkt wird der Zähler erneut voreingestellt,und
zwar mit den zuvor gespeicherten acht signifikantesten Bits des
909836/0694
vierzehn-stufigen Zählers der Fig. 4D7 über die Signale g^ bis
g^n, wie oben beschrieben. Dies wird derart fortgesetzt, dass
der Signalzug hg eine Serie von Impulsen mit einer Taktbreite
ist, der mit einer Geschwindigkeit 64-mal der Geschwindigkeit der Erzeugung der Maschinenperioden-Impulse g^ erzeugt wird,
da er mit dem bwärtszählen mit einer Geschwindigkeit 64—mal
der Geschwindigkeit der Erzeugung der Löschsignale ^* fortschreitets
die einmal und nur einmal während jeder Maschinenperiode auftreten«, wie oben beschrieben. Die Signalimpulse werden
mit einer Geschwindigkeit 64-mal grosser als die Maschinenperiode erzeugt,, da der Maschinenperioden-Zeitintervall-Zähler
der Fig„ 4D7 vierzehn Stufen enthält und nur die acht signifikantesten Bits dieses vierzehn-stufigen Zählers in den achtstufigen Abtastzähler voreingegeben werden., Folglich zählt der
Abtastzähler2 der mit der gleichen 62,5 Kilohertz-Frequenz
durch die Taktphasen h^ und hp betrieben wird,, die voreingestellten
Zahlen mit einer Geschwindigkeit 64-mal der Geschwindigkeit, mit der sie erzeugt wurden, abwärts, aufgrund der Elimi«
nierung der sechs letzten signifikanten Zählerstufen der Figo
4D7, die notwendig waren, um die acht signifikantesten Bits ursprünglich zu erzeugen«
Während des Betriebes liefert der NOR=Gatter~Dekodierer 815
ein hohes Signal über den Knotenpunkt 809 und die Leitung 810
zu dem Knotenpunkt 8119 sobald der Zähler 801 abwärtsgezählt
hat, so dass eine logische '8O" an jedem seiner Ausgänge vor=
handen ist» Dieser hohe Pegel an dem Knotenpunkt 811 wird von dem Inverter 812 invertiert, um einen ersten invertierten Eingang des UiTD=Gatters 804 in Bereitschaft zu setzen^ Wenn die
Taktphase hp auf niedrigen Pegel geht5 wird ein zweiter Ein=
gang des UND-Gatters 804 in Bereitschaft gesetzt und mit einem niedrigen hg-Signal wird ein hoher Pegel dem einen Eingang des
UND-Gatters 803 dargeboten,, was dessen Ausgangsknotenpunkt
auf niedrigen Pegel gehen lässto Ein niedriger Pegel an dem
Knotenpunkt 805 setzt den dritten und letzten invertierten Ein= gang des UND-Gatters 804 in Bereitschaft land veranlasst, dass
909836/0694
2507390
ein hoher Pegel an dem Knotenpunkt 807 ausgegeben wird. Ein hoher Pegel an dem Knotenpunkt 807 setzt die Gatter 802 und
803 ausser Bereitschaft und bewirkt, dass ein positives Signal mit einer Taktbreite an den h -Eingang jeder der Stufen des
ap
Zählers 801 angelegt wird. Da der h„ -Eingang zu dem Gatter
ap
eines Voreinstellungs-Bereitsetz-Transistors geht, was veranlasst,
dass dieser leitend wird, so empfängt die Eingangsstufe jeder der acht Stufen des Zählers 801 das momentan gespeicherte
und verriegelte Signal von den Q^- bis Q^o-Ausgängen des Verriegelungsregisters
792 der Fig. 4D7 über die Signale g^ bis
g;zo» um so den Zähler 801 mit einem vorbestimmten Zählerstand
voreinzustellen, der die acht signifikantesten Bits eines vierzehn-stufigen Zählers darstellt, der Taktperioden pro Maschinenumdrehung
oder -perioden zählt.
Wenn das Taktsignal h2 auf hohen Pegel geht, so geht der zweite
invertierte Eingang des Gatters 804 auf hohen Pegel, was einen
niedrigen Pegel an dem Knotenpunkt 807 erscheinen lässt, um die Gatter 802 und 803 ausser Bereitschaft zu setzen. Das Gatter
802 ist durch das hohe t^-Signal von dem Knotenpunkt 806
ausser Bereitschaft gesetzt, was veranlasst, dass sein Ausgangsknotenpunkt 813 auf niedrigen Pegel geht, so dass ein weiterer
invertierter Eingang des Gatters 803 in Bereitschaft gesetzt
wird. Wenn ho auf hohen Pegel geht, wird es invertiert und als
niedriger Pegel zu dem .dritten Eingang des Gatters 803 geliefert,
was dessen Ausgang an dem Knotenpunkt 805 auf hohen Pegel gehen lässt, um die Gatter 802 und 804 zu sperren und dieser
hohe Pegel wird als ein Impuls mit einer Taktphasendauer an den η,-Takteingang jeder der acht Stufen des Zählers 801 angelegt,
was veranlasst, dass der zuvor eingegebene oder voreingestellte Wert an dessen Ausgängen verriegelt wird.
Sobald ein Zählerstand in den Zähler 801 voreingegeben ist, wird das NOR-Gatter 815a» das einen hohen Pegel an dem Knotenpunkt
809 nur dann ausgibt, wenn alle Eingänge auf Null sind,
909836/0694
2907380
veranlassen, dass der Knotenpunkt 809 auf niedrigen Pegel geht,
so dass ein hoher Pegel über den Knotenpunkt 811 und den Inverter 812 an einem invertierten Eingang des Gatters 804- erscheint,
um das Gatter 804 ausser Bereitschaft zu setzen, bis der nächste Zustand von nur Nullen erfasst wurde. Wenn tu, auf
niedrigen Pegel geht, so wird das Gatter 802 in Bereitschaft gesetzt, um einen hohen Impuls zu dem tL -Eingang jeder der
3 C
Stufen des Zählers 801 zu liefern.
Ein hoher Pegel an den h -Eingängen wird veranlassen, dass
a c
das zuvor (über das Voreinstellen) an dem Q-Ausgang der Stufe
auf der rechten Seite vorhandene Signal zu dem Direkt-Schiebe-Eingang der Stufe
auf der linken Seite übertragen wird, wobei der an dem Ausgang des NOR-Gatters 81? vorhandene Wert zu dem DS-Eingang der
letzten oder ganz rechts liegenden Stufe des Zählers 801 übertragen wird, so dass alle Werte in dem Zähler um eine Stellung
nach links verschoben .werden, wobei der ganz rechts stehende Wert mit dem an dem Ausgang des NOR-Gatters 817 vorhandenen
Wert gespeist wird, wie oben beschrieben.
Sobald das Signal hp auf hohen Pegel geht, wird das Gatter
ausser Bereitschaft gesetzt und das Gatter 803 in Bereitschaft
gesetzt, so dass ein hoher Pegel an dem hv-Takteingang ansteht,
um den abwärtsgeschobenen Wert in die empfangende Registerstufe zu verriegeln. Jedesmal wenn ho auf niedrigen Pegel
geht, wird ein hoher Pegel dem h -Eingang- dargeboten, was ein nach links Schieben der Daten in dem Register bewirkt
und wenn hp auf hohen Pegel geht, wird ein hoher Pegel den h,-Takteingängen
dargeboten, um den neuen Wert in den aufnehmenden Registern zu verriegeln.
Die dekodierenden NOR-Gatter 815b bis 815e, deren Ausgänge
als vier Eingänge für das NOR-Gatter 81? dienen, bestimmen, ob eine logische Exms oder eine logische NoLl dem DS-Eingang
der letzten Stufe des Zählers 801 zugeführt wird, wie oben beschrieben und die Zählfolge ist in der Zählerzustandstabelle
909836/0694
2807190
der Fig. 4C3 (in umgekehrter Rangfolge von dem dargestellten
anfänglichen Zählerstand) dargestellt.
Jedesmal v/enn der voreingestellte Zählerstand auf nur Nullen abwärtsgezählt ist, erzeugt das dekodierende NOR-Gatter 815
einen Ausgangsimpuls. Dieser Impuls triggert erneut ein direktes Voreinstellen des Zählers 801 und die Abwärtszähl-Folge
beginnt von neuem, so dass unabhängig von der Zahl von Taktzählschritten zwischen aufeinanderfolgenden Maschxnenperioden,
die durch hg dargestellte Folge eine Serie von 64 abtastenden
Taktimpulsen pro Maschinenperiode ist, aufgrund der Tatsache, dass der Zähler 801 mit einer Geschwindigkeit 64-mal grosser
als der Geschwindigkeit, mit der die Zählerstufe 776 der Fig. 4D7 geladen wird, herunterzählt.
Das Signal hg wird, wie nachfolgend erläutert, bereitsetzen,
dass 64 Abtastungen von dem ausgewählten Sauerstoff-Sensor
während jeder Maschinenperiode abgenommen werden, unabhängig von der Geschwindigkeit usw. Da das von dem NOR-Gatter 815
ausgegebene Signal normalerweise ein niedriges Signal ist, das hochgeht, wenn nur Nullen erfasst werden, ist das von dem Ausgang
des Inverters 819 über die Leitung 820 abgegriffene Signal hg ein normalerweise hohes Signal, das momentan für eine
Zählschrittdauer auf niedrigen Pegel geht, jedesmal dann, wenn ein Zustand mit nur Nullen erfasst wurde, und, wie oben beschrieben,
tritt dies unter nahezu allen Bedingungen auf, und zwar 64-mal pro Maschinenperiode, d.h. für jedes Laden des
Zählers der Fig. 4D7 zwischen den aufeinanderfolgenden ΖοτΓ
Impulsen, die eine gegebene Maschinenperiode anzeigen.
4.15 Sensor-Prüfsteuerung oder Sauerstoff-Qualifations-Netzwerk
Der Sensor-Prüfsteuer-Schaltkreis oder das Sauerstoff-Qualifikations-Netzwerk
des Blocks 646 der Fig. 4D ist in dem detaillierten schematischen Schaltbild der Fig. 4D10 dargestellt.
Das Sauerstoff-Qualifikations-Netzwerk der Fig. 4D1O
ist ein Prüfschaltkreis, der aufgrund des Dekodierens verschie-
909836/0694
dener Signale auf dem Daten-Bus arbeitet, um das sekundäre Kommando-Signal mq zu erzeugen, wie nachfolgend im Zusammenhang
mit dem sekundären Kommando-Signal-Generator des Mikroprozessor-Systems des Blocks 123 der Fig. 2 beschrieben wird.
Der Zweck des Sauerstoff-Qualifikations-Netzwerks liegt darin,
einen Prüfstrom g^ und/oder g1, zu liefern, das den Sauerstoff-Sensoren
des Blocks I3I der Fig. 2 zugeführt wird, wie
oben im Zusammenhang mit dem Sauerstoff-Sensor-Signal-Aufbereitungs-Schaltkreis
der Fig. 3E beschrieben und der Teststrom wird unmittelbar am Ende einer Maschinenperiode beendet.
Die gleiche Logik, die die Daten-Bus-Signale dekodiert, die das sekundäre Kommando-Signal mg erzeugen, synchronisiert auch
die Maschinenperiode oder Zykluszeit des Sauerstoff-Sensor-Schaltkreises
der Fig. 4-D mit der Maschinenperiode oder Zykluszeit
des Rechners.
Der Sauerstoff-Qualifikations- oder Prüf-Schaltkreis der vorliegenden
Erfindung ist deshalb erforderlich, da es wünschenswert ist, dass die Sauerstoff-Sensoren des Blocks I3I der
Fig. 2 auch bei so hohen Impedanzen arbeiten, wie sie auftreten
können, wenn die Sensortemperatur unter 30O0C und eventuell
unterhalb von 25O0G oder ähnlichen ist» Bei solchen Temperaturen
neigt die durch niedrige Temperaturen erzeugte hohe Sensor-Impedanz dazu, das Sensorsignal abzudecken und seinen
Ausgang ungültig oder unzuverlässig zu machen.
Das Sauerstoff-Sensor-Qualifikations-Netzwerk oder der Sensor-Prüfsteuer-Schaltkreis
der Fig. 4-D1O eliminiert die Wechselwirkung
der Sensor-Impedanz-^Messschaltung und des Sensorsignales
durch periodisches Anschliessen einer bestimmten Stromquelle an das Zirkondioxid unter Rechnersteuerung, um die
Temperaturbedingungen des Sensors zu bestimmen, d.h. durch Messen seiner Impedanz. Die Überwachung des Sauerstoff-Sensor-Zustandes
unter der vorliegenden Schaltung bezieht sich vorzugsweise auf einen kleinen Arbeits- bzw«, Abtastzyklus des
909836/0 6 94
2J07390
gesamten Sensor-Betriebes. Das bei der vorliegenden Erfindung angewandte Verfahren liegt darin, ein Schaltsignal zu erzeugen,
das die Dauer einer Maschinenumdrehung aufweist und diese
Signalperiode wird dazu verwendet, den Zustand des Sensors zu prüfen und zu identifizieren und seinen Zustand auf andere
Netzwerke des Systems zu beziehen, und zwar mit einem Binär-Signalpegel fr,, der den Sauerstoff-Sensor-Zustand bei dem
letzten Sensor-Prüfkommando anzeigt, wobei eine logische "1"
anzeigt, dass der Sensor nicht verwendbar ist und eine logische "O" anzeigt, dass der Sensor verwendbar ist.
Sollte die Sauerstoff-Sensor-Impedanz zu hoch sein, was anzeigt,
dass der Sensor kalt ist, so würde ein Inhibit-Signal f = 1 erzeugt und gespeichert werden, bis die Sensor-Impedanz
zum nächstenmal gemessen wird. Sollte die Sensor-Impedanz abfallen, was anzeigt, dass ein aktiver oder verwendbarer
Sensor zum Zeitpunkt der nächsten Prüfung vorhanden ist, so würde fn auf niedrigen Pegel gehen und das Netzwerk würde
einen aktiven Sensor anzeigen, wobei die Sauerstoff-Sensor-Signale
dann ohne Ausblendung durch den Schaltkreis der 3?ig. 3F aufbereitet wurden und wie nachfolgend beschrieben verwendet
würden. Nach einer vorbestimmten Zahl von Maschinenumdrehungen, typischerweise zwischen 32 und 256 Umdrehungen bei
dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung^
wird die Sauerstoff-Sensor-Information für eine Maschinenumdrehung
gesperrt, während der Sensor-Impedanz-Zustand geprüft wird. Sollte die darauffolgende Sensor_impendanz-Prüfung einen
aktiven Sensor anzeigen, so würde das Inhibit-Signal fy entfernt
werden und die Sauerstoffsignale könnten für eine normale Verarbeitung durchkommen. Sollten die Sauerstoff-Sensoren
erneut beweisen, dass sie zu niedrige Temperatur und damit zu hohe Impedanz haben, so wird das Signal fr; auf hohen Pegel
gehen, was eine Verarbeitung der Sauerstoff-Sensor-Rückkopplungs-Information
solange sperrt, bis die vorbestimmte Periode verstrichen ist und eine darauffolgende Sensor-Prüfung nutzbare
Sensor-Zustände zeigt, d.h., fn ist = 0 (auf niedrigem
909836/0694
Pegel).
Das Sauerstoff-Qualifikations-Netzwerk oder der Sensor-Prüf- ·
steuer-Schaltkreis der Pig. 4D10 wird im folgenden beschrieben. Das Signal mq wird von dem sekundären Kommandosignal-Generator
des Mikroprozessor-Systems des Blocks 123 erzeugt, wie nachfolgend beschrieben, aufgrund des Dekodierens eines Rechnerprogramm-Kommandos,
das anordnet, dass der Zustand der Zirkondioxid-Sensoren überprüft werden soll«, Das Kommando signal mq
wird dazu verwendet, den voreinstellbaren Vier-Stufen-Zähler
der Pig. 4D5 zurückzusetzen, um so den Maschinenumdrehungszyklus des Sauerstoff-Sensor-Integrierers der Pig. 4D mit dem
Software-Maschinen-Umdrehungs-Zyklus, wie oben beschrieben, zu synchronisieren und seine Erzeugung wird nachfolgend unter Bezugnahme
auf den sekundären Kommando-Signal-Generator beschrieben.
Das Signal mq wird von dem Kommando-Signal-Bus thq aus dem
Mikroprozessor-System des Blocks 123 der Pig. 2 empfangen und über eine Leitung 821 zu dem ersten Eingang eines NOR-Gatters
822 geliefert, dessen Ausgang direkt mit dem ersten Eingang eines NOR-Gatters 823 mit drei Eingängen verbunden ist. Der
zweite Eingang des NOR-Gatters 823 ist über eine Leitung 713 mit der Quelle des Leitungs-Einschalt-Rücksetz-Signales Vp
verbunden, das nachfolgend unter Bezugnahme auf den Rücksetz-Steuer-Schaltkreis
des Mikroprozessor-Systems des Blocks 123 zu beschreiben sein wird, und das Löschsignal goz* cLas am Ende
jeder Maschinenperiode durch den voreinstellbaren Zähler-Schaltkreis der Pig. 4D5, wie oben beschrieben, erzeugt wird,
wird über eine Leitung 77^ einem Eingangsknotenpunkt 824 zugeführt
. Der Knotenpunkt 824 ist direkt mit dem dritten und letzten Eingang des NOR-Gatters 823 verbunden und mit dem Eingang
eines Inverters 825, dessen Ausgang mit einem ersten invertierten Eingang eines logischen UND-Gatters 826 verbunden
ist, das zwei invertierte Eingänge aufweist«,
909836/0694
Der Ausgang des NOR-Gatters 823 wird dem Knotenpunkt 827 zugeführt
und dann zu dem zweiten Eingang des NOR-Gatters 822 mit
zwei Eingängen zurückgeführt und direkt mit einer stromführenden Elektrode eines Transistors 828 verbunden, dessen gegenüberliegende
stromführende Elektrode mit dem Eingang eines Inverters 829 verbunden ist. Die Gate-Elektrode des Transistors
828 ist mit einer Quelle des ersten Phasensignales h^ von dem
62,5 Kilohertz-Takt verbunden und der Ausgang des Inverters
829 ist mit einem Knotenpunkt 830 verbunden. Der Knotenpunkt
830 ist direkt mit dem zweiten invertierten Eingang des logischen
UND-Gatters 826 verbunden, dessen Ausgang einem Knotenpunkt 831 zugeführt wird. Der Knotenpunkt 831 ist direkt mit
der Gate-Elektrode eines Transistors 832 verbunden, dessen
erste stromführende Elektrode über eine Leitung 299 mit dem Ausgang des Sauerstoff-Sensor-Signal-Aufbereitungssystems der
Fig. 3E zum Empfang des Sauerstoff-Sensor-Inhibit-Zustandssignales
Fp, wie oben beschrieben, verbunden ist. Die gegenüberliegende
stromführende Elektrode des Transistors 832 ist mit einem Knotenpunkt 833 verbunden. Der Knotenpunkt 833 ist
mit dem Eingang eines ersten Inverters 834- verbunden, dessen
Ausgang direkt mit dem Eingang eines zweiten in Serie liegenden Inverters 835 verbunden ist, dessen Ausgang seinerseits
einem Ausgangsknotenpunkt 836 zugeführt wird. Der Knotenpunkt 833 ist weiterhin direkt mit einer ersten stromführenden Elektrode
eines weiteren Transistors 837 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem Knotenpunkt 836
verbunden ist. Die Gate-Elektrode des Transistors 837 ist mit dem Ausgang eines Inverters 838 verbunden, dessen Eingang mit
dem Knotenpunkt 831 verbunden ist. Der Ausgangsknotenpunkt
wird dazu verwendet, das Sauerstoff-Sensor-Inhibit-Prüf-Kommando-Signal
fn dem Binär/Impulsbreiten-Wandler des Blocks
650 der Fig. 4-D über die Leitung 839 zuzuführen, wie nachfolgend
beschrieben. Wie oben erläutert, zeigt das Signal fn den Sensorzustand bei dem letzten Prüf-Kommando an, wobei eine
logische "1" anzeigt, dass die Sensor-Temperatur zu niedrig war (Impedanz zu hoch) und folglich, dass die Seuerstoff-
909836/0694
2907380
Sensoren nicht verwendbar sind oder anderweitig unzuverlässig, während eine logische "O" anzeigt, dass die Sensortemperaturen
innerhalb eines verwertbaren Bereiches liegen, so dass Auswertungen von dem Sauerstoff-Sensor verwendet v/erden können.
Der Knotenpunkt 830 ist weiterhin mit der Gate-Elektrode eines
Transistors 841 verbunden, dessen erste stromführende Elektrode mit einem Knotenpunkt 842 und dessen gegenüberliegende
stromführende Elektrode mit Masse verbunden ist. Der Knotenpunkt 842 bildet den Ausgangsknotenpunkt eines Serienpfades,
der zwischen einer +5 Volt-Potentialquelle und dem Ausgangsknotenpunkt 842 über in Serie verbundene stromführende Elektroden
von Transistoren 843, 844, 845, 846 und 84? gebildet ist. Die +5 Volt-Potentialquelle ist gemeinsam mit einer ersten
stromführenden Elektrode und der Gate-Elektrode des Transistors 843 verbunden, dessen gegenüberliegende stromführende
Elektrode gemeinsam mit der ersten stromführenden Elektrode und der Gate-Elektrode des zweiten Transistors 844 verbunden
ist. Die zweite stromführende Elektrode des Transistors 844 ist gemeinsam mit der ersten stromführenden Elektrode und der
Gate-Elektrode des Transistors 845 verbunden und die zweite stromführende Elektrode des Transistors 84-5 ist gemeinsam mit
der ersten stromführenden Elektrode und der Gate-Elektrode des
Transistors 846 verbunden. Die zweite stromführende Elektrode des Transistors 846 ist gemeinsam mit der ersten stromführenden
Elektrode und der Gate-Elektrode des Transistors 847 verbunden, dessen gegenüberliegende stromführende Elektrode direkt
mit dem Ausgangsknotenpunkt 842 verbunden ist«,
Die Gate-Elektrode des Transistors 844 ist weiterhin zum Empfang der ersten Phase h^ des 62,5 Kilohertz-Taktes über einen
Kondensator 844c verbunden, während die Gate-Elektrode des Transistors 845 über einen Kondensator 845c zum Empfang der
zweiten Taktphase hp verbunden ist. In ähnlicher Weise ist die
Gate-Elektrode des Transistors 846 zum Empfang des Taktsignales tu über einen Kondensator 846c verbunden und die Gate-
909836/0694
2107330
Elelrbrode des Transistors 847 ist zum Empfang des Taktsignales
hp über einen Kondensator 847c verbunden.
Die Serienlcombination der Transistoren 843 bis 847 über ihre
stromführenden Elektroden zwischen der +5 Volt-Potentialquelle und dem Ausgangsknotenpunkt 842, die so verschaltet ist, dass
abwechselnde Transistor-Gate-Elektroden mit abwechselnden Taktphasen h^ , fc^ über ihre entsprechenden Transistoren getaktet
wird, bildet einen herkömmlichen Hochspannungs-Pump-Schaltkreis, der als Spannungsbooster oder Spannungsverdoppler wirkt, um
die Spannung an dem Knotenpunkt 842 zu vergrössern oder aufzubauen,und
zwar auf einen Wert, der grosser ist als die +5 Volt von der Potentialquelle, wenn der Transistor 841 durch einen
niedrigen Pegel an dem Knotenpunkt 830 nicht leitend gemacht
wurde, um den Entladepfad zu Masse zu unterbrechen.
Der Ladungs-Pumpen-Ausgangsknotenpunkt 842 ist über eine Leitung 848 mit einem gemeinsamen Knotenpunkt 849 verbunden. Der
Knotenpunkt 849 ist mit der Gate-Elektrode eines ersten Transistors 850 verbunden, dessen erste stromführende Elektrode
mit einer ersten +5 Volt-Potentialquelle verbunden ist und dessen gegenüberliegende stromführende Elektrode das Sensor-Prüf-Signal
g, ausgibt, das bewirkt, dass die Zirkondioxid-Sensor-Impedanz
des ersten Sauerstoff-Sensors über den Strom-Generator-Schaltkreis des Sauerstoff-Sensor-Signal-Aufbereitungssystems
der Fig. 3E geprüft wird und das Signal g, wird über die Leitung 264 ausgegeben. In ähnlicher Weise ist der
Knotenpunkt 849 weiterhin mit der Gate-Elektrode eines zweiten Transistors 851 verbunden, dessen erste stromführende Elektrode
mit einer +5 Volt-Potentialquelle verbunden ist und dessen gegenüberliegende Elektrode das Signal g1* über die Leitung
277 zu dem Schaltkreis der Fig. 3E durchlässt, wie oben beschrieben.
Während des Betriebes arbeitet das Sauerstoff-Qualifikations-Netzwerk
oder der Sensor-Prüfsteuer-Schaltkreis der Fig. 4D10
909836/0694
so, dass er das Sauerstoff-Sensor-Impedanz-Prüfsignal g^ zum
Prüfen des ersten Sauerstoff-Sensors und das Prüfsignal g1^
zu dem zweiten Sauerstoff-Sensor ausgibt, wenn das Rechnerprogramm
Daten überträgt, die, wie nachfolgend beschrieben, dekodiert sind, das Kommandosignal mq auszugeben. Zu Beginn
geht das Leistungs-Einschalt-Rücksetz-Signal v~ auf hohen Pegel,
was bewirkt, dass der Ausgang des NOR-Gatters 823, der an
dem Knotenpunkt 827 erscheint, auf niedrigen Pegel geht. Der niedrige Pegel von dem Knotenpunkt 827 wird zu einem Eingang
des WOR-Gatters 822 zurückgeführt, um dieses in Bereitschaft
zu setzen und da der Rechner noch nicht das Prüfsignal befohlen hat, ist das Signal mq ebenfalls auf niedrigem Pegel, was
den Ausgang des NOR-Gatters 822 auf hohen Pegel gehen lässt. Der hohe Pegel an dem Ausgang des NOR-Gatters 822. wird zu einem
Eingang des NOR-Gatters 823 zurückgeführt, so dass, selbst
nachdem das Leistungs-Einschalt-Rücksetz-Signal Vp auf niedrigen
Pegel gegangen ist, ein hoher Pegel noch an einem Eingang des NOR-Gatters 823 von dem Ausgang des NOR-Gatters 822 anliegt,
was dessen Ausgang, der an dem Knotenpunkt 827 erscheint, auf niedrigem Pegel bleiben lässt. Die NOR-Gatter
und 823 bilden mit ihren über Kreuz verbundenen Ausgängen eine Verriegelungs-Einrichtung, die normalerweise verriegelt ist,
wenn der Ausgang des NOR-Gatters 823 auf niedrigem Pegel und der Ausgang des NOR-Gatters 822 auf hohem Pegel ist.
Jedesmal, wenn die Taktphase hg auf hohen Pegel geht, leitet
der Transistor 828 um den niedrigen Pegel von dem Ausgangsknotenpunkt 827 zu dem Eingang des Inverters 829 durch Zulassen,
was bewirkt, dass dessen Ausgang, der an dem Knotenpunkt 830 erscheint, auf hohen Pegel geht. Ein hoher Pegel an dem
Knotenpunkt 830 wird der Gate-Elektrode des Transistors 841
zugeführt, was veranlasst, dass dieser leitend wird,, um den Knotenpunkt 842 geerdet zu halten und um die Erzeugung der
Prüf signale g^ und g1, zu verhindern. Weiterhin wird das nor-r
malerweise hohe Signal an dem Knotenpunkt 830 dem einen inver-
909836/0694
tierten Eingang des UND-Gatters 826 zugeführt, um dieses normalerweise
ausser Bereitschaft zu setzen und zu veranlassen, dass dessen Ausgang auf niedrigen Pegel geht. Der normalerweise
niedrige Ausgang des UND-Gatters 826 wird von dem Knotenpunkt 851 abgegriffen und der Gate-Elektrode des Transistors 832 zugeführt,
was veranlasst, dass dieser in einem nicht-leitenden Zustand bleibt, so dass die Sauerstoff-Sensor-Bedingung oder
das Zustandssignal F^ unter normalen Bedingungen nicht abgetastet
oder gemessen werden kann. Gleichzeitig wird der niedrige Pegel von dem Knotenpunkt 831 über den Inverter 838 invertiert,
um einen hohen Pegel zu der Gate-Elektrode des Transistors 837 zu leiten, was diesen leitend macht, so dass der
letzte Wert von fr,, der an dem Ausgangsknotenpunkt 836 erscheint,
über den leitenden Transistor 837» den Knotenpunkt 833 und die Inverter 834 und 835 zurückgeführt wird, um den
Knotenpunkt 836 in seinem letzten Prüfzustand zu halten, zumindest
für eine nicht-vernachlässigbare Zeitdauer.
Jedesmal, wenn das Signal g-^ auf hohen Pegel geht, was das
Ende einer weiteren Maschinenperiode anzeigt, bleibt der Schaltkreis unbeeinflusst, da der momentan hohe Pegel den Ausgang
des NOE-Gatters 823 nicht beeinflussen wird, der solange auf niedrigem Pegel bleibt, bis einem weiteren Eingang des
NOR-Gatters 823 noch ein hoher Pegel von dem verriegelten Ausgang
des NOR-Gatters 822 zugeführt wird. In ähnlicher Weise wird das Signal go*» äas ^em Inverter 825 zugeführt wird, um
dem zweiten invertierten Eingang des NAND-Gatters 826 einen
niedrigen Pegel zuzuführen, den Ausgangszustand des Gatters nicht ändern, da der gegenüberliegende invertierte Eingang das
Gatter 826 noch ausser Bereitschaft hält, so dass ein niedriger Pegel an dem Knotenpunkt 83I erscheint.
Nachdem in Abhängigkeit von dem Rechnerprogramm eine vorbestimmte Anzahl von Maschinenperioden verstrichen ist, in dem
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zwischen 32 und 256 Masehxnenumdrehungen oder -perioden, wird
909836/0694
das Rechnerprogramm befehlen, dass die Sauerstoff-Sensoren geprüft
werden. Wenn das Programm dies befiehlt, so wird der sekundäre Kommando-Generator des Mikroprozessor-Schaltkreises
des Blocks 123 d-er Fig. 2 das Signal mg auf den Bus m0 ausgeben
und das momentan hohe Signal hiq wird über die Leitung 82Ί
dem einen Eingang des NOR-Gatters 822 zugeführt. Wird ein hoher Pegel dem einen Eingang des NOR-Gatters 822 zugeführt, so
wird sein Ausgang auf niedrigen Pegel gehen und.damit das NOR-Gatter
823 in Bereitschaft setzen. Während das Signal niq auf
hohem Pegel ist, wird der an dem Ausgang des NOR-Gatters 822 vorhandene niedrige Pegel zurückgeführt, um das NOR-Gatter
823 in Bereitschaft zu setzen und da das Leistungs-Einschalt-Rücksetz-Signal
v~ für einige Zeit auf niedrigem Pegel gewesen war und angenommen, dass das Signal g^^ noch nicht am Ende der
momentanen Maschinenperiode aufgetreten ist, so wird ein niedriger Pegel an jedem Eingang des NOR-Gatters 823 vorhanden
sein, was dessen Ausgang an dem Knotenpunkt 827 auf hohen Pegel
gehen lässt. Der hohe Pegel an dem Knotenpunkt 827 wird zu dem gegenüberliegenden Eingang des NOR-Gatters 822 zurückgeführt,
was dessen Ausgang auf niedrigen Pegel verriegelt, selbst nachdem das Kommando-Signal Mq erneut auf niedrigen
Pegel geht, aufgrund des Verriegelungseffektes der über Kreuz verkoppelten Ausgangsschaltung der NOS-Gatter 822 und 823, wie
oben beschrieben.
Der an dem Ausgangsknotenpunkt 827 des HOR-Gatters 823 erscheinende
hohe Pegel wird mit der nächsten iu-Taktphase zu
dem Eingang des Inverters 829 übertragen, was einen niedrigen Pegel an dem Knotenpunkt 830 erscheinen lässt. Ist der Knotenpunkt
830 auf niedrigem Pegel, so wird der Gate-Elektrode des Transistors 84-1 ein niedriger Pegel zugeführt, was ihn nichtleitend
macht. Ist der Transistor 84-1 aicht-leitend, so wird
die Spannung an dem Knotenpunkt 842 schnell grosser als die
der +5 Volt-Potentialquelle aufgrund der Ladungspumpe oder
der Spannungsverdopplungs-Eigenschaft des entsprechenden Schaltkreis-Aufbaues, und sehr hohes Signal wird an dem Kno-
909836/0694
tenpunkt 84-9 angelegt und folglich an die Gate-Elektroden der
Transistoren 850 und 851, was die Transistoren 850 und 851
sehr hart einschalten lässt, so dass die +5 Volt-Potentialquelle, die an den stromführenden Elektroden jedes der einzelnen
Transistoren 850 und 851 anliegt, als Prüfsignal g^ und
g1, über die Leitung 264 bzw. 267 zu dem Sauerstoff-Sensor-Signal-Aufbereitungssystem
der Fig. JE ausgegeben wird, um die erforderliche Stromquelle zum Prüfen der Zirkondioxid-Sauerstoff-Sensoren
der ersten und zweiten Kanäle zu errichten. Gleichzeitig mit dem Hochgehen des Knotenpunktes 830 wird ein
niedriger Pegel zu dem ersten invertierten Eingang des UND-Gatters 826 zurückgeführt, um das UND-Gatter 826 in Bereitschaft
zu setzen, jedoch da ein niedriger Pegel noch an dem Knotenpunkt 824 anwesend ist, da gp* auf niedrigem Pegel
bleibt, wird ein hoher Pegel an dem Ausgang des Inverters erscheinen, um das UND-Gatter 826 weiterhin ausser Bereitschaft
zu halten.
Am Ende derjenigen Maschinenperiode, in der das Signal mn erzeugt
wurde, wird das Löschsignal g2^ für eine Taktphase auf
hohen Pegel gehen, wie in der Beschreibung des voreinstellbaren Zähler-Schaltkreises der Fig. 4D5 angeführt. Sobald das
Signal g2, auf hohen Pegel geht, geht der Knotenpunkt 824 auf
hohen Pegel und der Ausgang des Inverters 825 auf niedrigen
Pegel. Sind beide invertierten Eingänge des UND-Gatters 826 jetzt auf niedrigem Pegel, so gehen ihre Ausgänge auf hohen
Pegel, was ein hohes Signal an dem Knotenpunkt 830 erscheinen lässt. Ist der Knotenpunkt 831 auf hohem Pegel, so wird der
hohe Pegel zu der Gate-Elektrode des Transistors 832 zugeführt, was veranlasst, dass das binäre Signal Έ2 über den Transistor
832 zu dem Knotenpunkt 833 geleitet wird. Ist das binäre Signal Ig, auf hohem Pegel, so hat der Impedanzstrom, der einen
oder beiden Sauerstoff-Sensoren über das Signal g^ und g1,
zugeführt wurde, eine hohe Impedanz festgestellt, was einen kalten Sensor anzeigt, der nicht verwendet werden sollte und
909836/0694
wenn ein niedriges Signal (E"o) vorhanden ist, so sind die geprüften
Sauerstoff-Sensoren in einem zufriedenstellenden Zustand. Welchen Zustand dieses Signal auch immer hat, so wird
es weitergeleitet, und zwar von dem Knotenpunkt 833 zu dem
Knotenpunkt 836 über die von den Invertern 834· und 835 bewirkte
Inversion mit möglicherweise einer geringen Verzögerung und es wird über die Leitung 839 als Sensor-Zustands-Signal
fn weitergeleitet, zu nachfolgend zu beschreibenden Zwecken.
Die Anwesenheit des hohen Signales go^ an dem Knotenpunkt 824
bewirkt weiterhin, dass der Ausgang des NQR-Gatters 823 und damit der Knotenpunkt 827 erneut momentan auf niedrigen Pegel
geht. Sobald der Knotenpunkt 827 auf niedrigen Pegel geht, wird dieser niedrige Pegel zu dem zweiten Eingang des NOR-Gatters
822 zurückgeführt, dessen gegenüberliegender Eingang noch
auf niedrigem Pegel ist, da angenommen wurde, dass es zuvor auf niedrigen Pegel gegangen ist. Folglich geht der Ausgang
des NOR-Gatters 822 auf hohen Pegel und dieses hohe Signal wird zu dem einen Eingang des NOR-Gatters 823 zurückgeführt,
was dessen Ausgang verriegelt und den Knotenpunkt 827 auf niedrigem Pegel hält, unabhängig von dem Zustand des Signales
Ist ein niedriger Pegel an dem Knotenpunkt 827 verriegelt, so bewirkt das Auftreten des nächsten Taktphasensignales hu, dass
ein hoher Pegel an dem Knotenpunkt 830 erscheint. Der hohe Pegel an dem Knotenpunkt 830 wird der Gate-Elektrode des Transistors
841 zugeführt, was ihn leitend macht und bewirkt, dass
der Knotenpunkt 824- auf Masse gezogen wird. Ist der Knotenpunkt 84-2 geerdet, so wird der Knotenpunkt 84-9 ebenfalls über
die Leitung 84-8 geerdet, was die Prüf-Transistoren 850 und 851
ausschaltet und damit die Erzeugung der Sauerstoff-Sensor-Prüf-Signale
g^ und g1, beendet, wie oben beschrieben.
Der hohe Pegel an dem Knotenpunkt 830 wird ebenfalls zu dem
ersten invertierten Eingang des Gatters 826 zurückgeführt und
909836/0694
~246~
lässt dessen Ausgang erneut auf niedrigen Pegel gehen. Ist der Knotenpunkt 831 auf niedrigem Pegel, so wird der Transistor
832 nicht—leitend gemacht, um das Abtasten des Fp-Sensor-Zustandes
zu vervollständigen und der niedrige Pegel an dem Knotenpunkt 831 erscheint an dem Ausgang des Inverters 838 als
hoher Pegel und bewirkt, dass der Transistor 837 leitend wird, um den zuvor erfassten Zustand des !!^"Signales» cLas an dem
Ausgangsknotenpunkt 830 vorhanden ist, zu dem Knotenpunkt 833 zurückzuleiten, so dass das Signal f„ auf dem verriegelten
Pegel gehalten wird und über die Leitung 839 ausgegeben wird, für zumindest eine vollständige Periode zum Setzen eines Flip-Flops,
um den Wert von f^ zu speichern, wie nachfolgend beschrieben.
Sobald das Iöschsignal g beendet ist, was die Vervollständigung
einer weiteren Maschinenperiode anzeigt, so geht gp? auf niedrigen
Pegel und der niedrige Pegel an dem Knotenpunkt 824 wird über den Inverter 825 invertiert, so dass ein hoher Pegel an
dem zweiten invertierten Eingang des UND-Gatters 826 vorhanden ist, um dieses ausser Bereitschaft zu setzen. Sind das gpz-Signal
und das v^-Signal beide auf niedrigem Pegel, so sind
beide Eingänge des NOR-Gatters 823 auf niedrigem Pegel, jedoch
bleibt das Gatter durch den an dem Ausgang des NOR-Gatters 822 verriegelten hohen Pegel ausser Bereitschaft gesetzt und dieser
Zustand wird für irgendeine Anzahl von Maschinenzyklen aufrechterhalten, bis der Rechner erneut durch Ausgeben einer
Kommando-Information eine Sensor-Prüfung befiehlt, wobei die Kommando-Information dekodiert wird, um das sekundäre Kommando-Signal
niq zu erzeugen, um den Zyklus für eine bestimmte Anzahl
von späteren Maschinenzyklen erneut zu beginnen.
Sofern die vorliegende Prüfung des Zustandes der Sensoren angezeigt
hat, dass die Impedanz ausreichend niedrig ist und folglich die Temperatur ausreichend hoch ist, so dass die Ausgänge
der Sensoren als gültig angesehen werden können, so wird das Signal f„ auf niedrigem Pegel sein, was die Sensor-Ausgänge
909836/0694
2007390
in die Lage versetzt, abgetastet zu werden und in eine Impulsbreite
umgewandelt zu werden für eine weitere Verwendung durch den Rechner für eine vorbestimmte Zahl von Maschinenzyklen,
wobei zu diesem Zeitpunkt dann die Sensoren erneut geprüft werden. Solange das Signal f^ auf niedrigem Pegel bleibt, was
einen ausreichenden Impedanz-Pegel anzeigt, so kann der Rechner mit der Verwertung der Sensor-Ausgangsdaten fortfahren. Zeigt
jedoch eine einzelne Abtastung oder Prüfung einen kalten Sensor oder kalte Sensoren an, in dem eine vorbestimmte hohe Impedanz
gemessen wird, so geht das Prüfsignal fn auf hohen Pegel und dieses Signal wird dazu verwendet, den Rechner von der Verwertung
der Sensor-Ausgangsinformation abzuhalten, bis ein nachfolgender Test, der für einige zukünftige Maschinenperioden
durchgeführt wird, anzeigt, dass die Sensor-Ausgänge verwertbar sind.
Die tatsächliche Anwendung des Signales f^, das die Verwertung
der Sensor-Ausgänge erlaubt oder sperrt, wird nachfolgend im Zusammenhang mit der Beschreibung des Schaltkreises des Blocks
65O der IPig„ 4-D beschrieben. Das oben beschriebene Sauerstoff-Qualifikations-Netzwerk
bzw. der Sauerstoff-Prüf-Steuer-Schaltkreis
beseitigt die Wechselwirkung der Sensor-Impedanz-Messschaltung
und des Sensor-Ausgangssignales, indem er periodisch eine Stromquelle an den Sensor anlegt, um den Temperatur (Impedanz)
-Zustand des Sensors zu bestimmen«, Die Überwachzeit ist
ein sehr kleiner Arbeitszyklusteil des vollständigen Sensor-Betriebes, so dass die Periode,während der die Impedanzprüfung
den Sensor-Betrieb überdeckt, minimiert ist«, Weiterhin ist
wichtig«, dass die Anzahl von Maschinenumdrehungen oder Perioden zwischen den Prüfungen programmässig gesteuert werden kann, in
Abhängigkeit von den Umgebungsbedxngungen und den Anforderungen einer speziellen Situation, so dass die Systemflexibilität und
-zuverlässigkeit stark vergrössert wird in einer Weise«, die bisher im Stand der Technik nicht erreichbar war«,
909836/0694
2IQ739Q
4.16 Abtastzähler und Register des ersten Kanales
Im folgenden wird der Abtastzähler- und Register-Schaltkreis des Blocks 647 der Fig. 4D für den ersten Kanal unter Bezugnahme
auf das schematische Schaltbild der Fig. 4D11 beschrieben. Kurz zusammengefasst empfängt der Schaltkreis der Fig.
4D11 64 Abtast-Impulse pro Maschinenperiode über die Signalfolge hg, die von dem Abtastzähler der Fig. 4D9 ausgegeben
wird und er empfängt ungefähr 64 Abtastschritte mit gleichem Abstand von dem entsprechend aufbereiteten ersten Sensor-Ausgang
F^ über die Ausgangsleitung 308 des Sauerstoff-Sensor-Aufbereitungssystems
der Fig. 3E. Der F^-Ausgang wird über die Leitung 308 einer ersten stromführenden Elektrode eines Transistors
852 zugeführt, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 853 verbunden ist. Der Knotenpunkt
853 ist mit dem Eingang eines ersten Inverters 854 verbunden, dessen Ausgang einem Knotenpunkt 855 zugeführt wird.
Der Ausgang des Knotenpunktes 855 aus dem Inverter 854 ist direkt mit dem Eingang eines zweiten Inverters 856 verbunden,
dessen Ausgang dem Knotenpunkt 857 zugeführt wird.
Der Ausgangsknotenpunkt 857 ist weiterhin mit einem Eingangsknotenpunkt 853 über einen Rückkopplungs-Transistor 858 verbunden,
dessen erste stromführende Elektrode direkt mit dem Knotenpunkt 853 verbunden ist und dessen zweite stromführende
Elektrode mit dem Inverter-Ausgangsknotenpunkt 857 verbunden ist. Die Gate-Elektrode des Transistors 858 ist so verschaltet,
dass sie die ersten Phasentaktsignale tu des 62,5 Kilohertz-Taktes
empfängt, während die zweiten Phasentaktsignale hg einem
Eingangsknotenpunkt 859 zugeführt werden. Der hg--Eingangsknotenpunkt 859 ist direkt mit der Gate-Elektrode des ersten
Transistors 852 verbunden, mit einem invertierten Eingang eines logischen UND-Gatters 860, das fünf invertierte Eingänge aufweist,
und mit dem Eingang eines Inverters 861.
Der Ausgang des Inverters 861 ist mit einem ersten invertierten
909836/0694
Eingang eines logischen UND-Gatters 862 verbunden, das drei invertierte
Eingänge aufweist. Der Knotenpunkt 855 is"b weiterhin
über eine Leitung 863 mit einem ersten Schaltkontakt 864-verbunden,
während der Inverter-Ausgangsknotenpunkt 857 über eine Leitung 865 mit einem zweiten Schaltkontakt 866 verbunden
ist. Ein zweiter invertierter Eingang des UND-Gatters 860 ist mit einem Schaltarm 867 verbunden, der über geeignete LSI-Maskierungs-Techniken
einstellbar ist, so dass entweder der erste Kontaktpunkt 864- oder der zweite Kontaktpunkt 866 berührt
wird, in Abhängigkeit von der letztlichen Polarität der
gewünschten Signale. In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Schaltarm 867 so eingestellt
wie in Pig. 4-D11 gezeigt, dass er den zweiten Schaltkontakt
866 berührt und einen Strompfad zwischen dem Ausgangsknotenpunkt 857 und einem invertierten Eingang des UND-Gatters 860
über die Leitung 865, cLen Schaltkontakt 866 und den Schaltarm
867 errichtet»
Ein dritter invertierter Eingang des UND-Gatters 860 ist über eine Leitung 820 zum Empfang einer 3?olge von 64- negativ-gehenden
Abtast-Impulsen mit gleichem Abstand verbunden, die von dem Abtastzähler-Schaltkreis der fig. 4-D9 erzeugt und von ihm
ausgegeben v/erden, wie oben beschrieben. Ein vierter invertierter
Eingang des UND-Gatters 860 wird von dem Ausgang eines NOR-Gatters mit sechs Eingängen abgegriffen, das durch die
horizontale Linie 868 dargestellt ist (in Übereinstimmung mit der Definition von Fig. 9) und als seine Eingänge die Ausgänge
Q^s Q2S Q^5 Q^5 Qc und Q^ von dem sechs-stufigen Zähler 869
der Fig. 4-D11 aufweist.
Der sechs-stufige Zähler 869 ist aus sechs einzelnen statischen
Schieberegister-Stufen aufgebaut, deren nicht-invertierte Ausgänge
mit Q^i, Qof Qz, Q^s Qc und Qg entsprechend bezeichnet
sind. Der entsprechende "Q"-Ausgang jeder der Schieberegister-Stufen
des Zählers 869 ist direkt mit dem Setz- oder '^"-Eingang
der nächsten benachbarten rechtsliegenden Stufe verbunden,
909836/0694
wie im Stand der Technik bekannt und oben beschrieben, wobei
die Bezeichnung "DS" nicht für einen direkten Setzeingang steht, sondern für einen Standard-"D"-Eingang des Schieberegisters
869, wobei die Bezeichnung DS hier so verwendet wird, dass sie für "Daten-Schiebe-Eingang" steht. Das durch die
horizontale Linie 868 dargestellte NOR-Gatter mit sechs Eingängen ist so gezeigt, dass sein eines Ende gemeinsam mit einer
ersten stromführenden Elektrode und einer Gate-Elektrode eines pull-up-Transistors 870 verbunden ist, dessen gegenüberliegende
stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden ist, um die notwendige Treiberenergie
für das Gatter zu liefern und um die richtigen Logikpegel sicherzustellen.
Der Ausgang des UND-Gatters 860 mit fünf invertierten Eingängen ist direkt mit einem zweiten internierten Eingang eines UND-Gatters
862 verbunden, dessen dritter invertierter Eingang über eine Leitung 871 zum Empfang des Signales d^ von dem ersten
Taktphasen-Eingang h des Abtastzähler-Schaltkreises der Fig. 4D12 des zweiten Kanales verbunden ist, wie nachfolgend
beschrieben. Der Ausgang des UND-Gatters 862 mit drei invertierten Eingängen wird einem Knotenpunkt 872 zugeführt und der
Knotenpunkt 872 ist über eine Leitung 873 mit einem Takteingangs-Knotenpunkt
874- verbunden. Der Takteingangs-Knotenpunkt
874- ist direkt mit dem zweiten Phasentakt eingang h^ jeder der
sechs Schieberegister-Stufen des Zählers 869 verbunden und
wird weiterhin zu dem fünften und letzten invertierten Eingang des UND-Gatters 860 zurückgeführt. Der Knotenpunkt 872 liefert
weiterhin das tormässig gesteuerte Abtast-Taktsignal c,, zu dem
zweiten Takteingang tu aller Stufen des Abtastzählers der i*ig.
4-D12 über eine Leitung 875* wie nachfolgend beschrieben.
Der direkte Rücksetz-Eingang DR zu jeder der statischen Schieberegister-Stufen
des Zählers 869 wird mit dem Löschsignal gp,
versorgt, das einmal am Ende jeder Maschinenperiode auftritt und über die Leitung 774- von dem Ausgang des voreinstellbaren
909836/0694
Zähler-Schaltkreises der fig. 4-D5 geliefert wird, wie oben erläutert.
Ein Blockschaltbild jeder der statischen Schieberegister-Stufen und ein Schaltbild davon ist detaillierter in den
lig. 9.26 A und B dargestellt, sofern weitere Details benötigt werden.
Der nicht-invertierte Ausgang aus jeder der statischen Schieberegister-Stufen
des Zählers 869, d.h. Q^ bis Q6 „ ist direkt mit
dem D. (data in) oder Setz-Eingang der sechs entsprechenden
zwei-stufigen dynamischen Flip-Flops verbunden, die zum Bilden
des Yerriegelungsregxster 876 verwendet werden, wie nachfolgend beschrieben. Die die statischen Schieberegister-Stufenausgänge
Q^ bis Qg des Zählers 869 mit den D.-Eingängen der sechs Stufen
des Yerriegelungsregxsters 876 verbindenden Linien sind durch die Bezugszeichen 877s bis entsprechend 877f bezeichnet. Die
invertierten Ausgänge or bis q7 aus den sechs statischen Schieberegister-Stufen
des Zählers 869 sind durch gerade vertikale Linien dargestellt, die sich von dem Ausgang der entsprechend
bezifferten Inverter erstrecken und die Eingänge zu jedem der
Inverter 878a bis 878f sind direkt mit der Q^- bis Q^-Ausgangs™
leitung 877s bis entsprechend 877f verbunden,,
Das den Q- und Q-Ausgängen des Zählers 869 zugeordnete Dekodier-Netzwerk
ist durch vier horizontale Linien dargestellt5 die mit
879a bis 879d bezeichnet sind und jede dieser horizontalen Linien stellt ein dekodierendes NOR-Gatter dar9 wie nachfolgend
beschrieben» Jedes der durch die horizontale Linien 879s bis
879d dargestellte NOR-Gatter ist so dargestellt, dass es mit
seinem einen Ende gemeinsam mit einer stromführenden Elektrode
und einer Gate-Elektrode eines pull-up-Sransistors 880a bis entsprechend 88Od verbunden ist und die gegenüberliegende stromführende
Elektrode jedes der Transistoren 880a bis 88Od ist direkt mit einer +5 Volt-Potentialquelle verbunden, um die
notwendige Sreiberenergie zu liefern9 die für die NOR-Gatter
benötigt werdens die durch die entsprechenden horizontalen
Linien dargestellt sind und um die richtigen Logikpegel· 'an den
909836/G634
2107310
Gatterausgängen sicherzustellen.
Die erste horizontale Linie 879a stellt ein NOR-Gatter mit
sechs Eingängen dar, dessen jeder Eingang mit den invertierten Ausgängen Q7 bis Q7 der sechs Stufen des Schieberegister-Zählers
869 verbunden sind, um die Anwesenheit von nur Einsen in dem Zähler 869 zu erfassen, um sicherzustellen, dass eine
Null zu dem DS-Eingang der ersten Zählerstufe zurückgeführt
wird,und zwar bei dem nächsten Zählschritt, um den Zähler daran zu hindern, in dem Zustand mit nur Einsen verriegelt zu
werden. Die zweite horizontale Linie 879b stellt ein NOR-Gatter mit sechs Eingängen dar, das als seine Eingänge die Zählerausgänge
ÖT, ξΰ, Q7, Q^, or und Qg aufweist und sein Ausgang ist
mit einem ersten Eingang eines durch die horizontale Linie 879c dargestellten NOR-Gatters mit drei Eingängen verbunden
und als ein Eingang eines durch die horizontale Linie 879d dargestellten NOR-Gatters mit drei Eingängen, um die NOR-Gatter
879c und 879d ausser Bereitschaft zu setzen, wenn der Zählerstand 11111O erfasst wurde, wie nachfolgend beschrieben. Das
NOR-Gatter mit drei Eingängen, das durch die horizontale Linie 879c dargestellt ist, ist mit zwei weiteren Eingängen zum Empfang
der Signale Q,- und Q^T verbunden, während das durch die
horizontale Linie 879d dargestellte NOR-Gatter zwei weitere Eingänge so ausgebildet hat, dass diese die Zählerausgänge Q5
bzw. Qg empfangen.
Die Ausgänge des ersten NOR-Gatters 879a mit sechs Eingängen,
des ersten NOR-Gatters 879c mit drei Eingängen und des zweiten NOR-Gatters 879d mit drei Eingängen bilden die drei Eingänge
für ein NOR-Gatter mit drei Eingängen, das durch die vertikale gerade Linie 881 dargestellt ist und dessen Ausgang direkt mit
dem Daten-Schiebe-Eingang "DS" der ersten Stufe des sechsstufigen Zählers 869 verbunden ist, so dass der Ausgang des
NOR-Gatters 881 bestimmt, ob eine logische "1" oder eine logische "O" zu dem Eingang der ersten Stufe des Schieberegister-
909836/0694
Zähler 869 zugeführt wird. Das durch die vertikale Linie 881 dargestellte NOR-Gatter ist ebenfalls mit seinem einen Ende
gemeinsam mit der ersten stromführenden Elektrode und der Gate-Elektrode eines pull-up-Transistors 882 verbunden, dessen
gegenüberliegende stromführende Elektrode direkt mit der +5 Volt-Potentialquelle verbunden ist, um die notwendige Treiberenergie
für das Gatter zu liefern, um die richtigen Logikpegel sicherzustellen, wie oben beschrieben.
Die Kombination der NOR-Gatter 879c und 879d bildet eine Exklusiv-ODER-Gatter-Kombination,
die, zusammen mit dem ausser Bereitschaft setzenden Dekodier-NOR-Gatter 879b und dem NOR-Gatter
879at das die Einsen erfasst, die Zählfolge über den
Ausgang des NOR-Gatters 881 steuert, wie oben im Zusammenhang mit dem sechs-stufigen Zähler 775 eier Fig. 4-D7 beschrieben, wobei
die Zählfolge oder der Zählzyklus in der Fig. 4-D8, dargestellt
ist. Es ist selbstverständlich klar, dass sofern der Zähler anfänglich durch das Signal g2^ über die Leitung 774-gelöscht
wurde, um das direkte Rücksetzen jeder der Stufen des Zählers 869 zu bewirken, der anfängliche erste Zählerstand mit
"OOOOOO" in jeder seiner Stufen beginnen wird. Nach dem ersten
Taktimpuls wird der Ausgang des NOR-Gatters 881 eine logische Eins zu der ersten Stufe liefern und die Zählfolge wird dann
fortgesetzt, wie in der Zählerzustandstabelle der Fig. 4-D8
gezeigt. Der dekodierte Ausgang des NOR-Gatters 879b kann dazu verwendet werden, die Gatter 879c und 879d ausser Bereitschaft
zu setzen, um die richtige Zählfolge sicherzustellen, wie im Stand der Technik bekannt.
Jede der sechs Stufen des verriegelnden Registers 876 ist ein
dynamisches Zwei-Phasen-Flip-Flop, das in dem Blockschaltbild und dem elektrischen Schaltbild der Fig» 9·22 A und B dargestellt
ist«, Der D.-Eingang jeder der Flip-Flop-Stufen des verriegelnden
Registers 876 ist mit den Ausgängen Q^ bis Q6 der
sechs Stufen des Zählers 869 über die Leitungen 877a bis ent-
909836/06"94
" 254 " 2907
sprechend 877f verbunden. Jede der Flip-Flop^Stufen des Verriegelungsregisters
876 hat einen invertierenden Verriegelungsausgang qT bis q7, der das Komplement des Zählerstandes des
Zählers 869 ausgibt, der in dem Verriegelungsregister 876 gespeichert wurde und diese komplementierten Ausgänge sind mit
f %y,y, bis i'^g bezeichnet.
Die komplementierten Zählerstand-Ausgangs-Signale f'** bis
f 1^g aus den Verriegelungsregister-Ausgängen Q^" bis q7 werden
über Leitungen 883a bis 88Jf zu den Eingängen des Abtastzähler-Multiplexers
der Fig. 4-D13 geliefert, wie nachfolgend
beschrieben. Dem ersten Taktphaseneingang h wird über die
Leitung 733 das Übertragungssignal g~o zugeführt, das von dem
voreinstellbaren Zähler-Schaltkreis der Fig. 4-D5 wie oben beschrieben
erzeugt wird. Das Signal ^a von ^er ^ig. 4D5 wird
über die Leitung 766 der ersten stromführenden Elektrode eines Transistors 884 zugeführt, dessen gegenüberliegende stromführende
Elektrode mit dem ersten Eingang eines logischen NAND-Gatters 885 verbunden ist. Dem zweiten Eingang des NAND-Gatters
885 wird das erste Phasensignal h,, von dem 62,5 Kilohertz-Takt
zugeführt, das ebenfalls der Gate-Elektrode des Transistors 766 zugeführt wird. Der Ausgang des NAND-Gatters
885 wird von einem Knotenpunkt 886 abgegriffen und direkt zu dem zweiten Taktphasen-Eingang h^ jeder der Flip-Flop-Stufen
des Verrxegelungsregisters 876 zugeführt. Das Signal von dein Knotenpunkt 886 wird weiterhin über eine Leitung 887 als Signal
e^ den zweiten Taktphasen-Eingängen des Verriegelungsregisters
des Abtastzählers und Registers des zweiten Kanales der Fig. 4-D12 zugeführt, das nachfolgend beschrieben wird. Das logische
Signal e^. ist lediglich das Zeitsteuersignal gp^j, das mit der
h^-Taktphase synchronisiert ist.
Im folgenden wird die Wirkungsweise des Abtastzähler- und Verriegelungsregister-Schaltkreises
der Fig. 4-D11 für den ersten
Kanal beschrieben. Am Ende der vorhergehenden Maschinenperiode
909836/0694
2107390
wird die Impulsfolge gp/j, Sop un^ &2^ erzeugt, wobei deren
Erzeugung oben unter Bezugnahme auf Fig. 4-D5 beschrieben wurde.
Das Signal goo veranlasst, dass der momentan an den Ausgängen
Qy, bis CX- der sechs Stufen des Zählers 896 vorhandene Zählerstand
zu den D.-Eingängen der entsprechenden Flip-Flop-Stufen
des Verriegelungsregisters 876 übertragen wird. Da das Signal gpp erzeugt wurde, als die Taktphase h^ auf hohem Pegel war,
um ein invertiertes oder niedriges g^^-Signal zu einem invertierten
Eingang des UND-Gatters 770 der Fig. 4-D5 zu liefern,
während einem weiteren invertierten Eingang die niedrige h.g-Taktphase
zugeführt wurde und der letzte Eingang mit einem niedrigen h^-Taktimpuls gespeist wurde, der zu dem dritten
invertierten Eingang tormässig geleitet wurde, wenn h.^ hoch
war, so wird der Ausgang des UND-Gatters 885 auf niedrigem Pegel sein, wenn das tu-Signal an seinem Eingang auf hohem Pegel
ist, um das hohe gp,,-Signal zu seinem gegenüberliegenden Eingang
tormässig zu leiten.
Das niedrige Signal an dem Ausgangsknotenpunkt 886 wird bleiben, während das hohe gpp-Signal am ersten Taktphasen-Eingang
h vorhanden ist. Sobald das erste Taktphasensignal gpo roi*
dem Auftreten der nächsten Taktphase auf hohen Pegel geht, d.h., wenn tu auf niedrigen Pegel geht und hp auf hohen Pegel
geht, so wird das niedrige tu -Signal, das an einem Eingang des NAND-Gatters 885 anliegt, unverzüglich veranlassen, dass ein
hoher Pegel an dem Knotenpunkt 886 erscheint und da dieser hohe Pegel zu dem zweiten Taktphasen-Eingang h^ der Flip-Plops
geleitet wird, die die Stufen des Verriegelungsregisters bilden, so wird eine Taktphase nach der Erzeugung des Signales
^22 ^er ZUV0T ^en !^-Eingängen zugeführte Zählerstand verriegelt
werden mit den Komplementen, die an den entsprechenden Ausgängen Q^j" bis Q^ erscheinen, so dass der erreichte Zählerstand
an den Q^- bis Q^-Ausgängen des Zählers 869 aufgrund des
Erscheinens des Übertragungsimpulses go eine Taktphase später
gespeichert werden und in den sechs Stufen des Verriegelungs- , registers 876 verriegelt werden, so dass das Komplement jedes
909836/0694
29Q739Q
Bits Q.* bis Qg an den Verriegelungsausgängen Q^ bis entsprechend
<3> erscheint. Wenn die h^-Taktphase auf niedrigen Pegel
D I
geht und die hp-Taktphase auf hohen Pegel geht, so wird der
Löschimpuls gp, erzeugt und über die Leitung 773 zu den direkten
Bücksetzeingängen jeder der sechs Stufen des Zählers 869 geleitet, so dass vor dem Beginn einer neuen Zählfolge nur
Nullen darin gespeichert sind.
Unverzüglich nach dem Löschen des Zählers 869 über das durch das Löschsignal gp, bewirkte direkte Rücksetzen wird das logische
UND-Gatter 860, das fünf invertierte Eingänge aufweist, bestimmen, ob der Zähler 869 getaktet wird oder nicht, um ihn
in der Zählfolge, die in der Zustandstabelle der Fig. 4-D8 dargestellt
ist, vorrücken zu lassen, über eine Bereitsetzung des an dem Ausgang des NOR-Gatters 881 anwesenden Signales,
das dorthin geliefert wird, wie zuvor beschrieben. Das Gatter 860 ist in Bereitschaft gesetzt, wenn alle seine Eingänge auf
niedrigem Pegel sind. Einer seiner invertierten Eingänge stammt von dem Ausgang des NOR-Gatters 868, das sechs invertierte Eingänge
aufweist, wobei dieses Gatter einen niedrigen Pegel an den invertierten Eingang des Gatters 860 liefern wird, solange
der Zähler noch nicht den Zählerstand 0000001 erreicht hat, da in Übereinstimmung mit der Zählerzustandstabelle der Fig.
4D8 der nächste Zählschritt erneut einen Zählerstand von nur Nullen in den Zähler 869 plazieren würde, und damit die Gültigkeit
jegliches Zählereusganges zerstören würde.
Der zweite invertierte Eingang des UND-Gatters 860 wird von dem Knotenpunkt 874- abgegriffen und der Knotenpunkt 874- ist über
die Leitung 873 mit dem Ausgang des Gatters 862 über den Knotenpunkt
872 verbunden. Ein niedriger Pegel an diesem Eingang stellt sicher, dass das zweite Taktphasensignal h, nicht auf
hohem Pegel ist, da es gewünscht ist, zuerst die Phase hg und
dann die zweite Phase h^ zu takten, wobei die Phasenlage wechselseitig
aüsschliessend sein soll, wie nachfolgend beschrieben.
909836/0694
Ein dritter invertierter Eingang des UND-Gatters 860 wird von dem Knotenpunkt 859 abgegriffen, der das zweite Phasentaktsignal
hp empfängt, während ein vierter invertierter Eingang
mit dem Schaltarm 867 verbunden ist, der zur Vervollständigung eines Schaltkreisweges zwischen dem Schaltarm 867 und dem
Knotenpunkt 857 über den Kontakt 866 und die Leitung 865 verbunden ist. Solange das Signal F^, das ein binäres Signal ist,
das auf annehmbare digitale Schaltkreislogik-Pegel aufbereitet wurde und den Ausgang des ersten Kanales oder des ersten
Sauerstoff-Sensors darstellt, auf niedrigem Pegel ist, was das Vorhandensein eines fetten Luft/Brennstoff-Gemisches in
dem Auspuffsystem der Maschine anzeigt, ist ein niedriger Pegel
an dem Bereitsetzungs-UHD-Gefcfcer 860 vorhanden.
Ist das Signal 1,, auf niedrigem Pegel, so veranlasst das Auftreten
der Taktphase hp, dass der Transistor 852 leitend wird,
um dieses niedrige Signal zu dem Knotenpunkt 853 zu leiten. Wenn die Taktphase hg auf niedrigen Pegel geht, geht die Taktphase
tu auf niedrigen Pegel, um den Rückkopplungs-Transistor
858 leitend zu machen und das an dem Ausgangsknotenpunkt 857 anliegende niedrige Signal zurück zu dem Inverter-Eingangsknotenpunkt
853 zu leiten, um so das abgetastete niedrige i1^-
Signal an dem Knotenpunkt 857 für die vollständige Taktperiode aufrechtzuerhalten. Dieser niedrige Pegel wird dann über die
Leitung 865? den Kontakt 866 und den Schaltarm 867 übertragen,
um den vierten invertierten Eingang des UND-Gatters 860 in Bereitschaft zu setzen, selbst nachdem die Taktphase ho erneut
auf hohen Pegel gegangen ist und h^ auf niedrigen Pegel gegangen
ist, da der abgetastete niedrige Pegel noch an dem Inverter-Ausgangsknotenpunkt
857 über den leitenden Rückkopplungs-Transistor 852 an dem Knotenpunkt 852 anwesend ist. Dieser
niedrige Pegel wird dann durch die Inverter 854- und 856 invertiert
und dann erneut invertiert, so dass ein niedriger Pegel an dem Ausgangsknotenpunkt 857 aufrechterhalten wird, unabhängig
von den Taktphasen h^ oder hg, solange wie das abgetastete
Eingangssignal F^ auf niedrigem Pegel bleibt, was eine
909836/0694
~258"
fette Luft/Brennstoff-Mischung anzeigt.
Folglich werden, wenn eine fette Luft/Brennstoff-Mischung von
dem ersten Sauerstoff-Sensor gemessen wird und das Signal ϊ1^
niedrig ist, vier der fünf invertierten Eingänge des Gatters 860 in Bereitschaft gesetzt. Ein invertierter Eingang ist in
Bereitschaft gesetzt, da der Zähler 869 noch nicht seinen
63igsten Zählschritt erreicht hat. Ein weiterer invertierter Eingang ist in Bereitschaft gesetzt, da die Taktphase hg niedrig
ist, ein dritter Eingang ist in Bereitschaft gesetzt, solange das Signal c. nicht auf hohem Pegel ist, um den zweiten
Phaseneingang h, zu tekten und der vierte invertierte Eingang
ist in Bereitschaft gesetzt, solange die fette Luft/Brennstoff-Mischung in dem Auspuff vorhanden ist. Folglich wird,
da dem fünften invertierten Eingang über die Leitung 820 die Folge von 64 Abtastimpulsen pro Maschinenperiode zugeführt
wird, wobei diese Abtastimpulse gleichen Abstand zueinander haben, und da hg eine Folge von 64 negativ-gehenden Abtastimpulsen
darstellt, die mit der hg-Taktphase weitergeleitet werden, so dass ein negativ-gehender Impuls nur dann auftritt,
wenn hg auf niedrigen Pegel geht, das Gatter 860 einen hohen
Taktimpuls zu dem ersten Taktphasen-Eingang h jeder der sechs Stufen des Zählers 869 ausgeben, um den Zählerwert, der an dem
Datenschiebe—Eingang DS der ersten Stufe anwesend ist, in das
Register zu übertragen und den an dem nicht-invertierten Ausgang Q jeder Stufe vorhandenen Wert zu dem DS-Eingang jeder
darauffolgenden rechtsliegenden Stufe übertragen, um die vorhergehenden
Ausgänge zu den nachfolgenden Eingängen zu schieben oder zu übertragen, wie oben ueschrieben.
Sobald die Taktphase hg auf hohen Pegel geht, geht der Ausgang
des Gatters 860 auf niedrigen Pegel, um die erste Taktphase h_ jeder der sechs Stufen des Zählers 869 zu beenden. Sobald der
Ausgang des Gatters 860 auf niedrigen Pegel geht, wird das Gatter 862 in Bereitschaft gesetzt und ein hoher Pegel erscheint
an seinem Ausgangsknotenpunkt 872, der über die Leitung
909836/0694
873 zum Takten des Eingangsknotenpunkt 874- übertragen wird.
Ein hoher Pegel an dem Knotenpunkt 874 setzt das Gatter 860
ausser Bereitschaft und liefert einen hohen Taktimpuls zu dem zweiten Taktphaseneingang tu, während der niedrige Pegel, der
an dem Ausgang des Gatters 860 erscheinen sollte, gleichzeitig durch den Inverter 888 invertiert wird, um ein hohes Taktsignal
dem h —Takteingang anzulegen, so dass, wenn die hohen Signale
gleichzeitig oder nahezu gleichzeitig dem hK- und h Takteingängen
jeder der Stufen der statischen Schieberegister des Zählers 869 dargeboten werden, das zuvor zu dem Eingang
der Schieberegisterstufe übertragene Signal in sie- eingegeben
wird und an ihrem Ausgang verriegelt wird, so dass nach einer
vollständigen Taktphase die Daten in den Registern des Zählers um eine Stufe nach rechts verschoben wurden, wobei die ganz
links liegende Stufe den Ausgang des NOR-Gatters 881 empfangen hat und diesen eingegeben und an ihrem Ausgang verriegelt hat,
wie herkömmlich bekannt.
Diese Wirkungsweise wird fortfahren und der Zähler 869 wird
den in ihm gespeicherten Zählerstand um eine "Eins" vergrössern, jedesmal wenn einer der 64 Abtastimpulse hg auftritt und der
Ausgang des ersten Sauerstoff-Sensors, d.h. das Zustandssignal 1?,., wird auf niedrigem Pegel bleiben, was eine fette Luft/
Brennstoff-Mischung anzeigt. Sofern die von dem Sauerstoff-Sensor
des ersten Kanales erfasste Mischung während einer vollständigen Maschinenperiode fett bleibt, was bedeutet, dass das
Signal 51^, für diese ganze Periode auf niedrigem Pegel bleibt, '
so werden alle hg-Abtast-Impulse oder alle bis auf den letzten,
da das Gatter 860 vor dem Auftreten des 64igsten Impulses durch den dekodierten Ausgang des NOR-Gatters 868 ausser Bereitschaft
gesetzt wird, in den Zähler 869 eingezählt und der Zähler
869 wird einen hohen Zählerstand speichern, was ein fettes Luft/Brennstoff-Yerhältnis anzeigt.
Wenn andererseits das Luft/Brennstoff-Verhältnis, das von dem
909836/0694
290739Q
ersten Sauerstoff-Sensor gemessen wird, während einer Masehinenperiode
mager bleibt, dann wird das von dem Sauerstoff-Sensor-Aufbereitungssystem
der Mg. 3E ausgegebene Signal Έ^ für die
gesamte Maschinenperiode auf hohen Pegel bleiben. Ein hohes IV, -Signal auf der Eingangs leitung 308 veranlasst, dass ein hoher
Pegel an dem Knotenpunkt 857 erscheint und folglieh ein hoher Pegel an einem Eingang des Gatters 860. Ein hoher Pegel
an einem invertierten Eingang des UND-Gatters 860 verhindert, dass irgendeiner der 64 Abtastimpulse hg gezählt wird, so dass
am Ende der Maschinenperiode der Zählerstand Null in dem Zähler 868 vorhanden sein wird, was das Vorhandensein einer extrem
mageren Luft/Brennstoff-Mischung in dem Auspuffsystem anzeigt.
Realistischer wird das Signal P^ während eines Teiles des Maschinenzyklus
auf hohem Pegel sein und während eines weiteren Teiles auf niedrigem Pegel, da die Verbrennung in den verschiedenen
Zylindern die Anzeige eines fetten Zustandes während einer Verbrennungszeit veranlassen wird und die Anzeige eines
mageren Gemisches zu einer anderen Verbrennungszeit. Unter diesen
realistischen Bedingungen wird das Gatter 860 in Bereitschaft gesetzt, den Zähler 869 zu veranlassen, seinen Zählinhalt
um Eins zu vergrössern, jedesmal wenn einer der 64 Abtastimpulse
hg einen fetten Zustand erfasst, während der Zähler seinen Zählinhalt nicht vergrössern wird, wenn ein magerer
Zustand erfasst wird. Folglich wird am Ende der Maschinenperiode irgendein Zählerstand zwischen Null und 63 durch den
Zähler 869 ■ .erreicht sein. Im Idealfalle wird ein Zählerstand
von 32 einen stöchiometrischen Betrieb anzeigen, während ein
kleinerer Zählerstand einen mageren Maschinenbetrieb anzeigt und ein höherer Zählerstand eine zu fette Luft/Brennstoff-Mischung
in dem Auspuff anzeigt. Mit einem Zählerstand von Null, der den extremen Pail eines kontinuierlich mageren Iiuf t/Brennstoff-Verhältnisses
in dem Auspuffsystem anzeigt und mit einem Zählerstand von 63, der den Extremfall einer kontinuierlich
fetten Luft/Brennstoff-Mischung in dem Auspuff anzeigt, ist es klar, dass unter normalen Bedingungen irgendein dazwischen-
909836/0694
29Ö733Q
liegender Zählerstand in dem Zähler in der Nähe des Endes der
Maschinenperiode gespeichert sein wird, wenn der Übertragungsimpuls gpp erzeugt wird. Wenn die Maschinenperiode zu Ende ist,
überträgt das Übertragungssignal gpo ^en ^n ^-em Zähler 869 erreichten
Zählerstand zu den Eingängen des Verriegelungsregisters 876 und die nächste Taktphase wird veranlassen, dass ein
hohes Signal von dem NAND-Gatter 885 ausgegeben wird, um die fcu-Talttphase zu takten, um den höchsten von dem Zähler 869 erreichten
Zählerstand zu dem Verriegelungsregister 876 zu übertragen
und zu verriegeln, zur Verbindung mit dem Abtastzähler-Multiplexer der Pig. 4-D13, wie nachfolgend beschrieben, während
das Löschsignal go* alle Stufen des Zählers 869 direkt zurücksetzt,
um mit dem nächsten Zählzyklus für die nächste Maschinenperiode zu beginnen.
4-.J7 Abtastzähler und Register für den zweiten Kanal
Der Abtastzähler und das Register für den zweiten Kanal sind in Fig. 4-D12 gezeigt und dem Abtastzähler und dem Register der
Fig. 4D11 für den ersten Kanal ähnlich und in der Tat nahezu
identisch. Der Abtastzähler und das Register für den zweiten Kanal der Fig. 4D12 empfängt den richtig aufbereiteten Ausgang
von dem zweiten Sauerstoff-Sensor als Signal F-, über die Leitung
317 von dem Ausgang des Sauerstoff-Sensor-Signal-Aufbereitungssystems
der Fig. 3E. Wie oben beschrieben, ist das Signal
F^ ein binäres Signal, das den richtig aufbereiteten Ausgang
des Zirkondioxid-Sensors des zweiten Kanales darstellt und ein
hoher Pegel, oder eine logische "1" stellt einen mageren Zustand dar, während ein niedriger Pegel oder eine logische "0"
ein fettes Luft/Brennstoff-Verhältnis in dem Auspuffsystem darstellt.
Das Signal F^ wird über die Leitung 317 zu einer stromführenden
Elektrode eines Transistors 889 zugeführt, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt
verbunden ist# Der Knotenpunkt 890 ist mit dem Eingang eines
909836/0694
ersten Inverters 891 verbunden, dessen Ausgang dem Knotenpunkt
892 zugeführt wird. Der Knotenpunkt 892 ist über eine Leitung
893 mit einem ersten Schaltkontakt 894- und weiterhin mit dem
Eingang eines zweiten Inverters 895 verbunden. Der Ausgang des Inverters 895 wird einem Knotenpunkt 896 zugeführt. Der Knotenpunkt
890 ist mit der ersten stromführenden Elektrode eines
Rückkopplungs-Transistors 897 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem Inverter-Ausgangsknotenpunkt
896 verbunden ist. Der Knotenpunkt 896 ist über eine Leitung 898 mit einem Schaltkontaktpunkt 899 verbunden und ein
Kontaktarm 900, der wahlweise über eine herkömmliche LSI-Maskierungs-Technik
zwischen dem einen oder dem anderen der Kontakte 894·, 899 einstellbar ist, ist mit dem Kontakt 899 verbunden,
um so einen Strompfad zwischen einem invertierten Eingang eines logischen UND-Gatters 901 und dem Inverter-Ausgangsknotenpunkt
896 über den Schaltarm 900, den Kontakt 899 und die Leitung 898 zu bilden.
Ein zweiter invertierter Eingang des Gatters 901 wird direkt von dem Ausgang eines NOR-Gatters mit sechs Eingängen abgegriffen,
das durch die horizontale Linie 902. dargestellt und als seine Eingänge die Ausgänge Q^, Qp, Q^, Q2^, Qc und ^ der sechs
Stufen des zweiten Abtastzählers 903 aufweist. Ein Ende der
Leitung, die das NOR-Gatter 902 darstellt, ist gemeinsam mit einer ersten stromführenden Elektrode und einer Gate-Elektrode
eines Transistors 904- verbunden, dessen gegenüberliegende stromführende
Elektrode mit einer +5 Volt-Potentialquelle verbunden ist, um als pull-up-Transistor zu arbeiten und die notwendige
Treiberleistung für das NOR-Ga'^er 902 mit seinen, sechs Eingängen
zu liefern, um die richtigen Logikpegel an dessen Ausgang sicherzustellen, wie oben beschrieben.
Der zweite Abtastzähler 903 ist,ebenso wie es der erste Abtastzähler
869 der Fig. 4D11 war, ein Schieberegisterzähler, der aus sechs statischen Schieberegisterstufen aufgebaut ist, die
jeweils Taktphasen-Eingänge hg, hfe, hQ, einen Datenschiebe-Ein-
909836/0 694
29Ü7390
gang DS9 einen direkten Rücksetz-Eingang DR und einen nichtinvertierenden
Ausgang Q aufweisen. Die Ausgänge der sechs Stufen sind mit Q^, Q2, Q^, Q^., Qn und Q6 bezeichnet und die
sechs Stufen sind, wie oben beschrieben, so verbunden, dass sie ein herkömmliches Schieberegister bilden.
Ein dritter invertierter Eingang des UND-Gatters 901 ist so
verbunden, dass er die zweite Taktphase hp des 62,5 Kilohertz-Taktes
empfängt. Der vierte invertierte Eingang des Gatters 901 ist so verbunden, dass er die Abtastimpulse hg von der
Ausgangsleitung 820 aus der Abtastzähler-Dekodier-Logik der Eig. 4-D9 empfängt. Das Signal c^, das dazu verwendet wird, die
zweite Phase des Zählers 903 zu takten, wird über dip Leitung
875 von der Fig. 4-D11 zu dem Takteingangsknotenpnnkt 905 geleitet.
Der Takteingangsknotenpunkt 905 ist direkt mit dem
fünften und letzten invertierten Eingang des Gatters 901 verbunden
und er ist direkt mit dem zweiten Takteingang h^ jeder
der sechs statischen Schieberegisterstufen, die den Zähler bilden, verbunden. Der direkte Rücksetz-Eingang jeder der statischen
Schieberegisterstufen des Zählers 903 empfängt das Löschsignal g2^ über die Leitung 774-» um jede der Stufen des
Zählers 903 am Ende jeder Maschinenperiode zurückzusetzen,
um den Zähler 903 vor seinem Beginn mit einem neuen Zählzyklus
zu löschen.
Der Ausgang des UND-Gatters 901 ist (1) über eine Leitung
zur Lieferung des Signales d, zu einem invertierten Eingang
des UND-Gatters 862 der Pig. 4-D11 verbunden, wie oben beschrieben,
(2) direkt mit dem ersten Taktphasen-Eingang h jeder der
sechs Stufen des Zählers 903 und (3) mit dem Eingang eines
Inverters 903, dessen Ausgang mit dem Stufen des Zählers 903 verbunden ist.
Inverters 903, dessen Ausgang mit dem Takteingang h„ jeder der
Der nicht-invertierte Ausgang jeder der sechs Stufen des Zählers 903 ist mit Q/j bis Qg bezeichnet und jeder von ihnen ist direkt
909836/0694
mit einem entsprechenden nicht-invertierten Ausgangsknotenpunkt 907a bis 9O7f entsprechend verbunden. Der Q-Ausgang je
de? der Stufen wird von dem entsprechenden nicht-invertierten Ausgangsknotenpunkt 907a bis 9O7f abgegriffen und über Leitungen
908a bis 9O8f zu dem Di-Eingang einer entsprechenden
Stufe eines Verriegelungsregister 909 zugeführt.
Jede der Stufen des Verriegelungsregister 909 ist ein dynamisches
Zwei-Phasen-Flip-Flop mit einem Dateneingang D., einem invertierenden Ausgang" Q, einem ersten Taktphasen-Eingang hQ
und einem zweiten Taktphaseneingang tu- wobei jede Stufe so
ausgebildet· ist, dass sie den in der entsprechenden Stufe des Zählers 903 vorhandenen logischen Zustand empfangen und speichern
kann, wenn immer der Datenübertragungsimpuls gp^ an den
ersten Taktphasen-Eingang h„ jeder der Stufen des Verriegelungsregisters
909 über die Ausgangsleitung 773 der Fig. 4D5
zugeführt wird. Das Signal e^ von dem Ausgangsknotenpunkt
des UND-Gatters 885 der Fig. 4-D11 wird über eine Leitung 887
zu dem zweiten Taktphasen-Eingang ku jeder der Stufen des Verriegelungsregisters
909 zugeführt, um den übertragenen Zählerstand
darin zu verriegeln. Die invertierenden Ausgänge der sechs Stufen des Verriegelungsregisters sind mit ^j" bis q7
bezeichnet und so ausgebildet, dass sie das Komplement der Zählerstand-Bits, die darin gespeichert sind, über Ausgangsleitungen
91Oa bis 91Of ausgeben, wobei diese Leitungen dazu
verwendet werden, Zählerstand-Komplement-Signale f"*i/i bis f
zu dem Abtastzähler-Multiplexer der Fig. 4-D13 zu liefern, wie
nachfolgend beschrieben.
Die Q-Ausgänge, QÜj" bis (JT der sechs Stufen des Schieberegisterzählers
903 sind durch gerade vertikale Linien dargestellt, die
sich von dem Ausgang der Inverter 911a bis 911e nach unten erstrecken,
wobei deren entsprechende Eingänge direkt mit den nicht-invertierenden Ausgangsknotenpunkten 907a bis entsprechend
9O7f verbunden sind. Der Q^-Ausgang wird also von dem
Ausgang eines Inverters 911f abgegriffen und über eine Leitung
909836/0694
29Q739Q
912 zurück zu einem der sechs invertierten Eingängen des NOR·1-Gatters
902 geführt, wie oben beschrieben, so dass der Ausgang
des NOR-Gatters 902 auf hohen Pegel gehen wird, um das Gatter
901 ausser Bereitschaft zu setzen, wenn der Zählerstand 000001 durch den Zähler 903 erreicht ist«, Dieser Zählerstand wird bei
dem 63igsten Zählschritt nach dem direkten Rücksetzen erreicht und der folgende Zählerstand würde veranlassen, dass in dem
Zähler 903 ein Zustand mit nur Nullen auftritt, was dessen
Ausgabe ungültig oder mehrdeutig machen würde, da es unmöglich wäre, festzustellen, ob alle in dem Zähler gespeicherten
Nullen aufgrund der Tatsache, dass ein mageres Luft/Brennstoff-Verhältnis in dem Auspuff durch den zweiten Sauerstoff-Sensor
erfasst wurde, was das Gatter 901 daran hindert, irgendeinen der 64- Abtastimpulse hg durchzulassen und daher den direkten
Rücksetz-Zählerstand von nur Nullen in dem Zähler 903 zurückzuhalten
oder ob alle 64 Abtastimpulse hg durch das Gatter 901
hindurchgelassen wurden, was eine exzessiv fette Luft/Brennstoff-Mischung in dem Auspuff anzeigt, die den Zähler veranlasst,
zu dem Zählerstand von nur Nullen zurückzukehren. Folglich geht der Ausgang des dekodierenden NOR-Gatters 902
auf einen hohen Pegel«, sobald der 63igste Zählimpuls gezählt
wurde, um das Gatter 901 zu sperren und um zu verhindern, dass ein weiterer Zählschritt eingegeben wird«,
Wie oben im Zusammenhang mit dem Dekodier-Netzwerk an dem Ausgang
des ersten Abtastzählers 869 der Fig., 4-D11 beschrieben,
enthält das Dekodier-Netzwerk an dem Ausgang des zweiten Abtast Zählers 903 vier zusätzliche NOR-Gatter, die durch horizontale
Linien 913a bis 913<i dargestellt sind» Das durch die
horizontale Linie 913a dargestellte NOR-Gatter ist ein NOR-Gatter mit sechs Eingängen, das als Eingänge die Ausgänge der
Inverter 911a bis 911f aufweist und folglich die Zählersignale
Q^" bis C^T«, Der Ausgang des dekodierenden NOR-Gatters 913s wird
folglich auf hohen Pegel gehens wenn ein Zustand von nur Nullen
in dem Zähler 903 erfasst wurde, um zu erzwingen^ dass eine
909836/0694
29Q739Q
Null in die erste Stufe des Zählers geleitet wird, wie oben beschrieben.
Das zweite dekodierende NOR-Gatters ist durch die horizontale Linie 913b dargestellt und seine sechs Eingänge empfangen die
Zählerausgänge Q^, Q^, OT, ^, Q^ und Qg. Der Ausgang des dekodierenden
NOR-Gatters §13b mit sechs Eingängen wird als erster
Eingang zu einem NOR-Gatter mit drei Eingängen geleitet, das durch die horizontale Linie 913c dargestellt ist und als
ein Eingang zu einem NOR-Gatter mit drei Eingängen, das durch die horizontale Linie 913<i dargestellt ist. Das NOR-Gatter
913c empfängt mit seinen beiden anderen Eingängen die Zählerausgänge
Qc und Q^g", während die anderen zwei Eingänge des NOR-Gatters
913d die Ausgänge ÖT und Qg empfangen.
Die Ausgänge der NOR-Gatter 913c und 913d bilden eine Exklusiv-ODER-Gatter-Kombination,
die den Basiszählzyklus des Zählers überwacht, wie oben erläutert. Die Ausgänge des NOR-Gatters
913c und 913OL bilden zwei Eingänge für ein NOR-Gatter mit drei
Eingängen,'das durch die vertikale Linie 914· dargestellt ist,
wobei dessen dritter Eingang der Ausgang des NOR-Gatters 913a
ist, welches sechs Eingänge aufweist. Der Ausgang des NOR-Gatters 913t" wird dazu verwendet, die NOR-Gatter 913c oder 913d
bei einem vorbestimmten Zählerstand oder bei vorbestimmten Zählerständen in dem Zyklus ausser Bereitschaft zu setzen, um
so die Zählfolge zu steuern und den Zählzyklus oder die Zählsequenz, die in der Zählerzustandstabelle der Pig. 4-D8 angegeben
ist, zu erreichen. Selbstverständlich ist klar, dass in Abhängigkeit von den Anfangswerten des Zählers, im vorliegenden
Ausführungsbeispiel nur Nullen nach einem direkten Rücksetzen durch das Signal go*» äer Zähler der Zählerzustandstabelle
der Fig. 4-D8 von dem Punkt an folgen wird, an dem jede
darauffolgende tormässig gesteuerte Taktzeit den nächsten darauffolgenden
Zustand erzeugt.
909836/0694
Der Ausgang des NOR-Gatters mit drei Eingängen, das durch, die
vertikale Linie 914- dargestellt ist, wird direkt dem Daten™
schiebe-Eingang DS der ersten Stufe des Schieberegister-Zählers 903 zugeführt, um einen hohen Pegel oder eine logische "I" au
dem Eingang der ersten Zählerstufe zu liefern, wenn alle Eingänge des NOR-Gatters 914- auf niedrigem Pegel sind und um einen
niedrigen Pegel oder eine logische "O1" zu dem Eingang der
ersten Zählerstufe zu liefern, wenn irgendeiner der Eingänge des NOR-Gatters 914- auf hohem Pegel ist,, Auf diese Weise wird
die Zählerzustandsfolge hergestellt. Ein Ende der Linie 914-,
die das NOR-Gatter mit drei Eingängen darstellte, ist gemeinsam
mit einer stromführenden Elektrode und mit der Gate-Elektrode eines
Transistors 915 verbunden, dessen gegenüberliegende stromführende
Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden ist. In ähnlicher Weise ist jedes der NOR-Gatter
913a bis 913a- so dargestellt, als sei es gemeinsam mit einer
stromführenden Elektrode und der Gate-Elektrode eines entsprechenden Transistors 916a bis 916d verbunden, dessen gegenüberliegende
stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden ist« Die Transistoren 915 und 916a
bis 916d sind pull-up-Transistoren, die die Leistung für die
entsprechenden NOR-Gatter liefern und die richtigen Logikpegel sicherstellen»
Wie oben beschrieben, geht am Ende einer Maschinenperiode das Übertragungssignal gpp fü-r eine Taktphase auf einen hohen Pegel
und da es über die Leitung 773 mit dem ersten Takteingang
h jeder der Stufen des Verriegelungsregisters 903 zugeführt
wird, wird der dann in den sechs Stufen des Zählers 903 gespeicherte
Zählerstand zu dem D.-Eingang der entsprechenden Stufe des Verriegelungsregisters 909 geliefert» Bei der nächsten
Taktphase geht das Signal e^ auf hohen Pegel und da dieses
Signal dem zweiten Taktphasen-Eingang h^ jeder der Stufen des
Verriegelungsregisters 909 zugeführt wird$ wird das Komplement
jedes zuvor eingegebenen Wertes zu dem entsprechenden Verriegelungsausgang ÖT bis <ü?7 übertragen und zur weiteren Verwendung
9098 36/0694
907390
dort verriegelt.
Gleichzeitig mit der Erzeugung des Signales e^, wird das Löschsignal
go% über die Leitung 774- zu dem direkten Rücksetz-Eingang
DR jeder der Zählerstufen 903 zugeführt, um den Zähler
zu löschen und zu veranlassen, dass eine Null an allen seinen Q-Ausgängen vorhanden ist. Das Signal gp^ bezeichnet das Ende
einer Maschinenperiode und sobald der Zähler 903 zu dem Zustand
mit nur Nullen zurückgesetzt ist, wurde eine neue Maschinenperiode begonnen und der Zähler 903 beginnt mit dem Zählen,
wie nachfolgend beschrieben. Da der 63igste Zählschritt noch nicht erreicht wurde, bleibt der Ausgang des NOR-Gatters 902
auf niedrigem Pegel, um einen invertierten Eingang des Gatters 901 in Bereitschaft zu setzen. Gleichzeitig wird ein zweiter
invertierter Eingang des Gatters 901 jedesmal dann in Bereitschaft
gesetzt, wenn die Taktphase h.^ auf niedrigen Pegel
geht. Jedesmal wenn die Taktphase hg auf niedrigen Pegel geht,
geht der Ausgang des Inverters 861 der Fig. 4D11 auf hohen
Pegel, was das Gatter 862 ausser Bereitschaft setzt und das Signal c^ auf niedrigen Pegel gehen lässt. Da c^ über die Leitung
875 zu einem dritten invertierten Eingang des Gatters 901
zugeführt wird, wird dieses ebenfalls in Bereitschaft gesetzt. Ein vierter invertierter Eingang des Gatters 901 ist über den
Schaltarm 900, den Kontakt 899 und die Leitung 898 mit dem Inverter-Ausgangsknotenpunkt 896 verbunden.
Zunächst sei angenommen, dass der zweite Säuerstoff-Sensor
eine kontinuierlich fette Luft/Sauerstoff-Mischung in dem Auspuff system der Verbrennungskraftmaschine, in die er eingebaut
ist, erfasst. Folglich ist der Ausgang des Sauerstoff-Sensor-Signal-Aufbereitungssystems
der Fig. 3E, d.h. das Signal F^»
das auf der Leitung 317 zugeführt wird, auf niedrigem Pegel.
Wenn die Taktphase ho auf hohen Pegel geht, leitet der Transistor
889, um das niedrige F^-Signal zu dem Eingangsknotenpunkt
890 durchzulassen. Wenn fa^, suf niedrigen Pegel und tu auf hohen
Pegel geht, so leitet der Rückkopplungs-Transistor 897
909836/0694
" 2δ9 " ° 9 O 7 3 9 Q
und lässt den niedrigen Pegel von dem Ausgangsknotenpunkt 896 zurück au dem Knotenpunkt 890 gelangen« Darauffolgend unterliegt
der niedrige Pegel an dem Knotenpunkt 890 einer zweifachen Invertierung über die Inverter 891 und 8959 so dass ein
niedriger Pegel kontinuierlich an dem Inverter-Ausgangsknotenpunkt
896 vorhanden sein wird, solange das Eingangssignal ϊχ
auf niedrigem Pegel bleibt» Dieser niedrige Pegel wird dann zum Bereitsetzen des vierten invertierten Eingangs des Gatters
901 weitergeleitetο Da der fünfte invertierte Eingang des Gatters
901 zum Empfang der 64 negativ-gehenden Abtastimpulse hg
mit gleichem Abstand über die Leitung 820 verschaltet ists wird
das Gatter 901 einen hohen Impuls d, jedesmal dann ausgebens
wenn alle Eingänge in Bereitschaft gesetzt sind und einer der negativ-gehenden Abtastimpulse hg auftritto
Jeder von dem Gatter 901 ausgegebene hohe BßpnlS;, der nur dann auf-=
treten ksnn0 wenn das Signal ho auf niedrigem Pegel ists da es
eine der bereitsetzenden Eingangsimpulse hierfür ist9 wird
dem ersten Taktphasen-Eingang h jeder der sechs Stufen des Zählers 903 zugeführt, was bewirkt, dass das dann an dem Ausgang
des IIQS-Gatiers 914 anliegende Signal in den DS-Eingang
der ersten Stufe eingegeben wird und dass der Q-Ausgang jeder
Zählerstufe dem DS-Eingang der nächsten darauffolgenden rechtsliegenden Stufe zugeführt wird, wie allgemein bekannte
Sobald das Taktsignal hg auf hohen Pegel geht? geht der Ausgang
des Gatters 901 auf niedrigen Pegel und ein niedriger Pegel von dem Gatter 901 wird als niedriges d,-Signal über die Leitung
871 zu dem Bereitsetz-Gatter 862 geleitet*, das dann das hohe,
tormässig gesteuerte Taktsignal c^ ausgibt«, Das Signal c* wird
über die Leitung 875 zu dem zweiten Taktphasen-Eingang h^ jeder
der sechs Stufen des Zählers 903 zugeführt und weiterhin, wenn
der Ausgang des Gatters 901 auf niedrigen Pegel geht, geht der Ausgang des Inverters 906 auf hohen Pegel9 um ein hohes Signal
zu dem dritten Takteingang h jeder der sechs Stufen des Zählers
909836/0694
"27°" 19Q739Q
903 zu leiten, so dass der zuvor mit dem hohen, dem h -Eingang
dargebotenen Pegel eingegebene Wert dann zu der entsprechenden Stufe übertragen und dort an dem Ausgang verriegelt wird, wenn
die den hK- und h -Eingängen dargebotenen Signale auf hohen
Pegel gehen.
Diese Folge wird wiederholt, wobei der an dem Ausgang des NOR-Gatters
vorhandene Wert, der die Zählfolge des Zählers 903 bestimmt,
der seinerseits durch das Dekodier-Netzwerk bestimmt ist, wie oben beschrieben, zu dem Eingang der ersten Zählerstufe
geliefert wird, wenn jeder Stufenausgang zu dem Eingang der nächsten benachbarten darauffolgenden Stufe übertragen wird
und dann werden alle eingegebenen Werte zu den Stufenausgängen übertragen und verriegelt, jedesmal dann, wenn eines der abtastenden
Taktsignale hg durch das Gatter 901 geleitet wurden.
Folglich wird, wenn das Ausgangssignal F, von dem Sauerstoff-Sensor-Signal-Aufbereitungssystem
der Fig. 3E kontinuierlich auf niedrigem Pegel ist, das Gatter 901 weiterhin bei jeder
weiteren Taktphase in Bereitschaft gesetzt sein, so dass alle Abtastsignale hg veranlassen werden, dass der in dem Zähler
gespeicherte Zählerstand sich vergrössert, wobei der resultierende hohe Zählerstand einem exzessiv fetten Luft/Brennstoff-Gemisch
in dem Auspuffsystem der Maschine entspricht. In ähnlicher Weise wird, wenn das Signal 1% von dem Ausgang des Sauerstoff-Sensor-Signal-Aufbereitungssystems
der Fig. 3E kontinuierlich auf hohem Pegel ist, was ein kontinuierlich mageres Luft/
Brennstoff-Gemisch anzeigt, das Gatter 901 kontinuierlich während der 64- Abtastimpulse ausser Bereitschaft gesetzt sein und kein
Zählschritt wird in den Zählern 903 eingegeben werden, so dass
folglich ein niedriger Zählerstand ein exzessiv mageres Luft/ Brennstoff-Verhältnis in dem Auspuffsystem der Maschine anzeigt.
In der Praxis wird allerdings der Ausgang F, des zweiten Sauerstoff-Sensors,
nachdem er durch das Säuerstoff-Sensor-Signa1-
909836/0694
1907390
Aufbereitungssystem der Fig« JE richtig aufbereitet wurde, in
dem Masse periodisch auf hohen oder niedrigen Pegel gehen«, wie
die verschiedenen Zylinder zünden, da ein Zylinder "fett"
laufen kann, während ein anderer "mager" läuft, usw. folglich wird, da die 64 Abtastimpulse hg mehr oder weniger im gleichen
Abstand über die Masehinenperiode verteilt sind, der Zustand
des Luft/Brennstoff-Verhältnisses in dem Auspuffsystem abgetastet
oder über die gesamte Masehinenperiode gemittelt und sofern das Signal ϊ^ während der Hälfte der Zeit niedrig war, was
ein fettes Luft/Brennstoff-Verhältnis anzeigt und während der anderen Hälfte der Zeit auf hohem Pegel war, was ein mageres
Luft/Brennstoff-Verhältnis anzeigt,, so wird ein Mittelwert von
32 Zählschritten in dem Zähler 903 zu dem Zeitpunkt erreicht,
zu dem das Übertragungssignal gpo erzeugt wurde, um die Ausgänge
der "ilählerstuf en in das Verriegelungsregister 909 zu
schieben» Es ist klar, dass der in dem Zähler 903 gespeicherte
Zählerstand zwischen Null und 63 variieren kann, in Abhängigkeit von der Anzahl von Zeitdauern „in denen das Signal 3?^ auf
hohem Pegel war und in Abhängigkeit von der Anzahl von Zeitdauern, in der es auf niedrigem Pegel war, wenn die hg-Abtastimpulse
erzeugt wurden. Während ein Zählerstand von 32. zum ÜbertragungsZeitpunkt einen stöchiometrischen Betrieb anzeigt,
ist unter normalen Bedingungen ein etwas grösserer Zählerstand oder ein etwas kleinerer Zählerstand-wahrscheinlicher, was ein
fettes Luft/Brennstoff-Verhältnis bzw» ein mageres Luft/Brennstoff-Verhältnis
anzeigt. Welcher Zählerstand auch immer in dem Zähler 903 eine Taktphase vor dem Ende der Masehinenperiode
erreicht wurde, wenn das Übertragungssignal gg^ erzeugt wurde,
so wird dieser dann an den Ausgängen Q^ bis Qg des Zählers vorhandene
Zählerstand den D.-Eingängen der entsprechenden Stufe des Verriegelungsregisters 909 über die Leitungen 908a bis
908f zugeführt. Bei der letzten Taktphase der Masehinenperiode geht das Signal e,, auf hohen Pegel, um den erreichten Zählerstand
an dem Ausgang des Verriegelungsregisters 909 zu verriegeln,
so dass das Komplement jedes seiner Bits durch die Signale f"^ bis f"^g dargestellt wird und das Löschsignal
9098 3 6/0 694
erneut alle Stufen des Zählers 903 zurücksetzt, um den Zähler
für den nächsten Zählzyklus klar zu machen, wie oben beschrieben.
4-.18 Abtastzähler-Multiplexer
Der Abtastzähler-Multiplexer des Blocks 64-9 der Fig. 4-D ist in
dem schematischen Schaltbild der Fig. 4D13 dargestellt. Der
in dem Abtastzähler am Ende des vorhergehenden Maschinenzyklus gespeicherte Zählerstand, der zu dem Verriegelungsregister 876
der Fig. 4-D11 übertragen wurde, hat sein Komplement zu einem
Satz von Eingängen des Abtastzähler-Multiplexers der Fig. 4D13
übertragen., und zwar als Signale f1/^ bis f 1^6 über Leitungen
883a bis 883f, während der in dem zweiten Abtastzähler gerade vor dem Ende der Maschinenperiode gespeicherte und darauffolgend
in dem Verriegelungsregister 909 der Fig. WI2 gespeicherte
Zählerstand sein Komplement als Eingangssignale £n** bis fernher die Leitungen 910a bis 91Of übertragen hat.
Die Multiplexierung wird durch einen Satz von sechs UND/NOR-Gatter-Kombinationen
durchgeführt, wobei das UND- und das NOR-Gatter jeweils zwei Eingänge aufweisen. Jede dieser Kombinationen
enthält ein erstes logisches UND-Gatter 918a bis 918f
mit zwei Eingängen, ein zweites logisches UND-Gatter 919a bis
919f mit zwei Eingängen und ein NOR-Gatter 920a bis 92Of mit
zwei Eingängen, wobei jedes dieser NOR-Gatter als seinen Eingang die Ausgänge des entsprechend bezeichneten Paares der
UND-Gatter 918a bis 918f und 919a bis 919f aufweist.
Dem Abtastzähler-Multiplexer wird über Leitungen 921 bzw. 922 ein Kommando-Signal Hn und ein Kommando-Signal mg zugeführt.
Die Kommando-Signale m^ und mg werden über den Koinmando-Signal-Bus
THq von dem sekundären Kommando-Signal-Generator des Mikroprozessor-Systems
des Blocks 123 der Fig. 2 übertragen, wie
nachfolgend erläutert, und das Kommando-Signal m.-, steuert, dass
der verriegelte Zählerstand oder das digitale Wort, das den
909836/0694
-273- 290739Q
abgetasteten Ausgang des ersten Sauerstoff-Sensors darstellt, zu dem Binär/Impulsbreiten-Wandler-Schaltkreis der Fig» 4-D14
geleitet wird, wie nachfolgend beschrieben, während das Kommando-Signal
up steuert, dass der zweite verriegelte Zählerstand oder
das digitale Wort, das den abgetasteten Mittelwert des -zweiten Sauerstoff-Sensors darstellt, zu dem Binär/Impulsbreiten-Wandler-Schaltkreis
der lig«, 4D14 eingegeben wird»
Die Verbindung der einzelnen Leitungen zum Erzielen der Multiplexierung
der zwei Abtast zähler, ist wie folgt: Das Signal m,-,
zur Ausgabesteuerung des verriegelten Ausganges des ersten Abtastzähler-Verriegelungsregister
876 der Figo 4-D11 ist über
eine Leitung 921 direkt mit einem ersten Eingang jedes der ersten logischen UND-Gatters °/l8a9 918b, 918c, 918d, 918e bzw«,
918f verbundene Das Signal mg? clas die Zählerstandausgabe aus
dem Verriegelungsregister 909 des zweiten Abtastzählers der
!Pig» Wi2 steuert, wird über die Leitung 922 zu dem ersten Eingang
jedes der zweiten logischen UND-Gatter 919a» 919b, 919c 9
919d9 919e und 919* zugeführt.
Die Ausgänge Q^* bis q7 der Stufen des Verriegelungsregisters
876 des ersten Sauerstoff-Sensor-Zählers und Registers der Figo
4-D11 sind durch die Signale f'^ bis fV dargestellt und werden
über Leitungen 885a bis 883f zu dem zweiten Eingang jeder
der entsprechenden ersten UND-Gatter 918a bis entsprechend
918f zugeführt 9 während die Ausgänge Q^j" bis Q^ von dem Verriegelungsregister
909 des zweiten Sauerstoff-Sensor-Zählers und
Registers, der ligo 4D123 die durch die Signale f "^ bis f"^6
dargestellt sind9 über Leitungen 910a bis 91Of dem zweiten Eingang
jedes der entsprechenden zweiten UND-Gatter 919a bis entsprechend 919f zugeführt werdeno Wie oben beschrieben, bilden
die Ausgänge jedes Paares von UND-Gattern 918a und 919a die
zwei Eingänge für das NOR-Gatter 920a mit zwei Eingängen,, Die
Ausgänge des Paares von UND-Gattern 918b und 919b bilden die zwei Eingänge des NOR-Gatters 920b mit zwei Eingängen und so
909836/0694
29Q739Q
weiter, bis die Ausgänge der UND-Gatter 918f und 919f die zwei
Eingänge des NOE-Gatters 82Of bilden.
Die Ausgänge der NOR-Gatter 820a bis 82Of werden von Multiplexer-Ausgangsknotenpunkten
923a bis 923f abgegriffen und die
Knotenpunkte 923a bis 923f weisen entsprechende nicht-invertierte
Signalausgänge f,,,, bis f^g auf, die über Leitungen 924a
bis 924f ausgegeben werden. Weiterhin weisen diese Knotenpunkte entsprechende invertierte Ausgänge fTjT bis T^7 auf, die
über Leitungen 925a bis 925f zu dem Binär/Impulsbreiten-Wandler
der Fig. 4-D14- zugeführt werden. Die invertierten Ausgangsleitungen
925a bis 925f stammen aus den Ausgängen von Invertern
926a bis 926f, wobei deren Eingänge direkt mit den Multiplexer-Ausgangsknotenpunkten
923a bis 923f verbunden sind.
Die Arbeitsweise des Abtastzahler-Multiplexers der Fig. 4D13
ist wie folgt: Die Signale m^ und mg, die von dem sekundären
Kommando-Signal-Generator des Mikroprozessor-Systems des Blocks 123 der Fig. 2 erzeugt werden, wie nachfolgend beschrieben wird,
sind normalerweise auf niedrigem Pegel und wenn eines auf hohem Pegel ist, um die Übertragung der in dem entsprechenden Verriegelungsregister
gespeicherten Zahl zu dem Binär/Impuls— breiten-Wandler der Fig. 4D14 zu befehlen, so bleibt das andere
auf niedrigem Pegel und entsprechend umgekehrt. Das Signal mn ist ein Kommando-Signal, das auf hohen Pegel geht, wenn das
Programm anfordert, dass das in dem Verriegelungsregister 876 gespeicherte digitale Wort, das den letzten abgelesenen Mittelwert
der Maschinenperiode des ersten Sauerstoff-Sensors anzeigt, sur weiteren Verarbeitung in eine Impulsbreite umgewandelt
werden soll. Das Signal mg ist ein Kommando-Signal, das dann
auf hohen Pegel geht, wenn der Rechner befiehlt, dass das in dem Verriegelungsregister 909 gespeicherte Wort, das den Mittelwert
des zweiten Sauerstoff-Sensors während der letzten Maschinenperiode anzeigt, für die weitere Verarbeitung für
eine Umwandlung in eine Impulsbreite übertragen werden soll.
909836/0694
290739Q
Da die Signale m7 und m8 normalerweise auf niedrigem Pegel
sind, ist der Ausgang jeder der logischen UND-Gatter 918a bis
918f und 919a bis 919f auf niedrigem Pegel, was veranlasst,
dass der Ausgang jeder der NOR-Gatter 92Oa bis 92Of, der an
den Knotenpunkt 923a bis 923f erscheint, normalerweise auf hohem
Pegel ist» lOlglich sind unter normalen Umständen die
Multiplexer-Ausgänge f^,, bis f^g normalerweise auf hohem Pegel
und die Ausgänge f73j" bis f3j"7 normalerweise auf niedrigem Pegel.
Sobald der Rechner befiehlt, dass das digitale Wort oder der in dem Verriegelungsregister 876 gespeicherte Zählerstand in
eine Impulsbreite umgewandelt werden soll, so geht das Signal mn auf hohen Pegel, während das Signal mg auf niedrigem Pegel
bleibt«, Ist mg auf niedrigem Pegel, so bleiben die Ausgänge
jedes der UND-Gatter 919a bis 919f auf niedrigem Pegel. Sobald
m7 auf hohen Pegel geht, wird dem einen der zwei Eingänge jedes
der UND-Gatter 918a bis 918f ein hohes Signal zugeführt.
Da die Eingangssignale f 1^ bis f 1^g die Ausgänge C^" bis q7
der sechs Stufen des Verriegelungsregisters 876 darstellen und da das Komplement des Ausganges des Zählers 869 in dem
Verriegelungsregister 876 gespeichert ist, so erscheint jedesmal ein hoher Pegel an dem zweiten Eingang des UND-Gatters
918a, wobei sein Ausgang auf hohen Pegel gehen wird, was veranlasst, dass der Ausgang des entsprechenden NOR-Gatters auf
niedrigen Pegel geht. Wenn der Ausgang des NOR-Gatters auf niedrigen Pegel geht, so zeigt dies an, dass zuvor eine Null
in der entsprechenden Bit-Position oder Stufe des Zählers 869
gespeichert und zu dem Verriegelungsregister 876 eingegeben wurde. Wenn immer eines oder mehrere der Signale f'/j/j bis f ·^g
auf niedrigem Pegel bleiben, so wird dieser niedrige Pegel zu dem zweiten Eingang des oder der entsprechenden UND-Gatter
918a bis 918f geliefert, so dass dessen Ausgang auf niedrigem
Pegel bleibt. Bleibt dieser Ausgang auf niedrigem Pegel, so bleiben die Ausgänge der entsprechenden NOR-Gatter auf hohem
Pegel und dieser hohe Pegel entspricht dem Wert, der zuvor in
909 8 3 6/0694
-276- 290739Q
der entsprechenden Bit-Position oder Stufe des Zählers 869 gespeichert
und anschliessend zu dem Verriegelungsregister 876 übertragen wurde.
Zur Verdeutlichung sei angenommen, dass ein stöchiometrischer Betrieb von dem ersten Sensor gemessen wurde und 32 Zählschritte
von dem Zähler 869 durchgeführt wurden. Folglich ist der in dem Zähler 869 der Fig. 4D11 gespeicherte Zählerstand gleich
100000. Dieser Zählerstand wird zu dem Verriegelungsregister 876 übertragen, wenn das Übertragungssignal gpo auf hohen Pegel
geht. Eine Taktphase später wird diese Zahl zu dem Ausgang des Verriegelungsregisters übertragen und dort verriegelt,
während das Signal gp* den Zähler 869 löscht, um einen neuen
Zyklus zu beginnen. Da die Ausgangssignale f1^ bis f1^6 über
die Leitungen 88Ja bis 883f mit den QÜ^-bis QJT-Ausgängen der
entsprechenden Stufe des Verriegelungsregister 876 verbunden sind, erscheint das Komplement 011111 anstelle der gespeicherten
Zahl 100000 als Signale f 1^ bis f
Wenn Hn auf hohen Pegel geht, um eine Übertragung des in dem
Verriegelungsregister 876 gespeicherten Zählerstandes zu dem Binär/Impulsbreiten-Wandler der Fig. 4-D14- zu übertragen, so
geht der erste Eingang jedes der UND-Gatter 918a bis 918f auf
hohen Pegel und da die Signale f1^ bis f'^g das Komplement
011111 darstellen, so erscheinen Nullen an dem zweiten Eingang des UND-Gatters 918a, was dessen Ausgang auf niedrigem Pegel
bleiben lässt, während ein hoher Pegel an dem zweiten Eingang jedes der UND-Gatter 918b bis 918f angelegt wird, was deren
Ausgänge auf hohen Pegel gehen lässt. Im Ergebnis bleibt der Ausgang des NOR-Gatters 920a auf hohem Pegel während der Ausgang
der NOR-Gatter 92.0b bis 92Of auf niedrigen Pegel geht, da jetzt ein Eingang auf hohem Pegel ist, während der andere
auf niedrigem Pegel ist. Folglich erscheint jetzt der ursprüngliche Schieberegister-Zählerstand an den Ausgängen der
entsprechenden NOR-Gatter und das Ausgangssignal f^ bis f^g
ist der ursprünglich gespeicherte Zählerstand 100000 und die-
909836/0694
ser Zählerstand wird dem Binär/Impulsbreiten Wandler der I1Xg.
zur umwandlung zugeführt, wie nachfolgend beschrieben«
Wenn das Signal cig auf hohen Pegel geht, was anzeigt, dass der
Rechner eine Übertragung des in dem Verriegelungsregister 909 gespeicherten Wortes, das den Zustand des von dem zweiten
Sauerstoff-Sensor während der letzten Maschinenperiode gemessenen Luft/Brennstoff-Verhältnisses anzeigt, befohlen hat, so
bleiben die UND-Gatter 918 bis 91Sf ausser Bereitschaft gesetzt und ihre Ausgänge auf IuIl9 während ein erster Eingang
jedes der UND-Gatter 919a bis 919f auf hohen Pegel geht*, Wenn
das Komplement der in dem Verriegelungsregister 909 gespeicherten
Zahl als Signale f"-]-] bis f'-'/jg über die Leitungen 910a bis
91Of als zweiter Eingang zu jedem der UND-Gatter 919a bis 919f
eingegeben wird,, so wird jedes dieser Gatter seinen Ausgang auf niedrigem Pegel haben«, wenn eine Null an der entsprechenden Bit-Position vorhanden war und es wird seinen Ausgang auf
hohem Pegel haben, wenn ein logisches Eins an der entsprechenden
Bit-Position vorhanden waro Jedesmal wenn eine Null erscheint
9 wird der Ausgang des entsprechenden NOK-Gatters auf hohem Pegel bleiben9 was anzeigt9 dass die ursprüngliche Bit-Position
des Speichers eine logische Eins gespeichert hat,
während .jedesmal wenn das übertragene Signal "hoch ist, der Ausgang
des entsprechenden UND-Gatters auf hohen Pegel geht9 was
veranlasst j dass der Ausgang des NOR-Gatters auf niedrigen
Pegel geht j was anzeigt, dass eine logische Null ursprünglich
in der entsprechenden supposition des Zählers vorhanden wars
wie oben beschrieben.
Folglich reagiert das Torsteuer-System des Abtastzähler-Multiplexers
der 3?igo 4-1)13 auf ein Rechner-Kommando 9 um so das
Komplement des Zählerstandess der von dem ersten Sauerstoff-Sensor-Zähler
erreicht und in dem Verrxegelungsregxster 876 gespeichert wurde, während das Signal τη« aufgrund ©ines Rechner-Kommandos auf hohen Pegel geht9 in das Torsteuerungs·=
09836/06S4
-278 - 29O739Q
System zu übertragen, um den ursprünglich gespeicherten Zählerstand
auszugeben, der die relative Fettheit oder Magerheit des Luft/Brennstoff-Verhältnisses, das in dem Auspuff von dem ersten
Sauerstoff-Sensor gemessen wurde, anzeigt.
In ähnlicher Weise wird, wenn das Kommando-Signal mg aufgrund
einer Rechner-Anforderung auf hohen Pegel geht, das Komplement
des Zählerstandes, der von dem Rechner 903 erreicht und in das
Verriegelungsregister 909 übertragen wurde, in das Torsteuer-System
des Multiplexers eingegeben, der den ursprünglich gespeicherten Zählerstand, der von dem Rechner 903 erreicht und
zu dem Verriegelungsregister 909 am Ende der Maschinenperiode
eingegeben wurde, ausgibt, wobei dieser Zählerstand die relative Fettheit oder Magerheit der Luft/Brennstoff-Mischung in
dem Auspuff der Maschine anzeigt, wie er von dem zweiten Sauerstoff-Sensor gemessen wurde.
In beiden Fällen wird der tatsächliche Zählerstand durch die Multiplexer-Ausgangssignale f^ bis f^^ dargestellt, während
das Komplement durch die Signale f77 bis T77 dargestellt wird5
wie nachfolgend beschrieben, wobei diese Signale zu den entsprechenden Eingängen eines Komparators in dem Binär/Impulsbrei
ten-Wändler-Schaltlcreis der Fig. 4-D14- zur Umwandlung in
entsprechende Impulsbreiten zur weiteren Verarbeitung geliefert werden.
9 09836/0694
4.19 Binär/lmpulsbreiten-Wandler
tap,? 39α
Der Binär/Impulsbreiten-Wandler-Schaltkreis des Blocks 650
der Fig« 4D ist in dem schematischen Schaltbild der Fig. 4D14
dargestellt. Allgemein ausgedrückt besteht die Funktion des Binär/Impulsbreiten-Wandler-Schaltkreises der Fig„ 14 darin,
ein Impulsbreiten-Signal fg zu erzeugen, das die Fettheit
oder Magerheit der Luft/Brennstoff-Mischung in- dem Bereich
des Auspuffsystemes anzeigt* das durch den einzelnen Sauerstoff-Sensor
überwacht wird und diese Impulsbreiten-Signale, die den Sensorwert darstellen, durch den Multiplexer der
Fig. 4b hindurch zu dem Impulsbreiten/Binär-Wandler des Blocks 413 der Fig. 4 für eine Umwandlung in ein digitales
Wort weiterzuleiten, das für weitere Verarbeitungsprozesse von dem Rechner verwendet werden kann»
Der unter Programmsteuerung stehende Rechner leitet die Anforderung
beim Beginn der Analog/Digital-Umwandlung ein,und diese Anforderung wird dazu verwendet, die Erzeugung der
sekundären.Kommandosignale einzuleiten, die den gespeicherten
Zählerstand, der den Meßwert des ersten Sauerstoff-Sensors anzeigt, oder den Zählerstand, der den Meßwert des zweiten
Sauerstoff-Sensors anzeigt, zu einem ersten Satz von Eingängen eines !Comparators zu leiten, dessen gegenüberliegender Satz von
Eingängen direkt mit den Ausgängen des Zählers gespeist wird. Der Zähler wird während der Periode, während der der Sägezahn—
Rücksetz-Impuls 1q auf hohem Pegel ist, außer Bereitschaft
gesetzt, beginnt jedoch mit dem Zählen, sobald dieser Impuls erneut auf niedrigen Pegel geht. Zu diesem Zeitpunkt hat die
Messung der Impulsbreite des Signales fg begonnen« Sobald der
Zähler den vorbestimmten Zählerstand erreicht, der' an dem anderen Satz von Eingängen des Komparators vorhanden ist, so
beendet das Komparator-Ausgangs-Signal die Erzeugung des Impulsbreiten-Signales fg. Diese gemessene Impulsbreite fg
wird dann dem Impulsbreiten/Binär-Wandler des Blocks 413 der
Fig. 4 zugeführt und in ein genaues digitales Wort
909836/0694
290739Q
delt, das den wahren Zustand der Luft/Brennstoff-Mischung an
dem Ort des ausgewählten Sensors anzeigt.
Im folgenden wird eine detaillierte Beschreibung des Binär/ Impulsbreiten-Wandlers der Fig. 4D14 gegeben. Der Zustand des
Sensors bei dem letzten Prüfkommando wird durch das Signal fy dargestellt, das über die Leitung 839 von dem Schaltkreis
der Fig. 4D10 ausgegeben wird, wie oben beschrieben. Das Signal f? ist, wie oben beschrieben, auf hohem Pegel bzw.
eine logische "1", wenn immer die Prüfung einen kalten Sensor oder einen anderweitig unzuverlässigen oder ungültigen
Sensor anzeigt, während eine logische "0" oder ein niedriger Pegel anzeigt, daß die Sensoren gültig und verwendbar sind.
Das Signal f~ wird über eine Leitung 839 zu dem D.-Eingang
eines dynamischen Zwei-Phasen-Flip-Flop 926 geführt, das einen nichtinvertierenden-oder "Q"-Ausgang aufweist, einen ersten
Takt-Phasen-Eingang h und einen zweiten Takt-Phasen-Eingang
et
hb . Das dynamische Zwei-Phasen-Flip-Flop ist näher in dem
Blockschaltbild der Fig. 9.22A und dem schematischen Schaltbild der Fig. 9.22B dargestellt.
Wie oben im Zusammenhang mit den Verriegelungsregistern 876 und 909 der Fig. 4D11 bzw. 4D12 beschrieben, wird das Periodenenden-Schiebesignal
g22> das von dem voreinstellbaren Zähler-Schaltkreis
der Fig. 4D5 erzeugt wird, über eine Leitung 773 zu dem ersten Takt-Phasen-Eingang h des Flip-Flops 926 ge-
el
leitet. Das Signal e^, das von dem Schaltkreis der Fig. 4D11
über die Leitung 887 ausgegeben ward, wird dem zweiten Takt-Phasen-Eingang
h^ des Flip-Flops 926 zugeführt. Das Signal e^
ist ein tormäßig gesteuertes Signal, das von dem Knotenpunkt 886 am Ausgang des NAND-Gatters 885 abgegriffen wird, wobei
die Eingänge dieses Gatters das Takt-Signal h^ und das Zeit-Steuer-Signal
g21 sind, die zu dem zweiten Eingang des NAND-Gatters
885 durch das hohe h^-Signal geleitet werden.
909836/0694
29Q739Q
_ 281 -
Wie oben im Zusammenhang mit dem Sauerstoff-Qualifikations-Schaltkreis
der Fig. 4D10 beschriebens werden die Sauerstoff-Sensoren
bei jeder der so vielen Maschinenperioden geprüft, und das Signal fy wird erzeugt» Das Zustandssignal fy wird
dem Di-Eingang des Flip-Flops 925 über die Leitung 839 zugeführt
und dann in dieses aufgrund des Auftretens des Signales gpp eingegeben und an dessen Ausgang durch das Signal
e. verriegelt,, Das Flip-Flop 926 speichert dann das hohe oder
niedrige Signal fy9 das ein nichtverwendbares bzw» ein verwendbares
Sauerstoff-Sensor-System anzeigt^ bis die nächste rechnergesteuerte Prüfung läufto
Der Q-Ausgang des Flip-Flops 926 liefert über eine Leitung
928 das Signal fy zu einem ersten invertierten Eingang eines
logischen UND-Gatters 927 9 das drei invertierte Eingänge aufweist,,
Zeigte beispielsweise die letzte Sauerstoff-Sensor-Impedanz=Prüfung
ans daß einer oder beide Sauerstoff-Sensoren
zu kalt iraren und folglich ihre Impedanz zu hochs so daß die
Sensor-Ausgangsergebnisse ungültig oder unverwendbar waren s so
ist das Signal fy auf hohem Pegel„ Folglich ist das an dem
Q-Ausgang des Flip=Flops 926 vorhandene Signal s das über die
Leitung 928 zu dem ersten invertierten Eingang des UND-Gatters 927 geleitet wird,, auf hohem Pegels um den Ausgang des Gatters
927 außer Bereitschaft zu setzen s und so das Signal fQ auf
niedrigem Pegel festzuhalten 0 um seine Umwandlung in eine
binäre Zahl durch den Schaltkreises des Blocks 413 der Fig» zu verhindern ρ wie oben beschrieben,, und um folglich den Rechner
daran zu hindernj dieses Signal zu verwenden,, bis ein
günstiges Prüfergebnis auftritt0 Andererseits sei angenommen,
daß die letzte Impedanz-Prüfung ergabP daß die Sauerstoff=
Sensoren warm genug waren9 um gültige Ergebnisse zu liefern=
Folglich wird das Signal fy auf der Leitung 839 auf niedrigem
9 8 3 6/06
2907330
Pegel sein. Dieses Signal wird dann zu dem Q-Ausgang des Flip-Flops
926 über die Takt-Signale g2? und e^ geleitet und, wenn
dieser niedrige Pegel über die Leitung 928 zu dem ersten invertierten Eingang des UND-Gatters 927 geleitet wird, so wird der
erste invertierte Eingang des UND-Gatters 927 in Bereitschaft gesetzt sein.
Das Kommando-Signal 1Q, das von dem Mikroprozessor-Steuer-System
des Blocks 123 der Fig. 2 wienachfolgend beschrieben erzeugt wird, wird aufgrund einer Rechner-Anforderung erzeugt,
um den Sägezahn-Generator mit dem Rechnerprogramm zu synchronisieren, wie oben beschrieben, und um eine Software-kommandierte
Analog/Digital-Umwandlung einzuleiten. Das Signal 1Q wird über
eine Leitung 929 einem Knotenpunkt 930 zugeführt. Der Knotenpunkt 930 ist mit einem ersten invertierten Eingang eines logischen
UND-Gatters 931 verbunden, dessen Ausgang kreuzweise mit einem zweiten, invertierten Eingang des UND-Gatters 927 rückverbunden
ist. Der Ausgang des UND-Gatters 927 wird dazu verwendet, das Signal fg auf der Leitung 444 auszugeben,und er
ist gleichzeitig kreuzweise mit dem zweiten invertierten Eingang des UND-Gatters 931 zurückverbunden 9 um eine herkömmliche
Verriegelung zu schaffen»
Der dritte und letzte invertierte Eingang des UND-Gatters 927 ist mit einer stromführenden Elektrode eines Transistors 932
verbunden, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 933 verbunden ist«. Der Knotenpunkt 933
ist gleichzeitig mit folgenden Einrichtungen verbundenϊ 1.)
einer ersten stromführenden Elektrode und einer Gate-Elektrode eines Transistors 934, dessen gegenüberliegende stromführende
Elektrode direkt mit einer +5-Volt-Potentialquelle verbunden
ist; 2.) einer ersten stromführenden Elektrode eines Erdungs-Transistors 935, dessen gegenüberliegende stromführende Elek-
9 0 9 8 3 6 / f '.' Q 4
2907190
trode direkt mit Masse verbunden ist; und 3») mit dem Ausgang
eines sechsstufigen Komparator-Schaltkreises 936 über eine
Leitung 937» Die Gate-Elektrode des Transistors 932 ist so verbunden, daß sie die erste 1 14Hz-Takt-Phase H1 empfängt,
während die Gate-Elektrode des Erdungs-Transistors 935 über eine Leitung 938 mit einem Knotenpunkt 939 verbunden ist, was
nachfolgend beschrieben wird.
Der sechsstufige Komparator 936 enthält 6 Komparatorstufen, deren jede ein erstes Paar von Komparator-Eingängen Q1 und
CL und ein zweites Paar von Komparator-Eingängen Qp und Qp
aufweist» Der Ausgang C einer bestimmten Komparatorstufe ist
durch die folgende logische Gleichung bestimmtι A.B+Ä.B= C.
Polglich bleibt der C-Ausgang jeder Stufe normalerweise auf niedrigem Pegel» Die einzelne Komparatorstufe ist unter Bezugnahme
auf das Blockschaltbild der Figo 9«. 3OA und das Komparator-Schaltbild
der Fig. 9» 3OB besser zu verstehen,. Die 6 Komparatorstufen sind miteinander so verschaltet, daß der Komparator-AuEgang
auf niedrigem Pegel bleibt,, solange der erste Satz von Eingängen einer einzelnen Stufe ungleich dem entsprechenden
zweiten Satz von Eingängen ist» Sobald der erste Satz von Eingängen jeder und aller Stufen des Komparators 936 gleich
mit dem zweiten Satz von entsprechenden Eingängen jeder und aller Komparator-Stufen ist, dann wird der gemeinsame C-Ausgang
aller Komparator-Stufen momentan auf hohen Pegel gehen., was
einen hohen Pegel an dem Knotenpunkt 933 über die Leitung erscheinen läßt. Dieser Zustand ist als A=B der Komparator-Kombination
936 in Fig. 4D14 bezeichnet,,
Die 6 einzelnen Komparator-Stufen, die den vollständigen Komparator
936 bilden, sind jeweils so dargestellt,, daß sie einen
909836/0894
ersten Satz von Eingängen, der mit Q1 und CLJ" und einen zweiten
Satz von Komparator-Eingängen, die mit Q2 und Q2" bezeichnet
sind, aufweisen,und jede der 6 Stufen ist mit # 1 bis ff 6 bezeichnet.
Der erste Satz von Eingängen zu den 6 Stufen des Komparators sind die Ausgänge des Abtastzähler-Multiplexers
der Fig. 4D13. Die Ausgangs-Signale f^ bis f^g werden zu den
Q1-Eingängen der ersten bis sechsten Komparator-Stufe über die
Leitungen 924a bis 924f zugeführt, während die invertierten Ausgangs-Signale T^ bis f^g zu den Gbj"-Eingängen jeder der
6 Stufen des !Comparators 936 über die Leitungen 925a bis 925f
zugeführt werden. Folglich wird dem ersten Satz von Eingängen Q1, GLJ" jeder der 6 Stufen des !Comparators 936 der den Sauerstoffzustand
anzeigende Zählerstand von dem Schieberegister-Zähler 869 zugeführt, wenn der Rechner den ersten Sauerstoff-Sensor
ausgewählt hat und von dem Schieberegister-Zähler 903, wenn der Rechner den zweiten Sauerstoff-Sensor ausgewählt hat,
und zwar über ihre entsprechenden Verriegelungs-Register 876 und 909 und den Multiplexer-Schaltkreis der Fig. 4D13, der
oben beschrieben wurde.
Der zv/eite Satz von Eingängen Q2, Q2" jeder der 6 Stufen des
Komparators 936 wird von den den entsprechenden Ausgängen eines sechsstufigen Zählers 940 abgegriffen, dessen jeweilige
Stufen aus einem dynamischen Zwei-Phasen-Flip-Flop bestehen, das einen D.-Eingang, einen nichtinvertierenden Q-Ausgang,
einen ersten Takt-Phasen-Eingang h und einen zweiten Takt-
el
Phasen-Eingang h^ aufweist. Jede der 6 Stufen des Zählers 914
ist an ihrem Ausgang mit dem entsprechenden Bezugszeichen Q1
bis entsprechend Qg bezeichnet und der D^Eingang der ersten
Stufe des Zählers 940 ist so ausgebildet, daß er logische "1"- oder logische "O"-Signale empfängt, wie nachfolgend beschrieben,
während der Q-Ausgang jeder Stufe des Zählers 940 so ausgebildet ist, daß er seinen Ausgang direkt zu dem D^-Eingang
909836/0694
- 285 - ' * ■ '
29Q7390
der darauffolgenden rechtsliegenden Stufe liefert, wie oben im Zusammenhang mit den anderen sechsstufigen Schieberegister-Zählern
der vorliegenden Erfindung beschrieben. Der erste Takt-Phasen-Eingang h empfängt die Haupt-Takt-Signale EL , während
der zweite Takt-Phasen-Eingang h^ die Haupt-Takt-Signale H2
empfängt.
Die Ausgänge Q^ bis Qg der 6 Stufen des Schieberegister-Zählers
940 sind direkt mit den entsprechenden Qp-Komparator-Eingängen der entsprechenden Stufe des !Comparators 936 über die Ausgangsleitungen
941a bis entsprechend 941f verbunden. Jede der Leitungen
941a bis 941f entsprechen den nichtinvertierten Ausgängen
Q^ bis Qg des Zählers 940 und werden den nichtinvertierten
Komparator-Eingängen Qp des zweiten Satzes von Komparator-Eingängen
jeder der entsprechenden 6 Komparator-Stufen zugeführt, wie oben beschrieben. Der Q^-Komparator-Eingang des zweiten
Satzes von Eingängen jeder der 6 Stufen des Komparators 936
ist über Leitungen 942a bis entsprechend 942f mit dem Ausgang von entsprechenden Invertern 943a bis 943f verbunden, die die
invertierten Ausgangs-Signale GLJ" bis Qg" von den 6 Stufen des
Zählers 940 liefern . Der Eingang jedes der Inverter 943a bis 943f ist direkt mit der nichtinvertierten Ausgangsleitung 941 a
bis entsprechend 941f verbunden. Folglich werden sowohl die
nichtinvertierten Ausgänge Q1 bis Q6 der 6 Stufen des Schieberegister-Zählers 940 als auch die invertierten Ausgänge GUT
bis Qg" der 6 Stufen des Zählers 940 über die Leitungen 941 a
bis 941f bzw. über die Leitungen 942a bis 942f zu den Qp und
Q^-Komparator-Eingängen jeder der 6 entsprechenden Stufen des
Komparators 936 geleitet, wie im Stand der Technik bekannt.
Der dem Zähler 940 zugeordnete Decodier-Ausgangs-Schaltkreis enthält vier NOR-Gatter, die durch horizontale Linien darge-
909836/0694
- 286 - - * ■ -
stellt sind, die mit 944a, 944b, 944c, 944d bezeichnet sind. Das durch die horizontale Linie 944d dargestellte NOR-Gatter ist
ein NOR-Gatter mit 6 Eingängen, das als seine Eingänge die Ausgänge der Inverter 943a bis 943f empfängt und folglich die Zählerausgänge
07 bis O7. Das NOR-Gatter 944d ist folglich so ausgebildet,
daß es den Zustand von nur Einsen in dem Zähler 940 erfasst und einen hohen Ausgangspegel erzeugt, wenn solch ein Zählerstand
erreicht ist.
Das zweite NOR-Gatter, das durch die horizontale Linie 944c dargestellt
ist, ist ebenfalls ein NOR-Gatter mit 6 Eingängen, das als seine Eingänge die Zählerausgänge O7, oT, Cu, 07, ÖT und Qg
aufweist. Der Ausgang des NOR-Gatters 944c-vwird als ein Eingang für ein NOR-Gatter mit drei Eingängen verwendet, das durch die
horizontale Linie 944b dargestellt ist, und als ein Eingang eines NOR-Gatters mit drei Eingängen, das durch die horizontale Linie
944a dargestellt ist. Das NOR-Gatter 944c wird dazu verwendet, den Zählerstand unmittelbar vor dem Erreichen des Zustandes von
nur Einsen zu erfassen und die NOR-Gatter 944a und 944b außer Bereitschaft zu setzen, um zu ermöglichen, daß der Zustand mit
nur Einsen existiert, so daß der Zähler durch alle 64 Zählschritte laufen kann.
Das durch die horizontale Linie 944a dargestellte NOR-Gatter besitzt
als seine v/eiteren zwei Eingänge die Zählerausgänge OT
und Qg, während das NOR-Gatter 944b als seine v/eiteren zwei Eingänge
die Zählerausgänge Q^ und Q"g" aufweist. Die Kombination
der NOR-Gatter 944a und 944b bildet eine Exklusiv-ODER-Kombination,
um den primären Zustand oder "ie Schleifenabfolge des Zählers 940 zu bestimmen. Die Ausgänge der NOR-Gatter 944a, 944b
und 944d bilden die drei Eingänge für das durch die vertikale gerade Linie 945 dargestellte NOR-Gatter mit vier Eingängen,
dessen Ausgang direkt mit dem D.-Eingang der ersten Stufe des
Schieberegister-Zählers 940 verbunden ist, um zu bestimmen, ob
909836/0694
eine logische "1" oder eine logische "O" dorthin zugeführt wird.
Folglich wird der Ausgang des NQR-Gatters 945 seinerseits durch
die Ausgänge der Decodier-NOR-Gatter 944a, 944b und 944d bestimmt,
deren Ausgänge die Eingänge zu dem NOR-Gatter 945 bilden,
wobei der Ausgang des NOR-Gatters 945 den Zählzyklus oder die Zählerabfolge oder die Schleife des Zählers 940 bildet, die
besser aus der Zählerzustands-Tabelle der Fig. 4D8, die oben beschrieben wurde, zu ersehen ist.
Ein Ende jeder der geraden Linien 944a, 944b, 944c, 944d und 945 ist so dargestellt, daß sie gemeinsam mit einer stromführenden
Elektrode und einer Gate-Elektrode eines entsprechenden Transistors 946a, 946b, 946c, 946d bzw. 947 verbunden ist, deren
gegenüberliegenden stromführenden Elektroden direkt m?* einer
+5-Volt-P.Qtentialquelle verbunden sind, um als Pull-up-Transistoren
zu dienen, um die erforderliche Treiberenergie für die NOR-Gatter zu liefern und um die richtigen Logikpegel sicherzustellen,
wie im Stand der Technik bekannt. Der vierte und letzte Eingang zu dem durch die vertikale gerade Linie 945 dargestellten
NOR-Gatter wird von dem Ausgang eines logischen QDER-Gatters 948 abgegriffen, das zwei invertierte Eingänge aufweist, wie
nachfolgend beschrieben.
Der Knotenpunkt 933 am Ausgang des Komparators 937 ist weiterhin
über eine Leitung 949 mit einer ersten stromführenden Elektrode des Transistors 950 verbunden, dessen gegenüberliegende stromführende
Elektrode direkt mit dem Eingang eines Inverters 951 verbunden ist, dessen Ausgang mit der ersten stromführenden
Elektrode eines Transistors 952 verbunden ist. Die gegenüberliegende
stromführende Elektrode des Transistors 952 ist direkt mit dem Eingang eines Inverters 953 verbunden, dessen Ausgang
dem Inverter-Ausgangs-Knotenpunkt 954 zugeführt \i±rd. Der Gate-Elektrode
des Transistors 950 wird das erste Phasen-Haupt-Takt-Signal H^ zugeführt, während der Gate-Elektrode des zweiten
Transistors 952 das zweite Phasen-Haupt-Takt-Signal H2 zugeführt
wird.
909836/0 69 4
Der Inverter-Ausgangsknotenpunkt 954 ist über eine Leitung 955
mit einem ersten Eingang eines NOR-Gatters 956 verbunden, dessen Ausgang mit einem ersten invertierten Eingang eines logischen
ODSR-Gatters 948 verbunden ist und dessen Ausgang als erstem
Eingang eines zweiten NOR-Gatters 957 kreuzweise zurückgeführt ist, wobei der Ausgang des Gatters 957 seinerseits kreuzweise
mit dem zweiten Eingang des NOR-Gatters 956 zurückverbunden ist, um eine Verriegelung zu bilden. Der zweite Eingang des NOR-Gatters
956 wird von dem Ausgang eines logischen UND-Gatters 958 abgegriffen, das als einen Eingang über die Leitung 959 mit
einem Kommando-Signal-Eingangs-Knotenpunkt 960 verbunden ist, der über die Leitung 961 das sekundäre Kommando-Signal m^g empfängt.
Das sekundäre Kommando-Signal hl.« wird in dem sekundären
Kommando-Signal-Generator des Mikroprozessor-Systems des Blocks 123 der Fig. 2 erzeugt, wie nachfolgend beschrieben, und
bezeichnet einen rechnergesteuerten Befehl zur Verbindung einer Ladung zu den Eingangsleitungen des Binär/Impulsbreiten-Wandlers
der Fig. 4D14, \-iie nachfolgend beschrieben. Der zweite Eingang
des logischen UND-Gatters 958 wird von dem Ausgang eines Inverters 962 abgegriffen, dessen Eingang direkt von dem Knotenpunkt
963 abgegriffen wird. Der Knotenpunkt 963 ist direkt mit
dem zweiten und letzten invertierten Eingang des logischen UND-Gatters 948 verbunden und weiterhin über die Leitung 964 mit
einem Knotenpunkt 965 verbunden.
Das Sägezahn-Rücksetz-Signal Xq, das oben unter Bezugnahme auf
den Sägezahn-Generator-Schaltkreis der Fig. 3 beschrieben wurde, ist ein binäres Signal, das den Analog/Digital-Wandler steuert,
mit einer Umwandlung zu beginnen, und zwar aufgrund des "1" zu
"0"-Flankenüberganges des Impulses. Während der Zeit, während der das Signal iQ auf hohem Pegel ist, wird der Kondensator
des Sägezahn-Generators entladen, um die Spannung auf ihren anfänglichen Wert zurückzusetzen, wie oben beschrieben. Das
909836/0694
Signal iQ wird in dem Zähler-Steuer-Logik-Schaltkreis der Fig.
4C1 erzeugt, v/ob ei ihm, wie oben beschrieben, zusätzliche Hochzieheinrichtungen
hinzugefügt sind, die durch die +5-VoIt-Potentialquelle
und den Widerstand 398, die mit der Leitung 399 verbunden ist, und durch den Sägezahn-Generator-Schaltkreis
der Fig. 3F, der oben beschrieben wurde, dargestellt ist.
Das Signal iQ wird über die Leitung 966 zum Ausgang des Inverters
967 geführt, dessen Ausgang von dem Knotenpunkt 968 abgegriffen wird. Der Knotenpunkt 968 ist direkt mit dem Eingang
eines Inverters 969 verbunden, dessen Ausgang mit dem Knotenpunkt 939 verbunden ist. ¥ie oben erläutert, ist der
Knotenpunkt 939 über die Leitung 938 mit der Gate-Elektrode des Transistors 935 verbunden, jedoch ist er auch weiterhin
direkt mit einem ersten Schaltkontakt verbunden. Der Knotenpunkt 968 ist weiterhin direkt mit einem zweiten Schaltkontakt
verbunden, undcfer Knotenpunkt 965 ist mit einem Maskeneinstellbaren Schaltarm 971 verbunden, der in dem vorliegenden
Ausführungsbeispiel so dargestellt ist, daß er mit dein zweiten Schaltkontakt verbunden ist, um einen Strompfad direkt
zwischen dem Ausgangs-Knotenpunkt 968 am Ausgang des Inverters 967 und mit den Knotenpunkt 965 über den zweiten Kontakt und
den geschlossenen Schaltarm 971 zu vervollständigen. Wie im Stand der Technik bekannt, kann, sofern eine Polaritätsänderung
gefordert wird, die Stellung des Armes 971 geändert werden, um einen elektrischen Weg zwischen dem Knotenpunkt 965 und dem
Knotenpunkt 939 über den Schaltarm 971 und den ersten Kontakt herzustellen, und zwar über herkömmliche LSI-Maskier-Techniken
oder ähnliches.
Der Knotenpunkt 965 ist mit einer ersten stromführenden Elektrode
eines Transistors 972 verbunden, dessen gegenüberliegende
909836/0694
stromführende Elektrode mit einem Knotenpunkt 973 verbunden ist. Der Knotenpunkt 973 ist mit dem Eingang eines ersten Inverters
974 verbunden, dessen Ausgang direkt mit dem Eingang eines zweiten Inverters 975 verbunden ist, dessen Ausgang
seinerseits mit einem Inverter-Ausgangs-Knotenpunkt 976 verbunden
ist. Der Knotenpunkt 973 ist weiterhin mit. der ersten stromführenden Elektrode eines Rüclr1-opplungs-Transistors 977
verbunden, dessen gegenüberliegende stromführende Elektrode;· mit dem Knotenpunkt 976 verbunden ist. Der Knotenpunkt 976
ist mit der ersten stromführenden Elektrode eines Transistors 978 verbunden, dessen gegenüberliegende stromführende Elektrode
mit einem Knotenpunkt 979 verbunden ist. Der Knotenpunkt 979 ist direkt mit dem ersten Eingang eines NAND-Gatters 981 verbunden
und mit dem Eingang eines Inverters 982, dessen Ausgang mit der ersten stromführenden Elektrode eines Transistors
verbunden ist, dessen zweite stromführende Elektrode direkt mit dem zweiten Eingang des NAND-Gatters 981 verbunden ist. Die
Gate-Elektroden der Transistoren 972 und 983 sind so verbunden, daß sie die erste Takt-Phase h^ des 62,5 KHz Taktes
empfangen, während die Gate-Elektroden der Transistoren 977 und 978 so verbunden sind, daß sie die zweite Takt-Phase hp
des 62,5 KHz Taktes empfangen.
Der Ausgang des NAND-Gatters 981 ist mit einem ersten invertierten
Eingang eines logischen UND-Gatters 984 verbunden, das drei invertierte Eingänge aufweist. Der zweite invertierte
Eingang des UND-Gatters 984 ist über die Leitung 985 mit dem Knotenpunkt 960 verbunden, um das sekundäre Kommando-Signal
über die Leitung 961 zu empfangen.
Der dritte invertierte Eingang des UND-Gatters 948 ist direkt mit einem Inverter-Ausgangs-Knotenpunkt 986 verbunden. Der
Knotenpunkt 968 wird dazu verwendet, das bereitsetzende Signal
909836/0694
_ 291 - - ■ - ■ -
l-z über die Leitung 987 zu liefern, das einleitet, daß die
sekundären Kommando-Signale iru, mQ und mg erzeugt \?erden als
gültige Adress-Decodierungen, wie nachfolgend beschrieben. Der Inverter-Ausgangs-Knotenpunkt 986 ist weiterhin direkt mit
dem Ausgang eines Inverters 988 verbunden, dessen Eingang mit einer stromführenden Elektrode eines Transistors 989
verbunden ist, dessen gegenüberliegende stromführende Elektrode mit dem Ausgang eines Inverters 991 verbunden ist, dessen Eingang
mit einer ersten stromführenden Elektrode des Transistors 992 verbunden ist, dessen gegenüberliegende stromführende
Elektrode ihrerseits mit einem Verriegelungs-Ausgangs-Knotenpunkt 993 verbunden ist. Die Gate-Elektrode des Transistors
989 ist so verbunden, daß sie die erste Takt-Phase h^ des 62,5
KHz Taktes empfängt, während die Gate-Elektrode dps Transistors
992 so-verbunden ist, daß sie die zweite Takt-Phase hp empfängt.
Der Verriegelungs-Ausgangs-Knotenpunkt 993 liefert weiterhin über die Leitung 994 das binäre Signal I^ zu dem sekundären
Kommando-Signal-Generator des Mikroprozessor-Syrtems des Blocks 123 der Fig. 2, um zu veranlassen, daß das Kommando-Signal
m^Q aufgrund einer richtigen Adress-Decodierung gültig
erzeugt wird, wie nachfolgend beschrieben.
Wie oben beschrieben, wird das Kommando Iq für die Einleitung
der rechnergesteuerten Analog/Digital-Umwandlung über die Leitung 929 zu dem Knotenpunkt 930 zugeführt. Der Knotenpunkt
930 ist weiterhin über die Leitung 995 mit einem ersten Eingang eines NOR-Gatters 996 verbunden, dessen Ausgang von dem
Verriegelungs-Ausgangs-Knotenpunkt 993 abgegriffen wird, um
das normalerweise hohe binäre Signal I^ zu liefern. Der Knotenpunkt
993 ist ebenfalls mit einem ersten Eingang eines zweiten HOR-Gatters 997 kreuzweise rückgekoppelt f wobei der Ausgang
des NOR-Gatters 997 mit dem zweiten Eingang des NOR-Gatters 996 kreuzweise zurückverbunden ists um eine herkömmliche Verriegelungsanordnung
zu bilden,, Ein zweiter Eingang des NOR-
909836/069
Gatters 997 wird über die Leitung 998 von dem Ausgang des UND-Gatters 984 abgegriffen, das drei invertierte Eingänge
aufweist, und der dritte und letzte Eingang des NOR-Gatters
997 wird über die Leitung 999 von dem lüiotenpunkt 954 zugeführt, wie oben beschrieben.
Im folgenden wird die Arbeitsweise des Binär/Impulsbreiten-Wandlers
der Fig. 4D14 kurz beschrieben. Wie oben beschrieben,
v/ird der Zustand der Sauerstoff-Sensoren als Signal fy dem
D.-Eingang des Flip-Flops 926 zugeführt, wenn die letzte rechnergesteuerte Impedanz-Prüfung durchgeführt worden war. Wenn
das Signal fy auf hohem Pegel war, was einen schlechten Zustand
anzeigt, so v/ird das UND-Gatter 927 durch einen hohen Pegel an einem seiner invertierten Eingänge in Bereitschaft
gesetzt, und das Signal fQ bleibt ständig auf niedrigem Pegel,
was dem Rechner mitteilt, daß tatsächlich keine Impulsbreiten/ Binär-Umwandlung eines Sauerstoff-Sensor-Ausganges durchgeführt
worden ist, da der Sensor-Ausgang ungültig oder anderweitig unzuverlässig war. Es sei nun zum Zwecke der Beschreibung
der Wirkungsweise des vorliegenden Schaltkreises einmal angenommen, daß die letzte Impedanz-Prüfung angezeigt hat,
daß die Sensoren verwendbar waren und daß das Signal f~ niedrig
war. Wenn das niedrige Signal dem Flip-Flog 926 zugeführt wird,
so geht der Q-Ausgang auf niedrigen Pegel, so daß der erste invertierte Eingang des Ul1JD-Gatters 927 in Bereitschaft gesetzt
wird.
Anfänglich sei angenommen, daß eine vorhergehende Umwandlung durchgeführt worden ist, die veranlasst hat, daß der Ausgang
des Komparators 936 momentan auf hohen Pegel gegangen ist, wobei
der momentan hohe Pegel an dem Knotenpunkt 933 den Transistor 934 leitend gemacht hat, so daß ein hoher Pegel dem zwei-
909836/0694
ten invertierten Eingang des Gatters 927 zugeführt wurde, um
den Ausgang auf der Leitung 444 auf niedrigen Pegel: zu halten. Der niedrige Pegel an dem Ausgang des Gatters 927 wird zurückgeführt,
um einen invertierten Eingang des Gatters 931 in Bereitschaft su setzen, wobei dessen anderer Eingang aufgrund
des normalerweise niedrigen Zustandes des Signales Iq ebenfalls
auf niedrigen Pegel ist, wobei dieser Eingang nur dann momentan auf hohen Pegel geht, wenn der Rechner befiehlt, daß eine Analog/
©igital-Umwandlung eingeleitet werden soll. Sind an beiden invertierten
Eingängen der Gatter 931 niedrige Pegel, so ist dessen Ausgang auf hohem Pegel, und dieses Signal wird dem
dritten invertierten Eingang des Gatters 927 zurückgeführt, um das Gatter weiterhin außer Bereitschaft zu setzen und das
Ausgangs-Signal fQ auf niedrigem Pegel zu verriegeln.
Solange der Rechner keine Analog/Digital-Umwandlung befohlen hat, bleibt das Signal 1Q auf niedrigem Pegel, was einen niedrigen
Pegel an einem Eingang des NOR-Gatters 996 erscheinen
läßt, um dieses außer Bereitschaft zu setzen, da das Signal Iq
normalerweise auf niedrigem Pegel ist, insbesondere gegen Ende eines Zyklusses und vor der Einleitung einer neuen rechnergesteuerten
Analog/Digital-Umwandlung, wobei der niedrige Pegel auf der Leitung 966 als hoher Pegel an dem Knotenpunkt 968 erscheinen
wird, aufgrund der Wirkung des Inverters 967. Der hohe Pegel an dem Knotenpunkt 968 wird kontinuierlich als
hoher Pegel an dem Knotenpunkt 976 erscheinen, da, wenn hp auf
hohen Pegel geht, der Transistor 977 leitet, um den hohen Pegel an dem Knotenpunkt 976 zurück 2u dem Eingangsknotenpunkt 973
zu führen, um diesen zurückzuleiten, und wenn h>j auf hohen
Pegel geht, wird der Transistor 972 leitend, um den hohen Pegel von dem Knotenpunkt 965 zu der zweifachen Inverter-Kombination
der Inverter 974 und 975 zu leiten, was den Knotenpunkt 976 auf hohem Pegel bleiben läßt. Der hohe Pegel an dem Knotenpunkt
9 0 9 3 3 C / C G 1 4
wird an einem Eingang zu dem NAND-Gatter 981 erscheinen, jedoch
wird aufgrund der Anwesenheit des Inverters 982 eine Taktzeit später ein niedriger Pegel dem anderen Eingang zugeführt,
was seinen Ausgang zurück auf hohen Pegel gehen läßt. Ein hoher Pegel an einem invertierten Eingang des UND-Gatters
984 wird veranlassen, daß dessen Ausgang auf niedrigen Pegel geht, was einen Eingang des IJOR-Gatters 997 in Bereitschaft
setzt. Da Iq normalerv/eise auf niedrigem Pegel bleibt, wird
der an dem Knotenpunkt 968 vorhandene hohe Pegel aufgrund des zusätzlichen Inverters 969 als niedriger Pegel an dem Knotenpunkt
939 erscheinen. Der an dem Knotenpunkt 939 vorhandene niedrige Pegel wird über die Leitung 938 zu der Gate-Elektrode
des Transistors 935 geleitet, was veranlasst, daß dieser in einem nicht-leitenden Zustand gehalten wirdI
Da, wie oben beschrieben, der Knotenpunkt 933 aufgrund des leitenden
Zustandes des Transistors 934 auf hohem Pegel bleibt, wird über die Leitung 949 ein hohes Signal so v/eitergeleitet,
daß es aufgrund der durch die Inverter 951 und 953 bewirkten doppelten Inversion als hoher Pegel an dem Knotenpunkt 954 erscheint.
Der hohe Pegel an dem Knotenpunkt 954 wird über die Leitung 999 zu einem zweiten Eingang des NOR-Gatters 997 geleitet,
was dessen Ausgang auf niedrigen Pegel gehen läßt. Ein niedriger Pegel an dem Ausgang des NOR-Gatters 997 veranlaßt,
daß ein niedriger Pegel an dem zweiten Eingang des NOR-Gatter s 996 erscheint. Sind beide Eingänge des NOR-Gatters
996 auf niedrigem Pegel, so geht der Ausgangs-Knotenpunkt auf hohen Pegel, und ein hohes Signal wird zu dem dritten Eingang
des NOR-Gatters 997 zurückgeführt, um dieses zu verriegeln.
Das Signal 1< ist normalerv/eise auf hohem Pegel, und da I^
nach einer Verzögerung über die doppelte Inversion, die durch
9 0 3 3 'J £ / 0 f) 9 4
die Inverter 991 und 998 bewirkt wird, zu dem Knotenpunkt 986 zugeführt wird, wird folglich das Signal I^ normalerweise auf
hohem Pegel gehalten, um die Erzeugung der Signale m„ bis m^Q
zu verhindern. Der hohe Pegel an dem Knotenpunkt 986 setzt ebenfalls
das Gatter 984 außer Bereitschaft, xiie oben beschrieben. Wenn
I^ auf hohen Pegel geht, um die Erzeugung der sekundären Kommando-Signale
my, mg, mg und m^Q außer Bereitschaft zu setzen,
so gehen die Eingänge f^ bis f^g in den Zustand von nur
Einsen und die Eingänge fTT bis f^g gehen auf den Zustand von
nur Nullen, was den Komparator-Ausgang außer Bereitschaft setzt, um zu veranlassen, daß der Knotenpunkt 933 nach einer
vollständigen 62,5 KHz Takt-Periode h^, h2 auf niedrigen Pegel
geht.
Solange das Signal Iq noch nicht erzeugt wurde, um eine von
dem Rechner eingeleitete Analog/Digital-Umwandlung anzuzeigen, so bleiben die Signale I^ und 1. auf hohem Pegel, um die Erzeugung
der Signale nu bis ΐη.*0 zu unterdrücken. Da el,q normalerweise
auf niedrigem Pegel bleibt, ist der dritte Eingang des Gatters 984 in Bereitschaft gesetzt, jedoch geht der Ausgang
des UHD-Gatters 958 auf niedrigen Pegel, was einen Eingang
des NOR-Gatters 957 in Bereitschaft setzt. Da das Signal iQ
normalerweise auf niedrigem Pegel istj sind bevor das Signal Iq auf hohen Pegel geht, um die Einleitung einer rechnergesteuerten
Analog/Digital-Umwandlung anzuzeigen, die Signale an den Knotenpunkten 968, 965 und 963 auf hohem Pegel, was das
Gatter 948 in Bereitschaft setzt und das Gatter 958 weiterhin außer Bereitschaft setzt. Das niedrige lQ-Signal veranlaßt
allerdings j daß ein hoher Pegel an dem Knotenpunkt 968 erscheint und folglich ein niedriger Pegel an dem Knotenpunkt
939, der den Transistor 935 in einem nicht leitenden Zustand hält und veranlaßt, daß der durch den leitenden Zustand des
Transistors 934 veranlaßte hohe Pegel an dem Knotenpunkt 933
909836/06 94
über die Leitung 934 als hoher Pegel an dem Knotenpunkt 954
über die zwei Inverter 951 und 953 erscheint. Der hohe Pegel an dem lüiotenpunkt 954 wird über die Leitung 955 einem Eingang
des NOR-Gatters 956 zugeführt, was dessen Ausgang auf
niedrigen Pegel gehen läßt. Dieser niedrige Pegel wird dem zweiten Eingang des NOR-Gatters 957 zurückgeführt, und da
dessen beide Eingänge auf niedrigem Pegel sind, ist dessen Ausgang auf hohem Pegel verriegelt. ·
Dieses hohe Ausgangs-Signal wird dem zweiten Eingang des NOR-Gatter
s 956 zurückgeführt, was dessen Ausgang auf niedrigen Pegel verriegelt. Der niedrige Pegel an dem Ausgang des NOR-Gatters
956 setzt das Gatter 948 außer Bereitschaft und läßt eine logische Eins oder einen hohen Pegel an dessen Ausgang
erscheinen. Da der Ausgang des Gatters 948 als ein Eingang mit dem NOR-Gatter 945, das vier Eingänge aufweist, verbunden
ist, bleibt der Ausgang des NOR-Gatters 945 auf niedrigem Pegel, wodurch nur logische Nullen zu dem D.-Eingang der ersten
Stufe des Zählers 940 zugeführt wird, und diese Nullen werden sequentiell durch die Register des Zählers 940 mit jeder Takt-Phase
H1, Hp geschoben, um den Zähler zu löschen und ihn gelöscht
zu halten, bis ein richtiger Zähler-Zyklus begonnen hat.
¥enn der Rechner eine Analog/Digital-Umwandlung anfordert, so
geht das Signal 1Q momentan auf hohen Pegel. Wenn das Signal
Iq momentan auf hohen Pegel geht, so geht das Signal f„ auf
hohen Pegel, da alle Eingänge des Gatters 927 jetzt auf niedrigem Pegel sind. Allerdings veranlaßt ein momentan hohes
lQ-Signal, das dem Eingang des NOR-Gatters 996 zugeführt wird,
daß der Ausgangs-Knotenpunkt 993 auf niedrigen Pegel geht,und dieser niedrige Pegel wird zurückgeführt, um einen Eingang
des NOR-Gatters 997 in Bereitschaft zu setzen. Wenn der Knotenpunkt
993 auf niedrigen Pegel geht, so geht das Signal 1/
909836/0694
auf niedrigen Pegel, um die Adress-Decodierung in Bereitschaft
zu setzen, um das Signal m1Q zu erzeugen, sofern gewünscht.
Sobald die Takt-Phasen h^ und h2 aufgetreten sind, wird der
niedrige Pegel von dem Knotenpunkt 992 dem Knotenpunkt 986
dargeboten, was veranlasst, daß das Signal 1-, auf der Leitung
987 ebenfalls auf niedrigen Pegel geht, um eine Adress-Decodierung der sekundären Kommando-Signale m^ und mg einzuleiten, in
Abhängigkeit von der einzelnen Adress-Decodierung, die auswählt, ob der Zählerstand, der den Viert der ersten Sauerstoff-Sensor-Able
sung, oder der Zählerstand, der den Wert der zweiten Sauerstoff-Sensor-Ablesung darstellt, umgewandelt wird.
Sobald my erzeugt wurde, um die Ausgänge des Verriegelungs-Registers
876 des ersten Sauerstoff-Sensor-Abtast-Zählers der Fig. 4D11 zu übertragen, oder wenn das Signal mQ momentan auf
hohen Pegel gegangen ist, um die Übertragung des Inhaltes des Verriegelungs-Registers 909 des zweiten Sauerstoff-Sensor-Abtast-Zählers
der Fig. 4D12 zu dem Multiplexer der Fig. 4D13
zu übertragen, so wird der von dem Rechner ausgewählte Zählerstand, d.h. entweder die Ablesung des ersten Sauerstoff-Sensors
oder die Ablesung des zweiten Sauerstoff-Sensors,dem ersten
Satz von Eingängen CL , q7 der 6 Stufen des Komparators 936 zugeführt,
wie oben beschrieben. Zwischenzeitlich geht, kurz nach-dem das Signal Iq auf hohen Pegel ging, um die Einleitung
der Analog/Digital-Uiüwandlung anzuzeigen, das Signal 1q für
eine vorbestimmte Periode, während der der Sägezahn-Kondensator,
wie oben beschrieben, entladen wird, auf hohen Pegel. Ist das Signal Iq auf hohem Pegel, so wird ein niedriger Pegel dem
Knotenpunkt 968, 965 und 963 dargeboten, was das Gatter 948
außer Bereitschaft setzt, und veranlaßt, daß weiterhin Einsen an dem Ausgang erscheinen. Sind Einsen an dem Ausgang des
Gatters 948 vorhanden, so liefert der Ausgang der NOR-Gatters
909836/0694
- 238 -
945 weiterhin Nullen zu dem D.-Eingang des Zählers 940, wodurch dessen Zählung verhindert wird.
In ähnlicher Weise geht, wenn das Signal iQ auf hohem Pegel
ist, der Knotenpunkt 968 aufgrund des Inverters 967 auf niedrigen Pegel und der Knotenpunkt 939 aufgrund der Wirkung
des Inverters 969 auf hohen Pegel. Ist ein hohes Signal an dem Knotenpunkt 939 vorhanden, so erscheint über die Leitung
938 ein hoher Pegel an der Gate-Elektrode des Transistors 935. Ein hoher Pegel an der Gate-Elektrode des Transistors 935 "bewirkt,
daß dieser leitend wird, um den Knotenpunkt 933 auf Masse zu halten. Ist der Knotenpunkt 933 aufgrund des Leitens
des Transistors 935 mit Masse verbunden, so wird der Transistor 934 ausgeschaltet,und der normalerweise niedrige Ausgang
des !Comparators 937 erscheint an de:. Knotenpunkt 933· Der niedrige Pegel an dem Knotenpunkt 933 wird über die Leitung
949 zurück zu der zweifachen Inversion der Inverter 951 und
953 geleitet, so daß ein niedriger Pegel an dem Knotenpunkt
954 vorhanden ist. Ein niedriger Pegel an dem Knotenpunkt 954 wird über die Leitung 955 zur Bereitsetzung eines Einganges
des NOR-Gatters 956 geleitet, das aufgrund des hohen Pegels
an seinem anderen Eingang von dem verriegelten Ausgang des NOR-Gatters 957 noch außer Bereitschaft gesetzt bleibt.
Das hohe lQ-Signal, das über den Inverter 967 invertiert wird
und als niedriger Pegel an dem Knotenpunkt 963 erscheint, um das Gatter 948 außer Bereitschaft zu setzen, wird ebenfalls
durch den Inverter 962 invertiert, um einen hohen Pegel einen Eingang des UND-Gatters 958 zuzuführen. Sobald das Signal m^Q
über eine Adress-Decodierung oder ähnliches erzeugt wird, wie nachfolgend im Zusammenhang mit dem Mikroprozessor-Schaltkreis
des Blocks 123 der Fig. 2 beschrieben, wird der hohe Pegel über die Leitung 961, den Knotenpunkt 960 und die Leitung 959 zu
909836/0694
dem zweiten. Eingang des UND-Gatters 958 geleitet, was dessen
Ausgang auf hohen Pegel gehen läßt. Ein hoher Pegel an dem
Ausgang des UITD-Gatters 958 läßt den Ausgang des NOR-Gatters
957 entriegeln und auf niedrigen Pegel gehen, um einen niedrigen Pegel dem zweiten Eingang des NOR-Gatters 956 zuzuführen.
Da der andere Eingang des NOR.-Ga tters 956 weiterhin über den
niedrigen Pegel an dem Knotenpunkt 954 auf niedrigem Pegel ist, ist sein Ausgang auf hohem Pegel verriegelt, um einen invertierten
Eingang des ODER-Gatters 948 in Bereitschaft zu setzen, jedoch, da der andere Eingangs-Knotenpunkt 963 aufgrund der
Inversion des hohen io-Signales auf niedrigem Pegel bleibt,
bleibt der Ausgang des ODER-Gatters 948 auf hohem Pegel, um so weiterhin den Zähler 940 außer Bereitschaft zu setzen, solange
der Sägezahn-Kondensator entladen wird.
Das hohe nuQ-Signal wird weiterhin über die Leitung 985 zu
einem Eingang des Gatters 984 zurückgeführt, was dessen Ausgang auf niedrigem Pegel hält und die Entriegelung der Gatter
996, 997 verhindert» Ist m^Q nicht decodiert, dann wird das
verzögerte Signal von dem Ausgang des Gatters 981 die Gatter 996 und 997 entriegeln, so daß die Schaltkreise auf den anfänglichen
Setz-Zustand gebracht werden, um erneut ein weiteres
lQ-Kommando-Signal abzuwarten.
Sobald das Signal 1q auf hohen Pegel geht und der hohe Pegel
von dem Knotenpunkt 939 den Transistor 935 leitend macht,, um
den Knotenpunkt 933 auf Hasse zu halten, so wird bei der nächsten Takt-Phase H1 dieser niedrige Pegel dem zweiten invertierten
Eingang des Gatters 927 dargeboten, um dieses in
909836/0694
Bereitschaft zu setzen. Wie oben beschrieben, ging der Ausgang
des Gratters 931 auf niedrigen Pegel, um den dritfen invertierten Eingang des Gatters 927 in Bereitschaft zu setzen,
\-renn das Signal 1Q anfänglich auf hohen Pegel ging. Alle drei
Eingänge des Gatters 927 sind jetzt momentan auf niedrigem Pegel, was seinen Ausgang, d. h. das Signal fg auf der Lei-'
tung 444, auf hohen Pegel gehen läßt. Dieser hohe Pegel ward zurückgeführt, um einen Eingang des Gatters 931 außer
Bereitschaft zu setzen, um das Signal fQ auf hohem Pegel verriegelt
zu halten, selbst nachdem 1Q auf niedrigen Pegel zurückgekehrt
ist. Folglich ist das Signal fg auf hohem Pegel, selbst während das Sägezahn-Rücksetz-Signal Xq den Sägezahn-Kondensator
entlädt, da das Rechner-PKgramm nicht erlaubt, daß eine Impulsbreiten/Binär-Wandlung des Blocks 413 der Fig. 4
beginnt, bis das Signal Iq erneut von niedrigem auf hohen Pegel
geht, was den Beginn einer neuen Analog/Digital-Umwandlungsperiode anzeigt.
Sobald Iq auf niedrigen Pegel geht, erscheint ein hoher Pegel
an den Knotenpunkten 968, 965 und 963. Da der Knotenpunkt
963 mit einem invertierten Eingang des ODER-Gatters 948 verbunden ist, dessen anderer invertierter' Eingang momentan
auf hohem Pegel verriegelt ist, geht der Ausgang auf niedrigen Pegel, und da dieser Ausgang dem vierten und letzten Eingang
des NOR-Gatters 945 zugeführt wird, wird schließlich eine
logische "1" dem D -Eingang der ersten Stufe des Zählers 940 zugeführt, was zuläßt, daß er mit dem Zählen beginnt aufgrund
eines Überganges von hohem zu niedrigem Pegel bei dem Signal iQ. Selbst wenn das niedrige io-Signal erneut den Transistor
935 in den nicht leitenden Zustand bringt, bleibt der Knotenpunkt 933 auf niedrigem Pegel, da der Transistor 934 durch
den niedrigen Pegel auf der Leitung 937 abgeschaltet worden ist, was den Schaltkreis in die Lage versetzt, eine Gleich-
909836/0694
2807390
heit zu erfassen, wenn ein hoher Impuls an dem Ausgang des Komparators 940 erscheint und dein Knotenpunkt 933 über die
Leitung 937 zugeführt wird. Da das Signal iQ während der
restlichen Zeit der Umwandlungsperiode auf niedrigem Pegel bleiben wird, wird ein hoher Pegel weiterhin dem Knotenpunkt
963 zugeführt, um den ersten Eingang des Gatters 948 in Bereitschaft zu setzen, und der Transistor 935 wird für
die Dauer der Umwandlungsperiode aufgrund der Anwesenheit des niedrigen Pegels an dem Eingang des Inverters 969 in dem nichtleitenden
Zustand bleiben.
Wenn m^0 auf niedrigen Pegel gegangen ist, was veranlaßt, daß
das UI1JD-Gatter 958 auf niedrigen Pegel geht, und wenn das an
dem Knotenpunkt 963 vorhandene hohe Signal über den Inverter 962 invertiert wird, was veranlaßt, daß der andere Eingang
des UI-ID-Gatters 958 auf niedrigen Pegel geht, so bleibt der
Ausgang des Gatters 957 aufgrund des hohen Pegels an dem Ausgang
des NOR-Gatters 956 auf niedrigem Pegel verriegelt,und
der verriegelte Zustand der NOR-Gatter 957 und 956 hält eine Eins an dem anderen invertierten Eingang des ODER-Gatters 948
aufrecht, um so dessen Ausgang auf niedrigem Pegel zu halten und so die normale Zählfolge des Zählers 94o nicht zu stören.
Zuerst sei angenommen, daß der Zähler 940 durch seine Zählfolge zählt, bis seine Ausgänge, die an dem zweiten Satz von
Eingängen des Komparators 936 anliegen, gleich den Werten werden, die dem ersten Satz von Komparator-Eingängen dargeboten
werden, so wird, wenn, alle \I er te gleich sind, der Ausgang
des Komparators 936 auf hohen Pegel gehen, was einen hohen Pegel an dem Knotenpunkt 933 über die Leitung 937 erscheinen
läßt. Der hohe Pegel an dem Knotenpunkt 933 wird den Transistor 934 leitend machen und* wenn die Takt-Phase fL erneut auf
hohen Pegel geht, wird der Transistor 932 leiten, um diesen
hohen Pegel dem einen invertierten Eingang des Gatters 927 zu übertragen, was veranlaßt, daß fg unmittelbar auf niedrigen
Pegel geht, um die Impulsbreite oder Impulsdauer für eine spätere Umwandlung in eine Binär-Zahl zu bestimmen, für eine nachfolgende
Verwendung durch den Rechner, wie unter Bezugnahme auf den Impulsbreiten/Binär-viandler-Schaltkreis des Blocks
413 der Fig. 4 oben beschrieben wurde.
Wenn der Knotenpunkt 933 auf hohen Pegel geht, so wird dieser hohe Pegel über die Leitung 949 zurückübertragen und ein hoher
Pegel erscheint an dem Knotenpunkt 954 über die zweifache Inversion der Inverter 951 und 953. Ein hoher Pegel an dem Knotenpunkt
954 wird über die Leitung 955 zu einem Eingang des NOR-Gatters 956 geliefert, was dessen Ausgang auf niedrigen
Pegel gehen läßt, da sein Ausgang mit dem zweiten Eingang des NOR-Gatters 957 zurückverbunden ist und beide Eingänge des
NOR-Gatters 957 jetzt auf niedrigem Pegel sind, was dessen Ausgang auf hohen Pegel gehen läßt, um so den Ausgang des NOR-Gatters
957 auf hohem Pegel und den Ausgang des NOR-Gatters 956 auf niedrigem Pegel zu verriegeln. Ist der Ausgang des
Gatters 956 auf niedrigem Pegel, so ist das Gatter 948 außer Bereitschaft gesetzt, was einen hohen Pegel an seinem Ausgang
erscheinen läßt. Ein hoher Pegel an dem Ausgang des Gatters 948 veranlaßt, daß ein hoher Pegel an einem Eingang des NOR-Gatters
945 erscheint, was dessen Ausgang auf niedrigen Pege". gehen läßt und erneut nur Nullen in den Zähler 940 einspeist,
um diesen zu löschen und die nächste Umwandlung abzuwarten.
Da es nicht leicht vorhersehbar ist, was sich abspielt, sei alternativ der Fall geschildert, bei dem das Signal iQ erneut
auf hohen Pegel ging, was die Einleitung eines neuen Analog/ Digital-Umwandlungs-Zyklusses anzeigt und die Entladung des
Sägezahn-Kondensators, so würde ein niedriger Pegel an dem
Ausgang des Inverters 967 über den Knotenpunkt 968, den Schaltarm
971, den Knotenpunkt 965, die Leitung 964 und den Knotenpunkt 963 zu einem invertierten Eingang des Gatters 948 geleitet,
was einen niedrigen Pegel an diesem Eingang erscheinen ließ, und folglich das Gatter 948 außer Bereitschaft
setzen würde und veranlassen würde, daß ein hoher Pegel an einem Eingang der NOR-Gatters 945 erscheint, um den Zähler
940 außer Bereitschaft zu setzen.
Ein wesentliches Merkmal des Binär/Impulsbreiten-Wandlers der
Fig. 4D14, auf dessen Vorteil zusätzlich hingewiesen wird, liegt darin, daß sichergestellt wird, daß der Rechner in der
Lage ist, zu unterscheiden zwischen dem Zustand«, bei dem
das Signal fQ aufgrund dessen, daß es durch ein hohes fy-Sensor-Prüf-Signal
kontinuierlich auf niedrigem Pegel ist, und dem Zustand, bei dem eine extrem magere Mischung veranlaßt,,
daß nur Nullen eingegeben werden, wenn die Signale f^y, bis
f^g zu den Q^-Eingängen des ersten Satzes von Eingängen der
6 Stufen des Komporators 936 eingegeben v/erden.
In letzterem Falle wird das Signal fg auf hohen Pegel gehen,
sobald Iq auf hohen Pegel geht,, Da keine gültige Decodierung
durchgeführt wird, bevor iQ auf hohen Pegel gegangen ist, ist
der Knotenpunkt 933 normalerweise auf niedrigem Pegel, bevor Iq auf hohen Pegel geht, aufgrund eines niedrigen Pegels des
Komparator-Ausganges über die Leitung 937 und danris, nachdem
Iq auf hohen Pegel geht, wird der Transistor 935 leitend, um
den Knotenpunkt 933 auf niedrigem Pegel zu halten5 selbst
wenn der Komparator-Ausgang auf der Leitung 937 jetzt hoch istο
Folglich wird in letzterem Falle fQ stets für einige Zeitintervalle
auf hohem Pegel SeIn5 während im erster.en Falle
fQ stets aufgrund eines hohen Pegels des Signales fy auf niedrigem
Pegel sein wird.
909836/0694
Solange der Knotenpunkt 933 auf niedrigem Pegel gehalten wird, selbst wenn nur Nullen den beiden Sätzen von Eingängen des
Komparators 936 dargeboten werden, wird jeglicher hohe ausgegebene
Impuls durch den Transistor 935 geerdet und kann die Impulsbreite des Impulses fQ nicht beenden. Daneben beginnt,
wie oben erläutert, der Rechner nicht mit dem Zählen der Impulsbreite für eine Impulsbreiten/Binär-Umwandlung, bis der
Übergang von hohem zu niedrigem Pegel -des Signales ±q auftritt.
Sobald Iq auf niedrigen Pegel geht, wird der Transistor 935
erneut nicht leitend gemacht, was den Knotenpunkt 933 auf hohen Pegel gehen läßt, aufgrund des hohen Pegels auf der Leitung
937, der durch den Vergleich von nur Nullen bewirkt wird.
Ein Hochgehen des Knotenpunktes 933 beendet nicht unmittelbar
das Impulsbreiten-Signal fg» da dieser hohe Pegel nicht zum Außerbereitschaftsetzen des Gatters 927 übertragen wird, bevor
die nächste H1-Takt-Phase auftritt. Polglich treten zwei Takt-Phasen
vor dem Zeitpunkt, an dem der Rechner mit dem Zählen der hohen Takt-Impulse hQ beginnt, auf, bis der Komparator-Ausgang
die Gleichheit anzeigt und die fg-Impulse beendet. Auf diese
Weise kann das Rechner-Programm zwei Taktimpulsbreiten von jeder fg-Äblesung subtrahieren, um richtige Ergebnisse zu erhalten,
während es noch weiterhin in der Lage ist zu unterscheiden zwischen einem fQ-Signal mit einer Dauer von zwei Takt-Phasen,
was ein extrem mageres Luft/Brennstoff verhältnis in
dem Auspuff anzeigt, d.h. nur Nullen in dem Zähler, und einem Zustand, bei dem keine fg-Impulse auftreten, was anzeigt, daß
das fy-Inhibit-Signal niedrig war und die Sauerstoff-Sensoren
ungültig oder unbrauchbar waren.
4.20 Kurbelwellen-Stellungs-Signal-Aufbereiter
Der Kurbelwellen-Stellungs-Signal-Aufbereitungs-Schaltkreis des Blocks 415 der Fig. 4 wird im folgenden im Zusammenhang
909836/0694
2907380
mit dem schematischen Schaltbild der Fig. 4E ausführlicher beschrieben.
Als kurzer Hintergrund sei erläutert, daß, wenn die Maschinensteuerung komplizierter wird, die Notwendigkeit einer
genaueren Maschinen-Stellungs- oder Phasen-Information auftritt.
Je größer die Genauigkeit bezüglich der exakten Maschinensteilung
ist, desto größer wird die Möglichkeit, die optimale Zündzeitsteuerung, eingespritzte Brennstoffmenge und v/eitere
maschinenabhängige Parameter, die zu optimaler Brennstoff ausnutzung und minimaler Emission führen, zu erreichen.
Die genaueste Information wird direkt von der Kurbelwelle erhalten
oder von einem Sensor-Element, das direkt mit der Kurbelwelle über die geringste Anzahl von Störungen gekoppelt
ist, wodurch sich die Einzelteilherstellungs-Toleranzen minimal aufsummieren.
Ein herkömmliches System zum Erhalten der Maschinenstellung besteht
in der Verwendung eines magnetischen Sensors, der elektrische Signale erzeugt, die durch die Bewegung eines magnetischen
Elementes verursacht werden. Störungen eines abgetasteten Elementes aus Eisen, wie z. B. ein Zahn, ein Loch, ein' Schlitz
oder irgendeine andere Oberfläclienbedingung, verursachen unterschiedliche
Abweichungen in dem Magnetfeld, das dem Kurbelwellen-Sensor des Blocks 123 der Fig. 2 zugeordnet ist.
Eines der Hauptprobleme bei einem derartigen Sensor liegt darin, daß er nicht in der Lage ist, gleichzeitig auf gewünschte Störungen
anzusprechen und andere Änderungen, die das Magnetfeld in dem Sensor sich ändern lassen, zu ignorieren.
Diese unerwünschten Störungen vergrößern sich in dem Maße, wie sich die Geschwindigkeit des abgetasteten Elementes vergrößert.
Folglich vergrößern sich die unerwünsehten Störungen oder das
Rauschen entsprechend der Geschwindigkeit, wenn solche Sensoren bei Verbrennungskraftmaschinen angewandt werden. Der Geschwindigkeitsbereich
der meisten mit Zündfunken arbeitenden
9 0 9 0 3 F / 0 B Π 4
2107390
Maschinen liegt zwischen 30 U/min bei niedriger Anlaßgeschwindigkeit
bis zu mehr als 6.000 U/min bei Reisegeschwindigkeit. Der magnetische Sensor und das abgetastete Element müssen
daher so aufgebaut sein, daß ein verwertbares und ausreichendes Amplitudensignal bei minimaler Geschwindigkeit erzeugt
wird. Die Spitzenamplitude bei niedriger Geschwindigkeit ist normalerweise ein Bruchteil von einem Volt, während bei höheren
Geschwindigkeiten Signalamplituden von mehreren 10 Volts erzeugt v/erden können. Die Rauschkompnenten der Signale aufgrund
von Oberflächenungenauigkeiten, Erschütterungen, nichtkonzentrischer Ausrichtung und andere Rauschkomponenten, die
in der Technik bekannt sind, vergrößern sich ebenfalls mit der Mäschinengeschwindigkeit, bleiben jedoch im wesentlichen
ein konstanter Prozentsatz des vollständigen Signalausganges.
Folglich ist die Hochgeschwindigkeits-Rausch-Komponente beträchtlich
größer als die Signalkomponente bei niedrigen Geschwindigkeiten, was es extrem schwierig, wenn nicht unmöglich
macht, zwiscnen den beiden Signalen zu unterscheiden. Darüber hinaus kann die Signalkomponente normalerweise innerhalb mehrerer
Größenordnungen variieren, was die Bemühungen zum Unterscheiden dieser Signale weiter verkompliziert.
Folglich muß der Sensor-Ausgang, wenn er ein zur Verarbeitung durch weitere Maschinen-Schaltkreise verwertbares Signal erzeugen
soll, aufbereitet werden, um Rauschen zu unterdrücken und um eine Anzeige einer Winkelstellung zu liefern, die eine
erhebliche vergrößerte Genauigkeit, wie sie im Stand der Technik bisher nicht erreichbar war, zu liefern. Der Kurbelwellen-Stellungs-Signal-Aufbereiter
der Fig. 4 erzeugt einen sauberen verwertbaren Kurbelwellen-Stellungs-Impuls, der genau in
Phase mit den erwünschten abgetasteten magnetischen Störungen lauft, !fahrend er im wesentlichen Rausch- und Hintergrundsignale
ignoriert und sich selbst gegen hohe Spitzenwerte bei hohen Maschinengeschwindigkeiten schützt. Das Verfahren und
9 0 9 0 3 f/0P0 4
2907380
die in dem Schaltkreis der Pig. 4E dargestellte Schaltungsanordnung
ist Gegenstand einer parallelen US-Patentanmeldung mit der Serien-Nr. 828 806 (Bendix Nr. 580-77-0160), die am
29. August 1977 durch Robert S. Henrich für einen "Signal-Aufbereitungs-Schaltkreis
für magnetische Sensor-Einrichtungen" angemeldet wurde und die auf die Anmelderin der vorliegenden
Erfindung übertragen wurde.
Zusammenfassend schafft der Kurbelwellen-Stellungs-Signal-Aufbereiter
der Fig. 4E einen Signal-Aufbereitungs-Schaltkreis zum gleichzeitigen Unterscheiden zwischen veränderlichem
Rauschen und Signalpegeln von dem Ausgang eines magnetischen Dreh-Stellungs-Sensors und zum Erzeugen eines Signales, das
einen Null-Durchgang des Sensor-Signales anzeigt. Der Signal-Aufbereitungs-Schaltkreis
enthält einen Komparator, der erfaßt, ob das vollständige Ausgangssignal des magnetischen Sensors
größer als eine vorbestimmte Schwelle ist, die oberhalb des Rausch-Pegel-Komponenten-Einganges des Komparators liegt, wobei
die fchwelle oberhalb der Rauschkomponente des magnetischen Sensor-Signales gehalten wird, indem das magnetische
Sensor-Signal abgeschwächt wird mit einem Spitzen-Detektor in Proportion zu der Spitzenamplitude des Signaleinganges des
magnetischen Sensors. Der Vergleich zwischen dem Sensor-Signal und der Schwelle wird nach einem Null-Durchgang des Signales
des magnetischen Sensors durchgeführt, um eine Vorderflanke am Impuls-Ausgang des Komparators zu liefern, die den Null-Durchgang
anzeigt. Bei Ausführung des Vergleiches zu diesem Punkt v/erden die Funktion der Rauschdiskriminierung und des Null-Durchganges
gleichzeitig durchgeführt,und die Anzeige der Vorderflanke
liefert die optimale Form einer Winkelstellungs-Information,
die zu dem Kurbelwellen-Stellungs-Impuls-Prozessor des Blocks 416 der Fig. 4 zurWeiteren Verarbeitung geliefert wird,
wie nachfolgend beschrieben.
909836/0694
2907380
Das Ausgangssignal G des Maschinen-Kurbelwellen-Stellungs-Sensors,
das normalerweise ein analoges Wechselspannungs-Signal ist, das um einen vorbestimmten Gleichspannungspegel
aufgrund des Anhebens des Sensor-Ausganges gegenüber Masse verschoben ist, wird über eine Sensor-Eingangsleitung 1001 einem
Eingangs-Knotenpunkt 1002 zugeführt. Der Knotenpunkt 1002 ist mit der Anode einer Diode 1003 verbunden, deren Kathode direkt
mit der Anode einer zweiten in Serie liegenden Diode 1004 verbunden ist, deren Kathode ihrerseits über einen Widerstand 1005
mit der Basis eines Transistors 1006 verbunden ist. Der Transistor 1006 ist an dem Verbindungspunkt seiner Basis mit dem
Widerstand 1005 mit einer Platte eines Kondensators 1023 verbunden, dessen gegenüberliegende Platte über eine Erdungsleitung
1007 mit Masse verbunden ist. Der Kollektor des Transistors 1006 ist direkt mit einem invertierenden Eingangs-Knotenpunkt
1008 verbunden, während die Emitter-Elektrode des Transistors 1006 mit der Erdungsleitung 1007 über einen Widerstand 1009
verbunden ist, um so den Kondensator 1023 nebenzuschließen.
Der Eingangs-Knotenpunkt 1002 ist weiterhin mit einem Anschluß eines Widerstandes 1010 verbunden, dessen gegenüberliegender
Anschluß mit einem Knotenpunkt 1011 verbunden ist. Der Knotenpunkt 1011 ist mit dem negativen Komparator-Eingangsknotenpunkt
1008 über eine Leitung 1012 verbunden und über einen Kondensator 1014 mit einer Sensor-Referenz-Leitung 1013. Die
Sensor-Referenz-Leitung 1013 ist weiterhin mit dem Sensor des Blocks 132 der Fig. 2 und mit der Anode einer Diode 1015
verbunden, deren Kathode direkt mit der Erdungsleitung 1007 verbunden ist. Die Referenz-Leitung 1013 ist weiterhin über
einen Widerstand 1016 mit dem positiven Komparator-Eingangs-Knotenpunkt
1017 verbunden. Der positive Komparator-Eingangs-Knotenpunkt 1017 ist direkt mit dem positiven oder nicht invertierenden
Eingang eines Operationsverstärkers verbunden, der als Komparator 1018 aufgebaut ist, weiterhin mit einer
909836/0694
29Q739Q
+9,5-Volt-Potential-Guelle über einen Widerstand 1019 und
schließlich mit der Verbindung eines Widerstandes 1016 und eines zweiten Widerstandes 1020, so daß ein Anschluß des Widerstandes
1020 mit dem positiven Komparator-Eingangs-Knoteripunkt
1017 verbunden ist, während der gegenüberliegende Anschluß mit dem Koniparator-Ausgangs-Knotenpunkt 1021 verbunden ist.
Der Ausgang des Komparators 1018 wird direkt einem Komparator-Ausgangs-Knotenpunkt
1021 zugeführt, der über einen Pull-up-Widerstand
1022 mit einer +5-Volt-Potential-Quelle verbunden
ist. Der Komparator-Ausgangs-Knotenpunkt 1021 liefert über die Ausgangsleitung 683 den richtig gefilterten und geformten Maschinen-Kurbelwellen-Stellungs-Sensor-Impuls
G7 zu dem Kurbelwellen-Stellungs-Impuls-Prozessor
des Blocks 416 und dem Sauerstoff-System- In tegrier-Schaltkreis des Blocks 414 der Fig. 2.
Der Kurbelwellen-Sensor des Blocks 132 der Fig. 2 erscheint
für alle praktischen Zwecke als variabler Widerstand zwischen der Sensor-Eingangs-Leitung 1001 und der Sensor-Referenz-Leitung
1013. Die Referenz-Leitung 1013 ist um einen Dioden-Spannungsabfall gegenüber Erdpotential vorgespannt,und zwar durch
die Diode 1015, die ebenfalls dazu dient, einen Rück-Weg für den Sensor zu schaffen. Ein kleines, aus dem Widerstand 1010
und dem Kondensator 1014 bestehendes Hochfrequenzfilter filtert
die Hochfrequenz-Rausch-Komponenten von dem Eingangs-Signal G aus, bevor es dem invertierenden Eingang des Verstärkers (Komparators)
1018 zugeführt wird. Der Verstärker 1018 weist ebenfalls einen Schwellenvorspann-Pegel auf, der an seinem
nicht-invertierenden oder positiven Eingangsknotenpunkt 1017 durch den Spannungsteiler-Effekt der +9,5-VoIt-Potential-Quelle,
des Widerstandes 1019 und des Widerstandes 1016, dessen gegenüberliegendes
Ende mit der Referenz-Leitung 1013 verbunden ist, geschaffen wird. Die an dem Knotenpunkt 1017 am Verbindungspunkt der Widerstände 1019 und 1016 vorhandene Schwellen-Spannung
bildet die Schwellen-Spannung des Komparators 1018 und damit
den Pegel, unterhalb dessen alle Signale verworfen werden.
9098 3 6/0694
- 310 - ■ - - -
Der nichtinvertierende Eingangs-Knotenpunkt 1017 ist weiterhin
über einen Rückkopplungs-Widerstand 1020 mit dem Komparator-Ausgangs-Knotenpunkt
1021 verbunden, um eine ausreichende Hysterese zu liefern, um einen scharfen, schnappartigen Übergang
des Komparator-Ausganges sicherzustellen, wenn der Schwellwert-Pegel
von dem Sensor-Signal erreicht wurde. Ein Pull-up-Widerstand
1022 ist zwischen dem Komparator-Ausgangs-Knotenpunkt 1021 und einer +5-Volt-Potential-Quelle verbunden, um
die richtigen Logik-Pegel sicherzustellen und um den Komparator-Ausgang
normalerweise auf hohem Pegel zu halten, wie im Stand der Technik bekannt.
Der Kurbelwellen-Stellungs-Signal-Aufbereitungs-Schaltkreis der Fig. 4Ξ enthält weiterhin eine Verstärkungs-Rückkopplungs-Steuerschleife,
die aus dem Widerstand 1005 besteht, der mit der Basis des Transistors 1006 verbunden ist,und aus dem Widerstand
1023, dessen eine Platte mit dem Verbindungspunkt der Basis des Transistors 1006 und dem Widerstand 1005 verbunden
ist und dessen gegenüberliegende Platte mit der Erdungs-Leitung 1007 verbunden ist. Zwei gepolte Dioden 1003 und 1004 werden
dazu verwendet, die positiven Teile des Sensor-Signales von dem Sensor-Singangs-Knotenpunkt 1002 mit dem Spitzenmeßschaltkreis
des Widerstandes 1005, des Transistors 1006 und des Kondensators 1007 zu verbinden.
Der Kollektor des Transistors 1006 ist mit dem invertierenden Eingang des Verstärkers 1018 verbunden, um das Eingangs-Signal
G in Abhängigkeit von der Spannung zu modifizieren, die durch den Spitzen-Detektor-Schaltkreis erzeugt wird, der aus dem Widerstand
1005, dem Transistor 1006 und dem Kondensator 1023 besteht. Der Transistor 1006 ist weiterhin mit einem Strombegrenzungs-Widerstand
1009 ausgestattet, der den Transistor 1006 davor schützt, daß mehr als ein vorbestimmter Teil des Sensor-Signales
G zu Masse abgeleitet wird.
909836/0694
2107390
Beim Betrieb wird der Kurbelwellen-Stellungs-Signal-Äufbereitungs-Schaltkreis
der Fig. 4E das Ausgangs-Signal G des magnetischen Sensors zwischen seiner Eingangs-Leitung 1001
und seiner Referenz-Leitung 1013 empfangen, wie im Stand der
Technik bekannt. Das Signal wird dem invertierenden Eingang des als Komparator aufgebauten Verstärkers 1018 zugeführt, v/o
es mit der Schwelle verglichen wird, die an dem nicht invertierenden Eingangs-Knotenpunkt 1017 des Verstärkers 1018
durch die Spannungsteilerwirkung der Widerstände 1019 und 1016 errichtet wurde.
Die Filterkonibination des Widerstandes 1010 und des Kondensators
1014 wird einen Teil des Hochfrequenz-Rauschens aus dem Eingangs-Signal G herausfiltern und über die Diode 1015 zu
Masse ableiten. Durch den Spannungsteiler der Widerstände 1019 und 1016 an ihrem Verbindungspunkt 1017s, ^-e^ äen nichtinvertierenden
Eingangs-Knotenpunkt des«. Komparators 1018 bildet, wird
ein konstanter Schwellwert errichtet«. Der Komparator 1018
liegt normalerweise um einen vorbestimmten positiven Pegel oberhalb Massepotential, der^ wenn das Sensor-Eingangs-Signal
G größer als der an dem Knotenpunkt 1017 vorhandene Schwellwert ist, eine scharf abfallende Flanke erzeugt, die durch die
Wirkung des Hysterese-Widerstandes 1020s wie im Stand der
Technik bekannt, verriegelt wirdo \Ίθώιι das Sensor-Ausgangs-Spannungs-Signal
G auf der Leitung 1001 kleiner ist als die Offset-Spannung, die durch den Widerstand 1016 errichtet wird.
so wird der Komparator 1018 zu dem vorbestimmten höheren Spannungs-Pegel zurückkehren,, um so einen scharf definierter negativ
gehenden Impuls G7 zu erzeugens der die Kurbelwellen-Stellung
anzeigt5für nachfolgend zu beschreibende Verwendungo
Der aus dem Widerstand 1OO53 dem Transistor 1006 und dem Kondensator
1023 bestehende Spitzen-Detektor-Schaltkreis empfängt über die Dioden 1003 und 1004 einen positiven Eingang, um ein
909836/0694
Spannungs-Signal zu bilden, das im wesentlichen den positiven
Spitzen des Sensor-Eingangs-Signales G proportional ist, um die Basis des Transistors 1006, der in linearer Arbeitsweise
betrieben wird, zu treiben. Die Dioden 1003 und 1004 liefern eine Spannungsverschiebung von ungefähr 1,2 Volt, bevor der
Spitzen-Detektor wirksam wird. Der Transistor 1006 wirkt, in Abhängigkeit von dem ihm zugeführten Basisstrom,als variabler
Widerstand, der in Kombination mit -dem Eingangs-Widerstand
1010 zu dem invertierenden Eingangs-Knotenpunkt 1008 des Komparatos 1010 eine variable Abschwächschaltung für das Spitzen-Eingangs-Signal
aus dem magnetischen Sensor bildet. Je größer das Sensor-Ausgangs-Signal G und dessen Rausch-Komponente,
desto mehr wird es durch die Kombination des Transistors 1006 und des Eingangs-WiderStandes 1010 abgeschwächt.
Folglich bleibt die Offset-Spannung des Komparators 1018, der
als Verstärker aufgebaut ist, oberhalb des Rausch-Pegels,und
er schafft folglich einen Punkt, bei dem die abfallende Flanke im wesentlichen synchron mit dem von negativ zu positiv
gehenden Null-Durchgang des Sensor-Signales erzeugt werden kann. Der Betrag der Abschwächung ist in vorteilhafter Weise
derjenige, der für die variable Schwelle verwendet wird, die in dem vorliegenden Ausführungsbeispiel der vorliegenden Erfindung
ein Verhältnis von 5:1 aufweist. Folglich ist das Spitzen-Eingangs-Signal auf ungefähr den fünffachen Betrag der
vorbestimmten Offset-Spannung begrenzt oder abgeschwächt.
Die Verwendung des konstanten Schwellwert-Pegels mit einer variablen Verstärkung bezüglich des Eingangs-Signales G macht
den Schaltkreis weniger empfindlich auf Rauschen und auf hohe Maschinengeschwindigkeiten, während eine relativ hohe Empfindlichkeit
für Signale mit niedriger Amplitude geschaffen wird und eine verringerte Empfindlichkeit für Signale mit hoher
Amplitude, bei denen das Rauschen größer ist, was sicherstellt, daß die Probleme der bekannten Einrichtungen vermieten werden,
909836/069 4
und wodurch hochgenaue und geeignet geformte Maschinen-Kurbelwellen-Stellungs-Impulse
G, erzeugt werden, die, wie nachfolgend beschrieben, weiter verarbeitet werden können, um einen
bisher nicht erreichbaren Genauigkeitsgrad zu erhalten.
4. 21 Kurbelwellenstellungsimpuls-Prozessor
Im folgenden wird der Kurbelwellenstellungsimpuls-Prozessor des Blocks 416 der Fig. 4 unter- Bezugnahme auf das schematische
Schaltbild der Fig. 4F beschrieben. Der richtig geformte und aufbereitete Maschinenkurbelwellen-Stellungs-Impuls G,, der
von dem Kurbelwellen-Stellungs-Signal-Aufbereitungs-Schaltkreis der Fig. 4E ausgegeben wird, wird über die Leitung 683 dem
Kurbelwellenstellungsimpuls-Prozessor der Fig. 4F zugeführt, und nach einer geeigneten kurzen Zeitfilterung wird er in geeigneter
Weise zeitmäßig gesteuert und synchronisiert über die Torsteuermittel und die RS-getakteten Flip-Flops, um verschiedene
Maschinenkurbelwellen-Stellungs-Impulse G-,, G2, G. und Gjzu
erzeugen, die für nachfolgend beschriebene verschiedene Zwecke verwendet werden.
Das Signal G1 ist ein richtig geformtes und gefiltertes Kurbelwellen-Stellungs-Signal
G7, das synchronisiert ist und gespeichert
wird, bis diese Speicherung durch ein Software-erzeugtes
Rechnerkommando annulliert wird und es wird allgemein dazu verwendet, eine Rechnerunterbrechung zu erzeugen, was dem Rechner
anzeigt, daß der bezeichnete Kurbelwellenstellungszustand aufgetreten ist. Das Signal G2 ist ein binäres Signal, das die Vervollständigung
des ersten vollständigen Zeitzyklus' von einer h^-Taktzeit zur der nächsten nach dera Auftreten des Kurbelwellen-3tellungs-Impulses
G^ anzeigt, und wird v/ie nachfolgend beschrieben verwendet. Das binäre- Signal G. wird dazu erzeugt,
die Tatsache anzuzeigen, daß ein neuer Kurbelwellen-Stellungs-Impuls G, aufgetreten ist, jedoch daß der erste h,-Taktimpuls
909836/0694
I3Q739Q
noch nicht aufgetreten ist. Dieses Signal speichert die Rückflanke
des Signales G1-, bis die Taktzeit h^ erreicht ist, um
das Signal G2 für nachfolgend erläuterte Zwecke zu erzeugen.
Schließlich ist das Signal G1- schlicht der Kurbelwellen-Stellungs-Impuls
G7, der mit dem 1 MHz-Haupt-Logik-Takt synchronisiert,
flankenabgetastet und geschwindigkeitsbegrenzt ist.
Der Maschinen-Kurbelwellen-Stellungs-Impuls G^ wird von dem
Ausgang des Signal-Aufbereitungs-Schaltkreises der Fig. 4E über die Leitung 683 zugeführt und dem Eingangs-Knotenpunkt
1024 eingegeben. Der Knotenpunkt 1024 ist mit dem Eingang eines
Inverters 1025 Verbunden, dessen Ausgang direkt mit einem ersten Schaltkontaktpunkt verbunden ist. Der Knotenpunkt 1024
ist weiterhin direkt mit einem zweiten Schaltkontaktpunkt verbunden. Ein Masken-einstellbarer Schaltarm 1026 kann zwischen
dem ersten und dem zweiten Schaltkontaktpunkt durch herkömmliche LSI-Techniken eingestellt werden, wie im Stand der Technikt
bekannt. In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist der Schaltarm 1026 so eingestellt, daß er
den zweiten Schaltkontaktpunkt berührt, um so einen Kontaktweg zwischen der Leitung 683, dem Knotenpunkt 1024 und dem Schaltarm
1026 zu der ersten stromführenden Elektrode eines Transistors 1027 zu bilden. Die gegenüberliegende stromführende Elektrode
des Transistors 1027 ist direkt mit einem Knotenpunkt 1028 verbunden. Der Knotenpunkt 1028 ist direkt mit dem Eingang
eines ersten Inverters 1029 verbunden, dessen Ausgang direkt mit dem Eingang eines zweiten in Serie liegenden Inverters 1030
verbunden ist, dessen Ausgang seinerseits direkt mit einem Inverter-Ausgangs-Knotenpunkt
1031 verbunden ist.
Der Knotenpunkt 1028 ist weiterhin mit einer ersten stromführenden
Elektrode eines Transistors 1032 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem Inverter-Ausgangs-Knotenpunkt
1031 verbunden ist. Der Knotenpunkt 1031 ist direkt mit dem ersten Eingang eines NOR-Gatters 1041, das drei Eingänge
909836/0694
2307390
aufweist, verbunden und mit der ersten stromführenden Elektrode eines Transistors 1033, dessen gegenüberliegende stromführende
Elektrode mit dem Eingang eines Inverters 1034 verbunden ist, dessen Ausgang seinerseits mit der ersten stromführenden Elektrode
eines Transistors 1035 verbunden ist. Die gegenüberliegende stromführende Elektrode des Transistors 1035 ist mit dem
Eingang eines Inverters 1036 verbunden, dessen Ausgang direkt mit einem Inverter-Ausgangs-Knotenpunkt 1037 verbundai ist.
Der Inverter-Ausgangs-Knotenpunkt 1037 ist mit einer ersten stromführenden Elektrode eines Transistors 1038 verbunden, dessen
zweite stromführende Elektrode mit dem Eingang eines Inverters 1039 verbunden ist, dessen Ausgang wiederum mit der
ersten stromführenden Elektrode eines weiteren Transistors 1040 verbunden ist. Die gegenüberliegende stromführende Elektrode
des Transistors 1040 ist mit einem weiteren Eingang des NOR-Gatters 1041, das drei Eingänge aufweist, verbunden. Der
dritte und letzte Eingang des NOR-Gatters 1041 ist direkt mit dem Inverter-Ausgangs-Knotenpunkt 1037 verbunden.
Die erste Haupt-Takt-Phase H^ wird der Gate-Elektrode der Tran-,
sistoren 1032, 1033 und 1038 zugeführt, während die zweite Haupt-Takt-Phase H~ direkt der Gate-Elektrode der Transistoren
1027, 1035 und 1040 zugeführt wird. Der Ausgang des NOR-Gatters 1041, das drei Eingänge aufweist, ist direkt mit einem Eingang
eines MD-Gatters 1071, das zwei Eingänge aufweist, über die Leitung 1070 verbunden, und der Ausgang des UND-Gatters 1071
ist direkt mit einem Ausgangs-Knotenpunkt 1042 verbunden. Der Knotenpunkt 1042 ist mit dsm Eingang eines Inverters 1043 verbunden,
der das Signal G5 über die Ausgangsleitung 1044 ausgibt,
wobei dieses Signal dem Nockenwellen-Sensor-Aufbereitungs-Schaltkreis des Mikroprozessor-Systems des Blocks 123 der Fig«
2 zugeführt wird, wie nachfolgend beschrieben. Der zweite Eingang des UTiD-Gatters I07I, das zwei Eingänge aufweist, wird
von dem Ausgang eines Inverters 1072 abgegriffen, dessen Eingang mit dem nicht invertierenden"Qtf-Ausgang eines RS-Flip-Flops
1050 über die Leitung 1073 verbunden ist.
909836/0694
29Q739Q
Der Knotenpunkt 1042 am Ausgang des UND-Gatters 1071, das zwei Eingänge aufweist, ist weiterhin direkt mit einem ■Verteilungs-Knotenpunkt
1045 verbunden. Der Knotenpunkt 1045 ist wie folgt verbunden: 1.) direkt mit dem Setzeingang S eines RS-gatakteten
Flip-Flops 1046 mit direkter Rücksetzung; 2.) mit einem ersten invertierten Eingang eines logischen UND-Gatters
1047, das zwei invertierte Eingänge aufweist; 3.) mit dem Setzeingang S eines zweiten RS-getakteten Flip-Flops 1048 mit direkter
Rücksetzung; 4.) mit einem ersten invertierten Eingang eines weiteren logischen UITO-Gatters 1049, das zwei invertierte
Eingänge aufweist; 5.) mit dem Setzeingang S eines dritten RS-getakteten Flip-Flops 1050 mit direkter Rücksetzung; und
6.) mit einem ersten invertierten Eingang eines dritten logischen UND-Gatters 1051, das zwei invertierte Eingänge aufweist.
Jedes der in dem Schaltkreis der Fig. 4F verwendete RS-getaktete Flip-Flop (d.h. 1046, 1048, 1050 und 1067) ist näher in dem
Blockschaltbild der Fig. 9.21A und dem schematischen Schaltbild der Fig. 9.21B gezeigt, wobei jedes einen Setzeingang S, einen
Rücksetzeingang R, einen direkten Rücksetzeingang DR, einen ersten Takt-Phasen-Eingang Ü, einen zweiten Takt-Phasen-EingangC,
einen nicht invertierten Ausgang Q und einen invertierten Ausgang Q aufweist, wie im Stand der Technik bekannt.
Wie oben beschrieben, ist der Setzeingang des RS-Flip-Flops
1046 direkt mit dem Knotenpunkt 1045 verbunden ,und der Rücksetzeingang
ist direkt mit dem Ausgang des UND-Gatters 1047 verbunden. Dem ersten Takt-Eingang Ü wird das erste Haupt-Takt-Phasen-Signal
H^ zugeführt, während dem zweiten Takteingang C
die zweite Haupt-Takt-Phase Hp zugeführt wird. Der Q-Ausgang
des Flip-Flops 1046 wird direkt einem Ausgangs-Knotenpunkt 1052 zugeführt, der das Signal G^ über die Leitung 1053 dem Maschinen-Zeitinterval-Zähler
des Blocks 416 der Fig. 4 zuführt, wie nachfolgend beschrieben. Der Ausgangs-Knotenpunkt 1052 ist
weiterhin direkt mit einem Knotenpunkt 1054 verbunden.
909836/0694
23Q738Q
Wie oben beschrieben, ist der Setzeingang des Flip-Flops 1048 . direkt mit dem Knotenpunkt 1045 verbunden, während der Rücksetzeingang
direkt mit dem Ausgang des UND-Gatters 1049 verbunden ist. Wie oben beschrieben, wird die erste Takt-Phase H1
dem ersten Takteingang C* zugeführt, während das zweite Takt-Phasen-Signal
Ho dem zweiten Takteingang C zugeführt wird«
Der Q-Ausgang liefert das Signal G1 über die Leitung 1055 zu
dem Mikroprozessor-System des Blocks 123 der Fig. 2 zur nachfolgend zu beschreibenden Verwendung.
Der Knotenpunkt 1054 ist mit einem ersten Eingang eines NAND-Gatter
s 1056, das drei Eingänge aufweist, verbunden, wobei dessen zweiter Eingang zum Empfang des binären Signales Ag von
dein Maschinen-Zeitinterval-Zähler des Blocks 416 der Fig. 4
verbunden ist, um über die Leitung 1057 anzuzeigen,, daß 64
Zählschritte seit dem letzten Gp-Signal aufgetreten sind. Der
dritte Eingang des NAND-Gatters IO56 empfängt das Takt-Signal
h-z, das ein logischer Taktimpuls ist, der einmal für je 16 Haupt-Takt-Impulse H1, Hp auftritt„und das dazu verwendet
wird, alle seriellen Operationen in dem Eingabe/Ausgabe-Schaltkreis, der nachfolgend beschrieben wird, zu synchronisieren.
Das Signal Iw wird über die Leitung 1058 aus dem Zeitgerenat:or
des Binär-Decodier-Schaltkreises des Blocks 124 der Fig. 2
eingegeben;, wie nachfolgend beschrieben. Der Ausgang des NAND-Gatter
s 1056 ist direkt mit dem zweiten invertierten Eingang des UND-Gatters 1051 verbunden.
Wie oben beschrieben, wird der Setzeingang des Flip-Flops IO5O
von dem Knotenpunkt 1045 abgegriffen, und der Rücksetzeingang ist direkt mit dem Ausgang des UND-Gatters 1051 verbunden. Das
erste Haupt-Takt-Phasen-Signal H1 wird dem ersten Takt-Phasen-Eingang
Ü des Flip-Flops 1050 zugeführt, während das zweite Haupt-Takt-Phasen-Signal H2 dem zweiten Takt-Phasen-Eingang C
zugeführt wird. Der nicht invertierende Ausgang Q. des RS-Flip·
Flops 1051 ist mit dem zweiten Eingang des UND-Gatters 1071
909836/0694
29Q738Q
über die Leitung 1073 und den Inverter 1072 verbunden, wie oben beschrieben.
Das Kommando-Signal xQ wird über die Leitung 1059 dem Eingang
eines Inverters 106o zugeführt, dessen Ausgang direkt mit dem zweiten invertierten Eingang des UND-Gatters 1049 verbunden
ist. Das Signal xQ wird von dem Kommando-Signal-Generator des
Mikroprozessor-Systems des Blocks 123 der Fig. 2 erzeugt, wie nachfolgend beschrieben, und dazu verwendet, zu befehlen, daß
ein Unterbrechungszustand-Wort mit dem Mikro-Computer-Daten-Bus verbunden wird, wobei das Zustandswort gelöscht wird, nachdem
es von dem Mikro-Computer gelesen wurde, wie im Stand der Technik bekannt.
Der Knotenpunkt 1054 ist weiterhin mit einem ersten invertierten Eingang öines logischen UND-Gatters 1061 verbunden, das
zwei invertierte Eingänge aufweist. Der andere invertierte Eingang des UND-Gatters 1061 ist direkt mit einem Knotenpunkt 1062
verbunden. Der Knotenpunkt 1062 ist über die Leitung 1063 mit dem Ausgang des Zeit-Steuer-Schaltkreises des Blocks 124 der
Pig. 2 verbunden, wie nachfolgend beschrieben, und empfängt den invertierten Logik-Takt-Impuls h,, der dazu verwendet wird,
alle Serienoperationen der oben genannten Eingabe/Ausgabe-Schaltkreise zu synchronisieren. Der Knotenpunkt 1062 liefert
weiterhin das Signal h, von der Leitung 1063 zu dem zweiten
invertierten Eingang des oben beschriebenen UND-Gatters 1047, das zum Rücksetzen des Flip-Flops 1046 verwendet wird.
Der zweite invertierte Eingang des UND-Gatters 1061, der über die Leitung 1064 mit dem E,-Eingangs-Knotenpunkt 1062 verbunden
ist, ist weiterhin direkt mit dem invertierten Eingang eines zweiten logischen UND-Gatters 1065 verbunden, das zwei invertierte
Eingänge aufweist. Der Ausgang des UND-Gatters 1061 wird einem Knotenpunkt 1066 zugeführt, wobei der Knotenpunkt 1066
mit dem zweiten invertierten Eingang des UND-Gatters 1065 verbunden ist und gleichzeitig direkt mit dem Setzeingang des wei-
80 9 836/0694
teren RS™getakteten Flip-Flops 1067 mit direkter Rücksetzung
verbunden ist, während der Ausgang des UND-Gatters 1065 direkt
mit dessen Rücksetzeingang verbunden ist. Das erste Haupt-Takt-Phasen-Signal
H1 wird dem ersten Takt-Phasen-Eingang C zugeführt,
während das zweite Haupt-Takt-Phasen-Signal H2 dem zweiten
Takt-Phasen-Eingang C zugeführt wird. Das Signal G2 wird
über eine Leitung 1068 von dem nicht invertierten oder Q-Ausgang des Plip-Flops 1067 ausgegeben» Die Leitung 1068 verbindet
das Signal G2 mit dem Maschinen-Zeitinterval-Zähler des Blocks
417 der Fig. 4 und mit dem Binär-Decodier-Schaltkreis des Blocks 124 der Fig® 2, zur nachfolgend zu beschreibenden Verwendung.
Das Leiäungs-Einschalt-Rücksetz-Signal V2 aus dem Rücksetz-Steuer-Schaltkreis
des Mikroporzessor-Systems des Blocks 123 der Fig. 2 wird über die Leitung 713 dem direkten Rücksetzeingang
DR jedes der RS-getakteten Flip-Flops 1046, 1048, 1050 und 1067
zugeführt«, um diese Flip-Flops, sofern gefordert, direkt zurückzusetzen«.
Im folgenden wird die Wirkungsweise des Kurbelwellen-Stellungs-Impul's-Prozessors
der Fig., 4F kurz beschriebene Zu Beginn sei
angenommen, daß eine vorbestimmte Periode seit dem Erfassen des letzten richtig geformten und aufbereiteten Kurbelwellen-Stel»
lungs-Impulses G3 von dem Ausgang des Schaltkreises der Fig» 4Ξ
verstrichen ist. Folglich ist das Signal Gc5- das der mit' dem
Logik-Takt synchronisierte Maschinen-Kurbelwellen-Stellungs-Impuls
G^ ist, normalerweise auf hohem Pegel s da dies einen
richtig aufbereiteten und synchronisierten Maschinen-Kurbelwellen-Stellungs-Impuls
anzeigt, dadurch daß es momentan auf niedrigen Pegel geht, jedoch zwischen aufeinanderfolgenden Maschinen-Stellungs-Impulsen
G3 auf hohem Pegel bleibt« Folglich kann
unterstellt werden, daß die RS-Flip-Flops 1046, 1048, 1050 und
1067 im Rücksetzzustand sind. Ist dies der Fall, so ist 'das
Signal G^ in seinem normalerweise hohen Zustand„ da das negativ
gehende G^-Signal anzeigt, daß ein neues G-z-Signal angekommen
ist, jedoch daß das Signal h, für den Beginn des Eingabe/Aus-·
gabe-Wiederholungs-Zyklus' noch, nicht von dem Rechner angekommen
909836/0694
1907390
Ist. Wie oben angeführt, speichert das Flip-Flop 1046 die Rückflanke des Gc-Signales, bis die h,-Taktzeit ankommt, um
das Signal G2 zu erzeugen.
In ähnlicher Weise gellt das Signal G^9 das, .wenn das Flip-Flop
1048 zurückgesetzt ist, an dessen Q-Ausgang auf der Leitung
1055 vorhanden ist, auf niedrigen Pegel-, äa de? Übergang von
niedrigem zu hohem Pegel bei dem Signal G^ ein G-^-Ereignis
darstellt, das synchronisiert und gespeichert \-ΐ1τάΰ bis diese
Speicherung durch ein Software-erzeugtes Rechner-Kommando gelöscht
wird, wie nachfolgend "beschrieben, Ε±ά hohes G..,-Signal
bringt eine Rechnerunterbrschung hervor <>
wie nachfolgend beschrieben. Der Q-Ausgang des Flip-Flops 1067 gib*s das Signal
■3O auf der Leitung 1068 ans imäv wahrend Sas Flip-Flop 1067
til ■ "
zurückgesetzt ist5 ist das Go=Signal auf niedrigem Pegelβ Das
Signal G-, wird auf hohen Pegsl gehen;, vm den ersten Eingabe/
Ausgabe-Logik-liieaerhol-Zyklus säen dem .auftreten das richtig
aufbereite ten Maschinen-Surbelwelleii^Stall^ags=· Impulses G-aiisuzeigen
,und das in dem Rücksetzsustand befindliche Flip-Flop
Ί050 veranlaßt j dall ein niedriger Pegel an ds ssen Q --Ausgang
-srscheiat, Der aiedrigs Pegel wird über dis Leitung 1070
zu dem Eingang des Inverters 1072 sugeführta um ein hohes Signal
dem einen Eingang des MD-Gatters 1071 zu dessen Bereitsetzung
darzubieten» Da der andere Eingang des uUD-Gatters
1071 über die Leitung 1070 von dem Ausgang des HOR*=Gatters
1041 j dessen Ausgang auf niedrigem Pegel bleibt., da einer oder
mehrere seiner Eingänge auf hohem Pegel sindP abgegriffen wir*d9
bleibt der Ausgang des UIID-Gatters 1071s wie er an dem Knotenpunkt
1042 gesehen wird, auf niedrigem Pegel» Ein niedriger
Pegel an dem Knotenpunkt 1042 wird von dem Inverter- 1043 invertiert,
um zwischen dem Erfassen der richtig aufbereiteten Maschinen-Kurbelwellen-Stellungs-Signale G-, das hohe G5-Signal
auf der Ausgangsleitung 1044 aufrechtzuerhalten;, wie oben beschrieben.
909836/0694
Die Schaltungs-Anordnung zwischen dem Eingangs-Knotenpunkt
1024, der das richtig aufbereitete Maschinen-Kurbelwellen-Stellungs-Signal
G^ von dem Ausgang des Schaltkreises der Fig. 4Ξ über die Leitung 683 empfängt, und dem NOR-Gatter
1041, das drei Eingänge aufweist, bildet ein Kurzzeitfilter für Rauschunterdrückungszwecke ο Diese Schaltungsanordnung
erzeugt eine Signalverzögerung von ungefähr zwei Taktzeiten, um sicherzustellen, daß eine negativ gehende Rauschspitze von
kurzer Zeitdauer keine fehlerhafte Anzeige des Eintreffens eines Maschinen-Kurbelwellen-Stellungs-Impulses liefert, und
sie ist in ihrem Aufbau und ihrer Wirkungsweise ähnlich dem Kurzzeitfilter-Schaltkreis, der oben im Zusammenhang mit dem
Eingang des Synchronisier-Schaltkreises der Fig. 4Dj? beschrieben wurde.
Einige Zeit vor dem Erfassen eines richtig aufbereiteten Maschinen-Kurbelwellen-Stellungs-·
Impulses G,, der ein scharf definierter, negativ gehender Impuls ist und eine Taktbreite
von mehr als zwei oder drei Taktzeiten aufweist, wird während des Betriebes das an dem Eingangs-Knotenpunkt 1024 anliegende
Signal normalerweise für eine vorbestimmte Zeitdauer auf hohem Pegel sein, da der letzte Maschinen-Kurbelwellen-Stellungs-Impuls
G^ erfasst worden war und erneut auf hohen Pegel gegangen
war. Während dieser Zeitdauer v/erden die Knotenpunkte 1024, 1028, 1031 und 1037 auf hohen Pegel gegangen sein, während
die Ausgänge der Inverter 1034 und 1039 auf niedrigem
Pegel sein werden« Folglich wird zu diesem unbestimmten Zeitpunkt ein außer Bereitschaft setzender hoher Pegel von dem
Knotenpunkt 1031 dem ersten Eingang des NOR-Gatters 1041 zugeführt,
um dieses außer Bereitschaft zu setzen. Weiterhin wird ein außer Bereitschaft setzender hoher Pegel von dem Knotenpunkt
1037 dem zweiten Eingang des NOR-Gatters 1041 zugeführt,
um dieses außer Bereitschaft zu setzen, und schließlich wird jedesmal, wenn die Haupt-Takt-Phase H2 auf hohen Pegel
geht, der Transistor 1040 leiten, um den niedrigen Pegel von
909836/0694
2907380
dem Ausgang des Inverters 1039 zu dem dritten Eingang des NOR-Gatters
1041 durchzulassen, um so den dritten Eingang in Bereitschaft zu setzen. Allerdings geht der Ausgang des NOR-Gatters
1041 auf niedrigen Pegel, wenn ein hoher Pegel an zwei seiner Eingänge anliegt, was das UND-Gatter 1071 außer
Bereitschaft setzt und den niedrigen Pegel an dem Knotenpunkt 1042 aufrechterhält und einen normalerweise hohen Pegel des
Signales Gj- auf der Leitung 1044, wie oben beschrieben.
Es sei jetzt angenommen, daß ein richtig aufbereiteter Maschinen-Kurbelwellen-Stellungs-Impuls
G-* von dem Schaltkreis der Fig. 4E über die Leitung 683 ausgegeben wird, so daß ein negativ
gehendes niedriges Signal G7 an dem Eingangs-Knotenpunkt
1024 erscheint. Wenn die erste Takt-Phase H1 auf hohen Pegel
geht, so ändert sich keiner der Schaltkreis-Parameter gegenüber dem oben angegebenen Zustand, jedoch, sobald die zweite Takt-Phase
Hp auf hohen Pegel geht, wird der Transistor 1027 leitend,
Das Leiten des Transistors 1027 läßt den niedrigen Pegel von dem Eingangs-Knotenpunkt 1024 zu dem ersten Eingang des Serien-Inverters
1029 über den Schalterweg von dem Knotenpunkt 1024 durch den Schaltarm 1026 hindurch und durch die stromführenden
Elektroden des Transistors 27 hindurch gelangen. Wenn der Knotenpunkt 1028 auf niedrigen Pegel geht, so geht der Ausgang
des Inverters 1029 auf hohen Pegel, und da dieser dem Eingang eines zweiten in Serie geschalteten Inverters 1030 zugeführt
wird, geht sein Ausgang, der dem Knotenpunkt 1031 zugeführt wird, auf niedrigen Pegel. Der niedrige Pegel an dem Knotenpunkt
1031 wird direkt dem ersten Eingang des NOR-Gatters 1041 zugeführt, um dieses in Bereitschaft zu setzen. Allerdings
bleibt zu diesem Zeitpunkt-der Knotenpunkt 1037 auf hohem Pegel, so daß zwei Eingänge des NOR-Gatters 1041 auf niedrigem
Pegel sind und einer auf hohem Pegel, was dessen Ausgang noch auf niedrigem Pegel hält, um das UND-Gatter 1071 außer Bereitschaft
zu setzen, wie oben beschrieben.
909836/0694
6=1 «3 £* «3 β
T..renn die H„-(-Takt-Phase zum zweiten. Mal auf hohen Pegel gehtP
so werden die Transistoren 1032s 1033 und 1038 leitende Das
Leiten des Transistors 1032 überbrückt die zweifache Inversion der Inverter 1029 und 1030 und liefert einen niedrigen Pegel
von dem Knotenpunkt 1031 direkt zu dem Eingangs-Knotenpunkt
1028 zurückc Diese Rückkopplung verbessert den Pegel des
Knotenpunkts102S5 sofern der ursprünglich niedrige Pegel an
dem Knotenpunkt 1028 gerade unterhalb des Schwellwert-Pegels -les Inverters 1G29 lago Dies macht-den Ausgang an dem Knoten=
punkt 1031 steilerj, selbst wenn das Signal G7, "weiche" Plan·=
lien aufVfSist5und verriegelt den niedrigen Pegel an dem Knotenpunkt
1031 ο Der niedrige Pegel an dem Knotenpunkt IO31
■vrird aera ersten Eingang des iiöR-ßatters 1041 zugeführt, um
dieses in Bereitschaft zu setzen» Da der Knotenpunkt 1031
bereits wegen der oben beschriebenen zweifachen Inversion auf
niedrigem Pegel war? unabhängig davons ob die R1- oder die H9=
■Z?akt~Phase vorhanden ist9 wird der lüiGtenpunkt 1031 auf nie=
elrigem Pegel vsrrieaslt bleiben,, im den erstan Eingang des
!■!OR-Gatters 1041 30 lange in Bereitschaft zn setzen-, wie der
gs-Iüioteüpunls"". 1024 auf niedrigem Pegel bleibt,, was
das Vorhandensein eines richtig aufbereiteten G^-Signales anzeigt»
Das Leiten des Transistors 1033 läßt den niedrigen Pegel von
dem Knotenpunkt 1031 zu dem Eingang des Inverters 1034 gelan=
gen und läßt dessen Ausgang auf hohen Pegel gehen s während das
Leiten des Transistors 1038 den hohen Pegel von dem Knotenpunkt 1037 am Ausgang des .Inverters 1036 zu dem Eingang des Inver=
ters 1039 gelangen läßt,, um dessen Ausgang auf niedrigem Pegel
zu haltena wie oben beschriebene Beim zweiten Auftreten der
Takt-Phase H2 werden die Transistoren 1027,. 1035 und 1040 erneut leitende Das Leiten des Transistors 1027 hält den ersten
Eingang des HOR-Gatters 1O41 auf niedrigem Pegel s solange wie
der negativ gehende G^-Impuls an dem Eingangs-Knotenpunkt 1024
anwesend bleibtβ Das Leiten des Transistors 1035 läßt den ho-
909 8 3 6/0694
hen Pegel von dem Ausgang des Inverters 1034 zu dem Eingang
des Inverters 1036 gelangen-und läßt einen niedrigen Pegel an dem Knotenpunkt 1037 erscheinen.
Da der Knotenpunkt 1037 direkt mit dem zweiten Eingang des NOR-Gatters 1041 verbunden ist, geht dieser ebenfalls auf niedrigen
Pegel. Der an dem Ausgang des Inverters 1039 vorhandene niedrige Pegel v/ird über den leitenden Transistor 1040 zu dem
dritten Eingang des NOR-Gatters 1041 geliefert, und wenn ein niedriger Pegel an jedem seiner Eingänge vorhanden ist, geht
der Ausgang des NOR-Gatters 1041 auf hohen Pegel, und dieser
hohe Pegel v/ird über die Leitung 1070 zu dem zuvor außer Bereitschaft gesetzten Eingang des UND-Gatters 1070 geführt. Da
der andere Eingang des UND-Gatters 1071 von dem Ausgang des Inverters 1072 abgegriffen v/ird, dessen Eingang mit dem Q-Ausgang
des Flip-Flops 1050 über die Leitung 1073 verbunden ist, und da das Flip-Flop 1050 anfänglich in dem Rucksetzzustand
ist, wird ein niedriger Pegel an dem Q-Ausgang anwesend sein, was einen hohen·Pegel an dem Ausgang des Inverters 1072 erscheinen
läßt, wodurch ein hoher Pegel an dem anderen Eingang des UND-Gatters 1072 auftreten wird. Ist ein hohes Signal an beiden
Eingängen des UND-Gatters 1071 vorhanden, so geht dessen Ausgang auf hohen Pegel, was den Knotenpunkt 1042 auf hohen
Pegel gehen läßt, und der Ausgang des Inverters 1043, d.h. das Signal G,-, das von der Leitung 1044 abgegriffen v/ird, geht
unmittelbar auf niedrigen Pegel, so daß das G^-Signal ein negativ
gehender Impuls ist, der mit dem negativ gehenden, richtig aufbereiteten Maschinen-Kurbelv/ellen-Stellungs-Impuls
synchronisiert ist, und zwar so synchronisiert, daß er mit der Takt-Phase H2 auf niedrigen Pegel geht.
Die nächste H1-Takt-Phase läßt die Transistoren 1032, 1033
und 1038 erneut leitend werden. Das Leiten des Transistors 1032 hält den ersten Eingang des NOR-Gatters 1041 in Bereitschaft
gesetzt, solange wie das G,-Signal an dem Eingangs-Kno-
909836/0694
29Q7390
tenpunkt 1024 auf niedrigein Pegel bleibt, und das Leiten des
Transistors 1033 führt diesen niedrigen Pegel durch den Inverter 1034 hindurch, was dessen Ausgang auf hohem Pegel
bleiben läßt. Allerdings führt das Leiten des Transistors 1038 den niedrigen Pegel von dem Knotenpunkt 1037 durch den
Inverter 1039 hindurch, was einen hohen Pegel an dessen Ausgang erscheinen läßt.
Folglich läßt das Auftreten der dritten H^-Takt-Phase die
Transistoren 1027, 1035 und 1040 leitend werden. Selbst wenn das G,-Signal noch als niedriger Pegel an dem Eingangs-Knotenpunkt
1024 ansteht, wird das Auftreten der dritten H2~Takt-Phase
die ersten und zweiten Eingänge des NOR-Gatters 1041 in Bereitschaft halten, wobei jedoch das Leiten des Transistors
1040 den hohen Pegel von dem Ausgang des Inverters 1039 zu dem dritten Eingang des NOR-Gatters 1041 leiten wird, was dieses
außer Bereitschaft setzt und dessen Ausgang auf niedrigen Pegel gehen läßt, l/enn der niedrige Pegel an dem Ausgang des NOR-Gatter
s 1041 über die Leitung 1070 zu dem Eingang des UND-Gatters 1071 übertragen wird, so wird das UND-Gatter 1071 außer Bereitschaft
gesetzt, was einen niedrigen Pegel an dem Knotenpunkt 1042 erscheinen läßt. Der niedrige Pegel an dem Knotenpunkt
1042 wird durch den Inverter 1043 invertiert, um das Signal G1-,
das auf der Ausgangs-Leitung 1044 vorhanden ist, mit scharfer Flanke auf hohen Pegel gehen zu lassen, so daß das Signal Gc
als negativ gehender Impuls erzeugt wurde, der eine Taktdauer von einer Taktzeit aufweist, d. h. in dem vorliegenden Ausführungsbeispiel
der vorliegenden Erfindung, bei der ein Haupt-Takt von einem MIz verwendet wurde, eine Mikrosekunde, und die
Vorder- und Rückflanken des negativ gehenden, synchronisierten Maschinen-Kurbelwellen-Stellungs-Impulses werden mit der zweiten
Takt-Phase FL, synchron laufen, wie oben beschrieben.
909836/0694
2907380
Folglich ist festzustellen, daß die Erfassung eines entsprechenden
negativ gehenden G^-Signales an dem Eingangs-Knotenpunkt
1024 die Erzeugung des negativ gehenden, synchronisierten Maschinen-Kurbelwellen-Stellungs-Impulses G^ an der Ausgangsleitung
1044 triggern wird, vorausgesetzt, daß das negativ gehende, richtig aufbereitete Eingangs-Signal Gv an
dem Knotenpunkt 1024 für die richtige Zeitperiode auf niedrigem Pegel bleibt. Beispielsweise, wenn eine durch flüchtiges Rauschen
oder ähnliches verursachte negativ gehende Spannungsspitze auf der Leitung 683 erscheinen sollte und an dem Knotenpunkt
1024 ankommt, jedoch weniger als zwei Taktzeiten andauert, so würde folgendes auftreten:
Das erste Auftreten der Takt-Phase Hp würde das Leiten des
Transistors 1027 bewirken und einen fehlerhaften niedrigen Pegel von dem Knotenpunkt 1024 zu dem Knotenpunkt 1028 leiten,
wo er durch die Inverter 1029 und 1030 invertiert und rückinvertiert würde, so daß ein niedriger Pegel an dem Knotenpunkt
1031 auftreten würde, was den ersten Eingang des NOR-Gatter s 1041 in Bereitschaft setzen würde. Der zweite Eingang
des NOR-Gatters 1041 würde noch durch das an dem Ausgang des Inverters 1037 vorhandene hohe Signal außer Bereitschaft sein,
und der dritte Eingang wäre durch das an dem Ausgang des Inverters 1039 vorhandene niedrige Signal in Bereitschaft gesetzt.
Die nächste ELj -Takt-Phase wird dann die Transistoren
1032, 1033 und 1038 leitend machen. Das Leiten des Transistors
1032 \*ird den niedrigen Pegel von dem Knotenpunkt 1028 weiterleiten,
um den ersten Eingang des NOR-Gatters 1041 in Bereitschaft zu halten, selbst wenn das Signal G-, zu diesem Zeitpunkt
erneut auf hohen Pegel ginge, und das Leiten des Transistors 1033 wird veranlassen, daß ein niedriger Pegel an dem
Knotenpunkt 1031 durch den Inverter 1034 invertiert wird, so daß ein hoher Pegel an dessen Ausgang vorhanden sein wird. Das
nächste H2-Signal wird die Transistoren 1027, 1035 und 1040
leitend machen. Das Leiten des Transistors 1035 wird den hohen
909836/0 694
29Ό7390
Pegel von dem Inverter 103^ durch den Inverter 1036 hindurch
leiten, was den Knotenpunkt 1037 auf niedrigen Pegel gehen läßt, um den zweiten Eingang des NOR-Gatters 1041 in Bereitschaft
zu setzen, während das Leiten des Transistors 1040 den niedrigen Pegel von dem Ausgang des Inverters 1039 zu dem
dritten Eingang des NOR-Gatters 1041 gelangen läßt, um dieses in Bereitschaft zu setzen.
Allerdings läßt das Leiten des ersten Transistors 1027 den hohen Pegel von dem Knotenpunkt 1024 zu dem Knotenpunkt 1028
gelangen, v/o er durch die doppelte Inverter-Kombination 1029 und 1030 gelangt, was veranlaßt, daß der Knotenpunkt 1031
auf hohen Pegel geht und den ersten Eingang des NOR-Gatters 1041 außer Bereitschaft setzt und den Ausgang des NOR-Gatters
1041 daran hindert, auf hohen Pegel zu gehen, da der negativ gehende Impuls an dem Eingangs-Knotenpunkt 1024 für die geforderte
Zeitdauer nicht angedauert hat. Folglich dient die Eingangs-Schaltungsanordnung zwischen dem Eingangs-Knotenpunkt
1024 und den drei Eingängen des NOR-Gatters 1041 als ein Filter, das ein Rauschen unterdrückt, und es hält den Schaltkreis
davon ab, auf kurzzeitige negativ gehende Spannungsspitzen und ähnliches anzusprechen.
"Wie oben beschrieben, wird, wenn der richtig aufbereitete,
negativ gehende Maschinen-Kurbelwellen-Stellungs-Impuls G-über
die Leitung 683 dem Eingangs-Knotenpunkt 1024 zugeführt
wird, der Ausgang des UND-Gatters 1071 für eine Taktzeit auf hohen Pegel gehen, während der richtig synchronisierte, negativ
gehende Maschinen-Kurbelwellen-Stellungs-Impuls G5, der auf
der Leitung 1044 vorhanden ist, für eine Taktdauer auf niedrigen Pegel geht. Der hohe Pegel von dem Knotenpunkt 1042 wird
über die Leitung 1074 zu dem Verteilungs-Knotenpunkt 1045 geliefert.
Der hohe Pegel an dem Knotenpunkt 1045 veranlaßt, daß ein hohes Signal dem Setzeingang S des RS-Flip-Flops 1046 dargeboten
wird und daß ein hoher Pegel dem Setzeingang S des
909836/0 694
" 328 " 29Q739Q
ίΐε-Flip-Flops 1048 dargeboten wird und direkt dem Setzeingang
eines dritten Flip-Flops IO5O. Gleichzeitig wird der hohe
Pegel an dem Knotenpunkt 1045 dem ersten invertierten Eingang der UHD-Gatter 1047, 1049 und 1051 zugeführt, was deren Ausgänge
dazu zwingt, auf niedrigen Pegel zu gehen, wodurch ein niedriger Pegel dem Rücksetzeingang R der jeweiligen Flip-Flops
1046, 1048 und 1050 dargeboten wird. Ist ein hoher Pegel an dem Setzeingang und ein niedriger Pegel an dem Rücksetzeingang
der jeweiligen Flip-Flops 1046,- 1048 und 1050 vorhanden,
so wird das erste Takt-Phasen-Signal EL, die logische "1" oder das hohe Signal, das an dem Setzeingang vorhanden ist, in das
Flip-Flop übertragen, und das zv/eite Takt-Phasen-Signal H2 wird
die logische "1" oder den hohen Pegel an dem Q-Ausgang verriegeln und gleichzeitig veranlassen, daß der Q-Ausgang auf niedrigen
Pegel geht.
Folglich bev/irkt das Erfassen eines richtig aufbereiteten Maschinen-Kurbelwellen-Stellungs-Impulses
mit entsprechender negativ gehender Dauer, die veranlaßt, daß ein hohes Signal mit
einer Taktdauer an dem Knotenpunkt 1042 erscheint, daß die Flip-Flops 1046, 1048 und 1050 gesetzt werden. Das Setzen des
Flip-Flops 1046 läßt dessen Q-Ausgang auf niedrigen Pegel gehen. Dieser niedrige Pegel erscheint an dem Ausgangs-Knotenpunkt
1052 und wird über die Leitung 1053 als das negativ gehende Signal Gr übertragen, das anzeigt, daß ein neues G^-
Signal aufgetreten ist, daß jedoch das Startsignal für den Eingabe/Ausgabe-Logik-vJiederhol-Zyklus noch nicht aufgetreten
ist.
Das Setzen des Flip-Flops 1048 läßt dessen Q-Ausgang auf hohen Pegel gehen, so daß eine logische "1" über die Leitung 1055
als Signal G^ übertragen wird, um einen Rechner-Interrupt zu
erzeugen, der in dem Flip-Flop 1048 gespeichert wird, bis er durch die Erzeugung eines Software-Kommandos Xq gelöscht wird.
Kurz nachdem die logische "1" an dem Setzeingang der RS-Flip-
909836/0694
Flops 1046, 1048 und 1050 in ihnen verriegelt wurde, geht der
dritte Eingang des NOR-Gatters 1041 auf hohen Pegel, was den
Ausgang des UUD-Gatters 1071 auf niedrigen Pegel gehen läßt und bewirkt, daß das Signal G5 wieder auf seinen normalerweise
hohen Zustand gebracht wird.
Ein niedriger Pegel an dem Knotenpunkt 1042 an dem Ausgang des UND-Gatters 1071 wird über die Leitung 1074 zu dem Verteilungs-Knotenpunkt
1045 geliefert. Der niedrige Pegel an dem Knotenpunkt 1045 liefert eine logische Null zu dem Setzeingang
der Flip-Flops 1046, 1048 und 1050, wobei gleichzeitig der niedrige Pegel an dem Knotenpunkt 1045 einen invertierten
Eingang jeder der UND-Gatter 1047, 1049 und 1051 in Bereitschaft setzt, so daß, wenn deren anderer invertierter Eingang
in Bereitschaft gesetzt wird, das entsprechende Flip-Flop zurückgesetzt werden kann. Dann gibt der Kommando-Signal-Generator-Schaltkreis
des Mikroprozessor-Systems des Blocks 123 der Fig. 2 das momentan hohe Signal aus, das befiehlt, daß das
Bit G,] in dem Interrupt-Zustandswort mit dem Mikro-Computei--Datenbus
verbunden wird, wie nachfolgend beschrieben, und,unmittelbar nac^Jidem es von dem Mikroprozessor gelesen wurde,
gelöscht wird.
Wenn das decodierte Signal xQ momentan auf hohen Pegel geht,
um zu befehlen, daß das Bit G^ in dem Zustandswort mit dem
Datenbus verbunden wird, so geht das Signal auf der Leitung 1059 auf hohen Pegel, und dieser hohe Pegel wird dem Eingang
des Inverters IO6O zugeführt. Der Ausgang des Inverters IO6O
geht auf niedrigen Pegel, und da dieser niedrige Pegel dem zweiten invertierten Eingang des UND-Gatters 1049 zugeführt
wird, geht dessen Ausgang auf hohen Pegel, solange das xQ-Kommando-Signal
auf hohem Pegel bleibt. Wenn der Ausgang des UIJD-Gatters 1049 auf hohem Pegel ist, so wird eine logische
Eins dem Rücksetzeingang des RS-Flip-Flops 1048 zugeführt,
während ein niedriger Pegel oder eine logische "0" von dem Knotenpunkt 1045 dem Setzeingang zugeführt wird. Das Auftre-
909836/0694
2907380
ten der ersten Takt-Phase H^ wird die Eingangs-Signale in das
Flip-Flop hineinführen, und die H2~Takt-Phase wird das Flip-Flop
in dem Rücksetzzustand verriegeln, so daß der Q-Ausgang
auf niedrigen Pegel geht, was bewirkt, daß das Signal G^, das
auf der Leitung 1055 ausgegeben v/ird, auf niedrigen Pegel geht, was anzeigt, daß das Zustandswort,nachdem es von dem
Mikroprozessor gelesen wurde, gelöscht -worden ist.
Sobald das Flip-Flop 1046 durch das Erfassen des richtig aufbereiteten,
negativ gehenden Kurbelwellen-Stellungs-Impulses G-* mit ausreichender Dauer gesetzt wurde, geht der Q -Ausgang
des Flip-Flops 1046 auf niedrigen Pegel. Da der Q -Ausgang mit dem Ausgangs-Knotenpunkt 1052 verbunden ist, geht folglich das
Signal G^ auf der Leitung 1053 auf niedrigen Pegel, und der
niedrige Pegel wird weiterhin von dem Q-Ausgangs-Knotenpunkt
1052 zurück zu dem Knotenpunkt 1054 geliefert. Unmittelbar vor dem Setzen des Flip-Flops 1046 war der Q-Ausgang auf hohem
Pegel, und der über dem Knotenpunkt 1052 an dem Knotenpunkt 1054 vorhandene hohe Pegel wurde einem invertierten Eingang
des UND-Gatters 1061 zum Außerbereitschaftsetzen zugeführt, was bewirkt, daß ein niedriger Pegel dem Knotenpunkt 1066 dargeboten
wird, um einen invertierten Eingang des Gatters 1065 in Bereitschaft zu setzen, während ein niedriger Pegel zu dem Setzeingang
des Flip-Flops 1067 geliefert wird.
Sobald die Flip-Flops 1046, 1048 und 1050 durch die Anwesenheit eines hohen Pegels an dem Knotenpunkt 1042 gesetzt sind,
geht der Q-Ausgang des Flip-Flops 1046 auf niedrigen Pegel. Der niedrige Pegel wird von dem Knotenpunkt·1052 zu dem Knotenpunkt
1054 geliefert und folglich zu einem invertierten Eingang des
UND-Gatters 1061, um dieses in Bereitschaft zu setzen·. Während dieser Zeit sei jetzt angenommen, daß das Signal h7 auf niedrigem
Pegel und das Signal hVauf hohem Pegel ist. Dies setzt
einen invertierten Eingang jeder der UND-Gatter 1047 und IO6I
909836/06 9 4
außer Bereitschaft und läßt ihre Ausgänge auf niedrigem Pegel
bleiben. Ist Iv auf hohem Pegel, so könnte das NAl-ID-Gatter
1056 in Bereitschaft gesetzt werden, \fas jedoch nicht geschieht,
da ein niedriger Pegel von dem Knotenpunkt 1054 seinem
anderen Eingang zurückgeführt wird, ϊίβηη h-, auf niedrigen Pegel
geht, so wird ein niedriger Pegel über die Leitung 1063 dem Knotenpunkt 1062 und dann von dem Knotenpunkt 1062 einem invertierten
Eingang jedes der UlTO-Gatter 1047, 1051 und 1065
zugeführt, um diese Eingänge in Bereitschaft zu setzen. Sobald das Flip-Flop 1046 gesetzt war, was bewirkte, daß der Q-Ausgang
auf niedrigen Pegel ging und damit der Knotenpunkt 1054 auf niedrigen Pegel, so wurde ein niedriger Pegel dem anderen
invertierten Eingang des UND-Gatters 1061 zugeführt.
Folglich bewirkt die Anwesenheit eines niedrigen h^-Signales
an dem Knotenpunkt 1062, daß der Ausgang des UND-Gatters 1061 an dem Knotenpunkt 1066 auf hohen Pegel geht, um das Gatter
1065 außer Bereitschaft zu setzen, was eine logische "1" an
dem Setzeingang S des RS-Flip-Flops 1067 erscheinen läßt, während
eine logische "0" dessen Rücksetzeingang dargeboten wird.
Das Auftretei der ersten Takt-Phase KL- gibt diese Werte in das
Flip-Flop 1067 ein, so daß das Auftreten der zweiten Takt-Phase Hp das Flip-Flop in dem Setzzustand verriegelt, was
dessen Q-Ausgang auf hohen Pegel gehen läßt. Da der Q-Ausgang
von der Leitung 1068 abgenommen wird, geht das Signal Gp auf
hohen Pegel, um die erste Eingabe/Ausgäbe-Logik-Iteration
nach dem Erfassen des richtigen Maschinen-Kurbelwellen-Stellung s-Impulses G, anzuzeigen.
Gleichzeitig mit dem Setzen des Flip-Flops 1067, was damit synchronisiert wird, daß der Takt E, auf niedrigem Pegel ist,
gehen beide Eingänge des UND-Gatters 1047 auf niedrigen Pegel, was dessen Ausgang auf hohen Pegel gehen läßt. Ist der Ausgang
des UIiD-Gatters 1047 auf hohem Pegel, so wird eine logische
"1" dem Rücksetzeingang des Flip-Flops 1046 zugeführt, während
909836/0694
ein niedriger Pegel von dem Knotenpunkt 1045 dem Setzeingang zugeführt wird. Nach den er.sten und zweiten Takt-Phasen H1 und
Hp wird das Flip-Flop 1046 zurückgesetzt, was bewirkt, daß
das Signal G^ auf der Ausgangsleitung 1053 von dem Q-Ausgangs-Knotenpunkt
1052 erneut auf hohen Pegel geht. Der hohe Pegel wird von dem Knotenpunkt 1042 zu dem Knotenpunkt 1054 übertragen,
um einen Eingang des NAND-Gatters 1056 in Bereitschaft
zu setzen und um einen invertierten Eingang des UND-Gatters 1061 außer Bereitschaft zu setzen, Was dessen Ausgang an dem
Knotenpunkt 1066 erneut auf hohen Pegel gehen läßt, nachdem das Flip-Flop 1067 gesetzt worden war und das Signal Gp auf
hohen Pegel gegangen ist.
Sobald die h,-Takt-Phase auf niedrigen Pegel geht und die Takt-Phase E, auf hohen Pegel geht, so wird das niedrige
h^-Signal das NAND-Gatter 1056 außer Bereitschaft setzen,und
das hohe E^-Signal an dem Knotenpunkt 1062 wird einen invertierten
Eingang jedes der UND-Gatter 1047, 1061 und 1065 außer Bereitschaft setzen, was bewirkt, daß deren Ausgänge auf
niedrigen Pegel gehen, da ein gültiges G,-Signal bereits erfasst wurde, so wird der Ausgang des UIiD-Gatters 1071 zu seinem
normalerweise niedrigen Zustand zurückgekehrt sein, und der niedrige Pegel von dem Knotenpunkt 1042 wird über die
Leitung 1047 zu dem Verteilungsknotenpunkt 1045 übertragen. Bleibt der Knotenpunkt 1045 auf niedrigem Pegel, so bleiben
die gegenüberliegenden invertierten Eingänge jedes der UND-Gatter 1047, 1049, 1051, 1061 und 1065 in Bereitschaft gesetzt.
Am Ende des nächsten Zeitsteuer-Zyklusses geht das Signal h-,
auf hohen Pegel, um das NAND-Gatter 1056 in Bereitschaft zu setzen,und das Signal E, geht auf niedrigen Pegel. Das niedrige
h,-Signal wird über die Leitung 1063 dem Knotenpunkt 1062 zuführt und damit dem gegenüberliegenden invertierten Eingang des
909836/0694
UIiD-Gatters 1047 und dem gegenüberliegenden invertierten Eingang
der UND-Gatter 1061 und 1065» Sind beide invertierten Eingänge des UND-Gatters 1047 auf niedrigem Pegel, so wird
ein hoher Pegel an dessen Ausgang erscheinen, was anstrebt, das Flip-Flop 1046 zurückzusetzen. Da dieses allerdings noch
zurückgesetzt ist, bleibt der Q-Ausgang an dem Knotenpunkt 1052 auf hohem Pegel. Folglich bleibt, da dieser hohe Pegel
von dem Ausgangs-Knotenpunkt 1052 zu dem Knotenpunkt 1054 geliefert wird, ein invertierter Eingang des Gatters 1061 außer
Bereitschaft gesetzt, was veranlaßt, daß sein Ausgang an dem Knotenpunkt 1066 auf niedrigem Pegel bleibt. Der niedrige
Pegel an dem Ausgangs-Knotenpunkt 1066 wird zu dem Setzeingang des Flip-Flops 1067 geleitet und direkt zu dem gegenüberliegenden
invertierten Eingang des Gatters 1065» um dieses in Bereitschaft zu setzen. Da das niedrige h-^-Signal an dem Knotenpunkt
1062 weiterhin zu dem zweiten invertierten Eingang des Gatters 1065 geliefert wird, geht der Ausgang des Gatters
1065 auf hohen Pegel, um eine logische "1" zu dem Rücksetzeingang des RS-Flip-Flops 1067 zu liefern, so daß nach einer Taktzeit
ELj, Hp das Flip-Flop 1067 zurückgesetzt wird, was das
Signal Gp auf niedrigen Pegel gehen läßt. Auf diese "eise geht
das Signal G2 auf hohen Pegel und bleibt für 16 Haupt-Taktzeiten
nach dem Setzen des Flip-Flops 1046 auf hohem Pegel, v/ob ei die Takt-Phase E, auf niedrigem Pegel ist. Das Signal G2, das
für 16 Taktzeiten auf hohem Pegel ist, wird dazu verwendet, die
erste Eingabe/Ausgabe-Logik-Iteration nach dem Erfassen des gültigen G^-Maschinen-Kurbelwellen-Stellungs-Impulses anzuzeigen.
Die aus dem Flip-Flop 1050 und den logischenGattern 1056 und 1051 bestellende Schaltungsanordnung bildet ein Langzeitfilter
einer herkömmlichen Abwandlungsform einer Prell-Unterdrückung,
die die Erzeugung eines weiteren richtig synchronisierten Maschinen-Kurbelwellen-Stellungs-Impulses
G,- verhindert, selbst wenn ein negativ gehender Impuls mit ausreichender Breite und
Dauer dem Eingangs-Knotenpunkt 1024 für eine vorbestimmte
909836/0694
Zeitperiode dargeboten wird, nachdem zuvor ein gültiger Maschinen-Kurbelwellen-Stellungs-Impuls
G, erfasst wurde. Seine Wirkungsweise ist wie folgt:
Nachdem ermittelt wurde, daß der erste richtig aufbereitete, negativ gehende Maschinen-Kurbelwellen-Stellungs-Impuls G,
von ausreichender Dauer ist, was die Erzeugung des negativ gehenden synchronisierten Ausganges G1- bewirkt, wird das Flip-Flop
1050 nach einer Taktzeit Hj, H2 gesetzt, aufgrund der Anwesenheit
des hohen Pegels an dem Verteilungs-Knotenpunkt 1045. Eine Taktzeit später, wenn der Verteilungs-Knotenpunkt 1045
auf niedrigen Pegel geht, so wird dieser niedrige Pegel dem Setzeingang des Flip-Flops 105© zugeführt und der erste invertierte
Eingang des NAND-Gatters 1051, dessen Ausgang mit dem Rücksetzeingang des Flip-Flops 1050 verbunden ist, wird in
Bereitschaft gesetzt. Der gegenüberliegende invertierte Eingang des UND-Gatters 1051 empfangt ein hohes Signal von dem
Ausgang des NAND-Gatters 1056, so daß der Ausgang des NAND-Gatters 1051 auf niedrigem Pegel bleibt, um das Flip-Flop 1050
für eine vorbestimmte Zeitperiode, wie z. B. eine Millisekunde, auf niedrigem Pegel zu halten. Diese Zeitperiode wird durch
den Ausgang des NAND-Gatters 1056, das drei Eingänge aufweist, gesteuert. Dem ersten Eingang des NAND-Gatters 1056
wird der Q -Ausgang von dem Knotenpunkt 1052 des Flip-Flops 1046 zugeführt und der Knotenpunkt 1054, der auf niedrigem
Pegel ist, um das NAND-Gatter 1056 außer Bereitschaft zu setzen, wenn das Flip-Flop 1046 gesetzt ist, geht dann auf
niedrigen Pegel, wenn das Flip-Flop 1046 zurückgesetzt wird, zum ersten Mal wenn die Takt-Phase h, auf niedrigen Pegel geht,
wenn der Verteilungs-Knotenpunkt 1045 auf niedrigem Pegel ist.
Sobald das Flip-Flop 1046 zurückgesetzt wird, ist ein hoher Pegel an dem Q-Ausgangs-Knotenpunkt 1052 vorhanden und folglich
an dem Knotenpunkt 1054, und dieses hohe Signal wird dem ersten Eingang des NAND-Gatters 1056 zurückgeführt, um diesen ersten
909836/0694
Eingang in Bereitschaft zu setzen» Jedesmal, wenn die heruntergeteilte
Takt-Phase hv auf hohen Pegel geht5 geht ein
weiterer Eingang des NAHD-Gatters IO56 auf hohen Pegel, so
daß das NAND-Gatter 1056 zwei Eingänge in Bereitschaft gesetzt hat, jedesmal dann, wenn die Takt-Phase Iw auf hohen
Pegel geht, und sein Ausgang bleibt auf niedrigem Pegel, um das UND-Gatter 1051 außer Bereitschaft zu setzen und um das
Rücksetzen des Flip-Flops 1050 zu verzögern, da das Signal ag normalerweise auf niedrigem Pegel ist. Das Signal ag ist
ein Zählerausgangs-Signal von dem Maschinen-Zeitinterval-Zähler
der Fig«, 4G9 wie nachfolgend beschrieben, der dazu verwendet
wird, anzuzeigen, daß 64 Haupt-h^-Takt-Zählschritte
seit dem Auftreten des letzten Gp-Signales aufgetreten sind» "Wenn ag auf hohen Pegel geht5 um anzuzeigen„ daß eine vorbestimmte
Anzahl von Taktimpulsen seit dem letzten Auftreten von G2 durch den Maschinen-Zeitinterval-Zähler der Fig« 4G
gezählt worden sind, so geht der Ausgang des NAND-Gatters 1056 auf niedrigen Pegel« Ein niedriger Pegel an dem Ausgang
des NAND-Gatters IO56 bewirkt, daß beide invertierten Eingänge
des UIiD-Gatters 1051 auf niedrigen Pegel gehen, was dessen
Ausgang auf hohen Pegel gehen läßt» Ein hoher Pegel an dem Ausgang des MD-Gatters 1051 liefert eine logische t!1» zu
dem Rücksetz-Eingang R des RS-Flip=Flops 1050P während ein
niedriger Pegel von dem Verteilungs-Knotenpunkt 1045 dessen Setzeingang dargeboten wird. Eine Taktzeit später, nach-dem
lip H2 aufgetreten sind, wird das RS-Flip-Flop 1050 zurückgesetzt,
was den Q-Ausgang auf niedrigen Pegel gehen läßt.
Zuvor war das RS-Flip-Flop IO5O anfänglich mit der Erzeugung
des synchronisierten, negativ gehenden Maschinen-Kurbelwellen-Stellungs-Impulses
Gc gesetzt, und gleichzeitig mit dem Setzen der RS-Flip-Flops 1046 und 1048«. Zu diesem Zeitpunkt,
unmittelbar nachdem ein richtiges G^-Signal von dem Kurbel-
^Tellen-Stellungs-Impuls-Prozessor der Figo 4F erfasst wurde,
ging der Q-Ausgang des Flip-Flops 1050 auf hohen Pegel, und dieses hohe Signal wurde über die Leitung 1073 zu dem Eingang
909836/0 69 4
eines Inverters 1072 geliefert, dessen Ausgang einen niedrigen Pegel zu einem Eingang des UND-Gatters .1071 durchliest
um das UND-Gatter 1071 außer Bereitschaft zu setzen, weitere Impulse an dem Eingangs-Knotenpunkt 1024 zu erfassen, indem
der Ausgangs-Knotenpunkt 1042 auf niedrigen Pegel festgehalten wurde. Mit dem Rücksetzen des Flip-Flops 1050 geht der
Q-Ausgang auf niedrigen Pegel, und dieser niedrige Pegel
wird über die Leitung 1073 2U dem Eingang des Inverters 1072
geliefert, der einen bereitsetzenden hohen Pegel zu einem Eingang des UND-Gatters 1071 liefert, um den Schaltkreis der
Fig. 4F in die Lage zu versetzen, das nächste richtige G,-Signal
zu erfassen.
Folglich, ist der Maschinen-Kurbelwellen-Stellungs-Impuls-Prozessor
der Fig. 4F in der Lage, einen richtig aufbereiteten, negativ gehenden Masohinen-Kurbelwellen-Stellungs-Impuls G^
zu erfassen, der von dem Schaltkreis der Fig. 4E ausgegeben wird, um so einen negativ gehenden Maschinen-Kurbelwellen-Stellungs-Impuls
G^ zu erzeugen, dessen Vorder- und Rückflanken mit der H2-Takt-Phase synchronisiert sind. Der Schaltkreis der
Fig. 4F enthält ein Kurzzeitfilter zur Rauschunterdrückung, das den Schaltkreis in die Lage versetzt, negativ gehende Eingangsübergänge
oder Rauschsignale von kurzer Dauer auszufiltern. Weiterhin enthält der Schaltkreis ein Langzeit-Prell-Unterdrükkungsfilter,
das verhindert, daß ein zweiter Kurbelwellen-Stellungs-Impuls
für eine vorbestimmte Zeitdauer nach dem Erfassen eines richtig aufbereiteten G-z-Impulses erfasst wird, selbst
wenn dessen Zeitdauer größer ist als die des Kurzzeitfilters.
Das Flip-Flop 1050 wird am Ende der vorbestimmten Periode durch ein Signal ag von dem Maschinen-Zeitinterval-Zähler der Fig. 4G
zurückgesetzt, wie nachfolgend beschrieben, um so den Erfassungsschaltkreis in die Lage zu versetzen, den nächsten richtig aufbereiteten,
negativ gehenden Maschinen-Kurbelwellen-Stellungs- ·
909836/0694
280739Q
Impuls G^ von ausreichender Zeitdauer zu erfassen. Gleichzeitig
erzeugt das Flip-Flop 1046 einen positiv gehenden Impuls G/, der die Ankunft oder das Erfassen eines neuen G,-Signales
anzeigt, welches anzeigt, daß der Eingabe/Ausgabe-Logik-Iterations-StartZyklus
noch nicht aufgetreten ist, da das Flip-Flop 1046 die Rückflanke des G^-Impulses speichert,
bis nach der Ankunft der h^-Takt-Phase, die Gp erzeugt.
Das Flip-Flop 1048 spricht auf die Erfassung eines richtigen G^-Signales an, um ein Rechner-Inteirupt-Signal
G^ auszugeben, das in dem Flip-Flop so lange gespeichert wird,
bis das Software-erzeugte Kommando-Signal veranlaßt, daß das Interrupt-Zustandswort mit dem Mikroprozessor-Datenbus verbunden
wird und dann das Flip-Flop 1048 löscht, nachdem der Interrupt von dem Mikroprozessor gelesen worden, ist.
Schließlich erzeugt das Flip-Flop IO76 ein positiv gehendes
Signal Gp bei dem ersten Eingabe/Ausgabe-Logik-Iterations-Zyklus
nach der Erfassung des richtigen Maschinen-Kurbelwellen-Stellungs-Impulses
G-,,und dieser Iterationszyklus
bleibt, wie nachfolgend beschrieben, 16 Haupt-Taktzeiten lang bestehen. Die Ausgänge des Kurbelwellen-Stellungs-Impuls-Prozessor-Schaltkreises
der Fig, 4F werden für verschiedene Zeitsteuer- und Synchronisationszwecke verwendet, wie nachfolgend
beschrieben wird.
4.22 Maschinenzeitinterval-Zähler
Im folgenden wird der Maschinenzeitinterval-Zähler des Blocks 417 der Fig. 4 unter Bezugnahme auf das schematische Schaltbild
der Fig« 4G beschrieben. Der Maschinenzeitinterval-Zähler
der Fig. 4G enthält Einrichtungen zum Messen des Maschinenzeitin tervalles, Einrichtungen zum Erfassen eines Maschinenabdrosselzustandes
(engine stall condition) und Einrichtungen zum Erzeugen eines Alarmsignales, wenn gewisse Arten von Fehlern
erfasst werden.
909836/0694
Der Schaltkreis der Fig. 4G enthält einen Maschinenzeitinterval-Zähler,
der das Zeitinterval zwischen dem Auftreten von aufeinanderfolgenden Maschinen-Kurbelwellen-Stellungs-Impulsen
G7 mißt. Die Maschinen-Zeitinterval-Messung funktioniert
durch Vergrößerung eines seriellen binären Wortes um einen Zählerschritt jedesmal nach 16 Mikrosekunden und folglich
einmal bei jedem Zeitzählzyklus, da in dem bevorzugten Ausführungsbejspiel
der vorliegenden Erfindung ein Haupt-Takt mit einem MHz verwendet wird. Diese Inkrementierung wird für die
Dauer der Zeit zwischen zwei aufeinanderfolgenden Maschinen-Kurbelwellen-Stellungs-Impulsen
G-, fortgeführt. Das letzte signifikante Bit in dem Maschinenzeitinterval-Zähler hat bei
dem dargestellten .Ausführungsbeispiel ein Gewicht von 16 Mikrosekunden
Das nachfolgend beschriebene Zeitinterval-Speicherregister ist
in der bevorzugten Ausxührungsform der vorliegenden Erfindung ein serielles dynamisches Schieberegister in Kombination mit
einem Halbaddierer-Schaltkreis, der dazu verwendet wird, eine Binär-Zählerfunktion zu schaffen. Die Kombination eines Serienregisters
mit einem Halbaddierer-Söhaltkreis wird bei der Konstruktion der vorliegenden Erfindung verwendet, da diese
Kombination zu einem erheblich kleineren Flächenbedarf führt, wenn der Schaltkreis in herkömmlicher LSI-Technik ausgeführt
ist, jedoch behält sie ihre hohe Zuverlässigkeit und Genauigkeit bei. Die Einzelheiten des Maschinenzeitinterval-Zahlers
und der Speichereinrichtung, der Halbaddierer-Schaltkreismittel,
der Abdrossel-Erfassungs-Schaltkreismittel und der Alarmschaltkreismittel werden im folgenden unter Bezugnahme
auf das schematische Schaltbild der Fig. 4G beschrieben.
Der Maschinenzeitinterval-Zähler der Fig. 4G enthält ein 16-stufiges
Schieberegister, dessen jede Stufe aus einem dynamischen Zweiphasen-Flip-Flop besteht, so wie es in dem Blockschaltbild
der Fig. 9.22A und dem Schaltbild der Fig. 9.22B dargestellt ist. Jede der 16 Stufen des seriellen Schiebere-
909 8 3 6/0694
gisters enthält einen Dateneingang D., einen ersten Takt-Phasen-Eingang
h , einen zweiten Takt-Phasen-Eingang hfe, einen nicht invertierenden Ausgang Q und einen invertierenden
Ausgang Q. Die einzelnen 16 Stufen des seriellen Schieberegisters sind an ihrem invertierenden Ausgang mit
GLj bis GLjg bezeichnet. Das 16-Stufige serielle Schieberegister
ist mit dem Bezugszeichen 1075 bezeichnet, und das 16-stufige Schieberegister ist wie folgt aufgebaut. Die
erste Haupt-Takt-Phase H^ ist mit jedem Takt-Phasen-Eingang
h jeder der 16 zweiphasigen dynamischen Flip-Flops verbuna
den, die das Schieberegister 1075 bilden, und die zweite Haupt-Takt-Phase H2 ist mit dem zweiten Takt-Phasen-Eingang
h. jeder der 16 Stufen verbunden. Die invertierenden Ausgänge GLj bis Q151 deren Zahlen die entsprechende Stufe in
dem Schieberegister 1075 bezeichnen, sind direkt mit einem Eingang eines NOR-Gatters, das 16 Eingänge aufweist, verbunden,
welches durch die horizontale Linie 1076 dargestellt
ist, wobei mit einem Kreis versehene Schnittpunkte der Ausgangsleitung
von den Ausgängen (L bis GLg aus den Schieberegisterstufen
die horizontale Linie 1076 in Übereinstimmung mit der Konvention der Figo 9 schneiden. Der nicht invertierende
Q-Ausgang jeder der Stufen des Schieberegisters 1075 wird dem Di~Eingang der nächst höheren Stufe zugeführt, wobei
der Di-Eingang der ersten Schieberegisterstufe so verschaltet
ist, daß sie über die externe Leitung 1077 die logische "1" oder logische "0" empfängt,und der nicht invertierende
Q-Ausgang der löten und letzten Stufe des seriellen Schieberegisters 1075 ist mit der Schieberegister-Ausgangs-Leitung
1078 verbunden.
Zusätzlich ist jede der 16 Stufen des seriellen Schieberegisters 1075 einer entsprechenden Zwischenspeicherstufe oder
Verriegelung zugeordnet. Jede der Verriegelungsstufen kann beispielsweise ein ähnliches dynamisches Zweiphasen-Flip-
909836/0694
Flop sein, das einen D^Da teneingang, einen ersten Takt-Phasen-Eingang
h . einen zweiten Takt-Phasen-Eingang h. und
einen invertierenden Ausgang Q aufweist. Jeder der Ausgänge des Verriegelungsregisters, die gemeinsam mit den Bezugszeichen 1079 versehen sind, sind mit ihrem Di~Singang mit
dem nicht invertierenden Q-Ausgang ihrer zugeordneten Schieberegisterstufe des seriellen Schieberegisters 1075
verbunden, und jede entsprechende Stufe hat einen entsprechend bezifferten Q-Ausgang, so daß die Verriegelungsregister
1079 mit ihren Ausgängen mit GL bis entsprechend Q^r bezeichnet
sind, wobei jede der gleich bezifferten Verriegelungsstufen des Verriegelungsregisters 1079 mit der gleich bezifferten
Schieberegisterstufe des seriellen Schieberegisters 1075 korrespondiert.
Die Ausgänge GL1 bis ^g der Schieberegisterverriegelungs-Stufen
1079 sind direkt mit der Gate-Elektrode von entsprechenden Erdungs-Transistoren 1080a bis 1080p verbunden. Eine stromführende
Elektrode jeder der Transistoren 1080a bis 1080p ist mit Masse verbunden, während die gegenüberliegende stroafuhrende
Elektrode mit einer ersten stromführenden Elektrode eines entsprechend bezeichneten Ausgangs-Transistors 1081a bis
1081p verbunden ist. Die Gate-Elektrodenjedes der Ausgangs-Transistoren
1081a bis 1081h, die die acht signifikantester-Bits von dem Ausgang des Verriegelungsregisters 1079 enthalten,
sind gemeinsam mit einem Kommando-Signal qQ über die Leitung
1082 verbunden..Das Signal qQ ist ein rechnererzeugtes Kommando-Signal,
das auf hohen Pegel geht, um das signifikanteste Wort des Maschinenzeitinterval-Zählers mit dem Datenbus zu
verbinden. Die zweite stromführende Elektrode der Transistoren1081a
bis 1081h ist;-mit entsprechenden Leitungen auf dem
Datenbus verbunden, wobei diese als Ausgänge da,,, db1, dc^,
dd,,, de^, df 1, dg1 und dhu, bezeichnet sind, die mit den gleichermaßen
benannten Erdungs- und Ausgangs-Transistoren 1080a bis 1080 h bzw. 1081a bis 1081h korrespondieren.
909836/0694
In ähnlicher ¥eise si11^ die Gate-Elektroden jedes der Ausgangs-Transistoren
1081i bis 1081p über die Leitung 1083 zum Empfang
des rechnererzeugten Kommando-Signales jQ gemeinsam verbunden,
welches das letzte signifikante Wort des Maschinenzeitinterval-Zählers
mit dem Datenbus verbindet, wie nachfolgend erläutert. "Während die erste stromführende Elektrode jedes der
Ausgangs-Transistoren 1081i bis 1081p mit der nicht geerdeten
stromführenden Elektrode der Transistoren 1080 i bis entsprechend 1080p verbunden ist, sind die gegenüberliegenden stromführenden
Elektroden direkt mit den einzelnen Daten-Bit-Positionen des Datenbus verbunden ., die mit aa^, db^ , dCj, dd^ ,
de,,, df y,, dg-, und dh^ bezeichnet sind.
Der Qq-Ausgang der neunten Stufe des seriellen Schieberegisters
1075 ist nicht nur mit einem Eingang des NOR-Gatters
1076, das 16 Eingänge aufweist, verbunden, sondern ebenfalls über die Ausgangsleitung 1048 mit dem Eingang eines Inverters
1085, dessen Ausgang über die Leitung 1057 so verbunden ist, daß sie das Signal ag zu dem Schaltkreis der Fig. 4F liefert,
wie oben beschrieben, um die Anwesenheit einer logischen "1"
an der neunten Bit-Stelle des seriellen Schieberegisters 1075 anzuzeigen. Normalerweise, wenn die neunte Bit-Position auf
niedrigem Pegel ist, wird ein hoher Pegel an dem Qg-Ausgang erscheinen, was veranlaßt, daß ein niedriger Pegel auf der
Leitung 1057 erscheint, jedoch, wenn immer eine logische "1" in der neunten Stufe anwesend ist, so geht der CL-Ausgang auf
niedrigen Pegel, und dieser niedrige Pegel wird über die Leitung 1084 zu dem Eingang eines Inverters 1085 geliefert,
dessen Ausgang ein hohes ag-Signal zu dem NAND-Gatter 1056
des Schaltkreises der Fig. 4F über die Leitung 1057 liefert,
wie oben beschrieben, um anzuzeigen, daß der 64. Zählerstand erreicht wurde, wenn das h^-Signal auf hohen Pegel geht, um
zu veranlassen, daß der Ausgang des NAHD-Gatters 1056 auf
niedrigen Pegel geht, um das Langzeit-Prell-Unterdrückungs-
909836/0694
Filter zu deaktivieren und um den Kurbelwellen-Stellungs-Impuls-Prozessor
der Fig. 4P erneut in Bereitschaft zu setzen, um die Anwesenheit eines neuen, richtig aufbereiteten, negativ
gehenden Haschinen-Kurbelwellen-Stellungs-Impulses G7 zu er^
fassen, wie oben beschrieben.
Der Q-Ausgang des RS-Flip-Flops 1067 der Fig. 4F ist über die
Leitung 1068 so verbunden, daß er das Signal G2 zu dem Eingangs-Knotenpunkt
1086 liefert. Der Knotenpunkt 1086 liefert das Signal G2 zu einem Eingang eines logischen UND-Gatters
1087» zu dem Eingang eines Inverters 1088, zu einem ersten invertierten Eingang eines logischen UND-Gatters 1089, zu dem
Rücksetzeingang R eines RS-TaIct-Flip-Flops 1090 und zu dem
Rücksetzeingang R eines zweiten RS-Takt-Flip-Flops 1091. Der
Ausgang des UND-Gatiers 1089 ist über die Leitung 1077 zu dem
D.-Eingang der ersten Stufe des seriellen Schieberegisters 1075 zurückverbunden, während der Ausgang des Inverters 1088
mit dem zweiten Takt-Phasen-Eingang h^ jeder der Stufen des
Verriegelungsregisters 1079 verbunden ist. Das Leistungseinschalt-Rücksetz-Signal
Vp kann direkt den direkten Rücksetzeingängen DR der Flip-Flops 1090 und 1091 zugeführt werden,
um dieses anfänglich zurückzusetzen, wenn das Signal Vp auf
hohen Pegel geht.
Das Signal G^ wird von dem Q-Ausgangs-Knotenpunkt 1052 des RS-Flip-Flops
1046 des Schaltkreises der Fig. 4F abgegriffen und über die Leitung 1053 zu einem ersten invertierten Eingang
eines logischen UND-Gatters 1092 geleitet, dessen gegenüberliegender invertierter Eingang zum Empfang des Takt-Signales
h-z über die Leitung 1063 verbunden ist. Der Ausgang des UND-Gatters
1092 ist direkt mit der ersten stromführenden Elektrode eines Transistors 1093 verbunden, dessen gegenüberliegende
stromführende Elektrode mit dem Eingang eines Inverters 1094 verbunden ist. Der Ausgang des Inverters 1094 ist mit der
ersten stromführenden Elektrode eines zweiten Transistors 1095
909836/0694
verbunden, dessen gegenüberliegende stromführende Elektrode
mit dem ersten invertierten Eingang eines zweiten logischen UIiD-Gatters 1096 verbunden ist, dessen gegenüberliegender invertierter
Eingang zum Empfang des zweiten Haupt-Takt-Phasen-Signales Hp Verbunden ist. Die Gate-Elektrode des Transistors
1093 ist zum Empfang des ersten Haupt-Takt-Phasen-Signales H^
verschaltet, während die Gate-Elektrode des Transistors 1095 zum Empfang des zweiten Haupt-Takt-Signales H^ ausgebildet
ist. Der Ausgang des UND-Gatters 1096 ist über die Leitung
1097 mit dem ersten Takt-Phasen-Eingang h„ der ersten Stufe des
Verriegelungsregisters 1097, das oben beschrieben wurde, verbunden.
Ein Ende der horizontalen Linie 1076, die ein NOR-Gatter mit 16 Eingängen darstellt, ist so gezeichnet, daß sie gemeinsam
mit der Gate-Elektrode und einer stromführenden Elektrode eines Transistors 1098 verbunden ist, dessen gegenüberliegende
stromführende Elektrode direkt mit der +5-Volt-Potential-Quelle
verbunden ist, um als Pull-up-Transistor zu dienen und die not\*endige Treiberenergie für das NOR-Gatter 1076, das
16 Eingänge aufweist, liefern und um die richtigen Logite-Pegel
sicherzustellen. Der Ausgang des NOR-Gatters 1076, das 16 Eingänge aufweist, ist über die Leitung 1098 mit einem invertierten
Eingang eines logischen UND-Gatters 1099 verbunden, das drei invertierte Eingänge aufweist, und mit dem Eingang eines
Inverters 1100, dessen Ausgang direkt mit einem ersten invertierten Eingang eines logischen UND-Gatters 1101 verbunden
ist, das zwei invertierte Eingänge aufweist, während der Ausgang des UND-Gatters 11D1 direkt mit dem Setzeingang S des
RS-Plip-Plops 1090 verbunden ist.
Ein zweiter invertierter Eingang des UND-Gatters 1099 wird von
dem Ausgang des NOR-Gatters 1087 über die Leitung -1102 abgegriffen,
während der dritte und letzte invertierte Eingang des UND-Gatters 1099 über die Leitung 1063 mit dem Takt-Signal E,
verbunden ist, das gleichzeitig dem zweiten invertierten Ein-
909836/0694
2907380
gang des UND-Gatters 11Ot zugeführt wird. Der Ausgang des UND-Gatters
1099 wird direkt einem Knotenpunkt 1103 zugeführt, und
der Knotenpunkt 1103 ist direkt mit dem S-Eingang eines getakteten RS-Flip-Flops 1104 verbunden. Der Knotenpunkt 1103 ist
weiterhin über die Leitung 1105 mit dem ersten invertierten Eingang eines logischen UND-Gatters 1106 verbunden, das zwei
invertierte Eingänge aufweist. Der Ausgang des UND-Gatters 11O6 ist direkt mit dem Rücksetzeingang R des getakteten RS-Flip-Flops
1104 verbunden. Der erste. Takt-Phasen-Eingang C des
RS-Flip-Flops 1104 ist so ausgebildet, daß er das Haupt-Takt-Signal
H^ empfängt, während der zweite Takt-Phasen-Eingang C
so ausgebildet ist, daß er das Haupt-Takt-Signal H2 empfängt.
Der nichtinvertierende Q-Ausgang des RS-Flip-Flops 1104 ist über
die Leitung 1107 mit einem ersten Eingang eines logischen UiID-Gatters
1108 verbunden, während der Q-Ausgang des RS-Flip-Flops 1104 über die Leitung 1109 mit einem zweiten logischen UND-Gatter
1110 verbunden ist. Wie oben beschrieben, ist der niclrtrinvertierende
Q>|g-Ausgang der 16. Stufe des seriellen Schieberegisters
1075 über die Leitung 1078 zurück zu einem Knotenpunkt 11Ί1 verbunden. Der Knotenpunkt 1111 ist direkt mit dem
zweiten Eingang des logischen UND-Gatters 1110 über die Leitung 1112 verbunden und mit dem Eingang eines Inverters 1113, dessen
Ausgang über die Leitung 1114 mit dem zweiten Eingang des UND-Gatters
1108 verbunden ist. Der Ausgang des UND-Gatters 1108 ist direkt mit einem Eingang eines NOR-Gatters 1115 verbunden, dessen zweiter Eingang direkt mit dem Ausgang des zweiten UND-Gatters
1110 verbunden ist. Der Ausgang des NOR-Gatters 1115 ist direkt mit dem Ausgangs-Knotenpunkt 1116 verbunden. Der Ausgangs-Knotenpunkt
1116 ist über die Leitung 1117 mit dem zweiten invertierten Eingang des UND-Gatters 1089 und über die Leitung
1118 mit dem zweiten invertierten Eingang des TOID-Gatters
1106 verbunden.
V/ir oben beschrieben, ist der Ausgang des UND-Gatters 1101
direkt mit dem Setzeingang S des RS-Flip-Flops 1090 verbunden,
909 8 3 6/0694
dessen Rücksetzeingang direkt mit dem Eingangs-Knotenpunkt 1086
verbunden ist, um das G2-Rücksetz-Signal zu empfangen. Der
erste Takt-Phasen-Eingang Ü ist so ausgebildet, daß er die erste Haupt-Takt-Phase H1 empfängt, während der zweite Takt-Phasen-Eingang
C so ausgebildet ist, daß er das zweite Haupt-Takt-Signal H2 empfängt. Der invertierende Q-Ausgang des RS-Flip-Flops
1090 ist direkt mit einem Eingangs-Knotenpunkt 1119 verbunden, und der Ausgangs-Knotenpunkt 1119 ist über die
Leitung 1120 zurück zu dem zweiten Eingang des NOR-Gatters 1087 verbunden und über die Leitung 1121 mit dem ersten invertierten
Eingang eines logischen UND-Gatters 1122, dessen zweiter invertierter Eingang so ausgebildet ist, daß er das Signal J^ über
die Leitung 436 empfängt. Das Signal «L· ist ein Maschinenstart-
oder Anlaß-Signal J, das an die Logik-Signal-Pegel angepasst
wurde, wie oben beschrieben.
Der Ausgang des UND-Gatters 1122 ist direkt mit dem Setzeingang S des getakteten RS-Flip-Flops 1091 verbunden, dessen Rücksetzeingang
weiterhin zum Empfang des Signales G2 von dem Eingangs-Knotenpunkt
1086 ausgebildet ist. Der erste Takt-Phasen-Eingang Ü ist zum Empfang des Haupt-Takt-Signales H^ ausgebildet, während
der zweite Takt-Phasen-Eingang C zum Empfang des zweiten Haupt-Takt-Signales H2 ausgebildet ist. Der nichtinvertierende
Ausgang Q des RS-Flip-Flops 1091 ist über die Leitung 1123 mit einem Eingang eines NOR-Gatters 1124 verbunden, dessen gegenüberliegender
Eingang zum Empfang des Signales v^ über die Leitung
1125 ausgebildet ist. Das Signal v^ ist ein Takt-Fehler-Anzeigesignal,
das wie nachfolgend beschrieben erzeugt wird, wobei eine logische "1" einen Taktfehler anzeigt und eine logische
"0" die Abwesenheit eines Taktfehlers anzeigt. Der Ausgang des NOR-Gatters 1124 liefert das Alarm-Signal GH2, das über die
Leitung 1126 für nachfolgend zu beschreibende Zwecke ausgegeben wird.
909836/0694
Wie oben angedeutet, arbeitet die Kombination des 16-stufigen
seriellen Schieberegisters 1075 mit dem Halbaddierer-Schaltkreis,
der das getaktete RS-Flip-Flop 1104 und die Gatter 1087,
1099, 1106, 1108, 1110, 1115, 1089 und den Inverter 1113 enthält, um als richtiger Binär-Zähler mit der gleichen Genauigkeit
und Zuverlässigkeit zu arbeiten, jedoch kann diese Kombination in LSI-Technologie aufgebaut v/erden, unter Verwendung
von beträchtlich geringerer Chip-Fläche. Die Arbeitsweise des Schieberegisters 1075 und des Halbaddierer-Schaltkreises, die
als Binär-Zähler arbeiten, wird im folgenden kurz beschrieben. Wie oben beschrieben, erzeugt der Kurbelwellen-Stellungs-Impuls-Prozessor-Schaltkreis
der Fig. 4F das Signal G^, das angibt,
daß ein richtig aufbereiteter Maschinen-Kurbelwellen-Stellungs-Impuls G, aufgetreten ist, daß jedoch das Eingabe/Ausgabe-Logik-Iterations-Zyklus-Start-Signal
noch nicht aufgetreten ist.
Das Signal G> ist ein negativ gehender Impuls, der auf niedrigen
Pegel geht, wenn das Flip-Flop 1046 gesetzt ist, wenn der synchronisierte Maschinen-Kurbelwellen-Stellungs-Impuls G1- ausgegeben
wird und dann in seinen normalen Zustand zurückkehrt, wenn das Flip-Flop 1046 zurückgesetzt ist, wenn das Signal E^
auf niedrigen Pegel geht. Da G, einem invertierten Eingang des UND-Gatters 1092 über die Leitung 1053 zugeführt wird, während
das Signal E, dem anderen invertierten Eingang zugeführt wird,
sind bei der Rückflanke des G^-Impulses beide invertierte Eingänge
auf niedrigem Pegel, was einen hohen Pegel an dem Ausgang des UIID-Gatters 1092 erscheinen läßt. Das nächste Takt-Phasen-Signal
Η-, wird den Transistor 1093 veranlassen, zu leiten
und den hoh-en Pegel von dem Ausgang des UND-Gatters 1092 zu dem Eingang des Inverters 1094 durchzulassen, was einen niedrigen
Pegel an dessen Ausgang erscheinen läßt. Das nächste Hp-Takt-Signal
wird den Transistor 1095 in den leitenden Zustand bringen, um den niedrigen Pegel von dem Ausgang des Inverters
1094 zu einem invertierten Eingang des UND-Gatters 1096 durch-
0 9836/0694
zulassen, um letzteres in Bereitschaft zu setzen. Wenn das Hg-Takt-Signal
auf niedrigen Pegel geht, so gibt das UND-Gatterr
1096 ein hohes Signal auf der Leitung 1G97 an den ersten Takt-Phasen-Eingang
h jeder der Stufen des Verriegelungsregisters
el
1079 aus, was veranlaßt, daß das an dem Q-Ausgang jeder der
16 Stufen des seriellen Schieberegisters 1075 vorhandene Signal
zu dem D.-Eingang der entsprechenden Verriegelungsstufe
1079 übertragen wird.
Wie oben beschrieben, geht das Ausgangs-Signal G^ momentan auf
niedrigen Pegel, wenn das RS-Flip-Flop 1046 der Fig. 4F anfänglich
gesetzt ist, um die Erfassung eines neuen G^-Kaschinen-Kurbelwellen-Stellungs-Impulses
anzuzeigen. Dieses niedrige Signal setzt einen invertierten Eingang des UND-Gatters
1061 in Bereitschaft. ¥enn das Signal h-* auf hohen Pegel geht,
was einmal für je 16 Taktzeiten auftritt, so geht das normalerweise
hohe h-z-Signal auf niedrigen Pegel, um das RS-Flip-Flop
1046 zurückzusetzen und die Beendigung des G^-Impulses zu veranlassen,
während gleichzeitig der andere invertierte Eingang des UND-Gatters 1061 in Bereitschaft gesetzt wird, um das RS-Flip-Flop
IO67 zu setzen und zu veranlassen, daß das Signal
G2 auf hohen Pegel geht. ¥enn das Signal G„ auf hohen Pegel
geht, so bleibt es für 16 Taktzeiten auf hohem Pegel, bevor es zurückgesetzt wird, um zu veranlassen, daß das Signal Gp auf
niedrigen Pegel geht, und zwar am Ende des 16. Zählschrittes
nach der Erfassung eines neuen Maschinen-Kurbelwellen-Stellungs-Impulses
G^, und um das Ausgeben des synchronisierten
Maschinen-Kurbelwellen-Stellungs-Impulses G,- zu veranlassen.
Wenn G2 auf hohen Pegel geht, so wird der hohe Pegel über die
Leitung IO68 zu dem Knotenpunkt 1086 geleitet und folglich zu
einem Eingang des NOR-Gatters 1087, was dessen Ausgang auf niedrigen Pegel gehen läßt. Dieser niedrige Pegel viird 'über die
Leitung 1102 zu einem invertierten Eingang des UND-Gatters 1099 geleitet, um dieses in Bereitschaft zu setzen.
909836/0694
Ein zweiter invertierter Eingang des UIiD-Gatters 1099 ist mit
den Ausgang des NOR-Gatters 1076 über die Leitung 1098 verbunden und, angenommen, daß ein Zustand von nur Einsen nicht in
dem Schieberegister 1075 vorhanden ist, wird ein niedriger Pegel von dem NOR-Gatter 1076 über die Leitung 1098 ausgegeben,
um den zweiten Eingang des UND-Gatters 1099 in Bereitschaft zu setzen. Sobald das h^-Takt-Signal auf hohen Pegel geht, was
einmal für je 16 Haupt-Taktzeiten auftritt, so geht das Signal E^ auf niedrigen Pegel, um den dritten und letzten invertierten
Eingang des UND-Gatters 1099 in Bereitschaft zu setzen und um zu veranlassen, daß das UND-Gatter 1099 einen hohen Pegel zu dem
Knotenpunkt 1103 ausgibt. Der hohe Pegel an dem Knotenpunkt
1103 wird eine logische "1" zu dem Setzeingang des RS-Flip-Flops
1104 liefern und das UND-Gatter 1106 außer Bereitschaft setzen,
einen niedrigen Pegel zu dem Rücksetzeingang zu liefern, so daß nach einer Taktzeit H1, H2 das RS-Flip-Flop 1104 gesetzt ist,
was veranlaßt, daß der Q-Ausgang auf hohen Pegel geht und der Q-Ausgang auf niedrigen Pegel geht, so daß die Tor-Steuer-Logik,
die aus den UND-Gattern 1108 und 1110, dem NOR-Gatter 1115 und
dem UND-Gatter 1089, das invertierte Eingänge aufweist, besteht, den Ausgang der letzten Stufe des seriellen Schieberegisters
1075, der über die Leitung 1078 dem Knotenpunkt 1111 zugeführt
wird, komplementieren wird. Der Knotenpunkt 1111 liefert den unkomplementierten Ausgang der-16. Stufe des seriellen Schieberegisters
1075 zu dein ersten Eingang des UND-Gatters 1110 über
die Leitung 1112, während der zweite Eingang zu dem UND-Gatter 1110 über die Leitung 1109 von dem Q-Ausgang des gesetzten Flip-Flops
1104 geliefert wird. Gleichzeitig wird der Wert von der 16. Stufe des Schieberegisters 1075 von dem Knotenpunkt 1111
durch den Inverter 1113 hindurch geliefert, so daß dessen Komplement dem ersten Eingang des UND-Gatters 1108 zugeführt
wird, dessen zweiter Eingang mit dem Q-Ausgang des RS-Flip-Flops 1104 über die Leitung 1107 verbunden ist.
Allerdings, solange das Signal Gp auf hohem Pegel ist, wird der
hohe Pegel an dem Knotenpunkt 1086 dem einen invertierten Ein-
90 9 836/0694
gang des logischen UND-Gatters 1089 zugeführt, was dessen Ausgang
auf niedrigem Pegel sein läßt, da der Ausgang des UND-Gatters über die Leitung 1077 zu dem D^Eingang der ersten
Stufe des seriellen Schieberegisters 1075 zurückgeführt ist, wobei das hohe G^-Signal erzwingt, daß Nullen in das serielle
Schieberegister 1075 für die ersten 16 Zählschritte eingegeben v/erden. Dies dient dazu, das serielle Schieberegister 1075
zu löschen und zu veranlassen, daß nur Nullen in ihm gespeichert sind.
Nachdem das serielle Schieberegister 1075 nach 16 Taktzeiten gelöscht
wurde, geht das Signal Gp auf niedrigen Pegel, was den
Knotenpunkt 1086 auf niedrigen Pegel gehen läßt, um einen Eingang des NOR-Gatters 1087 in Bereitschaft zu setzen, wobei,
sobald das Signal an dem Knotenpunkt 1086 auf niedrigen Pegel geht, der Inverter 1088 einen hohen Pegel zu dem zweiten Takt-Phasen-Eingang
h, des Verriegelungs-R.egisters 1079 liefert, was veranlasst, daß der zuvor in das Verriegelungs-Register von dem
seriellen Schieberegister-Zähler 1075 eingegebene Zählerstand in dessen entsprechenden Verriegelungsregisterstufen gespeichert
und verriegelt werden. Gleichzeitig setzt ein niedriger Pegel an dem Knotenpunkt 1086 einen invertierten Eingang des UND-Gatters
1089 in Bereitschaft, so daß das UND-Gatter 1089 nicht länger gezwungen ist, nur Nullen auszugeben, und der Halbaddierer-Schaltkreis
ist nun in Bereitschaft gesetzt, wie nachfolgend beschrieben.
Der Halbaddierer-Schaltkreis und das serielle Schieberegister 1075 arbeiten so, daß der in der 16. Stufe des seriellen Schieberegisters
1075 gespeicherte v/ert zu dem Halbaddierer-Schaltkreis
zurückgeleitet wird, wo er komplementiert wird,und dann das Komplement zu dem D^-Eingang der ersten Stufe des seriellen
Schieberegisters zurückgeführt wird, bis die erste Null festgestellt wird. Die erste Null wird ebenfalls komplementiert, jedoch
v/erden alle Werte danach unkomplementiert weitergeleitet. Das Komplementieren oder Nicht-komplementieren der von der 16.
909836/0694
Stufe des seriellen Schieberegisters 1075 ausgegebenen ¥ertes wird durch den Zustand des RS-Flip-Flops 1104 bestimmt, das
veranlasst, daß der ausgegebene Wert komplementiert wird, wenn das RS-Flip-Flop 1104 gesetzt ist, und das veranlasst, daß der
Wert in unkomplementierter Weise durchgelassen wird, wenn das
RS-Flip-Flop 1104 zurückgesetzt ist, wie nachfolgend beschrieben wird. Die Erfassung der ersten Null bewirkt ein Rücksetzen
des RS-Flip-Flops, um die Zählfolge zu steuern, wie nachfolgend beschrieben.
Beispielsweise v/ird bei der 17. Taktzeit, die die erste volle
Taktzeit nach dem Zeitpunkt ist, bei dem alle 16 Stufen des seriellen Schieberegisters 1075 gelöscht wurden, indem sie mit
Nullen von dem Ausgang des außer Bereitschaft gesetzten UlID-' Gatters 1089 über die Leitung 1077 gefüllt wurden, wird die
Null von der 16. Stufe über die Leitung 1078 zu dem Knotenpunkt 1111 geleitet, so daß eine logische Null dem ersten Eingang des
UHD-Gatters 1110 über die Leitung 1112 zugeführt wird, während
dessen Komplement, eine logische "1", von dem Ausgang des Inverters 1113 zu dein ersten Eingang des UND-Gatters 1108 über
die Leitung 1114 geliefert v/ird. Da das RS-Flip-Flop 1104 zuvor
gesetzt war, wenn Gp auf hohem Pegel war, so wird eine
logische "1" von den Q-Ausgang über die Leitung 1107 zu dem zweiten Eingang des UND-Gatters 1108 ausgegeben, während eine
logische "0" über die Leitung 1109 von dem Q-Ausgang zu dein zweiten Eingang des UlTO-Gatters 1110 ausgegeben v/ird.
Da an beiden Eingängen des UND-Gatters 1108 eine Eins vorhanden ist, ist sein Ausgang auf hohem Pegel, und da an den Eingängen
des UND-Gatters 1110 Nullen anliegen, geht dessen Ausgang auf
niedrigen Pegel. Ist ein hoher Pegel an einem Eingang des NOR-Gatters 1115 und ein niedriger Pegel an dem anderen Eingang
vorhanden, so liefert der Ausgang des NOR-Gatters 1115 ein niedriges
Signal zu dem Knotenpunkt 1116. Der niedrige Pegel an
909836/0694
den Knotenpunkt 1116 wird über die Leitung 1117 zu dem weiteren
invertierten Eingang des UIID-Gatters 1089 geleitet, was dessen
Ausgang auf hohen Pegel gehen läßt und was veranlaßt, daß eine
logische "1" über die Leitung 1077 zurück zu dem D^-Eingang
der ersten Stufe des seriellen Schieberegisters 1075 geliefert wird. Gleichzeitig wird der niedrige Pegel von dem Knotenpunkt
1116 über die Leitung 1118 zurück zu dem zweiten invertierten
Eingang des UND-Gatters 1106 geleitet, und da jetzt niedrige Pegel an beiden seiner Eingänge vorhanden sind, geht der Ausgang
des Gatters 1106 auf hohen Pegel, was- das Flip-Flop 1104 zurücksetzt«,
Bei der nächsten Taktzeit wird eine weitere Null aus der 16„
Stufe des seriellen Schieberegisters 1075 über die Leitung 1078 geliefert und dem Knotenpunkt 1111 zugeführt«, Erneut wird
eine Null über die Leitung 1112 zu einem Eingang des UHD-Gatters
1110 geleitet, während eine logische M1" von dem Ausgang
des Inverters 1113 über die Leitung 1114 zu einem Eingang des
UITD-Gatters 1108 geliefert wird. Da das RS-Flip-Flop 1104 jetzt
zurückgesetzt worden ist, wird allerdings ein niedriger Pegel von dem 0.-Ausgang über die Leitung 1117 zu dem anderen Eingang
des UND-Gatters 1108 geliefert, während ein hoher Pegel von dem Q-Ausgang über die Leitung 1109 zu dem aiieUren Eingang des UND-Gatters
1110 geliefert wird. Ist ein hoher und ein niedriger Pegel an jeweils einem Eingang der UlCD-Gatter 1108 und 1110
vorhanden, so sind deren beide Ausgänge auf niedrigem Pegel. Da beide diese niedrigen Pegel als Eingänge zu dem NOR-Gatter 1115
geliefert werden, geht dessen Ausgang auf hohen Pegel, und die-' ser hohe Pegel wird dem Knotenpunkt 1116 zugeführt. Der hohe
Pegel an dem Knotenpunkt 1116 wird über die Leitung 1108 zurückgeführt,
um das UND-Gatter 1106 außer Bereitschaft zu setzen und um zu veranlassen, daß dessen Ausgang auf niedrigen Pegel
geht, so daß das RS-Flip-Flop 1104 am Ende der 16 Taktzeiten
gesetzt werden kann, wenn das Signal Έ.·? erneut auf niedrigen
Pegel geht. Inzwischen wird die an dem Knotenpunkt 1116 vorhandene
logische "1" über die Leitung 1117 einem invertierten Ein-
9098 36/069 4
gang des UND-Gatters 1089 zugeführt, um dieses außer Bereitschaft
zu setzen und um zu veranlassen, daß dessen Ausgang auf niedrigen Pegel geht. Der von dem UND-Gatter 1089 ausgegebene
niedrige Pegel wird als logische "0" zu dem D^Eingang der ersten Stufe des seriellen Schieberegisters 1075 über die Leitung
1077 zugeführt.
Die erste von dem zuvor beschriebenen Halbaddierer-Schaltkreis erfassteNull wurde komplementiert und eine logische "1"
zu dem Eingang der ersten Stufe des Schieberegisters 1075 zurückgeführt, jedoch werden nachfolgende Nullen und in der Praxis
alle nachfolgenden Werte, nachdem das RS-Flip-Flop 1104 zurückgesetzt
ist, in der unkomplementierten Form durchgelassen, so daß nach den zweiten 16 Taktzeiten, d. h. dem ersten Zählzyklus
nach dem Löschen, das serielle Schieberegister 1075 die Binär-Zahl 0000000000000001 speichern wird. Angenommen, daß
das RS-Flip-Flop 1090 in dem Rücksetzzustand bleibt, so bleibt das NOR-Gatter 1087 außer Bereitschaft gesetzt, so daß ein
niedriger Pegel über die Leitung 1102 geleitet wird, um einen invertierten Eingang des Gatters 1099 in Bereitschaft zu
setzen, und da ein Zustand mit nur Nullen in dem seriellen Schieberegister 1075 nicht vorhanden ist, ist der zweite invertierte
Eingang des UND-Gatters 1099 ebenfalls in Bereitschaft gesetzt. Folglich geht bei der 16. Taktzeit das normalerweise
hohe Signal E, erneut auf niedrigen Pegel, um den dritten
und letzten invertierten Eingang des UND-Gatters 1099 in Bereitschaft zu setzen, was veranlaßt, daß dessen Ausgang auf hohen
Pegel geht. Ein hoher Pegel an dem Ausgang des UND-Gatters 1099 wird dem Knotenpunkt 1103 zugeführt und folglich direkt
zu dem Setzeingang des RS-Flip-Flops 1104 und über die Leitung
1105 zum Außerbereitschaftsetzen des UND-Gatters 1106, was veranlasst, daß ein niedriger Pegel dem Rücksetzeingang zugeführt
wird. Bei der nächsten Taktzeit wird das RS-Flip-Flop 1104 erneut
gesetzt, um zu veranlassen, daß der Ausgang des seriellen Schieberegisters 1075 komplementiert wird, bis die erste Null
festgestellt wurde, wie oben beschrieben.
909836/0694
Die erste Taktzeit des dritten Eingabe/Ausgabe-Logik-Iterations-Zyklus
nach dem Erfassen des Maschinen-Kurbelwellen-Stellungs-Impulses G^, d. h. der zweite Zähl-Zyklus nach dem
Löschen des Zählers 1075, gibt die logische "1" aus, die zuvor in der 16. Stufe des seriellen Schieberegisters 1075 gespeichert
war, und zwar über die Leitung 1078 zu dem Knotenpunkt 1111. Von dort wird der hohe Pegel einem ersten Eingang
des UND-Gatters 1110 zugeführt, und ein niedriger Pegel wird von dem Ausgang des Inverters 1113 über die Leitung 1114 zu
einem Eingang des UlID-Gatters 1108 geliefert. Da das RS-Flip-Plop
1104 gesetzt ist, wird ein hoher Pegel von dem Q-Ausgang
über die Leitung 1107 zu dem anderen Eingang des UND-Gatters 1108 geliefert, während ein niedriger Pegel von dem Q-Ausgang
abgegriffen wird und über die Leitung 1109 zu dem anderen Eingang des UHD-Gatters 1110 geliefert wird.
Polglich wird bei der ersten Taktzeit dieses Zyklus eine Eins
und eine Null den beiden Eingängen jeder der UlIB-Gatter 1108
und 1110 zugeführt, was veranlasst, daß deren beide Ausgänge auf niedrigen Pegel gehen und daß ein hoher Pegel von dem NOR-Gatter
1115 zu dem Knotenpunkt 1116 ausgegeben wird. Der hohe Pegel
an den Knotenpunkt 1116 wird über die Leitung 1117 zu dem
zweiten invertierten Eingang des UND-Gatters 1089 geliefert, so daß dessen Ausgang auf niedrigen Pegel geht, um eine logische
"0" zu dem D^-Eingang der ersten Stufe des 16-stufigen seriel- len
Schieberegisters 1075 über die Leitung 1077 zu leiten. Gleichzeitig wird die Existenz eines hohen Pegels an dem Knotenpunkt
1116 das UHD-Gatter 1106 über die Leitung 1118 außer
Bereitschaft halten, um das Rücksetzen des RS-Flip-Flops 1104
zu verhindern. Bsi dem zweiten Zählschritt der dritten Zählfolge wird eine logische "0" von dem Ausgang der letzter. Stufe des
seriellen Schieberegisters 1075 zu dem Knotenpunkt 1111 über die Leitung 1078 geliefert. Die Null an dem Knotenpunkt 1111
wird über die Leitung 1112 zu einem Eingang des UND-Gatters
1110 geliefert, und der hohe Pegel von dem Ausgang des Inverters
1113 wird über die Leitung 1114 zu einem Eingang des UIiD Gatters 1108 geliefert.
909836/0694
Da das RS-Flip-Flop 1104 noch gesetzt ist, ist noch ein hoher
Pegel auf der Leitung 1107 und ein niedriger Pegel auf der Leitung 1109 vorhanden, so daß beide Eingänge des IMD-Gatters
1108 auf hohem Pegel sind und beide Eingänge des UIlD-Gatters
1110 auf niedrigem Pegel. Sind beide Eingänge des UND-Gatters 1108 auf hohem Pegel, so geht sein Ausgang auf hohen Pegel, jedoch
bewirken die niedrigen Pegel an dem Eingang des UND-Gatters 1110, daß dessen Ausgang auf niedrigen Pegel geht. Ist
ein hoher und ein niedriger Pegel zu den Ausgängen des NOR-Gatters 1115 geführt, so wird ein niedriger Pegel zu dem Knotenpunkt
1116 ausgegeben. Dieser niedrige Pegel v/ird über die Leitung 1117 zu dem invertierten Eingang des UND-Gatters 1089 geliefert,
was dessen Ausgang auf hohen Pegel gehen läßt. Dieser hohe Pegel wird als logische "1" über die Leitung 1077 zu
dem D.-Eingang der ersten Stufe des seriellen Schieberegisters 1075 geliefert, während der niedrige Pegel an dem Knotenpunkt
1116 zu dem zweiten invertierten Eingang des UND-Gatters 1106 zurückgeführt wird, was dessen Ausgang auf hohen Pegel gehen
läßt, so daß das RS-Flip-Flop 1104 bei der nächsten Taktfolge zurückgesetzt v/ird, um alle nachfolgenden ¥erte in nicht-komplernentierter
Form durchzulassen, wie oben beschrieben.
Bei der dritten und bei allen nachfolgenden Taktzeiten des dritten Iterations-Zyklus werden logische Nullen von der 16.
und letzten Stufe des seriellen Schieberegisters 1075 über die Leitung 1078 zu dem Knotenpunkt 1111 ausgegeben, was veranlasst,
daß ein niedriger Pegel über die Leitung 1112 zu einem Eingang des UND-Gatters 1110 geliefert v/ird und ein hoher Pegel zu einen
Eingang des UND-Gatters 1108 über die Leitung 1114. Da das RS-Flip-Flop 1104 zurückgesetzt worden war, ist ein hoher Pegel auf
der Leitung 1109 vorhanden und ein niedriger Pegel auf der Leitung
1107, so daß jedes der UND-Gatter 1108 und 1110 einen hohen und einen niedrigen Eingang aufweist, was veranlasst, daß
obren beide Ausgänge auf niedrigen Pegel gehen. Sind beide Ein-
9 0 9836/0694
gänge des ITOR-Gatters 1115 auf niedrigem Pegel, so erscheint
ein hoher Pegel an dem Knotenpunkt 1116. Der hohe Pegel an dem
Knotenpunkt 1116 wird über die Leitung 1117 zum Außerbereitschaftsetzen des UND-Gatters 1089 geleitet und veranlasst, daß
eine logische "0" zu dem D^-Eingang der ersten Stufe des seriellen Schieberegisters 1075 über die Leitung 1077 zurückgeführt
wird, wie oben beschrieben. Gleichzeitig wird der hohe Pegel an dem Knotenpunkt 1116 über die Leitung 1118 zurückgeführt,
um das UND-Gatter 1106 außer Bereitschaft zu setzen, was dessen Ausgang auf niedrigen Pegel gehen läßt, um das RS-Flip-Flop
1104 erneut bei der 16. Taktzeit des dritten Iterations-Zyklus
zu setzen. Folglich wird, nachdem alle 16 Taktzeiten der dritten Logik-Iteration seit dem Erfassen des Maschinen-Kurbelwellen-Stellungs-Impulses
verstrichen sind, das RS-Flip-Flop 1104 erneut gesetzt, wenn das Signal E-* auf niedrigen Pegel
geht und die Binär-Zahl 0000000000000010 in dem seriellen Schieberegister 1075 gespeichert wird, wie im Stand der Technik
für einen normalen Binär-Zähler bei Vervollständigung des zweiten
Zähl-Zyklus nach dem Löschen bekannt ist.
Bei der ersten Taktzeit des vierten Iterations-Zyklus (dem dritten Zähl-Zyklus nach dem Löschen des Zählers 1075) wird die
in der 16. Schieberegisterstufe gespeicherten Null über die Leitung 1078 zurück zu dem Knotenpunkt 1111 geleitet, was veranlasst,
daß ein niedriger Pegel zu einem Eingang des UND-Gatters 1110 und ein hoher Pegel zu einem Eingang des UND-Gatters
1108 geliefert wird. Da das RS-Slip-Flop 1104 gesetzt wurde,
als Κ, auf niedrigen Pegel ging, ist ein hoher Pegel auf der
Leitung 1107 und ein niedriger Pegel auf der Leitung 1109 vorhanden.
Folglich sind beide Eingänge des UND-Gatters 1108 auf hohem Pegel, während beide Eingänge des UND-Gatters 1110 auf
niedrigem Pegel sind, was veranlasst, daß der Ausgang de,s UND-Gatters
1108 auf hohen Pegel geht und der Ausgang des UND-Gatters 1110 auf niedrigen Pegel«, Da das NOR-Gatter 1115 an einem
Eingang einen hohen und an dem anderen Eingang einen niedrigen
909836/0694
Pegel hat, läßt sein Ausgang einen niedrigen Pegel an dem Knotenpunkt
1116 erscheinen, der über die Leitung 1118 zu einem invertierten Eingang des UITD-Gatters 1106 zurückgeführt wird,
was dessen Ausgang auf hohen Pegel gehen läßt, um das RS-Flip-Flop
zurückzusehen, um die verbleibenden Werte unkomplementiert durchzulassen. Weiterhin wird der Ausgang des Gatters
1115 einem invertierten Eingang des UND-Gatters 1089 zugeführt,
was dessen Ausgang auf hohen Pegel gehen läßt, so daß eine logische "1" dem DA-Eingang der ersten Stufe des seriellen Schieberegisters
1075 über die Leitung 1077 dargeboten wird.
Wurde das RS-Flip-Flop. 1104 aufgrund der Erfassung der ersten
Null in diesem Iterations-Zyklus zurückgesetzt, so wird die zweite Taktzeit veranlassen, daß eine logische "1" aus der
16. Stufe des Schieberegisters 1075 über die Leitung 1078 ausgegeben wird, was veranlasst, daß der Knotenpunkt 1111 auf hohen
Pegel geht. Ist der Knotenpunkt 1111 auf hohem Pegel und ist das RS-Flip-Flop 1104 zurückgesetzt, so v/erden beide Eingänge
des UND-Gatters 1108 auf niedrigem Pegel sein und beide Eingänge des UND-Gatters 1110 auf hohem Pegel, was den Ausgang
des UND-Gatters 1108 auf niedrigen Pegel gehen läßt und den Ausgang des UND-Gatters 1110 auf hohen Pegel. Ist ein hoher
Pegel und ein niedriger Pegel an den beiden Eingängen des NOR-Gatters 1115 vorhanden, so erscheint ein niedriger Pegel
an dessen Ausgang und wird zu dem Knotenpunkt 1116 übertragen.
Da das RS-Flip-Flop 1104 bereits zurückgesetzt war, wird dieser
niedrige Pegel keinen Einfluß auf den Zustand des Flip-Flops 1104 haben, wird jedoch über die Leitung 1117 zu dem invertierten
Eingang des UND-Gatters 1089 übertragen, was dessen Ausgang auf hohen Pegel gehen läßt. Der Ausgang des UND-Gatters
1089 überträgt eine logische "1" zu dem D.-Eingang des seriellen Schieberegisters 1075 über die Leitung 1077. Diese logische
"1" war zuvor in der 15. Stufe des seriellen Schieberegisters 1057 am Ende des vorhergehenden Iterations-Zyklus gespeichert
und ist folglich durch den Halbaddierer-Schaltkreis in nichtkomplementierter
Weise durchgegangen, wie es gefordert war, da die erste Null noch nicht festgestellt worden war.
909836/0694
geben wird, die komplementiert wird und als logische "1" zurückgeführt
wird, während das RS-Flip-Flop 1104 zurückgesetzt ist,
so daß alle darauffolgenden Nullen in unkomplementierter Form zurückgeführt werden, so daß am Ende dieses nächsten Iterations-Zyklusses,
der dem vierten Zyklus entspricht, die richtige Binär-Zahl 0000000000000100 in den entsprechenden Bit-Positionen oder
-Stufen des Schieberegister-Zählers 1075 enthalten sind.
Auf diese Weise wird die Kombination des 16-stufigen seriellen
Schieberegister-Zählers 1075 und des Halbaddierer-Eingangs-Logik-Schaltkreises, der oben erläutert wurde, den binären Zählinhalt
einmal bei je 16 Taktzeiten ändern und folglich einmal für jeden Zähl- oder Iterations-Zyklus (16 Mikrosekunden bei dem
bevorzugten Ausführungsbeispiel der vorliegenden Erfindung). Da der Halbaddierer-Schaltkreis die von dem Schieberegister ausgegebenen
Werte komplementiert, bis die erste Hull erfasst wurde, und dann die erste Hüll komplementiert, um nachher alle weiteren
Werte unkomplementiert durchzulassen, hat das Schieberegister 1075 am Ende jeder Iteration von 16 Taktzeiten, die einem einzelnen
Zählschritt entsprechen, die richtige Binär-Zahl gespeichert, die diesen Zählschritt anzeigt. Mit dieser Beschreibung der
Wirkungsweise des Schaltkreises des Maschinenzeitinterval-Zählers
der Fig. 4G und der Kenntnis der typischen bekannten binären Zählfolgen ist die '."irkungsweise des Schaltkreises der Fig.
4G beim weiteren Zählen für den Fachmann ohne weiteres ableitbar und damit als bekannt vorauszusetzen.
Zusätzlich zu dem Maschinenzeitinterval-Zähler selbst enthält
die Schaltungsanordnung der Fig. 4G ein Drosselungs-Detektor-System (stall detector) und einen Alarm anzeigenden Schaltkreis,
wie nachfolgend beschrieben. Das RS-Flip-Flop 1090 wird anfänglich nach der Erfassung eines richtig aufbereiteten Maschinen-Kurbelwellen-Stellungs-Impulses
G^ durch das von dem Schaltkreis der Fig. 4F ausgegebene Signal Gp» wie oben beschrieben,
anfänglich zurückgesetzt. Ist das getaktete RS-Flip-Flop 1090 zurückgesetzt, so bewirkt sein Q-Ausgang, daß ein hoher Pegel
909836/0694
Bei der dritten Taktzeit, dem nächsten Wert, wird eine logische "0" von der letzten Stufe des Schieberegisters 1075 über
die Leitung 1078 ausgegeben, was einen niedrigen Pegel an dem Knotenpunkt 1111 erscheinen läßt. Der niedrige Pegel an dem
Knotenpunkt 1111 und der Rücksetzzustand des RS-Flip-Flops
110A bewirken, daß ein hoher und ein niedriger Pegel den beiden Eingängen jedes der UIJD-Gatter 1108 und 1110 zugeführt
wird, was deren Ausgänge auf niedrigen Pegel gehen läßt. Sind beide Eingänge des IIOR-Gatters 111-5 auf niedrigem Pegel, so
geht sein Ausgang auf hohen Pegel, was einen hohen Pegel an dem Knotenpunkt 1116 erscheinen läßt. Der hohe Pegel an dem
Knotenpunkt 1116 wird über die Leitung 1117 zum Außerbereitschaftsetzen
des UIID-Gatters 1116 geleitet, was dessen Ausgang
auf niedrigen Pegel gehen läßt und das RS-Flip-Flop 1104
in Bereitschaft setzt, am Ende dieses Iterations-Zyklus erneut gesetzt zu v/erden, wenn das Signal K, erneut momentan
auf niedrigen Pegel geht,und der hohe Pegel v/ird weiterhin über die Leitung 1117 zu einem invertierten Eingang des UND-Gatters
1089 geliefert, was dessen Ausgang auf niedrigen Pegel gehen läßt. Folglich werden nachfolgende Nullen durch den
Halbaddierer-Schaltkreis hindurch in nicht-komplementierter Veise geleitet, und logische Nullen werden über die Leitung
1077 zurück zu dem D1-Eingang der ersxen Stufe des 16-stufigen
seriellen Schieberegisters 1075 zurückgeleitet für die verbleibenden Taktzeiten des vierten Iterationszyklusses. Am
Ende des vierten Zyklusses, der dem dritten Zyklus entspricht, da der erste Zyklus nur zum Löschen des Registers 1075 verwendet
wurde, ist die Binär-Zahl 0000000000000011 in den 16 Stufen oder Bit-Stellen des Schieberegister-Zählers 1075
enthalten.
Bei dem nächsten Zähl-Iterations-Zyklus werden die ersten beiden
logischen Einsen komplementiert, wie oben beschrieben, und als Nullen zu dem D1-Eingang der ersten Stufe des Registers
1075 zurückgeleitet, während die dritte Taktzeit eine Null aus-
909836/0694
oder eine logische "1" von dem Knotenpunkt 1119 ausgegeben
wird, und dieser hohe Pegel wird über die Leitung 1120 zurück zu einem Eingang des NOR-Gatters 1087 geleitet, was dessen
Ausgang auf niedrxgen Pegel gehen läßt, und da dessen Ausgang über die Leitung 1102 mit einem invertierten Eingang des UND-Gatters
1099 verbunden ist, setzt dieser das UND-Gatter 1099 in Bereitschaft, das RS-Flip-Flop 1104 jedesmal bei 16 Zeittakten
zu setzen, wenn das Signal E5 auf niedrigen Pegel geht.
Darüber hinaus wird der hohe Pegel von dem Knotenpunkt 1119 über die Leitung 1121 zu einem invertierten Eingang des UND-Gatters
11-22 geleitet, so daß dessen Ausgang auf niedrigem Pegel ist. Da dieser niedrige Pegel zu einem Setzeingang eines
Drosselungs-Anzeige-RS-Flip-Flops I09I geleitet wird, wird
dieses nach der Erfassung des G,-Signales weiterhin zurückgesetzt,
wenn das Signal G2 erzeugt wird.
Folglich bleiben die RS-Flip-Flops 1090 und 1091 unter normalen
Bedingungen in dem Rücksetzzustand und, solange das RS-Flip-Flop
1091 zurückgesetzt bleibt, wird ein niedriger Pegel
von dem Q-Ausgang über die Leitung 1123 zu einem Eingang
des NOR-Gatters 1124 geleitet, um dieses in Bereitschaft zu setzen. Der andere Eingang des NOR-Gatters 1124 emp'fängt das
normalerweise auf niedrigem Pegel liegende Takt-Fehler-Anzeige-Signal v^ über die Leitung 1125, so daß, solange kein Takt-Fehler
vorhanden ist, was dadurch angezeigt wird, daß das Signal v^ auf hohen Pegel geht und wobei das RS-Flip-Flop 1091
zurückgesetzt bleibt, was die Abwesenheit einer Drosselungsbedingung anzeigt, ' beide Eingänge des NOR-Gatters 1124
auf niedrxgen Pegel sind, was einen hohen Pegel an dessen Ausgang erscheinen läßt. Der hohe Pegel an dem Ausgang des Alarm-Anzeige-NOR-Gatters
1124 wird über die Leitung 1126 zum Leiten des Alarmsignales GH2 geliefert. Dieses Signal ist ein normalerweise
hohes Signal, das die Abwesenheit eines Alarmzustandes anzeigt» Geht jedoch das Signal GH2 auf niedrigen Pegel, so ist
entweder ein Takt-Fehler-Alarm-Zustand oder ein Drosselungs-Alarm-Zustand
vorhanden, und diese Information wird dem Binär-· Decodierer-Schaltkreis des Blocks 124 der Fig. 2 über die Leitung
1126 übermittelt, wie nachfolgend beschrieben.
909836/0 R 9 4
Das RS-Flip-Flop 1090 kann nur dann gesetzt sein, wenn der
Schieberegister-Zähler 1075 seinen maximalen Zählerstand erreicht hat und eine logische "1" in jeder Stufe der 16 Schieberegisterstufen
gespeichert ist. Zu diesem Zeitpunkt geht der Ausgang des NOR-Gatters 1076, das als Detektor für den
Zustand von nur Einsen dient, auf hohen Pegel, und da dieser hohe Pegel über die Leitung 1098 zu einem invertierten Eingang
des UIiD-Gatters 1099 geliefert wird, wird das UND-Gatter
1099 außer Bereitschaft gesetzt, um ein weiteres Setzen des RS-Flip-Flops 1104 zu verhindern, so daß Einsen in unkomplementierter
Form weiter zirkulieren, bis das Erfassen des nächsten richtig aufbereiteten Maschinen-Kurbelwellen-Stellungs-Impulses
G^ erneut den Zählerwert zu den Eingängen der entsprechenden
16 Stufen des Verriegelungsregisters 1079 schiebt, die ScMeberegisterstufen 1075 durch Zuführung von Nullen zu
jeder deren Stufen löscht und dann den zuvor eingegebenen Zählerstand in das Verriegelungsregister 1079 verriegelt.
Der hohe Pegel-an dem Ausgang des NOR-Gatters· 1076 wird weiterhin
über die Leitung 1098 zu dem Eingang eines Inverters 1100 geliefert, dessen Ausgang einen niedrigen Pegel an einem invertierten
Eingang des UND-Gatters 1101 erscheinen läßt, um es in Bereitschaft zu setzen. Beim nächsten Auftreten des Signales
geht das Signal E^ auf niedrigen Pegel, um den anderen invertierten
Eingang des UND-Gatters 1101 in Bereitschaft zu setzen und einen hohen Pegel an dessen Ausgang erscheinen zu lassen,
der zu dem Setzeingang des RS-Flip-Flops 1090 geliefert wird. Eine Taktzeit später wird das RS-Flip-Flop 1090 gesetzt, um anzuzeigen,
daß der maximale Zählerstand erreicht ist, und der Q-Ausgang veranlasst, daß ein niedriger Pegel an dem Knotenpunkt
1119 erscheint. Der niedrige Pegel an dem Knotenpunkt 1119 wird über die Leitung 1120 zu einem Eingang des NOR-Gatters
1087 zurückgeführt, dessen anderer Eingang ebenfalls auf niedrigem Pegel ist, da das nächste G,-Signal noch nicht erfasst
wurde, um das Signal G2 zu erzeugen. Folglich geht der
909836/0 694
Ausgang des HOR-Gatters 1087 auf hohen Pegel, um das UND-Gatter
1099 weiterhin außer Bereitschaft zu setzen und das Setzen des RS-Flip-Flops 1104 weiterhin zu sperren.
Gleichzeitig wird der niedrige Pegel von dem Knotenpunkt 1119 über die Leitung 1121 zu einem ersten invertierten Eingang des
UND-Gatters 1122 geliefert, um dieses in Bereitschaft zu setzen. Wenn der maximale Zählerstand erreicht wurde, so ist
eine Alarm-Bedingung vorhanden, und zwar dann und nur dann, wenn die Maschine nicht in dem Start- oder Anlaß-Zustand ist. Das
Signal J1 wird über die Leitung 436 zu dem anderen invertierten
Eingang des UND-Gatters 1122 geliefert und es ist ein normalerweise hohes Signal, wenn immer die Maschine in dem Start- oder
Anlaß-Zustand ist. Ist allerdings die Maschine nicht in dem Anlaß-Zustand, so wird ein niedriger Pegel zu dem anderen invertierten
Eingang des UND-Gatters 1122 geliefert, um dieses in Bereitschaft zu setzen, und wenn der maximale Zählerstand erreicht
ist, um ein Setzen des Flip-Flops 1090 zu veranlassen, während die Maschine nicht in dem Anlaß-Zustand ist, so gehen
beide Eingänge des UND-Gatters 1122 auf niedrigen Pegel, was einen hohen Pegel an dessen Ausgang erscheinen läßt, so daß das
Drosselungs-Flip-Flop 1091 bei der nächsten Taktzeit gesetzt wird, was den Q-Ausgang auf hohen Pegel gehen läßt.
Ist der Q-Ausgang auf hohem Pegel, so wird über die Leitung 1123 ein hoher Pegel zu einem Eingang des NOR-Gatters 1124 geleitet,
was veranlasst, daß das Alarm-Signal GH2 auf niedrigen
Pegel geht, was die Existenz eines Alarm-Zustandes anzeigt.
Wenn das nächste G^-Signal erfasst wird und Gp erzeugt wird,
so werden das Flip-Flop 1090 für den maximalen Zählerstand und das Flip-Flop 1091 für den Drosselungs-Zustand zurückgesetzt.
Wie oben angedeutet, wird, wenn· das Takt-Fehler-Signal V1 auf
hohen Pegel gehen sollte, um die Existenz eines Takt-Fehlers anzuzeigen, wie nachfolgend unter Bezugnahme auf den Rücksetz-Steuer-Schaltkreis
des Mikroprozessor-Systems des Blocks 123
909836/0694
der Fig. 2 "beschrieben, der Ausgang des NOR-Gatters 1124 ebenfalls
auf niedrigen Pegel gehen, was veranlasst, daß das Signal GHg auf der Leitung 1126 auf niedrigen Pegel geht, um die
Anwesenheit eines Alarm-Zustandes anzuzeigen. Das Alarm-Signal
GH2 wird dem Binär-Decodierer-Schaltkreis des Blocks 124 der
Fig. 2 zugeführt, zu nachfolgend zu beschreibenden Zwecken.
Wie oben erläutert, wird der wahre binäre Zählerstand, der das Maschinenzeitinterval zwischen aufeinanderfolgenden G^-Maschinen-Kurbelwellen-Stellungs-Impulsen
anzeigt, in dem seriellen Schieberegister-Zähler 1075 erzeugt und am Ende jedes Zyklusses
in dem Verriegelungs-Register 1079 gespeichert und verriegelt. Der 16-Bit-Zählinhalt wird in zwei binäre Worte mit acht Bits
aufgebrochen,und ein rechnererzeugtes Kommando befiehlt, welches dieser zwei 8-Bit-Worte in v/elcher Reihenfolge mit dem Datenbus
verbunden wird, um in dem Mikroprozessor des Blocks 123 der Fig. 2 verarbeitet zu werden.
909836/0694
5.0 Mikroprozessor-System
Im folgenden wird das Mikroprozessor-System des Blocks 123
Fig. 2 unter Bezugnahme auf das Blockschaltbild der Fig. 5 beschrieben.
Das Mikroprozessor-System der Fig. 5 enthält verschiedene
Schaltkreise zur Durchführung einer Vielzahl von verschiedenen Funktionen, von denen einige leicht der Schaltungsanordnung
des Blocks 122, 124- zugeschrieben werden könnte, die
jedoch der Übersichtlichkeit halber hier beschrieben werden.
Das Mikroprozessor-System der Fig. 5 enthält einen Rücksetz-Steuer-Schaltkreis
bei eingeschalteter Leistung, der durch den Block 1131 der Fig. 5 dargestellt ist. Der Rücksetz-Steuer-Schaltkreis
des Blocks 113I bildet einen Leistungs-Einschalt-Rücksetz-Schaltkreis
zur Erzeugung der Leistungs-Einschalt-Rücksetz-Signale,
die mit dem Logiktakt synchronisiert werden und die zum Einleiten des Betriebes des Binär-Kodierer-Schalt·^-
kreises der Fig. 4, der oben beschrieben wurde, verwendet werden.
Der Leistungs-Einschalt-Rücksetz-Generator-Schaltkreis
liefert weiterhin ein Leistungs-Einschalt-Rücksetz-Signal, das
zwischengespeichert wird und mit dem Haupttakt synchronisiert wird, um den Betrieb der verschiedenen Schaltkreise des Mikroprozessor-Systems
der Fig. 5 und den Binär~Dekodierer-Schaltkreis
des Blocks 124 der Fig. 2 einzuleiten, wie nachfolgend
beschrieben. Darüber hinaus enthält der Rücksetz-Steuer-Schaltkreis des Blocks 113I verschiedene Schaltkreise zum Erfassen
eines Taktfehlers, zum Erzeugen eines MFÜ-Rücksetz-Signales
zum Rücksetzen des Mikroprozessors, wie nachfolgend beschrieben,
und einen Überwach-Schaltkreis zum Erfassen von Rechnerfehlern und zum Erzeugen eines Rechnerfehler-Signales,* falls
das MPU-Rücksetz-Signal das erfasste Rechnerfehlerproblem
nicht lösen kann. (Die Abkürzung MPU bezeichnet die Mikroprozessor-Einheit
ι jnicrojDrocessor unit„)
Das Mikroprozessor-System der Fig. 5 hat als seine Hauptkomponente
einen herkömmlichen Mini-Computer oder eine Mikropro-
909836/0894
zessor-Einheit, die durch den Block 1132 der Pig. 5 dargestellt
ist. Dieser Mikroprozessor "kann Daten auf einem Daten-Bus empfangen
und übertragen. Er kann verschiedene Speicherplätze etc. auf einem Adress-Bus adressieren, so dass der Mikroprozessor
des Blocks 1132 Daten von externen Schaltkreisen der Pig. 4- etc. empfangen kann und diese Daten verarbeiten kann,
und zwar entsprechend gespeicherten Programmen, verschiedenen Werten und in dem Speicher gespeicherten aufgelisteten Flächen bzw.
Punktionen in Übereinstimmung mit vorprogrammierten Steuergesetzen. Weiterhin kann er die verarbeiteten Daten ausgeben,
so dass sie dekodiert werden können, um verschiedene Kommando- und Steuer-Signale zu erzeugen, um die einzelnen Arbeitsfunktionen der Verbrennungskraftmaschine der Pig. 1 zu steuern,
wie nachfolgend beschrieben.
Durch den Block 1133 is* ein Speicherabschnitt bezeichnet, der
in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung sowohl Nur-Lese-Speicher (ROMs) und Speicher mit direktem
Zugriff oder Zwischenspeicher (RAMs; random access memory oder scratch pad memory), enthält. Zusätzlich zum Speichern der Programme
zum Ausführen der verschiedenen Steuergesetze, Unterbrechungsroutinen, etc., wie sie in den Programmdarstellungen
der Pig. 10 bis 10.35 dargestellt sind, die nachfolgend beschrieben werden, können die Speicherabschnitte mit verschiedenen
zwei- oder drei-dimensionalen Steuerfunktionen vorprogrammiert werden, die durch experimentelle oder empirische
Mittel bestimmt werden, wie im Stand der Technik bekannt.
Ein Chip-Auswahl-Schaltkreis des Blocks 1134 spricht auf von
der MPU des Blocks 1132 ausgegebene Adress-Informstion an,
um vorbestimmte Speicherblöcke des Speicherabschnittes 1133 auszuwählen oder um verschiedene Kommando-Signal-Generator-Schaltkreise
des Kommando-Signal-Generator-Schaltkreises des Blocks 1135 in Bereitschaft zu setzen· Der Kommando-Signa1-Generator
des Blocks 1135 enthält Logik-Schaltkreise zum Dekodieren von vier vorbestimmten Adress-Bits auf dem Adressen-
909838/0694
29Q739Q
Ausgangs-Bus der MPU des Blocks 1132, um die verschiedenen Kommando-Signale zu erzeugen, die in dem Binär-Kodierer-Schaltkreis
des Blocks 122 der Fig. 2. verwendet werden, wie oben beschrieben, sowie in dem Mikroprozessor-System der Fig.
5 und in dem Binär-Dekodier-Schaltkreis des Blocks 124- der Pig.
2.
Ein sekundärer Kommando-Signal-Generator ist durch den Block 1136 dargestellt und spricht auf ein Signal von dem primären
Kommando-Signal-Generator des Blocks 1135 an und auf verschiedene weitere Steuersignale sowie auf vorbestimmte Daten-Bits
auf dem Daten-Bus, um sekundäre Kommando-Bus-Signale zu erzeugen, die gemeinsam durch die Bezeichnung eiq dargestellt sind,
die in dem Multiplexer-Schaltkreis der RLg. 4-B und dem Sauerstoff-System-Integrier-Schaltkreis
der Fig. 4D verwendet werden, wie oben beschrieben.
Der Zwischenspeicher-Schaltkreis des Blocks 1137 empfängt zweiseitig
gerichtete Daten-Übertragungs-Signale daQ bis dh.Q von
der MFU des Blocks 1132 und die Eingabe/Ausgabe-Elektronik-Eingabe
-Bus -Signa Ie da^ bis dh^, die zu dem Mikroprozessor des
Blocks 1132 über daQ bis db.Q über den zwei-seitig gerichteten
Daten—Bus übertragen werden. Weiterhin gibt der Schaltkreis
des Blocks 1137 die Eingabe/Ausgabe-Elektronik-Ausgabe-Bus-Signale
dao bis dho aus, die die Ausgänge aus dem Mikrocomputer
des Blocks 1132 darstellen. Die Ausgangs-Daten-Bus-Signale dap bis dhp werden dann über die bi-direktionalen Daten-Bus-Leitungen
daQ bis dh.Q zu dem Zwischenspeicher 1137 übertragen,
wie nachfolgend beschrieben.
Ein Parallel/Serien-Wandler des Blocks 1138 empfängt die Ausgangsdaten
von der MPU des Blocks 1132 über die Zwischenspeicher des Blocks 1137 sowie verschiedene Kommando- und Steuer-Signale
von dem Schaltkreis der Pig. 5 und von dem Dekodier-Schaltkreis des Blocks 124 der Fig«, 4· und gibt serielle Daten
909836/0694
zu dem Dekodier-Schaltkreis des Blocks 124 zur Steuerung der
verschiedenen Funktionen der Verbrennungskraftmaschine der Fig. 1, wie nachfolgend beschrieben.
Der Zustand-Eingangs-Schaltkreis des Blocks 1139 überwacht, ob
die Maschine in dem Anlass- oder Startbetrieb ist oder nicht und überwacht, ob die letzte Sauerstoff-Sensor-Prüfung einen
benutzbaren oder nicht-benutzbaren Sauerstoff-Sensor angezeigt hat. Weiterhin überträgt er geeignete Zustandsinformationen
zu dem Mikroprozessor des Blocks 1132 über die Daten-Eingangs-Leitungen da^j bis dfcu und den bi-direktionallen Daten-Bus über
den Zwischenspeicher des Blocks 1137·
Das Mikroprozessor-System der Fig. 5 enthält weiterhin einen
Nockenwellen-Sensor-Aufbereitungs-Schaltkreis, der durch den Block 1140 bezeichnet ist und der in der Lage ist, einen vorbestimmten
Punkt des Maschinenzyklus zu erfassen, wie z.B. den oberen Totpunkt des ersten Zylinders oder ähnliches und
einen richtig gefilterten" und aufbereiteten Impuls, der dies
anzeigt, zu dem Interrupt-Steuer-Schaltkreis des Blocks 1141 zu leiten, der hierauf anspricht und ein Interrupt-MarkierSignal
zu dem Mikroprozessor des Blocks 1132 überträgt, um
den Mikroprozessor zu informieren, dass ein spezieller Punkt des Maschinenzeit-Steuerzykluses erreicht wurde. Die Interrupt-Steuer-Logik
des Blocks 1141 spricht weiterhin auf verschiedene andere Kommando- oder Steuer-Signale an, um die verschiedene
Interrupt-Zustands-Information zu der MPU des Blocks
1132 auszugeben, und zwar über den Eingangs-Daten-Bus da^ bis
dhx] und den bi-direktionalen Daten-Bus daQ bis dhQ über den
Zwischenspeicher-Schaltkreis des Blocks 1137. Die einzelnen Schaltkreise der einzelnen Abschnitte des Mikroprozessor-Systems
der Fig. 5 werden im folgenden detaillierter beschrieben.
909836/0694
5.1 Rucksetz-Steuer-System
Das Rücksetz-Steuer-System des Blocks 1131 der Fig. 5 wird im
folgenden unter Bezugnahme auf das speziellere Blockschaltbild der Pig. 5A erläutert. Das Rücksetz-Steuer-System der Pig. 5A
enthält einen Rücksetz-Generator-Sehaltkreis bei eingeschalteter Leistung (Block 1142),der auf einen anfänglichen Leistungseinschalt-Zustand
anspricht und auf die Zwei-Phasen-Haupttakt-Signale H^, Hg, um die Leistungseinschalt-Rücksetz-Signale Vg
und Vg zu erzeugen, die mit dem Logiktakt synchronisiert werden
und zum Einleiten der Arbeit des Binär-Kodierer-Schaltkreises
der Fig. 4 verwendet werden, wie oben beschrieben. Der Leistungseinschalt-Rücksetz-Generator gibt weiterhin ein Leistungseinschalt-Rücksetz-Signal
ν zu dem Zwischenspeicher-Schaltkreis des Blocks 114-3 aus, dem weiterhin die Haupttakt-Signale
H/j, Ho zugeführt werden, um die synchronisierten Leistungseinschalt-Rücksetz-Signale
vQ und vÄ auszugeben, die dazu
verwendet werden, die Arbeit der Schaltkreise des Mikroprozessor-Systems der Eig. 5 und des Binär-Dekodier-Schaltkreises
der Pig» 6 einzuleiten, wie nachfolgend beschriebene
Die zwischengespeicherten Leistungseinschalt-Sücksetz-Signale
V0 und vT v/erden weiterhin einem Taktfehler-Detektor-Schaltkreis
des Blocks 1144 zugeführt, der beide Phasen des Haupttaktes
H/j und Hp überwacht und weiterhin den Logik-Taktimpuls
h, empfängt, der einmal für je sechszehn Haupttaktzeiten auftritt,
wie oben beschrieben. Der Taktfehler-Detektor-Schaltkreis des Blocks 1144 empfängt weiterhin ein MPU-Rücksetz-Anzeige-Signal
a«, das von der MPU-Rücksetz-Steuer-Logik des
Blocks 1145 erzeugt wird, so dass der Taktfehler-Detektor-Schaltkreis ausser Bereitschaft gesetzt wird., wenn die MPU
zurückgesetzt ist sowie während eines anfänglichen Leistungseins cha It-Rücksetzens. Während des normalen Betriebes spricht
der Taktausfall-Detektor-Schaltkreis des Blocks 1144 allerdings auf einen Ausfall des Haupttaktes an, um ein Taktausfall-Signal
v^j zu erzeugen, das die Anwesenheit oder Abwesenheit
909836/0694
29Q733Q
eines Taktausfalles anzeigt und ein zweites Taktausfall-Signal
v'xj, das dazu verwendet wird, ein MPU-Rücksetz-Steuer-Flip-Flop
zu setzen, um einen MPU-Rücksetz-Interrupt einzuleiten, wenn der Takt nach einem Taktausfall wieder in Ordnung ist,
wie nachfolgend beschrieben.
Der Überwachungs-Schaltkreis des Blocks 114-6 der Fig. 5A wird
dazu verwendet, den Betrieb der Mikroprozessor-Einheit des Blocks 1132 zu überwachen und ein MPU-Fehler-Signal bq zu erzeugen,
das zu dem MPU-Rücksetz-Steuer-Schaltkreis des Blocks 114-5 gesandt wird und dazu verwendet wird, ein MPU-Rücksetz-Signal
V^ zu erzeugen, zum Rücksetzen des Mikroprozessors des
Blocks IT32. und zum Empfangen eines Setzsignales, wenn das
MPU-Rücksetz-Signal v^ erzeugt worden ist. Der Überwachungs-Schaltkreis
des Blocks 1146 ist dann in Bereitschaft gesetzt, um zu bestimmen, ob der zuvor erfasste MPU-Ausfall behoben ist
oder nicht und sofern zwei aufeinanderfolgende MPU-Ausfälle
in einer Reihe erfasst wurden, so wird ein Rechner-Ausfall-Signal
Z erzeugt, das anzeigt, dass der erfasste MPU-Ausfall
durch ein MPU-Rücksetzen nicht korrigiert wurde und dass die
Notlauf-Schaltkreise (limp home circuits), die nachfolgend beschrieben
werden, benutzt werden sollen.
5.2 Leistungseinschalt-Rücksetz-Generator
Der Leistungseinschalt-Rücksetz-Generator-Schaltkreis des
Blocks 114-2 der Pig. 5-A wird im folgenden unter Bezugnahme
auf das Schaltbild der Fig. 5·Α1 beschrieben. Der Schaltkreis der Fig. 5-A1 wird aktiviert, wenn Energie zu dem System geführt
wird, was bewirkt, dass der Haupttakt unmittelbar mit der Erzeugung der Taktsignale H/j und Ho beginnt und dass die geregelten
Energie-Versorgungs-Schaltkreise des Blocks 125 der Fig. 2. die +5 Volt-Potentialquelle zu den Energie-Eingängen
liefert, wie in Fig. 5A1 gezeigt. Der Zweck ties Leistungseinschalt-Rücksetz-Generator-Schaltkreises
der Fig. 5-A1 liegt darin, Leistungseinschalt-Rücksetz-Impulse v? und vX richtig
909836/0694
~369~ 29Q739Q
zu formen und aufzubereiten, wobei diese Signale dem Binär-Kodierer-Schaltkreis
der Pig. 4 zugeführt werden, um diesen zu starten, und um das Leistungseinschalt-Rücksetz-Signal "v"
richtig zu formen und aufzubereiten, wobei dieses Signal dem
Zwischenspeicher-Schaltkreis des Blocks 1143 der Pig. 5A zugeführt
wird, um die Leistungseinschalt-Rücksetz-Signale vQ und
vT in dem Zwischenspeicher zu erzeugen, wie nachfolgend beschrieben.
Der Leistungseinschalt-Rücksetz-Generator-Schaltkreis der Fig.
5A1 enthält einen internen Speicher-Kondensator 1147, dessen
eine Platte über eine gemeinsame Erdungsleitung 1148 mit Masse
und dessen gegenüberliegende Platte mit einem Knotenpunkt 1149 verbunden ist. Der Knotenpunkt 1149 kann auch über eine Leitung
1150 zu einem externen Kondensator II5I verbunden sein,
dessen gegenüberliegende Platte mit Masse verbunden ist, so dass der Wert des externen Kondensators 1151 zur Vergrösserung
der Zeitverzögerung des Systems vergrössert werden kann, sofern gewünscht. Eine erste Stufe des Leistungseinschalt-Rücksetz-Generatur-Schaltkreises
der Pig. 5A1 enthält einen ersten Transistor 1152 und zweiten Transistor 1153· Eine stromführende
Elektrode und die Gate-Elektrode des Transistors 1152
sind mit der +5 Volt-Potentialquelle verbunden, während die
gegenüberliegende stromführende Elektrode mit einem Ausgangsknotenpunkt
1154 verbunden ist. Der Knotenpunkt 1154 ist mit
einer stromführenden Elektrode des zweiten Transistors 1153 verbunden, dessen gegenüberliegende - stromführende Elektrode
und dessen Gate-Elektrode gemeinsam über die Erdungsleitung
1148 mit Masse verbunden sind.
Der Transistor 1152 ist ein Anfachungstyp (enhancement mode
"type)? während der Transistor 1153 ein Abschnurungstyp
(depletion mode device) ist, wobei der Abschnurungstyp durch
einen Stern an dem Ort des Substrates des Transistor-Symboles bezeichnet ist. Die Arbeitsweise der Anreichungs- und Ab-
909836/0694
29Q739Q
schnürungstypen sind im Stand der Technik bekannt und für die
Beschreibung der vorliegenden Erfindung ist es ausreichend zu bemerken, dass der Anfachungstyp normalerweise in dem nichtleitenden
Zustand bleiben wird, es sei denn, ein Potential ist an seiner Gate-Elektrode angelegt, während der Abschnürungstyp
normalerweise leitend ist, es sei denn, das Potential wird abgetrennt oder ein negatives Potential wird an die Gate-Elektrode
angelegt.
Wie im Stand der Technik bekannt, sind die Transistoren 1152
und 1153 nMOS ίΈΤ-Transistoren, die in herkömmlicher LSI-Technik
ausgeführt sind. In dem vorliegenden Aufbau wirken die Transistoren 1152 und 1153 als spannungsgesteuerte Widerstände,
so dass die aus den Transistoren 1152 und 1153 bestehende erste Stufe als Pegel-Vers.chiebe-Einrichtung wirkt, durch Errichten
einer Sollwert-Schwelle an dem Knotenpunkt 1154 durch deren
Spannungsteiler-Wirkung. Da der Transistor 1153 ein Abschnürungstyp ist, ist er leitend, um den Knotenpunkt 1154·
über die Leitung 114-8 auf Masse zu ziehen, wenn keine Energie dem System zugeführt wird. Sobald die Energie dem System zugeführt
wird, wird allerdings ein positives Potential der Gate-Elektrode des Transistors 1152 zugeführt, was veranlasst, dass
er anfängt zu leiten und was veranlasst, dass das Potential an dem Knotenpunkt 1154- ansteigt. Sobald der durch die Transistoren
1152 und 1153 errichtete Schwellwert-Pegel erreicht ist,
wird der Transistor 1152 voll anschalten und der Transistor 1153 wird abschalten, so dass ein hohes Potential an dem Knotenpunkt
1154- erscheinen wird.
Der Knotenpunkt 1154- ist direkt mit der Gate-Elektrode eines
Transistors 1155 einer zweiten Stufe und mit der Gate-Elektrode eines weiteren Transistors 1156 verbunden. Der Transistor
1155 ist mit dem Transistor 1157 kombiniert, um einen Inverter
zu bilden, während der Transistor 1156 mit einem Transistorpaar
1158 und 1159 kombiniert ist, um ein herkömmliches NOR-
909836/0 69 4
~371" 23Q7390
Gatter zu bilden, wie nachfolgend beschrieben.
Die zweite Stufe, die aus den Transistoren 1155 und 1157 besteht,
ist ein herkömmlicher Inverter, der über den Ausgang von dem Knotenpunkt 1154 getrieben wird. Der Transistor 1157 ist
ein Abschnürungs-Transistor, dessen Gate-Elektrode und eine
stromführende Elektrode gemeinsam mit der +5 Volt-Potentialquelle
verbunden ist und dessen gegenüberliegende stromführende Elektrode mit einem Ausgangsknotenpunkt 1160 verbunden ist. Der
Ausgangsknotenpunkt 1160 ist weiterhin mit einer stromführenden Elektrode eines Transistors 1155 verbunden, dessen gegenüberliegende
stromführende Elektrode mit der Erdungsleitung 1148
verbunden ist. Da, wenn keine Energie dem System zugeführt wird, der Knotenpunkt 1154- aufgrund der Wirkung des Abschnürungs-Transistors
1153 normalerweise auf niedrigem Pegel liegt, ist die Gate-Elektrode des Transistors 1155 normalerweise auf
niedrigem Pegel, so dass der Transistor 1155 nicht-leitend ist. Allerdings wird der Transistor 1157 normalerweise leitend
gehalten, da er ein Abschnürungstyp ist, so dass der Inverter-Ausgangsknotenpunkt
1150 anfänglich auf hohem Pegel ist. Sobald die an dem Knotenpunkt 1154 errichtete Schwelle erreicht wurde
und der Transistor 1152 voll eingeschaltet ist, wird ein hoher Pegel der Gate-Elektrode des Transistors 1155 zugeführt, was
bewirkt, dass dieser leitet. Das Leiten des Transistors 1155 schaltet den Abschnürungs-Transistor 1157 ab und erdet den
Knotenpunkt 1160, so dass ein niedriger Pegel an dem Ausgang der aus den Transistoren 1155 und 1157 bestehenden Inverterstufe
erscheint.
Der Ausgangsknotenpunkt 1160 des aus dem Transistorpaar · 1155
und 1157 gebildeten Inverters ist über eine Leitung 1161 mit der Gate-Elektrode eines ersten Transistors 1162. verbunden,
der seine beiden stromführenden Elektroden gemeinsam mit einem zweiten Transistor 1163 benutzt. Eine stromführende Elektrode
beider Transistoren 1162 und 1163 ist mit der gemeinsamen
909836/0634
Erdungsleitung 1148 mit Masse verbunden und die gegenüberliegende
stromführende Elektrode beider Transistoren 1162 und
1163 ist mit einem Knotenpunkt 1164· verbunden. Der Knotenpunkt
1164 ist mit einer stromführenden Elektrode eines Abschnürungs-Transistors
1165 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit der +5 Volt-Potentialquelle verbunden
ist. Die Gate-Elektrode des Transistors 1165 ist direkt mit einem Knotenpunkt 1166 verbunden- und der Knotenpunkt i166
ist direkt mit dem Knotenpunkt 1164 und mit der Gate-Elektrode eines Transistors 1167 verbunden, der mit einem Transistor
1168 gepaart ist und so dessen stromführende Elektroden gemeinsam mitbenutzt. Eine stromführende Elektrode beider gepaarter
Transistoren 1167 und 1168 ist über die gemeinsame Erdungs—
leitung 1148 mit Masse verbunden, während die andere stromführende Elektrode mit einem Knotenpunkt 1169 verbunden ist.
Der Knotenpunkt 1169 ist mit einer stromführenden Elektrode eines Abschnürungs-Transistors II70 verbunden, dessen gegenüberliegende
stromführende Elektrode mit der +5 Volt—Potential—
quelle verbunden ist. Die Gate-Elektrode des Abschnürungs-Transistors
II70 ist mit einem Knotenpunkt II7I verbunden und
der Knotenpunkt II7I ist direkt mit dem Knotenpunkt 1169 und
mit der Gate-Elektrode des Transistors 1163 verbunden. Der Knotenpunkt 1166 dient als Ausgangsknotenpunkt und ist über die
Leitung 1172 mit der Gate-Elektrode eines Transistors 1173 der
nächsten Inverterstufe verbunden.
Die Kombination des Transistors 1165 mit dem Transistorpaar
1162, 1163 bildet ein erstes NOR-Gatter, während die Kombination
des Transistors II70 mit dem Transistorpaar 1167, 1168
ein zweites NOR-Gatter bildet. Die Kreuzweise-Verbindung der Ausgänge der NOR-Gatter über den Knotenpunkt 1164, der über
den Knotenpunkt 1166 mit der Gate-Elektrode des Transistors 1167 verbunden ist und über den Knotenpunkt 1169, der über den
Knotenpunkt 1171 mit der Gate-Elektrode des Transistors 1163
verbunden ist, bildet eine kreuzweise verbundene NOR-Gatter-Kombination,
die als Flip-Flop-Stufe des Leistungseinschalt-
909836/0694
29Q7390
Rücksetz-Generators der Pig. 5-A1 arbeitet.
Wie oben erläutert, ist der Transistor 1156 mit seiner Gate-Elektrode
direkt mit dem den Schwellwert errichtenden Knotenpunkt 1154 verbunden und seine eine stromführende Elektrode
ist mit der +5 Volt-Potentialquelle verbunden, während seine andere stromführende Elektrode mit dem Knotenpunkt 1174- verbunden
ist. Der Knotenpunkt 1172I- ist mit einer gemeinsamen
stromführenden Elektrode eines Transistorpaares 1158, 1159
verbunden, dessen andere gemeinsam benützte stromführende Elektrode direkt mit Masse verbunden ist. Die Gate-Elektrode
des Transistors 1158, der ein Abschnürungs-Transistor ist, ist weiterhin direkt mit Masse verbunden, während die Gate-Elektrode
des Transistors 1159 über die Leitung 1175 mit dem Kondensator-Knotenpunkt
1149 verbunden ist. Der .Ausgangsknotenpunkt
1174- ist über eine Leitung 1176 mit der Gate-Elektrode
des Eingangstransistors 1168 der oben beschriebenen Flip-ΉΊορ-Stufe
verbunden.
Da der Transistor 1158 ein Abschnürungs-Transistor ist, macht
dies den Transistor 1158 anfänglich leitend, um den Knotenpunkt
1174- auf Masse zu ziehen, so dass der über die Leitung
1176 zu dem Transistor 1168 der Flip-Flop-Stufe geführte Eingang
auf niedrigem Pegel ist, wenn sich die Spannung an dem Knotenpunkt 1154- aufbaut und der Schwellwert erreicht ist, wobei
der hohe Pegel an dem Knotenpunkt 1154- zu der Gate-Elektrode
des Transistors II56 geleitet wird, was diesen leitend werden
lässt, so dass die +5 Volt-Potentialquelle clen Knotenpunkt
1174· veranlasst, auf hohen Pegel zu gehen. Dieses hohe Signal
wird über die Leitung 1176 zu der Eingangs-Gate-Elektrode des Transistors 1168 übertragen, um den Zustand des oben beschriebenen
Flip-Flops umzukehren. Das aus dem Transistor 1156 und
dem Transistorpaar 1158, 1159 bestehende NOK-Gatter ist mit seinem anderen Eingang, der von der Gate-Elektrode des Transistors
1159 stammt und über die Leitung 1175 damit verbunden
ist, mit einer Platte des Kondensators 114-7 über den Knoten-
909836/0694
punkt 1149 verbunden. Solange ein niedriges Signal an dem Knotenpunkt
1149 anliegt, leitet folglich der Transistor 1159 nicht, um den Knotenpunkt 1174 zu erden, jedoch, sobald die
Spannung sich in dem Kondensator 1147 aufgebaut hat und ausreichend hoch ist, um den Transistor 1159 leitend zu machen,
wird der Knotenpunkt 1174 erneut auf niedrigen Pegel gezogen,
was veranlasst, dass ein niedriger Pegel über die Leitung 1176 zu der Eingangs-Gate-Elektrode des Transistors 1168 geliefert
wird.
Die nächste Stufe des Leistungseinschalt-Rücksetz-Generators
der Fig. 5-A1 ist eine Inverterstufe, die aus Transistoren 1173
und 1177 besteht. Der Transistor 1177 ist ein Abschnürungs-Transistor, dessen eine stromführende Elektrode direkt mit der
+5 Volt-Potentialquelle und dessen andere stromführende Elektrode und dessen Gate-Elektrode gemeinsam mit dem Inverter-Ausgangsknotenpunkt
1178 verbunden sind. Der Ausgangsknotenpunkt 1178 ist weiterhin mit der stromführenden Elektrode des
Transistors 1173 verbunden, dessen Gate-Elektrode über die Leitung 1172 mit dem Ausgangsknotenpunkt 1166 der oben beschriebenen
Flip-Flop-Stufe verbunden ist, während seine gegenüberliegende
stromführende Elektrode über die gemeinsame Erdungsleitung 1148 mit Masse verbunden ist. Der Inverter-Ausgang von
dem Knotenpunkt 1178 anfänglich auf niedrigem Pegel, jedoch
ändert sich die Spannung an dem Inverters-Ausgangsknotenpunkt
1178 scharf in der Nähe des errichteten Spannungspegels.
Der Ausgang der aus den Transistoren 1173 und 1177 bestehenden
Inverterstufe wird von dem Ausgangsknotenpunkt 1178 abgegriffen,
der direkt mit der Gate-Elektrode eines Transistors 1179
und über eine Leitung 1180 mit der Gate-Elektrode eines Transistors 1181 verbunden ist, der nachfolgend beschrieben wird.
Der Transistor 1179 ist mit seiner einen stromführenden Elektrode über die gemeinsame Erdungsleitung 1148 mit Masse und
mit seiner gegenüberliegenden stromführenden Elektrode mit einem Knotenpunkt 1183 verbunden. Der Knotenpunkt 1183 ist ge-
9Q9836/0694
meinsam mit einer stromführenden Elektrode und der Gate-Elektrode
eines Abschnürungs-Transistors 1182 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit der +5
Volt-Potentialquelle verbunden ist. Der Knotenpunkt 1183 ist
direkt mit dem Knotenpunkt 1149 verbunden und über die Leitung 1175 mit der Gate-Elektrode des Transistors 1159, wie oben beschrieben.
Während die Kombination der Transistoren 1179 "und
1182 einen Inverter bildet, arbeiten beiden Transistoren als
spannungsgesteuerte Widerstände, wobei der Transistor 1182 einen relativ hohen Widerstandswert aufweist. Polglich erscheint
der Wert des Widerstandes des Transistors 1182 erheblich grosser als der Wert des Widerstandes des Transistors 1179,
wenn die Leistung anfänglich eingeschaltet wird, so dass der Kondensator 1147 (und der externe Kondensator 115^, sofern
vorhanden) anfänglich durch den Transistor 1179 hindurch gegen Masse entladen werden,, anstatt durch den Transistor 1182
hindurch aufgeladen werden«,
Da die Kondensatoren 1147 und 1151 anfänglich entladen werden,
wird ein niedriger Pegel an dem Knotenpunkt 1149 über die Leitung 1175 zurück zu der Gate-Elektrode des Transistors 1159
geleitet, so dass der Ausgangsknotenpunkt 1174 in Bereitschaft
gesetzt wird., auf hohen Pegel zu gehen, sobald sich die Energie-Versorgung auf die an dem Knotenpunkt 1154 errichtete'
Schwelle aufbaut, was den Transistor 1152 leitend werden lässt.
Das Leiten des Transistors 1152 legt einen hohen Pegel an die Gate-Elektrode des Transistors 1156, der seinerseits bewirkt,
dass ein hoher Pegel an dem Knotenpunkt 1174 erscheint, der über die Leitung 1176 zu der Gate-Elektrode des Transistors
1168 geleitet wird, was veranlasst," dass dieser leitend wird.
Das Leiten des Transistors 1168 veranlasst, dass der Ausgangsknotenpunkt
1169 auf Masse gezogen wird«. Wenn der Knotenpunkt
1169 geerdet ist, so ist die Gate-Elektrode des Transistors
1163 auf niedrigem Pegel. Sobald der Schwellwert erreicht ist,
wird ein hoher Pegel an dem Knotenpunkt 1154- den Transistor
1155 zum Leiten bringen, was veranlasst, dass die Inverter-
909836/0694
2907380
stufe der Transistoren 1155 und 1157 einen niedrigen Pegel an dem Knotenpunkt ausgibt, der über die Leitung 1161 zu der Basis-Elektrode
des Transistors 1162 übertragen werden soll.
Folglich sind beide Eingänge, d.h. die Gate-Elektroden der Transistoren 1162 und 1163 des aus den Transistoren 1162, 1163
und 1165 bestehenden NOR-Gatters auf niedrigem Pegel, was veranlasst,
dass dessen Ausgangsknotenpunkt 1164- auf hohen Pegel
geht, aufgrund der Tatsache, dass der Transistor 1165 ein Abschnürungs-Transistor
ist. Der hohe Pegel an dem Knotenpunkt 1164 erscheint an dem Ausgangsknotenpunkt 1166 der Flip-Flop-Stufe
und wird über die Leitung 1172 zu der Gate-Elektrode
des Transistors 1173 geleitet, was veranlasst, dass ein niedriger Pegel an dem Inverter-Ausgangsknotenpunkt 1178 erscheint.
Ein niedriger Pegel an dem Knotenpunkt 1178 wird zu der Gate-Elektrode des Transistors 1179 übertragen, was die Möglichkeit
schafft, dass der Abschnürungs-Transistor 1182 leitet. Wenn der Transistor 1182 leitet, so verbindet er die +5 Volt-Potentialquelle
mit dem internen Kondensator 114-7 und dem externen Kondensator 1151» um deren Aufladung einzuleiten.
Wenn die Kondensatoren 1147 und 1151 einen vorbestimmt hohen
Ladungspegel erreicht haben, so wird ein hoher Pegel an dem Knotenpunkt 114-9 über die Leitung 1175 zurück zu der Gate-Elektrode
des Transistors 1159 geleitet, was diesen leitend werden lässt. Das Leiten des Transistors 1159 bewirkt, dass
der Ausgangsknotenpunkt 1174- des aus den Transistoren 1156, 1158 und 1159 bestehenden NOR-Gatters auf niedrigen Pegel geht
und dieser niedrige Pegel wird über die Leitung 1176 zurück zu der Gate-Elektrode des Transistors 1168 geleitet, um zu
veranlassen, dass die Flip-Flop-Stufe nach einem Energie-Ver-SDrgungsausfall
oder ähnlichem zurückgesetzt wird.
Der Knotenpunkt 1169, der mit einer Platte des internen Kondensators
114-7 und mit einer Platte des externen Kondensators über die Leitung, 1.1.55 verbunden ist, ist weiterhin mit
909836/0694
der Gate-Elektrode eines Transistors 1184 verbunden. Der Transistor
1184 ist mit einer stromführenden Elektrode direkt mit
der +5 Volt-Potentialquelle und mit seiner gegenüberliegenden stromführenden Elektrode mit einem Knotenpunkt 1185 verbunden.
Der Knotenpunkt 1185 ist mit einer stromführenden Elektrode
eines Abschnürungs-Transistors 1186 verbunden, dessen gegenüberliegende
stromführende Elektrode und dessen Gate-Elektrode gemeinsam mit Masse über die Erdungsleitung 1148 verbunden
sind. Der Knotenpunkt 1185 ist weiterhin direkt mit der Gate-Elektrode eines Transistors 1187 verbunden, dessen eine stromführende
Elektrode direkt mit der +5 Volt-Potentialquelle und dessen gegenüberliegende stromführende Elektrode mit einem
Knotenpunkt 1188 verbunden ist.
Der Knotenpunkt 1188 ist mit einer stromführenden Elektrode eines Abschnürungs-Transistors 1189 verbunden, dessen gegenüberliegende
stromführende Elektrode und dessen Gate-Elektrode gemeinsam über die Erdungsleitung 1148 mit Masse verbunden
sind. Der Knotenpunkt 1188 ist weiterhin mit der Gate-Elektrode eines Transistors II90 verbunden, dessen eine stromführende
Elektrode über die Erdungsleitung 1148 mit Masse und dessen gegenüberliegende stromführende Elektrode mit einem Ausgangsknotenpunkt
1191 verbunden ist. Der Knotenpunkt 1191 ist
gleichzeitig mit der Gate-Elektrode und einer stromführenden
Elektrode eines Abschnürungs-Transistors 1192 verbunden, dessen
gegenüberliegende stromführende Elektrode mit der +5 Volt-Potentialquelle verbunden ist. Die Transistorpaare 1184, 1186;
1187, 1189; und II90, 1192 arbeiten als Pegel-Versehiebe-Einrichtungen,
um sicherzustellen, dass der Ausgang an dem Knotenpunkt 1191 sich nur dann ändert, nachdem die errichtete
Pegel-Verschiebeschwelle überschritten wird, wie im Stand der Technik bekannt. Dies ist vorgesehen, um einen scharfen schnellen
Übergang sicherzustellen, wenn die Schwelle erreicht ist, so dass irgendein dazwischenliegender Pegel vermieden wird,
wenn Abtastungen vorgenommen werden, um das Leistungseinschalt-
909836/0694
Rücksetz-Signal mit dem Systemtakt zu synchronisieren, wie
nachfolgend beschrieben.
Der Ausgangsknotenpunkt 1191 ist mit einer stromführenden
Elektrode eines Durchlass-Transistors 1193 verbunden, dessen gegenüberliegende stromführende Elektrode mit der Gate-Elektrode
eines Transistors 1194- und mit einer stromführenden
Elektrode eines Durchlass-Transistors 1195 verbunden ist. Der Gate-Elektrode des Transistors 1193 werden die zweiten Phasen-Haupt
takt-Signa Ie Hg zugeführt, so dass jedesmal wenn das
zweite Haupttakt-Phasensignal Hp auf hohem Pegel ist, der
Transistor 1193 leitend wird, um das Signal an dem Ausgangsknotenpunkt 1191 abzutasten und wenn das Signal Hp auf niedrigem
Pegel ist, so wird das Signal an dem Knotenpunkt 119I gehalten,
so dass die Schaltkreis-Kombination als typische bekannte Abtast- und Halte-Schaltung (sample and hold circuit)
arbeitet.
Der Transistor 1194- ist mit seiner einen stromführenden Elektrode
mit der gemeinsamen Erdungsleitung 114-8 und mit seiner gegenüberliegenden stromführenden Elektrode mit einem Knotenpunkt
1196 verbunden. Der Knotenpunkt 1196 ist direkt mit einer
stromführenden Elektrode und mit der Gate-Elektrode eines Abschnürungs-Transistors 1197 verbunden, dessen gegenüberliegende
stromführende Elektrode direkt mit der +5 'Volt-Potentialquelle verbunden ist. Der Knotenpunkt 1196 dient als ein Ausgangsknotenpunkt,
der mit der Gate-Elektrode eines Transistors 1198 verbunden ist und über die Leitung 1199 zu einer
stromführenden Elektrode eines Transistors 2000, der nachfolgend beschrieben wird, ausgegeben wird. Der Transistor 1198
ist mit einer stromführenden Elektrode über die gemeinsame Erdungsleitung 114-8 mit Masse und mit seiner gegenüberliegenden
stromführenden Elektrode mit dem Ausgangs-Rückkopplungs-Knotenpunkt 2001 verbunden.
909836/0694
Der Knotenpunkt 2001 ist mit einer stromführenden Elektrode und mit der Gate-Elektrode eines Abschnürungs-Transistors
2002 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit der +5 Volt-Potentialquelle verbunden ist.
Der Rückkopplungs-Knotenpunkt 2001 ist über eine Leitung 2005 mit der einen stromführenden Elektrode eines Rückkopplungs-Transistors
oder (Strom-)Weg-Transistors 1195 verbunden, dessen gegenüberliegende stromführende Elektrode über die Leitung
2004 mit der Gate-Elektrode des Transistors 1194- und mit der
stromführenden Elektrode des Ausganges des Durchlass-Transistors 1193 verbunden, wie oben beschrieben. Die Gate-Elektrode
des Transistors 1195 ist so verbunden, dass sie die ersten
Taktphasen-Signale EL empfängt, so dass jedesmal wenn das erste Taktphasen-Signal E1 auf hohem Pegel ist«, der Transistor
1190 leitet, um das Signal von dem Knotenpunkt 2001 zurück zu
der Gate-Elektrode des Transistors 1194 zu liefern und wenn die erste Taktphase ILj auf niedrigem Pegel ist, so wirkt die
Kombination der Transistoren 1198, 2002 und 1195,als Abtast-
und Halte-Schaltkreis, um den Ausgang an dem Knotenpunkt 2001
bis zur nächsten Abtastzeit zu halten»
Die Kombination der Transistoren 1194,, 11979 1198., 2002 und
des Rückkopplungs-Transistors 1195 arbeitet als Verriegelungs-Schaltkreis in der folgenden Weise«, Ist das Signal an dem Knotenpunkt
1191 auf hohem Pegel, wenn Hp auf hohen Pegel geht,
so leitet der Transistor 1195$ was einen hohen Pegel an der
Gate-Elektrode des Transistors 1194 erscheinen lässt. Ein hoher
Pegel an der Gate-Elektrode des Transistors 1194 veranlasst
diesen zu leiten, um den Knotenpunkt 1196 und die Gate-Elektrode
des Transistors 1198 auf Masse zu ziehen» Wenn die
Gate-Elektrode des Transistors 1198 auf niedrigem Pegel gehalten
wird, so leitet der Abschnürungs-Transistors 2002 und veranlasst, dass der Knotenpunkt 2001 auf hohen Pegel geht» Polg~
lieh wird, wenn die Taktphase IL^ auf niedrigen Pegel geht, um
den leitenden Zustand des Transistors 1195 zu beenden, der
909836/0634
Verriegelungseffekt erreicht, da, wenn Hp auf niedrigen Pegel
geht, E1 auf hohen Pegel geht, was den Rückkopplungs-Transistor
1195 leitend werden lässt, um den hohen Pegel von dem Ausgangsknotenpunkt
2001 durchzulassen, zurück über die Leitung 2OO3, den leitenden Transistor 1195 und die Leitung 2004-, so
dass der hohe Pegel an der Gate-Elektrode des Transistors 1194-bleibt,
um den Knotenpunkt 1196 auf niedrigem Pegel zu halten, wie oben beschrieben. In ähnlicher Weise wird, wenn der Ausgangsknotenpunkt
1191 anfänglich auf niedrigem Pegel ist, der
Transistor 1194- in den nicht-leitenden Zustand gebracht, wenn Ho auf hohem Pegel ist, was dazu führt, dass der Abschnürungs-Transistor
1197 leitend wird und den Knotenpunkt 1196 auf hohen Pegel zieht. Der hohe Pegel an dem Knotenpunkt 1196
wird bewirken, dass der Transistor 1198 leitend wird und den Ausgangsknotenpunkt 2001 auf niedrigen Pegel zieht, so dass,
wenn H^ auf niedrigen Pegel geht und H,, auf hohen Pegel geht,
der niedrige Pegel von dem Knotenpunkt 2001 an der Gate-Elektrode des Transistors 1194· erscheinen wird, um den Knotenpunkt
1196 auf hohen Pegel zu halten, um den oben beschriebenen verriegelten
Zustand sicherzustellen.
Der Ausgangsknotenpunkt 1196 ist über die Leitung 1199 mit der
Gate-Elektrode des Transistors 2000, der oben beschrieben wurde, verbunden, der einen Eingang einer Flip-Flop-Stufe bildet,
wie nachfolgend beschrieben. Eine stromführende Elektrode des Transistors 2000 ist mit einer stromführenden Elektrode eines
Transistors 2005 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit Masse verbunden ist. Die andere
stromführende Elektrode des Transistors 2000 ist mit einem Knotenpunkt 2006 verbunden. Der Knotenpunkt 2006 ist mit einer
stromführenden Elektrode und der Gate-Elektrode eines Abschnürungs-Transistors 2007 verbunden, dessen gegenüberliegende
stromführende Elektrode direkt mit der +5 Volt-Potentialquelle verbunden ist, während der Knotenpunkt 2006 weiterhin
mit einer stromführenden Elektrode eines Transistors 2.008 und
09836/0694
— ο οι
mit der Gate-Elektrode eines Transistors 2009 verbunden ist. Die gegenüberliegende stromführende Elektrode des Transistors
2008 ist direkt mit Masse verbunden, während die Gate-Elektrode des Transistors 2008 und eine stromführende Elektrode des Transistors
2009 gemeinsam mit einem Knotenpunkt 2.010 verbunden ist. Der Knotenpunkt 2010 ist gemeinsam mit einer stromführenden
Elektrode und mit der Gate-Elektrode eines Abschnürungs-Transistors
2011 verbunden, dessen gegenüberliegende stromführende Elektrode mit der +5 Volt-Potentialquelle verbunden ist. Der
Knotenpunkt 2010 ist weiterhin mit einer stromführenden Elektrode eines Transistors 1181 verbunden, der als weiterer Eingang
für die Flip-Flop-Schaltung dient und der mit seiner Gate-Elektrode mit der Leitung 1180 und dem Knotenpunkt 1178
verbunden ist, wie oben beschrieben. Die zweite stromführende Elektrode des Transistors 1181 und des Transistors 2009 sind
gemeinsam mit" Masse verbunden.
Die Kombination der Transistoren 2000, 2.005, 2007, 2008, 2.011,
2009 und 1181 bildet ein herkömmliches Flip-Flop, das in den
Rücksetz-Zustand kommt, wenn die Kondensatoren 1147 und 1151
anfänglich entladen sind und dann in den gesetzten Zustand schaltet, wenn die Kondensatoren 1147 und 1151 aufgeladen werden,
wobei dieses Flip-Flop nur dann erneut zurückgesetzt wird, wenn die Ladung an den Kondensatoren 1147 und II5I einen vorbestimmten
Schwellwert erreicht hat.
Im folgenden wird die Arbeitsweise der aus den Transistoren 2000, 2005, 2007, 2008, 2009, 2011 und 1181 bestehenden Flip-Flop-Stufe
in Verbindung mit der oben beschriebenen Flip-Flop-Stufe, deren Inverter-Ausgangsstufe und dem Ausgangsregelungs-Schaltkreis
beschrieben. Das Ausgangs-Flip-Flop kann so angesehen werden, als werde sein nicht-invertierter oder Q-Ausgang
von dem Knotenpunkt 2006 und sein invertierter Ausgang Q von dem Knotenpunkt 2010 abgegriffen. Das Flip-Flop ist so konstruiert,
dass, wenn die Leistung anfänglich eingeschaltet
909836/0694
wird, es in den Rücksetz-Zustand kommt, während die Kondensatoren 114-7 und 1151 anfänglich entladen sind oder zumindest
noch nicht geladen sind. Wenn das lusgangs-Flip-Flop anfänglich
betätigt wird, so ist folglich der Q-Ausgang an dem Knotenpunkt 2006 anfänglich auf niedrigem Pegel, während der Q-Ausgang
an dem Knotenpunkt 201 ο anfänglich auf hohem Pegel ist. Der anfänglich hohe Pegel an dem Knotenpunkt 2010 ist nur von
momentaner Dauer und wird durch die Schaltkreis-Werte errichtet, die anfänglich sicherstellen, dass das Signal an der
Gate-Elektrode des Transistors 2009, d.h. der Q-Ausgang von dem Knotenpunkt 2006, anfänglich auf niedrigem Pegel ist. Ist
an der Gate-Elektrode des Transistors 2009 anfänglich ein niedriger Pegel vorhanden, so ist dieser Transistor nichtleitend
und da der Ausgangsknotenpunkt II78 des Inverters, der
aus den Transistoren 1177 und 1173 besteht, ebenfalls anfänglich auf niedrigem Pegel ist und dort bleibt, bis die Spannungsversorgung
anfängt zu steigen, was den Abschnürungs-Transistor 1177 dazu bringt, leitend zu werden, wie oben beschrieben,
so wird folglich die Gate-Elektrode des Transistors 1181 ebenfalls so gesetzt, dass sie anfänglich auf niedrigem Pegel
ist. Ist das Signal an der Gate-Elektrode des Transistors 1181 anfänglich auf niedrigem Pegel, so ist der Transistor
1181 anfänglich in dem nicht-leitenden Zustand, was ermöglicht, dass der Q-Ausgangsknotenpunkt 2010 anfängt auf hohen Pegel zu
gehen, wenn die Energie-Versorgung aufgrund der Anwesenheit des Abschnürungs-Transistors 2011 eingeschaltet wird.
Unmittelbar nachdem die Energie-Versorgung bzw. Leistung vorhanden
ist, geht der Ausgangsknotenpunkt 1178 von dem aus den
Transistoren 1178 und 1173 bestehenden Inverter auf hohen
Pegel, was die Transistoren 1179 und 1181 leitend macht. Das Leiten des Transistors 1179 schafft einen Entladungsweg für
die Kondensatoren 114-7 und II5I und der niedrige Pegel von dem
Knotenpunkt 1183 wird zurück zu der Gate-Elektrode des Transistors 1159 geleitet, um das NOR-Gatter, das aus den Transistoren
1158, 1159· und 1156 besteht, in Bereitschaft zu setzen,
9098 3 6/0694
das noch keinen hohen Ausgang erzeugen kann, da das Signal an
dem Schwellwert-Eingangsknotenpunkt 1154- noch nicht einen Wert
erreicht hat, der den Transistor 1156 in einen leitenden Zustand
schaltet. Der hohe Pegel an der Gate-Elektrodes Transistors
1181 lässt diesen leitend werden, um den Q-Ausgangsknotenpunkt 2010 zu erden und das Flip-Flop zu setzen. Das
Flip-Flop wird gesetzt, da, wenn die Kondensatoren 1147 und
1151 entladen sind, der Knotenpunkt II9I auf hohen Pegel geht,
was veranlasst, dass der Knotenpunkt II96 auf anfänglich niedrigen
Pegel geht und dieser niedrige Pegel wird über die Leitung 1199 zu der Gate-Elektrode des Transistors 2000 geleitet,
um diesen nicht-leitend zu machen. Wenn das Signal an der Gate-Elektrode des Transistors 1181 auf hohen Pegel geht, um
diesen leitend zu machen und den Knotenpunkt 2010 auf Masse zu ziehen, so wird die Gate-Elektrode des Transistors 2008
ebenfalls auf niedrigen Pegel gezogen, was erlaubt, dass der Knotenpunkt 2006 auf hohen Pegel geht, aufgrund des Leitens
des Abschnürungs-Transistors 2009s was veranlasst, dass das
Ausgangs-Flip-Flop in den gesetzten Zustand eintritt.
Wenn die Spannung an dem Knotenpunkt 1154 ansteigt, so wird
sie einen ersten Punkt erreichen, an dem der Transistor 1155 in einen leitenden Zustand geschaltet wirda was den Knotenpunkt
1160 und die Gate-Elektrode des Transistors 1162 auf niedrigen Pegel zieht. Ist die Gate-Elektrode des Transistors
1162 auf niedrigem Pegel, so wird das Flip-Flop, das aus den kreuzweise verbundenen NOR-Gattern besteht, zum Rücksetzen
vorbereitet. Kurz danach erreicht die Spannung an dem Knotenpunkt 1154 den geforderten Schwellwert-Pegel, um den Transistor
1156 in einen leitenden Zustand zu schalten und da die Kondensatoren 1147 und 115I entladen sind, ist der Knotenpunkt
1183 auf niedrigem Pegel. Sind an beiden Eingängen des NOR-Gatters,
das aus den Transistoren 1158, II59 und 1156 besteht,
niedrige Pegel vorhanden und ist der Transistor 1156 leitend gemacht, so geht der Ausgangsknotenpunkt 1174 auf hohen Pegel,
was veranlasst, dass der Transistor 1168 des kreuzweise ver-
909836/0634
bundenen NOR-Gatter-Flip-Flops leitend wird und das Flip-Flop
zurücksetzt, was bewirkt, dass der Knotenpunkt 1166 auf hohen Pegel geht. Der hohe Pegel an dem Knotenpunkt 1166 wird der
Gate-Elektrode des Transistors 1173 zugeführt, der den Inverter-Ausgangsknotenpunkt
1178 auf niedrigen Pegel gehen lässt. Der niedrige Pegel an dem Knotenpunkt 1178 wird der Gate-Elektrode
des Transistors 1179 zugeführt, was diesen in nichtleitenden Zustand bringt und ermöglicht, dass der Knotenpunkt
1183 auf hohen Pegel geht, wenn die Kondensatoren 1147 und
1151 durch den Abschnürungs-Transistor 1182 hindurch geladen
werden. Gleichzeitig wird der niedrige Pegel von dem Knotenpunkt 1148 zu der Gate-Elektrode des Transistors 1180 zurückgeleitet,
um so das Ausgangs -Flip-Plop vorzubereiten, zu ei*-
nem späteren Zeitpunkt zurückgesetzt zu werden, wie nachfolgend beschrieben.
Wenn die Ladung an den Kondensatoren 1147 und 1151 einen vorbestimmten
Schwellwert erreicht hat, so wird der Transistor
1184 leitend, was den Knotenpunkt 1185 auf hohen Pegel gehen lässt. Ein hoher Pegel an dem Knotenpunkt 1185 bewirkt, dass
der Transistor 1187 leitend wird, um den Knotenpunkt 1188 auf hohen Pegel gehen zu lassen. Ein hoher Pegel an dem Knotenpunkt
1188 macht den Transistor 1190 leitend und zieht den
Knotenpunkt 1191 auf Masse. Folglich wird, wenn die Taktphase
H2 auf hohen Pegel geht, der obige niedrige Pegel der Gate-Elektrode
des Transistors 1194 zugeführt und dort durch die Wirkung des Rückkopplungs-Transistors 1195 verriegelt, wie
oben beschrieben, um den Knotenpunkt 1196 auf hohen Pegel gehen zu lassen. Der hohe Pegel an dem Knotenpunkt 1196 bewirkt,
dass der Transistor 1198 leitet, so dass der Rückkopplungs-Knotenpunkt 2001 auf niedrigen Pegel geht, um die Verriegelung
aufrechtzuerhalten, während der hohe Pegel von dem Knotenpunkt 1196 über die Leitung 1199 zu der Gate-Elektrode des Transistors
2000zurückgeführt wird, um diesen leitend zu machen. Bei
der nächsten hohen R1 -Taktphase wird der Knotenpunkt 2006 auf
Masse gezogen, was bewirkt, dass der Q-Ausgang und das Signal
909836/0694
an der Gate-Elektrode des Transistors 2009 auf niedrigen Pegel geht, da das Signal an der Gate-Elektrode des Transistors 1181
noch auf niedrigem Pegel ist. Damit leitet der Abschnürungs-Transistor
2001, um den Q-Ausgangsknotenpunkt 2010 zu veranlassen,
erneut auf hohen Pegel zu gehen, so dass das Ausgangs-Flip-Flop
in den Rücksetz-Zustand zurückkehrt, wie oben beschrieben.
Der Q-Ausgangsknotenpunkt 2010 des aus den Transistoren 2000,
2005, 2007, 2008, 2009, 2010 und 1181 bestehenden Ausgangs-]?lip-]?lops
ist weiterhin direkt mit einer stromführenden Elektrode
eines Durchlass-Transistors 2012 verbunden, dessen gegenüberliegende stromführende Elektrode mit der Gate-Elektrode
eines Transistors 2013 verbunden ist. Die Gate-Elektrode des
Durchlass-Transistors .2012 ist zum Empfang des zweiten Haupt-Taktphasen-Signales
Hp verschaltet, so dass jedesmal, wenn Hp
auf hohen Pegel geht, der Q-Ausgang des Flip-Flops abgetastet und zu der Gate-Elektrode des Transistors 2015 geleitet wird.
Eine stromführende Elektrode des Transistors 2013 ist direkt
mit Masse verbunden, während die andere stromführende Elektrode mit einem Knotenpunkt 2014 verbunden ist. Der Knotenpunkt 2014
ist gemeinsam mit einer stromführenden Elektrode und mit einer Gate-Elektrode eines Abschnürungs-Transistors 2015 verbunden,
dessen gegenüberliegende stromführende Elektrode mit einer +5 Volt-Potentialquelle verbunden ist. Der Ausgangsknotenpunkt
2014 ist verbunden: (1) mit der Gate-Elektrode eines Transistors 2016; (2) mit der Gate-Elektrode eines zweiten Transistors
2017; und (3) mit der Gate-Elektrode eines dritten Abschnürungs-Transistors 2018. Der Transistor 2016 ist mit einer
stromführenden Elektrode mit M.asse und mit der gegenüberliegenden
stromführenden Elektrode mit einem Knotenpunkt 2019 verbunden .
Der Knotenpunkt 2019 ist gemeinsam mit einer stromführenden
909836/0694
Elektrode und mit der Gate-Elektrode eines weiteren Abschnüimgs-Transistors
2020 verbunden, dessen gegenüberliegende stromführende Elektrode mit der +5 Volt-Potentialquelle verbunden
ist. Der Knotenpunkt 2019 ist weiterhin mit der Gate-Elektrode eines weiteren Abschnürungs-Transistors 2021 und mit der
Gate-Elektrode eines Transistors 2022 verbunden. Eine stromführende Elektrode des Transistors 2021 ist mit der +5 Volt-Potentialquelle
verbunden, während die endere stromführende Elektrode mit dem Knotenpunkt 2023 verbunden ist. Der Knotenpunkt 2023 ist mit einer stromführenden Elektrode des Transistors
2017 verbunden, dessen andere stromführende Elektrode mit Masse verbunden ist. In ähnlicher Weise ist eine stromführende
Elektrode des Transistors 2022 mit der +5 Volt-Potentialquelle verbunden und die andere stromführende Elektrode mit dem
Knotenpunkt 2023 verbunden. Der Knotenpunkt 2023 wird dazu verwendet, das Leistungseinschalt-Rücksetz-Signal ν zu der Gate-Elektrode
des Transistors 2024- zu liefern und um das Signal ν über die Leitung 2025 auszugeben, zur Verwendung als ein Eingang
für den Zwischenspeicher-Schaltkreis des Blocks 114-3 der Fig. 5-A, wie oben beschrieben wurde.
Weiterhin ist, wie oben beschrieben, der Knotenpunkt 2014- gemeinsam
mit der Gate-Elektrode der Transistoren 2016, 2017 und 2018 verbunden. Eine stromführende Elektrode des Abschnürungs-Transistors
2018 ist mit der +5 Volt-Potentialquelle verbunden, während seine andere stromführende Elektrode mit dem Schaltkreis-Ausgangsknotenpunkt
2026 verbunden ist. Der Knotenpunkt 2026 ist mit einer stromführenden Elektrode des Transistors
2024- verbunden, dessen gegenüberliegende stromführende Elektrode mit ]«asse verbunden ist. Der Ausgangsknotenpunkt 2026 wird dazu verwendet,
ein Leistungseinschalt-Rücksetz-Signal Vo über die
Leitung 2027 auszugeben. Der Knotenpunkt 2026 ist weiterhin mit dem Eingang eines Inverters 2028 verbunden, dessen Ausgang
dazu verwendet wird, das Leistungseinschalt-Rücksetz-Signal V^" über die Leitung 2029 auszugeben.
909836/0694
290733Q
Das Leistungseinschalt-Rücksetz-Signal ?p ist ein Signal, das
anfänglich auf niedrigem Pegel sein kann, das jedoch unverzüglich auf hohen Pegel geht, wenn die Kondensatoren 114-7 und
1151 entladen worden sind, und das Flip-Flop, das aus den
kreuzweise gekoppelten NOR-Gattern, die aus den Transistoren
1162, 1163, 1165, 1167, 1168 und 1169-bestehen, zurückgesetzt
worden ist, um die Kondensatoren in die Lage zu versetzen, mit dem Aufladen zu beginnen. Das Leistungseinschalt-Rücksetz-Signal
Vp bleibt auf hohem Pegel, bis die Kondensatoren ihre vorbestimmte
Ladung erreicht haben, wobei zu diesem Zeitpunkt der Ausgang der Verriegelung ein Rücksetzen des Ausgangs-Flip-Flops
bewirkte das aus den Transistoren 2000, 2005, 2007, 2008, 2009,
2011 und 1181 besteht, das wiederum bewirkt, dass das Leistungseinschalt-Rücksetz-Signal
V2 8uf niedrigen Pegel geht und auf niedrigem Pegel bleibt, solange die Leistung eingeschaltet
bleibt.
Das Leistungseinschalt-Rücksetz-Signal V2" ist selbstverständlich
das inverse Signal des Signales Vp. Weiterhin ist das
Leistuhgseinschalt-Rücksetz-Signal v, das über die Leitung 2025
zu dem Zwischenspeicher-Schaltkreis des Blocks 1143 der Fig. 5A ausgegeben wird, für alle praktischen Zwecke das Signal vT
und alle von dem Schaltkreis der Fig. 5-&1 ausgegebenen Leistungseinschalt-Rücksetz-Signale,
d«,h„ V2 „ 5p un<^ v sin^ richtig
geformte digitale Impulse mit scharfen Vorder- und Rückflanken,
die mit der Haupttaktphase Hp synchronisiert sind, da
der ^-Ausgang der Flip—Flop-Ausgangsstufe der Gegentakt-Verstärker-Ausgangsstufe,
die aus den Transistoren 2013, 2015j 2016, 2017, 2018, 2020, 2021, 2022 und 2024 besteht, über den
Durchlass-Transistor 2012 nur dann zugeführt wird, wenn die Taktphase H2 auf hohem Pegel ist» wie im Stand der Technik bekannt.
Die oben beschriebenen Gegentaktausgangsstufen dienen als Pufferverstärker zum Ausgeben der Leistungseinschalt-Riicksetz-Signele
V2, V2" und v, wie im Stand der Technik bekannt
, und liefern Signale mit richtiger Polarität«, die oben
90983670694 -
beschrieben wurden, mit ausreichender Leistung, um die verschiedenen
Schaltkreis-Komponenten, die zurückgesetzt werden müssen, zu treiben, wie herkömmlich bekannt.
5.3 Zwischenspeicher-Logik
Der Zwischenspeicher-Logik-Schaltkreis des Blocks 114-3 der
Fig. 5-A wird im folgenden unter Bezugnahme auf das schematische
Schaltbild der Fig. 5-A2 beschrieben. Der Zweck des Zwischenspeicher-Logik-Schaltkreises
der Fig. 5-A2 besteht darin, das Leistungseinschalt-Rücksetz-Signal ν von dem Ausgang des
Leistungseinschalt-Rücksetz-Generator-Schaltkreises der Fig.
5A1 weiterhin zu verstärken und weitere Pegelverschiebungen
und Signalformungen durchzuführen, um extrem scharfe Flanken
bei dem Rücksetzimpuls sicherzustellen, wobei die Vorder- und Rückflanken mit dem Haupttakt synchronisiert sind, um zur
Inbetriebsetzung der verschiedenen Schaltkreise des Mikroprozessor-Systems der Fig. 5 und des Binär-Dekodier-Schaltkreises
der Fig. 6, der nachfolgend beschrieben wird, verwendet zu werden.
Das Leistungseinschalt-Rücksetz-Signal ν wird von dem Ausgang
des Schaltkreises der Fig. 5A1 über die Leitung 2025 zu der
Gate-Elektrode des Transistors 2030 geleitet, dessen eine stromführende Elektrode mit einer gemeinsamen +5 Volt-Potentialquelle
und dessen andere stromführende Elektrode mit einem Knotenpunkt 2031 verbunden ist. Der Knotenpunkt 2031 ist gemeinsam
mit der Gate-Elektrode und einer stromführenden Elektrode eines Transistors 2032 verbunden, dessen gegenüberliegende
stromführende Elektrode über eine gemeinsame Erdungsleitung
2033 mit Masse verbunden ist. Die Kombination der Transistoren
2030 und 2032 bildet die erste Stufe eines Zwischenspeicher-Logik-Schaltkreises
der Fig. 5-A2» die wie folgt arbeitet.
Das Leistungseinschalt-Rücksetz-Signal ν kann, wie oben erläutert,
momentan auf hohem Pegel sein, geht jedoch dann auf
909836/0694
niedrigen Pegel, wenn der Eingang des kreuzweise verbundenen NOR-Gatter-Flip-Flop-Schaltkreises zurückgesetzt wird, um eine
Aufladung der Kondensatoren zu erlauben und es bleibt auf niedrigem Pegel, bis die Ladung an den Kondensatoren 1147 und 1151
des Schaltkreises der Fig. 5-&1 einen vorbestimmten Pegel erreicht,
wobei zu diesem Zeitpunkt der Ausgang des Verriegelungs-Schaltkreises der Fig. 5-A1 auf hohen Pegel geht, um das Ausgangs-Flip-Flop
zurückzusetzen und um zu veranlassen, dass das Signal ν erneut auf hohen Pegel geht. Das Signal ν wird über
die Leitung 2025 von dem Knotenpunkt 2023 des Schaltkreises der
Fig. 5A1 zugeführt und der Knotenpunkt 2023 kann momentan auf hohem Pegel sein, jedoch sobald der Ausgang des Flip-Flop-Schaltkreises
gesetzt wird, was bewirkt, dass der Q-Ausgang auf niedrigen Pegel geht, wird der Knotenpunkt 2014 mit der
Leistungszufuhr ansteigen, wenn dieser ausreichend hoch ist,
um den Transistor 2017 leitend zu machen, wobei.-das Signal ν
mit dem Knotenpunkt 2023 auf niedrigen Pegel geht und auf niedrigem Pegel bleibt, bis das Ausgangs-Flip-Flop durch einen
hohen Pegel an dem Verrxegelungsausgang der den Q-Ausgang, d.h. den Knotenpunkt 2010 veranlasst, auf hohen Pegel zu gehen,
zurückgesetzt wird, so dass, wenn die Taktphase Ho auf hohen
Pegel geht, der Transistor 2013 den Knotenpunkt 2014 auf Masse
zieht und den Transistor 2017 abschaltet, um zu ermöglichen, dass die Spannung an dem Knotenpunkt 2023 sich aufbaut, bis
das Signal ν wieder auf einen hohen Zustand gebracht ist. Folglich bleibt das Signal ν während des Aufladens der Kondensatoren
1147 und 1151 auf niedrigem Pegel und geht dann auf
hohen Pegel kurz nachdem der Ausgang des Flip-Flops des Schaltkreises 5A1 zurückgesetzt wird, wie oben beschrieben.
Das Leiten des Transistors 2013 wirkt als spannungsgesteuerter Widerstand und folgt dem Eingangssignal ν in dessen Aufbau, um
einen Schwellwert verschoben. Der Knotenpunkt 2031 steigt in seinem Potential an, bis er um eine Schwelle von der +5 Volt-Potentialquelle
entfernt ist, wobei zu diesem Zeitpunkt der
809836/0S94
Transistor 2013 voll leitend gemacht ist und der Transistor 2032 nicht-leitend. Wenn der Transistor 2013 leitend ist, so
wird der hohe Pegel von dem Knotenpunkt 2031 direkt zu der Gate-Elektrode eines zweiten Stufentransistors 2034- geleitet,
um diesen leitend zu machen.
Der Transistor 2034· ist mit einer stromführenden Elektrode über
die Erdungsleitung 2033 mit Masse und mit seiner gegenüberliegenden
stromführenden Elektrode mit einem Inverter-Ausgangsknotenpunkt 2035 verbunden. Der Inverter-Ausgangsknotenpunkt
2035 ist gemeinsam mit der Gate-Elektrode und einer stromführenden
Elektrode eines Abschnürungs-Transistors 2036 verbunden^
dessen gegenüberliegende stromführende Elektrode gemeinsam mit der +5 Volt-Potentialquelle verbunden ist. Die aus den Transistoren
2034- und 2035 bestehende zweite Stufe bildet einen herkömmlichen
Inverter und der Ausgangsknotenpunkt 2035 ist anfänglich auf hohem Pegel, da der niedrige Pegel an dem Knotenpunkt
2031 den Transistor 2034· nicht-leitend macht und der
Abschnürungs-Transistor 2036 normalerweise leitend ist, um die
+5 Volt-Potentialquelle mit dem Inverter-Ausgangsknotenpunkt 2035 zu verbinden.
Sobald die von dem Knotenpunkt 2031 errichtete Schwelle erreicht ist, wird der Transistor 2034- leitend, um den Inverter-Ausgangsknotenpunkt
2035 auf Masse zu·.ziehen, was bewirkt, dass
der Inverter-Ausgang auf niedrigen Pegel geht, wie herkömmlich bekannt. Der Transistor 2034· schaltet sehr langsam ein, da dessen
Gate-Elektrode dem Spannungsanstieg an dem Knotenpunkt 2031 folgt und sobald die Spannung an dem Knotenpunkt 2031 auf
ungefähr einen Schwellwert oberhalb Masse ansteigt, wird der Transistor 2034· dann in den voll leitenden Zustand schalten,
um den Knotenpunkt 2035 auf niedrigen Pegel zu ziehen. Während die Schaltwirkung an dem Inverter-Ausgangsknotenpunkt 2035 relativ
langsam ist, ist sie wesentlich schneller als der Übergang, der an dem v-Signaleingang erscheint. Die erste, aus den
909836/0694
2907330
Transistoren 2030 und 2032 bestehende Stufe bildet einen Pegelschiebe-Schaltkreis,
der einen Schwellwert an dem Knotenpunkt 2031 über einen Spannungsteilereffekt errichtet, wie oben beschrieben,
da die Transistoren 2030 und 2032 als spannungsgesteuerte Widerstände arbeiten, so dass der Ausgangstreiberstrom
an dem Knotenpunkt 2031 dazu verwendet wird, die aus den
Transistoren 2034 und 2036 bestehende Inverterstufe zu treiben,
wie oben beschrieben.
Die dritte Stufe des Zwischenspeicher-Logik-Schaltkreises der Fig. 5A2 arbeitet als Kaskaden-Puffer-Verstärker-Stufe, um den
Inverterausgang zu verstärken und um ausreichende Eingangstreiberströme für die nächste Inverterstufe zu liefern, wie
nachfolgend beschrieben. Der Ausgang der aus den Transistoren 2 03^ und 2036 bestehenden zweiten Stufe wird von einem Knotenpunkt
2035 abgegriffen und direkt mit den Gate-Elektroden von
in Kaskade geschalteten Transistoren 2037 und 2038 verbunden. Eine stromführende Elektrode des Transistors 2037 ist über die
Erdungsleitung 2033 mit Messe und seine gegenüberliegende
stromführende Elektrode ist mit einem Knotenpunkt 2039 verunden. Der Knotenpunkt 2039 ist mit einer stromführenden Elektrode
eines Verstärkungs-Steuer-Transistors 2040 und gleichzeitig
mit der Gate-Elektrode eines Transistors 2041 verbunden.
Die gegenüberliegende stromführende Elektrode des Verstärkungs-Steuer-Transistors
2040 ist mit der gemeinsamen +5 Volt-Potentialquelle verbunden.
Eine stromführende Elektrode des zweiten in Kaskade geschalteten Transistors 2038 ist über die gemeinsame Erdungsleitung
2033 mit Masse verbunden, während die gegenüberliegende stromführende
Elektrode mit einem Ausgangsknotenpunkt 2.042 verbunden ist. Der Knotenpunkt 2042 ist mit einer stromführenden
Elektrode eines Transistors 2041 verbunden, dessen gegenüberliegende
stromführende Elektrode mit der +5 Volt-Potentialquelle verbunden ist. Die Transistoren 2040 und 2041 sind Ab-
809836/0694
schnürungs-Transistoren, während die Transistoren 2037 un<i 2038
normale Anfachungstransistoren sind.
Der Knotenpunkt 204-2 ist direkt mit einem Ausgangsknotenpunkt
204-3 verbunden und der Knotenpunkt 204-3 ist mit der Gate-Elektrode
eines Transistors 2044- der nächsten Inverterstufe des Zwischenspeicher-Logik-Schaltkreises der Pig. 5A verbunden,
jedoch ist der Ausgangsknotenpunkt 2Ö4-3 ebenfalls mit der Gate-Elektrode
des Verstärkungs-Steuer-Transistors 204-0 über eine Eückkopplungsleitung 204-5 verbunden.
Da der Inverter-Ausgangsknotenpunkt 2035 der zweiten Stufe des
Zwischenspeicher-Logik-Schaltkreises der Fig. 5-A2 anfänglich
auf hohem Pegel ist, sind die Transistoren 2037 und 2038 anfänglich leitend und ziehen die Knotenpunkte 2039» 204-2 und
204-3 auf Masse, so dass der Eingang der nächsten Inverterstufe, der von dem Ausgangsknotenpunkt 204-3 zu der Ga te-Elektrode des
Transistors 2044- geliefert wird, anfänglich auf niedrigem Pegel
ist, so dass die aus den Transistoren 2037, 2038, 204-0 und 2041 bestehende Verstärkerstufe eine Inversion enthält.
Zusätzlich zu dem Merkmal der Inversion schafft die Zwischenspeicherstufe
eine wesentlich vergrösserte Verstärkung aufgrund der positiven Rückkopplung von dem Knotenpunkt 204-3 zu der
Gate-Elektrode des Transistors 204Ό über die Leitung 204-5, wie
herkömmlich bekannt. Der Verstärkerausgang an dem Knotenpunkt 204-3 ist normalerweise und anfänglich auf Massepotential gezogen.
Wenn der Ausgang der zweiten Inverterstufe auf niedrigen Pegel geht, so schalten die in der Kaskade niedriger liegenden
Transistoren langsam ab und lassen den Ausgang an dem Knotenpunkt 204-3 ansteigen. Die über die Leitung 204-5 zugeführte
Rückkopplung vergrössert die Leitfähigkeit des Abschnürungs-Transistors 204-0, was bewirkt, dass er schneller leitend wird.
Das schneller Leitendweraen des Transistors 204-0 bewirkt, dass
der Knotenpunkt 2039 schneller auf hohen Pegel geht, wobei
909836/0694
dieser seinerseits die Gate-Elektrode des Transistors 204-1 treibt«, ihn schneller einzuschalten wodurch der Ausgangsknotenpunkt
2043 schneller anwächst als der Inverter-Ausgang
2035. Folglich ist das Signal an dem Ausgangsknotenpunkt 2043 anfänglich auf niedrigem Pegel und wächst dann sehr schnell an,
wenn der Ausgang der zweiten Inverterstufe, die aus Transistoren
2034 und 2036 besteht, auf das Erreichen des Schwellwertpegels
anspricht, der an dem Knotenpunkt 2031 errichtet ist,
um den Imrerterausgangsknotenpunkt 2035 zu veranlassen, auf
niedrigen Pegel zu gehen»
Die vierte Stufe des Zwischenspeicher-Logik-Schaltkreises der
]?ig„ 5-A2 ist eine zweite Inverterstufe, die aus Transistoren
2044 und 2046 besteht«, Der Transistor 2044 ist mit einer stromführenden
Elektrode über die gemeinsame Erdungsleitung 2033 mit Masse verbunden und mit seiner gegenüberliegenden stromführenden
Elektrode mit einem Inverter-Ausgangsknotenpunkt 2047. Der Inverter-Ausgangsknotenpunkt 2047 ist gemeinsam mit
der Gate-Elektrode und mit einer stromführenden Elektrode eines Abschnürungs-Transistors 2046 verbunden9 dessen gegenüberliegende
stromführende Elektrode mit der gemeinsamen +5 Volt-Potentialquelle
verbunden isto Folglich ist der Ausgangsknotenpunkt 2047 anfänglich auf hohem Pegel9 da der Invertereingang,
der von dem Knotenpunkt 2043 abgegriffen wird9 anfänglich auf
niedrigem Pegel ist und dann sehr schnell auf hohen Pegel geht9
wenn das Inverter-Eingangssignal von dem Knotenpunkt 2043 auf
hohen Pegel geht9 wie oben beschrieben«,
Der Ausgang aus der Inverterstufe9 die aus den Transistoren
2044 und 2046 besteht, wird von dem Knotenpunkt 2047 abgegriffen und über eine Leitung 2048 einer stromführenden Elektrode
eines Durchlass-Transistors 2049 zugeführt, dessen gegenüberliegende
stromführende Elektrode mit einem Knotenpunkt 2050 verbunden ist« Da der Haupttakt unmittelbar nach Anlegen der
Energie an das System losläuft„ wird die Haupttaktphase H* unmittelbar
an die Gate-Elektrode des Transistors 2049 und zu-
S0S836/Q6S4
sätzlich, an den ersten Taktphaseneingang C eines R/S-Takt—
Flip-Flops 2051 gelegt, das nachfolgend beschrieben wird. Wenn
die Taktphase E^ auf hohem Pegel ist, so tastet der Durchlass-Transistors
204-9 das Signal an dem Inverter-Ausgangsknotenpunkt
2047 über die Leitung 2048 ab und wenn das Signal H^ auf niedrigem
Pegel ist, so wirken der Inverter-Ausgangsknotenpunkt
204-7 und der Durchlass-Transistor 2049 als herkömmlicher Ab—
tast- und Halte-Schaltkreis.
Der Ausgang des Durchlass-Transistors 2049 wird einem Knotenpunkt 2050 zugeführt und der Knotenpunkt 2050 ist mit der Gate-Elektrode
eines Transistors 2052 verbunden, der Teil eines
Verriegelungs-Schaltkreises ist, der aus den Transistoren 2052, 2053, 2054 und 2055 besteht. Der Knotenpunkt 2050 ist
weiterhin über eine Leitung 2057 mit einer stromführenden
Elektrode eines verriegelnden Rückkopplungs-Transistors 2056 verbunden, dessen gegenüberliegende stromführende Elektrode
über eine Euckkopplungslextung 2058 mit dem Verriegelungs— Ausgangsknotenpunkt 2059 verbunden ist, während die Gate-Elektrode
des Transistors 2056 zum Empfang des Ho-Taktphasen-Signales
verbunden ist, für nachfolgend zu beschreibende Verwendung.
Eine stromführende Elektrode des Transistors 2052 ist über die gemeinsame Erdungsleitung 2033 mit Masse verbunden, während
seine gegenüberliegende stromführende Elektrode mit einem Inverter-Ausgangsknotenpunkt
2060 verbunden ist. Der Inverter™ Ausgangsknotenpunkt 2060 ist gemeinsam mit der Gate-Elektrode
und mit einer stromführenden Elektrode eines Abschnürungs-Transistors 2053 verbunden, dessen gegenüberliegende stromführende
Elektrode mit der +5 Volt-Potentialquelle verbunden ist. Gleichzeitig ist der Inverter-Ausgangsknotenpunkt 2060
direkt mit der Gate-Elektrode des Transistors 2055 verbunden, dessen eine stromführende Elektrode mit Masse über die gemeinsame
Erdungsleitung 2033 verbunden ist und dessen gegenüberliegende stromführende Elektrode mit dem zweiten Inverter—
909836/0694
Ausgangsknotenpunkt 2059 verbunden ist, der ebenfalls als Verriegelungs-Ausgangsknotenpunkt
dient=, Der Knotenpunkt 2059 ist gemeinsam mit der Gate-Elektrode und mit einer stromführenden
Elektrode eines zweiten Abschnürungs-Transistors 2054 verbunden,
dessen gegenüberliegende stromführende Elektrode mit der ge= meinsamen +5 Tolt-Potentialquelle, die oben beschrieben wurde9
verbunden ist«,
Im folgenden wird die Wirkungsweise des aus den Transistoren 2052, 2O539 2054, 2055 und 2056 bestehenden Verriegelungs-Schaltkreises
kurz beschrieben» Wie oben erläutert, ist das Signal an dem Ausgangsknotenpunkt 2047 <3.er aus den Transistoren
2044 und 2046 bestehenden zweiten Inverterstufe anfänglich auf
hohem Pegel und dieser hohe Pegel wird über die Leitung 2048 und den Durchlass-Transistor 2049 zu dem Inverter-Eingangskno·=
tenpunkt 2050 übertragen,, wenn das Taktphasen-Signal Ey, auf
hohen Pegel geht. Ein hoher Pegel an der Gate-Elektrode des Transistors 2052 wird diesen leitend machen9 um den Knotenpunkt
2060 auf Masse zu ziehen«, Ist der Knotenpunkt 2060 anfänglich
auf niedrigem Pegel, so wird der Transistors 2055 nicht-leitend gemacht, so dass der Abschnürungs-Transistors 2054 leitend
wird3 um zu veranlassen, dass der Ausgangsknotenpunkt 2059 anfänglich
auf hohem Pegel ist«, Dieser hohe Pegel wird jedesmal
dann, wenn das EUj-Signal auf hohen Pegel geht9 über die Sückkopplungsleitung
2058, den leitenden Durchlass-Transistor 2056 und die Rückkopplungsleitung 2057 zurückgeleitet9 um den Ein=
gangsknotenpunkt 2050 auf hohem Pegel zu halten9 und um den
Verriegelungseffekt zu erreichen9 wie herkömmlich bekannte
Der Zweck des Rückkopplungs-Durchlass-Transistors 2056 in dein
oben beschriebenen Verriegelungs-Schaltkreis liegt9 zusätzlich
zum Verriegeln des Eingangsknotenpunktes 2050 darin3 den
Schaltkreis zu schützen, für den PsIl9 dass der Durchlass«
Transistor 2049 den Ausgang des Inverters 20465 2044 während
einer Signalübergangsperiode abtastete Beispielsweise würde, '
wenn der Inverterausgang an dem Knotenpunkt 2047 in der Mitte
eines Überganges von hohem auf niedrigen Pegel wäre., ein halber
Logikpegel zu dein Eingangsknotenpunkt 2050 durchgelassen. Während dies eine ausreichende Ladung sein könnte, den Zustand
der ersten Inverterstufe des aus den Transistoren 2052 und 2055
bestehenden Flip-Flops zu ändern, kann es nicht genug sein, den Ausgangszustand des Inverters der,zweiten Stufe zu ändern, der
aus den Transistoren 2054- und 2055 besteht.
!Folglich bringt das Eückkopplungssignal von dem Ausgangsknotenpunkt
2059 über den Durchlass-Transistor 2056 den Eingangs-Khotenpunkt
2050 erneut auf seinen ursprünglichen Logikzustand und bringt' die aus den Transistoren 2052 und 2053 bestehende
erste Inverterstufe zurück in ihren ursprünglichen Zustand, um auf die nächste Abtastzeit ILj zu warten. Folglich wird bei der
nächsten Abtastzeit H^ der Inverter-Ausgangsknotenpunkt 204-7
seinen Übergang vervollständigt habens so dass das Leiten des
Durchlass-Transistors 2059 eine Abtastung von ausreichender Grosse zu der Gate-Elektrode des Transistors 2052 liefern wird,
um ein Schalten beider Inverterstufen sicherzustellen und ein
Setzen der Verriegelung, wie herkömmlich bekannt.
Der Ausgangsknotenpunkt 2059 der Verriegelungsstufe, die oben beschrieben wurde, ist mit einer stromführenden Elektrode eines
weiteren Durchlass-Transistors 2061 verbunden, deren gegenüberliegende
stromführende Elektrode mit einem Knotenpunkt 2062 verbunden ist«. Sie,- Gate-Elektrode des Durchlass-Transistors 2061
ist mi4; der Quelle des zweiten Phasenhaupttaktsignales Hp ver-■bunden.
so dass „jedesmal, wenn EU auf hohen Pegel.. geht9 der
Sranslste:? 2G5T leitend wird,, ma das Signal an dem ikusgangs-Icnotsspurücb
2059 äes Verriegelungs-Schaltkrsises abzutasten und
aiae Abtastung des Yerriegelungssusganges zu dem Eingangsknoten-"Dunkt
2082 durchzulassen»
Der Knotenpunkt 2062 ±st direkt axt eines invertierten eingang
j ν -y "J -J <u u J- -3 ΐ' -J
eines logischen ODER-Gatters 2063 verbunden, das zwei invertierte
Eingänge aufweist, und mit dem Eingang eines Inverters
2064·,, dessen Ausgang mit einem invertierten Eingang eines
logischen ODER-Gatters 2056 verbunden ist, das zwei invertierte Eingänge aufweist. Wie herkömmlich bekannt, wirkt ein logisches
ODER-Gatter, das invertierte Eingänge aufweist, als UND-Gatter.
Der Ausgang des ODER-Gatters 2063 ist direkt mit einem Knotenpunkt 2066 verbunden und der Knotenpunkt 2066 ist direkt
mit dem Rücksetz-Eingang R eines R/S-Takt-Flip-Flops 2051 verbunden
und ist mit dem zweiten invertierten Eingang des ODER-Gatters 2065 zurückverbunden» In ähnlicher Weise ist der Aus=*
gang des ODER-Gatters 2065 direkt mit dem Knotenpunkt 2067 verbunden und der Knotenpunkt 2067 ist direkt mit dem Setzeingang
S des Flip-Flops 2051 und mit dem zweiten invertierten Eingang
des ODER-Gatters 2063 in herkömmlicher Verriegelungsanordnung
zurückverbunden, um sicherzustellen, dass beide Ausgänge nicht
gleichzeitig auf hohem Pegel sind» Das R/S~Flip-=Flop 2051 ist
unter Bezugnahme auf das Blockschaltbild der Figo 9o21 A und
das Schaltbild der Figo 9ο21 B besser zu verstehen,,
Wie oben beschrieben, ist der erste Phasentakteingang C des
R/S-Flip-Flops 2051 so verbunden, dass er das erste Haupttakt=
phasensignal H^ empfängt, während der zweiten Taktphaseneingang
C zum Empfang des zweiten Phasentakthauptsignales Hp verbunden
isto Das getaktete R/S-Flip-Flop 2051 hat einen nicht-invertierten Q-Jlusgang5 der das Signal vß über die Leitung 2068 ausgibt
und einen ^Ausgang, der das Signal Vq über die leitung
2069 ausgibtο Die gepufferten Ausgangssignale vQ und v^ werden
zum Steuern verschiedener Schaltkreise des Mikroprozessor=· Systems der Mg0 5 und des Dekodier-Schalt kreis es der Figo 6
verwendet9 wie nachfolgend beschrieben7 wirdo
Die Wirkungsweise des S/S=Flip=Flops 2051 ist in dem vorliegenden
Aufbau wie folgto Wie oben beschrieben, ist das Signal
an dem Ausgangsknotenpunkt 2059 des aus den Transistoren 2052,
2053 s 2054-5 2055 und dem Rückkopplungs-Transistor .2056 be-
stehenden Verriegelungs-Schaltkreises anfänglich auf hohem Pegel und dieser hohe Pegel wird dem Eingangsknotenpunkt 2062
jedesmal dann zugeführt, wenn das Taktsignal EU auf hohen Pegel
geht, was den Durchlass-Transistor 2061 veranlasst, leitend zu sein. Wenn ein hoher Pegel dem Eingsngsknotenpunkt 2062 zugeführt
wird, so erscheint ein niedriger Pegel an dem Ausgang des Inverters 2064-. Ist an einem invertierten Eingang des ODEE-Gatters
2065 ein niedriger Pegel vorhanden, so erscheint ein hoher Pegel an dessen Ausgang und wird zu dem Knotenpunkt 206?
übertragen. Der hohe Pegel an dem Knotenpunkt 2067 wird direkt zu dem Setzeingang des Flip-Flops 2051 geleitet und zu einem
invertierten Eingang des ODER-Gatters 2063 zurückgeleitet.
Gleichzeitig wird der hohe Pegel von dem Knotenpunkt 2062 einem gegenüberliegenden invertierten Eingang des ODER-Gatters
2063 zugeführt und wenn beide Eingänge auf hohem Pegel sind, so geht der Ausgang des ODER-Gatters 2063 auf niedrigen Pegel,
was einen niedrigen Pegel an dem Knotenpunkt 2066 erscheinen lässt. Der niedrige Pegel an dem Knotenpunkt 2066 wird dem
Rucksetz-Eingang des R/S-Flip-Flops 2051 zugeführt und einem
invertierten Eingang des ODER-Gatters 2065 zurückgeführt, um
die Ausgänge in diesem Zustand zu verriegeln. Das erste Taktphasensignal wird den hohen Pegel,der an dem Knotenpunkt 2067
vorhanden ist, zu dem Eingang des Flip-Flops durchlassen und das zweite Taktphasensignal wird die Flip-3?lop-Ausgänge setzen
und in dem gesetzten Zustand verriegeln, so dass das Leistungseins
cha lt-Rücks et z-Signal Vq anfänglich auf hohem Pegel
ist, während das Signal v^ auf niedrigem Pegel, ist«,
Sobald die Kondensatoren 1147 und 1151 der Fig. 5A1 ihre gewünschte
Ladung erreicht haben, so bewirkt die Ausgangsverriegelung,
dass das Ausgangs-Flip-Flop zurückgesetzt wird, was veranlasst, dass das Leistungseinschalt-Rücksetz-Signal ν auf
der Eingangsleitung 2025 euf hohen Pegel zurückgeht, was, wie
hier beschrieben, veranlasst, dass das Signal an dem Verrie-
S09836/0694
gelungs-lusgsngsknatenpunkt 20*1-9 schnell auf niedrigen Pegel
geht ο Bei der- nächsten "Ssktzeit H2 ärd dieser niedrige Pegel
über den leitenden !Transistor 2061 zu dem Eingangsknotenpunkt
2062 geleitete Ein niedriger Pegel an dein Knotenpunkt 2062
wird zu einem Invertierten Eingang des ODER^Satters 2063 übertragen
9 was einen hohen Pegel an dem !Knotenpunkt 2066 erscheinen lässt ο Der hohe Pegel an dem Knotenpunkt 2066 i-jird
zu einem ersten invertierten Eingang des ODER-Gatters 2065
zurückgeleitet<, während der niedrige Pegel an dem Knotenpunkt
2062 durch, den Inverter 2064 invertiert wird, so dass dem zweiten
Eingang des QDER-Gatters 2065 ebenfalls ein hoher Pegel
dargeboten wird«. Sind dessen beide Eingänge auf hohem Pegel 9
so liefert das QDER-Gatter 2065 einen niedrigen Pegel zu dem Knotenpunkt 20679 so dass ein niedriger Pegel dem Setzeingang
zugeführt wird9 während ein hoher Pegel dem Rücksetzeingang
des getakteten S/S-fflip-llops 2051 zugeführt wird«, Folglich
wird das R/S-IFlip-IPlop 2051 nach der nächsten Taktfolge zurückgesetzt
werden, was veranlasst, dass das von dem Q-=Ausgang
über die Leitung 2068 gelieferte Signal vQ scharf auf niedrigen
Pegel geht, während das Leistungseinschalt-Rücksetz-Signal
vT, das von dem Q-Ausgang über die Leitung 2069 abgegriffen
wird«, scharf auf hohen Pegel gehto Diese Signale werden für
Steuerzwecke verwendet, wie nachfolgend beschriebeno
5.4 Taktausfall-Detektor-Schaltkreis
Der Taktausfall-Detektor-Schaltkreis des Blocks 1144 der Fig. 5A wird im folgenden unter Bezugnahme auf das schematische
Schaltbild der Fig. 5A3 beschrieben. Der Zweck des Taktausfall-Detektors
der Fig. 5A3 liegt darin, die normale Arbeitsweise
der Haupttaktphasen H^, Hg zu überwachen und einen Taktausfall
festzustellen und dann ein Taktausfäll-Signai v,- auszugeben,
sollte der Haupttakt in einem Phasenzustand anhalten. Weiterhin dient der Schaltkreis dazu, ein Taktausfall-Steuersignal
ν,·'zu erzeugen, das von der MPU-Rücksetz-Steuer-Logik des Blocks
1145 der Fig. 5-A verwendet wird, um einen MPU-Rücksetz-Interrupt
einzuleiten, wenn der normale Tektbetrieb nach einem erfassten Taktfehler wieder hergestellt ist, wie nachfolgend
beschrieben. Dem Taktausfall-Detektor-Schaltkreis der Fig. 5A3
wird das erste Phasenhaupttaktsignal E^ an einem ersten Eingang
eines logischen NAND-Gatter 1201 zugeführt, während das zweite Haupttaktphasensignal Hg einem ersten Eingang eines zweiten
NAND-Gatters 1202 zugeführt wird. Dem zweiten Eingang jedes der NAND-Gatter 1201 und 1202 wird das interne Leistungseinschalt-Rücksetzsignal
Vq~ von der Ausgangsleitung 2069 der Fig. 5A2 zugeführt. Da das getaktete R/S-Flip-Flop 205I des
Schaltkreises der Fig. 5A2 normalerweise nach der anfänglichen Leistungseinschalt-Rücksetz-Periode in dem rückgesetzten Zustand
ist, ist das Signal vT normalerweise auf einem hohen Pegel, um
so einen Eingang der NAND-Gatter 1201 und 1202 während des normalen Gewinns in Bereitschaft zu setzen und um den Betrieb des
Taktausfall-Detektors während der anfänglichen Leistungseinschalt-Rücksetz-Phase
ausser Bereitschaft zu setzen, wenn das R/S-Flip-Flop 2051 gesetzt ist, während die Kondensatoren 1147
und 1151 der Fig. 5-A1 geladen werden.
Der Ausgang des NAND-Gatters 1201 ist direkt mit einem Eingangs-· knotenpunkt 1203 verbunden und der Knotenpunkt 1203 ist direkt
mit der Gate-Elektrode eines Transistors 1204 und über eine Leitung 1205 mit der Gate-Elektrode eines Transistors 1206 ver-
bundene Der Transistor 1204- ist mit einer stromführenden Elektrode über eine gemeinsame Erdungsleitung 1207 mit Masse verbunden
und mit seiner gegenüberliegenden stromführenden Elektrode mit einem Knotenpunkt 1208 verbundene Der Knotenpunkt
1208 ist gemeinsam mit einer stromführenden Elektrode und mit der Gate-Elektrode eines Transistors 1209 verbunden^ dessen
gegenüberliegende stromführende Elektrode über die gemeinsame
Erdungsleitung 1207 mit Masse verbunden isto Der Knotenpunkt
1208 ist weiterhin gemeinsam mit der Gate-Elektrode und mit einer stromführenden Elektrode eines Abschnürungs-Transistors
1210 verbunden, dessen gegenüberliegende stromführende Elektrode
mit einer +5 Volt-Potentialquelle verbunden isto
Schliesslich ist der Knotenpunkt 1208 über eine Leitung 1211 mit der Gate-Elektrode eines Transistors 1212 verbundene
Eine stromführende Elektrode des Transistors 1212 ist über die gemeinsame Erdungsleitung 1207 mit Masse und seine gegenüberliegende
stromführende Elektrode ist mit einem Knotenpunkt 1213 verbundene Der Knotenpunkt 1215 ist mit einer ersten
stromführenden Elektrode des Transistors 1206 verbunden, dessen
gegenüberliegende stromführende Elektrode mit der +5 Volt-Potentialquelle verbunden isto Der Knotenpunkt 1213 ist weiter=
hin über eine Leitung 1214 mit einem Knotenpunkt 1215 verbun= deno Der Knotenpunkt 1215 ist direkt mit der Gate-Elektrode
eines Transistors 1216 verbunden und mit einer Platte eines Lade-Transistors 1217 s, dessen gegenüberliegende Platte über die
gemeinsame Erdungsleitung 1207 mit Masse verbunden isto Eine
stromführende Elektrode des Transistors 1216 ist mit der ersten stromführenden Elektrode eines weiteren. Transistors 1218 verbunden
und die zweite stromführende Elektrode des Transistors 1216 ist mit einem Ausgangsksaoteapunkt 1219 verbundene Der
Ausgangslmotenpunkt 1219 ist geraeinsam mit einer stromführenden Elektrode und mit der Gate-Elektrode eines Abschnürungs»
Transistors 1220 verbunden^ dessen gegenüberliegend© stromführende
Elektrode direkt mifc der -^■'-•Volt-Potentialquelle verbunden ista
Der Ausgang des MND-Gatters 1202 ist direkt mit einem Eingangsknotenpunkt 1221 verbunden und der Knotenpunkt 1221 ist mit
der Gate-Elektrode eines ersten Transistors 1222 und über eine Leitung 1223 mit der Gate-Elektrode eines Transistors 1224-verbunden.
Eine stromführende Elektrode des Transistors 1222 ist über eine gemeinsame Erdungsleitung 1225 mit Masse verbunden
und die gegenüberliegende stromführende Elektrode ist mit einem Knotenpunkt 1226 verbunden» Der Knotenpunkt 1226 ist gemeinsam
mit der Gate-Elektrode und mit einer stromführenden
Elektrode eines Transistors 1227 verbunden, dessen gegenüberliegende stromführende Elektrode über die gemeinsame Erdungsleitung 1225 mit Masse verbunden ist. Der Knotenpunkt 1226 ist
weiterhin gemeinsam mit der Gate-Elektrode und mit einer stromführenden Elektrode eines Abschnürungs-Transistors 1228 verbunden,
dessen gegenüberliegende stromführende Elektrode mit einer +5 Vblt-Potentialquelle verbunden ist.
Der Knotenpunkt 1226 ist weiterhin über eine Leitung 1229 der Gate-Elektrode eines Transistors 1230 verbunden, dessen
eine stromführende Elektrode über die Erdungsleitung 1225 mit Masse und dessen gegenüberliegende stromführende Elektrode mit
einem Knotenpunkt 1231 verbunden ist. Der Knotenpunkt 1231 ist mit einer stromführenden Elektrode eines Transistors 1224 verbunden,
dessen gegenüberliegende stromführende Elektrode mit der +5 Volt-Potentialquelle verbunden ist«, Der Knotenpunkt 1231
ist weiterhin über eine Leitung 1232 mit einem Knotenpunkt 1233 verbunden und der Knotenpunkt 1233 ist mit der Gate-Elektrode
eines Transistors 1218 und mit einer Platte eines Lade-Transistors 1234- verbunden, dessen gegenüberliegende Platte über die
gemeinsame Erdungsleitung 1225 mit Masse verbunden ist. Wie
oben beschrieben, ist die erste stromführende Elektrode des Transistors 1218 mit einer stromführenden Elektrode eines Transistors
1216 verbunden und die gegenüberliegende Elektrode des Transistors 1218 ist über die gemeinsame Erdungsleitung 1225
mit Masse verbunden.
909836/0694
Der Ausgangsknotenpunkt 1219 ist über eine Leitung 1255
einem Knotenpunkt 1236 verbunden und der Knotenpunkt 1256 ist
mit einem ersten Eingang eines NOR-Gatters 1237 und mit dem
zweiten Eingang eines zweiten HOR~Gatters 1238 verbunden= Der
Ausgang des NOR-Gatters 1237 ist mit einem Knotenpunkt 1239
verbunden und der Knotenpunkt 1239 ist dem zweiten Eingang des NOR-Gatters 1238 verbunden und ist über die Leitung 1240 zu dem
ersten Eingang eines HOE=Gatters 1241 mit drei Eingängen zu*-
rückverbunden und der zweite Eingang des NOR-Gatters 1241 ist
so ausgebildet, dass er das VQ-Leistungseinschslt—Rücksetz*=
Signal von dem Ausgang des Zwischenspeicher-Logik-Schaltkreises
der Figo 5A2 über die Leitung 2068 empfängt und der dritte
Eingang des HOR-Gatters 124-1 ist so verbunden, dass er das
MPU-Rücksetz-Signal 8q von dem MHJ-Rückseta-Steuer-Schaltkreis
des Blocks 1145 der Pige 5A über die Leitung 1241 empfängt,
wie nachfolgend beschrieben*, Der Ausgang des HOR-Gatters 1241
ist direkt mit einem Ausgangsknotenpunkt 1243 verbunden«, Der Knotenpunkt 1243 wird dazu verwendet,- das Taktausfall-Signal
v^j über die Leitung 1244 auszugeben und um es über die Leitung
1245' zu dem zweiten Eingang des NOR-Gatters 1237 zurückzuleiten«.
Die kreuzweise verbundenen Ausgänge der HQR-Gatter 1237
und 1241 bilden einen herkömmlichen "Verriegelungs-Schaltkreis,
wie im Stand der Technik bekannt« Das Taktausfall*Signal v^
ist bei Abwesenheit eines Taktausfalles normalerweise auf niedrigem Pegel«, geht jedoch auf hohen Pegel, wenn ein Taktausfall
erfasst wurde, wie nachfolgend beschrieben»
Der Ausgang des WOR-Gatters 1238 ist direkt mit dem Setzeingang
eines getakteten E/S-Flip-lflops 1246 und mit dem !Eingang eines
Inverters 1247 verbunden, dessen Ausgang direkt mit dem Rück-»
setzeingang R des R/S-llip-Elops 1247 verbunden ist» Ein'em
Taktphsseneingang C wird das Haupttaktsignal H^ zugeführt,
während der zweite Taktphaseneingang C so verbunden'ist, dass
er das aweite Taktsignal Ho empfängt, so dass, wenn immer der
Ausgang des HOR-Gatters 1238 auf niedrigem Pegel, ist, das R/S-llip-Slop
1246 eine Taktzeit H„j, H2 später,, zurückgesetzt wird,
was den Q-Ausgang veranlasst, auf niedrigen Pegel zu gehen. Wenn immer der Ausgang des NOR-Gatters 1238 auf hohem Pegel
ist, dann wird eine Taktzeit später das R/S-Flip-Flop 1246 gesetzt,
so dass der Q-Ausgang auf hohen Pegel geht, wie im Stand der Technik bekannt. Der nicht-invertierte oder Q-Ausgang
des R/S-Flip-Flops 1246 ist direkt mit einem ersten Eingang eines NAND-Gatters 1248 verbunden, dessen anderer Eingang
zum Empfang des Taktsignales h^ verbunden ist, das einmal für
je sechszehn Haupttaktimpulse ELj, Hg erscheint und das dazu
verwendet wird, alle seriellen "Operationen und den Eingabe/ Ausgabe-Schaltkreis zu synchronisieren, wie oben beschrieben,
wobei dieses Signal über die Leitung 1058 zugeführt wird.
Das NAND-Gatter 1248 gibt das Signal ν1^ über die Leitung 1249
zu dem Rücksetz-Steuer-Schaltkreis des Blocks 1145 der Fig. 5A aus,· wie oben beschrieben. Das Signal v1^, ist ein normalerweise
hohes Signal, das auf niedrigen Pegel geht, wenn das R/S-Flip-Flop 1246 gesetzt ist, um die Wiederherstellung eines
normalen Taktbetriebes nach einer Taktausfallbedingung anzuzeigen und aufgrund des Auftretens des nächsten Taktsignales
tw. Das Signal v1- wird dazu verwendet, ein Flip-Flop in der
MPU-Rücksetz-Steuer-Logik des Blocks 1145 der Fig. 5A zu setzen,
um einen MPU-Rücksetz-Interrupt einzuleiten, wie nachfolgend
beschrieben, wenn der Haupttakt nach einen erfassten Taktausfsll
wieder normal arbeitet·
Im folgenden wird die Arbeitsweise des Taktausfall-Detektor-Schaltkreises
der Fig. 5-A3 beschrieben. Die Wirkungsweise wird
unter Bezugnahme auf den oberen Schaltkreis beschrieben, der die erste Haupttaktphase H^ als Eingang hat, wobei der untere
Schaltkreis, der die zweite Haupttaktphase H£ als Eingang aufweist,
in exakt der gleichen Weise arbeitet, wobei die zwei Schaltkreis-Abschnitte um 180° gegeneinander phasenverschoben
sind. Es sei angenommen, dass das System nicht in dem Betrieb des anfänglichen leistungs-Einschalt-Rücksetzen ist, wobei das
909836/0694
Signal vQ normalerweise auf hohem Pegel ista um das NAND-Gatter
1201 als auch das NAND-Gatter 1202 in Bereitschaft zu setzen» Folglich geht der Ausgang des NAND-Gatters 1201 auf
niedrigen Pegel, ttfenn das erste Taktphasensignal H^ auf hohen
Pegel geht„ und dieser niedrige Pegel wird über den Knotenpunkt
1203 zu der Gate-Elektrode des Transistors 1204 geleitet, um
ihn nicht-leitend zu machen und über die Leitung 1205 zu der Gate-Elektrode des Transistors 1206, um diesen nicht-leitend
zu machen oder zumindest relativ nicht-leitend gegenüber dem Transistor 1212«, Wenn der Transistor 1212 nicht-leitend ist5
geht der Knotenpunkt 1208 auf hohen Pegel, da der Abschnürungs-Transistor
1212 normalerweise leitend ist, um die +5 Volt-Potentialquelle
über die Leitung 1211 mit der Gate-Elektrode des Transistors 1212 zu verbinden, was diesen leitend macht„
Wenn der Transistor 1212 leitet, so wird der Kondensator 1217
über den Knotenpunkt 1215» die Leitung 1214-s den zumindest
teilweise leitenden Transistor 1212 und die Erdungsleitung
1207 zu Masse hin entladen»
In ähnlicher Meise geht der Ausgang des NAND-Gatters 1201 auf
hohen Pegel, wenn die Haupttaktphase ILj auf niedrigen Pegel
geht, wobei dieser hohe Pegel dem Knotenpunkt 1203 zugeführt wirdo Der hohe Pegel von dem Knotenpunkt 1203 wird der Gate-Elektrode
des Transistors 120^S- zugeführt, was diesen leitend
werden lässt und den Knotenpunkt 1208 auf niedrigen Pegel zieht,
und über die Leitung 1205 zu der Gate-Elektrode des Transistors 12069 was diesen leitend werden lässt und d©n Knotenpunkt 1213
auf hoher· Pegel treibt o Der niedrige Pegel tos dem Knotenpunkt
1208 wird über die Leitung 1211 zu der Gafce-Elektrod© des
Transistors 1212 geleitet9 was diesen relativ nicht-leitend
macht9 so dass der leitende Transistor 1206 den Kondensator
1217 aus der -;-5 YoIt-Potentialquelle über den leitenden Transistor 120S3 den Knotenpunkt 121-J9 die Leitung 1214- und den
Knotenpunkt 1215 auflädt β Diese Irbeitst-jeiss fährt in gleicher
Weise solange fort, wie der Takt normal arbeitet«,
29Q7390
Der Transistor 1206 und der Transistor 1212 arbeiten als spannungsgesteuerte Widerstände, wobei der Widerstandswert des
Transistors 1206 kleiner ist als der Widerstandswert des Transistors
1212, so dass es leichter ist, den Kondensator 121? durch den leitenden oder teilweise leitenden Transistor (Widerstand)
1206 zu laden, als den Kondensator 1217 über die leitenden oder teilweise leitenden Transistor (Widerstand) 1212 zu
entladen. Folglich wird, solange der Schaltkreis weiterhin normal arbeitet, der Kondensator 1217 schneller aufgeladen als
entladen, so dass sich während des normalen Betriebes eine Ladung an dem Kondensator 1217 ständig aufbaut.
Nachdem der Schaltkreis für eine kurze Zeit gearbeitet hat, wird die normale Ladung an dem Kondensator 1217 aufrechterhalten
und die an dem Kondensator 1243 aufrechterhaltene normale
Ladung wird über die Knotenpunkte 1215 bzw. 1233 zu den Gate-Elektroden
der Transistoren 1216 und 1218 zugeführt, wobei diese ausreicht, die Transistoren 1216 und 1218 leitend zu
machen, um so den Knotenpunkt 1219 über die leitenden Transistoren 1216, 1218 und die Erdungsleitung 1225 auf Masse zu
ziehen, solange der Schaltkreis normal arbeitet. Folglich zeigt der niedrige Pegel am Ausgang des Knotenpunktes 1219 an,
dass der Takt normal arbeitet bzw. dass kein Taktausfall vorhanden ist.
Solange ein niedriger Pegel an dem Knotenpunkt 1219 erscheint, ist ein Eingeng des NOR-Gatters 1237 und ein Eingang des NOR-Gatters
1238 eusser Bereitschaft gesetst. Es sei angenommen,
dass das System nicht in dem Leistungseinschalt-Rücksetz-Betrieb
ist und dass d8s MPU-Rücksetz-Signal a« noch nicht erzeugt
wurde und da angenommen wurde,, dass noch kein Taktausfall
erfasst wurde, sondern dass das System unter normalen Bedingungen arbeitet, so wird der Ausgang des WOR-Gatters 1241, d.h.
das Taktausfall-Signal v^ auf niedrigem Pegel sein, um die Abwesenheit
eines Taktausfsll-Zustandes anzuzeigen. Der niedrige
Pegel von dem Ausgang des WOE-Gstters 1241 wird von dem Knoten-
909836/0694
punkt 1243 liber die .Leitung ;1245 zu einem Eingang des M)S=Ga t~
ters 1237 zurückgeführt und da beide Eingänge des NOS-Gatters
1237 auf niedrigem Pegel sind, geht dessen Ausgang auf hohen
Pegeln Ist ein hoher Pegel an dem Knotenpunkt 1239 vorhanden,
so liefert die Leitung 1240 diesen hohen Pegel zurück zu dem
HQR-Gatter 124-19 um dessen Ausgang solange zu verriegeln^, wie
kein Taktausfall vorhanden ist und der hohe Pegel an einem Eingang des KOS=Gatters 1238 lässt den lusgang auf niedrigen
Pegel gehen,, so dass das E/S-Plip-Plop 124-6 nach einer Haupttaktzeit
zurückgesetzt wird, was veranlasst, dass der Q-Ausgang
auf hohen Pegel geht? um das NAND-Gatter,1248-aussei Bereitschaft zu setzen und das Signal v% normalerweise auf
hohem Pegel zu halten.
Sollte ein .Haupttaktausfall auftreten9 so wird eine Taktphase
Η,., Hp auf hohem Pegel gehalten, während die andere auf niedrigem
Pegel gehalten wird» Unter diesen Umständen wird einer der Lade-Kondensatoren 1217 oder 1234· über die entsprechenden
leitenden Transistoren 1212 oder I23O zu Masse hin entladen,
wobei diese Transistoren für mehr als eine normale Zeitdauer in leitendem Zustand gehalten werdeno Wenn die Spannung an dem
Kondensator unter einen -vorbestimmten Pegel fällt, der gefordert wird, um den entsprechenden Ausgangstransistor 1216 oder
1218 leitend zu halten,, so wird zumindest einer der Transistoren 1216 und 1218 nicht-leitend werden, was den leitenden Weg
zu Masse hin über die Erdungsleitung 1255 unterbricht und dem
Ausgangsknotenpunkt 1219 ermöglicht, durch den normalerweise
leitenden Abschnürungs-Transistor 1220 über die +5 Yolt—Potentialquelle
hochgezogen zu werden,,
Wenn der Ausgangsknotenpunkt 1219 auf hohen Pegel geht,, so ■
geht der Ausgang des NOS-Gatters. 1237 auf niedrigen Pegel und
dieser niedrige Pegel erscheint an dem Knotenpunkt 1239 und wird über die Leitung 124-0 zu dem dritten und letzten Eingang
des HOS-Gatters 124-1 zurückgeführt«, Da alle drei Eingänge des
NOB-Gatters 1241 jetzt auf niedrigem Pegel sind,, so geht sein
Ausgang auf hohen Pegel und dieser hohe Pegel wird dem .Ausgangsknotenpunkt
124-3 zugeführt. Ein hoher Pegel an dem Ausgangsknotenpunkt 124-3 bewirkt, dass das Taktausfall-Signal v^
auf hohen Pegel geht, was einen Taktausfall anzeigt und dieses Signal wird über die Leitung 1244 zu dem MPU-Rücksetz-Steuer-Schaltkreis
des Blocks 114-5 der Fig. 5A geleitet, wie nachfolgend beschrieben. Der hohe Pegel von dem Ausgangsknotenpunkt
124-3 wird weiterhin zu einem weiteren Eingang des NOR-Gatters 1237 zurückgeleitet, um den Zustand seines Ausganges
auf niedrigem Pegel zu verriegeln, um einen Eingang der NAND-Gatter 1238 und 124-1 in Bereitschaft zu setzen. Da der hohe
Pegel an dem Knotenpunkt 1219 cLem anderen Eingang des in Bereitschaft
gesetzten NOR-Gatters 1238 zugeführt wird, so bleibt dessen Ausgang auf niedrigem Pegel, was veranlasst, dass das
R/S-Flip-Flop 124-6 in dem rückgesetzten Zustand bleibt, so dass der Ausgang des NAND-Gatters 124-8 auf dem normalerweise hohen
Pegel bleibt.
Wenn alle Eingänge des NOR-Gatters 124-1 auf niedrigen Pegel gegangen
sind, so bewirkt dies, dass der Ausgang des Knotenpunktes 124-3 auf hohen Pegel geht und dass das Taktfehler-Signal
Vyj, das auf der Leitung 124-4- ausgegeben wird, auf hohen
Pegel geht, was bewirkt, dass der Schaltkreis der Fig. 4-G ein Alarmsignal GH2 erzeugt, um die Brennstoffpumpen ausser Bereitschaft
zu setzen, um Feuer und ähnliches zu verhindern. Der hohe Pegel von dem Knotenpunkt 124-3 wird weiterhin über die
Leitung 124-5 zu einem Eingang des NOR-Gatters 1237 zurückgeleitet,
um dieses ausser Bereitschaft zu setzen und um zu veranlassen, dass sein Ausgang auf niedrigen Pegel..geht. Ist ein
niedriger Pegel an dem Knotenpunkt 1239 vorhanden, so wird ein Eingang des NOR-Gatters 1238 in Bereitschaft gesetzt, während
dem anderen Eingang noch das hohe Taktausfall-Signal von dem Knotenpunkt 1219 über die Leitung 1235 und dem Knotenpunkt
1236 zugeführt wird, um so den Ausgang des NOR-Gatters 1238 auf niedrigem Pegel zu halten, um das R/S-Flip-Flop 1246 in
dem rückgesetzten Zustand zu helten. Da das R/S-Flip-Flop 124-6
909836/0694
in dem rückgesetzten Zustand gehalten wird, wird der Ausgang des NAND-Gatters 124-8, d.b. das Signal v1^, noch auf dem normalerweise
hohen Pegel gehalten.
Wenn sich der Taktausfall-Zustand selbst behebt, so wird das R/S-Flip-Flop 1246 gesetzt, um zu veranlassen, dass ν 1^ momentan
auf niedrigen Pegel geht. Wenn v'>j auf niedrigen Pegel
geht, so wird die MPU-Rücksetz-Logik des Blocks 114-5 der Fig.
5-A die MPU zurücksetzen, wie nachfolgend beschrieben. Nach
dem Rücksetzen des MPU1s und während des weiteren normalen
Taktbetriebes werden die Kondensatoren 1217 und 124-3 erneut
geladen, bis der Knotenpunkt 1219 auf den normalerweise niedrigen Pegel gezogen ist. Wenn der niedrige Pegel an dem Knotenpunkt
1219 erscheint, so bleibt der Ausgang des NOR-Gatters 1237 euf niedrigem Pegel, da dessen zweiter Ausgang durch das
hohe Taktausfall-Signal v^ von dem Ausgangsknotenpunkt 124-3
ausser Bereitschaft gesetzt ist, jedoch wird der niedrige Pegel von dem Knotenpunkt 1219 über die Leitung 1235 und den
Knotenpunkt 1236 zu dem zweiten Eingang des in Bereitschaft gesetzten NOR-Gatters 1238 übertragen, was dessen Ausgang auf
hohen Pegel gehen lässt. Wenn der Ausgang des NOR-Gatters 1238 auf hohen Pegel geht, so wird ein hoher Pegel dem Setzeingang
zugeführt, während ein niedriger Pegel dem Rücksetz-Eingang des R/S-Flip-Flops 124-6 zugeführt wird, so dass nach einer
Taktzeit das R/S-Flip-Flop 124-6 gesetzt wird, um anzuzeigen,
dass ein Taktausfall-Zustand korrigiert worden ist.
Ist das R/S-Flip-Flop 1246 gesetzt, so geht der Q-Ausgang auf
hohen Pegel und bei der nächsten Taktzeit geht das Taktsignal tu auf hohen Pegel, so dass der Ausgang des NANO-Getters 12M&t
d.h. das Signel V^, für die Dauer der Taktzeit h* auf niedrigen
Pegel geht. Das niedrige ν1^-Signal zeigt an, dass nach
einem erfassten Taktausfall-Zustand der normale Taktbetrieb wieder hergestellt ist und de dieses Signal dem MPü-Rücksetz-Steuer-Schaltkreis
des Blocks 114-5 zugeführt wird, wird das Signal 8g momentan auf hohen Pegel.gehen und dieser hohe Pegel
909836/0694
wird über die Leitung 1242 dem einen Eingang des NOR-Getters
1241 zugeführt.
Ist an einem Eingang des NOR-Gatters 1241 ein hoher Pegel vorhanden,
so geht dessen Ausgang auf niedrigen Pegel, um das Taktausfall-Signal zu löschen, wobei der V^-Ausgang auf seinen
normalerweise niedrigen Zustand zurückkehrt, was die Abwesenheit eines Taktausfall-Zustandes anzeigt und der Kraftstoffpumpe
ermöglicht, wieder der Rechner-Steuerung unterworfen zu sein. Dem zweiten Eingang des NOR-Gatters 1237 wird
der niedrige Pegel von dem Knotenpunkt 1243 über die Leitung 1245 zurückgeführt, während dem gegenüberliegenden Eingang des
NOR-Gatters 1237 noch der niedrige Pegel von dem Knotenpunkt 1219 über die Leitung 1235 und den Knotenpunkt 1236 zugeführt
wird, was bewirkt, dass der Ausgang des NOR-Gatters 1237 auf hohen Pegel geht. Der hohe Pegel von dem Ausgang des NOR-Gatters
1237 wird von dem Knotenpunkt 1239 abgegriffen und über die Leitung 1230 zurückgeführt, um einen Eingang des NOR-Gatters
1241 in Bereitschaft zu setzen und er wird einem Eingang des NOS-Gatters 1238 zugeführt,- um dieses ausser Bereitschaft
zu setzen und um zu veranlassen, dass dessen Ausgang auf niedrigen Pegel geht. Ein niedriger Pegel an dem Ausgang
des NOR-Gatters 1238 wird veranlassen, dass ein niedriger .Pegel an dem Setzeingang und ein hoher Pegel an dem Rücksetzeingang
des R/S-Plip-Flops 1246 erscheint, so dass nach einem
Haupttakt-Intervall das R/S-Plip-Plop 1246 erneut zurückgesetzt
wird, W8S den Q-Ausgang auf niedrigen Pegel gehen lässt
und was bewirkt, dass das Signal v'^ am Ausgang des NAND-Gatters
1248 zu seinem normalerweise hohen Zustand zurückkehrt.
Da das Signal v1^ der MPU-Rückseta-Steuer-Logik des Blocks
1145 zugeführt wird, wie oben erläutert, so wird dies die Taktausfall-Riicksetz-Anzeige
löschen und das Signal ag wird bei dem nächsten liw-Impuls erneut auf niedrigen Pegel gehen, so
dass zwei Eingänge des NOR-Gatters 1241 in Bereitschaft ge-
909836/0694
setzt sind, während der dritte Eingang,, doho der Eingang9 der
von dem Ausgang des HOS-Gatters 1237 über die Leitung 1239
und die Leitung 122J-O gespeist wird, auf hohem Pegel verriegelt
ist, um so den Ausgang des HOR-Gatters 1241 auf niedrigen
Pegel zu halten, bis zur Erfassung des nächsten Taktausfall-= Signales durch das Erscheinen eines hohen Pegels an dem Knotenpunkt
1219° Es ist au beobachten^ dass, sofern ein Leistungseinschalt-Rücksetzen
erfolgt, das Signal VZ auf niedrigen Pegel
geht,, um die Eingangs-NAND-Gatter 1201 und 1202 ausser
Bereitschaft zu setzen, während das Signal Vq auf der Leitung
2068 auf hohen Pegel geht, um irgendein Taktsignal v^ zu löschen
und um das NOR-Gatter 1237 in Bereitschaft zu setzen, wie oben beschrieben«,
Der Taktausfall-Detektor-Schaltkreis der !ig« 5Δ3 kann den
normalen Betrieb des Haupttaktes überwachen und einen Taktaus™ fall-Zustand erfassen sowie ein Ausgangssignal erzeugen, das
den Taktausfall anzeigt. Das Taktausfall-Signal ν* kann über
die Leitung 1225 zu dem Schaltkreis der Fig„ 5G geleitet werden,
-um ein Alarmsignal GH2 zu erzeugen, wie oben beschrieben.
Das E/S-ilip-Elop 124-6, das normalerweise zurückgesetzt ist,
selbst wenn ein Taktausfall erfasst wurde, wird gesetzt, was veranlasst, dass der Ausgangsimpuls v'^ momentan für eine
Taktzeit auf niedrigen Pegel geht, um über die MPU-Rücksetz-Steuer-Logik
des Blocks 1145 ein MPU-Rücksetzen einzuleiten,
um anzuzeigen, das nach einem erfassten Taktausfall ein normaler Taktbetrieb wieder hergestellt ist, wie nachfolgend beschrieben.
Dieses Rücksetzen wird dazu verwendet, die Programmfolge erneut einzuleiten, die aufgrund der Abwesenheit des
Taktes zerstört oder unterbrochen wurde und sobald das Rücksetzen ausgeführt ist, wird der Taktausfall-Detektor-Scnsltkreis
der Eig« 5A3 in seine normale Betriebsweise gebracht,
um ihn in die Lage zu versetzen, zukünftige Taktfehler und deren Korrekturen zu erfassen.
909836/0694
29Q7390
5.5 MPU-Rücksetz-Steuer-Logik
Im folgenden wird die MPU-Rücksetz-Steuer-Logik des Blocks
114-5 cLer Jig. 5A im Zusammenhang mit dem schematischen Schaltbild
der Fig. 5A4- beschrieben. (MPU = Mikroprozessor-Einheit).
Der MPU-Rücksetz-Schaltkreis der Fig. 5A4- spricht auf die
Wiederherstellung des normalen Taktbetriebes nach einem erfassten Taktausfall und/oder einem tatsächlichen Erfassen eines
anderen Rechner-Fehlers, wie im Zusammenhang mit dem Überwachungs-Schaltkreis des Blocks 114-6 der Fig.. 5-A beschrieben,
und veranlasst das Erzeugen eines MPU-Rücksetz-Impulses v^,
der zu dem Mikroprozessor des Blocks 1132 zurückübertragen
wird, um den Rechner zurückzusetzen, dass er versucht, den normalen Betrieb wieder herzustellen. Der MPU-Rücksetz-Impuls
ist sechszehn Mikrosekunden breit, es sei denn, er ist durch das anfängliche Leistungseinschalt-Rücksetz-Signal v~ veranlasst.
Wenn das MPU-Rücksetzen erfolgreich war und/oder das Ausfallproblem behoben, so erfasst der MPU-Rücksetz-Steuer-Schaltkreis
der. Fig. 5-A4- die Korrektur des vorhergehenden Ausfallzustandes und gibt ein Signal zum Löschen der Ausfallanzeige
aus, um so das Mikroprozessor-System des Blocks 1132 der Fig. 5 zu informieren, dass das Problem behoben wurde.
Das Signal ν 1^ von dem Ausgang des NAND-Gatters 124-8 der Fig.
5A3 wird über eine Leitung 124-9 zu einem invertierten Eingang
eines logischen ODER-Gatters 1250 zugeführt, dessen gegenüberliegenden invertierten Eingang über die Leitung 1251 das Überlaufsignal
bq des Überwachungszählers zugeführt wird, der
nachfolgend im Zusammenhang mit dem Schaltkreis des Blocks 114-6 der Fig. 5A beschrieben wird. Wie allgemein bekannt, arbeitet
ein logisches ODER-Gatter mit zwei invertierten Eingängen als logisches NAND-Gatter, wobei es jedoch zur Einheitlichkeit
und Übersichtlichkeit der folgenden Beschreibung als ODER-Gatter bezeichnet wird. Der Ausgang des ODER-Gatters 1250
ist direkt mit einem Eingangsknotenpunkt 1252 verbunden und der Knotenpunkt 1252 ist über eine Leitung 1253 mit dem Setz-
909836/0694
eingang S eines ge takte ten R/S-Flip-Plops 1254- verbunden»
Das R/S-Plip-Flop 1254 hat einen Setzeingang S9 einen Rücksetzeingang
R, einen ersten Taktphaseneingang C5 der zum Empfang
des ersten Phasenhaupttakt-Signales ILj verbunden ist,
einen zweiten Taktphaseneingang C, der zum Empfang der zweiten
Haupttaktphasen-Signale IU verbunden ist, einen nicht-invertierenden Ausgang Q und einen direkten Rücksetzeingang DR, der
das Leistungseinschalt-Rücksetz-Signal vQ von dem Ausgang des
Zwischenspeicher-Logik-Schaltkreises der Fig., 5-A2 über die
Leitung 2068 empfängt, zum direkten Rücksetzen des Flip-Flops 1254-, wenn der Schaltkreis in Betrieb genommen wird«, Eine weitere
Beschreibung des ge takteten R/S-Flip-Flops 1254- ist aus
dem Blockschaltbild der Mg. 9-21 A und dem schematischen
Schaltbild der Fig„ 9.21 B zu entnehmen.
Der Knotenpunkt 1252 ist weiterhin über eine Leitung 1255 einem invertierten Eingang eines logischen UND-Gatters 1256
verbunden, dessen gegenüberliegenden invertierten Eingang über die Leitung 1063 äas Taktsignal hT zugeführt wird» Wie im
Stand der Technik bekannts arbeitet ein logisches UND-Gatter
mit zwei invertierten Eingängen als logisches NOR-Gatter, das jedoch in der folgenden Beschreibung einfach als UND-Gatter
bezeichnet wird, wobei gegebenenfalls auf die invertierten Eingänge hingewiesen wird» Der Ausgang des UND-Gatters 1256
ist über eine Leitung 1257 mit dem Rücksetzeingang R des R/S-Flip-Flops
1254- verbunden. Der Ausgang des ODER-Gatters 125O?
der mit dem Knotenpunkt 1252 verbunden ist, ist weiterhin so verschaltet«, dass er das Signal c« über die Leitung 1258 ausgibt
<> Das Signal Cq ist ein digitales Signal9 das in dem Überwachungs-Schaltkreis
des Blocks 1146 der Figo 5& verwendet
wird, um das MPU-Jmsfall-Steuer-Flip-Elop zu setzen und dessen
Flip-Flops für einmaligen Ausfall ("failed once")9 wie nach=
folgend beschrieben«
29-Q739Q
Der Q-Ausgang des R/S-Flip-Flops 1254 ist direkt mit einem
Knotenpunkt 1259 verbunden und der Knotenpunkt 1259 wird dazu
verwendet, das MPU-Rücksetz-Signal 3q auszugeben, um es zu dem
Taktausfall-Detektor der Fig. 5A3 über die Leitung 1242 zu
leiten, um das Taktausfall-Signal zu löschen, wenn ein normaler Betrieb wieder aufgenommen wurde, wie oben beschrieben.
Weiterhin ist der Q-Ausgangsknotenpunkt 1259 direkt mit einem Eingang eines NOR-Gatters 1260 verbunden, dessen anderer Eingang
mit der Leitung 2068 zum Empfang des Leistungseinschalt-Rücksetz-Signales vQ verbunden ist. Der Ausgang des NOR-Gatters
1260 ist direkt mit einem Knotenpunkt 1261 verbunden und der Knotenpunkt 1261 ist direkt mit der Gate-Elektrode eines ersten
Transistors 1262 verbunden, dessen eine stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle und dessen gegenüberliegende
Elektrode direkt mit einem Ausgangsknotenpunkt 1263 verbunden ist. Der Knotenpunkt 1261 ist weiterhin mit dem Eingang
eines Inverters 1264 verbunden, dessen Ausgang direkt mit der Gate-Elektrode eines zweiten Transistors 1265 verbunden
ist, dessen eine stromführende Elektrode direkt mit Masse und
dessen andere stromführende Elektrode mit dem Ausgangsknotenpunkt 1263 verbunden ist. Der Ausgangsknotenpunkt.1263 gibt
über die Leitung 1266 das sechszehn Mikrosekunden breite MPU-Rücksetz-Signal
V7- aus, um den Mikroprozessor des Blocks 1132
der Fig. 5 zu veranlassen, sich selbst zurückzusetzen, bei einem
Versuch, den erfassten Fehlerzustand zu beseitigen.
Im folgenden wird die V/irkungsweise des MPU-Rücksetz-Steuer-Schaltkreises
der Fig. 5A4 beschrieben. Wenn der Taktausfall-Detektor-Schaltkreis der Fig. 5^3 normal arbeitet, ist das
Flip—Flop 1246 zurückgesetzt, was veranlasst, dass der Ausgang
des NAND-Gatters 1248, d.h. das Signal v1*» bei Abwesenheit
eines behobenen Taktausfall-Zustandes auf normalerweise hohem
Pegel ist. In ähnlicher Weise wird das Signal bq von dem Ausgang
des Überwachungs-Schaltkreises des Blocks 1146 der Fig. 5A normalerweise auf hohem Pegel sein, solange andere Rechner-
909836/0694
fehler oder Ausfälle nicht auftreten,,
Solange beide invertierte Eingänge des ODER-Gatters 1250 auf
hohem Pegel sind^ ist der Knotenpunkt 1252 auf niedrigem Pegel,
v/as über die Leitung 1253 einen niedrigen Pegel zu dem Setzeingang des R/S-Flip-Flops 1254- liefert und einen invertierten
Eingang des UND-Gatters 1256 über die Leitung i255 in Bereitschaft setzt«. Während der fünfzehn Mikrosekunden langen Periode,
in der das Taktsignal ΈΖ auf hohem Pegel ist9 ist das UND-Gatter
1256 durch den hohen hT-Impuls an seinem anderen invertierten
Eingang ausser Bereitschaft gesetzt. Bei dem sechzehnten Zählschritt geht jedoch hT auf niedrigen Pegel, was bewirkt
, dass der Ausgang des UND-Gatters 1256 einen hohen Pegel
über die Leitung 1257 zu dem Rücksetzeingang des R/S-Flip-Flops
1254 leitet» Nach einer Taktzeit ist das R/S-Plip-Elop
1254 zurückgesetzt, was bewirkt, dass der Q-Ausgang auf niedrigen
Pegel geht. Dies ist der normale Arbeitszustand des MPU-Rücksetz-Steuer-Plip-Flops 1254 und der niedrige Pegel
an dem Q-Ausgangsknotenpunkt 1259 setzt einen Eingang des NOR-Gatters 1260 in Bereitschaft.
Es sei nun angenommen, dass das System nicht in dem Leistungseinschalt-Rücksetz-Zustand
ist, so dass das Signal vQ, das den zweiten Eingang des NOR-Gatters 1260 über die Leitung 2068
zugeführt wird, ebenfalls auf niedrigem Pegel ists was bewirkt,
dass der Ausgang des NOR-Gatters 1260 auf hohen Pegel geht. Ist ein hoher Pegel an dem Knotenpunkt 1261 vorhanden,
so wird der Transistor 1262 leitend, während der Transistor
1265 nicht-leitend wird. Das Leiten des Transistors 1262 verbindet
die +5 Volt-Potentialquelle mit dem Ausgangsknotenpunkt 1263, was bewirkt, dass das Signal· ν-, auf der Leitung
1266 auf normalerweise hohem Pegel ist, um den normalen Prozessor-Betrieb
zu erlauben.
Wenn immer das Eingangssignal ν1^ momentan auf niedrigen Pegel
909836/0694
geht, was anzeigt, dass der Schaltkreis der Fig. 5A3 einen
Taktausfall erfasst hat und dessen nachfolgende Wiederherstellung auf normalen Betrieb, oder wenn das Eingangssignal
bq momentan auf niedrigen Pegel geht, was die Erfassung eines
Rechner-Ausfallzustandes durch den Schaltkreis der Pig. 5A5> wie nachfolgend erläutert, anzeigt, so geht der Ausgang des
ODER-Gatters 1250 auf hohen Pegel und dieser hohe Pegel wird
zu dem Knotenpunkt 1252 übertragen.
Der hohe Pegel an dem Knotenpunkt 1252 wird dem Setzeingang
des R/S-Flip-Flops 1254 über die Leitung 1253 zugeführt und
zu einem invertierten Eingang des UND-Gatters 1256, was veranlasst, dass ein niedriger Pegel von dessen Ausgang dem Rücksetzeingang
des Flip-Flops 1254- zugeführt wird. Eine Taktzeit
später wird das MPU-Rücksetz-Flip-Flop 1254- gesetzt, was veranlasst,
dass der Q-Ausgang auf hohen Pegel geht. Ist der Q-Ausgang auf hohem Pegel, so erscheint ein hoher Pegel an dem
Knotenpunkt 1259.· Dieser hohe Pegel bewirkt, dass das NOR-Gatter 1260 auf niedrigen Pegel geht, um den Transistor 1262
in den nicht-leitenden Zustand und den Transistor 1265 in den
leitenden Zustand zu bringen, um so den Ausgangsknotenpunkt 1263 auf Masse zu ziehen.
Folglich bewirkt ein momentan niedriges Vx,- oder bq-Eingangssignal
folgendes:
(1) das MPU-Rücksetzsignal v, auf der Leitung 1266 geht auf
niedrigen Pegel, um den Mikroprozessor des Blocks 1132 der
Fig. 5 zurückzusetzen;
(2) der Taktausfall-Zustandsausgang v^des Schaltkreises der
Fig. 5A3 wird, wie oben beschrieben, gelöscht; und
(3) das Signal Cq auf der Leitung 1258 geht auf hohen Pegel,
um das erste Ausfall-Erfassungs-Flip-Flop in Bereitschaft zu setzen oder um das MPU-Ausfallsignal Z zu triggern (sofern
dies der zweite aufeinanderfolgende Rechner-Ausfall ist), wie nachfolgend unter Bezugnahme auf Fig. 5A5 beschrieben wird.
909836/0694
Eine Taktzeit später wird das momentan niedrige V^- oder bg-Signal
wieder auf den normalen hohen Pegel gehen, was veranlasst, dass der Ausgang des ODER-Gatters 1250 einen niedrigen
Pegel zu dem Knotenpunkt 1252 leitet. Dies bewirkt, dass Cq
erneut auf niedrigen Pegel geht und dass eine logische Null zu dem Setzeingang des MPU-Rücksetz-Flip-Flops 1254- geliefert
wird. Der niedrige Pegel an dem Knotenpunkt 1252 wird weiterhin über die Leitung 1255 geleitet, um das UND-Gatter 1256 in
Bereitschaft zu setzen, so dass ein hoher Pegel zu dem Rücksetzeingang des Flip-Flops 1254- übertragen wird, sobald hT
auf niedrigen Pegel geht. Eine Taktzeit später wird das MPU-Rücksetz-Flip-Flop
1254 in seinen normalen Zustand zurückgesetzt,
was bewirkt, dass der Q-Ausgang auf seinen normalen niedrigen Pegel geht.
Der niedrige Pegel von dem Q-Ausgang wird dem Knotenpunkt 1259 zugeführt, um das Signal a^ auf der Leitung 124-2 in seinen
normalen niedrigen Zustand zurückzuziehen und um einen invertierten
Eingang des ODER-Gatters 1260 in Bereitschaft zu setzen, so dass der Knotenpunkt 1261 in seinen normalerweise
hohen Zustand zurückkehrt. Ist der Knotenpunkt 1261 erneut auf hohem Pegel, so wird der Transistor 1265 abgeschaltet und der
Transistor 1262 angeschaltet, so dass der Ausgangsknotenpunkt 1263 auf seinen normalerweise hohen Zustand zurückkehrt, was
bewirkt, dass das Signal v-, auf der Leitung 1266 auf hohen
Pegel geht, um den normalen Prozessorbetrieb zu gestatten»
5.6 Überwachungs-Schaltkreis
Im folgenden wird der Überwachungs-Schaltkreis des Blocks 114-6
der Figo 5-A unter Bezugnahme auf das schematische Schaltbild
der Figo 5A5 beschrieben- De-r Zweck des Überwachungs-Schaltkreises
der Figo 5^5 liegt darin, die Arbeitsweise des Mikroprozessors
des Blocks 1132 der Figo 5 zu überwachen und einen
Rechner-Ausfall zu erfassen, sofern dies auftreten sollteo Der
Überwachungs-Schaltkreis überwacht die Erzeugung eines vorbe-
29Q7390
stimmten Kommando-SignaIes, das in periodischen Intervallen
erzeugt wird, solange der Rechner richtig arbeitet. Ein fehlerhafter Betrieb des Rechners oder ein Rechner-Ausfall wird erfasst
werden, da das vorbestimmte Kommando-Signal nicht erzeugt wird und dieser Zustand wird erlauben, dass ein erster Zähler
aufeinanderfolgende Maschinen-Kurbelwellen-Stellungsimpulse zählt und.einen vorbestimmten, einen Ausfall anzeigenden Zählerstand
erreicht. Das Erreichen eines vorbestimmten, einen Ausfall anzeigenden Zählerstandes wird ein MPU-Rücksetz-Kommando
einleiten, wie oben im Zusammenhang mit dem Schaltkreis der Pig. 5A4- beschrieben.
Die Erzeugung des MPU-Rücksetz-Signales setzt ein Ausgangs-Flip-Flop.
Wenn das Rücksetzen der MPU das Problem löst und den Rechner-Ausfall beseitigt, so wird ein zweiter Zähler in
Bereitschaft gesetzt, mit dem Zählen zu beginnen und wenn dieser einen zweiten vorbestimmten Zählerstand erreicht, ohne
dass ein weiterer Fehler aufgetreten ist, so wird das Ausgangs
Flip-Flop zurückgesetzt. Wird allerdings ein zweiter Ausfall durch den ersten Zähler erfasst, der seinen vorbestimmten,
einen Ausfall anzeigenden ersten Zählerstand erreicht hat, bevor der zweite Zähler seinen vorbestimmten Zählerstand erreicht
hat, der das Ausgangs-Flip-Flop zurücksetzt, dann wird ein Rechner—Ausfall-Signal Z ausgegeben, um die Energiezufuhr
zu den Brennstoffpumpen abzuschalten und/oder die entsprechenden Notlauf-Schaltkreise einzuschalten, wie nachfolgend beschrieben.
Von dem Kommando-Signal-Generator des Blocks 1135 der Fig. 5
wird, wie nachfolgend beschrieben, zu verschiedenen Zeitintervallen ein Kommando-Signal £q ausgegeben, was durch die
Programmierung des Mikroprozessors des Blocks 1132 der Fig. bestimmt wird und das Signal fQ wird über eine Leitung 1267
einem Eingangs knot enpunkt 1268 zugeführt«, Der Knotenpunkt
1268 ist mit einem invertierten Eingang eines logischen UND-Gatters 1269 verbunden, das zwei invertierte Eingänge auf-
909836/0694
weist, und der Ausgang des UHD-Gatters 1269 ist direkt mit
dem Setzeingang S eines getakteten R/S-Flip-IFlops 12?0 verbunden»
Das R/S-Flip-Flop 1270 hat einen Setzeingang S, einen
Rücksetzeingang R, einen ersten Taktphaseneingang (J5, einen
zweiten Taktphaseneingang C, einen direkten Rücksetzeingang DR, einen nicht-invertierenden Ausgang Q und einen invertierenden
Ausgang §. Eine detailliertere Beschreibung des getakteten
R/S-Elip-Flops 1270 kann aus dem Blockschaltbild der Fig.
9.21A und dem schematischen Schaltbild der Fig. 9.21B entnommen werden, wobei jedoch dessen Aufbau und Betrieb allgemein
bekannt ist.
Der Eingangsknotenpunkt 1268 ist weiterhin direkt mit dem Rücksetzeingang R des R/S-Flip-Flops 1270 verbunden, während,
wie oben beschrieben, der Ausgang des UND-Gatters 1269 direkt mit dessen S-Eingang verbunden ist. Dem ersten Taktphaseneingang
ü wird das erste Taktphasensignal H^ zugeführt, während
dem zweiten Taktphaseneingang C das zweite Taktphasensignal Ho zugeführt wird. Dem direkten Rücksetzeingang DR
wird über die Leitung 2068 das Leistungseinschalt-Rücksetz-Signal vQ zugeführt, das von dem oben beschriebenen Zwischenspeicher-Logik-Schaltkreis
der Fig. 5A2 erzeugt wird.
Der synchronisierte Maschinen-Kurbelwellen-Stellungsimpuls Gn-,
der von dem Kurbelwellen-Stellungsimpuls-Prozessor der Fig. 4-3? erzeugt wird, wird über die Leitung 1044· einem Eingangsknotenpunkt 2071 zugeführt. Der Eingangsknotenpunkt 2071 ist
über eine Leitung 2072 mit dem zweiten invertierten Eingang des UND-Gatters 1269 verbunden. Der Eingangsknotenpunkt 2071
ist weiterhin über eine Leitung 2073 mit einem invertierten
Eingang eines logischen UND-Gatters 2074- verbunden, das zwei invertierte Eingänge aufweist, und über eine Leitung 2075 mit
einem invertierten Eingang eines weiteren logischen UND-Gatters 2076, das zwei invertierte Eingänge aufweist. Der
nicht-invertierende Q-Ausgang des R/S-Flip-IPlops 1270 ist über-
909836/0694
eine Ausgangsleitung 1277 mit dem zweiten invertierten Eingang des UND-Gatters 2076 verbunden, während der Q-Ausgang
des R/S-Flip-Flops 1270 über eine Leitung 1278 mit dem zweiten
invertierten Eingang des UND-Gatters 2074 verbunden ist.
Der Ausgang des UND-Gatters 2074- ist mit einer stromführenden
Elektrode eines Transistors 1279 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit einem Knotenpunkt
1280 verbunden ist. Der Knotenpunkt 1280 ist direkt mit einem Eingang eines NAND-Gatters 1281 und über eine Leitung 1282
mit einem ersten invertierten Eingang eines logischen UND-Gatters 1283 verbunden, das zwei invertierte Eingänge aufweist.
Die Gate-Elektrode des Transistors 1279 ist so verschaltet, dass sie das erste Haupttaktphasensignal H/j empfängt, während
der zweite Eingang des NAND-Gatters 1281 zum Empfang der zweiten
Haupttaktphasensxgnale H2 verschaltet ist. Der Ausgang des
NAND-Gatters 1281 wird einem Ausgangsknotenpunkt 1284 zugeführt. Der Knotenpunkt 1284 ist direkt mit dem Eingang eines
Inverters 1285 verbunden, dessen Ausgang direkt mit einem invertierten Eingang eines logischen UND-Gatters 1286 verbunden
ist, das zwei invertierte Eingänge aufweist. Der Knotenpunkt 1284 ist weiterhin über eine Leitung 1287 mit einem invertierten
Eingang eines logischen UND-Gatters 1288 verbunden, das zwei invertierte Eingänge aufweist.
Der Ausgang des UND-Gatters 1288 ist direkt mit einem Ausgangsknotenpunkt
1289 verbunden. Der Ausgangsknotenpunkt 1289 ist über eine Leitung 1290 mit dem zweiten invertierten Eingang
des UND-Gatters 1283 verbunden, über die Leitung 1291 mit dem ersten Taktphaseneingang h jeder der drei Stufen eines
Zählers 1292, der nachfolgend beschrieben wird, und über eine Leitung 1390 mit dem zweiten invertierten Eingang des UND-Gatters
1286 zurückverbunden. In ähnlicher Weise ist der Ausgang des UND-Gatters 1286 direkt mit einem Ausgangsknotenpunkt
1293 verbunden und der Knotenpunkt 1293 ist über eine Leitung
1294 mit dem zweiten Taktphaseneingang h^ jeder der Stufen
909836/0694
23Q7390
des Zählers 1292 verbunden und über eine Leitung 1295 mit dem
zweiten invertierten Eingang des UND-Gatters 1288 zurückverbunden. Da der Ausgang des UND-Gatters 1286 über den Ausgangsknotenpunkt
1293 und die Leitung 1295 zu einem invertierten Eingang des UND-Gatters 1288 zurückverbunden ist und der Ausgang
des UND-Gatters 1288 über den Ausgangsknotenpunkt 1289 und die Leitung 1390 zu einem invertierten Eingang des UND-Gatters
1286 zurückverbunden ist, sind deren Ausgänge kreuzweise zu gegenüberliegenden Eingängen rückverbunden, um so
eine herkömmliche Verriegelungsanordnung zu bilden, wie im Stand der Technik bekannt. Der Ausgang des UND-Gatters 1283
ist über eine Leitung 1296 mit dem dritten Taktphaseneingang h jeder der Stufen des Zählers 1292 verbunden.
Der erste Zähler oder Ausfäll-Erfassungszähler 1292 ist ein
dreistufiger· Zähler, dessen jeweilige Stufen aus einem statischen
Schieberegister bestehen, das einen ersten Taktphaseneingang h . einen zweiten Taktphaseneingang tu. einen dritten
a D
Takteingang h , einen Daten- oder Datenschiebeeingang DS, einen nicht-invertierenden Ausgang Q und einen direkten Rück—
setzeingang DR aufweist. Weitere Einzelheiten der einzelnen Schieberegister-Stufen, die in dem drei-stufigen Ausfall-Erfassungszähler
1292 der Fig. 5-^5 enthalten sinds können aus
dem Blockschaltbild der Fig. 9.25-A und dem schematischen
Schaltbild der Fig» 9»25B entnommen werdens wobei diese in
herkömmlicher Weise arbeiten.
Wie im Stand der Technik bekannts ist der Taktphaseneingang
ha jeder der drei Stufen, deren Ausgänge mit Q., QB und Q„
bezeichnet sind, gemeinsam mit der Eingangsleitung 1291 verbunden»
Der zweite Taktphaseneingang h, jeder der drei Stufen ist gemeinsam mit der Leitung 1294- und der dritte Takteingang
h jeder der drei Stufen ist mit der Leitung 1296 verbunden«,
Darüber hinaus sind die direkten Rücksetzeingänge jeder der drei Stufen miteinander verbunden und die drei Stufen sind
so verbunden«, dass der nicht-invertierende Q-Ausgang der ersten
Stufe, dessen Ausgang mit Q. bezeichnet ist, direkt mit dem
DS-Eingang der zweiten Stufe verbunden ist, dessen Q^-Ausgang direkt mit dem DS-Eingang der dritten Stufe verbunden ist, um
einen herkömmlichen Schieberegister-Zähler zu bilden, wie im Stand der Technik bekannt.
Der Q.-Ausgang der ersten Schieberegister-Stufe des Ausfall-Erfassungszählers
1292 ist über eine Ausgangsleitung 1297 mit
einem Knotenpunkt 1298 verbunden. Der Knotenpunkt 1298 ist direkt mit einem invertierten Eingang eines logischen UND-Gatters
1299 verbunden, das drei invertierte Eingänge aufweist,
und direkt mit einem Eingang eines logischen UND-Gatters I3OO. Der QB-Ausgang der zweiten Schieberegister-Stufe
des Zählers 1292 ist direkt mit einem Ausgangsknotenpunkt
1301 verbunden. Der Knotenpunkt I30I ist über eine Leitung
1302 mit einem Knotenpunkt 1303 verbunden und der Knotenpunkt
1303 ist gleichzeitig mit dem zweiten invertierten Eingang
des UND-Gatters 1299 und mit dem ersten Eingang eines logischen UND-Gatters 1304, das zwei Eingänge aufweist, verbunden.
Der Ausgangsknotenpunkt I30I ist weiterhin direkt mit dem Eingang
eines Inverters I3O5 verbunden, dessen Ausgang über eine
Leitung I3O6 mit einem ersten Eingang eines weiteren logischen
UND-Gatters I307, das zwei Eingänge aufweist, verbunden ist.
Der Qß-Ausgang der dritten Schieberegister-Stufe des Ausfall-Erfassungszählers
1292 ist direkt mit einem Knotenpunkt I3O8
verbunden. Der Knotenpunkt I3O8 ist über eine Leitung I309
mit einem Knotenpunkt I3IO verbunden. Der Knotenpunkt I3IO
ist direkt mit dem zweiten Eingang des UND-Gatters I3OO und
mit dem zweiten Eingang des UND-Gatters I3O7 verbunden. Der
Ausgangslaiotenpunkt I3O8 ist weiterhin mit dem Eingang eines
Inverters I3II verbunden, dessen Ausgang mit einem Knotenpunkt
1312 verbunden ist. Der Knotenpunkt I312 ist direkt mit
dem dritten und letzten invertierten Eingang des UND-Gatters 1299 verbunden und über eine Leitung 1313 mit einem Eingang
eines ODER-Gatters 1314» cLss zwei Eingänge aufweist, wobei
909836/0694
2907330
der gegenüberliegende Eingang direkt von dem Ausgang des UIiD-Gatters
I3OO abgegriffen wird» Der Ausgang des ODER-Gatters
1314- wird direkt dein zweiten Eingang des UND-Gatters 1304- zugeführt.
Ein NOR-Gatter 1315 mit.zwei Eingängen ist mit seinem
einen Eingang direkt mit dem Ausgang des UND-Gatters 1304-,
mit seinem anderen Eingang direkt mit dem Ausgang des UND-Gatters 1307 und mit seinem Ausgang über die Leitung I3I6 mit
dem Dateneingang DS der ersten Stufe des drei-stufigen Aus— fall-Erfassungs-Schieberegister-Zählers 1292} der oben beschrieben
wurde, verbunden.
Der Ausgang des MD-Gatters 1299, das drei invertierte Eingänge
aufweist, ist direkt mit einer stromführenden Elektrode eines Transistors 13^7 verbunden«, Die gegenüberliegende stromführende
Elektrode des Transistors 13^7 ist mit einem Eingang
eines NAND-Gatters I3I8, das zwei Eingänge aufweist, verbunden.
Der zweite Eingang des NAND-Gatters I3I8 empfängt über
eine Leitung 1058 das Taktsignal h-, von dem Zextsteuer—Generator
des Binär-Kodierer-Schaltkreises des Blocks 124-,der oben
beschrieben wurde. Die Gate-Elektrode des Transistors 13^7
empfängt die zweiten Haupttaktphasen-Signale H2 und das NAND-Gatter
1318 gibt über die Leitung 1251 das Signal bq bei einem
vorbestimmten maximalen Zählerstand aus, der einen Potentialfehler anzeigt, um es zu dem MPU-Rücksetz-Steuer-Schaltkreis
der Pig» 5-A4- zu übertragen, wie oben beschrieben. Das Signal
bq ist normalerweise auf hohem Pegel, was die Abwesenheit eines
Taktausfalles anzeigt, geht jedoch momentan für eine Taktzeit auf niedrigen Pegel, um einen Potential-Taktfehler anzuzeigen,
wenn der Zähler 1292 den vorbestimmten Zählerstand erreicht hat, der durch das Ausgangs-Dekodier-Gatter 1299 erfasst wird,
wie nachfolgend beschrieben.
Das aus den Gattern I3OO, 1304·, I307, 1314- und I3I5 bestehende
Ausgangs-Dekodier-Hetzwerk arbeitet so, dass es den Ausgang
der drei Stufen des Schieberegister-Zählers 1292 dekodiert,
909836/0694
290739Q
um entweder eine logische "1" oder eine logische "0" zurück zu dem DS-Eingang der ersten Stufe des Schieberegister-Zählers
über, die Leitung I3I6 zu liefern, um die in der Zählerzustandstabelle
der Fig. 5A6 angegebene Zählerzustandsfolge
zu gewährleisten.
Das MPU-Rücksetz-Signal aq, das von dem MPU-Rücksetz-Steuer-Schaltkreis
der Fig. 5A4- erzeugt wird, wird über die Leitung
124-2 einem Eingang eines NOR-Gatters 1319 zugeführt, das drei
Eingänge aufweist. Der zweite Eingang des NOR-Gatters 1319
ist direkt mit einem Knotenpunkt 2077 verbunden, der das Leistungseinschalt-Rücksetz-Signal vQ von dem Zwischenspeicher-Logik-Schaltkreis
der Fig. 5A2 über die Leitung 2068 empfängt, wie oben beschrieben. Der dritte Eingang des NOR-Gatters 1319
ist über eine Leitung 1320 mit einem Knotenpunkt I32I verbunden
und der Knotenpunkt 1321 ist direkt mit dem Ausgang des
oben beschriebenen UND-Gatters 2076 verbunden, das zwei invertierte Eingänge aufweist. Der Ausgang des NOR-Gatters 1319
ist direkt mit dem Eingang eines Inverters 1322 verbunden, dessen Ausgang direkt mit den direkten Rücksetz-Eingängen DR
jeder der drei Stufen des Schieberegister-Zählers 1292 verbunden ist, um den Zähler anfänglich zu löschen und um zu erzwingen,
dass nur Nullen an den Ausgängen 0», QB bzw. Qc erscheinen.
Wie oben beschrieben, ist der Ausgang des UND-Gatters 2076 direkt mit dem Knotenpunkt 1321 verbunden. Der Knotenpunkt
1321 ist zusätzlich dazu, dass er über die Leitung 1320 mit
dem einen Eingang des NOR-Gatters 1319, das drei Eingänge aufweist, verbunden ist, weiterhin mit einer ersten stromführenden
Elektrode eines Transistors 1323 verbunden, dessen gegenüberliegende stromführende Elektrode direkt mit einem
Knotenpunkt 1324 verbunden ist. Die Gate-Elektrode des Transistors
1323 empfängt das erste Haupttaktsignal H^. Der Knotenpunkt
1324 ist direkt mit einem Eingang eines NAND-Gatters
1325 verbunden, das zwei Eingänge aufweist, wobei dessen
909836/0694
zweiter Eingang zum Empfang des zweiten Haupttaktphasensignales
Hp verbunden ist. Der Knotenpunkt 1324 ist weiterhin über
eine Leitung 1326 mit einem invertierten Eingang eines logischen
UND-Gatters 1327 verbunden, das zwei invertierte Eingänge
aufweist. Der Ausgang des NAND-Gatters 1325 ist direkt
mit einem Knotenpunkt 1328 verbunden. Der Knotenpunkt 1328
ist direkt mit einem invertierten Eingang eines logischen UND-Gatters 1329 verbunden, das zwei invertierte Eingänge
aufweist und gleichzeitig mit dem Eingang eines Inverters I33O, dessen Ausgang direkt mit einem invertierten Eingang
eines zweiten logischen UND-Gatters 1331 verbunden ist, das
zwei invertierte Eingänge aufweist.
Der Ausgang des UND-Gatters 1329 ist direkt mit einem Ausgangsknotenpunkt
1332 verbunden, der direkt mit dem zweiten invertierten
Eingang eines UND-Gatters 1327» über eine Leitung
1333 mit dem ersten Taktphaseneingang h jeder der drei Stufen
eines zweiten Binär-Zählers 1334-, der nachfolgend beschrieben
wird, und über eine Leitung 1335 mit einem zweiten
invertierten Eingang des UND-Gatters 1331 verbunden ist. Der Ausgang des UND-Gatters 1331 wird direkt einem Ausgangsknotenpunkt
1336 zugeführt und der Knotenpunkt 1336 ist über die
Leitung 1337 mit dem zweiten Taktphaseneingang h, jeder der
drei Stufen des Binär-Zählers 1334 verbunden und über eine
Leitung 1378 zurück mit dem zweiten invertierten Eingang des UND-Gatters I329 verbunden. Der Ausgang des UND-Gatters 1327
ist über eine Leitung 1339 mit dem dritten Taktphaseneingang
h jeder der drei Stufen des Binär-Zählers 1334 verbunden»
Da der Ausgang des UND-Gatters 1329 über den Knotenpunkt I332
und die Leitung 1335 mit dem einen invertierten Eingang des UND-Gatters 133^ zurückverbunden ist, während der Ausgang des
UND-Gatters 1331 über den Ausgangsknotenpunkt I336 und die
Leitung 1338 zurück zu dem einen invertierten Eingang des UND-Gatters 1329 verbunden ist, sind die Ausgänge kreuzweise gekoppelt,
uc so eine herkömmliche Verriegelungsanordnung zu
bilden, wie oben beschrieben.
Jede der drei Stufen des Binär-Zählers 1334· ist eine statische
Schieberegister-Stufe, die einen ersten Taktphaseneingang h , einen zweiten Taktphaseneingang h, , einen dritten
Takteingang h . einen direkten Rucksetz-Eingang DR, einen
Dateneingabe- oder Datenschiebe-Eingang DS und einen nichtinvertierenden Ausgang Q aufweist. Die Ausgänge der ersten,
zweiten und dritten Stufen des Zählers 1334- sind mit Q^, Q2
bzw. Q5. bezeichnet. Obwohl jede der Stufen des Zählers 1334-eine
statische Schieberegister-Stufe ist, die aus dem Blockschaltbild der Fig. 9.25-A und dem schematischen Schaltbild
der Fig. 9·25Β besser verstanden werden kann, wird der Zähler
1334 nicht als herkömmlicher Schieberegister-Zähler betrieben,
sondern er ist so verschaltet, dass seine Arbeitsweise der eines herkömmlichen Binär-Zählers ähnlich ist oder zumindest
die Zählfolge eines herkömmlichen Binär-Zählers erreicht, wie sie in der Zählerzustandstabelle der Fig. 5A7, cü-e nachfolgend
beschrieben wird, gezeigt ist.
Im folgenden wird die dem Ausgang des Zählers 1334- zugeordnete
Dekodier-Logik beschrieben, wobei auf die in der Fig. 9 dargestellte ROM-Bezeichnungs-Übereinkunft verwiesen wird. Der
Q^]-Ausgang der ersten Stufe des Zählers 1334- ist direkt mit
einem Ausgangsknotenpunkt 134-0 verbunden. Der Knotenpunkt 134-0
ist mit einer vertikalen Linie 134-1 verbunden, die den nichtinvertierten Ausgang Q^ der ersten Stufe des Zählers darstellt,
wobei jedoch der Knotenpunkt 134-0 auch direkt mit dem Eingang eines Inverters 134-2 verbunden ist, dessen Ausgang die vertikale
Linie 134-3 ist, die den Qlj"-Ausgang oder den invertierten
Ausgang der ersten Stufe des Zählers 1334- darstellt.
In ähnlicher Weise ist der Qp-Ausgang der zweiten Stufe des
Zählers 1334- direkt mit einem Ausgangsknotenpunkt 134-4- verbunden.
Der Knotenpunkt 134-4- ist direkt mit einer Ausgangs leitung
909836/0694
1335 verbunden, die eine vertikale Linie ist, die den nichtinvertierten Qo-Ausgang der zweiten Stufe des Zählers 1334-darstellt«
Der Knotenpunkt 1344- ist weiterhin direkt mit dem
Eingang eines Inverters 134-6 verbunden, dessen Ausgang mit der vertikalen Leitung 134-7 verbunden ist, die den (JJ-Ausgang odor
den invertierten Ausgang der zweiten Stufe des Zählers 1334-darstellt,
wie im Stand der Technik bekannt. Der Q^-Ausgang
der dritten und letzten Stufe des Zählers 1334- ist über eine Leitung 134-8 direkt mit einer stromführenden Elektrode eines
Transistors 1349 verbunden, dessen gegenüberliegende stromführende
Elektrode mit dem Eingang eines Inverters 1350 verbunden
ist, dessen Ausgang direkt mit dem Eingang eines zweiten Inverters 1351 verbunden ist, dessen Ausgang seinerseits direkt
mit dem Rücksetzeingang R eines getakteten R/S-Elip-Flops 1352
verbunden ist, das auch als Flip-Flop für den ersten Rechnerausfall bezeichnet wird und nachfolgend beschrieben wird.
Die den Ausgängen des Zählers 1334- zugeordnete Dekodier-Logik
enthält ein erstes NOR-Gatter mit drei Eingängen, das durch die horizontale Linie 1353 dargestellt ist, ein zweites NOR-Gatter
mit zwei Eingängen, das durch die horizontale Linie 1354-dargestellt
ist und ein drittes NOR-Gatter mit zwei Eingängen, das durch die horizontale Linie 1355 dargestellt ist. Die drei
Eingänge des NOR-Gatters 1353 empfangen das Signal QT von dem
Ausgang des Inverters 134-2 über die Leitung 134-3, das Signal
Q^" von dem Ausgang des Inverters 134-6 über die Leitung 134-7
und den Q-Ausgang des R/S-Flip-Flops 1352, der über die Leitung
1356 einem Knotenpunkt 1357 zugeführt wird, wobei der Knotenpunkt 1357 als dritter und letzter Eingang des NOR-Gatters
1353 verbunden ist. Der Ausgang des NOR-Gatters 1353 ist als ein Eingang mit dem durch die vertikale Linie 1389 dargestellte
NOR-Gatters mit drei Eingängen verbunden und wird weiterhin über die Leitung 1358 zurück zu dem DS-Eingang der dritten
Stufe des Zählers 1334- geführt. Der zweite Eingang des durch die vertikale Linie 1389 dargestellten NOR-Gatters mit drei
Eingängen wird direkt von dem Knotenpunkt 1357 abgegriffen,
909836/0694
der über die Leitung 1356 von dem Q-Ausgang des R/S-IPlip-Flops
1352, das oben beschrieben wurde, gespeist wird.
Der erste Eingang des NOR-Gatters 1352I- mit zwei Eingängen
empfängt das Signal Q^ als seinen ersten Eingang von dem Ausgang
der ersten Stufe des Zählers 1334- über den Ausgangsknotenpunkt 134-0 und die Leitung 134-1, während der zweite Eingang
des NOR-Gatters 1354- das Signal Qg von dem Ausgang der zweiten
Stufe des Zählers 1334- von dem Ausgangsknotenpunkt 134-4- und
der Leitung 134-5 empfängt. Der Ausgang des NOR-Gatters 1354-mit
zwei Eingängen ist als dritter und letzter Eingang mit dem NOR-Gatter 1389 verbunden, das drei Eingänge aufweist, und der
Ausgang des NOR-Gatters 1354- ist über die Leitung 1359 zux'ück
zu dem DS-Eingang der zweiten Stufe des Zählers 1334- geführt.
Das dritte und letzte NOR-Gatter 1355 mit zwei Eingängen ist mit seinem einen Eingang so verbunden, dass es das Signal Q^
von dem Ausgang der ersten Stufe des Zählers 1334- über den Ausgangsknotenpunkt 134-0 und die Leitung 134-1 empfängt und
sein zweiter Eingang ist so verbunden, dass er den Q-Ausgang des R/S-Flip-Flops 1352 über die Leitung 1356 und den Knotenpunkt
1357 empfängt. Der Ausgang des NOR-Gatters 1355, das
zwei Eingänge aufweist, wird von dem Knotenpunkt I36O abgegriffen
und ist über die Leitung 1361 mit dem DS-Eingang der ersten Stufe des Zählers 1334- verbunden.
Ähnlich wie oben beschrieben, ist jedes der durch die horizontalen
Linien 1353, 1354- und 1355 dargestellte NOR-Gatter
so gezeigt, dass es sein eines Ende gemeinsam mit einer stromführenden
Elektrode und einer Gate-Elektrode eines pull-up— Transistors 1353a» 1354-a bzw. 1355a verbunden hat, wobei deren
jeweilige gegenüberliegenden Elektroden gemeinsam mit einer +5 Volt-Potentialquelle verbunden sind, um die notwendige
Treiberenergie zu den entsprechenden NOR-Gattern zu liefern, um die richtigen Logikpegel sicherzustellen, wie oben beschrieben.
In ähnlicher Weise ist das durch die vertikale Linie 1389
909836/0694
dargestellte NOR-Gatter so gezeigt, dass es sein eines Ende gemeinsam mit der Gate-Elektrode und mit einer stromführenden
Elektrode eines pull-up-Transistors 1357a verbunden hat, wobei
die gegenüberliegende stromführende Elektrode des Transistors
1357a mit einer +5 Volt-Potentialquelle verbunden ist, um
ausreichende Treiberenergie und richtige Logikpegel sicherzustellen»
Das Leistungseinschalt-Rücksetz-Signal Vq von dem Ausgang des
Zwischenspeicher-Logik-Schaltkreises der Fig. 5-&2, der oben
beschrieben wurde, wird über die Leitung 2068 einem invertierten Eingang eines logischen UND-Gatters 1362 zugeführt,
das zwei invertierte Eingänge aufweist«, Der zweite invertierte Eingang des ODER-Gatters 1362 ist über eine Leitung 1363
mit einem lusgangsknotenpunkt 1364- verbunden. Der Knotenpunkt
1364 ist direkt mit dem Rücksetz-Eingang DR jeder der drei
Stufen des Zählers 1334 verbunden, um den Zähler anfänglich
zu löschen oder auf Null zu setzen, wie im Stand der Technik
bekannt.
Das Rechner-Flip-Flop 1352 für den ersten Ausfall kann ein herkömmliches getaktetes R/S-Flip-Flop sein, das einen Setzeingang
S3, einen Rücksetzeingang R, einen direkten Rücksetzeingang
DR3 einen ersten Taktphaseneingang C% einen zweiten
Taktphaseneingang C9 einen nicht-invertierenden Ausgang Q und
einen invertierenden Ausgang Q aufweist» Ein Blockschaltbild eines herkömmlichen R/S-Flip«Flops, wie z.B. des Flip-Flops
1352 ist in der Fig,, 9»21A dargestellt und ein detailliertes
schematisches Schaltbild ist in der Fig«, 9°21B dargestellt,
wie oben angedeutet» Der erste Taktphaseneingang C ist so verschaltet
, dass er die ersten Haupttaktphasensignale H1* empfängt
j während der zweite Taktphaseneingang C so verbunden ist, dass er das zweite Haupttaktphasen-Signal Hg empfängt.
Wie oben erläutert, wird der Rücksetzeingang R von dem Ausgang des Inverters 1351 abgegriffen und der Q-Ausgang ist über die
Leitung 1356 mit dem Knotenpunkt 1357 verbunden, während der
909836/0694
Q-Ausgang direkt mit dem Ausgangsknotenpunkt 1364 verbunden
ist.
Das über die Leitung 2068 dem Knotenpunkt 2077 zugeführte
Leistungseinschalt-Rücksetz-Signal V0 wird über eine Leitung
1365 einem Knotenpunkt I366 zugeführt. Der Knotenpunkt I366
verbindet das Leistungseinschalt-Rücksetz-Signal Vq mit dem
direkten Bücksetzeingang DE des Flip-Flops 1352 über die Leitung
1367 und der Knotenpunkt I366 ist weiterhin über die Leitung
1368 mit einem ersten Eingang eines NOR-Gatters 1369 verbunden,
das zwei Eingänge aufweist, wobei dessen Ausgang direkt mit einem Knotenpunkt 1370 verbunden ist. Der Ausgangsknotenpunkt
1370 dient als erster Schaltkontakt, wobei dessen Ausgang
jedoch ebenfalls über eine Leitung 1371 mit einem zweiten
Schaltkontakt verbunden ist, der in dem vorliegenden Falle unbenutzt ist. Der Ausgangsknotenpunkt 1370 ist weiterhin über
die Leitung 1372 zu einem Eingang eines zweiten NOR-Gatters
1373 zurückverbunden, wobei dieses NOR-Gatter zwei Eingänge
aufweist und wcbei sein Ausgang direkt von einem Knotenpunkt
1374 abgegriffen wird. Der Knotenpunkt 1374- dient weiterhin
als erster Schaltkontakt, der jedoch ebenfalls über die Leitung 1375, mit einem zweiten nicht-benutzten Schaltkontakt verbunden
ist ρ Der Ausgangsknotenpunkt 1374- ist weiterhin über die Leitung
1376 zu einem zweiten Eingang des NOR-Gatters 1369 zurückverbunden,
um einen herkömmlichen Verriegelungsausgangs-Schaltkreis zu schaffen.
Wie oben erläutert, ist der Q-Ausgang des R/S-Flip-Flops 1352
direkt mit dem Ausgangsknotenpunkt 1364 verbunden und der
Knotenpunkt 1364 ist direkt mit einer stromführenden Elektrode
eines Transistors 1377 verbunden, dessen Gate-Elektrode so verschaltet ist, dass sie das erste Haupttakt-Signal IL
empfängt. Die gegenüberliegende stromführende Elektrode des Transistors 1377 ist mit einem Eingang eines logischen UND-Gatters
1378 verbunden, dessen Ausgang als zweiter Eingang des
NOR-Gatters 1373 dient, das zwei Eingänge aufweist. Das Setz-
909836/0694
signal cq für das MPU-Rücksetz-Steuer-]?lip->lflopg das von der
MPU-Rücksetz-Steuer—Logik der Fig» 5A4 ausgegeben wurde, wird
über die Leitung 1258 einem Eingangsknotenpunkt 1379 zugeführt.,
Der Knotenpunkt 1379 liefert das Signal Cq zu dein zweiten
Eingang des UHD-Gatters 1378 und gleichzeitig zu dem Setzeingang
S des R/S-Plip-Flops 1352, zur nachfolgend beschriebenen
Verwendung,
Ein erster Ausgangstransistor 1380 ist mit seiner einen stromführenden
Elektrode mit Masse und mit seiner gegenuberlxegenden stromführenden Elektrode mit dem Rechner-Ausfall-Ausgangsknotenpunkt
1381 verbunden. Der Knotenpunkt 1381 ist weiterhin mit einer ersten stromführenden Elektrode eines zweiten Ausgangstransistors
1382 verbunden, dessen gegenüberliegende
stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden ist. Die Gate-Elektrode des ersten Ausgangstransistors
I38O ist direkt mit einem masken-einstellbaren
Schaltarm 1383 verbunden, der in dem bevorzugten Ausführungsbeispiel· der vorliegenden Erfindung so eingestellt ist, dass
er die Gate-Elektrode des Transistors I38O direkt mit dem ersten
Schaltkontakt an dem Knotenpunkt 1370 am Ausgang des KOR-Gatters
1369 verbindet. Sofern es gewünscht wäre, die Polarität
des an dem Knotenpunkt 1381 vorhandenen Ausgangssignales umzukehren, könnte er jedoch auch, wie im Stand der Technik
bekannt, durch herkömmliche LSI-Techniken mit dem der Leitung 1375 zugeordneten Schaltkontakt inasken-positionierbar verbunden
werden·
In ähnlicher Weise ist die Gate-Elektrode des Transistors 1382 direkt mit dem masken-einsteilbaren Schaltarm 1384- verbunden,
der in dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung so eingestellt ist, dass er einen Strompfad zwischen
der Gate-Elektrode des Transistors 1382 und dem Knotenpunkt 1374- am Ausgang des NOR-Gatters 1373 vervollständigt» Er könnte jedochc, sofern gewünscht, durch herkömmliche LSI~Maskier-?
techniken so eingestellt werden, dass er die zweite Schslt-
909838/0694
elektrode, die dem Knotenpunkt 1371 von dem Ausgang des NOR-Gatters
1369 zugeordnet ist, berührt, sofern es gewünscht wäre,
die Polarität des Signales an dem Ausgangsknotenpunkt 1381 umzukehren. Das an dem Knotenpunkt 1381 erscheinende Signal
ist das Rechner-Ausfall-Signal "Z", das über die Leitung 1385
zu dem Notlauf-Schaltkreis des Blocks 135 der Fig. 2 ausgegeben
wird, um die Brennstoffpumpe abzuschalten und/oder den Notlauf-Schaltkreis in Bereitschaft zu setzen, wie nachfolgend
beschrieben.
Im folgenden wird die Arbeitsweise des Überwachungs-Schaltkreises der Fig. 5-Ä5 kurz beschrieben. Wie oben gezeigt, enthält
der Überwachungs-Schaltkreis ein Überwachungs-Flip-Flop 1270, ein MPü-Ausfall-Flip-Flop 1352, einen Ausfall-Erfassungs-Schieberegister-Zähler
1292 und einen Ausfallkorrektur-Binär-Zähler
1334·· Zunächst sei angenommen, dass das Überwachungs-Flip-Flop
1270 gesetzt ist und dass das MPU-Ausfall-Flip-Flop
1352 zurückgesetzt ist.
Der Überwachungs-Schaltkreis arbeitet, indem er die Erzeugung der Kommando-Signale fQ überwacht. Die Kommando-Signale fQ
werden von dem Kommando-Signal-Generator des Blocks 1135 der
Fig. 5 in Übereinstimmung mit den programmierten Befehlen des Mikroprozessors des Blocks 1132 erzeugt. Jedesmal wenn ein
positiv-gehendes Kommando-Signal fQ von dem Schaltkreis des
Blocks II35 ausgegeben wird, wie nachfolgend beschrieben, so
erscheint dieses über die Leitung 1267 an dem Knotenpunkt 1268. Der momentan hohe Pegel an dem Knotenpunkt 1268 wird
einem invertierten Eingang des UND-Gatters 1269 zugeführt, um zu veranlassen, dass dessen Ausgang auf niedrigen Pegel geht,
so dass ein niedriger Pegel dem Setzeingang des Überwachungs-Flip-Flops 1270 dargeboten wird, während das hohe fo-Signal
direkt von dem Eingangsknotenpunkt 1268 zu dem Rücksetzeingang des Flip-Flops 1270 geleitet wird. Folglich wird eine Taktzeit
H/|, Hp später, das Überwachungs-Flip-Flop 1270 zurückge-
909836/0694
zmnm
setzt, was den Q-Ausgang auf niedrigen Pegel und den Q-Ausgang auf hohen Pegel gehen lässt.
Ist der Q-Ausgang des Überwachungs-llip-Flops 1270 auf hohem
Pegel, so wird ein invertierter Eingang des UND-Gatters 2074 ausser Bereitschaft gesetzt, was dessen Ausgang auf niedrigen
Pegel gehen lässt«, Ist ein Eingang ausser Bereitschaft gesetzt, so ist das UKD-Gatter 2074- nicht in der Lage9 die richtig aufbereiteten
und synchronisierten negativ-gehenden Maschinen-Kurbelwellen-Stellungsimpulse
Gr von dem Eingangsknotenpunkt 2071 zu dem Taktsteuer-Schaltkreis durchzulassen, der aus den
Gattern 1281, 1283, 1285, 1286 und 1288 besteht, wie nachfolgend
beschrieben, so dass der Schieberegister-Zähler 1292 nicht zählt«, Gleichzeitig wird der niedrige Pegel von dem Q-Ausgang
des Überwachungs-llip-Flops 12?0 über die Leitung 1277 zu einem
invertierten Eingang des UND-Gatters 2076 geleitet, um dieses in Bereitschaft zu setzen,,
Wenn über die Leitung 1044 der nächste richtig aufbereitete
und synchronisierte negativ-gehende Maschinen-Kurbelwellen-Stellungsimpuls
Gc an dem Eingangsknotenpunkt 2071 ankommt,
so tritt folgendes auf. Der momentan niedrige Pegel wird über die Leitung 2075 zu dem zweiten invertierten Eingang des UND-Gatters
2076 geleitet, dessen gegenüberliegender invertierter
Eingang bereits durch den niedrigen Pegel an den Ausgang des Überwachungs-l'lip-I'lops 1270 über die Leitung 1277 in Bereitschaft
gesetzt istc Sind seine beiden invertierten Eingänge auf niedrigem Pegel, so geht der Ausgang des UND-Gatters 2076
auf hohen Pegel^ was einen hohen Pegel an dem Knotenpunkt I32I
erscheinen lässt» Der hohe Pegel an dem Knotenpunkt I32I wird
über die Leitung 1320 zu einem Eingang des NOR-Gstters I319
geleitet. Ist ein Eingang des NOR-Gatters I319 auf hohem Pegel,
so geht sein Ausgang auf niedrigen Pegel und dieser Ausgang wird durch den Inverter 1322 invertiert, so dass ein hoher
Pegel den direkten Rücksetz-Eingang DR jeder der drei Stufen des Schieberegister-Zählers 1292 zugeführt wird, so dass darin
909S36/0694
2907380
der anfängliche Zählerstand "000" errichtet wird.
Gleichzeitig wird der momentan niedrige Pegel an dem Knotenpunkt 2071 über die Leitung 2072 einem invertierten Eingang des
UND-Gatters 1269 zugeführt. Da der andere invertierte Eingang des UND-Gatters 1269 mi "^ dem Exngangsknotenpunkt 1268 verbunden
ist und da das über die Leitung 1267 dorthin zugeführte Kommando-Signal normalerweise auf niedrigem Pegel ist, sind
beide invertierten Eingänge des UND-Gatters 1269 auf niedrigem Pegel, was dessen Ausgang auf hohen Pegel gehen lässt. Folglich
wird ein hoher Pegel dem Setzeingang des Überwachungs-Flip-Flops 1270 dargeboten, während das niedrige fg-Signal von
dem Knotenpunkt 1268 dem Rücksetzeingang zugeführt wird. In diesem Falle wird nach einer Taktzeit EL], Eg das Überwachungs-Flip-Flop
1270 gesetzt werden, so dass der Q-Ausgang auf hohen Pegel und der Q-Ausgang auf niedrigen Pegel geht, wie im Stand
der Technik bekannt.
Ist der Q-Ausgang des Überwachungs-Flip-Flops 1270 auf niedrigem
Pegel, so wird ein invertierter Eingang des UND-Gatters 2074· in Bereitschaft gesetzt, so dass der gegenüberliegende
invertierte Eingang, der mit dem Eingangsknotenpunkt 207I über
die Leitung 2073 verbunden ist, jedesmal dann in Bereitschaft gesetzt wird, wenn über die Leitung 2044 ein negativ-gehender
Maschinen-Kurbelwellen-Stellungsimpuls G,- dorthin zugeführt
wird. Jedesmal wenn das Signal G,- an dem Knotenpunkt 2071 erscheint,
so geht der Ausgang des UND-Gatters 2074 auf hohen
Pegel, um den Schieberegister-Ausfall-Zähler 1292 in Bereitschaft zu setzen, seinen Zählinhalt um eine Eins zu vergrössern,
wie in der Zählerzustandstabelle der Fig. 5A6 dargestellt.
Da alle drei Stufen des Zählers 1292 anfänglich über das oben beschriebene direkte Rücksetzen auf "Nullen" voreingestellt
war, bewirkt das erste Gc-Signal, das auftritt, nachdem das
Überwachungs-Flip-Flop 1270 gesetzt ist, dass ein hoher Pegel
809836/0694
an dem Ausgang des UND-Gatters 2074- erscheint. Wenn das Taktsignal
H^ auf hohen Pegel geht, was bewirkt, dass der Transistor
1279 leitet, so wird der hohe Pegel an dem Ausgang des UND-Gatters 2074 zu dem Knotenpunkt 1280 durchgelassen, um
einen Eingang des NAND-Gatters 1281 in Bereitschaft zu setzen.
Gleichzeitig wird der hohe Pegel von dem Knotenpunkt 1280 über die Leitung 1282 zu einem invertierten Eingang des UND-Gatters
1283 hindurchgelassen, um dessen Ausgang auf niedrigen Pegel gehen zu lassen. Sobald die Taktphase H^ auf niedrigen Pegel
und Hg auf hohen Pegel geht, sind beide Eingänge des NAND-Gatters
1281 auf hohem Pegel, was dessen Ausgang auf niedrigen Pegel gehen .lässt. Dieser niedrige Pegel erscheint an dem
Knotenpunkt 1284 und wird über die Leitung 1287 übertragen, um einen invertierten Eingang des UND-Gatters 1288 in Bereitschaft
zu setzen.
Gleichzeitig wird der niedrige Pegel von dem Knotenpunkt 1284-von
dem Inverter 1285 invertiert, was einen hohen Pegel an einem invertierten Eingang des UND-Gatters 1286 erscheinen
lässt, um dieses ausser Bereitschaft zu setzen und um zu veranlassen, dass ein niedriger Pegel an dessen Ausgang erscheint.
Der niedrige Pegel an dem Ausgang des UND-Gatters 1286 wird über den Knotenpunkt 1293 und die Leitung 1295 zu dem zweiten
invertierten Eingang des UND-Gatters 1288 geleitet, was einen hohen Pegel an dessen Ausgang erscheinen lässt. Der hohe Pegel
an dem Ausgang des UND-Gatters 1288 wird zu dem Knotenpunkt 1289 und dann über die Leitung 1291 zu dem ersten Taktphaseneingang
h jeder der drei Stufen des Schieberegister-Zählers 1292 übertragen, um zu veranlassen, dass das an dem DS-Eingang
der ersten Stufe des Schieberegister-Zählers 1292 vorhandene Signal in ihm eingegeben wird. Sobald das Taktsignal Hp auf
niedrigen Pegel geht, was gleichzeitig damit auftritt, dass das Eingangssignal Gr auf hohen Pegel geht, um das UND-Gatter
2074 ausser Bereitschaft zu setzen, so geht der Ausgang des
NAND-Gatters 1281 erneut auf hohen Pegel, um das UND-Gatter
909836/0894
1288 ausser Bereitschaft zu setzen und um einen invertierten
Eingang des UND-Gatters 1286 über den Ausgang des Inverters 1285 in Bereitschaft zu setzen.
Wenn der Ausgang des ausser Bereitschaft gesetzten UND-Gatters 1288 auf niedrigen Pegel geht, so wird dieser niedrige Pegel
zu dem Knotenpunkt 1289 übertragen. Der niedrige Pegel von deis
Knotenpunkt 1289 wird über die Leitung 1290 zu einem invertierten Eingang des UND-Gatters 1283 übertragen, um dieses in
Bereitschaft zu setzen und wird über die Leitung 1390 zu einem invertierten Eingang des UND-Gatters 1286 zurückgeführt, um
dieses in Bereitschaft zu setzen. Sind beide invertierten Eingänge des UND-Gatters 1286 auf niedrigem Pegel, so geht der
Ausgang auf hohen Pegel und dieser hohe Pegel wird zu dem Knotenpunkt 1293 übertragen. Der hohe Pegel an dem Knotenpunkt
1293 wird zu einem invertierten Eingang eines UND-Gatters 1288 zurückgekoppelt, um die Ausgänge der UND-Gatter 1286 und 1288
zu verriegeln, wie im Stand der Technik bekannt.
Gleichzeitig wird der hohe Pegel von dem Knotenpunkt 1293 zu dem zweiten Taktphaseneingang h, jeder der drei Stufen des
Schieberegister-Zählers 1292. über die Leitung 1294- zugeführt.
Sobald das Signal G1- in seinen normalerweise hohen Zustand
zurückkehrt, so geht der Ausgang des Gatters 2074- auf niedrigen
Pegel, so dass, wenn die Taktphase E^ auf hohen Pegel geht,
um den Transistor 1279 leitend zu mächen, der Knotenpunkt 1280 auf niedrigen Pegel geht und dieser niedrige Pegel wird über
die Leitung 1282 zu dem zweiten invertierten Eingang»des UND-Gatters
1283 übertragen, was dessen Ausgang auf hohen Pegel gehen lässt. Der hohe Pegel an dem Ausgang des UND-Gatters
1283 wird über die Leitung 1286 zu dem Takteingang h„ jeder
der drei Stufen des Schieberegister-Zählers 1293 übertragen und wenn die Takteingänge h^ und h auf hohen Pegel gehen, so
werden die zuvor dort eingegebenen Werte an dessen Ausgängen verriegelt, wie im Stand der Technik bekannt.
909836/0694
Wie oben erläutert, waren die Ausgänge der Stufen des Schieberegister-Zählers
1292 anfänglich auf "000", aufgrund des zuvor
beschriebenen direkten Rücksetzens. Folglich veranlasst das Auftreten des ersten negativ-gehenden Maschinen-Kurbelwellen-Stellungsimpulses
Gn- nach dem Setzen des Überwachungs-Plip-Flops
i2?O, dass diese Werte in dem Zähler 1292 verschoben
werden, wie im Stand der Technik bekannt. Der dem DS-Eingang der ersten Stufe des Zählers 1292 über die Leitung I3I6 von
dem Ausgang des NOR-Gatters 1315 dargebotene Wert wird in ihn
eingegeben, wenn der erste Taktphaseneingang ha auf hohen Pegel
geht und dann an dem Ausgang verriegelt, wenn die Takteingänge h, und h auf hohen Pegel gehen. Gleichzeitig wird
der zuvor an dem Q.-Ausgang der ersten Stufe des Zählers 1292
vorhandene Wert zu dem DS-Eingang der zweiten Stufe eingegeben,
wenn das Signal an dem ha-Takteingang auf hohen üpegel
geht und dann· an dem Q-n-Ausgang verriegelt, wenn ein hoher
Pegel an den h,- und h -Takteingängen erscheint» In ähnlicher
D C
Weise wird die anfänglich an dem Q-g-Ausgang der zweiten Stufe
vorhandene Null in den DS-Eingang der dritten Stufe des Schieberegister-Zählers 1292 eingegeben, wenn ein hoher Pegel
an dessen h_-Takteingang erscheint und dann an dessen GL1-AuS-a
(j
gang verriegelt, sobald ein hoher Pegel an dessen h, - und h Eingängen
erscheint, wie im Stand der Technik bekannt«, Nach dem ersten Zählschritt ist ein hoher Pegel an dem Ausgang des
NOR-Gatters I3I5 vorhanden und wird über die Leitung I3I6 zu
dem DS-Eingang der ersten Stufe des ersten Ausfall-Zählers 1292 von dem Dekodier-Schaltkreis übertragen, wie in der Zählerzustandstabelle
der Pig. 5A6 gezeigt, wobei der Dekodier-Schaltkreis
noch nachfolgend beschrieben wird«,
Anfänglich sind die an den Ausgängen 0», Qt, und Q~ vorhandenen
Signale jeweils logische Nullen und folglich auf niedrigem Pegel. Der dekodierende Schaltkreis, der dazu verwendet wird,
eine logische "1" oder eine logische "0" zu dem DS-Eingang der ersten Stufe des ersten Ausfall-Zählers 1292 zurückzu-
leiten, enthält die UND-Gatter 1300, 1304 und 1307, das ODER-Gatter
1314- und das NOR-Gatter 1315, die wie nachfolgend beschrieben
arbeiten. Sind die Ausgänge anfänglich auf "Null",
so wird eine KuIl dem einen Eingang des UND-Gatters I3OO über
die Leitung 1297 und den Knotenpunkt 1298 zugeführt, was dessen Ausgang, der als ein Eingang für das ODER-Gatter 1314 dient,
auf niedrigen Pegel gehen lässt. Der andere Eingang des ODER-Gatters 1314- ist auf hohem Pegel, da der niedrige Pegel an dem
Ausgangsknotenpunkt I3O8 durch den Inverter I3II invertiert
wird, was einen hohen Pegel an dem Knotenpunkt 1312 erscheinen
lässt. Dieser hohe Pegel wird über die Leitung 1313 zu dem
zweiten Eingang des ODER-Gatters 1314 geleitet, was veranlasst,
dass dessen Ausgang auf hohen Pegel geht. Der Ausgang des ODER-Gatters 1314 dient als ein Eingang für das UND-Gatter 1304 und
folglich ist ein Eingang des UND-Gatters 1304 auf hohem Pegel.
Der andere Eingang des UND-Gatters 1304 ist auf niedrigem Pegel, da der niedrige Pegel von dem QB-Ausgang der zweiten Stufe
des Zählers 1292 über den Knotenpunkt I30I, die Leitung I302
und den Knotenpunkt I303 zu dem zweiten Eingang des UND-Gatters
1304 geleitet wird, was dessen Ausgang auf niedrigen Pegel
gehen lässt. Da der Ausgang des UND-Gatters I304 auf niedrigem
Pegel ist und da dieser als ein Eingang für das NOR-Gatter 1315 dient, hat das NOR-Gatter 1315 einen niedrigen
Pegel an einem seiner beiden Eingänge. In ähnlicher V/eise wird der niedrige Pegel von dem Q^-Ausgang der dritten Stufe des
Zählers 1292 über den Knotenpunkt I3O8 und die Leitung 1309
zu dem Knotenpunkt I310 geleitet und dann zu einem Eingang
des UND-Gatters 1307» was dessen Ausgang auf niedrigen Pegel
gehen lässt. Ist ein niedriger Pegel an einem Eingang des UND-Gatters 1307 vorhanden, so geht sein Ausgang auf niedrigen
Pegel und da sein Ausgang als zweiter Eingang für das NOR-Gatter 1315 dient, ist dessen zweiter Eingang ebenfalls auf
niedrigem Pegel.
909836/0694
Ist an beiden Eingängen des NOR-Gatters 13*15 ein niedriger Pegel
vorhanden, so erscheint ein hoher Pegel an dessen Ausgang und dieser hohe Pegel wird über die Leitung 1316 zu dem DS-Eingang
der ersten Stufe des Ausfall-Zählers 1292 übertragen, so dass eine Taktzeit ELj, EL^ nach dem ersten Auftreten des
ersten G^-Signales nach dem Setzen des Überwachungs-Flip-Flops
1270, die erste Stufe oder das letzte signifikante Bits des
drei-stufigen Ausfall-Zählers 1292 eine logische "1" speichert,
während die zweite und dritte Stufe eine logische "G" speichern,
die zuvor in der ersten bzw. zweiten Stufe enthalten war. Da die erste Stufe, deren Ausgang mit Q^ bezeichnet ist,
das letzte signifikante Bit des Zählers 1292 darstellt und da die dritte Stufe, deren Ausgang mit Q~ bezeichnet ist, das
signifikanteste Bit des Ausfall-Zählers 1292 darstellt, ist der Zählerstand 001 darin gespeichert, nachdem der erste Impuls
G1- gezählt wurde.
Solange das Überwachungs-Flip-Flop 1270 gesetzt bleibt, wird
in ähnlicher Weise jeder nachfolgende negativ-gehende Maschinen-Kurbelwellen-Stellungsimpuls
Gc1 der an dem Knotenpunkt 2071 erscheint, veranlassen, dass der Schieberegister-Zähler
1292 seinen Zählinhalt um eine Eins vergrössert,und zwar über
das Dekodier-Logik-Netzwerk, das aus den UlTD-Gattern I3OO,
1304, 1307, dem ODER-Gatter 1314 und dem NOR-Gatter 1315, die
oben beschrieben wurden, besteht, um so der Zählerzustandstabelle der Fig. 5-A6 zu folgen. Beispielsweise wird ein Erfassen
des zweiten G^-Impulses nach dem Setzen des Überwa—
chungs-Flip-Flops 1270 eine weitere Eins zu dem DS-Eingang der
ersten Stufe des Ausfall-Zählers 1292 liefern, so dass nachdem der zweite G,--Impuls erfasst wurde, der Zählerstand 011
darin gespeichert ist. In ähnlicher Weise wird, nachdem das dritte G^-Signal erfasst wurde, der Zählerstand 110 erreicht,
während die Erfassung des fünften, sechsteh und siebten Gn--Signales
die Zählerstandausgänge 101, 010 bzw. 100 erzeugen wird.
90S83B/0694
Das UND-Gatter 1299 ist mit seinen drei invertierten Eingängen mit den Ausgängen der drei Stufen des Zählers 1292 verbunden,
um so den siebten Zählerzustand, d.h. 100 zu erfassen, d.h., wenn sieben Gc-Maschinen-Kurbelwellen-Stellungsimpulse seit dem
anfänglichen Setzen des Überwachungs-Flip-Flops 1270 erfasst wurden. Wenn dieser Zustand existiert, wird die Null von dem
Q.-Ausgang der ersten Stufe über die Leitung 1297 und den Knotenpunkt 1298 zu dem ersten invertierten Eingang des Gatters
1299 geleitet, während die logische Null an dem Q^-Ausgang der zweiten Stufe des Zählers 1292 über den Knotenpunkt 1301, die
Leitung 1302 und den Knotenpunkt 1303 zu dem zweiten invertierten
Eingang des Gatters 1299 geleitet wird und die logische "1", die an dem Qc-Ausgang der dritten Stufe des Ausfall-Zählers
1292 vorhanden ist, wird dem Knotenpunkt I3O8 zugeführt
und dann von dem Inverter I3II invertiert, so dass ein niedriger
Pegel über den Knotenpunkt 1312 an den dritten invertierten
Eingang des Gatters 1299 angelegt wird, was dessen Ausgang auf hohen Pegel gehen lässt.
Wenn ein hoher Pegel an dem Ausgang des UND-Gatters 1299 erscheint
und das zweite Taktphasensignal EU auf hohen Pegel geht, so leitet der Transistor 1317 um den hohen Pegel von dem
Ausgang des UND-Gatters 1299 zu einem Eingang des KAND-Gatters
I3I8 durchzulassen, um dieses in Bereitschaft zu setzen. Wenn
das nächste fcu-Taktsignal an dem anderen Eingang des NAND-Gatters
I3I8 über die Leitung IO58 erscheint, so geht der Ausgang
des NAND-Gatters I3I8 momentan für eine Taktzeit auf niedrigen
Pegel, was bewirkt, dass das Signal bQ auf der Leitung 1251 momentan auf niedrigen Pegel geht. Da das Signal bq normalerweise
auf hohem Pegel ist, zeigt das momentan niedrige bg-Signal auf der Leitung I25I die Anwesenheit oder das Erfas- ·
sen eines ersten Rechner-Ausfall-Zustandes an und dieser einen ersten Rechner-Ausfall anzeigende niedrige Pegel wird über die.
Leitung 1251 zu dem MPU-Rücksetz-Steuer-Schaltkreis der Fig.
5A4- übertragen, wie oben beschrieben. Wenn das Rechner-Ausfall-
909836/0696
Signal b,- an der MPU-Rücksetz-Steuer~Logik der Fig. 5A4 erscheint,
d.h., das Setzsignal für das MPU-Rücksetz-Steuer-Flip-Flop
1352, so geht das Signal Cq unverzüglich auf hohen
Pegel und, eine Taktzeit später, wird das Flip-Flop 1254 gesetzt,
was bewirkt, dass das MPU-Rücksetz-Signal ag auf hohen
Pegel geht, wie oben erläutert.
Sobald das Signal aq auf hohen Pegel geht, wird es über die
Leitung 1242 zu einem Eingang des NOR-Gatters I319 geleitet,
was dessen Ausgang auf niedrigen Pegel gehen lässt. Folglich geht der Ausgang des Inverters 1322 auf hohen Pegel, um so
den Ausfall-Zähler 1292 zu löschen, da dieser hohe Pegel den
direkten Rücksetz-Eingängen jeder der drei Stufen des Schieberegister-Ausfall-Zählers
1292 zugeführt wird, wie oben beschrieben,
um so den Zähler in Bereitschaft zu setzen, mit dem Überwachen eines zweiten Rechner-Ausfalles zu beginnen, falls
das MPU-Rücksetzen nicht erfolgreich ist. Sobald das Signal
Cq auf hohen Pegel geht, wird dies über die Leitung 1258 dem
Knotenpunkt 1379 zugeführt. Der hohe Pegel an dem Knotenpunkt 1379 wird zu dem Setzeingang des Flip-Flops 1392 für einmaligen
MPU-Ausfall zugeführt, um dieses zu setzen, was veranlasst,
dass der Q-Ausgang auf hohen Pegel und der Q-Ausgang auf niedrigen Pegel geht. Vor diesem Zeitpunkt war das Flip-Flop 1352
in dem rückgesetzten Zustand, so dass der niedrige Pegel von dem Q-Ausgang dem Knotenpunkt 1364 zugeführt wurde und folglich
über die Leitung 1363 zu einem invertierten Eingang des
ODER-Gatters 1362«. Da der hohe Ausgang des ODER-Gatters 1362 dem direkten Rücksetzeingang jeder der drei Stufen des Binär-Zählers
1334- zugeführt wurde, war der Zähler solange ausser
Bereitschaft gesetzt, wie das MPü-Ausfall-Flip-Flop 1352 zurückgesetzt
bliebt. Allerdings setzte das hohe Cq-Signal das MPU-Ausfall-ilip-Flop 1352, sobald der erste Rechnerfehler
erfasst wurde und das Signal bq auf niedrigen Pegel ging.
Folglich wird das MPU-Ausfall-Flip-Flop 1352 für aufgetretenen
909836/0634
Fehler nur dann gesetzt, wenn ein erster Rechner-Ausfall erfasst wurde. Das Setzen des Flip-Flops 1392 lässt einen hohen
Pegel an dem Knotenpunkt 1364- erscheinen und dieser hohe Pegel
wird über die Leitung 1363 zu einem invertierten Eingang des
ODER-Gatters 1362 geleitet, dessen anderer invertierter Eingang
bereits auf hohem Pegel ist, da das Leistungseinschalt-Rücksetz-Signal
vT normalerweise auf hohem Pegel ist. Sind seine beiden Eingänge auf normalerweise hohem Pegel, so geht
der Ausgang des ODER-Gatters 1362 auf niedrigen Pegel, was die drei Stufen des Binär-Zählers 1334- anfänglich gelöscht lässt,
so dass eine logische "O" an jedem der Ausgänge Q^, Q2 bzw. Q,
vorhanden ist.
Es ist natürlich klar, dass, sofern das Signal fQ über die
Leitung 1267 an dem Knotenpunkt 1268 erscheint, bevor der
Ausfall-Zähler 1292 sieben aufeinanderfolgende G ,--Signale gezählt
hat, das Überwachungs-Flip-Flop 1270 zurückgesetzt wird, was einen niedrigen Pegel an dem Q-Ausgang und einen hohen
Pegel an dessen Q-Ausgang erscheinen lässt. Der niedrige Pegel an dem Q-Ausgang des Überwachungs-Flip-Flops 1270 wird über
die Leitung 1277 einem invertierten Eingang des UND-Gatters 2076 zugeführt, so dass der nächste negativ-gehende Maschinen-Kurbelwellen-Stellungsimpuls
Gt-, der über die Leitung 1044 an
dem Knotenpunkt 1077 erscheint, über die Leitung 2075 zu dem zweiten invertierten Eingang des UND-Gatters 2076 übertragen
würde, was dessen Ausgang auf hohen Pegel gehen lässt. Der hohe Pegel an dem Ausgang des UND-Gatters 2076 würde an dem
Knotenpunkt 1321 erscheinen und über die Leitung 1320 zu einem Eingang des NOR-Gatters 1319 geleitet, was dessen Ausgang
auf niedrigen Pegel und den Ausgang des Inverters 1322 auf hohen Pegel gehen lässt, um den Ausfall-Zähler 1292 vor dem
Erreichen einer Ausfallanzeige oder einer Ausfall-Erfassung durch das Gatter 1299, so dass das Signal bg bei Abwesenheit
eines Rechner-Ausfalles in seinem normalerweise hohen Zustand gehalten sein wird.
909836/0694
Gleichzeitig wird das Auftreten des nächsten G^-Signales an
dem Knotenpunkt 2071 nicht erfasst werden, da der hohe Pegel
an dem Q-Ausgang des Überwachungs-Flip-Flops 1270 über die
Leitung 1278 zu einem invertierten Eingang des UND-Gatters
2074 geleitet wird, um dieses ausser Bereitschaft zu setzen,
so dass zukünftige G^-Signale blockiert werden, den Ausfall-Zähler
1292 zu takten, wie oben beschrieben.
Wurde andererseits jedoch ein erster Rechner-Ausfall erfasst, wie oben beschrieben und das Flip-Flop 1352 für zuvor aufgetretenen
MPU-Ausfall gesetzt, so geht der Ausgang des Flip-Flops
1352 auf hohen Pegel. Ein hoher Pegel an dem Knotenpunkt
1364- bewirkt, dass der Ausgang des ODER-Gatters 1362 auf niedrigen
Pegel geht, so dass der Binär-Zähler 1364 direkt zurückgesetzt
wird, so dass anfänglich nur Nullen in ihm gespeichert sind. Weiterhin wird der hohe Pegel an dem Knotenpunkt 1364
zu einem Eingang des UND-Gatters 1378 über den Transistor 1377 geleitet, wenn die Taktphase H^ auf hohen Pegel geht. Da
das Signal Cq nur für eine Taktzeit auf hohem Pegel war und
es diese Taktzeit brauchte, das Flip-Flop 1352 zu setzen, ist das
Signal Cq an dem Knotenpunkt 1379 jetzt auf niedrigem Pegel,
wenn E^ auf hohen Pegel geht, was bewirkt, dass der Ausgang des
UND-Gatters 1378 auf niedrigen Pegel geht. Der Ausgang des UND-Gatters 1378 wird dem einen Eingang des .NOR-Gatters 1373
zugeführt, um dessen Ausgang auf hohen Pegel gehen zu lassen. Der hohe Pegel von dem Ausgang des NOR-Gatters 1373 wird von
dem Knotenpunkt 1374 abgegriffen und der Gate-Elektrode des
Transistors 1382 über den Schaltarm 1384 zugeführt, um so den
Transistor 1382 leitend zu machen und er wird weiterhin über die Leitung 1376 zu einem Eingang des NOR-Gatters 1369 zurückgeleitet,
um dieses ausser Bereitschaft zu setzen und um zu veranlassen, dass der Ausgang des NOR-Gatters 1369 auf niedrigen
Pegel geht. Ein niedriger Pegel an dem Ausgang des NOR-Gatters 1369 wird über den Schaltarm 1383 zu der Gate-Elektrode
des Transistors I38O geleitet, was diesen nicht-leitend macht;
um so den Ausgangsknotenpunkt I38I auf +5 Volt zu ziehen, um
903836/0694
_ 444 - ...
das Rechner-Ausfall-Signal Z auf der Leitung 1385 auf normalerweise
hohem Pegel zu halten. Der hohe Pegel an dem Ausgangsknotenpunkt 1370 wird über die Leitung 1372 zu dem zweiten
Eingang des NOR-Gatters 1373 zurückgekoppelt, um so die
Ausgänge der NOR-Gatter 1369 und 1373 zu verriegeln, ein normalerweise
hohes Signal auszugeben, wie im Stand der Technik bekannt.
Wenn das MPU-Rücksetz-Signal v, über die Leitung 1266 von dem
MPU-Rücksetz-Steuer-Schaltkreis der Fig. 5A4- zurück zu dem
Mikroprozessor des Blocks 1132 der Fig. 5 übertragen wurde, um so das Rechner-Rücksetzen einzuleiten, so kann die Fehlerquelle
korrigiert worden sein oder auch nicht.
Angenommen, der Rechner-Ausfall wurde behoben, so wird das Programm erneut den Kommando-Signal-Generator des Blocks 1135
der Fig. 5 anweisen, die Kommando-Signale £-. zu erzeugen, die
über die Leitung 1267 dem Knotenpunkt 1268 zugeführt werden, um das Überwachungs-Flip-Flop 1270 zurückzusetzen. Sofern das
Überwachungs-Flip-Flop 1270 zurückgesetzt wird, nachdem das MPU-Rücksetzen eingeleitet ist, geht der Q-Ausgang des Flip-Flops
1270 auf niedrigen Pegel und der Q-Ausgang auf hohen
Pegel, so dass das UND-Gatter 2.074· ausser Bereitschaft gesetzt ist, um den Ausfall-Zähler 1292 am Zählen von zukünftigen Maschinen-Kurbelwellen-Stellungsimpulsen
Gc zu hindern, während das Gatter 2076 in Bereitschaft gesetzt ist, so dass der näch-rste
Gc-Maschinen-Kurbelwellen-Stellungsimpuls-einen hohen Pegel
an dem Knotenpunkt 1321 erzeugen wird. Der hohe Pegel an dem Knotenpunkt 1321 wird über die Leitung 1320 zu einem Eingang
des NOR-Gatters 1319 übertragen, dessen Ausgang auf niedrigen
Pegel geht, was veranlasst, dass der Ausgang des Inverters 1322 auf hohen Pegel geht, um den Ausfall-Zähler 1292 erneut
direkt zurückzusetzen, wie oben beschrieben.
Zusätzlich zum Löschen des Ausfall-Zählers 1292 und zum ausser
909836/0694
Bereitschaft setzen des UND-Gatters 2074-, um den Zähler 1292
am weiteren Zählen zu hindern, bis das Überwachungs-Flip-Flop 1270 erneut gesetzz ist, setzt das Setzen des Flip-Flops 1352
für den ersten Rechner-Ausfall den Binär-Zähler 1234- in Bereitschaft,
mit dem Zählen zu beginnen und es liefert einen hohen Pegel an dem Q-Ausgangsknotenpunkt 1364-, um einen Eingang
des UND-Gatters 1378 in Bereitschaft zu setzen, nachdem die Taktphase ILj auf hohen Pegel gegangen ist und den Transistor
1377 leitend gemacht hat.
Sobald das MPU-Rücksetz-Signal den ersten Rechner-Ausfall-Zustand
behoben hat, wird das Kommando-Signal f.-, erneut erzeugt,
um das Überwachungs-Flip-Flop I27O zurückzusetzen, was bewirkt,
dass der Q-Ausgang auf niedrigen Pegel und der Q-Ausgang auf hohen Pegel geht. Wie oben beschrieben, wird, wenn der Q-Ausgang
auf hohem Pegel ist, das UND-Gatter 2074- über die Leitung 1278 ausser Bereitschaft gesetzt, um den Ausfall-Zähler 1292
ausser Bereitschaft zu setzen, während der niedrige Pegel von dem Q-Ausgang des Überwachungs-Flip-Flops 1270 über die Leitung
1277 zu einem invertierten Eingang des UND-Gatters 2076
geleitet wird, um dieses in Bereitschaft zu setzen. Das nächste G ,--Signal, das über die Leitung 104-4- an dem Knotenpunkt IO7I
erscheint, wird über die Leitung 2075 zu dem zweiten invertierten Eingang des UND-Gatters 2076 übertragen, was dessen
Ausgang auf hohen Pegel gehen lässt.
Wie oben erläutert, wird dieser hohe Pegel zu dem Knotenpunkt 1321 und daher über die Leitung 1320 zu einem Eingang des ITOR-Gatters
1319 geliefert, was dessen Ausgang auf niedrigen Pegel
gehen lässt und den Ausgang des Inverters 1322 auf hohen Pegel, um alle Stufen des Schieberegister-Zählers 1292 direkt auf Null
zu setzen, um auf den Beginn der nächsten Zählsequenz für einen neuen ersten Ausfall zu warten» Wenn das ILj-Signal auf
hohen Pegel geht, so wird gleichzeitig der hohe Pegel von dem Knotenpunkt 1321 über den leitenden Transistor 1323 zu dem
Knotenpunkt 1324- übertragen. Der hohe Pegel an dem Knotenpunkt
909836/0694
1324· wird zu dem einen Eingang eines UND-Gatters 1325 zugeführt,
dessen gegenüberliegender Eingang auf hohen Pegel geht, wenn das Taktphasensignal Hp auf hohen Pegel geht. Sind seine
beiden Eingänge auf hohem Pegel, so geht der Ausgang des !UND-Gatters
1325 auf niedrigen Pegel. Der niedrige Pegel an dem
Ausgang des KAND-Gatters 1325 wird dem Knotenpunkt 1328 zugeführt
und dazu verwendet, einen invertierten Eingang des UND-Gatters I329 in Bereitschaft zu setzen und er wird gleichzeitig
invertiert, um eine logische "1" zu einem invertierten Eingang des UND-Gatters 1391 zu liefern, was bewirkt, dass
dessen Ausgang auf niedrigen Pegel geht.
Der niedrige Pegel an dem Ausgang des UND-Gatters 1331 wird
dem Knotenpunkt 1336 zugeführt und über die Leitung 1338 zurück zu dem zweiten invertierten Eingang des UND-Gatters 1329j
was dessen Ausgang auf hohen Pegel gehen lässt. Der hohe Pegel an dem Ausgang des UND-Gatters 1329 wird dem Knotenpunkt
1332 zugeführt und dazu verwendet, einen invertierten ·. Eingang
des UND-Gatters 1327 ausser Bereitschaft zu setzen .und er
wird über die Leitung 1335 zurück zu dem zweiten invertierten Eingang des UND-Gatters 1331 geliefert, um dieses zu verriegeln.
Darüber hinaus wird der hohe Pegel an dem Knotenpunkt 1332 über die Leitung 1333 zu dem ersten Taktphaseneingang h„
jeder der drei Stufen des Zählers 1334- geliefert, um zu veranlassen,
dass eine logische Eins oder eine logische Null an dem Ausgang der NOR-Gatter 1355, 1389 und 1353 zu dem DS-Eingang
der ersten, zweiten und dritten Stufe des Zählers 1334-geliefert wird.
Bei der nächsten Taktphase geht das Signal G,- auf hohen Pegel,
um das UND-Gatter 2076 ausser Bereitschaft zu setzen und um zu veranlassen, dass der Knotenpunkt 1321 auf niedrigen Pegel
geht, so dass die nächste E^-Taktphase den niedrigen Pegel zu
dem Knotenpunkt 1324- überträgt, um einen invertierten Eingang des UND-Gatters 1327 über die Leitung 1326 in Bereitschaft zu
setzen und der niedrige Pegel an dem Knotenpunkt 1324- bewirkt,
909836/0694
dass der Ausgang des NAlTD-Gatters 1325 auf hohen Pegel geht.
Der hohe Pegel an dem Ausgang des NAND-Gatters 1325 wird dem
Knotenpunkt 1328 zugeführt und dazu verwendet, das UND-Gatter 1329 ausser Bereitschaft zu setzen, was dessen Ausgang auf
niedrigen Pegel gehen lässt. Der niedrige Pegel am Ausgang des NAND-Gatters I329 wird dem Knotenpunkt 1332 zugeführt, um den
zweiten invertierten Eingang des UND-Gatters in Bereitschaft zu setzen, was dessen Ausgang auf hohen Pegel, gehen lässt.
Gleichzeitig wird der hohe Pegel an dem Knotenpunkt 1328 durch den Inverter 1330 invertiert, um einen niedrigen Pegel zu dem
zweiten invertierten Eingang des UND-Gatters 1331 zu leiten,
was dessen Ausgang auf hohen'Pegel gehen lässt. Ein hoher Pegel
an dem Ausgang des UND-Gatters 1331 wird dem Knotenpunkt
1336 zugeführt und kreuzweise zu dem einen invertierten Eingang
des UND-Gatters 1329 über die Leitung 1338 zurückgekoppelt, um
den Zustand der UND-Gatter 1329 und 1331 zu verriegeln, wie im Stand der Technik bekannt. Darüber hinaus wird der hohe Pegel
an dem Knotenpunkt 1336 über die Leitung 1337 zu dem zweiten Taktphaseneingang hb jeder der drei Stufen des Zählers 133^
geleitet, während der hohe Pegel an dem Ausgang des UND-Gatters 1327 über die Leitung 1339 zu dem h -Takteingang jeder der
drei Stufen des Zählers 1334 geleitet wird, um das an dem DS-Eingang
jeder der Stufen vorhandene Signal zu deren Ausgängen zu übertragen und dort zu verriegeln, wie im Stand der Technik
bekannt.
Der erste G^-Impuls, der auftritt, nachdem das Überwachungs-Flip-Flop
1270 zurückgesetzt wurde, hat folglich bewirkt, dass
der Zählinhalt in dem Binär-Zäkler 1334- von seinem anfänglichen
direkten Rücksetz-Zustand von nur Nullen geändert wurde.
Da anfänglich an den Q^-, Q£- und Q^-Ausgängen des Zählers
133^ nur Nullen vorhanden waren und da das Flip-Flop 1352 für
den ersten MPU-Ausfall anfänglich gesetzt war, liefert der Q-Ausgang
des Flip-Flops 1352 eine logische "OH über die Leitung
1356 zurück zu dem Knotenpunkt 1357 und folglich zu einem Ein-
909836/0694
29Q7390
gang der NOR-Gatter 1389, 1353 und 1355. Ein zweiter Eingang
des NOR-Gatters 1352 führt eine logische "0" von dein Q^-Ausgang
der ersten Stufe des Zählers 1334·· Sind beide Eingänge
des NOR-Gatters 1355 auf niedrigem Pegel, so geht der an dem
Knotenpunkt 1360 abgegriffene Ausgang des NOR-Gatters 1355 hohen Pegel, was veranlasst, dass eine logische "1" dem DS-Eingang
der ersten Stufe oder der letzten signifikanten Bit-Stelle des Binär-Zählers 1334- zugeführt wird.
Gleichzeitig wird dem DS-Eingang der zweiten Stufe des Zählers 1334 eine logische "0" von dem Ausgang des NOR-Gatters 1389,
das drei Eingänge aufweist, zugeführt, da einer der Eingänge des NOR-Gatters 1389 auf niedrigem Pegel ist, da dieser von
dem Q-Ausgang des Flip-Flops I352 für den ersten MPU-Ausfall
über die Leitung 1356 und den Knotenpunkt 1357 abgegriffen
wird. Der zweite Eingang ist auf niedrigem Pegel, da er von dem Ausgang des NOR-Gatters 1353? das drei Eingänge aufweist,
abgegriffen wird, wobei dessen erster Eingang über den Knotenpunkt 1357 auf niedrigem Pegel ist, wobei dessen zweiter Eingang
von dem Ausgang des Inverters 134-6 und der Leitung 1347
auf hohem Pegel ist und wobei dessen dritter Eingang über den Ausgang des Inverters 134-2 und die Leitung 134-3 auf hohem Pegel
ist. Allerdings ist dessen dritter und letzter Eingang auf hohem Pegel, da er von dem Ausgang des NOR-Gatters 1354-,
das zwei Eingänge aufweist, abgegriffen wird, wobei dieses seinen einen Eingang auf niedrigem Pegel hat, da dieser von
dem Q^-Ausgang der ersten Stufe des Zählers 1334- über den Knotenpunkt
134-0 und die Leitung 134-1 abgegriffen wird. Sein weiterer Eingang ist ebenfalls auf niedrigein Pegel, da dieser
von dem Q^-Ausgang der zweiten Stufe des Zählers 1334- über
den Knotenpunkt 134-4- und die Leitung 134-5 abgegriffen wird.
Da einer der Eingänge des NOR-Gatters 1357, das drei Eingänge
aufweist, auf hohem Pegel ist, ist dessen Ausgang auf niedrigem Pegel und folglich wird ein niedriger Pegel über die Leitung
1359 zu dem DS-Eingang der zweiten Stufe des Zählers 1334-
tO 9836/0694
zugeführt. In ähnlicher V/eise wird eine logische "O" über die
Leitung 1358 zu dem DS-Eingang der dritten und letzten Stufe
oder des signifikantesten Bits des Zählers 1-334- über den Ausgang
des NOR-Gatters 1353» das drei Eingänge aufweist, zugeführt,
da zv/ei von dessen Eingängen auf hohem Pegel sind, da sie von den Ausgängen der Inverter 134-2 über die Leitung 134-3
bzw. 134-6 über die Leitung 134-7 abgegriffen werden. Folglich
ist na ehedem das erste Signal G1- gezählt wurde, der Zählerinhalt,
der in dem Binär-Zähler 1334· gespeichert ist, der
binäre Zählerstand "Eins" oder "001", wie in der Zählerzustandstabelle der Fig. *?A7 dargestellt.
Wenn der erste negativ-gehende Maschinen-Kurbelwellen-Stellungsimpuls
G1- an dem Knotenpunkt 2071 erscheint, so ist das Signal
fQ an dem Knotenpunkt 1268 in seinem normalerweise niedrigen
Zustand zurückgekehrt, was beide invertierte Eingänge des UND-Gatters 1269 auf niedrigen Pegel und dessen Ausgang auf hohen
Pegel lässt. Wird ein niedriger Pegel an dem Knotenpunkt 1268 dem Rucksetz-Eingang des Überwachungs-Flip-Flops 1270 zugeführt
und ist ein hoher Pegel an dem Setzeingang des Flip-Flops 1270 von dem Ausgang des UND-Gatters 1269 vorhanden, so wird
das Überwachungs-Flip-Flop 1270 erneut gesetzt, was den Q-Ausgang auf hohen Pegel und den Q-Ausgang auf niedrigen Pegel
gehen lässt. Wenn der Q-Ausgang auf hohen Pegel geht, so wird das Eingangs-Gatter 2076 erneut ausser Bereitschaft gesetzt,
wobei jedoch der niedrige Pegel an dem Q-Ausgang das UND-Gatter 2074- in Bereitschaft setzt, die aufeinanderfolgenden G.—
Signale zu zählen, bis das Überwachungs-Flip-Flop 1270 durch das nächste fQ-Kommando-Signal zurückgesetzt wird.
Wenn das nächste fQ-Signal an dem Knotenpunkt 1268 über die
Leitung 1267 erscheint, um das Überwachungs-Flip-Flop 1270 . zurückzusetzen, bevor der Schieberegister-Ausfall-Zähler 1292
seinen maximalen Zählerstand erreicht hat, der notwendig ist, um das eine Impulsbreite dauernde negativ-gehende Fehlersignal
bn zu erzeugen, so wird der niedrige Pegel von dem Q-Ausganr:
309836/0604
des Flip-Flop-Zählers 1270 erneut das Gatter 2076 in Bereitschaft setzen, während der hohe Pegel an dem Q-Ausgang des
Flip-Flops 1270 das Gatter 2074 ausser Bereitschaft setzen
wird. Folglich wird das nächste auftretende G^-Signal den
in dem Binär-Zähler /1334 gespeicherten Zählerstand um eine
Eins vergrössern und den Ausfall-Zähler 1292 über ein direktes
Rücksetzen löschen, wie oben beschrieben. Solange ein normaler Betrieb aufrechterhalten ist, wird das Überwachungs-Flip-Flop
1270 jedesmal dann zurückgesetzt, v/enn das Kommando-Signal
fQ an dem Knotenpunkt 1268 erscheint und dann gesetzt,
wenn das Signal Q1- an dem Knotenpunkt 207I erscheint, um den
Zählerstand in dem Binär-Zähler 1334 weiter zu vergrössern,
in Übereinstimmung mit der Zählerzustandstabelle der Fig. 5A7
und zum Löschen des Ausfall-Zählers 1292.
Sobald der Binär-Zähler 1334 den Zählerstand 100 erreicht hat,
was anzeigt, dass die dritte Stufe des Binär-Zählers 1334, d.h. die signifikanteste Bit-Position, mit ihrem Q^-Ausgang
auf hohen Pegel gegangen ist, was anzeigt, dass ein Fehler für eine bestimmte Zeitperiode nicht erfasst worden war, so wird
der hohe Pegel von dem Q^-Ausgang der dritten Stufe des Binäz*-
Zählers 1334 der einen stromführenden Elektrode des Transistors
1349 über die Leitung 1348 zugeführt. Bei dem nächsten
hohen !^-Taktsignal leitet der Transistor 1349, um das hohe
Q^-Ausgangssignal zu dem Eingang eines Inverters 1350 durchzulassen,
wobei der Ausgang des Inverters 1350 auf niedrigen
Pegel geht und dieser niedrige Pegel dem einen Eingang eines Inverters 1351 zugeführt wird, dessen Ausgang auf hohen Pegel
geht, um eine logische Eins zu dem Rucksetz-Eingang des Flip-Flops
1352 für den ersten MPU-Ausfall zuzuführen, dessen Setzeingang
normalerweise auf niedrigem Pegel gehalten ist, da das Signal Cq nur für eine Taktzeit auf hohem Pegel war.
Folglich wird eine Taktzeit E1, H2 später das MPU-Ausfall-Flip-Flop
zurückgesetzt, was den Q-Ausgang auf niedrigen Pegel
909836/0694
gehen lässt, so dass ein niedriger Pegel an dem Knotenpunkt
1364 erscheint und das UND-Gatter 1378 erneut beide Eingänge ausser Bereitschaft gesetzt hat, um die NOR-Gatter 1369 und
1370 so zu verriegeln, dass der Transistor 1382 leitend bleibt,
um zu veranlassen, dass das Ausfall-Signal Z auf der Leitung 1385 in seinem normalerweise hohen Zustand gehalten wird.
Folglich wird, selbst wenn ein anfängliches Signal' für den ersten Rechner-Ausfall erfasst wurde und veranlasst hat, dass
ein MPU-Rücksetz-Signal erzeugt wurde, da das MPU-Rucksetz-Signal
anscheinend das Problem gelöst hat, so dass keine weiteren Ausfälle für eine vorbestimmte Zeitperiode erfasst wurden,
das MPU-Ausfall-Flip-Flop 1352 erneut zurückgesetzt, so
dass alle Speicher eines vorhergehenden ersten Fehlers gelöscht werden und der Betrieb so fortschreitet, als ob nie ein Fehler
aufgetreten wäre.
Wird allerdings ein anfänglicher Rechner-Fehler erfasst und geht das Signal b^ momentan auf niedrigen Pegel, um das Setzen
des MPU-Ausfall-Flip-Flops 1352 und die Erzeugung des MPU-Rücksetz-Signales
zu triggern, wie oben beschrieben, und wurde der Fehler nicht behoben, so wird der Schieberegister-Ausfall-Zähler
1292 erneut seinen Überlauf-Zählerstand erreichen,
der von dem Gatter 1299 erfasst wird, bevor der Binär-Zähler 1334 in der Lage ist, das MPU-Ausfall-Flip-Flop 1352 zurückzusetzen.
Unter diesen Umständen wird der Schieberegister-Ausfall-Zähler 1292 erneut sieben G^-Impulse nach dem Setzen
des Überwachungs-Flip-Flops I270 zählen, was bewirkt, dass
der Zählerstand 100 von dem Gatter 1299 erfasst wird, um erneut zu veranlassen, dass das Signal bq auf der Leitung 1251 ""
am Ausgang des NAiTD-Gatters I3I8 momentan auf niedrigen Pegel
geht, um ein zweites MPU-Rücksetz-Signal v, über den oben beschriebenen
Schaltkreis der Fig. 5A4- zu triggern» Dies veranlasst
erneut, dass das Signal co momentan für eine Taktzeit auf hohem Pegel ist und dass das Signal aQ auf hohen Pegel
geht, um den Ausfall-Zähler 1292 zu löschen, wie oben beschrieben.
Allerdings wird, selbst wenn das Signal Cq nur für eine Taktzeit
auf hohem Pegel ist, dies das MPU-Ausfall-Flip-Plop 1352
nicht gesetzt haben, da es noch gesetzt ist, so dass, wenn dieser momentane hohe Pegel über die Leitung 1258 und den
Knotenpunkt 1379 an einen Eingang des UND-Gatters 1378 angelegt
wird, wenn die Taktphase H^ auf hohen Pegel geht, der
hohe Pegel von dem Q-Ausgang des zuvor gesetzten Flip-KLops
1352 für den ersten MPU-Ausfall, der an dem Knotenpunkt 1364-vorhanden
ist, über den Transistor 1377 zu dem anderen Eingang
des UND-Gatters 1378 geleitet wird. Sind beide Eingänge des UND-Gatters
1378 momentan auf hohem Pegel, so geht sein Ausgang
auf hohen Pegel und da dieser Ausgang dem einen Eingang des NOE-Gatters 1373» das zwei Eingänge aufweist, zugeführt wird,
bewirkt dies, dass dessen Ausgang auf niedrigen Pegel geht. Der niedrige Pegel an dem Ausgang des NOR-Gatters 1373 wird
dem Knotenpunkt 1374- zugeführt und von da über den Schaltarm
1384- zu der Gate-Elektrode des Transistors 1382, um den Transistor
1382 nicht-leitend zu machen.
Gleichzeitig wird der niedrige Pegel von dem Knotenpunkt 1374-über
die Leitung 1376 zurück zu dem zuvor ausser Bereitschaft
gesetzten Eingang des NOR-Gatters I369 geliefert und wenn
dessen beide Eingänge auf niedrigem Pegel sind, so geht der Ausgang des NOR-Gatters 1369 auf hohen Pegel. Ist der Ausgang
des NOR-Gatters 1369 auf hohem Pegel, so erscheint dieser
hohe Pegel an dem Knotenpunkt 1376 und wird über den Schaltarm
1383 zu der Gate-Elektrode des Transistors I38O geleitet,
was diesen leitend macht und den Ausgangsknotenpunkt I38I auf
Masse zieht. Folglich wird nach dem Erfassen von zwei aufeinanderfolgenden Rechner-Ausfällen das normalerweise hohe
MPU-Ausfall-Signal Z auf der Leitung 1385 auf niedrigen Pegel
gezogen, um die Existenz eines MPU-Ausfalles anzuzeigen und
dieses Signal wird dem Notlauf-Schaltkreis des Blocks 135 zu-
909836/0694
29Q739Q
geführt, um ihn in Bereitschaft zu setzen, wie nachfolgend beschrieben.
Zusammenfassend erfasst folglich der Dberwachungs-Schaltkreis
der Fig. 5A5 die Anwesenheit eines Rechner-Ausfalles durch
Überwachen der periodischen Erzeugung eines vom Programm befohlenen
Kommando-Signales fQ und ein Ausfall des Kommando-Signales
fQ, der auftritt, bevor eine vorbestimmte Anzahl von Haschinen-Eurbelwellen-Stellungsimpulsen gezählt wird, triggert
ein erstes MPU-Ausfall-Signal. Das erste MPU-Ausfall-Signal
veranlasst, dass ein MPU-Rücksetz-Signal erzeugt wird und wenn das MPU-Rücksetz-Signal das Problem löst und die
Kommando-Signale fQ erneut erzeugt werden, wie gefordert, so
ist ein zweiter Zähler in der Lage, einen vorgegebenen Zählerstand zu erreichen, bevor ein weiterer Fehler erfasst wird,
der ermöglicht, dass das MPU-Ausfall-Flip-Flop zurückgesetzt
wird und alle Speicher eines vorhergehenden Fehlers gelöscht werden. Wird allerdings ein weiterer Fehler erfasst, bevor der
zweite Fehler in der Lage ist, seinen vorbestimmten Zählerstand zum Rücksetzen des MPU-Ausfall-Zählers zu erreichen, so
wird ein MPU-Rücksetz-Signal erzeugt, um den NotlaufT-Schalt"-kreis
des Blocks 135 cLer Fig. 2 in Bereitschaft .zu setzen,
wie nachfolgend beschrieben, da der Rechner-Betrieb nicht mehr langer als gültig angesehen werden kann.
5.7 Mikroprozessor (MPU 6800)
Im folgenden wird das Mikroprozessor-System des Blocks 1132 der Fig„ 5 i^ Zusammenhang mit dem Blockschaltbild der Fig.,
5B beschrieben«, In dem bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung ist der Mikroprozessor der Fig. 5^ eia
herkömmlicher Mikroprozessor des Typs MC 6800, der von der Firma Motorola Inc. vertrieben wird und in der US-PS 4- 004
beschrieben ist. Es ist klar, dass der Fachmann jeglichen herkömmlichen Mikroprozessor ebenfalls verwenden kann und dass
der speziell verwendete Mikroprozessor oder Mini-Rechner die
909836/0894
vorliegende Erfindung nicht beschränkt.
In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung
verwendet die Mikroprozessor-Einheit (MPU) MG 6800 eine parallele Acht-Eit-Verarbeitung und hat folgende Merkmale und
Eingänge. Die Mikroprozessor-Einheit oder der Rechner 1391 der Fig. 5B hat einen ersten und einen zweiten Taktphaseneingang,
die mit CLK1 bzw. CLK2 bezeichnet sind und die zum Empfang
eines zwei-phasigen, nicht-überlappenden Taktes ausgebildet sind, der bei einem +5 Volt-Gleichspannungs-Pegel läuft. Dem
ersten Taktphaseneingang wird das Haupttaktsignal ELj und dem
zweiten Taktphaseneingang wird zusammen mit einem Daten-Bus-Bereitsetz-Eingang
(DBE) das zweite Haupttaktphasensxgnal Ho
zugeführt. Der Daten-Bus-Bereitsetz-Eingang ist das Dreizustands-Steuersignal
für den MPU-Daten-Bus und wird die Bus-Treiber in Bereitschaft setzen, wenn es in seinem hohen Zustand
ist. Dieser Eingang ist TTL-Kompatibel. Allerdings wird er während des normalen Betriebes durch den zweiten Phasentakt
getrieben. Während eines -MPU-Lesezyklus werden die
Daten-Bus-Treiber intern ausser Bereitschaft gesetzt. Wenn es gewünscht wird, dass eine andere Einrichtung den Daten-Bus
steuert, wie züB. bei Anwendungen mit direktem Speicherzu- griff (DM, Direct Memory Access), so wird der DBE-Eingang
auf niedrigem Pegel gehalten. "'
Der Mikroprozessor 1391 des bevorzugten Ausführungsbeispieles
der vorliegenden Erfindung enthält einen :Adress-Bus, dessen
Ausgänge mit Aq bis A^, j- bezeichnet sind und die die'Adress-Bus-Signale
Aa0, Ab0, AcQ, AdQ, Ae0, AfQ, AgQ, AhQ, AjQ, Ak0,
AIq, Am , An0, Ap0, Aq0 bzw.Ar0 ausgibt. Die Ausgänge des
Adress-Bus sind Dreizustands-Bus-Treiber, die eine Standard-TTL-Last
treiben können. Wenn der Ausgang abgeschaltet ist, so ist er im wesentlichen ein offener Schaltkreis, der ermöglicht,
dass die MPU in DMA-Anwendungen eingesetzt werden kann.
Der Mikroprozessor 1391 enthält weiterhin einen Acht-Bit-Daten-Bus,
dessen Anschlüsse mit Dq bis Dr7 bezeichnet sind, und dessen
Daten-Bus-Eingabe/Ausgabe-Signale mit DaQ bis DhQ bezeichnet
sind. Der Daten-Bus überträgt Daten in zwei Richtungen · zwischen dem Speicher und peripheren Einrichtungen» Er besitzt
weiterhin Dreizustands-Ausgangs-Puffer, die eine Standard-TTL-Last
treiben können, sofern gewünscht«
Der Mikroprozessor 1391 besitzt weiterhin einen Halt-Eingang,
der, wenn er in dem niedrigen Zustand gehalten wird, veranlasst, dass jegliche Aktivität der Maschine angehalten wird.
Bei dem vorliegenden Ausführungsbeispiel ist der Halt-Eingang
direkt mit der +5 Volt-Potentialquelle verbunden, so dass die Halt-Betriebsweise in dem bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung nicht verwendet wird. Die +5 Volt-Potentialquelle
wird weiterhin einem VCC-Leistungseingang und einem NMI-Eingang zugeführt. Der BMI-Eingang steht für einen
nicht-maskierbaren Interrupt-Eingang. Eine abfallende Flanke an diesem Eingang fordert, dass eine Nicht-Masken-Interrupt-Folge
in dem Prozessor erzeugt wird. Wie bei dem Interrupt-Anforderungssignal
wird der Prozessor den 'laü~feüden~~BefeKl
vervollständigen, den er ausgeführt hat, bevor er -das ISiMI-Signal
erkannt hat. Das Interrupt-Masken-Bit in dem aufbereiteten Kode-Register hat keinen Einfluss auf- das~NMI-Signa1 in
dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung,
jedoch ist der NMI-Eingang ebenfalls mit der +5 Volt-Potentialquelle
verbunden, so dass die Fähigkeit des Mikroprozessor 1391 zu einem nicht-maskierbaren Interrupt nicht
verwendet wird.
Der Mikroprozessor 1391 ist weiterhin mit einem von"dem Bus
erhältlichen ΒΑ-Ausgang ausgestattet, wobei ein Ausgangssignal normalerweise in dem niedrigen Zustand gehalten wird und wenn
er aktiviert wird, in den hohen Zustand geht,, was anzeigt,
dass der Mikroprozessor gestoppt ist und dass der Adressen- ' Bus verfügbar ist. Dies wird dann auftreten,, wenn Halt" in
dem niedrigen Zustand ist, wobei die Prozessoren in dem Wartezustand
sind, als Ergebnis der Ausführung eines Wartebefehles
(WAIT). Zu einem solchen Zeitpunkt werden alle drei Stufen Ausgangstreiber in Ihrem ausgeschalteten Zustand gehen und
weitere Ausgänge auf den normalerweise in^aktiven Pegel. Der Prozessor wird aus diesem Wartezustand durch das Auftreten
eines maskierb'aren oder eines nicht-maskierbaren Interruptes
herausgebracht, jedoch wird in dem vorliegenden Ausführungsbeispiel
der vorliegenden Erfindung der Ausgang BA für die Bus-Verfügbarkeit nicht verwendet.
Der Mikroprozessor 1391 der Fig. 5>B enthält weiterhin einen
Drei-Stufen-Steuereingang (TSC). Dieser Eingang veranlasst, dass alle Adressleitungen und die Lese/Schreib-Leitung in den
abgeschalteten Zustand oder den Zustand mit hoher Impedanz gehen. Die Signale für gültige Speicheradresse (VMA) und Busverfügbar
(BA) werden auf niedrigen Pegel gezwungen und der Daten-Bus wird durch ein TSC nicht beeinflusst, das seine
eigene Bereitsetzung hat (Daten-Bus-Bereitsetzung). Bei VMA-Anwendungen wird die Drei-Zustands-Steuerleitung bei der Vorderflanke
der ersten Taktphase auf hohen Pegel gebracht. Die erste Taktphase muss in dem hohen Zustand gehalten werden und
die zweite Taktphase in dem niedrigen Zustand, damit diese Funktion richtig arbeitet. Der Adress-Bus wird dann für andere
Einrichtungen verfügbar, um den Speicher direkt zu adressieren. Da die MPU eine dynamische Einrichtung ist, kann sie in
diesem Zustand nur für 4,5 Mikrosekunden gehalten werden,
sonst wird eine Zerstörung der Daten in der MPU auftreten. Allerdings ist in der bevorzugten Ausführungsform der vorliegenden
Erfindung der Drei-Zustands-Steüereingang (TSC) direkt mit Masse verbunden. Ebenfalls sind die Eingänge VSS und MC
geerdet.
Der Unterbrechungsenforderungs-Eingang (ISQ), (auch Interrupt-Anforderung
genannt), des Mikroprozessor 139"! ist ein pegelempfindlicher
Eingang, der anfordert, dsss eine Programmunter-
:- - .., 9098 36/06 94
Pegel gezwungen. Für ein erneutes Starten werden die beiden Speicherplätze (J1FFE1 FFFF) dazu verwendet, das Programm, das
durch den Programmzähler adressiert ist, zu laden. Während des erneuten Startbetriebes (restart operation) wird das Unterbrechungs-Masken-Bit
gesetzt und muss gesetzt bleiben, bevor die MPU durch IRQ unterbrochen werden kann. RST muss für mindestens
acht Taktperioden auf niedrigem Pegel gehalten werden, nachdem VCC 4,75 Volt erreicht hat. Sofern RST vor der Vorderflanke
des Hg-Taktimpulses, d.h. bei dem nächsten EL1-Taktimpuls,
auf hohen Pegel geht, so wird die erste Neustart-Speicher-Vektor-Adresse FFFE auf dieser Adressleitung erscheinen. Dieser
Speicherplatz sollte die acht Bits mit höherer Ordnung enthalten, die in dem Programmzähler abzuspeichern sind. Anschliessend
sollte die nächste Adresse FFFF die acht Bits mit niedrigerer Ordnung enthalten, die in dem Programmzähler abzuspeichern
sind.
In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung
wird das Rücksetz-Signal v^ von der Mikroprozessor-Rücksetz-Steuer-Logik
der Fig. 5A4· dem RST-Eingang über die Leitung
1266 zugeführt, wie oben beschrieben. Der Anschluss Lese/ Schreib (R/W) bezeichnet einen. TTL-kompatiblen Ausgang, der
den Peripherie-Geräten und Speichereinheiten signalisiert, ob die MPU in einem Lesezustand (hoher Pegel) oder Schreibzustand
(niedriger Pegel) ist. Der normale Bereitschaftszustand (standby) dieses Signales ist "Lesen" (hoher Pegel). Das von dem
R/W-Ausgang des Mikroprozessors 1391 auf der Leitung 1392 ausgegebene
Lese/Schreib-Signal ist in der nachfolgenden Beschreibung
mit "X" bezeichnet.
Schliesslich enthält der Mikroprozessor 1391 einen Ausgang für eine "gültige Speicheradresse" (VMA, valid memory address),
der den peripheren Einrichtungen anzeigt, dass eine gültige Adresse auf dem Adressen-Bus vorhanden ist. Während des normalen
Betriebes sollte dieses Signal dazu verwendet werden, periphere Schnittstellen in Bereitschaft zu setzen. Dieses
909836/0694 1
29Q739Q
Signal ist kein Drei-Zustands-Signal und eine Standard-TTL-Last
kann direkt durch dieses aktive hohe Signal getrieben werden, das in dein bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung das Signal V auf der Leitung 1393 ausgibt, für nachfolgend zu beschreibende Verwendung.
Wie im Stand der Technik bekannt, enthält der Mikroprozessor 1391 drei Register mit sechzehn Bits und drei Register mit
acht Bits, die für den Gebrauch durch das Programm zur Verfügung stehen und weiterhin enthält er einen Programmzähler,
der ein Zwei-Byte-Register (sechzehn Bits) ist9 der die laufende
Programmadresse bezeichnete Ein Stapelzeiger (stack pointer) verwendet ein Register mit zwei Byte, das die Adresse
des nächsten verfügbaren Speicherplatzes in einem externen
Rückstell/Sprung-Stapel (push-down/pop-up stack) enthält. Dieser Stapel ist normalerweise ein Lese/Schreib-Speicher mit
wahlfreiem Zugriff, das irgendeine Speicherplatzadresse, die passend ist, haben kann. Bei solchen Verwendungszwecken, bei
denen gefordert ist, dass die Information in dem Stapel gespeichert ist, wenn die Leistung abgeschaltet wird, kann der
Stapel ein nicht-flüchtiger Speicher (non-volatile) sein.
Die MPTJ enthält weiterhin ein Index-Register, das ein Zwei-Byte-Register
ist, das dazu verwendet wird, Daten oder eine Sechzehn-Bit-Speicher-Adresse für den Indexbetrieb_der Speicheradressierung
zu speichern. Schliesslich enthält die MPU zwei Acht-Bit-Akkumulatoren, die dazu verwendet werden, Operanden
und Ergebnisse von einer arithmetischen Logikeinheit (ALU, arithmetic logic unit) zu halten. Diese verschiedenen
Registerfunktionen, wie Speichern und Ausführen ^verschiedener-·
Programme zur Verarbeitung von Daten und-zur Durchführung·von
Berechnungen, die in irgendwelchen herkömmlichen Mikroprozessoren durchgeführt werden, sind im Stand der Technik bekannt
und werden im folgenden nicht näher beschrieben.
909836/0694
5.8 Speicherabschnitt
Der Speicherabschnitt des Blocks 1133 der Fig. 5 wird im folgenden
unter Bezugnahme auf das Blockschaltbild der Fig. 5C
beschrieben. Der Speicherabschnitt der Fig. 5C enthält drei
Nur-Lese-Speicher, die als ROM#4, ROM#3 und ROM#3 bezeichnet
sind und zwei Zwischenspeicher oder Speicher mit direktem Zugriff, die als RAM#4 bzw. RAM#2 bezeichnet sind. Alle diese
Speichereinheiten sind herkömmliche, ab Lager erhältliche Teile und nur die Programmfolge oder die darin gespeicherten
Daten unterscheiden sich von ähnlichen bekannten Einheiten.
Jeder der Nur-Lese-Speicher-Abschnitte hat elf Adresseingänge,
die mit AQ bis A^0 bezeichnet sind und jede der Speichereinheit
mit direktem Zugriff RAMiMund RAM^haben sieben Adresseingänge,
die mit Aq bis Ag bezeichnet sind. Ein Speicher- .
eingang aller dieser Speichereinheiten ROM*/, ROMJPi, R.0M#3,RAÄ#1
RAMiteind mit ihren Adresseingängen Aq bis Ag gemeinsam mit
den entsprechenden Adressen-Bus-Ausgängen AaQ bis Ag0 verbunden.
Die Adresseingänge Ar7 bis A^0 der drei Nur-Lese-Speicher
ROM^f, ROMIfiiund ROMJÖsind gemeinsam mit den Mikroprozessor-Adress-Bus-Ausgängen
AhQ, AjQ, AkQ bzw. A1Q verbunden. In ähnlicher
Weise sind die fünf Speicherabschnitte ROfflpf, ROMtg,
ROM%3, RAMJHund RAM*2mit ihren bi-direktionalen Daten-Bus- ·
Eingängen bzw. -Ausgängen DQ bis Dr7 gemeinsam mit den MHJ-Daten-Bus-Ausgängen
daQ bis dhQ verbunden.
Weiterhin ist eine +5 Volt-Potentialquelle mit dem VOC-Eingang
jeder der fünf Speicherabschnitte verbunden und jeder der VSS-Eingänge jedes Speicherabschnittes ist direkt mit Masse
verbunden. Das Lese/Schreib-Signal X wird von dem Mikropro- ;
zessor 1391 der Hg. 5B über die .ieitung .1392 zu dem Lese/
Schreib-(R/W)-Eingang des EAMt-iund gleichzeitig mit dem Lese/ [
Schreib-(BZW)-Eingang des ΒΑΜ#λverbunden. Das Ohip-AuBwahl-*^ {
Signal a^, das dazu verwendet wird, die oberen 43E*?|torte des ;
Nur-Lese-Speichers in Bereitschaft zu setzen, wird über-die —1^
..-■/-:"£..:- :.- 909836/00^4
29Q733Q
Leitung 1396 zu einem Knotenpunkt 1397 geleitet. Der Knotenpunkt
1397 ist direkt mit dem GS^-Eingang der ersten und zweiten
Nur-Lese-Speicher ROM bzw. ROM verbunden. Die Chip-Auswahl-Signale
a7, bn, Cr7 werden von dem Chip-Auswahl-Schaltkreis
des Blocks 1134- der Fig. 5 erzeugt, wie nachfolgend erläutert.
In ähnlicher Weise wird das Chip-Auswahl-Signal b,-,,
das dazu verwendet wird, die unteren 2K-Worte des Nur-Lese-Speichers
in Bereitschaft zu setzen, über die Leitung 1398 zu dem CSp-Singang des dritten Nur-Lese-Speichers ROM zugeführt.
Die Adress-Bus-Signale von der Mikroprozessor-Einheit 1391 der
Fig. 5B, die mit AmQ, AnQ und ApQ bezeichnet sind, werden den
CST-, CST- und CST-Eingängen der Speichereinheiten mit direktem
Zugriff RAMjHund RAM*2zugeführt. Dem CS7-Eingang beider
Speichereinheiten RAM^ und RAM#2wird das zweite Haupttaktphasensignal
H^ zugeführt, während dem CSo-Eingang des RkEIt*
und RAM#idas Adress-Bus-Signal AhQ zugeführt wird. Dem CS^-
Eingang des ersten Nur-Lese-Speichers ROM^fund dem CS^ -Eingang
des R0M4&wird das Adress-Bus-Signal AmQ zugeführt, während dem
CS,]-Eingang des dritten Nur-Lese-Speichers ROMlÖdas Adress-Bus-Signal
AnQ zugeführt wird. Das Signal V, das über die Leitung
1393 von dem Ausgang für eine gültige Adresse (WIA) des
Mikroprozessors I39I der Fig. 5B ausgegeben wird, wird weiterhin
einem Knotenpunkt 1399 zugeführt. Der Knotenpunkt 1399 ist direkt mit dem CS0-Eingang beider Speicher mit direktem Zugriff
RAMiMund RAMÄverbunden. Das Chip-Auswahl-Signal C17, das
von dem Chip-Auswahl-Schaltkreis des Blocks 1134- der Fig. 5
ausgegeben wird, wird über eine Leitung 1394- dem CSp-Eingang
des RAM zugeführt. Das Chip-Auswahl-Signal C7 wird als Auswahl-Signal
für einen RAM-Zwischenspeicher verwendet, wie im Stand der Technik bekannt.
Da die Nur-Lese-Speicher-Einheiten ROMt-I, ROMl&und ROMfcSund
die Speichereinheiten mit direktem Zugriff RAM^fund RAMÄherkömmliche
Speichereinheiten sind, die im Stand der Technik be-
909836/0614
kannt sind, ist eine detaillierte Beschreibung ihrer internen Arbeitsweise dem Fachmann bekannt. Es ist klar, dass die verschiedenen
Steuerprogramme selektiv in den einzelnen Speichereinheiten gespeichert werden können und aus ihnen unter der
Steuerung des Mikroprozessors 1391 <ier Jig. 5B, wie im Stand
der Technik bekannt, ausgelesen werden können. Die einzelnen Steuerprogramme sind hierbei verschiedene zwei-dimensionale
und drei-dimensionale Steuerfunktionen, die zum Ausführen der
verschiedenen Steuergesetze verwendet werden, um einen richtigen Betrieb der zu steuernden Verbrennungskraftmaschinen
sicherzustellen, sowie verschiedene Zeit-Daten.
5.9 Chip-Auswahl-Logik
Im folgenden wird die Chip-Auswahl-Logik des Blocks 113^ der
Pig. 5 unter Bezugnahme auf das schematische Schaltbild der Pig. 5D beschrieben. Die Chip-Auswahl-Logik der Pig. 5D arbeitet
ausgehend von einer Dekodierung der Ah0-, Am0-, -Around ApQ-Adress-Buse von dem Mikroprozessor 1391 cLer Pig. 5B,
um so Chip-Auswahl-Signale abzuleiten, um die einzelnen Teile der Speicherabschnitte der Pig. 50 und um Teile des "Kommando-Signal-Generators
des Blocks 1135 der Pig. 5 in Bereitschaft zu setzen, wie nachfolgend beschrieben.
Das Haupttaktphasensxgnal H^ wird dem einen invertierten Eingang
eines logischen ODER-Gatters 1401 zugeführt, dessen Ausgang über eine Leitung 1402 mit der Gate-Elektrode eines
Transistors 1403 verbunden ist, dessen eine stromführende
Elektrode direkt mit einer +5 Volt-Potentialquelle und dessen gegenüberliegende stromführende Elektrode mit einem Ausgangsknotenpunkt
1404 verbunden ist. Das Adress-Bus-Signal Am0 von
der MPU 1391 der Pig. 5B wird direkt einem Eingangsknotenpunkt 1405 zugeführt. Das Signal an dem Knotenpunkt 1405 wird dem
Eingang eines Inverters 1406 zugeführt, dessen Ausgang über eine Leitung 1407 mit einem invertierten Eingang eines logischen
UND-Gatters 1408 verbunden ist.
909836/0694
Gleichzeitig wird das Signal am Knotenpunkt 14-05 über eine
Leitung 1409 einem Knotenpunkt 14-10 zugeführt« Der Knotenpunkt
14-10 ist direkt mit der Gate-Elektrode eines ersten Ausgangstransistors
14-11 verbunden, dessen eine stromführende Elektrode direkt mit Masse verbunden ist und dessen gegenüberliegende stromführende Elektrode mit einem Ausgangsknotenpunkt
14-12 verbunden ist. Gleichzeitig ist der Knotenpunkt 14-10 mit
dem Eingang eines Inverters 1413 verbunden, dessen Ausgang mit
der Gate-Elektrode eines zweiten Ausgangstransistors 14-14- verbunden
ist, dessen eine stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle und dessen gegenüberliegende
stromführende Elektrode mit dem Aus gangs knotenpunkt 14-12 verbunden
ist. Der Ausgangsknotenpunkt 14-12 liefert das Chip-Auswahl-Signal
en über die Leitung 14-15 zu dem Kommando-Signal-Generator-Schaltkreis
des Blocks 1135 eier Fig« 5 für nachfolgend
zu beschreibende Verwendung.
Das Signal für die gültige Speicheradresse V wird von dem Ausgang der I4IPU 1391 über die Leitung 1393 dem Eingang eines
Inverters 14-16 zugeführt, dessen Ausgang direkt mit einem Inverter—Ausgangsknotenpunkt
14-17 verbunden ist. Der Inverter-Ausgangsknotenpunkt 14-17 ist über eine Leitung 14-18 mit einem
zweiten invertierten Eingang des UND-Gatters 14-08 verbunden und über eine Leitung 1419 mit einem invertierten Eingang eines
logischen UND-Gatters 1420, das drei invertierte Eingänge aufweist.
Das Adress-Bus-Signal AnQ von der MPU 1391 der Fig. 5B wird
ebenfalls einem Eingangsknotenpunkt 1421 zugeführt. Der Knotenpunkt 1421 ist direkt mit dem Eingang eines Inverters· 1422
verbunden, dessen Ausgang direkt mit einem zweiten invertierten Eingang des logischen UND-Gatters 1424 verbunden ist, das zwei
Eingänge aufweist. Ein drittes Adress-Bus-Signal Ap0 aus der
MPU 1391 der Fig. 5B wird einem Eingangsknotenpunkt 1425 zugeführt.
Der Knotenpunkt 1425 ist mit dem Eingang eines Inverters
909836/0694
~464~
1426 verbunden, dessen Ausgang direkt mit einem Inverter-Ausgangsknotenpunkt
1427 verbunden ist. Der Inverter-Ausgangsknotenpunkt 1427 ist über eine Leitung 1428 mit dem dritten und
letzten invertierten Eingang des UND-Gatters 1408 verbunden und über eine Leitung 1429 mit dem dritten und letzten Eingang
des UND-Gatters 1420.
Gleichzeitig wird das Signal an dem Knotenpunkt 1425 über eine Leitung 1430 dem zweiten invertierten Eingang des UND-Gatters
1424 zugeführt, dessen Ausgang direkt mit einem Knotenpunkt 1431 verbunden ist. Der Knotenpunkt 1431 ist direkt mit der
Gate-Elektrode eines ersten Ausgangstransistors 1432 verbunden, dessen eine stromführende Elektrode direkt mit einer
+5 Volt-Potentialquelle und dessen zweite stromführende Elektrode direkt mit einem Ausgangsknotenpunkt 1433 verbunden ist.
Der Knotenpunkt 1431 ist weiterhin mit einem Eingang eines Inverters 1434 verbunden, dessen Ausgang mit der Gate-Elektrode
eines zweiten Ausgangstransistors 1435 verbunden ist, dessen
eine stromführende Elektrode mit Masse und dessen gegenüberliegende stromführende Elektrode mit dem Ausgangsknotenpunkt
1433 verbunden ist. Der Ausgangsknotenpunkt 1433 wird
dazu verwendet, das Chip-Auswahl-Signal dp, über die Leitung
1436 zu dem Kommando-Signal-Generator-Schaltkreis des Blocks
1135 der Fig. 5 auszugeben, für nachfolgend zu beschreibende
Zwecke.
Der Ausgang des logischen UND-Gatters 1408, das drei invertierte Eingänge aufweist, ist direkt mit einem Ausgangsknotenpunkt
1437 verbunden. Der Knotenpunkt 1437 ist weiterhin mit
einer stromführenden Elektrode eines Transistors 1439 verbunden, dessen gegenüberliegende stromführende Elektrode mit
einem Knotenpunkt 1440 verbunden ist. Der Knotenpunkt 1440 ist direkt mit der Gate-Elektrode eines Transistors 1441 und
mit der Gate-Elektrode eines Transistors 1442. verbunden. Eine stromführende Elektrode des Transistors 1441 ist mit der ge-
909836/0694
455 -
23Q739Q
genüberliegenden stromführenden Elektrode von ihm verbunden
und beide sind so verschaltet, dass sie das erste Haupttaktphasensignal
Eu empfangen. In ähnlicher Weise wird das Signal
H/j, das den beiden stromführenden Elektroden des Transistors
14-41 zugeführt wird«, ebenfalls mit der einen stromführenden
Elektrode des Transistors 1442 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem Ausgangsknotenpunkt 1443
verbunden ist„ Ein weiterer Transistor 1444 ist mit seiner einen stromführenden Elektrode mit dem Ausgangsknotenpunkt
1443 und mit seiner gegenüberliegenden stromführenden Elektrode direkt mit Masse verbunden..Das Ho-Taktsignal wird der
Gate-Elektrode der Transistoren 1439 und 1444 zugeführt und der Ausgangsknotenpunkt 1443 ist über die Leitung 1445 mit der
Gate-Elektrode des Ausgangstransistors 1446 verbunden, dessen eine stromführende Elektrode mit Masse und dessen gegenüberliegende
stromführende Elektrode mit dem Ausgangsknotenpunkt 1404 verbunden ist. Der Ausgangsknotenpunkt 1404 wird dazu
verwendet, das Chip-Auswahl-Signal bn über die Leitung 1398
zu dem CSp-Eingang des R0M#3der !Pig* 50 zuzuführen, um die
unteren 2K-Worte des Nur-Lese-Speicherabschnittes in Bereitschaft
zu setzen, wie oben beschrieben.
Der Ausgang des UND-Gatters 142O9 das drei invertierte Eingänge
aufweist, ist direkt mit einem Ausgangsknotenpunkt 1447 verbunden. Der Knotenpunkt 1447 ist über eine Leitung 1448 mit
einem invertierten Eingang eines logischen ODER-Gatters 1449 verbunden, das zwei invertierte Eingänge aufweist. Der zweite
invertierte Eingang des ODER-Gatters 1449 ist so verschaltet, dass er das erste Taktphasensignal E1 empfängt und der Ausgang
des ODER-Gatters 1449 ist über eine Leitung 1450 mit der Gate-Elektrode eines Ausgangstransistors 1451 verbunden, dessen
eine stromführende Elektrode mit der +5 Volt-Potentialquelle und dessen gegenüberliegende stromführende Elektrode mit dem
Ausgangsknotenpunkt 1452 verbunden isto Der Knotenpunkt 1447
an dem Ausgang des UND-Gatters 1420 ist weiterhin direkt mit
29Q7390
einer stromführenden Elektrode eines Transistors 1455 verbunden,
dessen gegenüberliegende. stromführende Elektrode mit
einem Knotenpunkt 1454 verbunden ist. Der Knotenpunkt 1454 ist
direkt mit der Gate-Elektrode eines ersten Transistors 1455 und mit der Gate-Elektrode eines zweiten Transistors 1456 verbunden.
Die stromführenden Elektroden des Transistors 1455 sind gemeinsam miteinander verbunden, um so das erste Taktphasensignal
H^ zu empfangen.
Die gemeinsam verbundenen stromführenden Elektroden des Transistors
1455» die so verbunden sind, dass sie das erste Talctphasensignal
E^ empfangen, sind weiterhin gemeinsam mit der
ersten stromführenden Elektrode eines Transistors 1456 verbunden, dessen gegenüberliegende stromführende Elektrode mit einem
Knotenpunkt 1457 verbunden ist. Der Knotenpunkt 1457 ist
mit einer stromführenden Elektrode eines Transistors 1458 verbunden,
dessen gegenüberliegende stromführende Elektrode mit Masse verbunden ist. Beide Gate-Elektroden der Transistoren
1453 und 1458 sind so verschaltet, dass sie das zweite Haupttaktphasensignal
H2 empfangen. Der Knotenpunkt 1457 ist über
eine Leitung 1459 mit der Gate-Elektrode eines weiteren Ausgangstransistors
1460 verbunden, dessen eine stromführende Elektrode mit Masse und dessen gegenüberliegende stromführende
Elektrode mit einem Ausgangsknotenpunkt 1452 verbunden ist. Der Ausgangsknotenpunkt 1452 gibt das Chip-Auswahl-Signal a7
über die Leitung 1496 zu den CSg-Eingängen des R0M*4und EOMlM,
aus, um die oberen 4K-Worte des Nur-Lese-Speicherabschnittes der Fig. 5C in Bereitschaft zu setzen, wie oben beschrieben.
Schliesslich wird das Adress-Bus-Signal AhQ von der MPTJ 1391
der Pig. 5B einem Knotenpunkt 1461 zugeführt. Der Knotenpunkt
1461 ist direkt mit der Gate-Elektrode eines ersten Ausgangstransistors 1462 verbunden, dessen eine stromführende Elektrode
mit Masse und dessen gegenüberliegende stromführende Elektrode mit einem Ausgangsknotenpunkt 1463 verbunden ist. Der Knoten-
909836/0694
29Q739Q
punlct 14-61 ist weiterhin mit dem Eingang eines Inverters 1464
verbunden, dessen Ausgang direkt mit der Gate-Elektrode eines zweiten Ausgangstransistors 1465 verbunden ist, dessen eine
stromführende Elektrode direkt mit einer +5 Volt-Potentialquelle und dessen gegenüberliegende stromführende Elektrode
mit dem Ausgangsknotenpunkt 1463 verbunden ist. Der Ausgangsknotenpunkt
1463 gibt das invertierte Chip-Bereitsetz-Signal
Cr7 über die Leitung 1494 zu dem CS^-Eingang des RAEUBtder Pig.
5B aus, um den RAM-Zwischenspeicher in Bereitschaft zu setzen, wie oben beschrieben.
5.10 Kommando-Signa!-Generator
Der Kommando-Signal-Generator-Schaltkreis des Blocks 1135 cLes
Blockschaltbildes des Mikroprozessor-Systems der Fig. 5 wird im folgenden im Zusammenhang mit dem schematischen Schaltbild
der Fig. 5E beschrieben. Die Adressleitung Ad~, die. von dem
A^-Adressausgang des Mikroprozessors 1391 der Fig. 5B ausgegeben
wird, wird einem Eingangsknotenpunkt 1471 zugeführt. Der Knotenpunkt 1471 ist mit dem Eingang eines Inverters 1472 verbunden,
dessen Ausgang mit einem invertierten Eingang eines logischen UND-Gatters 1473 verbunden ist, das vier invertierte
Eingänge aufweist. Der Ausgang des logischen UND-Gatters 1474 ist mit einem Knotenpunkt 1475 verbunden. Der Knotenpunkt 1475
ist direkt mit der Gate-Elektrode eines Anfachungstransistors 1476 und gleichzeitig mit der Gate-Elektrode eines zweiten
Anfachungstransistors 1477 verbunden. Die erste stromführende Elektrode des Transistors 1476 ist mit einem Ausgangsknotenpunkt
1478 verbunden, der seinerseits mit einer ersten stromführenden Elektrode eines Abschnürungs-Transistors 1469 und
gleichzeitig mit der Gate-Elektrode des Transistors 1479 und mit der Gate-Elektrode eines zweiten Abschnürungs-Transistors
1481 verbunden ist. Die erste stromführende Elektrode des Transistors 1477 ist mit einem Ausgangsknotenpunkt 1482 verbunden,
der mit der zweiten stromführenden Elektrode des Abschnürungs-Transistors 1481 verbunden ist. Der Ausgangsknotenpunkt 1482"
909836/0694
29Q7390
dient dazu, das Kommando-Signal gr, auszugeben, das anzeigt,
dass Daten von der I/O-Einheit in den Mikroprozessor eingelesen
werden sollen, wenn das Signal g^ in dem logischen NuIl-Zustand
ist, wie nachfolgend beschrieben.
Die zweiten stromführenden Elektroden der Anfachungstransistoren
14-76 und 14-77 sind an einem Knotenpunkt 1484 miteinander
verbunden und der Knotenpunkt 1484 ist mit der ersten stromführenden
Elektrode eines weiteren Anfachungstransistors 1485 verbunden, dessen zv/eite stromführende Elektrode gemeinsam mit
der zweiten stromführenden Elektrode eines v/eiteren Paares von
Anfachungstransistoren i486 und 1487 mit Masse verbunden
ist. Die. gegenüberliegende stromführende Elektrode des Transistors 1486 ist mit einem Knotenpunkt 1488 verbunden und der
Knotenpunkt 1488 ist mit der ersten stromführenden Elektrode eines Abschnürungs-Transistors 1489 und gleichzeitig mit dessen
Gate-Elektrode und mit der Gate-Elektrode eines zweiten Abschnürungs-Transistors
1491 verbunden. Die zweite stromführende Elektrode der Abschnürungs-Transistoren 1479, 1481, 1489 und
1491 sind gemeinsam mit einer +5 Volt-Potentialquelle verbunden. Die zweite stromführende Elektrode des Transistors 1491
ist mit einem Ausgangsknotenpunkt 1492 und mit der ersten stromführenden Elektrode eines Transistors 1487 verbunden. Der
Ausgangsknotenpunkt 1492 ist über eine Leitung 1493 mit verschiedenen
Tor-Steuer-Systemen des Kommando-Signal-Generators verbunden, der nachfolgend beschrieben wird, und zwar zu Abtast-
bzw. Markierζwecken und wird nachfolgend als MarkierSignal
oder I/O-Markier-Signal bezeichnet.
Die Ausgangsleitung 1463 von dem Chip-Auswahl-Schaltkreis der Fig. 5B liefert das d^-Chip-Auswahl-Signal-zu dem Eingang eines
Inverters 1494, dessen Ausgang mit einem dritten invertierten Eingang eines logischen UND-Gatters 1473 und mit einem
ersten invertierten Eingang eines zweiten logischen UND-Gatters 1495 verbunden ist, das drei invertierte Eingänge auf-
909836/0694
29Q739Q
weist. Der Ausgang des UND-Gatters 1495 ist über eine Leitung
1496 mit der Gate-Elektrode der Transistoren 1486 bzw. 1487 verbunden, um deren Betrieb zu steuern. Das Signal V, das anzeigt,
dass ein gültiges Adress-Signal (VMA) von dem Mikroprozessor MG 6800 gesandt wurde, wird über die Leitung 1363 zu dem
Eingang eines Inverters 1497 übertragen, dessen Ausgang mit dem vierten invertierten Eingang des logischen UND-Gatters 1473
und mit dem dritten invertierten Eingang des UND-Gatters 1495 verbunden ist. Schliesslich wird das Chip-Auswahl-Signal e^,
das von dem Chip-Auswahl-Schaltkreis der Pig. 5D erzeugt wird,
über die Leitung 1415 zu dem zweiten und letzten Eingang des
UND-Gatters 1473, das vier invertierte Eingänge aufweist, übertragen
und zu dem zweiten und letzten Eingang des UND-Gatters 1495■>
das drei invertierte Eingänge aufweist«, Das Haupttaktsignal
EU wird einem Takteingangsknotenpunkt 1498 eingegeben, der das Taktsignal zu der Gate-Elektrode des Transistors 1485
über die Leitung 1499 liefert und über die Leitung 1501 zu einzelnen Schaltkreisen des Kommando-Signal-Generators, der
nachfolgend beschrieben wird« Der Kommando-Signal-Generator der ]?ig„ 5E wird dazu verwendet, vierzehn primäre Kommando-Signale
auszugeben, wie nachfolgend beschrieben. Jedes der Kommando-Signale wird durch ein oder mehrere Logik-Gatter erzeugt,
die arbeiten, um die Adress-Signale Aa0, AbQ, AcQ und
AdQ zu dekodieren, die von den Adress-Ausgängen A^, Aq bzw.
A, des Mikroprozessors 1391 MPU 6800 des Schaltkreises der
!"ig. 5B ausgegeben werden, wie oben beschrieben.
Das Adress-Signal Aa0 wird über den Adress-Bus zu einem Adress-Eingangsknotenpunkt
1503 übertragen und von dort über Leitungen
1504 bzw. 1505 den verschiedenen Dekodier-Gattern zugeführt»
In ähnlicher Weise ist die Adress-Leitung AbQ mit einem
Adress-Eingangsknotenpunkt I5O6 verbunden, der seinerseits
über Leitungen 1507 und I5O8 mit verschiedenen Eingängen der
Dekodier-Gatter-Schaltkreise verbunden ist» In ähnlicher Weise
ist die Adress-Leitung Ac0 mit einem Eingangsknotenpunkt I509
verbunden, der dann über Leitungen I5II und 1512 mit verschie=
29Q739Q
denen Eingängen der Tor-Steuer-Netzwerke verbunden ist. Der Ad0-Eingangsknotenpunkt 1471 ist über eine Leitung 1513 mit
einem Knotenpunkt 1514- verbunden. Der Knotenpunkt 1514- ist
über Leitungen 1515 und I5I6 mit den verschiedenen Tor-Steuer-Schaltkreisen
des Kommando-Signal-Generator-Netzwerkes der Mg. 5E verbunden. Schliesslich werden die Chip-Auswahl-Markier-Signale,
die zum Bereitsetzen der Gatter verwendet werden, über eine Leitung 1493 zu einem Eingangsknotenpunkt 1517
übertragen. Der Knotenpunkt 1517 ist mit den Eingängen der
verschiedenen Logik-Gatter über Leitungen I5I8 bzw. 1519 verbunden.
Ein erstes Kommando-Signal-Generator-Netzwerk enthält ein logisches
UND-Gatter 1521, das fünf invertierte Eingänge aufweist und einen Ausgang, der das Kommando-Signal 1Q erzeugt,
das, wie oben beschrieben, dazu verwendet wird, den Sägezahn-Generator mit dem Rechner-Programm zu synchronisieren und eine
software-befohlene Analog/Digita!-Umwandlung einzuleiten. Der
Ausgang des UND-Gatters 1521 liefert das Kommando-Signal 1Q
über die Leitung 1522 zu der Zähler-Steuer-Logik des Blocks 454- des Impulsbreiten/Binär-Wandlers der Fig. 4C, wie oben beschrieben.
Die fünf invertierten Eingänge sind wie folgt verbunden. Der erste invertierte Eingang ist mit dem Ausgang eines
Inverters 1523 verbunden, dessen Eingang mit der Aa0-Eingangsleitung
1504 verbunden ist. Der zweite invertierte Eingang ist mit der Abo-Eingangsleitung I507 verbunden. Der
dritte invertierte Eingang ist direkt mit der AcQ-Leitung I5II
verbunden. Der rierte invertierte Eingang ist direkt mit der
AdQ-Leitung 1505 und der fünfte und letzte Eingang ist direkt
mit der Markierleitung I5I8 verbunden, !olglich wird der Ausgang
des UND-Gatters 1521, d.h. das Kommando-Signal I0, solange
auf niedrigem Pegel bleiben, wie das Signal an irgendeinem seiner Eingänge auf hohem Pegel ist und es wird nur dann auf hohen
Pegel gehen, wenn nur Nullen oder niedrige Pegel an seinen Eingängen anliegen. Folglich geht das Signal 1Q auf hohen Pegel,
909836/0694
wenn die Signa1-Adress Aa^ auf hohem Pegel ist, während die
Adressleitungen AbQ, AcQ und AdQ auf niedrigem Pegel sind, wobei
gleichzeitig das Abtast- oder Markier-Signal, das von dem Knotenpunkt 1492 über die Leitung 1493 und den Knotenpunkt
1517 und die Leitung I5I8 ausgegeben wird, auf niedrigem Pegel
ist. Die übrigen Gatter arbeiten in ähnlicher Weise und nur die Adress-Dekodier-Eingänge v/erden detailliert behandelt, da
die Arbeitsweise der Gatter, die das Kommando-Signal erzeugen, aus dem Schaltbild des Kommando-Signal-Generators der Fig. 5E
klar zu erkennen ist.
Der zweite Kommando-Signal-Generator enthält ein logisches UND-Gatter
1524, das sechs invertierte Eingänge aufweist. Das UND-Gatter
1524 erzeugt oder gibt aus das Kommando-Signal Jq, das
dazu verwendet wird, zu Befehlen, dass der Inhalt des T-Speicher-Zählers
in den T-Zähler übertragen wird, wie nachfolgend unter Bezugnahme auf den Schaltkreis der Pig. 6 beschrieben
wird. Das Signal yQ wird von dem UND-Gatter 1524 über die Leitung
1525 ausgegeben. Der erste invertierte Eingang des UND-Gatters
1524 ist mit dem Ausgang eines Inverters 1526 verbunden,
dessen Eingang direkt mit der Leitung 1507 verbunden ist, um
das Adress-Signal AbQ zu empfangen. Der zweite invertierte
Eingang ist direkt mit der Leitung I5OI verbunden, um das Taktsignal
H^" zu empfangen. Der dritte invertierte Eingang ist
direkt mit der Leitung 1504 verbunden, um das Adress-Signal
AaQ zu empfangen. Der vierte invertierte Eingang ist direkt mit
der Leitung I50I verbunden, um das Adress-Signal AcQ zu empfangen.
Der fünfte invertierte Eingang ist direkt mit der Leitung
15Ί5 verbunden, um das Adress-Signal AdQ zu empfangen und der
sechste und letzte invertierte Eingang des logischen UND-Gatters 1524 ist direkt mit der Leitung I5I8 verbunden, um das
Abtast- oder Markier-Signal von dem Knotenpunkt I517 zu empfangen,
wie oben beschrieben.
Der dritte Kommando-Signal-Generator des Tor-Steuer-Netzwerkes enthält ein logisches UND-Gatter 1527, das vier invertierte
909836/0694
2SQ7390
Eingänge aufweist. Das UND-Gatter 1527 gibt das Kommando-Signal
f0 aus, das oben im Zusammenhang mit dem Überwachungs-Schaltkfeis
der Fig. 5A5 beschrieben wurde. Er gibt das Signal
über die Leitung 1267 aus. Der erste invertierte Eingang des logischen UND-Gatters 1527 wird von dem Ausgang eines NAND-Gatters
1528, das zwei Eingänge aufweist, abgegriffen. Der erste Eingang des NAND-Gatters 1528 ist direkt mit der Leitung
1504 verbunden, um das Adress-Signal AaQ zu empfangen,
während der zweite Eingang direkt mit der Leitung 1507 verbunden
ist, um das Adress-Signal Ab,-, zu empfangen. Der zweite
invertierte Eingang des UND-Gatters 1527 ist direkt mit der
Leitung I5II verbunden, um das Adress-Signal Ac0 zu empfangen.
Der dritte invertierte Eingang ist direkt mit der Leitung 1515
verbunden, um das Adress-Signal AdQ zu empfangen und der
vierte und letzte invertierte Eingang des logischen UND-Gatters 1527 ist direkt .mit der Leitung I5I8 verbunden, um das Abtastoder
Markier-Signal von dem Knotenpunkt 1517 zu empfangen, wie
oben beschrieben.
Das vierte logische Tor-Steuer-Netzwerk des Kommando-Signal-Generators
der Fig. 5E enthält ein~TögischesÜND"-Gatter 1529,
das sechs invertierte Eingänge aufweist und das das Kommando-Signal f^| über die Leitung 1531 ausgibt, um den Inhalt des
Daten-Buses in dem Ausgangstor des Schaltkreises der Fig. 6 zu verriegeln, wie nachfolgend beschrieben. Der erste invertierte
Eingang des logischen UND-Gatters 1529 ist direkt mit der
Leitung 1504 verbunden, um das Adress-Signal AaQ zu empfangen.
Der zweite invertierte Eingang ist direkt mit der Leitung I507
verbunden, um das Adress-Signal AbQ zu empfangen. Der dritte
invertierte Eingang ist direkt mit dem Ausgang eines Inverters 1523 verbunden, dessen Eingang direkt mit der Leitung I5II
verbunden ist, um das Adress-Signal Acq zu empfangen. Der vierte
invertierte Eingang ist direkt mit der Leitung 1515 verbunden,
um das Adress-Signal AdQ zu empfangen. Der fünfte invertierte
Eingang ist mit der Abtast- oder Markier-Signa!leitung
1518 verbunden und der sechste und letzte invertierte
909836/0694
Eingang ist mit der Taktleitung I50I verbunden, um das Taktphasensignal
HT zu empfangen. ?$■%0 *ΗΖ'
Das fünfte logische Tor-Steuer-Netzwerk des Kommando-Signal-Generators
enthält ein logisches UND-Gatter 1533» das fünf
invertierte Eingänge aufweist. Das UND-Gatter 1533 wird dazu
verwendet,, das Kommando-Signal Uq über die Leitung 154-3 auszugeben,
um den Inhalt des Daten-Bus in das Parallel/Serien-Wandler-idress-Register
der Fig. 5H zu verriegeln, wie nachfolgend
beschrieben. Der erste invertierte Eingang des UND-Gatters 1533 wird von dem Ausgang eines NAND-Gatters 1535 abgegriffen
, das zwei Eingänge aufweist, wobei dessen erster Eingang direkt mit der Leitung 1504 verbunden ist, um das
Adress-Signal AaQ zu empfangen, während der zweite Eingang des
NAND-Gatters 1523 direkt mit der Leitung I5II verbunden ist,
um das Adress-Signal AcQ zu empfangen«, Der zweite invertierte
Eingang des UND-Gatters 1533 ist direkt mit der Takteingangsleitung
1501 verbunden, um die Taktsignale E^ zu empfangen.
Der dritte invertierte Eingang ist direkt mit der Leitung I507
verbunden, um das Adress-Signal AbQ zu empfangen. Der vierte
invertierte Eingang ist direkt mit der Leitung 1515 verbunden,
um das Adress-Signal AdQ zu empfangen und der sechste und
letzte invertierte Eingang ist direkt mit der Leitung I5I8
verbunden, um das Abtast- oder Markier-Signal zu empfangen^
wie oben beschrieben«,
Das sechste Kommando-Signal-Generator-Netzwerk enthält ein logisches
UND-Gatter 1536, das fünf invertierte Eingänge aufweist
j um das Kommando-Signal Sq über die Leitung 1537 auszugeben»
Das Kommando-Signal sQ wird ebenfalls dem Parallel/
Serien-Wandler-Schaltkreis der Pig» 5H, die nachfolgend beschrieben
wird, zugeführt, um den Inhalt des Daten-Bus in das signifikanteste Bjte des Parallel/Serien-Wandlers zu verriegeln, der dort beschrieben wirdo Der erste invertierte Eingang
des logischen UHD-Gatters 1536 wird von dem Ausgang eines NOR-Gatters
1538 abgegriffen, das zwei Eingänge aufweist, wobei
dessen einer Eingang direkt mit der Leitung 1507 verbunden ist,
um das Adress-Signal AbQ zu empfangen und wobei dessen anderer
Eingang direkt mit der Leitung I5II verbunden ist, um das
Adress-Signal AcQ zu empfangen. Der zweite invertierte Eingang
des logischen UND-Gatters 1536 ist direkt mit der■Takteingangsleitung
1501 verbunden, um die Takt Signa le H^" zu empfangen.
Der dritte invertierte Eingang ist direkt mit der Leitung 1504-verbunden, um das Adress-Signal Aa0 zu empfangen. Der vierte
invertierte Eingang ist mit der Leitung 1515 verbunden, um das
vierte Adress-Signal Ad0 zu empfangen und der sechste und letzte
invertierte Eingang des logischen UND-Gatters 1536 ist mit
der Daten-Markierleitung I5I8 verbunden, wie oben beschrieben.
Das siebte Kommando-Signal-Generator-Netzwerk enthält ein logisches
UND-Gatter 1539i ^-as vier invertierte Eingänge aufweist.
Das logische UND-Gatter 1539 gibt das Kommando-Signal
P^ über die Leitung 154-1 zu dem Parallel/Serien-Wandler der
Fig. 5Ξ, wie nachfolgend beschrieben, um den Inhalt des Daten-Bus
in das letzte signifikante Byte des Parallel/Serien-Wandlers zu verriegeln, wie nachfolgend beschrieben. Der erste
invertierte Eingang des logischen UND-Gatters 1539 wird von dem Ausgang eines logischen NAND-Gatters 154-2 abgegriffen,
das drei invertierte Eingänge aufweist. Der erste Eingang des NAND-Gatters 154-2 ist direkt mit der Leitung 1504 verbunden,
um das Adress-Signal AaQ zu empfangen. Der zweite Eingang des
NAND-Gatters 154-2 ist direkt mit der Leitung I507 verbunden,
um das Adress-Signal AbQ zu empfangen. Der dritte und letzte
Eingang des NAND-Gatters 154-2 ist mit der Leitung I5II verbunden,
um das Adress-Signal AcQ zu empfangen. Der zweite invertierte
Eingang des logischen UND-Gatters 1539 ist direkt mit der Takteingangsleitung I50I verbunden. Der dritte invertierte
Eingang ist mit der Leitung 15^5 verbunden, um das Adress-Signal
Ad0 zu empfangen und der vierte und letzte invertierte
Eingang des logischen UND-Gatters 1539 ist mit der Leitung I5I8 verbunden, um das Abtast- bzw. Markier-Signal zu empfan-
909836/0694
gen, wie oben beschrieben.
Das achte Kommando-Signal-Generator-Netzwerk des Schaltkreises der Pig. 5E enthält ein logisches UND-Gatter 154-3, das fünf
invertierte Eingänge aufweist, um das Kommando-Signal q0 zu dem
Zeitintervall-Zähler der Pig. 4-D über die Leitung 1082 auszugeben,
wie oben beschrieben. Der erste invertierte Eingang des logischen UND-Gatters 154-3 wird von dem Ausgang eines Inverters
154-4- abgegriffen, dessen Eingang direkt mit der Leitung
1515 verbunden ist, um das Adress-Signal AdQ zu empfangen. Der
zweite invertierte Eingang des logischen UND-Gatters 154-3 ist direkt mit der Leitung 1504- verbunden, um das Adress-Signal
AaQ zu empfangen. Der dritte Eingang ist direkt mit der Leitung
1507 verbunden, um das Adress-Signal Ab0 zu empfangen.
Der vierte invertierte Eingang ist direkt mit der Leitung I5II
verbunden, um das Adress-Signal Acq zu empfangen und der fünfte
und letzte invertierte Eingang des logischen UND-Gatters 154-3 ist direkt mit der Leitung I5I8 verbunden, um das Abtast- bzw.
Markier-Signal zu empfangen, wie oben beschrieben.
Das neunte Kommando-Signal-Generator-Netzwerk enthält ein
logisches UND-Gatter 154-5, das vier invertierte Eingänge aufweist.
Das UND-Gatter 154-5 gibt das Kommando-Signal J0 über die
Leitung 1083 zu dem Maschinen-Zeitintervall-Zähler der Fig. 4-G,
wie oben beschrieben, aus, um das signifikanteste Wort des Maschinen-Zeitintervall-Zählers mit dem Mikroprozessor-Eingangs-Bus
zu verbinden. Der erste invertierte Eingang des logischen UND-Gatters 154-5 wird direkt von dem Ausgang eines NAND-Gatters
154-6 abgegriffen, das zwei Eingänge aufweist, wobei ein Eingang direkt mit der Leitung 15O4-. zum Empfang des ,Adress-Signales
AaQ verbunden ist und ein zweiter Eingang direkt mit
der Leitung 1515, um das Adress-Signal AdQ zu empfangen. Der
zweite invertierte Eingang des UND-Gatters 154-5 ist direkt mit der Leitung I507 verbunden, um das Adress-Signal AbQ zu empfangen.
Der dritte invertierte Eingang ist direkt mit der Leitung
909836/0694
2307390
verbunden, um das Adress-Signal Acq zu empfangen und der
vierte und letzte invertierte Eingang ist direkt mit der Leitung 1518 verbunden, um das oben beschriebene Abtast- bzw.
Markier-Signal von dem Knotenpunkt 15^7 zu empfangen.
Das zehnte Kommando-Signal-Generator-Tor-Steuer-Netzwerk der Fig. 5E enthält ein logisches UND-Gatter 154-7>
das vier invertierte Eingänge aufweist. Der Ausgang des UND-Gatters 154-7
ist das Kommando-Signal Pq, das das signifikanteste Wort des
Impulsbreiten/Binär-Wandlers der Fig. 4-C in Bereitschaft setzt, mit dem Eechner-Daten-Bus über die Leitung 632 verbunden zu
werden, wie oben beschrieben. Der erste' invertierte Eingang des logischen UND-Gatters 154-7 ist direkt mit dem Ausgang des
NOR-Gatters 154-8 verbunden, das zwei invertierte Eingänge aufweist,
wobei ein Eingang direkt mit der Leitung 1515 verbunden
ist, um das Adress-Signal AdQ zu empfangen und wobei dessen
zweiter Eingang mit der Leitung 1507 verbunden ist, um das
Adress-Signal AbQ zu empfangen. Der zweite invertierte Eingang
des logischen UND-Gatters 154-7 ist direkt mit der Leitung
1504- verbunden, um das Adress-Signal AaQ zu empfangen. Der
dritte invertierte Eingang ist direkt mit der Leitung I5II verbunden,
um das Adress-Signal ACq zu empfangen und der vierte
und letzte invertierte Eingang ist direkt mit der Leitung I5I8
verbunden, um das Daten-Abtast- bzw. Markier-Signal von dem
Knotenpunkt 15^7 zu empfangen, wie oben beschrieben.
Das elfte Kommando-Signale erzeugende Logik-Netzwerk enthält ein logisches UND-Gatter 154-9, das drei invertierte Eingänge
aufweist. Das UND-Gatter 154-9 gibt das Kommando-Signal nQ
über die Leitung 616 aus, um das letzte signifikante Wort des Impulsbreiten/Binär-Wandlers des Blocks 4-13 der Fig. 4 in Bereitschaft
zu setzen, mit dem Rechner-Daten-Bus verbunden su werden, wie oben im Zusammenhang mit den Fig. 4-C1, 4-C7 und
4-C8 beschrieben.
909836/0694
2S073S0
Der erste invertierte Eingang des logischen UND-Gatters 1549
wird von dem Ausgang eines NAND-Gatters 1551 abgegriffen, das drei invertierte Eingänge aufweist. Der erste Eingang des NAND-Gatters
155^ ist direlct mit der'Leitung I505 verbunden, um
das Adress-Signal Aa^ zu empfangen. Der zweite Eingang des
NAND-Gatters I55I ist direkt mit der Leitung I5O8 verbunden,
um das Adress-Signal AbQ zu empfangen und der dritte und letzte
Eingang des NAND-Gatters 1551 ist direkt mit der Leitung
1516 verbunden, um das Adress-Signal AdQ zu empfangen. Der
zweite invertierte Eingang des UND-Gatters 1539 ist direkt mit
der Leitung 1512 verbunden, um das Adress-Signal AcQ zu empfangen
und der dritte und letzte invertierte Eingang des logischen UND-Gatters 1549 ist direkt mit der Leitung I519 verbunden,
um das Abtast- bzw. Markier-Signal von der Leitung
1517 zu empfangen, wie oben beschrieben«
Das zwölfte Logik-Netzwerk zum Erzeugen eines Kommando-Signa-les,
das in dem Schaltkreis der I1Xg. 5E enthalten ist, enthält
ein logisches UND-Gatter 1552 mit vier invertierten Eingängen.
Der Ausgang des UND-Gatters 1552 ist das Kommando-Signal kQ,
das über die Leitung 1553 einem Unterbrechungssteuer-Schaltkreis der Fig» 5K zugeführt wird, wie oben beschrieben, um ein
Unterbrechungs- oder Zustandswort zu dem MPU-Daten-Bus zu verbinden«,
Der erste invertierte Eingang des logischen UND-Gatters 1552 wird von dem Ausgang eines NAND-Gatters 1554 abgegriffen,
das zwei Eingänge aufweist, wobei dessen erster Eingang mit der Leitung I512 verbunden ist, um das Adress-Signal Acß zu
empfangen und wobei dessen zweiter Eingang mit der Leitung 1516 verbunden ist5 um das Adress-Signal AdQ zu empfangen» Der
zweite invertierte Eingang des logischen UND-Gatters 1552 ist
direkt mit der Leitung 1505 verbunden, um das Adress-Signal
A3q zu empfangen. Der dritte invertierte Eingang ist direkt mit
der Leitung I5O8 verbunden, um das zweite Adress-Kommando AbQ
zu empfangen» Der vierte und letzte invertierte Eingang ist direkt mit dem Abtast- bzw«, Markier-Signaleingang I509 verbunden,
wie oben beschrieben»
909836/0S94-
Das dreizehnte Logik-Netzwerk, das ein logisches UND-Gatter 1555 enthält, wird dazu verwendet, das Kommando-Signal Wq zu
erzeugen, das über die Leitung 1556 zu dem Zustandseingangs-Schaltkreis der I?ig. 51 ausgegeben wird, wie nachfolgend beschrieben,
um ein Zustandswort auf den Daten-Bus des Mikroprozessors
zu schreiben. Der erste invertierte Eingang des logischen UND-Gatters 1555 ist direkt mit dem Ausgang eines logischen
NAND-Gatters 1557 verbunden, das drei invertierte Eingänge aufweist. Der erste invertierte Eingang des NAND-Gatters
1557 ist direkt mit der Leitung 1505 verbunden, um das Adress-Signal
AaQ zu empfangen. Der zweite Eingang des NAND-Gatters
1557 ist direkt mit der Leitung I512 verbunden, um das Adress-Signal
ACq zu empfangen und der dritte und letzte Eingang des
NAND-Gatters 1557 ist direkt mit der Leitung I5I6 verbunden,
um das Adress-Signal Acq zu empfangen. Der zweite invertierte
Eingang des UND-Gatters I555 ist direkt mit der Leitung 1508 verbunden, um das Adress-Signal AbQ zu empfangen und der dritte
und letzte invertierte Eingang des logischen UND-Gatters 1555 ist mit der zuvor beschriebenen Abtast- bzw. Markier-Signalleitung
1519 verbunden.
Das vierzehnte und letzte Logik-Netzwerk zur Erzeugung eines
Kommando-Signales in dem Schaltkreis der Pig. 5E enthält ein
logisches UND-Gatter 1558, das drei invertierte Eingänge aufweist. Das UND-Gatter 1558 erzeugt das Kommando-Signal xQ, das
über die Leitung 1559 niit clem Unterbrechungssteuer-Schaltkreis
der Fig. 5K, die nachfolgend beschrieben wird, verbunden ist,
um zu Befehlen, dass ein Unterbrechungszustandswort mit dem Mikrocomputer-Daten-Bus verbunden wird. Der erste invertierte
Eingang des logischen UND-Gatters 1558 ist direkt mit dem Ausgang eines logischen NAND-Gatters verbunden, das drei Eingänge
aufweist. Der erste Eingang des NAND-Gatters 1561 ist direkt mit der Leitung I5O8 verbunden, um das Adress-Signal AbQ zu
empfangen. Der zweite Eingang des NAND-Gatters 1561 ist direkt mit der Leitung 1512 verbunden, um das Adress-Signal AcQ zu
empfangen und der dritte und letzte Eingang des NAND-Gatters
909836/0694
1561 ist direkt mit der Leitung I5I6 verbunden, um das Adress-Signal
Adg zu empfangen. Der zweite invertierte Eingang des
logischen UND-Gatters 1558 ist direkt mit der Leitung 1505 verbunden,
um das Adress-Signal Aa^ zu empfangen und der dritte
und letzte invertierte Eingang des logischen UND-Gatters 1558
ist mit der Leitung 1519 verbunden, um die Impulse von dem
Knotenpunkt I517 zu empfangen, wie oben beschrieben.
Während des Betriebes geht der Ausgang des Gatters 14-73 nur
dann auf hohen Pegel, wenn alle seine Eingänge auf niedrigem Pegel sind. Dies tritt dann auf, wenn das Signal V für die
gültige Speicheradresse auf hohem Pegel ist5 was anzeigt, dass
eine gültige Speicheradresse ausgegeben wurde und wenn das Chip-Auswahl-Signal dr, auf hohem Pegel ist, das Chip-Auswahl-Signal
Zn auf niedrigem Pegel ist und wenn das Adress-Signal
AdQ auf hohen Pegel geht. Ein niedriger Pegel, an dem Ausgang
des Gatters 1473 wird über die Leitung 1474 zu dem Knotenpunkt
1475 übertragen und von dort zu der Gate-Elektrode der Transistoren 1476 und 1477, was bewirkt, dass diese Transistoren
leitend werden. Wenn das Taktsignal H^" auf hohen Pegel geht,
so wird der Transistor 1485 ebenfalls leitend, so dass die Knotenpunkte 1478 und 1482 auf Masse gezogen werden, was bewirkt,
dass die Transistoren 1479 und 1481 nicht-leitend werden. Wenn der Knotenpunkt 1482 auf niedrigen Pegel geht«, so
geht das Kommando-Signal gn auf der Leitung 1483 auf niedrigen
Pegel, was anzeigt, dass Daten von der I/O-Einheit in den Rechner
einzulesen sind, wie nachfolgend beschrieben. Gleichzeitig wird der niedrige Pegel an dem Ausgang des Gatters 1495 über
die Leitung 1496 zu den Gate-Elektroden der Transistoren 1486 und 1487 übertragen, was bewirkt, dass diese leitend werden.
Das Leiten der Transistoren 1486 und 1487 zieht die Knotenpunkte 1488 und 1482 auf Masse und schaltet die Transistoren
1489 und 1491 aus, wie im Stand der Technik bekannt» Wenn der
Knotenpunkt 1492 auf niedrigen Pegel geht, so tritt das Abtast- bzw. Markier-Signal auf und dieses Abtast- bzw,, Markier-
29Q7390
Signal wird über die Leitung 1493 zu dem Knotenpunkt 1517
übertragen und von dort über die Leitungen 1518 und 1519 zu
den einzelnen Dekodier-Netzwerken des Kommando-Signa1-Generators
der Fig. 5E, um diese in Bereitschaft zu setzen.
Wie oben beschrieben, stellen die vierzehn Kommando-Signale, die von dem Netzwerk der Fig. 5E erzeugt werden, die verschiedenen
Dekodier-Zustände der Adress-Signale -Aa0, -AbQ, ACq und
AdQ von dem Mikroprozessor 1391 der Fig. 5B dar und die einzelne
Methode des Dekodierens der Adress-Signale, um bis zu sechzehn verschiedene dekodierte Kommando-Signale zu erhalten,
ist allgemein bekannt und die einzelne Adressleitung, die durch
die Gatter dekodiert wird, um die vierzehn Kommando-Signale 1O' y0» fO' S1' ü0' S0' t1' g0f ^0' P0' n0' k0
und χ zu erzeugen, benötigen keiner weiteren Erläuterung.
5.11 Sekundärer Kommando-Signal-Generator
Im folgenden wird der sekundäre Kommando-Signal-Generator des Blocks 1136 der Fig. 5 im Zusammenhang mit dem schematischen
Schaltbild der Fig. 5F beschrieben.. JLn.dem.jsekundären Kommando-Signal-Generator
der Fig. 5^ werden drei Daten-Bus-Eingänge daQ, dbQ und dcQ tormässig mit. dem Kommando-Signal 1Q von dem
oben beschriebenen Kommando-Signal-Generator des Schaltkreises der Fig. 5E gesteuert sowie mit den abgeleiteten Kommando-Signalen
I^ und 1^, die von dem oben beschriebenen Binär/Impulsbreiten-Wandler
der Fig. 4-D14- erzeugt werden, um zehn
sekundäre Kommando-Signale m^ bis Hi10 auszugeben, die oben als
niQ-Bus-Signale oder sekundäre Kommando-Signale bezeichnet wurden.
Das Daten-Bus-Signal da0 ist direkt mit dem Eingang eines Inverters
1563 verbunden, dessen Ausgang mit einer stromführenden
Elektrode eines Transistors 1564 verbunden ist, dessen
gegenüberliegende stromführende Elektrode mit einem Eingang eines Inverters 1565 verbunden ist. Der Ausgang des Inverters
909836/0694
1565 ist mit einer ersten stromführenden Elektrode eines Transistors
I566 verbunden, dessen gegenüberliegende stromführende
Elektrode direkt mit einem Knotenpunkt 1567 verbunden ist. Der
Knotenpunkt 1567 ist über eine Leitung I568 mit einem Eingang
eines Inverters 1569 und über eine Leitung 1571 mit einer ersten
stromführenden Elektrode eines Transistors 1572 verbunden.
Der Ausgang des Inverters 1569 ist direkt mit einem Knotenpunkt
1573 verbunden und der Knotenpunkt 1573 ist (a) direkt
mit dem invertierten Eingang eines ersten Treiber-Schaltkreises 1574» (b) direkt mit dem Eingang eines Inverters 1575»
und (c) direkt mit dem nicht-invertierenden Eingang eines zweiten Treibers 1576 verbunden. Der Ausgang des Inverters
1575 ist direkt mit einem Knotenpunkt 1577 verbunden und der
Knotenpunkt 1577 ist direkt mit dem nicht-invertierenden Eingang des ersten Treiber-Schaltkreises 1574 und mit einem Knotenpunkt
1578 verbunden. Der Knotenpunkt 1578 ist mit der
zweiten stromführenden Elektrode des Transistors 1572 und mit
dem invertierenden Eingang des zweiten Treiber-Schaltkreises
1576 verbunden. Beide Treiber-Schaltkreise 1574- und 1576 sind
herkömmliche Hochgeschwindigkeits-Treiber, wie herkömmliche 1753-Treiber.
Das zweite Daten-Bus-Signal dbQ wird direkt dem Eingang eines
Inverters 1579 zugeführt, dessen Ausgang direkt mit einer ersten stromführenden Elektrode eines Transistors I58I verbunden
ist, dessen aweite stromführende Elektrode direkt mit dem Eingang eines Inverters 1582 verbunden ist. Der Ausgang des Inverters
1582 ist direkt mit der ersten stromführenden Elektrode eines zweiten Transistors 1583 verbunden, dessen zweite
stromführende Elektrode direkt mit einem Knotenpunkt 1584 verbunden
ist. Der Knotenpunkt 1584- ist über eine Leitung 1585
mit dem Eingang eines Inverters I586 verbunden, dessen Ausgang
direkt mit einem Knotenpunkt 1587 und über eine Leitung I588
mit einer ersten stromführenden Elektrode eines Transistors 1589 verbunden ist, dessen gegenüberliegende stromführende
909836/0694
Elektrode mit einem Knotenpunkt 1591 verbunden ist. Der Knotenpunkt
1587 ist gleichzeitig verbunden mit (a) dem invertierten
Eingang eines ersten Hochgeschwindigkeits-Treibers 1592» (b)
dem Eingang eines Inverters 1595» und (c) dem nicht-invertierenden
Eingang eines zweiten Hochgeschwindigkeits-Treibers 1594-. Der Ausgang des Inverters 1593 ist direkt mit dem nichtinvertierenden
Eingang des Treibers 1592 und mit dem Knotenpunkt 1591 verbunden. Der Knotenpunkt 1591 ist direkt mit dem
invertierenden Eingang des zweiten Hochgeschwindigkeits—Treibers
1594- verbunden.
Schliesslich wird das dritte Da ten-Bus-Signal de,, dem Eingang
eines Inverters 1595 zugeführt, dessen Ausgang mit der ersten stromführenden Elektrode eines Transistors 1596 verbunden ist,
dessen zweite stromführende Elektrode mit dem Eingang eines zweiten Inverters 1597 verbunden ist. Der Ausgang des Inverters
1597 ist mit der ersten stromführenden Elektrode eines Transistors
1598 verbunden, dessen zweite stromführende Elektrode
direkt mit einem Knotenpunkt 1599 verbunden ist. Der Knotenpunkt 1599 ist über eine Leitung 1601 mit dem Eingang eines
Inverters 1603 und über eine Leitung 1602 mit einer ersten stromführenden Elektrode eines Transistors 1604- verbunden.
Der Ausgang des Inverters 1603 ist direkt mit einem Knotenpunkt I6O5 verbunden und der Knotenpunkt 1605 ist gleichzeitig verbunden
mit (a) dem invertierenden Eingang eines ersten Hochgeschwindigkeits-Treibers 1606, (b) dem Eingang eines zweiten
Inverters 1607, und (c) dem nicht-invertierenden Eingang eines zweiten Hochgeschwindigkeits-Treibers 1608. Der Ausgang
des Inverters I6O7 ist direkt mit dem nicht-invertierenden
Eingang des Treibers 1606 und mit einem Knotenpunkt I6O9 verbunden.
Der Knotenpunkt I6O9 ist direkt mit dem invertierenden
Eingang des zweiten Treibers 1608 und mit der zweiten stromführenden Elektrode des Transistors 1604- verbunden.
909836/0694
~483~ 2IQ738Q
Das Haupttaktsignal Hp wird über eine Leitung 1611 der Gate-Elektrode
der Transistoren 1564, I58I und 1596 zugeführt, um
deren leitenden Zustand zu steuern, wie im Stand der Technik bekannt. Gleichzeitig wird das Kommando-Signal 1Q von dem
Schaltkreis der Pig. 5E über eine Leitung 1522 zu dem Eingang
eines ersten Inverters 1612 geführt, dessen Ausgang direkt mit dem Eingang eines zweiten Inverters 1613 verbunden ist. Der
Ausgang des Inverters 1613 ist direkt mit einem Knotenpunkt
1514 verbunden. Der Knotenpunkt 1614 ist über die Leitung 1615
direkt mit den Gate-Elektroden der Transistoren I566, 1583 und
1598 verbunden, um deren leitenden Zustand zu steuern, wie
allgemein bekannt. Gleichzeitig ist der Knotenpunkt 1614 mit dem Eingang eines Inverters 1616 verbunden, dessen Ausgang
über eine Leitung 161? mit den Gate-Elektroden der Rückführ-Transistoren
1572, 1589 und 1604 verbunden ist, um deren Leitfähigkeit
zu steuern, wie herkömmlich bekannt.
Die zehn hiq-Bus-SignaIe m^ bis m^Q werden dadurch erzeugt, dass
die Ausgänge der Treiber-Schaltkreise 1574, 1576, 1592., 1594, 1606 und 1608 mit den erzeugten Steuer-Signalen 1-, und lz, dekodiert
werden, wie nachfolgend beschrieben, durch die Verwendung der logischen Dekodier-Gatter.
Die Steuer-Signale I^ und I^ werden von dem Binär/Impulsbreiten-Wandler
der Pig. 4D14, wie oben beschrieben, erzeugt und werden über Leitung 987 bzw. 994 eingegeben. Der Ausgang des Treibers
1574 wird direkt einem Knotenpunkt 1618 zugeführt und mit
den einzelnen Dekodier-Gattern über die Leitung 1619 verbunden.
In ähnlicher Weise wird der Ausgang des Hochgeschwindigkeits-Treibers 1576 direkt mit einem Knotenpunkt 162.1 und mit
den verschiedenen Dekodier-Gattern über die Leitung 162.2 verbunden. Der Ausgang des Hochgeschwindigkeits-Treibers 1592 ist
direkt mit dem Knotenpunkt 1623 verbunden und über die Leitung 1624 mit den verschiedenen Dekodier-Gattern, während der Ausgang
des vierten Hochgeschwindigkeits-Treibers 1594 mit einem Knotenpunkt 1625 verbunden ist und dann über die Leitung 1626
909836/0684
2907380
mit den verschiedenen Dekodier-Gattern. Schliesslich wird der Ausgang des fünften Hochgeschwindigkeits-Treibers 1606 über
die Leitung 1627 zu den Eingängen der verschiedenen Dekodier-Gatter zugeführt, während die Ausgänge des sechsten und letzten Hochgeschwxndigkeits-Treibers 1608 den einzelnen.Dekodier-Gattern über die Leitung 1628 zugeführt wird. Das erste logische UND-Gatter 1629, das drei invertierte Eingänge aufweist, wird dazu verwendet, das sekundäre Kommando-Signal πυι auszugeben. Ein erster invertierter Eingang des logischen UND-Gatters 1629 ist direkt mit dem Knotenpunkt 1618 verbunden, während ein zweiter invertierter Eingang mit der Leitung 1624- und der dritte und letzte invertierte Eingang mit der Leitung 1627 verbunden ist. Ein zweites dekodierendes Gatter.enthält ein
logisches UND-Gatter 1631, das vier invertierte Eingänge aufweist, um das sekundäre Kommando-Signal m7 zu erzeugen. Ein
erster invertierter Eingang des UND-Gatters 1631 ist direkt
mit der Leitung 1619 verbunden. Ein zweiter invertierter Eingang ist direkt mit der Leitung 1624, ein dritter invertierter Eingang ist direkt mit der Leitung 1628 und der vierte
und letzte Eingang ist direkt mit der Leitung 987 verbunden,
um das 1,-Steuer-Signal' zu empfangen. ~
die Leitung 1627 zu den Eingängen der verschiedenen Dekodier-Gatter zugeführt, während die Ausgänge des sechsten und letzten Hochgeschwxndigkeits-Treibers 1608 den einzelnen.Dekodier-Gattern über die Leitung 1628 zugeführt wird. Das erste logische UND-Gatter 1629, das drei invertierte Eingänge aufweist, wird dazu verwendet, das sekundäre Kommando-Signal πυι auszugeben. Ein erster invertierter Eingang des logischen UND-Gatters 1629 ist direkt mit dem Knotenpunkt 1618 verbunden, während ein zweiter invertierter Eingang mit der Leitung 1624- und der dritte und letzte invertierte Eingang mit der Leitung 1627 verbunden ist. Ein zweites dekodierendes Gatter.enthält ein
logisches UND-Gatter 1631, das vier invertierte Eingänge aufweist, um das sekundäre Kommando-Signal m7 zu erzeugen. Ein
erster invertierter Eingang des UND-Gatters 1631 ist direkt
mit der Leitung 1619 verbunden. Ein zweiter invertierter Eingang ist direkt mit der Leitung 1624, ein dritter invertierter Eingang ist direkt mit der Leitung 1628 und der vierte
und letzte Eingang ist direkt mit der Leitung 987 verbunden,
um das 1,-Steuer-Signal' zu empfangen. ~
Ein drittes logisches UND-Gatter 1632 hat drei invertierte
Eingänge und wird dazu verwendet, das sekundäre Kommando-Signal, mo zu erzeugen. Ein erster invertierter Eingang des UND-Gatters 1632 ist direkt mit dem Knotenpunkt 1621 verbunden,
während ein zweiter invertierter Eingang mit der Leitung 1624- und ein dritter invertierter Eingang mit der Leitung 1627 verbunden ist.
Eingänge und wird dazu verwendet, das sekundäre Kommando-Signal, mo zu erzeugen. Ein erster invertierter Eingang des UND-Gatters 1632 ist direkt mit dem Knotenpunkt 1621 verbunden,
während ein zweiter invertierter Eingang mit der Leitung 1624- und ein dritter invertierter Eingang mit der Leitung 1627 verbunden ist.
Ein viertes logisches UND-Gatter 1633» das vier invertierte
Eingänge aufweist, wird dazu verwendet, das sekundäre Kommando-Signal mg zu dekodieren. Ein erster invertierter Eingang
ist direkt mit der Leitung 1624- verbunden. Ein zweiter invertierter Eingang ist direkt mit der Leitung 1622, ein dritter
logischer Eingang ist direkt mit der Leitung 1628 und der
Eingänge aufweist, wird dazu verwendet, das sekundäre Kommando-Signal mg zu dekodieren. Ein erster invertierter Eingang
ist direkt mit der Leitung 1624- verbunden. Ein zweiter invertierter Eingang ist direkt mit der Leitung 1622, ein dritter
logischer Eingang ist direkt mit der Leitung 1628 und der
909836/0694
vierte und letzte invertierte Eingang des logischen UND-Gatters
1633 ist mit der Leitung 987 verbunden, um das Signal I^ zu
empfangen.
Ein fünftes logisches UND-Gatters 1634 hat drei invertierte
Eingänge und wird dazu verwendet, das sekundäre Kommando-Signal η-? zu erzeugen. Ein erster invertierter Eingang des logischen
UND-Gatters 1634 ist direkt mit der Leitung 1619, ein zweiter
Eingang direkt mit der Leitung 1626 und der dritte und letzte invertierte Eingang ist direkt mit der Leitung 1627 verbunden.
Ein sechstes logisches dekodierendes Gatter, das dazu verwendet wird, ein sekundäres Kommando-Signal mq zu erzeugen, ist
das logische UND-Gatter 1635, das vier invertierte Eingänge aufweist. Ein erster invertierter Eingang ist direkt mit der
Leitung 1619 verbunden. Ein zweiter invertierter Eingang ist mit der Leitung 1626, ein dritter invertierter Eingang mit
der Leitung 1628 und der vierte und letzte invertierte Eingang mit der Leitung 987 verbunden, um das oben beschriebene Steuer-Signal
I^ zu empfangen.
Ein siebtes logisches UND-Gatter 1636 wird dazu verwendet, das sekundäre Kommando-Signal m^ zu erzeugen. Das UND-Gatter 1636
hat drei invertierte Eingänge. Ein erster invertierter Eingang ist direkt mit der Leitung 1622 verbunden, während ein zweiter
invertierter Eingang mit der Leitung 1626 und der dritte und letzte Eingang mit der Leitung 1627 verbunden ist.
Ein achtes logisches UND-Gatter 1637 wird dazu verwendet, das sekundäre Kommando-Signal m^Q zu erzeugen» Das logische UND-Gatter
1637 b.at ebenfalls drei invertierte Eingänge. Ein erster
invertierter Eingang ist direkt mit der Leitung 1624 verbunden, während ein zweiter invertierter Eingang mit der Leitung
1628 und der dritte und letzte invertierte Eingang mit der Leitung 994 verbunden ist} um das oben beschriebene Steuer-Signal
m^ zu empfangen.
909836/0694
AQC
2107390
Das neunte sekundäre Kommando-Signal m,- wird von dem logischen
UND-Gatter 1638 erzeugt, das zwei invertierte Eingänge aufweist. Ein invertierter Eingang des logischen UND-Gatters 1638
ist mit der Leitung 1624 verbunden, während der anderen invertierte Eingang mit der Leitung 1628 verbunden ist. Das zehnte
und letzte sekundäre Kommando-Signal mg wird von dem logischen
UND-Gatter 1639 ausgegeben, das drei invertierte Eingänge aufweist. Ein erster invertierter Eingang des logischen UND-Gatters
1639 ist direkt mit der Leitung 1622 verbunden, während ein zweiter invertierter Eingang mit der Eingang 1626 verbunden
ist und ein dritter und letzter Eingang direkt mit der Leitung 1628 verbunden ist.
Im folgenden wird die Arbeitsweise des sekundären Kommando-Signal-Generator-Schaltkreises
der J1Xg. 55" kurz beschrieben.
Wenn das Daten-Bus-Signal, z.B. das Signal äaQ, auf niedrigen
Pegel geht, so geht der Ausgang des Inverters 1563 auf hohen
Pegel. Wenn das nächste Taktphasensignal Hg auf hohen Pegel
geht, was bewirkt, dass der Transistor 1564 leitet, so wird
der hohe Pegel an der ersten Steuer-Elektrode invertiert, um einen niedrigen Pegel an dem Ausgang des- Inverters 1565 zu erzeugen
und folglich einen niedrigen Pegel an der ersten stromführenden Elektrode des Transistors 1566. Solange das Kommando-Signal
Iq auf niedrigem Pegel ist, bleibt der Knotenpunkt 1614
auf niedrigem Pegel. Ist der Knotenpunkt 1614 auf niedrigem Pegel, so bleiben die Transistoren 1566, 1583 und 1598 nichtleitend,
während die Transistoren 1572, 1589 und 1604 durch
die Wirkung des Inverters 1616 leitend gemacht werden, um so zu bewirken, dass das an dem Knotenpunkt 1577 vorhandene'Signal
kontinuierlich über den Inverter 1569, den Knotenpunkt 1573,
den Inverter 1575', den Knotenpunkt 1577, den Knotenpunkt 1578,
den leitenden Transistor 1572 und die Leitung 1571 umgewälzt
wird. Allerdings werden, wenn das Kommando-Signal I0 auf hohen
Pegel geht, die Transistoren 1572, 1589 und 1604 nicht-leitend gemacht, während die Transistoren 1566, 1583 und 1598
leitend gemacht werden. Wenn der Transistor I566 leitend ist,
909836/0694
so wird die an seiner fünften Steuer-Elektrode vorhandene Hull zu dem Knotenpunkt 1567 übertragen und von dem Inverter 1569
invertiert, um zu veranlassen, dass ein hoher Pegel an dem Knotenpunkt
1573 erscheint. Der hohe Pegel an dem Knotenpunkt 1573 wird als hoher Pegel zu dem invertierten Eingang des ersten
Treibers 1572·- übertragen und als ein hoher Pegel zu dem nichtinvertierenden
Eingang des zweiten Treibers 1576. Der hohe Pegel an dem Knotenpunkt 1573 wird auch durch den Inverter
1575 invertiert, um zu veranlassen, dass ein niedriger Pegel an dem Knotenpunkt 1577 erscheint und folglich ein niedriger
Pegel an dem nicht-invertierenden Eingang des ersten Treibers 1574 und an dem invertierenden Eingang des zweiten Treibers
1576.
Folglich wird, wenn das Kommando-Signal Iq auf hohem Pegel ist
und ein niedriger Pegel auf dem Daten-Bus da0 erscheint, der
Ausgang des Treibers 1574- veranlassen, dass ein niedriges Signal
an dem Knotenpunkt 1618 erscheint und folglich ein niedriger Pegel auf der Leitung 1619 und hoher Pegel an dem Ausgang
des zweiten Hochgeschwindigkeits-Treibers 1576 an dem Knotenpunkt
1621 und folglich auf der Leitung 1622, zu Dekodier-Zwecken. In ähnlicher Weise werden niedrige Signale auf den
Leitungen 1619, 1624 und 1627 erscheinen, wenn die entsprechenden Daten-Bus-Signale daQ, dbg bzw. dCQ-auf niedrigem Pegel
sind, während hohe Signale auf den Leitungen 1622, 1626 bzw. 1628 erscheinen. Wie oben angeführt, erscheinen diese
Signale nur, wenn das Kommando-Signal Iq auf hohem Pegel ist.
Wenn das Kommando-Signal Iq auf niedrigem Pegel ist, so werden
alle die Signale, die zuletzt an den Knotenpunkten 1567» 1584-
und 1599 erschienen sind, kontinuierlich umgewälzt, bis das
Kommando-Signal 1Q erneut auf hohen Pegel geht, um eine software-gesteuerte
Analog/Digital-Umwandlung einzuleiten, wie oben beschrieben.
Das tatsächliche Dekodieren durch die logischen Getter'f629 und
90983,6/0694
29Q7390
bis-7639 ist ein herkömmliches Dekodieren der Ausgänge von
Hochgeschwindigkeits-Treiber-Schaltkreisen, die oben beschrieben wurden, zusammen mit den Steuer-Signal-Eingängen I^ und I^
und bedürfen keiner weiteren Beschreibung. Die sekundären Kommando-Signale, die gemeinsam als hIq-Bus-SignaIe bezeichnet
wurden, werden für verschiedene Zwecke verwendet, wie hier beschrieben. Beispielsweise werden die sekundären Kommando-Signale
Hb1 bis m mit dem Multiplexer der Pig. 4-B dazu verwendet,
6
die analogen Eingänge zu dem Impulsbreiten/Binar-Wandler-Schaltkreis der Fig. M-G zu multiplexen, wie oben beschrieben. Auf diese V/eise wird das sekundäre Kommando-Signal m^ dazu verwendet, das impulsbreiten-modulierte Signal A für den Impulsbrei-ten/Binär-Wandler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal mp wird dazu verwendet, das impulsbreitenmodulierte Signal d für die Verbindung mit dem Impulsbreiten/ Binär-Wandler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal xa-z wird dazu verwendet, das impulsbreiten-modulierte Signal c für die Verbindung mit dem Impulsbreiten/Binär-Wandler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal m^ wird dazu verwendet, das impulsbreiten-modulierte Signal B für die Verbindung mit dem Impulsbreiten/Binär-Wändler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal m,- wird dazu verwendet, das impulsbreiten-modulierte Signal fQ für die Verbindung mit dem Impulsbreiten/Binär-Wandler der Fig. M-G auszuwählen und das sekundäre Kommando-Signal mg wird dazu verwendet, das impulsbreiten-modulierte Signal E für die Verbindung mit dem Impulsbreiten/Binär-Wandler-Schaltkreis der Fig. M-G auszuwählen.
die analogen Eingänge zu dem Impulsbreiten/Binar-Wandler-Schaltkreis der Fig. M-G zu multiplexen, wie oben beschrieben. Auf diese V/eise wird das sekundäre Kommando-Signal m^ dazu verwendet, das impulsbreiten-modulierte Signal A für den Impulsbrei-ten/Binär-Wandler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal mp wird dazu verwendet, das impulsbreitenmodulierte Signal d für die Verbindung mit dem Impulsbreiten/ Binär-Wandler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal xa-z wird dazu verwendet, das impulsbreiten-modulierte Signal c für die Verbindung mit dem Impulsbreiten/Binär-Wandler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal m^ wird dazu verwendet, das impulsbreiten-modulierte Signal B für die Verbindung mit dem Impulsbreiten/Binär-Wändler der Fig. M-G auszuwählen. Das sekundäre Kommando-Signal m,- wird dazu verwendet, das impulsbreiten-modulierte Signal fQ für die Verbindung mit dem Impulsbreiten/Binär-Wandler der Fig. M-G auszuwählen und das sekundäre Kommando-Signal mg wird dazu verwendet, das impulsbreiten-modulierte Signal E für die Verbindung mit dem Impulsbreiten/Binär-Wandler-Schaltkreis der Fig. M-G auszuwählen.
Weiterhin können die sekundären Kommando-Signale Hn dazu verwendet
werden, das erste Zirkondioxid-Sauerstoff-Sensor-Integrierer-Wort mit dem Binär/Impulsbreiten-Wandler der Fig. 4-D14-zu
verbinden, und zwar über den Abtast-Zähler-Multiplexer der · Fig. 4-D13· Das sekundäre Kommando-Signal mg kann dazu verwendet
werden, das zweite Zirkondioxid-Seuerstoff-Sensor-Integrierer-Wort
dorthin zu verbinden. Weiterhin kann das sekundäre
909836/0694
Kommando-Signal m^ in dem Schaltkreis der Fig. 4D verwendet
werden, beispielsweise für Sensor-Prüf-Steuer-Zwecke, wie oben beschrieben, während die sekundären Kommando-Signale m^Q dazu
verwendet werden können, den niedrigen Pegel zu den Eingangsleitungen des Binär/Impulsbreiten-Wandlers zu verbinden, wie
oben im Zusammenhang mit der Fig. 4D14 dargestellt und beschrieben.
5.12 Pufferkreise
Im folgenden wird der Puffer-Schaltkreis des Blocks 1137 der
Fig. 5 im Zusammenhang mit dem schematischen Schaltbild der
Fig. 5G erläutert. Der Puffer-Schaltkreis der Fig. 5G enthält
acht im wesentlichen identische Pufferstufen, um die Daten-Signale da0 bis dh„ zu dem Daten-Prozessor-Bus oder aus ihm
heraus zu lassen, wobei dieser Daten-Bus oben als dQ-Daten-Bus
bezeichnet, wurde und wobei der Daten-Prozessor-Bus mit dem MPU 6800 Mikroprozessor 1391 cLer Fig. 5B verbunden ist, wie
oben beschrieben. Die Stufen v/erden dazu verwendet, die Übertragung von externen Signalen da^ bis dh,| von den verschiedenen
externen Chips auf den Daten-Bus d0 und in den Mikroprozessor
zu geben und/oder um die Daten von dem Daten-Bus d^ aus dem Mikroprozessor heraus zu übertragen und in die externen
Chip-Schaltkreise hinein, und zwar über die Daten-Bus-Signale dap bis dhp.
Das zweite Taktphasensignal Hp wird einem Takteingangsknotenpunkt
1641 zugeführt, der über eine Leitung 1642 und eine Leitung.1643 so verschaltet ist, dass er ein Taktsignal zu
jeder der acht Stufen des Puffer-Schaltkreises der Fig. ^>Q
leitet, wie nachfolgend beschrieben. In ähnlicher Weise wird das Kommando-Signal g„ über eine Leitung 1483 von dem Schaltkreis
der Fig. 5E zugeführt, um zu veranlassen, dass Daten über die Da ten-Bus-Eingänge da,j bis dhp von den externen Chips
zurück zu den Haupt-Mikroprozessor-Daten-Bus dQ übertragen
werden, wie oben erläutert» Das Kommando-Signal gr, wird über
909836/0694
die Leitung 1483 einem Knotenpunkt 1644- zugeführt und der Knotenpunkt
1644 liefert das Kommando-Signal gr, zu den acht Stufen
des Puffer-Schaltkreises der Fig. 5G über Leitungen 1645 bzw. 1646.
Die erste. .Daten-Pufferstufe ist so ausgebildet, dass sie über
eine Eingangsleitung 1647 äas Daten-Signal da^ empfängt, das
ein bestimmtes Daten-Signal auf dem Daten-Bus da^ bis dh^ darstellt,
wie oben beschrieben. Die Leitung 1647 ist direkt mit
einer stromführenden Elektrode eines Transistors 1648 verbunden, dessen gegenüberliegende stromführende Elektrode direkt
mit einer +5 Volt-Potentialquelle verbunden ist und dessen
Gate-Elektrode ständig mit der ersten stromführenden Elektrode
an der Daten-Eingangsleitung 1647 verbunden ist. Die Daten-Eingangsleitung 1647 ist mit einem invertierten Eingang eines
logischen UND-Gatters 1649 verbunden, das zwei invertierte Eingänge aufweist. Der zweite invertierte Eingang des UIiD-Gatters
1649 ist direkt mit der Leitung 1645 für das gn-Signal
verbunden, um eine Übertragung des Daten-Signales da^ zurück
zu dem Prozessor freizugeben. Der Ausgang des UND-Gatters 1649 ist direkt mit der Gate-Elektrode eines Transistors 1651 verbunden,
dessen eine stromführende Elektrode direkt mit Masse
und dessen zweite stromführende Elektrode mit einem Knotenpunkt 1652 verbunden ist. Der Knotenpunkt 1652 ist mit einer
ersten stromführenden Elektrode eines Transistors 1653 verbunden, dessen gegenüberliegende stromführende Elektrode mit einer
+5 Volt-Potentialquelle verbunden ist. Die Gate-Elektrode des zweiten Transistors 1653 ist mit dem Ausgang eines logi*-
schen UND-Gatters 1654 verbunden, das zwei invertierte Eingänge aufweist. Der erste invertierte Eingang des UND-Gatters
1654 ist direkt mit dem Ausgang des UND-Gatters 1649 verbunden, während der zweite invertierte Eingang direkt mit der g,-,-Komrnando-Signa!leitung
1645 verbunden ist, wie oben beschrieben. Der Knotenpunkt 1652 ist weiterhin direkt mit einem
Daten-Ausgangsknotenpunkt 1655 verbunden, um das Eingangsoder Ausgangs-Daten-Bus-Signal daQ von dem oben beschriebenen
909836/0694
290739Q
Mikroprozessor-Daten-Bus dQ zu empfangen. Der I/O-Knotenpunkt
1655 ist weiterhin direkt mit dem Eingang eines Inverters 1656
verbunden, dessen Ausgang mit einer stromführenden Elektrode eines Transistors 1657 verbunden ist, dessen gegenüberliegende
stromführende Elektrode mit dem Eingang eines weiteren Inverters
1658 verbunden ist. Der Ausgang des Transistors 1658 ist die Leitung 1659» die dazu verwendet wird, das Daten-Signal
dao von dem Mikroprozessor-Daten-Bus dg auszugeben bzw. zu dem
externen Ghip-Schaltkreis zu übertragen, wie oben beschrieben.
Die Gate-Elektrode des Transistors 1657 ist mit der zweiten Taktphasenleitung 164-2 verbunden.
Kurz zusammengefasst arbeitet der Pufferkreis der Fig. 5G wie
folgt. Wenn ein Daten-Signal, da,- von einem externen Schaltkreis
zu dem Mikroprozessor 1391 der Fig. 5B übertragen werden
soll, so wird es über die Leitung 1647 zu der ersten stromführenden
Elektrode und zu der Gate-Elektrode des normalerweise leitenden pull-up-Transistors 1648 und zu einem invertierten
Eingang des UND-Gatters 1649 eingegeben, um dieses
ausser Bereitschaft zu setzen. Ist einer seiner Eingänge gesperrt,
so wird der Ausgang des UND-Gatters 1649 auf niedrigem Pegel sein, um so den ersten invertierten Eingang des UND-Gatters
1654 in Bereitschaft zu setzen. Wenn Daten zu dem Mikroprozessor 1391 der Fig. 5B eingegeben werden sollen, so
wird das Signal ba^ durch den Unterbrechungs-Steuer-Schaltkreis
der Fig. 5K wie nachfolgend beschrieben auf Masse gezogen,
was bewirkt, dass der Transistor 1648 nicht-leitend gemacht wird und dass ein niedriges Signal an dem ersten invertierten
Eingang des UND-Gatters 1649 erscheint, um diesen in Bereitschaft zu setzen. Folglich erscheint, sobald das Steuer-Signal
gn von dem Schaltkreis der Fig. 5E erzeugt wird, ein
niedriger Pegel, der die zu dem Prozessor zurückzuübertragenden Daten freigibt, über die Leitung 1483 Bn dem Knotenpunkt
1644 und von dort über die Leitung 1645 an cLem weiteren invertierten
Eingang des UND-Gatters 1649, was einen hohen Pegel an dessen Ausgang erscheinen lässt. Ist ein hoher Pegel an dem
909836/0634
Ausgang des UND-Gatters 164-9 vorhanden, so wird der Transistor
1651 leitend gemacht, was den Knotenpunkt 1652 auf Masse zieht.
Gleichzeitig wird der hohe Pegel an dem Ausgang des UND-Gatters 1649 zurück zu einem invertierten Eingang des Gatters 1654
übertragen, was dessen Ausgang auf niedrigen Pegel gehen lässt und den Transistor 1653 abschaltet. Der niedrige Pegel von dem
Knotenpunkt 1652, der das Eingangs-Daten-Signal "da^ darstellt,
wird zu dem I/O-Ausgangsknotenpunkt 1655 übertragen und als
Daten-Eingangs-Signal da0 zu dem Daten-Bus dQ des Mikroprozessors
1391 eier Fig. 5B, für eine weitere Verarbeitung. Der
niedrige Pegel an dem Knotenpunkt 1655 wird beendet, wenn das Steuer-Signal gn auf hohen Pegel geht, was, wie in Fig. 5E
erläutert, dann auftritt, wenn das Taktsignal ETJ auf hohen
Pegel zurückkehrt, d.h. also, wenn das Taktphasensignal Hp auf
niedrigen Pegel geht.
Wenn das Taktsignal EU auf niedrigen Pegel geht, so geht das
Signal gn auf hohen Pegel und da dieses Signal über die Leitung
1483, den Knotenpunkt 1644 und die Leitung 1645 zu einem
invertierten Eingang der UND-Gatter 1649 und 1654 geliefert wird, sind beide UND-Gatter ausser Bereitschaft gesetzt, was
die Eingabe jeglicher weiterer Daten in den Prozessor verhindert.
Der Prozessor-Daten-Bus dQ ist ständig in der Lage, Daten von
dem Prozessor zu einem externen Schaltkreis über den 1/0-Eingangsknotenpunkt
1655 zu übertragen, wie nachfolgend erläutert, sofern ein niedriges Signal an dem Knotenpunkt 1655
vorhanden ist. Dieses wird durch den Inverter 1665 invertiert, so dass ein hohes Signal taktmässig zu dem Eingang eines Inverters
1658 eingegeben wird, wenn das Signal H2 auf hohen
Pegel geht,und zwar geschieht dieses taktmässige Eingeben
durch das Leiten des Transistors 1657» wobei der Ausgang des Inverters 1658 auf der Leitung 1659 auf niedrigem Pegel verriegelt
bleibt, entsprechend dem niedrigen Pegel en dem 1/0-
909836/0694
Daten-Eingangsknotenpunkt 1655? für ungefähr die Dauer der Taktperiode,
d„h„ ähnlich wie bei einem typischen Abtast- und Halte-Schaltkreis.
Der niedrige Pegel auf der Leitung 1659 wird als Datensignal da2 zu dem externen Chipschaltkreis über den allgemein
mit dap bis dho bezeichneten Daten-Bus, der hier beschrieben
wurde, übertragen.
Polglich wird auf diese Weise das externe Signal erzeugt, damit
Datensignale auf den I/O-Daten-Bus dQ des Mikroprozessors
1391 der Pig» 5B eingegeben werden, und zwar nur danns wenn
das Kommando-Signal g7 erzeugt wird, um deren Übertragung zurück
zu dem Mikroprozessor zu ermöglichen«, Andererseits können Daten von dem Mikroprozessor aus dem I/O-Daten-Bus dQ zu den
externen Schaltkreisen für eine weitere Verarbeitung, Steuerung usw., wie nachfolgend beschrieben, ausgegeben werden,
einfach dadurch, dass der Transistor 1657 mit dem zweiten Taktsignal
H2 getaktet wird und dass das an dem I/O-Eingangsknotenpunkt
1655 vorhandene Signal als Daten-Bus-Signal da2 auf dem
Datenausgangsweg 1695 verriegelt wirde
Die verbleibenden sieben Stufen des Puffer-Schaltkreises der Pig. 5G- arbeiten in gleicher Weise« Die Daten-Eingangssignale
von dem externen Chip-Schaltkreis, dotu die Signale db,, bis
dtu , v/erden über einen Pufferstufen-Daten-Eingangstransistor
1661 bis 1657 eingegeben und dann zu einem invertierten Eingang eines logischen UND-Gatters 1668 bis 1674-, wobei jedes
UND-Gatter zwei invertierte Eingänge aufweist. Den anderen invertierten
Eingängen der UND-Gatter 1668 bis 1674· wird das
Kommando-Signal gn über die Eingangsleitung 14-83 und den
Kommando-Signal-Knotenpunkt 1644- und von dort entweder über die Kommando-Leitung 164-5 oder 164-6, die mit dem Knotenpunkt
164-4- verbunden sind, zugeführt«. Der Ausgang der UND-Gatter
1668 bis 1674- wird als ein invertierter Eingang eines zweiten UND-Gatters 1675 bis 1681 zurückgeführt, wobei letztere UND-Gatter
zwei invertierte Eingänge aufweisen und wobei deren zweiter invertierter Eingang so verschaltet ist, dass er über
S09836/0694
die oben beschriebenen Leitungen 1645 oder 1646 das Kommando-Signal
gn empfängt.
In ähnlicher Weise wird der Ausgang eines Satzes von UND-Gattern 1668 bis 1674 der Gate-Elektrode von Transistoren 1682
bis 1688 zugeführt, wobei jeder Transistor seine eine strom- \ führende Elektrode direkt mit Masse und seine gegenüberliegende
stromführende Elektrode mit einem Eingangsbereit-Setz-Knotenpunkt 1689 bis 1695 verbunden hat. Die entsprechenden
Bereitsetz-Knotenpunkte 1689 bis 1695 sind mit einer ersten stromführenden Elektrode von Transistoren 1696 bis entsprechend
1702 verbunden, wobei die gegenüberliegenden stromführenden
Elektroden mit einer +5 Volt-Potentialquelle verbunden sind und wobei die entsprechenden Gate-Elektroden mit dem Ausgang
von entsprechenden UND-Gattern 1675 bis 1681 verbunden sind, wie oben beschrieben. Die Bereitsetz-Knotenpunkte 1689 bis
1695 sind weiterhin mit den entsprechenden I/O-Daten-Bus-Eingangsknotenpunkten
1703 bis 1709 verbunden, um die entsprechenden
Daten-Bus-Signale db~ bis dh^ einzugeben oder auszugeben,
wie oben beschrieben, um sie über den Daten-Bus dQ zu dem
Mikroprozessor 1391 der Fig. 5B hin zu übertragen oder von
ihm weg.
Die I/O-Daten-Knotenpunkte I703 bis I709 sind weiterhin mit
den Eingängen entsprechender Inverter I7II bis 1717 verbunden,
deren Ausgänge mit einer stromführenden Elektrode von entsprechenden Verriegelungs transistoren 1718 bis 1724- verbunden
sind, deren gegenüberliegende stromführenden Elektroden
direkt mit den Eingängen von entsprechenden Invertern 1725 bis 1731 verbunden sind. Wie oben im Zusammenhang mit
der ersten Inverterstufe beschrieben, wird der Ausgang der zweiten Inverter I725 bis 1731 dazu verwendet, die Datensignale
dbo bis dho zu den externen Schaltkreisen über ent-
d d zu
sprechend bezeichnete Daten-Bus-Wege/übertragen, damit sie
dort verarbeitet werden können.
909836/0694
Wie bei der ersten Stufe sind die Gate-Elektroden der Verriegelungstransistoren
I7O8 bis 1724 über Leitungen 164-2 und
164-3 mit dem zweiten Taktphasen-Eingangsknotenpunkt 164-1 verbunden,
um durch das Signal IL·, getaktet zu werden, um so den
Ausgang für ungefähr die Dauer der Taktperiode zu verriegeln und um den externen Schaltkreis in Bereitschaft zu setzen,
diese zu verwenden. Obwohl alle einzelnen Bauteile der zweiten bis achten Stufe des Puffer-Schaltkreises der Fig. 5E nicht
detailliert beschrieben wurden, wie bei der ersten Stufe, so ist deren Aufbau und Wirkungsweise im wesentlichen identisch,
wobei die Pufferstufen der Fig. 5G den Durchgang der acht
Datensignale zwischen den externen Chip-Schaltkreisen und dem Datenprozessor 1391 der Fig. 5B puffern oder steuern, wie im
Stand der Technik bekannt.
5.13 Parallel/Serien-Wandler
Im folgenden wird der Parallel/Serien-Wandler-Schaltkreis des Blocks 1138 der Fig. 5 im Zusammenhang mit dem schematischen
Schaltbild der Fig. 5H beschrieben. Die Funktion des Schaltkreises
der Fig. 5H liegt darin, parallele Acht-Bit-Binär-Wortausgänge
von dem Mikroprozessor-Daten-Bus d^. in Sechzehnoder
Acht-Bit—Binär-Daten-Worte umzuwandeln, damit sie von der
binären Arithmetik, die dem Schaltkreis der Fig. 5 und 6 zugeordnet
ist, verwendet v/erden kann, wie nachfolgend beschrieben.
Die Hauptkomponenten des Parallel/Serien-Wandler-Schaltkreises der Fig. 5H enthalten ein Paar von Acht-Bit-Parallel/Serien-Schieberegistern
1732 und 1733, die die Parallel/Serien-Umwandlung
durchführen, ein Pufferinhalt-Adressregister 1734- und
zugeordnete Puffer-Übertragungs-Steuer-Schaltkreise und eine Speicher-Register-Eingangslogik, die nachfolgend detaillierter
beschrieben werden.
Das Kommando-Signal Sq, das von dem Kommando-Signal-Generator-Schaltkreis
der Fig. 5E erzeugt wird, wird über die Leitung -
909836/0694
1537 zu einem Knotenpunkt 1735 übertragen. Das Kommando-Signal S0 ist ein Kommando-Signal, das dazu verwendet wird, den Inhalt
des Daten-Bus in das signifikanteste Byte (Wortregister 1732) des Serien/Parallel-Wandlers der Pig. 5H zu verriegeln.
Der Knotenpunkt 1735 ist direkt mit den ti -Eingängen jeder
ap
der acht statischen Schieberegister-Stufen, die das erste Register
1732 bilden, verbunden. Der h -Eingang setzt das erste
oder signifikanteste Byte eines zwei Byte«oder sechzehn Bit-Datenwortes
aus dem Rechner in Bereitschaft, wie durch die Register 1732 bzw. 1733 dargestellt und genauer das signifikanteste
Acht-Bit-Wort oder das signifikanteste Byte, das aus dem Mikroprozessor 1321 der Fig. 5B zu dem Parallel/Serien-Wandler-Schaltkreis
der Fig. 5H über den Puffer-Schaltkreis
der Fig. 5G ausgegeben wird, um parallel in das Speicherregister
1732 eingelesen zu werden und dort temporär gespeichert
zu werden. Jede der acht Stufen des Schieberegisters 1732 und jede der acht Stufen des Schieberegister 1733 ist eine herkömmliche
statische Schieberegisterstufe mit Voreinstellungseingängen (preset), die detaillierter in dem Blockschaltbild
der Fig. 9-26A und dem schematischen Schaltbild der Fig. 9·26Β
beschrieben sind. Die Wirkungsweise dieser Stufen ist allgemein bekannt.
Die Daten-Bus-Ausgangssignale von dem Puffer-Schaltkreis der Fig. 5G, die über die mit da2 bis dhg bezeichneten Datenwege
zugeführt werden, werden den Voreinstellungseingängen D der
acht Stufen des ersten Schieberegisters mit dem Datensignal da^
zugeführt, das in der letzten Stufe oder der letzten signifikanten Bit-Position des Registers 1732 gespeichert ist, wobei
das Datensignal dhg in der ersten Stufe oder dessen signifikantesten
Bit-Stellung gespeichert ist, wie im Stand der Technik bekannt. Die gleichen Ausgänge liefern zu einem anderen
Zeitpunkt das zweitletzte signifikante Byte-Daten-Wort von dem Mikroprozessor über die Puffer der Fig. 5G zu dem Voreinstellungseingang
der acht Stufen des zweiten oder letzten signifikanten Byte- oder Deten-Wort-Register 1733,wobei die Daten-
909836/0694
290739Q
signale da2 dem Voreinstellungseingang D der letzten Stufe
oder der letzten signifikanten Bit-Stellung des Registers 1733 zugeführt werden, während das Daten-Signal dh2 dem Voreinstellungseingang
D der ersten Stufe oder der signifikantesten Bit-Stellung des Daten-Wort-Registers 1733 für das letzte signifikante
Byte zugeführt werden und, wie bei dem Register 1732 sind die acht Stufen des Registers 1733 statische Schieberegister-Stufen
mit Voreinstellungseingängen, wie in dem Blockschaltbild der Fig. 9-26A und dem schematischen Schaltbild der
Pig. 9.26B dargestellt, wie oben beschrieben und im Stand der
Technik bekannt.
Der Eingangsknotenpunkt 1735» der das Kommando-Signal fQ über
die Leitung 1537 empfängt, ist weiterhin direkt mit einem invertierten
Eingang eines logischen UND-Gatters 1736 verbunden, das drei invertierte Eingänge aufweist» Der Ausgang des UND-Gatters
1736 ist direkt mit den h -Takteingängen jeder der
acht Stufen des Byte-Schieberegisters 1732 und 1733 verbunden, wie im Stand der Technik bekannt,, Ein zweiter invertierter
Eingang des logischen UND-Gatters 1736 ist direkt mit einem Knotenpunkt 1737 verbunden, der ein sechzehn Mikrosekunden
langes Schiebesignal über die Leitung 1738 empfängt, wie nachfolgend beschrieben. Der dritte und letzte invertierte Eingang
des UND-Gatters 1736 ist direkt mit einem Knotenpunkt 1739 verbunden,, Der Knotenpunkt 1739 empfängt das Kommando-Signal
ty, von dem Kommando-Signal-Generator der Jig« 5E über die Leitung
15^1 und das Signal t^ wird dazu verwendet, den Inhalt
des Daten-Bus in das letzte signifikante Byte des Parallel/ Serien-Wandlers zu verriegeln, wie nachfolgend beschrieben.
Das Signal t^ wird weiterhin über die Leitung 154-1 und den
Knotenpunkt 1739 zu dem h_-Eingang jeder der acht Stufen des
ap
letzten signifikanten Daten-Wort-Registers 1733 über die Leitung 174-0 zugeführt, um deren parallele Eingänge zu steuern«,
Das zweite Taktphasensignal H2 wird dem Takt-Eingangsknotenpunkt
17^1 zugeführt und der Knotenpunkt 1741 ist direkt mit
909836/0604
dem ersten invertierten Eingang eines logischen UND-Gatters 174-2 verbunden, das zwei invertierte Eingänge aufweist. Der
Ausgang des UND-Gatters 1742 ist gleichzeitig mit dem ersten
invertierten Eingang eines zweiten logischen'UND-Gatters 174-3,
das drei invertierte Eingänge aufweist, zurückverbunden und mit dem h,-Takteingang jeder der acht Stufen beider Register 1732
und 1733, zu Steuerzwecken, wie im Stand der Technik bekannt.
Der Knotenpunkt 174-1 ist weiterhin mit dem Eingang eines Inverters
1744 verbunden, dessen Ausgang mit einem zweiten invertierten
Eingang eines logischen UND-Gatters 174-3 verbunden ist. Der dritte und letzte invertierte Eingang des logischen
UND-Gatters 174-3 wird von dem Ausgang eines Inverters 174-5
abgegriffen, dessen Eingang mit dem Schiebesignal-Knotenpunkt 1737 verbunden ist. Der Ausgang des logischen UND-Gatters 174-3
wird gleichzeitig einem zweiten invertierten Eingang des logischen UND-Gatters 174-2 und dem Taktsignaleingang ti jeder
der acht Stufen beider Register 1732 und 1733 zu Taktsteuerzwecken zugeführt, wie im Stand der Technik bekannt.
Das Pufferinhalt-Adressregister 1734- enthält fünf Stufen, deren
jede ein D-Flip-Flop enthält, wie es in dem Blockschaltbild der Fig. 9.23A und dem schematischen Schaltbild der Fig.
9.23B dargestellt ist. Jeder der Flip-Flop-Stufen des fünfstufigen
Adressregisters 1734- enthält einen "D"-Dateneingang,
einen direkten Rücksetzeingang DR, Takteingänge h , h. und h
und einen Q-Ausgang. Das Speicherinhalt-Adressregister 1734-empfängt
die unteren fünf Bits des Daten-Bus-Wortes aufgrund des Auftretens des Kommando-Signales Uq und wird dazu verwendet,
das Speicherregister auszuwählen, in das das umgewandelte Daten-Wort bzw. Wort geschoben werden soll.
Das erste D-Flip-Flop ist so ausgebildet, dass es das Datensignal dao an seinem "D"-Eingang empfängt und sein Ausgang
ist mit Q0 bezeichnet. Die zweite Bit-Position ist durch eine
zweite Flip-Flop-Stufe dargestellt und das Daten-Bus-Signal db2 wird deren "D"-Eingänge zugeführt, während deren Ausgang
909836/0694
mit Qx^ bezeichnet ist. Die dritte Bit-Position ist durch ein
Flip-Flop dargestellt, das als seinen Eingang das Datensignal dCp an seinem "D"-Eingang enthält und weist einen entsprechend
mit Qo bezeichneten Ausgang auf. In ähnlicher Weise empfängt
die vierte Bit-Position das Datensignal dd2 an ihrem '^"-Eingang
und ist an ihrem Ausgang mit Q, bezeichnet, während die
fünfte Bit-Position des letzten signifikanten Datenwortes mit ihrem "D"-Eingang so verschaltet ist, dass sie das Datensignal
dep empfängt, wobei ihr Ausgang mit Q^ bezeichnet ist.
Das Taktsignal Hp wird direkt einem h -Takteingang jeder der
fünf Flip-Flops zugeführt, die das Pufferinhalt-Adressregister
1734- bilden. Das Kommando-Signal Uq, das von dem Kommando-Signal-Generator-Schaltkreis
der Fig. 5E erzeugt wird, wird über die Leitung 1534- empfangen und dem Kommando-Eingangsknotenpunkt
174-6 zugeführt. Das Kommando-Signal Uq wird dazu
verwendet, den Daten-Bus-Inhalt in das Parallel/Serien-Wandler-Adressregister
zu verriegeln, da der Knotenpunkt 174-6
direkt mit dem tu -Takteingang jeder der fünf "D"-Flip-Flops,
die das Adressregister 1734- bilden, verbunden ist und mit dem
Eingang eines Inverters 174-7, dessen Ausgang direkt mit dem
h -Takteingang jeder der fünf Flip-Flops, die das oben beschriebene Adressregister 1734- bilden, verbunden ist.
Den Q-Ausgängen des Adressregisters 1734- ist eine NOR-Gatter-Konfiguration
in folgender Weise zugeordnet. Ein erster pullup-Transistor
174-8 ist mit seiner einen stromführenden Elektrode direkt mit einer +5 Volt-Potentialquelle verbunden und
seine Gate-Elektrode als· auch seine zweite stromführende Elektrode ist gemeinsam mit einer KOE-Gatter-Ausgangsleitung 174-9
verbunden. Das NOR-Gatter enthält fünf Transistoren, die mit 1750 bis 1754- bezeichnet sind, wobei jeder davon dem entsprechenden
Q-Ausgang Q0 bis Q^ des Puffer-Adressregisters 1734-zugeordnet
ist. Eine stromführende Elektrode jedes der Transistoren 1750 bis 1754- ist direkt mit Masse verbunden, wahrenddie
andere stromführende Elektrode der Transistoren 1750 bis
909836/0694
2907330
1754 direkt mit der ROR-Gatter-Ausgangsleitung 174-9 verbunden
ist, wie herkömmlich bekannt. Die Gate-Elektrode jedes der Transistoren 1750 bis 1754- is* direkt mit dem entsprechend bezeichneten
Flip-Flop-Ausgang Q0 bis Q^ über Leitungen I76O bis
1764 verbunden, wobei jede von Ihnen als ein Eingang für ein
entsprechendes NAND-Gatter I77O bis 1774- verbunden ist, das
zwei Eingänge aufweist. Der andere Eingang jedes der NAND-Gatter 1770 bis 1774 ist mit einem Knotenpunkt 1775 über eine
Leitung 1738 verbunden, wie nachfolgend beschrieben.
Der Schaltkreis der Fig. 5H enthält fünf Daten-Übertragungs-Eingabe
-Gatter-Netzwerke, die allgemein mit den Bezugszeichen I78O bis 1784 bezeichnet sind und die dem Ausgang des entsprechenden
NAND-Gatters I77O bis 1774- zugeordnet sind, um Daten
einer ersten Adresse der Register, die ihnen zugeordnet sind, einzugeben, wie nachfolgend beschrieben. Der Ausgang des NAND-Gatters
1770 ist über die Leitung 1756 mit einem tormässig
gesteuerten Ausgangsknotenpunkt 1757 verbunden. Der tormässig gesteuerte Ausgangsknotenpunkt 1757 liefert das erzeugte
Steuersignal gg zu dem Binär-Dekodier-Schaltkreis der Fig. 6,
wie nachfolgend beschrieben, um die Übertragung eines neuen seriellen Wortes von dem Parallel/Serien-Register 1732, 1733
zu dessen ersten Brennstoff-Impulszähler-Schaltkreis zu liefern. Der Knotenpunkt 1757 liefert weiterhin das Adress-Kommando-Signal
go von dem Knotenpunkt 1757 zu dem Eingang eines
Übertragungs-Logik-Steuer-Netzwerkes I78O, das die Übertragung
von Daten zu dem ersten Brennstoff-Impulszähler der Binär-Dekodier-Logik
der Fig. 6 steuert. Jedes der fünf Übertragungs-Netzwerke I78O bis 1784- enthält eine Anordnung aus zwei UND-Gattern
mit zwei Eingängen und zwei NOR-Gattern, die in dem Blockschaltbild der Fig. 9.12A und dem schematischen Schaltbild
der Fig. 9·12Β gezeigt sind, wobei die Wirkungsweise solch eines Tor-Steuer-Netzwerkes herkömmlich bekannt ist. Das
Übertragungs-Tor-Steuer-Netzwerk 1780 wird detaillierter beschrieben, wobei die entsprechenden Komponenten der Übertragungs-Netzwerke
I78I bis 1784- mit entsprechend bezifferten
909836/0694
Bezugszeichen versehen sind.
Der gg-Kommando-Eingangsknotenpunkt 1757 ist über eine Leitung
direkt mit einem Kommendo-Signal-Eingangsknotenpunkt 178Oa
verbunden, der direkt mit einem Eingang eines UND-Gatters 178Ob, das zwei Eingänge aufweist, und mit dem Eingang eines Inverters
1780c verbunden ist, dessen Ausgang direkt mit dem ersten Eingang
eines zweiten UND-Gatters 178Od, das zwei Eingänge aufweist, verbunden ist. Die Ausgänge der UND-Gatter 1780b und
1780d sind direkt mit den entsprechenden zwei Eingängen eines NOB-Gatters 178Oe, das zwei Eingänge aufweist, verbunden. Der
Ausgang des NOR-Gatters 178Oe ist mit einer stromführenden
Elektrode eines Transistors 178Of verbunden, dessen gegenüberliegende
stromführende Elektrode direkt mit Masse verbunden ist. Die Gate-Elektrode des Transistors 178Of ist so verschaltet,
dass sie das Bücksetz-Signel fQ empfängt, das von dem
Puffer-Logik-Schaltkreis der Pig. 5A2 des Rücksetz-Steuersystemes
der Pig. 5-A über die Leitung 2068 ausgegeben wird. Der zweite Eingang des ersten UND-Gatters 1780b, das zwei Eingänge
aufweist, ist über die Leitung 1758 mit dem Ausgang des ersten Brennstoff-Impulsbreiten-Zählers der Pig. 6 verbunden, wie
nachfolgend beschrieben, um das Ausgangssignel dQ zu empfangen,
das den Ausgang der letzten Stufe des ersten Brennstoff-Impuls-ZählerSj
vermindert um eine Eins#darzustellen, wie nachfolgend
beschrieben. Gleichzeitig wird der zweite Eingeng des zweiten UND-Gatters 178Od, das zwei Eingänge aufweist, von dem
Knotenpunkt 1779 abgegriffen, der den O^-Ausgeng von dem letzten
signifikanten Daten-Wort oder Byte des Parallel/Serien-Eingangsregisters 1733 über die Leitung 1765 empfängt, um zu
ermöglichen, dass das zweitletzte signifikante Bit der sechzehn Mikrosekunden Bit-Position für Brennstoff-Impulsberechnungen
zugeführt wird, sofern gewünscht. Das NOR-Getter 178Oe
gibt das übertragene Datensignal S über die repräsentative Leitung 1780 aus, die als ein Eingang mit dem ersten Brennstoff-Einspritz-Impulsbreiten-Zähler
der Pig. 6 verbunden ist, wie nachfolgend beschrieben.
909836/0694
In ähnlicher V/eise ist der Ausgang des zweiten NAND-Gatters 1766 mit einem Adress-Knotenpunkt 1781a des Übertragungs-Netzwerkes
1781 verbunden, das den nicht-invertierten Ausgang des NAND-Gatters I77I zu dem ersten Eingang des UND-Gatters 1781b
und den invertierten Ausgang des NAND-Gatters 177^ zu dein ersten
Eingang des UND-Gatters 1781d liefert. Der zweite Eingang
des UND-Gatters 1781d wird von dem Knotenpunkt 1767 abgegriffen.
Der Knotenpunkt 1767 empfängt das Steuersignal jQ von dem
QT-Ausgang der letzten signifikanten Bit-Position des Zählers 1733 über die Leitung 1775 und von dem QT-Ausgangsknotenpunkt
1785, der ebenfalls das Steuersignal- jg über die Leitung 1790
zu dem Binär-Dekodier-Schaltkreis der Fig. 6 ausgibt, wie nachfolgend erläutert. Das Steuersignal jg stellt das letzte
signifikante Bit des Parallel/Serien-Wandler-Registers 1733 dar und bezeichnet die normale Sechzehn-Mikrosekunden-Auflösung
für die meisten der Zähler der Fig. 6, jedoch eine verringerte Acht-Mikrosekunden-Auflösung für die Brennstoff-Impulszähler
der Fig. 6, sofern gewünscht. Der zweite Eingang des zweiten UND-Gatters 1781b, das zwei Eingänge aufweist, ist
über eine Eingangs-Rückkopplungs-Leitung I768 zum Empfang des
Ausgangssignales Tp von ^em Ausgang des Zündzeitpunkt-Verzögerungsspeicher-Registers
der Fig. 6 verbunden, wie nachfolgend beschrieben.
Der Ausgang des dritten logischen NAND-Gatters 1772 ist über
eine Leitung 1776 mit einem Knotenpunkt 1782a verbunden, so
dass der invertierte Ausgang des Gatters 1772 dem ersten Eingang des UND-Gatters 1782b und der invertierte Ausgang (1782c)
dem ersten Eingang des UND-Gatters 1782d zugeführt wird. Der zweite Eingang des UND-Gatters 1782d empfängt das Signal G8
über den Knotenpunkt 1785, die Leitung 1775 und den Verteilungs-Knotenpunkt
1767 über die Leitung 1777» die von diesem
abzweigt. Der zweite Eingang des UND-Gatters 1782b ist über eine Rückkopplungs-Leitung 1778 so verschaltet, dass er den
Ausgang des Zündzeitpunkt-Impulsbreiten-Speicher-Registers, d.h. das Signal U2, von dem Ausang des Zündzeitpunkt-Impuls-
909836/0694
2BQ739Q
breiten-Speicher-Registers der Fig. 6 empfängts wie nachfolgend
beschrieben.JDer Ausgang des NAND-Gatters 1773 ist über eine
Leitung 1786 mit einem Knotenpunkt 1783a verbunden, um den Ausgang
des NAND-Gatters 1773 mit einem Eingang des UND-Gatters
1783b und den invertierten Ausgang (Inverter 1783c) mit dem Eingang des UND-Gatters 1783d des Übertragungs-Netzwerkes 1783
zu verbinden. Der zweite Eingang des UND-Gatters 1783d ist mit
dem Knotenpunkt 1767 über die Leitung 1777 verbunden, um das
Signal jg zu empfangen, wie oben beschrieben. Eine Rückkopplungsleitung
1788 ist mit dem zweiten Eingang des UND-Gatters 1783b verbunden, um das Ausgangs-Steuersignal Cg vom Ausgang
des Proportional-EGR-Zählers der Fig. 6 dorthin zu liefern.
Das Signal cg zeigt an, dass der Inhalt des Proportional-EGR-Speicher-Registers
bezüglich des Dekodier-Schaltkreises der Fig. 6 um eine Eins vermindert wurde, wie nachfolgend beschrieben.
Schliesslich wird der Ausgang des NAND-Gatters 1774- über eine
Leitung 1796 einem Knotenpunkt 1791 zugeführt. Der Knotenpunkt
1791 wird dazu verwendet, den Ausgang des NAND-Gatters 1774-tait
einem Eingang des UND-Gatters 1784-b und dessen invertierten
Ausgang (Inverter 1784-c) mit einem Eingang des UND-Gatters
1784-d zu verbinden. Weiterhin liefert der Knotenpunkt 1781
das Steuersignal hg über die Leitung 1792 zu dem Dekodier-Schaltkreis
der Fig. 4-, Das Steuersignal hg wird dazu verwendet,
die Übertragung eines neuen seriellen Wortes von dem Parallel/Serien-Schiebe-Register über die Brennstoff-Impuls-Steuer-Flip-Flop-Schaltkreise
der Fig. 6L zu steuern, wie nachfolgend beschrieben.
In ähnlicher Weise wird das Steuersignal gg, das an dem Knotenpunkt
1757 anliegt, dazu verwendet, die Übertragung eines neuen
seriellen Wortes von dem Register 1732, 1733 über das Brennstoff-Impuls-Steuer-Flip-Flop-Netzwerk
der Fig. 6L zu übertragen, wobei das Signal go dorthin über die Leitung 1793 übertragen
wird» Der zweite Eingang des UND-Gatters 1784-b empfängt -
909836/0614
das Rückkopplungs-Steuersignal eg über eine Leitung I798. Das
Steuersignal e^ wird von dem Ausgang des zweiten Brennstoff-Impuls-Zähler-Schaltkreises
der Fig. 6 erzeugt und stellt den Ausgang des zweiten Brennstoff-Impulsbreiten-Zählers dar, der
um eine Eins vermindert wurde, wie nachfolgend beschrieben.
Der Ausgang des NAND-Gatters 1775 ist weiterhin über eine Leitung
1786 mit einem Knotenpunkt 1794 verbunden, der das Steuersignal
ig über die Ausgangsleitung 1799 ausgibt. Das Steuersignal
ig ist ein Kommando, das dazu verwendet wird, eine neue
Zahlenkodierung von dem Parallel/Serien-Register 1732, 1733
der Fig. 5H zu übertragen, aufgrund der Steuerung des Betriebes
des Proportional-EGR-Zähler-Flip-Flops der Fig. 6K, wie nachfolgend
beschrieben.
Der Parallel/Serien-Wandler der Fig. 5H enthält weiterhin eine
Schaltungsanordnung zur Erzeugung eines Sechzehn MikroSekunden langen Schiebesignales und eines Rücksetz-Signales, wobei diese
Schaltungsanordnung folgende Elemente enthält. Ein mit dem Bezugszeichen 1801 bezeichnetes Tor-Steuer-Netzwerk enthält ein
Netzwerk aus einem NOR-Gatter mit drei Eingängen, einem NOR-Gatter
mit zwei Eingängen und einem UND-Gatter mit zwei Eingängen, wie es in dem Blockschaltbild der Fig. 9*18A und dem
schematischen Schaltbild der Fig. 9.18B dargestellt ist, wobei dessen Betriebsweise allgemein bekannt ist. Ein invertierter
Eingang des UND-Gatters 1802, das drei invertierte Eingänge aufweist, ist so verschaltet, dass es den Logik-Taktimpuls ΈΖ
von dem Zeitsteuer-Generaftor-Schaltkreis der Fig. 6J, der nachfolgend
beschrieben wird, über die Leitung 1063 empfängt, während der Taktimpuls h-, über die Leitung 1058 mit dem ersten
invertierten Eingang des UND-Gatters 1803} das zwei Eingänge
aufweist, verbunden ist. Die Ausgänge der UND-Gatter 1802 und I8O3 sind mit den entsprechenden Eingängen eines logischen
ODER-Gatters 1804·, das zwei Eingänge aufweist, verbunden. Der Ausgang des ODER-Gatters 1804 ist direkt mit einem Ausgangsknotenpunkt
I8O5 verbunden.
909836/0694
Der Knotenpunkt 1805 ist mit einer stromführenden Elektrode
eines ersten Transistors 1806 verbunden, dessen gegenüberliegende stromführende Elektrode mit dem Eingang eines Inverters
1807 verbunden ist, dessen Ausgang seinerseits mit einer stromführenden Elektrode eines zweiten Transistors 1808 verbunden
ist, dessen gegenüberliegende stromführende Elektrode mit einem Knotenpunkt 1809 verbunden ist. Die Gate-Elektrode des ersten
Transistors 1806 ist so verschaltet, dass sie die ersten Haupttaktsignale K* empfängt, während die Gate-Elektrode des
zweiten Transistors 1808 so verschaltet ist, dass sie die zweiten Haupttakt-Phasensignale H2 empfängt. Der Knotenpunkt
1805 ist weiterhin mit einer stromführenden Elektrode eines Erdungstransistors 1811 verbunden, dessen gegenüberliegende
stromführende Elektrode mit Masse verbunden ist, und dessen
Gate-Elektrode so verschaltet ist, dass sie das Rücksetz-Signal
V0 über eine Leitung 2068 empfängt, wie oben beschrieben. Der
Knotenpunkt 1809 ist dann über eine Leitung 1812 mit einem invertierten Eingang eines logischen UND-Gatters 1813d das
zwei invertierte Eingänge aufweist, verbunden und über eine Leitung 1814 mit dem zweiten invertierten Eingang des oben beschriebenen
UND-Gatters 180$s das zwei Eingänge aufweist» Das
Rücksetzsignal Vq"„ das von der Puffer-Logik des Rücksetz-'
Steuer-Systems der I*ig. 5A über die Leitung 2069 ausgegeben
wird, ist direkt mit dem zweiten invertierten Eingang des UND-Gatters 1813 verbunden» Der Ausgang des UND-Gatters 1813 ist
direkt mit Knotenpunkten 1755 und 1815 verbunden« Der Knotenpunkt
1755 ist«, wie oben beschrieben, über die Leitung 1738
mit einem Eingang der NAND-Gatter 1770 Ms 177^ verbunden und
ist weiterhin über die Leitung 1816 mit einem zweiten invertierten Eingang des UND-Gatters 1802, das drei Eingänge aufweist,
verbunden. Der letzte invertierte Eingang des UND-Gatters 1802s das drei Eingänge aufweist, ist über die Leitung
17^9 mit dem Ausgang des NOR-Gatters an dem Ausgang des Adressregisters 1733 verbunden, was durch die Transistoren 17^8 und
1750 bis 1754 dargestellt ist«,"
909836/0894
- 506 - 2&Q739Q
Der Knotenpunkt 1815 ist weiterhin über eine Leitung 1817 mit
einem ersten invertierten Eingang eines logischen UND-Gatters 1818 verbunden, das zwei invertierte Eingänge aufweist. Der
Knotenpunkt 1815 ist weiterhin direkt mit einer stromführenden Elektrode eines ersten Transistors 1819 verbunden, dessen
gegenüberliegende stromführende Elektrode direkt mit dem Eingang eines Inverters 1821 verbunden ist. Der Ausgang des Inverters
1821 ist direkt mit der ersten stromführenden Elektrode eines zweiten Transistors 1822 verbunden, dessen gegenüberliegende
stromführende Elektrode direkt mit dem Eingang eines zweiten Inverters 1823 verbunden ist. Der Ausgang des zweiten
Inverters 1823 ist direkt mit dem ersten Eingang eines NOE-Gatters
1824 verbunden, das zwei Eingänge aufweist. Wie im Stand der Technik bekannt, ist die Gate-Elektrode des ersten
Transistors 1819 so verschaltet, dass sie das erste Haupttakt-Phasensignal Ε* empfängt, während die Gate-Elektrode des zweiten
Transistors 1822 so verbunden ist, dass sie das zweite Haupttakt-Phasensignal Hg empfängt, um die Übertragung des
Signales an dem Knotenpunkt 1815 zu dem Gatter 1818 um eine vollständige Taktzeit zu verzögern. Der zweite Eingang des
NOE-Gatters 1824· ist über die Leitung 2068 so verbunden, dass
er das Bücksetzsignal vQ empfängt, wie oben beschrieben. Der
Ausgang des NOE-Gatters 1824- ist direkt mit dem zweiten invertierten
Eingang eines UND-Gatters 1818 verbunden und der Ausgang des UND-Gatters 1818 ist über eine Leitung 1825 zurück
mit den direkten Eücksetzeingängen DE jeder der fünf Flip-Flops verbunden, die das Adressregister 1734· bilden, um diese zurückzusetzen,
wie im Stand der Technik bekannt.
Im folgenden wird die Arbeitsweise des Parallel/Serien-Wandler-Schaltkreises
der Mg. 5H kurz beschrieben. Wie oben erläutert, ist das letzte signifikante Acht-Bit -Byte-Daten-Wort von dem
Mikroprozessor 1391 der Pig. 5B in dem Parallel/Serien-Schieberegister
1733 gespeichert, während das zweite oder signifikanteste Acht-Bit-Byte-Daten-Wort von dem Mikroprozessor 1391 in
dem zweiten Schieberegister 1732 gespeichert ist, um ein Zwei-
909836/0694
Daten-Wort zu bilden, das sechzehn serielle Daten-Bits darin
enthalten hat«, Wenn Daten in das aus den Zählern 1732 und 1733 bestehende Register eingegeben werden, so wird das letzte signifikante
Bit in die signifikanteste Registerzelle eingegeben, was bewirkt, dass das letzte signifikante Bit an dem Qq-Aus—
gang des Registers 1733 wahrend des ersten Taktimpulses von
sechzehn Taktimpulsen oder einer sechzehn Mikrosekunden langen Datenübertragungs-Wiederholung erscheint» Diese Technik dient
dazu, die Daten von dem Mikroprozessor zu einem seriellen binären Wort zu organisieren, wobei das letzte signifikante
Bit bei der Serienwiederholung zuerst an dem Ausgang des dynamischen Registers erscheint.
Die entsprechende Adresse wird von dem Mikroprozessor 1391 der Pig. 5B auf den Adress-Bus-Leitungen geliefert und dient dazu,
die Kommando-Signale der Fig. 5E zu erzeugen, wie oben beschrieben.
Das Kommando-Signal sQ gibt den Befehl, dass das
signifikanteste Byte-Daten-Wort-Register 1732 die laufende Information auf dem Daten-Bus da2 bis dt^ für ein direktes
paralleles Rücksetzen in dessen acht Schieberegister-Stufen empfängt. In ähnlicher Weise verriegelt das Kommando-Signal t,,
die direkt voreingegebenen Daten in dem signifikantesten Byte-Daten-Wort-Register
1732 und gibt das zweitletzte signifikante
Byte-Daten-Wort-Register 1733 frei, die Information auf dem Daten-Bus da^ bis dhp parallel zu empfangen, wie im Stand der
Technik bekannt.
Das Puffer-Adressregister 1734· empfängt die unteren fünf Bits
da2 Ms dep des Daten-Bus aufgrund der Erzeugung des Kommando^Signales
uQ und das Adressregister 1734- wird dazu verwendet,
die Übertragung der in den Registern 1732und 1733 gespeicherten
Daten zu einem einzelnen der ausgewählten Register oder Zähler des Dekodier-Schaltkreises der Fig. 6 zu steuern^über
die Übertragungsgatter-Netzwerke 1781 bis 1784, die ihnen zugeordnet
sind. Wenn ein "1"-Signal zu einem Flip-Flop des
9O9830/O8S4
Adressregisters 1734- übertragen wurde, so wird der Dateninhalt
der Register 1732 und 1733 synchron mit der seriellen Iteration verschoben,und zwar als einzelnes serielles Daten-Wort,
das allgemein sechzehn Bits hat, und zwar in das Speicherregister oder den Zähler, der durch das Flip-Flop des Adress-Kode-Registers
1734- ausgewählt wurde, in das die logische "1" oder das hohe Signal eingegeben worden war. Am Ende der Übertragungsiteration werden die Flip-Flops des Puffer-Adressregisters 1734-auf
Null zurückgesetzt. Es sei bemerkt, dass, wenn die in den Parallel/Serien-Schieberegistern 1732 und 1733 gespeicherten
Daten zu dein adressierten Speicherregister oder Zähler des Dekodier-Schaltkreises der Fig. 6 übertragen werden, der serielle
oder DS-Daten-Schiebe-Eingang jeder der Stufen der Register 1732 und 1733 geerdet wird, so dass der Inhalt der Register
1732 und 1733 automatisch gelöscht wird, wenn die darin gespeicherten
Daten seriell zu den adressierten Registern oder Zählern übertragen werden, um dort verwendet zu werden.
Die Arbeitsweise der Übertragungs-Tor-Steuer-Netzwerke I78I
bis 1784- wird detaillierter im Zusammenhang mit der Arbeitsweise
der verschiedenen Speicherregister und Zähler des Dekodier-Schaltkreises der Fig. 6 beschrieben, wenn deren Wirkungsweise
beschrieben wird, jedoch sei zum Zwecke der Erläuterung darauf hingewiesen, dass die Arbeitsweise der Tor-Steuer-Netzwerke
und Logik-Elemente, die in der Fig. 5H gezeigt sind und
deren kurze Beschreibung oben gegeben wurde, die detaillierte Wirkungsweise und Funktion für einen Fachmann auf diesem Gebiet
der Technik bereits klar erkennbar gemacht hat.
5.14- Zustands-Eingangs-Schaltkreis
Im folgenden wird der Zustands-Eingangs-Schaltkreis des Blocks 1139 äes Mikroprozessor-Systems der Fig. 5 unter Bezugnahme auf
das schematische Schaltbild der Fig. 51 erläutert. Das Maschinen-Startsignal
J1 ist ein verarbeiteter Signalausgang aus dem Rel8is-Treiber-Schaltkreis der Fig. 7-A, wie nachfolgend be-
909836/0694
Claims (21)
- Karl A. η|Λ^"\ΟΓ" D· Karl βΠΑ^Γ DiP|omdkUoc dkUoc lngen eureD-8023 Munchen-Pullach, Wiener 3tr i.; Tel. (089)'. 93 30 71: Telex 5 212147 tros d; Cables: «Patentibus» München29Q739Qihr zeichen: 881 321 vBü/Ng Tag·. 2 6.Februar 1979Yourref.r " Date:THE BENDIX CORPORATION, Executive Offices, Bendix Center, Southfield, Michigan 48076, USAPA TEN!ANSPRÜCHE{Λ Λ Elektronisches Regelungs-System für Verbrennungskraftina schinen mit hin- und hergehenden Kolben, mit Einrichtungen, die auf ein Brennstoff-Steuer-Signal ansprechen, um selektiv eine geregelte Kraftstoffmenge einem ausgewählten oder mehreren Zylindern zuzuführen, mit Einrichtungen, die auf ein Zündsteuer-Signal ansprechen, um selektiv den Zeitpunkt und die Dauer der Zündung des Brennstoffes zu steuern, mit einem Auspuffgas-Rückführungsweg zwischen dem Auspuff- und dem Einlass-System der Maschine, mit Einrichtungen, die zumindest teilweise in diesem Weg angeordnet sind und auf ein Auspuffgas-Rückführ-Steuer-Signal ansprechen, um selektiv die von dem Auspuff-System zu dem Einlass-System rückgeführte Auspuffgasmenge zu verändern, gekennzeichnet durch folgende Einrichtungen und Merkmale: Einrichtungen (126 bis 133; S1Xg. 2) zum Erfassen einer Vielzahl ausgewählter Maschinen-Betriebs-Parameter und zum Erzeugen eines Zustands-Sensor-Ausgangs-Signales (a, b, c, d, e, fs,, fo, G, G6), das den Wert der erfassten Vielzahl der ausgewählten Maschinen-Arbeits-Parameter anzeigt,909836/06942307380Analog/Digital-Wandler (121; Fig. 3), die auf vorbestimmte Kommando-Signale (g^, g1,, Xq, tQ) ansprechen, um einen ausgewählten der Zustands-Sensor-Ausgangssignale in ein oder mehrere digitale Datenworte, die dieser Grosse entsprechen, umzuwandeln,Speicher-Einrichtungen (1133; Fig. 5, Fig. 5C), die "Nachschlagetabellen" von Steuer-Kommando-Modifikationswerten speichern, die zum Errechnen von einem oder mehreren Maschinen-Steuer-Kommandos verwendet werden, und programmierbare Einrichtungen (123, 1132), die zumindest eines von vorbestimmten Brennstoff-Steuergesetzen, Zünd-Steuergesetzen oder Auspuffgas-Rückführungs-Steuergesetzen ausführen, Einrichtungen (122, 123), die auf die digitalen Worte ansprechen, um die gespeicherten "Nachschlagetabellen" der Modifikationswerte zu adressieren,Berechnungs-Einrichtungen (123) einschliesslich Einrichtungen, die auf jede der adressierten Nachschlagetabellen ansprechen, um einen oder mehrere gewünschte Modifikationswerte zu errechnen, wobei die Berechnungs-Einrichtungen (123) weiterhin programmierbare Einrichtungen enthalten, die die vorbestimmten Kommando-Signale erzeugen und die eines oder mehrere der vorbestimmten Steuergesetze ausführen, wobei die errechneten Modifikationswerte dazu verwendet werden, eines oder mehrere digitale?Kommando-Worte zu errechnen, die die gewünschte vorzunehmende Steuertätigkeit anzeigen, um eine vorbestimmte Maschinen-Steuerfunktion auszuführen, und Einrichtungen (124, 125), die auf die digitalen Kommando-Worte ansprechen, um einen präzise geregelten Wert von zumindest einer ausgewählten der folgenden Grossen zu erzeugen: der Brennstoff-Steuer-Signale (S2O, S3O; S4-O, S5O), die die Menge des zugeführten Brennstoffes steuern, des Zündsteuer-Signales (TU1O), das selektiv den Zeitpunkt und die Zeitdauer der Zündung des Brennstoffes steuert und des Auspuffgas— Rückführ-Signales (X3O), das selektiv die dem Einlass-System zurückgeführte Auspuffgasmenge verändert.909836/0694
- 2. Elektronisches Maschinen-Steuer-System nach Anspruch 1, wobei Einrichtungen vorgesehen sind, die ein Maschinen-Stellungssignal erzeugen, das die Stellung der Kolben anzeigt, wobei Einrichtungen vorgesehen sind, die auf ein Brennstoff-Steuer-Signal ansprechen, um selektiv die Menge des einen oder mehreren Zylindern zugeführten Brennstoffes steuern und wobei Einrichtungen vorgesehen sind, die auf ein Zündsteuer-Signal ansprechen, um den Zeitpunkt und die Zeitdauer der Zündung des Brennstoffes zu steuern, wobei die Arbeitsweise der auf die digitalen Daten-Worte ansprechenden Einrichtungen mit der Erzeugung der Maschinen-Stellungssignale synchronisiert wird, gekennzeichnet durch folgende Einrichtungen und Merkmale:Einrichtungen (122), die auf die digitalen Kommando-Worte ansprechen, um die Erzeugung eines ausgewählten Signales des Brennstoff-Steuer-Signales oder des Zündzeit-Steuer-Signales zu steuern, wobei die Menge des Brennstoffes der einen ausgewählten oder mehreren der Vielzahl von Zylindern zugeführt wird, sehr genau geregelt wird oder der Zeitpunkt oder die Dauer der Brennstoff-Zündung darin, wobei das Maschinen-Steuer-System weiterhin Einrichtungen (415, 416, 417, 123) enthält, die auf die Maschinen-Stellungssignale ansprechen, um die Geschwindigkeit, mit der die digitalen Kommandos erzeugt werden, so zu ändern, dass gewisse Steuerfunktionen, wie z.B. die Brennstoff-Steuerung einmal pro Umdrehung aufdatiert werden, bis eine vorbestimmte Maschinengeschwindigkeit erreicht ist und dann einmal bei jeder zweiten Maschinenumdrehung danach, und dass andere Steuerfunktionen, wie z.B. die Zündzeit-Steuerung und ähnliches mehrfach bei jeder Maschinenumdrehung bei niedrigen Maschinengeschwindigkeiten aufdatiert werden und einmal pro Maschinenumdrehung, nachdem die Maschinengeschwindigkeit eine vorbestimmte Schwelle erreicht hat, wodurch das Aufdatieren der Daten-Kommando automatisch bemessen wird, um Änderungen der Berechnungsleistung pro Maschinenumdrehung wirksam zu kompensieren und damit die Anzahl von Berechnungen, die pro Umdrehung durchge-909836/06942^07390führt werden kann, die sich mit der Maschinengeschwindigkeit notwendigerweise ändert.
- 3. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass der Analog/Digital-Wandler (121) Einrichtungen enthält, die eine erste Umwandlung mit "n"-Bit durchführt, wobei eine erste für bestimmte Anwendungsfälle geeignete Genauigkeit erhalten wird, und die eine Umwandlung mit "m"-Bit durchführt, wobei eine grössere Genauigkeit erhalten wird, die bei anderen Anwendungen, bei denen diese benötigt wird, verwendet wird, wobei "m" grosser als "n" ist; und dass Einrichtungen vorgesehen sind, die die Arbeitsweise des Analog/Digital-Wandlers (121) wahlweise verändert, um eine Eingangsvariable mit "m"-Bit auf "n"-Bits herabzusetzen, wobei eine relativ konstante Genauigkeit über den Messbereich dadurch erhalten wird, dass der Bereich des Umwandlers unter Verwendung eines Abbildungs-Lösungsweges bzw. einer Abbildungsnäherung selektiv geändert wird.
- 4. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass die in den Speichern (1133) gespeicherten "Nachschlagetabellen" als vorbestimmte zwei- oder drei-dimensionale Steuerfunktionen ausgebildet sind, die Werte der Modifikationsvariablen darstellen, die bei Ausführung der Brennstoff-Steuergesetze benötigt werden, und dass das System weiterhin Einrichtungen (123, 1132) enthält, die auf die digitalen Worte ansprechen, um.die "Nachschlagetabellen" selektiv zu adressieren und programmierbare Einrichtungen, die auf die Adressierung der Tabellen ansprechen, um zwischen den vorbestimmten adressierbaren Steuerfunktionswerten zu interpolieren und einen genauen Modifikstionswert zu errechnen, der von den Berechnungs-Einrichtungen bei Ausführung des programmierten Brennstoff-Steuergesetzes verwendet wird, um ein hochgenaues digitales Steuer-Kommando-Signal in Antwort hierauf zu erzeugen.909836/0694
- 5. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass weiterhin Einrichtungen (4-11) vorgesehen sind, die Änderungen zumindest in einem der erfassten Maschinen-Betriebs-Parameter erfassen, um das Erfordernis einer Beschleunigungs-Anreicherung zu erfassen und dass Einrichtungen vorgesehen sind, die auf das Erfordernis einer Beschleunigungs-Anreicherung ansprechen, um ein Beschleunigungs-Anreicherungs-Brennstoff-Kommando zu erzeugen, und zwar getrennt und unterscheidbar von dem ersten Brennstoff-Steuer-Kommando und wobei das Beschleunigungs-Anreicherungs—Brennstoff-Kommando und das erste Brennstoff— Steuer-Kommando über den gleichen Ausgangs-Schaltkreis (3OO3, 3OO7) ausgegebenwsrdenj um die Brennstoff-Zuführ-Einrichtungen steuerbar zu betreiben.
- 6. Maschinen-Steuer-System nach Anspruch 5» dadurch gekennzeichnet, dass die Einrichtungen, die auf die Erfassung des Erfordernisses einer Beschleunigungs-Anreicherung ansprechen, ein zwischenliegendes Beschleunigungs-Anreicherungs-Brennstoff-Kommando erzeugen und eine zweite separate und getrennte längere programmierte Beschleunigungs-Anreicherungs-Vergrösserung bei dem ursprünglich erzeugten ersten Brennstoff-Kommando über eine durch die Beschleunigungs-Anreicherung kommandierte Modifikation bei der Ausführung des vorprogrammierten Brennstoff-Steuergesetzes, um das erzeugte erste Brennstoff-Steuer-Kommando zu modifizieren, um den Betrieb der Brennstoff-Zufuhr-Einrichtungen zu steuern und so einen ruckfreien Betrieb der Maschine sicherstellen.
- 7. Elektronisches Maschinen-Steuer-System nach Anspruch 1, bei dem die digitalen Daten-Worte ein VJort enthalten, das den Wert der Maschinentemperatur darstellt, dadurch gekennzeichnet, dass die Speicher (1133) eine vorbestimmte endliche Anzahl von Grund-Brennstoff -Kommando-Modi filiations-Werten enthalten, die eine stetige Steuerfunktion mit einer unbegrenzten Anzahl solcher Modifikationswerte darstellt,909836/0694290739Qwobei das Maschinentemperatur-Daten-Wort die "Nachschlagetabelle" adressiert, um zumindest einen vorbestimmten Basis— Brennstoff-Kommando-Modifikations-Wert zu erhalten, wobei Einrichtungen vorgesehen sind, die zwischen zumindest einem vorbestimmten Basis-Modifikationswert und dem hierzu benachbarten Basis-Modifikationswert interpolieren, um sehr genau einen optimalen Wert zu berechnen, der von den elektronischen Maschinen-Steuer-Einrichtungen bei Ausführung des vorbestimmten Brennstoff-Steuergesetzes verwendet wird, dass das System weiterhin programmierbare Einrichtungen enthält, die das Brennstoff-Steuergesetz ausführen, um ein digitales Brennstoff-Steuer-Kommando zu erzeugen, wobei die programmierbaren Einrichtungen auf den sehr genau berechneten optimalen Modifikationswert ansprechen, um den Wert des digitalen Brennstoff-Steuer-Kommandos zu modifizieren, um die Erzeugung eines genaueren durch die Maschinentemperatur kompensierten Brennstoff-Steuer-Signales sicherzustellen, wodurch eine genauer gesteuerte Zufuhr von Brennstoff in den einen ausgewählten oder mehrere Zylinder sichergestellt wird.
- 8. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass Einrichtungen (132) vorgesehen sind, die einem oder mehreren Kolben oder der Maschinen-Ausgangswelle zugeordnet sind, um Maschinen-Stellungs-Impulse (G) zu erzeugen, die allgemein die Maschinengeschwindigkeit oder die Periodendauer anzeigen, dass Einrichtungen (415j 416) vorgesehen sind, die auf die Maschinen-Stellungs-Impulse ansprechen, um ein erstes Zündsteuer-Wort zu erzeugen, das eine Zündverzögerung darstellt und ein zweites Zündsteuer-Wort, das eine Zünd-Impulsbreite darstellt, wobei Einrichtungen vorgesehen sind, die auf das erste und das zweite Zündsteuer-Wort ansprechen, um die Erzeugung des Zündsteuer-Signales zu verzögern, bis eine vorbestimmte Zeit nach dem Auftreten des einen Maschinen-Stellungs-Impulses verstrichen ist, was durch das erste digitale Zünd-Kommando bestimmt ist, und dann unverzüglich das Zündsteuer-Signal einleitet und es für eine Zeitperiode aufrechterhält, die durch den Wert des909836/0694zweiten digitalen Zündwortes bestimmt ist, wodurch, die Maschinen-Zündzeit-Steuerung mit einem hohen Genauigkeitsgrad wirksam gesteuert wird.ov
- 9. Elektronisches Maschinen-Steuer-System nach Anspruch 4-, dadurch gekennzeichnet, dass Einrichtungen (1132) vorgesehen sind, die auf die Maschinengeschwindigkeit oder die Masehinenperiode ansprechen, um die "Machschlagetabellen" zu adressieren und eine dort gespeicherte vorbestimmte Modifikationsvariable auswählen, dass programmierbare Einrichtungen (1132) vorgesehen sind, die die Nachschlagetabelle adressieren, um zwischen dem adressierten vorbestimmtei Modifikationswert und benachbarten Werten zu interpolieren, um einen optimalen Modifikationswert zu errechnen, der bei Zündseit-Steuer-Berechnungen verwendet wird, wobei die programmierbaren Einrichtungen weiterhin Einrichtungen enthalten, die auf die Maschinengeschwindigkeit oder die Masehinenperiode ansprechen und auf den errechneten optimalen Modifikationswert, um ein Zündsteuer-i'lort zu erzeugen, das ein vorbestimmtes Verzögerungsintervall anzeigt, wobei die Zimdzeit-Steuerung dadurch so gesteuert wird, dass der Zündsteuer-Impuls am Ende der durch das Zündsteuer-Wort bezeichneten Verzögerung eingeleitet wirds wobei die programmierbaren Einrichtungen weiterhin die Beendigung des Zündsteuer-Impulses nach einer zweiten vorbestimmten Zeitdauer bewirken, wodurch die Zündzeit-Steuerung der Maschine gesteuert wird»
- 10. Elektronisches Maschinen-Steuer-System nach Anspruch95 dadurch gekennzeichnet, dass die programmierbaren Einrichtungen weiterhin Einrichtungen enthalten, die zumindest auf den genau berechneten optimalen Modifikationswert ansprechen, um ein erstes digitales Zündsteuer—Wort zu errechnen, das die Impulsbreite oder Dauer des Zündsteuer-Impulses anzeigt und vjeiterhin Einrichtungen, die auf jeden Maschinen-Steuer-Impuls ansprechen, um den Eeginn des Zündsteuer-Impulses bei dessen Empfang einzuleiten, um den Zündzeitpunkt und die Zündfunken-Verweildauer zu steuern.909836/06S42307390
- 11. Elektronisches Maschinen-Steuer-System nach Anspruch 2, dadurch gekennzeichnet, dass weiterhin Einrichtungen vorgesehen sind, die gewisse Steuer-Kommandos erzeugen, wie z.B. diejenigen, die zur Brennstoff-Steuerung einmal pro Umdrehung verwendet werden, bis eine gewisse vorbestimmte Maschinengeschwindigkeit erreicht ist und dann danach einmal pro ge zwei Umdrehungen, wobei diese Einrichtungen zum Aufdatieren weiterer Steuer-Kommandos vorgesehen sind, wie z.B. derjenigen, die für Zündzeitsteuerung und ähnliches verwendet werden, und zwar einmal pro Zündung, N/2 mal pro Umdrehung bei niedrigen Maschinengeschwindigkeiten, wobei N die Anzahl der Zylinder der Maschine darstellt, wobei die Geschwindigkeit bei mittleren Maschinendrehzahlen bis auf N/4 mal pro Umdrehung verringert wird und dann weiter bis auf N/4 mal pro jede zweite Umdrehung bei noch höheren Maschinendrehzahlen.
- 12. Elektronisches Maschinen-Steuer-System nach Anspruch 8, dadurch gekennzeichnet, dass Einrichtungen vorgesehen sind, die auf die ersten und zweiten digitalen Zündsteuer-Worte ansprechen, um die Erzeugung des Zündsteuer-Impulses elektronisch zu steuern, und zwar für Zündsteuerzwecke während des normalen Maschinenbetriebes, dass Einrichtungen (136, 125) vorgesehen sind, die einen Anlasszustand der Maschine erfassen, um die Zündzeit-Steuerung von der Steuerung des Maschinen-Steuer-Systemes abzuschalten und um ein erstes Kommando-Signal zu erzeugen, und dass Einrichtungen vorgesehen sind, die auf das erste Kommando-Signal ansprechen, um die Erzeugung des Zündsteuer-Impulses und damit die Zündzeit-Steuerung während des Anlassbetriebes mechanisch zu steuern.
- 13. Elektronisches Maschinen-Steuer-System nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass weiterhin Einrichtungen (1131) vorgesehen sind, die auf die Erzeugung eines Rücksetzr-Signales ansprechen, um ein vorbestimmtes Zeitintervall einzuleiten, dass Einrichtungen vorgesehen sind, die auf die Maschinenstellungs-Impulse und auf vorbestimmte909838/06942S07390Steuer-Signale ansprechen, um die V/iederhers teilung eines normalen Betriebes der Rechner-Einrichtungen zu erfassen und die vorbestimmte eingeleitete Zeitperiode zu beenden, wobei diese Einrichtungen weiterhin auf einen Ausfall der Rücksetz-Einrichtungen der Rechner-Einrichtungen ansprechen, um einen potentiellen Programmfehler oder einen Rechnerausfall vor der Beendigung des eingeleiteten vorbestimmten Zeitintervalles zu eliminieren, um ein zweites Signal su erfassen, das darauf anspricht und das ein Signal erzeugt, das einen Systemfehler anzeigt.
- 14-. Elektronisches Maschinen-Steuer-System nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass weiterhin programmgesteuerte Rechner-Einrichtungen vorgesehen sind, die periodisch eine Serie von ersten Signalen erzeugen, dass Einrichtungen vorgesehen sind, die auf die ersten Signale ansprechen, um deren Abwesenheit innerhalb einer vorbestimmten Zeitperiode zu erfassen, um ein erstes Fehlersignal zu erzeugen, das einen potentiellen Programmfehler oder einen Rechnerausfall anzeigt und dass Einrichtungen vorgesehen sind, die auf das erste Fehlersignal ansprechen, um die Rechner-Einrichtungen erneut in Bereitschaft zu setzen und die versuchen, den potentiellen Programmfehler oder den Rechnerausfall zu beseitigen.
- 15. Elektronisches Maschinen-Steuer-System nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, dass weiterhin ein Brennstoff-Abschalt-Schaltkreis (3OOI) für einen elektronischen Maschinenregler vorgesehen ist, wobei der elektronische Maschinenregler normalerweise Brennstoff-Steuer-Impulse zur Steuerung der Brennstoff-Zufuhr zu der Maschine liefert, wobei der Brennstoff-Abschalt-Schaltkreis Einrichtungen enthält, die entweder einen Datentaktausiall oder einen Maschinen-Stillstandszustand erfassen und die ein Fehlersignal, das diesen Zustand anzeigt, erzeugen, und dass Einrichtungen vorgesehen sind, die auf das Fehlersignal ansprechen, um die Übertragung der Brennstoff-Impulse zu den909836/0694Einrichtungen zur Brennstoff-Zuführung zur Maschine zu beenden.
- 16. Elektronisches Maschinen-Steuer-System nach einem der Ansprüche 13 bis 155 dadurch gekennzeichnet, dass Einrichtungen (135) vorgesehen sind, die auf den Maschinen-Stellungs-Impuls ansprechen, um einen Notlauf-Impuls zu erzeugen, der eine vorbestimmte Dauer aufweist, die normalerweise ausreichend ist, der Zündspule eine ausreichende Zeit zum Entladen ihrer Energie zu den Zündkerzen zu gestatten und wobei noch ausreichend Zeit vorhanden ist, sie erneut für den nächsten Zündfunken wieder aufzuladen, und dass Übertragungs-Torsteuer-Einrichtungen vorgesehen sind, die auf die Abwesenheit des lehlersignales ansprechen, um die Zündsteuer-Impulse, die von dem elektronischen Maschinen-Steuer-System erzeugt wurden, zu den Zündsteuer-Treiber-Einrichtungen zu leiten und bei Anwesenheit des Fehlersignales die Notlauf-Zündimpulse zu der Zündspulen-Treiber-Einrichtung (3005) zu leiten.
- 17. Elektronisches Maschinen-Steuer-System nach Anspruch 1, dadurch gekennzeichnet, dass die auf einen oder mehrere Maschinen-Betriebs-Parameter ansprechenden Einrichtungen ein Signal erzeugen, das deren Betrieb anzeigt, wobei Schaltkreis-Einrichtungen auf das Signal zum Steuern einer Auspuffgas-Rückführung ansprechen, wobei wahlweise eine EIN/ AUS- oder proportionale Betriebsweise vorgesehen ist.
- 18. Elektronisches Maschinen-Steuer-System nach Anspruch1, bei dem Sauerstoff-Fühler in dem Auspuff-System angeordnet sind, um das dort vorhandene Luft/Brennstoff-Verhältnis zu messen und um ein den Messwert anzeigendes Sensor-Ausgangssignal zu erzeugen, dadurch gekennzeichnet, dass ein Integrator (414) mit Rückkopplungsschleife vorgesehen ist, der das Sensor-Ausgangssignal eine vorbestimmte Anzahl oft pro Maschinenperiode abtastet, der das Sauerstoff-Sensor-Signal mittels digitaler Einrichtungen integriert und dann einen909836/06942307390entsprechenden digitalen Wert speichert, bis er durch die Rechner-Einrichtungen abgerufen wird, zur Verwendung bei der Ausführung eines oder mehrerer der Steuergesetze, um eines oder mehrere der Maschinen-Steuer-Kommandos zu errechnen.
- 19» Verfahren zur Regelung einer Verbrennungskraftmaschine in Verbindung mit dem System nach einem oder mehreren der vorhergehenden Ansprüche, gekennzeichnet durch folgende Schritte;- Messen der Maschinendrehzahl als Funktion der Maschinenumdrehungen oder Maschinenperioden!- Kompensieren der Verringerung der Anzahl von Berechnungen, die pro Umdrehung durchgeführt werden kann, wenn die Maschinendrehzahl zunimmt, indem vorbestimmte Steuer-Kommandos anfänglich auf datiert werden, wie z«,B„ diejenigen, die zur Erzeugung der Brennstoff-Steuer-Impulse einmal pro Umdrehung verwendet werden, bis eine vorbestimmte Maschinendrehzahl erreicht ist und dann einmal pro je zwei Umdrehungen danach und indem weitere Steuer-Kommandos aufdatiert werden, wie zoB. diejenigen, die zum Erzeugen der Zündzeit-Steuer-Impulse einmal pro Zündung pro Maschinenumdrehung bei niedrigen Maschinendrehzahlen und einmal pro Zündung bei jeder zweiten Maschinenumdrehung, wenn die Maschinengeschwindigkeit sich über eine weitere vorbestimmte Maschinendrehzahl vergrössert hat, verwendet werden«,
- 20» Verfahren zum Steuern einer Verbrennungskraftmaschine im Zusammenhang mit dem System der Ansprüche 1 bis 18? gekennzeichnet durch folgende Schritte;- Programmieren einer "Nachschlagetabelle" mit vorbestimmten Modifikationswerten\- selektives Adressieren der Kachschlagetabelle unter Vervjendung erfasster Maschinen-Betriebs zustände zum Lesen der vorbestimmten Modifikationswerte|- Interpolieren zwischen benachbarten Modifikationswerten zur Errechnung eines optimalen Modifikators;- Modifizieren des einen ausgeführten Steuergesetzes durch909836/0894den genau errechneten optimalen Modifikationswert zur Erzeugung eines hochgenauen Daten-Steuer-Wortes, das eine elektronische Verzögerungszeit anzeigt; und- Erzeugen des Zündsteuer-Signales aus dem Daten-Steuer-Wort.
- 21. Verfahren zum Steuern einer Verbrennungskraftmaschine im Zusammenhang mit dem System der Ansprüche 1 bis 18, gekennzeichnet, durch folgende Schritte:- Messen eines Maschinen-Betriebs-Parameters, der eine Funktion der Maschinendrehzahl ist;- Speichern einer "Nachschlagetabelle" von Modifikationswerten, die eine Punktion der Maschinendrehzahl ist;- Adressieren der "Nachschlagetabelle" mit zumindest einem Messwert, der die Maschinendrehzahl anzeigt, um einen ausgewählten Wert einer endlichen Anzahl von in der Nachschlagetabelle gespeicherten Modifikationswerten zu erhalten;- Interpolieren zwischen dem ausgewählten Wert der endlichen Anzahl von Modifikationswerten und dem dazu benachbarten Wert, um einen optimalen Modifikationswert zu erhalten;- programmierbares Ausführen eines der Steuergesetze unter Verwendung des sehr genau berechneten optimalen Modifikationswertes, um eine genau berechnete Darstellung der Zündfunkendauer zu erhalten; und- Erzeugen des Zündsteuer-Signales hieraus.909836/0694
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/881,321 US4255789A (en) | 1978-02-27 | 1978-02-27 | Microprocessor-based electronic engine control system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2907390A1 true DE2907390A1 (de) | 1979-09-06 |
DE2907390C2 DE2907390C2 (de) | 1992-08-06 |
Family
ID=25378231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792907390 Granted DE2907390A1 (de) | 1978-02-27 | 1979-02-26 | Elektronisches maschinen-regelungs- system fuer verbrennungskraftmaschinen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4255789A (de) |
DE (1) | DE2907390A1 (de) |
FR (1) | FR2418337B1 (de) |
GB (1) | GB2015772B (de) |
IT (1) | IT1112050B (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3012424A1 (de) * | 1979-04-02 | 1980-10-16 | Nissan Motor | Kraftstoffeinspritzeinrichtung fuer eine brennkraftmaschine eines kraftfahrzeuges |
DE3014681A1 (de) * | 1979-04-19 | 1980-10-23 | Nissan Motor | Verfahren und vorrichtung zur steuerung des zuendzeitpunkts beim anlassen einer brennkraftmaschine |
DE3003892A1 (de) * | 1980-02-02 | 1981-08-13 | Robert Bosch Gmbh, 7000 Stuttgart | Druckabhaengige verstellung von betriebsparametern von brennkraftmaschinen |
DE3111126A1 (de) * | 1980-03-24 | 1982-01-14 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | "pruef- und sicherungseinrichtung fuer elektronische steuersysteme, insbesondere in kraftfahrzeugen" |
DE3100432A1 (de) * | 1980-01-11 | 1982-01-21 | Jaeger, 92303 Levallois-Perret, Hauts-de-Seine | Annaeherungssensor |
Families Citing this family (136)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5458110A (en) * | 1977-10-19 | 1979-05-10 | Hitachi Ltd | Automobile controller |
JPS5458120A (en) * | 1977-10-19 | 1979-05-10 | Hitachi Ltd | Electronic engine controller |
JPS5458115A (en) * | 1977-10-19 | 1979-05-10 | Hitachi Ltd | Engine controller |
JPS5459510A (en) * | 1977-10-19 | 1979-05-14 | Hitachi Ltd | Electronic type engine controller |
JPS5458112A (en) * | 1977-10-19 | 1979-05-10 | Hitachi Ltd | Electronic controller for internal combustion engine |
CA1119493A (en) * | 1978-07-21 | 1982-03-09 | Mamoru Fujieda | Fuel injection system for internal combustion engine |
JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
USRE31582E (en) * | 1979-03-23 | 1984-05-08 | Nissan Motor Company, Limited | Automatic control system for method and apparatus for checking devices of an automotive vehicle in use with a microcomputer |
JPS55128641A (en) * | 1979-03-23 | 1980-10-04 | Nissan Motor Co Ltd | Controlling system for vehicle |
JPS6032217B2 (ja) * | 1979-04-02 | 1985-07-26 | 日産自動車株式会社 | 制御用コンピュ−タのフェィルセ−フ装置 |
JPS55134721A (en) * | 1979-04-06 | 1980-10-20 | Hitachi Ltd | Electronic engine controlling method |
DE3072043D1 (en) * | 1979-04-06 | 1987-11-19 | Hitachi Ltd | Electronic type engine control method and apparatus |
JPS5945830B2 (ja) * | 1979-04-19 | 1984-11-08 | 日産自動車株式会社 | 点火時期制御装置 |
JPS55141841A (en) * | 1979-04-23 | 1980-11-06 | Nissan Motor Co Ltd | Noise suppression unit |
JPS569633A (en) * | 1979-07-02 | 1981-01-31 | Hitachi Ltd | Control of air-fuel ratio for engine |
US4261314A (en) * | 1979-10-09 | 1981-04-14 | Ford Motor Company | Fuel injection control system for a fuel injected internal combustion engine |
US4444048A (en) * | 1979-11-10 | 1984-04-24 | Robert Bosch Gmbh | Apparatus for detecting malfunction in cyclically repetitive processes in an internal combustion engine |
DE3008232A1 (de) * | 1980-03-04 | 1981-09-17 | Robert Bosch Gmbh, 7000 Stuttgart | Zuendanlage fuer brennkraftmaschinen |
JPS573164A (en) * | 1980-06-04 | 1982-01-08 | Nippon Denso Co Ltd | Microcomputer control device |
JPS5710807A (en) * | 1980-06-23 | 1982-01-20 | Toshiba Corp | Output control device |
JPS57116139A (en) * | 1981-01-09 | 1982-07-20 | Hitachi Ltd | Emergency operating device for electrically controlled injection pump |
JPS57181939A (en) * | 1981-05-06 | 1982-11-09 | Hitachi Ltd | Fuel feed method for automobile engine |
DE3200856A1 (de) * | 1981-05-22 | 1982-12-16 | Robert Bosch Gmbh, 7000 Stuttgart | Steuervorrichtung fuer brennkraftmaschinenbetriebene kraftfahrzeuge |
DE3127220C2 (de) | 1981-07-10 | 1983-04-14 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zum Erzeugen einer drehzahlabhängigen Signalfolge |
US4502446A (en) * | 1981-12-10 | 1985-03-05 | Nissan Motor Company, Limited | Fail-safe system for automotive engine control system for fail-safe operation as crank angle sensor fails operation thereof and fail-safe method therefor, and detection of fault in crank angle sensor |
US4704685A (en) * | 1982-04-09 | 1987-11-03 | Motorola, Inc. | Failsafe engine fuel control system |
US4490792A (en) * | 1982-04-09 | 1984-12-25 | Motorola, Inc. | Acceleration fuel enrichment system |
DE3322074A1 (de) * | 1982-07-23 | 1984-01-26 | Robert Bosch Gmbh, 7000 Stuttgart | Notlaufeinrichtung fuer mikrocomputergesteuerte systeme |
JPS5929736A (ja) * | 1982-08-13 | 1984-02-17 | Honda Motor Co Ltd | 多気筒内燃エンジンの制御方法 |
DE3238753A1 (de) * | 1982-10-20 | 1984-04-26 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und vorrichtung zur regelung des einer brennkraftmaschine zuzufuehrenden kraftstoffluftgemischs |
DE3240706A1 (de) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
FR2536467B1 (fr) * | 1982-11-19 | 1986-01-17 | Beaumont P De | Dispositif d'allumage de secours pour moteurs thermiques a allumage commande |
DE3342379A1 (de) * | 1983-11-24 | 1985-06-05 | Robert Bosch Gmbh, 7000 Stuttgart | Notsteuersystem fuer kraftstoffzumesseinrichtungen |
DE3342848A1 (de) * | 1983-11-26 | 1985-06-05 | Robert Bosch Gmbh, 7000 Stuttgart | Sicherheitseinrichtung fuer eine elektronisch gesteuerte oder geregelte brennkraftmaschine mit mikrocomputer |
JPS60166735A (ja) * | 1984-02-09 | 1985-08-30 | Honda Motor Co Ltd | 多気筒内燃エンジンの燃料供給制御方法 |
JPS60166734A (ja) * | 1984-02-09 | 1985-08-30 | Honda Motor Co Ltd | 多気筒内燃エンジンの燃料供給制御方法 |
JPS6293468A (ja) * | 1985-10-21 | 1987-04-28 | Honda Motor Co Ltd | エンジンの燃料噴射制御装置 |
DE3634583A1 (de) * | 1986-10-10 | 1988-04-21 | Bosch Gmbh Robert | Einrichtung zur erfassung von eingangssignalen eines steuergeraetes in einer brennkraftmaschine |
WO1988006236A1 (en) * | 1987-02-13 | 1988-08-25 | Mitsubishi Denki Kabushiki Kaisha | Method for controlling the operation of an engine for a vehicle |
US4750353A (en) * | 1987-02-25 | 1988-06-14 | Allied Corporation | Method of voltage compensation for an air/fuel ratio sensor |
US4901701A (en) * | 1987-11-12 | 1990-02-20 | Injection Research Specialists, Inc. | Two-cycle engine with electronic fuel injection |
US4939659A (en) * | 1988-01-15 | 1990-07-03 | Allied-Signal, Inc. | Speed/rpm transmitting device |
EP0407377A1 (de) * | 1988-03-25 | 1991-01-16 | Robert Bosch Gmbh | Elekronische steuereinrichtung zur modulation der kraftstoffmenge in einer brennkraftmaschine |
US4992951A (en) * | 1988-04-29 | 1991-02-12 | Chrysler Corporation | Utilization of a reset output of a regulator as a system low-voltage inhibit |
US5014214A (en) * | 1988-04-29 | 1991-05-07 | Chrysler Corporation | Use of diodes in an input circuit to take advantage of an active pull-down network provided in a dual regulator |
JP2772966B2 (ja) * | 1989-02-21 | 1998-07-09 | スズキ株式会社 | 内燃機関の点火時期警報装置 |
DE4028926A1 (de) * | 1990-09-12 | 1992-03-19 | Teves Gmbh Alfred | Schaltungsanordnung zur steuerung von elektrischen oder elektromechanischen verbrauchern |
JPH04150223A (ja) * | 1990-10-10 | 1992-05-22 | Nippondenso Co Ltd | 集積回路を含んでなる出力回路 |
US5416918A (en) * | 1991-07-10 | 1995-05-16 | Hewlett-Packard Company | Low skew system for interfacing asics by routing internal clock off-chip to external delay element then feeding back to on-chip drivers |
US5233964A (en) * | 1991-10-10 | 1993-08-10 | Ford Motor Company | Universal control of a plurality of fuel injectors for an internal combustion engine |
EP0639705B1 (de) * | 1993-04-29 | 1997-06-25 | Siemens Aktiengesellschaft | Elektronische Steuerung |
JP3169298B2 (ja) * | 1993-09-08 | 2001-05-21 | 株式会社日立製作所 | 内燃機関の故障診断装置 |
US5506777A (en) * | 1994-12-23 | 1996-04-09 | Ford Motor Company | Electronic engine controller with automatic hardware initiated A/D conversion of critical engine control parameters |
US5949997A (en) * | 1997-01-03 | 1999-09-07 | Ncr Corporation | Method and apparatus for programming a microprocessor using an address decode circuit |
US5920004A (en) * | 1997-05-13 | 1999-07-06 | Caterpillar Inc. | Method of calibrating an injector driver system |
EP1050139B1 (de) * | 1998-01-21 | 2009-03-25 | Nokia Corporation | Pulsformung die komponentenverzerrungen kompensiert |
EP1026696B1 (de) * | 1999-02-02 | 2005-07-06 | Fujitsu Limited | Verfahren und Vorrichtung zur Prüfung einer elektronischen Vorrichtung |
FR2812982B1 (fr) * | 2000-08-11 | 2002-10-18 | Valeo Equip Electr Moteur | Alternateur pourvu de moyens perfectionnes d'interface entre un dispositif de controle moteur et son circuit regulateur, et interface correspondante |
JP3610915B2 (ja) * | 2001-03-19 | 2005-01-19 | 株式会社デンソー | 処理実行装置及びプログラム |
US6723225B2 (en) | 2001-07-31 | 2004-04-20 | The United States Of America As Represented By The Secretary Of The Navy | Automobile engine disabling device |
JP4387197B2 (ja) * | 2002-01-30 | 2009-12-16 | 株式会社ブリヂストン | 計測値出力装置及び計測値監視装置 |
US6914543B2 (en) * | 2002-06-03 | 2005-07-05 | Visteon Global Technologies, Inc. | Method for initializing position with an encoder |
DE10229702A1 (de) * | 2002-07-02 | 2004-01-29 | Endress + Hauser Gmbh + Co. Kg | Transmitter |
DE10236080A1 (de) * | 2002-08-07 | 2004-02-19 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Steuerung von Betriebsabläufen, insbesondere in einem Fahrzeug |
US6698409B1 (en) * | 2002-12-09 | 2004-03-02 | International Engine Intellectual Property Company, Llc | Engine speed-based modification of exhaust gas recirculation during fueling transients |
WO2005001380A1 (de) * | 2003-06-30 | 2005-01-06 | Siemens Aktiengesellschaft | Sicherheitseinrichtung für einen sensor |
US7296170B1 (en) * | 2004-01-23 | 2007-11-13 | Zilog, Inc. | Clock controller with clock source fail-safe logic |
DE102004003837B4 (de) * | 2004-01-26 | 2009-06-04 | Continental Automotive Gmbh | Schaltungsanordnung und Verfahren zur Erzeugung eines Steuersignals für eine Motorsteuereinheit zur Ansteuerung von Kraftstoffinjektoren |
JP4458414B2 (ja) * | 2004-02-09 | 2010-04-28 | 日立オートモティブシステムズ株式会社 | バルブリフト可変機構の駆動制御装置 |
DE102004033266A1 (de) * | 2004-07-09 | 2006-02-02 | Dr. Johannes Heidenhain Gmbh | Positionsmesseinrichtung und Verfahren zur Positionsmessung |
TWI235520B (en) * | 2004-09-10 | 2005-07-01 | Antig Tech Co Ltd | Device for measuring fuel capacity in fuel cell system |
TWI250393B (en) * | 2004-09-10 | 2006-03-01 | Innolux Display Corp | Industrial control circuit |
KR100610344B1 (ko) * | 2004-10-07 | 2006-08-10 | 현대자동차주식회사 | 차량용 엔진회전수센서 이상 판단방법 |
JP2006115203A (ja) * | 2004-10-14 | 2006-04-27 | Alps Electric Co Ltd | 通信制御装置 |
US7389177B2 (en) * | 2005-05-25 | 2008-06-17 | Gm Global Technology Operations, Inc. | Signal transfer system for distributing engine position signals to multiple control modules |
US7355292B2 (en) * | 2005-06-02 | 2008-04-08 | Denso Corporation | Power generation control apparatus for internal combustion engine |
US7276804B2 (en) * | 2005-06-22 | 2007-10-02 | C.E. Niehoff & Co. | Voltage regulator with improved protection and warning system |
JP4354939B2 (ja) | 2005-09-20 | 2009-10-28 | 三菱電機株式会社 | アナログ入力信号処理回路 |
JP2007138772A (ja) * | 2005-11-16 | 2007-06-07 | Mitsubishi Electric Corp | 燃料噴射制御装置 |
DE112006003140T5 (de) * | 2005-11-25 | 2008-10-02 | AUTONETWORKS Technologies, LTD., Yokkaichi | Verbindungsteil und Kabelbaum, der dasselbe verwendet |
TWI312153B (en) * | 2006-01-20 | 2009-07-11 | Ind Tech Res Inst | Power source for magnetic random access memory and magnetic random access memory using the same |
US7555368B2 (en) * | 2006-07-24 | 2009-06-30 | Gm Global Technology Operations, Inc. | Synthesized control input |
JP5322946B2 (ja) * | 2006-12-04 | 2013-10-23 | コンパニー ゼネラール デ エタブリッスマン ミシュラン | 複数の遠隔測定システムのためのバックドア式データ同期 |
US8127186B2 (en) * | 2007-02-28 | 2012-02-28 | Verigy (Singapore) Pte. Ltd. | Methods and apparatus for estimating a position of a stuck-at defect in a scan chain of a device under test |
US7650547B2 (en) * | 2007-02-28 | 2010-01-19 | Verigy (Singapore) Pte. Ltd. | Apparatus for locating a defect in a scan chain while testing digital logic |
KR100898665B1 (ko) * | 2007-04-27 | 2009-05-22 | 주식회사 하이닉스반도체 | 플래시 메모리의 데이터 경로 회로 |
JP2008285075A (ja) * | 2007-05-18 | 2008-11-27 | Toyota Motor Corp | 車両および車両の故障診断方法 |
EP2015275B1 (de) * | 2007-07-11 | 2017-12-13 | Alcatel Lucent | Verfahren zur Verfolgung bewegter Entitäten |
JP5004025B2 (ja) * | 2008-03-28 | 2012-08-22 | 本田技研工業株式会社 | ジェット推進艇のエンジン制御装置 |
US7770565B2 (en) * | 2008-04-08 | 2010-08-10 | Cummins Inc. | System and method for controlling an exhaust gas recirculation system |
TWI353114B (en) * | 2008-09-22 | 2011-11-21 | Inventec Corp | Clock pin setting circuit and clock driven circuit |
CN201421494Y (zh) * | 2009-05-11 | 2010-03-10 | 中山大洋电机股份有限公司 | 一种微处理器时钟检测电路及直流无刷电机的单片机mcu时钟检测电路 |
WO2011025658A1 (en) * | 2009-08-31 | 2011-03-03 | Alcon Research, Ltd. | Pneumatic pressure output control by drive valve duty cycle calibration |
CN102575591B (zh) * | 2009-09-24 | 2015-03-25 | 丰田自动车株式会社 | 内燃机的控制装置 |
US8386102B2 (en) * | 2009-11-17 | 2013-02-26 | Eric Gullichsen | Discrete voltage level controller |
EP2375041A3 (de) * | 2010-04-08 | 2018-04-04 | Delphi Technologies, Inc. | System und Verfahren zur Steuerung einer Einspritzzeit eines Kraftstoffeinspritzers |
US8821524B2 (en) | 2010-05-27 | 2014-09-02 | Alcon Research, Ltd. | Feedback control of on/off pneumatic actuators |
US8807119B2 (en) * | 2010-06-11 | 2014-08-19 | Ti Group Automotive Systems, L.L.C. | Positive detection of engine position during engine starting |
WO2012021552A2 (en) * | 2010-08-10 | 2012-02-16 | Tyco Fire Products Lp | High speed automatic fire suppression system and method |
JP5870763B2 (ja) * | 2012-03-02 | 2016-03-01 | ミツミ電機株式会社 | 二次電池監視装置および電池パック |
US9291677B1 (en) * | 2012-05-09 | 2016-03-22 | Advanced Testing Technologies, Inc. | Test system and method for testing electromechanical components |
KR101481243B1 (ko) * | 2012-12-28 | 2015-01-09 | 현대자동차주식회사 | 환경차량용 완속충전기의 초기 구동 시스템 및 방법 |
EP2985448B1 (de) * | 2013-04-11 | 2019-10-30 | Denso Corporation | Zündsteuerungsvorrichtung für verbrennungsmotor |
US9541604B2 (en) | 2013-04-29 | 2017-01-10 | Ge Intelligent Platforms, Inc. | Loop powered isolated contact input circuit and method for operating the same |
CN104518534A (zh) * | 2013-09-27 | 2015-04-15 | 中兴通讯股份有限公司 | 一种电路保护方法及装置、充电设备 |
DE102014202193A1 (de) * | 2014-02-06 | 2015-08-06 | Continental Automotive Gmbh | Verfahren zum Auslösen einer Mehrzahl von Aktoren eines Sicherheitssystems eines Kraftfahrzeugs |
DE102014216295A1 (de) * | 2014-08-15 | 2016-02-18 | Continental Teves Ag & Co. Ohg | Auflösungserhöhung im Drehzahlsignal zwischen Drehzahlpulsen |
US9379615B2 (en) * | 2014-09-17 | 2016-06-28 | Stmicroelectronics S.R.L. | High-efficiency energy harvesting interface and corresponding energy harvesting system |
US9926904B2 (en) | 2014-10-03 | 2018-03-27 | Cummins, Inc. | Variable ignition energy management |
US9771917B2 (en) | 2014-10-03 | 2017-09-26 | Cummins Inc. | Variable ignition energy management |
JP6586735B2 (ja) * | 2015-02-20 | 2019-10-09 | セイコーエプソン株式会社 | 回路装置、物理量検出装置、電子機器及び移動体 |
JP6492739B2 (ja) | 2015-02-20 | 2019-04-03 | セイコーエプソン株式会社 | 回路装置、物理量検出装置、電子機器及び移動体 |
JP6361703B2 (ja) * | 2015-09-04 | 2018-07-25 | 株式会社デンソー | 車両用熱管理装置 |
CN108350812A (zh) * | 2015-09-25 | 2018-07-31 | 伊顿智能动力有限公司 | 汽缸停用控制和方法 |
US9596666B1 (en) | 2015-12-11 | 2017-03-14 | Uber Technologies, Inc. | System for processing asynchronous sensor data |
US9785150B2 (en) | 2015-12-11 | 2017-10-10 | Uber Technologies, Inc. | Formatting sensor data for use in autonomous vehicle communications platform |
US10101747B2 (en) | 2015-12-11 | 2018-10-16 | Uber Technologies, Inc. | Formatting sensor data for use in autonomous vehicle communications platform |
US9537956B1 (en) * | 2015-12-11 | 2017-01-03 | Uber Technologies, Inc. | System for acquiring time-synchronized sensor data |
US11326533B2 (en) | 2016-01-19 | 2022-05-10 | Eaton Intelligent Power Limited | Cylinder deactivation and engine braking for thermal management |
US9871525B2 (en) * | 2016-03-10 | 2018-01-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10114103B2 (en) | 2016-03-31 | 2018-10-30 | Uber Technologies, Inc. | System and method for sensor triggering for synchronized operation |
US10482559B2 (en) | 2016-11-11 | 2019-11-19 | Uatc, Llc | Personalizing ride experience based on contextual ride usage data |
US10810806B2 (en) | 2017-03-13 | 2020-10-20 | Renovo Motors, Inc. | Systems and methods for processing vehicle sensor data |
JP2018203036A (ja) * | 2017-06-02 | 2018-12-27 | ヤマハ発動機株式会社 | 鞍乗型車両 |
US11022085B2 (en) | 2017-06-29 | 2021-06-01 | Briggs & Stratton, Llc | Engine operation detection system |
US10343879B1 (en) * | 2018-01-05 | 2019-07-09 | MotoAlliance | Three speed electronic winch contactor |
US10432082B1 (en) * | 2019-02-04 | 2019-10-01 | Katerra, Inc. | Method and apparatus for current control in input power adapters for a DC bus-based power router |
WO2020236154A1 (en) | 2019-05-21 | 2020-11-26 | Cummins Inc. | Variable energy ignition methods, systems, methods, and apparatuses |
US10996266B2 (en) * | 2019-08-09 | 2021-05-04 | Stmicroelectronics International N.V. | System and method for testing voltage monitors |
CN110739949A (zh) * | 2019-11-04 | 2020-01-31 | 清华大学 | 汽车轮速信号处理电路及汽车 |
US11492938B2 (en) | 2020-02-28 | 2022-11-08 | Applied Resonance Technology Llc | Carbon capture in an internal combustion engine |
KR20210156985A (ko) | 2020-06-19 | 2021-12-28 | 삼성전자주식회사 | 일 함수 층들을 갖는 반도체 소자들 |
KR20210158607A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 캡핑층을 포함하는 반도체 소자 |
KR20210158615A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 게이트 라인을 포함하는 집적회로 소자 |
US11650108B2 (en) * | 2020-12-03 | 2023-05-16 | Ford Global Technologies, Llc | Pulse switched high side driver for vehicle sensor background |
CN114017235B (zh) * | 2021-09-30 | 2023-05-23 | 北京合升众成科技有限公司 | 油气两用燃料车点火线圈的燃气点火方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2349670A1 (de) * | 1972-12-29 | 1974-07-04 | Essex International Inc | Vorrichtung und verfahren zur steuerung einer verbrennungskraftmaschine |
DE2424460A1 (de) * | 1973-05-25 | 1974-12-12 | Bendix Corp | Digital arbeitendes brennstoffregelsystem |
DE2458859A1 (de) * | 1973-12-12 | 1975-06-19 | Ford Werke Ag | Verfahren und vorrichtung zum regeln einer brennkraftmaschine |
DE2352694A1 (de) * | 1973-10-20 | 1975-08-14 | Bosch Gmbh Robert | Digitale schaltungsanordnung zur ausloesung eines betriebsvorganges, insbesondere des zuendvorganges einer brennkraftmaschine |
US4009699A (en) * | 1976-01-19 | 1977-03-01 | General Motors Corporation | Digital ignition spark timing angle control with read only memory |
DE2640107A1 (de) * | 1975-09-08 | 1977-03-17 | Nippon Denso Co | Elektrisch gesteuerte kraftstoffeinspritzanlage fuer brennkraftmaschinen |
DE2539113A1 (de) * | 1975-09-03 | 1977-03-17 | Bosch Gmbh Robert | Verfahren zur bestimmung eines periodisch sich wiederholenden vorganges bei brennkraftmaschinen |
DE2732471A1 (de) * | 1976-07-28 | 1978-02-02 | Chrysler Corp | Elektronisches motorsteuersystem |
DE2840706A1 (de) * | 1977-09-21 | 1979-08-02 | Hitachi Ltd | Elektronische brennkraftmaschinen- regelanordnung |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3581304A (en) * | 1967-05-16 | 1971-05-25 | Singer General Precision | Analog-to-digital cyclic forward feed successive approximation conversion equipment |
GB1272595A (en) * | 1968-09-12 | 1972-05-03 | Lucas Industries Ltd | Fuel injection systems |
US3553654A (en) * | 1969-03-28 | 1971-01-05 | Bell Telephone Labor Inc | Fault isolation arrangement for distributed logic memories |
US3749065A (en) * | 1970-02-17 | 1973-07-31 | Bendix Corp | Acceleration enrichment circuit for electronic fuel control systems |
US3636555A (en) * | 1970-03-04 | 1972-01-18 | Bell Telephone Labor Inc | Analog to digital converter utilizing plural quantizing circuits |
US3688221A (en) * | 1971-03-02 | 1972-08-29 | Krone Gmbh | Two-stage pcm coder with compression characteristic |
US3893432A (en) * | 1971-12-30 | 1975-07-08 | Fairchild Camera Instr Co | Electronic control system |
FR2355437A6 (fr) * | 1972-05-10 | 1978-01-13 | Peugeot & Renault | Systeme de commande du type analogique-numerique-analogique a calculateur digital a fonctions multiples pour vehicule automobile |
JPS5119532B2 (de) * | 1972-09-22 | 1976-06-18 | ||
US3867717A (en) * | 1973-04-25 | 1975-02-18 | Gen Electric | Stall warning system for a gas turbine engine |
JPS5228173B2 (de) * | 1974-03-21 | 1977-07-25 | ||
US4100891A (en) * | 1974-08-07 | 1978-07-18 | Rockwell International Corporation | Electronic fuel injection control system |
US4115864A (en) * | 1974-10-31 | 1978-09-19 | Hycel, Inc. | Fail safe detector in a cardiac monitor |
US3919533A (en) * | 1974-11-08 | 1975-11-11 | Westinghouse Electric Corp | Electrical fault indicator |
US3996911A (en) * | 1974-12-19 | 1976-12-14 | Texaco Inc. | Means and method for controlling the occurrence and the duration of time intervals during which sparks are provided in a multicylinder internal combustion engine |
US4008698A (en) * | 1975-08-28 | 1977-02-22 | Motorola, Inc. | High energy adaptive ignition system |
GB1548039A (en) * | 1975-10-09 | 1979-07-04 | Renault | Electronic control of the ignition system of an internal combustion engine |
FR2327421A1 (fr) * | 1975-10-09 | 1977-05-06 | Renault | Procede et dispositif de commande electronique d'allumage pour un moteur a combustion interne |
DE2551639A1 (de) * | 1975-11-18 | 1977-06-02 | Bosch Gmbh Robert | Vorrichtung zur bestimmung der dauer von einspritzsteuerbefehlen bei einer kraftstoffeinspritzanlage fuer brennkraftmaschinen |
JPS5297030A (en) * | 1976-02-12 | 1977-08-15 | Nissan Motor Co Ltd | Air fuel ratio controller |
JPS52135925A (en) * | 1976-05-10 | 1977-11-14 | Nissan Motor Co Ltd | Air fuel ratio control equipment |
US4035780A (en) * | 1976-05-21 | 1977-07-12 | Honeywell Information Systems, Inc. | Priority interrupt logic circuits |
JPS535331A (en) * | 1976-07-02 | 1978-01-18 | Nippon Denso Co Ltd | Air-fuel ratio feedback control system |
US4130095A (en) * | 1977-07-12 | 1978-12-19 | General Motors Corporation | Fuel control system with calibration learning capability for motor vehicle internal combustion engine |
-
1978
- 1978-02-27 US US05/881,321 patent/US4255789A/en not_active Expired - Lifetime
-
1979
- 1979-02-20 GB GB7905916A patent/GB2015772B/en not_active Expired
- 1979-02-26 FR FR7904851A patent/FR2418337B1/fr not_active Expired
- 1979-02-26 DE DE19792907390 patent/DE2907390A1/de active Granted
- 1979-02-26 IT IT20519/79A patent/IT1112050B/it active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2349670A1 (de) * | 1972-12-29 | 1974-07-04 | Essex International Inc | Vorrichtung und verfahren zur steuerung einer verbrennungskraftmaschine |
DE2424460A1 (de) * | 1973-05-25 | 1974-12-12 | Bendix Corp | Digital arbeitendes brennstoffregelsystem |
DE2352694A1 (de) * | 1973-10-20 | 1975-08-14 | Bosch Gmbh Robert | Digitale schaltungsanordnung zur ausloesung eines betriebsvorganges, insbesondere des zuendvorganges einer brennkraftmaschine |
DE2458859A1 (de) * | 1973-12-12 | 1975-06-19 | Ford Werke Ag | Verfahren und vorrichtung zum regeln einer brennkraftmaschine |
DE2539113A1 (de) * | 1975-09-03 | 1977-03-17 | Bosch Gmbh Robert | Verfahren zur bestimmung eines periodisch sich wiederholenden vorganges bei brennkraftmaschinen |
DE2640107A1 (de) * | 1975-09-08 | 1977-03-17 | Nippon Denso Co | Elektrisch gesteuerte kraftstoffeinspritzanlage fuer brennkraftmaschinen |
US4009699A (en) * | 1976-01-19 | 1977-03-01 | General Motors Corporation | Digital ignition spark timing angle control with read only memory |
DE2732471A1 (de) * | 1976-07-28 | 1978-02-02 | Chrysler Corp | Elektronisches motorsteuersystem |
DE2840706A1 (de) * | 1977-09-21 | 1979-08-02 | Hitachi Ltd | Elektronische brennkraftmaschinen- regelanordnung |
Non-Patent Citations (2)
Title |
---|
US-Z: "Computer", v. Aug. 1974, S. 33-36 * |
US-Z: "Electronics", v. 20.01.1977, S. 102-110 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3012424A1 (de) * | 1979-04-02 | 1980-10-16 | Nissan Motor | Kraftstoffeinspritzeinrichtung fuer eine brennkraftmaschine eines kraftfahrzeuges |
DE3014681A1 (de) * | 1979-04-19 | 1980-10-23 | Nissan Motor | Verfahren und vorrichtung zur steuerung des zuendzeitpunkts beim anlassen einer brennkraftmaschine |
DE3100432A1 (de) * | 1980-01-11 | 1982-01-21 | Jaeger, 92303 Levallois-Perret, Hauts-de-Seine | Annaeherungssensor |
DE3003892A1 (de) * | 1980-02-02 | 1981-08-13 | Robert Bosch Gmbh, 7000 Stuttgart | Druckabhaengige verstellung von betriebsparametern von brennkraftmaschinen |
DE3111126A1 (de) * | 1980-03-24 | 1982-01-14 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | "pruef- und sicherungseinrichtung fuer elektronische steuersysteme, insbesondere in kraftfahrzeugen" |
Also Published As
Publication number | Publication date |
---|---|
DE2907390C2 (de) | 1992-08-06 |
GB2015772B (en) | 1983-01-06 |
FR2418337A1 (fr) | 1979-09-21 |
FR2418337B1 (fr) | 1988-05-13 |
IT7920519A0 (it) | 1979-02-26 |
US4255789A (en) | 1981-03-10 |
IT1112050B (it) | 1986-01-13 |
GB2015772A (en) | 1979-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2907390A1 (de) | Elektronisches maschinen-regelungs- system fuer verbrennungskraftmaschinen | |
EP0007984B1 (de) | Einrichtung zum Steuern der Zünd- und/oder Kraftstoffeinspritzvorgänge bei Brennkraftmaschinen | |
EP0483166B1 (de) | Sequentielles kraftstoffeinspritzverfahren | |
DE2551681C2 (de) | Elektrisch gesteuerte Kraftstoffeinspritzanlage für Brennkraftmaschinen | |
DE2951622A1 (de) | Anordnung zur gewinnung von signalen fuer zuendung und/oder kraftstoffeinspritzung fuer eine 4-takt-brennkraftmaschine | |
DE2612971A1 (de) | Bildmuster-erkennungssystem | |
DE2262050A1 (de) | Steuerungssystem | |
DE3312950C2 (de) | ||
DE2521919B2 (de) | Elektronisch gesteuertes kraftstoffeinspritzsystem fuer brennkraftmaschinen | |
DE2716905A1 (de) | Anordnung zur identifizierung einer signalfolge | |
DE3785797T2 (de) | Verfahren zur Prüfung eines Schrittmotors. | |
DE2929797C2 (de) | Verfahren und Anordnung zum Steuern der Kraftstoffzufuhr, insbesondere der Kraftstoffeinspritzung, zu einer Brennkraftmaschine | |
DE2046542A1 (de) | Steuerschaltung zum Regeln von Brenn kraftmaschinen | |
DE2845353A1 (de) | Elektronische brennkraftmaschinen- regelanordnung | |
DE3611848A1 (de) | Taktauswahleinheit | |
DE1901813A1 (de) | Computergesteuertes Bildschirmgeraet mit Leuchtstift | |
DE2747476A1 (de) | Vorrichtung und verfahren mit einem geschlossenen digitalen regelsystem zur regelung und steuerung der motordrehzal | |
DE102019207860A1 (de) | Automatisches ortsbasiertes Adressierungsverfahren für Netzwerkteilnehmer in einem seriellen Bussystem | |
DE2649096A1 (de) | Vorrichtung zur ermittlung von ermuedungsschaeden an turbinen | |
DE3041579A1 (de) | Messschaltung mit digitaler messwertausgabe und veraenderlicher messdatenfortschreibgeschwindigkeit | |
DE102006039900B4 (de) | Signalausgabeeinheit und elektronische Steuereinheit | |
DE2850534A1 (de) | Einrichtung, insbesondere zum steuern der zuend- und/oder kraftstoffeinspritzvorgaenge bei brennkraftmaschinen | |
DE3780694T2 (de) | Elektronischer zuendverteiler fuer eine fahrzeugmaschine. | |
DE3418387A1 (de) | Steuerverfahren zur kraftstoffeinspritzung bei mehrzylindrigen brennkraftmaschinen vom sequentiellen einspritztyp bei der beschleunigung | |
DE2908776A1 (de) | Speicheradressen-bezeichnungseinheit und datenverarbeitungsvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: SIEMENS AG, 8000 MUENCHEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |