DE2854280A1 - Random-speichereinrichtung mit beweglichem aufzeichnungsmedium - Google Patents

Description

Beschreibung

Die Erfindung betrifft eine Speichereinrichtung, die ein sich drehendes Aufzeichnungsmedium umfasst, auf dem-' auf . mehrere auf dem Medium ausgebildeten Signalaufzeichnungsrillen direkt zugegriffen werden kann.

Die Erfindung betrifft insbesondere eine Speichereinrichtung, aus der aus einer Anzahl von auf einer sich drehenden Platte aufgezeichneten Eillen darin gespeicherte Videosignale ausgelesen werden können. ■

Weiterhin betrifft die vorliegende Erfindung eine Aufzeichnungseinrichtung, bei der es auch dann möglich ist, eine vorgegebene Zielrille festzustellen und aus dieser ein Signal auszulesen, wenn bei einer ausgelesenen Zieladresseninformation, die in jeder der Vielzahl von

-t5 - Eillen für den direkten Zugriff gespeichert ist, in dem ausgelesenen Zieladressensignal ein Fehler festgestellt worden ist.

Bei einer herkömmlichen Videoaufzeichnungseinrichtung, bei der eine magnetische Platte verwendet wird, ist das Rillenintervall gross (etwa 500 /um) ,und das Aufsuchen irgendeiner gewünschten Adresse mit hoher Geschwindigkeit kann lediglich dadurch vorgenommen werden, dass eine mechanische Lage festgestellt bzw. ermittelt wird.

Bei einer optischen Videoplatte, bei der die Videoinformation mit einem Lichtstrahl ausgelesen wird, ist ein Verfahren bekannt, um aus einer Vielzahl von Rillen auf einer Platte eine gewünschte Rille mit hoher Geschwindigkeit auszulesen, wie dies beispielsweise in der JP-OS 51-21727 beschrieben ist.

Dieses Verfahren ' zeichnet sich dadurch aus, dass eine grosse Anzahl an Rillen auf einer sich drehenden Aufzeichnungseinrichtung aufgezeichnet ist, und dass eine der Rillen ausgewählt wird, so dass die in dieser bestimmten Rille enthaltene Videoinforaiation abgespielt werden kann. Bei diesem Verfahren wird ein Zugriffsystem verwendet, bei dem .die Adressensignale zur Auswahl derRillen vorher in den jeweiligen Rillen aufgezeichnet worden sind. Es wird dabei ermittelt, ob das aus einer Rille in der Nähe einer Zieladresse ausgelesene Adressensignal die vorgegebene Zieladresse ist, und die Rille mit der vorgegebenen Zieladresse wird in Abhängigkeit von dem Ermittlungsergebnis festgestellt. Wenn das ausgelesene Adressensignal nicht das richtige Adressensignal ist, wird dabei eine Rille einer Adresse mit einem sehr unterschiedlichen Wert fälschlicherweise als Zieladresse genommen und abgespielt. Da Information bei den heutigen Aufzeichnungsraedien mit hoher Informationsdichte aufgezeichnet ist, koraat es oft vor, dass sich Fehler in den Adressensignalen auf Grund von Störeinflüssen, Ausfällen, sogenannten Drop-out usw. beim Auslesen der Adressen einstellen. Es ist daher schwierig, irgendeine Rille bei einem direkten Zugriff genau auszuwählen.

Ein Verfahren, das mit derartigen Fehlern der Adressensignale fertig wird, ist in der JP-OS 52-114-505 beschrieben. Dieser Patentanmeldung liegt die Priorität der GB-Patentanmeldung Nr. 11119/76 zu Grunde.

In dieser Anmeldung ist ein Verfahren beschrieben, bei dem die Adressensignale an mehreren Stellen vorher in jeder Rille aufgezeichnet worden sind. Die Adressensignale werden ausgelesen, um festzustellen, ob eine bestimmte Rille eine vorgegebene Zielrille ist oder nicht. Die Majoritätslogik wird auf diese Anzahl an ausgelesenen Adressensignalen angewandt, um die richtige Adresse auszuwählen.

909825/086?

Wenn die Adressensignale jedoch Fehler enthalten, so kommt es manchmal vor, dass die richtige Adresse nicht ein-deutig mit der Majoritätslogik festgestellt werden kann. Auch mit dem Verfahren gemäss dieser Patentanmeldung ist es nicht ohne weiteres möglich, mit den Fehlern der Adressensignale fertig zu werden.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Random-Speichereinrichtung bzw. eine Speichereinrichtung mit direktem Zugriff zu schaffen, bei der Signale, die in Adressen zugeordneten Rillen vorher auf einem sich drehenden Aufzeichnungsmedium, beispielsweise einer optischen Videoplatte aufgezeichnet worden sind,mit hoher Geschwindigkeit gesucht werden können, und bei der eine fehlerhafte Suche auf Grund von Störeinflüssen, etwa durch einen Sprung bei der Suche, durch Ausfälle, sogenannten Drop-outs usw. verhindert werden kann.

Diese Aufgabe wird erfindungsgemäss mit der in Anspruch 1 angegebenen Random-Speichereinrichtung gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die erfindungsgemässe Einrichtung weist eine Fehlerprüfschaltung auf. Venn ein direkter Zugriff vorgenommen wird, wird ein Lesekopf mechanisch in die Nähe einer Zieladresse bewegt, wo dann ein Adressensignal einer Rille, zu der der Lesekopf bewegt worden ist, ausgelesen wird. Von der Fehlerprüfschaltung wird festgestellt, ob das Adressensignal ein normales Adressensignal ist oder nicht. Wenn das Adressensignal als normales Adressensignal festgestellt wird, wird es als Bezugsadresse in einem Register gespeichert. Ein Lichtfleck wird um eine Anzahl von Rillen abgelenkt, wobei die Anzahl an Rillen der AdressendiJfferenz zwischen der Bezugsadresse im Register und der

- ίο -

Zieladresse entspricht.

Wenn festgestellt wird, dass das Adressensignal nicht normal ist, wird der Lichtfleck unbedingt bzw. ohne besondere Bedingung auf die benachbarte Rille abgelenkt. Ein Adressensignal wird an dieser neuen Stelle nochmals ausgelesen.

Danach wird die Fehlerprüfung und der zuvor beschriebene, sich anschliessende Vorgang ausgeführt.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläurtert. Es zeigen:

Fig. 1 eine schematische Darstellung der Videosignalrillen, die auf einer sich drehenden Scheibe aufgezeichnet sind,

Fig. 2 ein Diagramm mit den wesentlichen 'feilen einer Ϊ5~ demodulierten Schwingung der Videosignale innerhalb einer Rille in modellhafter Darstellung,

Fig.3A bis 3E verschiedene Signale, die im Zusammenhang mit einer erfindungsgemassen Ausführungsform verwendet werden,
Fig.4-A und 4B ein schematisches Blockschaltbild einer ersten Ausführungsform der vorliegenden Erfindung,

Fig.A-C eine Darstellung, die die Art und Weise angibt, wie die Schaltungsteile gemäss der Fig. A-A und 4-B angeordnet sind,

Fig.5A und 5B eine schematische Schaltungsanordnung einer Folge steuerschaltung gemäss Fig. 4-B,

Fig.5C eine schematische Darstellung, die wiedergibt, wie die in den Fig. 5A und 5B dargestellten Schaltungsteile angeordnet sind,

JO Fig. 6 ein schematisches Blockschaltbild einer Fehlerprüfschaltung gemäss Fig. 4-B,

Fig. 7 ein schematisches Blockschaltbild einer Fehlerkorrekturschaltung gemäss Fig. 4B,

Fig.8A bis 8G Flussdiagramme, die den Ablauf der Vorgänge bei der ersten Ausführungsform wiedergeben,

Fig. 9 ein Flussdiagramm, das Einzelheiten einer Prüfung in einem in Fig. 8C dargestellten Block 125 wiedergibt,

Fig.10 ein Flussdiagramm, das Einzelheiten einer Prüfung gemäss eines in Fig. 8G dargestellten Blocks 126 wiedergibt,

Fig.11A, 11B und 11C Flussdiagramme, die den Funktionsablauf bei einer zweiten Ausführungsform der vorliegenden Erfindung wiedergeben,

Fig.12A und 12B schematische Schaltungsanordnungen einer Folgesteuerschaltung, die bei dem zweiten Ausführ ungsbei spiel Verwendung findet, und Fig.12C eine schematische Anordnung, die wiedergibt, wie die in den Fig. 12A und 12B dargestellten Schaltungsteile angeordnet sind.

Wie Fig- 1 zeigt, dreht sich, eine Platte 94- in der durch den Pfeil 98 angedeuteten Drehrichtung mit 1800 U/Minute um eine Achse 99· Frequenzmodulierte Signale, die einem Bild- oder zwei Halb- bzw. .Teilbildern entsprechend dem NTSC-System entsprechen, werden bei einer Drehung der Platte auf einer der kontinuierlichen Signalaufzeichnungsrillen ausgelesen. In den Signalaufzeichnungsrillen sind Signale in Form beispielsweise der Grossen, Abmessungen bzw. Tiefen von konkaven und konvexen Bereichen auf der Oberfläche der Platte aufgezeichnet. Die Rillen laufen spiralförmig zur Plattenmitte hin. In der Rille für jedes Videobild ist die Adresse des jeweiligen Videobildes aufgezeichnet. Der Abstand benachbarter Rillen beträgt 2/um. Es sei angenommen, dass eine Rille 74-, die in der Videoplatte 94-ausgebildet ist und sich von einem Punkt 71 bis zu einem Punkt 72 erstreckt, die Adresse K aufweist. Eine Rille 74', die innerhalb der Rille 74- liegt und sich vom Punkt 72 bis zum Punkt 73 erstreckt, besitzt die Adresse (K + 1). In den Rillen sind die Adressen K und (K + 1) als eine Adresse für ein ungeradzahliges Halbbild bzw. für ein geradzahliges Halbbild an Abschnitten innerhalb der beiden Bereiche 97 und 97' aufgezeichnet, die an zwei Durchmessern der Hatte vorhanden sind. Dies geschieht zur Fehlersuche und zur Fehlerkorrektur, wie dies im weiteren noch beschrieben werden wird.

In Fig. 2 sei der Zeitraum eines ungeradzahligen Teilbildes der Videosignale V mit dem Bezugszeichen 78 und ein Zeitraum des geradzahligen Teilbildes der Videosignale V mit dem Bezugszeichen 78' versehen. Dann ist der Vertikalsynchronimpuls-Zeitraum des ungeradzahligen Halbbildes mit dem Bezugszeichen 75? ein Adressensignal-Zeitraum mit dem Bezugszeichen 76 und ein Videosignal-Zeitraum mit dem Bezugszeichen 77 versehen. Die Bezugszeichen 75", 76' und 77' bezeichnen Zeiträume bzw. Signalteile für verschiedene Signale im geradzahligen Teilbild, und die entsprechenden Signaleteile entsprechen den Zeiträumen bzw. Signalteilen 7^>, 76 und 77 des ungeradzahligen Halbbildes.

909825/0067

Fig. 3-A- zeigt eine vergrösserte Darstellung der Signale V, nämlich eine Vergrösserung des in Fig. 2 dargestellten Signalteils 76 für die Adresse des ungeradzahligen Halbbildes. Ein Adressensignal ist ein Signal mit (n +1) Bits, das aus n-Ädressenbits und einem Paritätsbit besteht. In einem Horizontal-Abtastzeitraum, der zwischen benachbarten Horizontal-Synchronimpulsen 79 liegt, befinden sich Signale mit zwei der (n + 1) Bits. In Fig. 3A sind der erste bis nte Adressenbit 2 , 2 , ... und 2ⁿ sowie der Paritätsbit J? dargestellt. In dem Adressensignalteil 76' für das geradzahlige Teilbild ist ein Adressensignal in ganz derselben Weise enthalten. Dieses Adressensignal dient darüberhinaus der Kennzeichnung derselben Adresse wie das Adressensignal, das im Adressensignalteil 76 für das geradzahlige Teilbild enthalten ist.

Nachfolgend soll der Aufbau und die Funktionsweise der in den Fig. 4A und 4-B dargestellten Anordnung anhand der in den Fig. 8A, 8B und 8C dargestellten Flussdiagramme und anhand der Fig. 5A, 5B> 6, 7% 9 und 10 erläutert werden.

Wach Anschalten der Vorrichtung an eine Versorgungsquelle wird eine Zieladresse mit einem Tastenfeld 52 über eine Leitung 51B an ein Zieladressenregister 54- gegeben. Weiterhin wird ein Startsignal T vom Tastenfeld 52 über eine Leitung 52A an das Register 54- gelegt. Die Zieladresse wird daher in das Zieladressenregister 54- eingegeben (vgl. Fig. 8A, Block 101). Gleichzeitig wird das Startsignal T zu einer Folgesteuerschaltung 60 geleitet, so dass sie über die Auslösung eines Suchvorgangs informiert wird. Ein R-S-Flip-Flop 608 (vgl. Fig. 5A) in der Folge steuerschaltung wird mit dem Signal T gesetzt. Ein am Ausgang des Flip-Flops 608 auftretendes Signal K mit hohem Binärwert, das über die Leitung 6OK gelangt, bringt einen Videoschalter 14 in den nicht-leitenden Zustand. Dadurch wird die Monitoranzeige unterbunden (Fig. 8A, Block 102).

909625/086?

Ein Ausgangssignal· des Zieladressenregisters 54· und ein Ausgangssignal des vorhandenen Adressenregisters 56 gelangen an den Anschluss A bzw. B einer Subtrahierstufe 58, die die Differenz zwischen den beiden Signal berechnet. Räch der Subtraktion wird der Absolutwert Y der Differenz über einen Ausgang C auf eine Leitung 5SA gegeben, und das Vorzeichen AD der Differenz gelangt von einem EntnahmeanSchluss EO auf eine Leitung 58B. Bevor der direkte Zugriff ausgelöst ist, wird im vorliegenden Adressenregister 56 die Adresse einer Rille gespeichert, aus der ein Lesekopf 10 gerade auslesenkann, oder es wird eine Adresse darin gespeichert, die als Adresse der Rille vorgesehen ist.

Wie Fig. 5A zeigt, vergleicht die Folgesteuerschaltung den Werfe des Differenzsignals Y in einem Vergleicher 610 mit einem Wert rap, der in einem Register 612 gespeichert ist. Ep sei beispielsweise zu 32 gewählt. Je nachdem, ob das Differenz sign al Γ wenigstens gleich nip oder kleiner als ra₂ ist, stellt der Vergleicher 610 ein Signal mit hohem Binärwert oder ein Signal mit niederem Binärwert bereit.

Dieses Signal gelangt dann zu einem UETD-Glied 616. Das UND-Glied 616 erhält auch das Startsignal T nach Verzögerung durch eine Verzögerungsstufe 614· zugeführt. Die Verzögerungsstufe 614 verzögert das Startsignal T so, dass das Startsignal T an das UND-Glied 616 gelangen kann, nachdem der Vergleicher 610 ein endgültig feststehendes Ergebnis beim Vergleich zwischen dem Differenz signal Y und den Wert m^ bereitgestellt hat. Ein Ausgangssignal des UliD-Gliedes gelangt an den Setzeingang eines Flip-Flops 618. Der Flip-Flop 618 wird also dann gesetzt, wenn Y ^ aip. Dagegen wird das Flip-Flop 618 nicht gesetzt, wenn Y<xa^ ist. Die Prüfung, ob Y wenigstens m^ gross ist oder nicht, wird durchgeführt, um festzulegen, ob der Lesekopf 10 vom Motor 83 schnell verschoben werden soll oder nicht. Das Ausgangssignal J des Flip-Flops 618 gibt also ein Untersuchungssrgebnis wieder, nachdem entschieden wird, ob der Motor schneller betrieben v/erden soll (Fig. 8A, Block 103)·

009825/066?

Wenn der Flip-Flop 618 gesetzt ist, und das Signal J für den Schnellauf bereitsteht, wird der Schnellauf ausgelöst (vgl. Fig. 8A, Block 104).

Das Ausgangssignal J des Flip-Flops 618 mit hohem Binärwert gelangt von der Folgesteuerschaltung 60 über eine Leitung 6OA an eine in Fig. 4A dargestellte Steuerschaltung 70 für einen Linear-Antriebsmotor. Das Differenzsignal Y und das Vorzeichensignal XID gelangen über die Leitungen 58A und 58B von der Subtrahierstufe 58 ebenfalls zur Steuerstufe für den Linear-Antriebsmotor. Bei Empfang dieser Signale gibt die Steuerstufe 70 für den Linear-Antriebsmotor über eine Leitung 7OA ein Signal an den Motor 83 ab, so dass sich der Lesekopf 10 in einer durch das Vorzeichensignal UD angegebenen Richtung um einen Abstand verschiebt, der der durch das Differenzsignal Y festgelegten Adressendifferenz ~entspricht. Der Motor 83 dreht sich in Abhängigkeit dieses Signals, so dass der Lesekopf 10 um die vorgegebene Entfernung versetzt wird.

Der Lesekopf 10 umfasst einen Laser 2, einen Spiegel 3i einen Strahlaufspalter 4 sowie einen Spiegel 5> der einen vom Laser ausgehenden Strahl reflektiert, eine Fokussierungslinse 6, eine Photozelle 7 und einen Verstärker 8. Diese Bauteile sind mechanisch miteinander verbunden und sie werden alle vom Motor 83 parallel zur Oberfläche der Platte 94- verschoben.

Der Motor 83 bewirkt die vorgegebene Drehung, so dass der Lesekopf 10 in die Nähe der Rille mit der Zieladresse bewegt wird. Dann gibt die Steuerstufe 70 für den Linear-Antriebsmotor ein Signal FE ab, das über eine Leitung 7OB zur Folge steuerschaltung 60 gelangt und das Ende des Schnelllaufs anzeigt. Das Signal FE gelangt an den Rücksetz-Eingang (R) des Flip-Flops 618. Der Flip-Flop 618 wird dann also vom Signal FE in den Rücksetzzustand gebracht.

9Ö982S/0887

Das ilusgangssignal J des Flip-Flops 618 wird invertiert und gelangt dann an den Triggereingang (T) eines Flip-Flops 620. Der Flip-Flop 620 wird also gesetzt, wenn der Flip-Flop 618 rückgesetzt xvorden ist. Der Flip-Flops 620 stellt also ein Signal bereit, das anzeigt, dass der Schnellauf beendet ist. Das Schnellaufsignal J wird über eine Leitung 6OG gleichzeitig einer Fehlerkorrekturschaltung 50 zugeleitet, so dass sie über die Durchführung des Schnellaufes unterrichtet wird.

Nach dem Schnellauf wird der Adresseniesevorgang (vgl. Fig. 8A, Block 105) ia der folgenden Weise durchgeführt. Das von der Platte 94- reflektierte Licht gelangt über den Spiegel 5 und über den Strahlteiler 4- zur Photozelle 7 und wird dort nachgewiesen,und das nachgewiesene Signal wird im Verstärker 8 verstärkt. Zu diesem Zeitpunkt wird die Abweichung zwischen der Lage eines auf die Platte 94- geworfenen Strahlflecks und die Lage der Rille Init einem bekannten, in den Fig. 4A und 4-B nicht dargestellten Rillenführungsgerät festgestellt. Das Abweichungssignal gelangt zu einer Spiegel Steuer stufe 74-, die den Reflexionswinkel des Spiegels 5 steuert bzw. regelt, so dass die Lage des Strahlflecks und die Lage der Rille in Übereinstimmung gebracht werden (d. h., die Rillenführung bzw. die Nachführung auf die Rille v/ird durchgeführt). Die FM-Schwingung, die vom Verstärker 8 verstärkt worden ist, wird im FM-Demodulator 12 in die Videosignale V gemäss dem NTSC-System (vgl. Fig. 2) demoduliert. Die Videosignale V gelangen zu einer Synchronsignal-Trennstufe 18, einer Adressensignal-Aufnahme stufe 24- und einen Video schalter 14- für die Monitoranzeige. Die Horizontal- und Vertikal-Synchronimpulse werden in der Synchronsignal-Trennstufe 18 aus den Videosignalen V gewonnen. Diese Impulse werden einer Frequenzregelung unterzogen, und Ausfälle und entsprechende Rauschsignal werden mit einer AVR-Schaltung 20 eliminiert, die einen Rauschbegrenzer aufweist. Danach gelangen diese Synchronsignalimpulse zu einem Zeitsteuersignalgenerator 22 und einer Steuerstufe 76

009825/0867

für einen Drehantribstnotor. Diese Steuerstufe 76 steuert einen Drehmotor 78 derart, dass er sich mit 1800 U/Min, dreht, wobei die einkomcaenden Horizontal- und Vertikalsjnichroniapulse mit Bezugsirapulsen verglichen werden, die von einem in der Steuerstufe 76 vorgesehenen Quarzoszillator bereitgestellt werden.

In Abhängigkeit der Horizontal- und Vertikalsynchroninipulse . erzeugt der Zeitsteuersignalgenerator 22 Zeitsteuersignale B, C und D zum Lesen der Adresseninformation, wie dies in den Fig. 3B₅ 3'C bzw. 3D «jeweils dargestellt ist, sowie ein Signal E, das der Zeitsteuerung einer Lageänderung des Spiegels 5 dient.und in Fig. 3E dargestellt ist.

Das Zeitsteuersignal B dient zur Aufnahme nur der Adressenbits aus den Signalen V, und das Zeitsteuersignal C dient dem Lesen der Adressensignalaufnahme. Das Zeitsteuersignal D wird nur im Falle des geradzahligen Halbbildes erzeugt, und die Vorderfalnke 80 dieses Impulses D liegt den Zeitpunkt für die Entscheidung über das Leseergebnis des Adressensignals fest, wogegen die Rückflanke 81 den Zeit-ρunkt zur Ausführung der Entscheidung festlegt (dies wird im weiteren noch einzeln erläutert). Die Adressensignal-Aufnahme stufe 24 nimmt nur das Adressensignal von den Videosignalen unter Verwendung des Zeit Steuersignals B auf, das über eine Leitung 22B vom Zeit Steuersignalgenerator 22 kommt, und das Adressensignal gelangt über ein UND-Glied 26 an den Dateneingang eines Schiebereigsters 28 mit einer Speicherkapazität von (n + 1) Bits. Das UND-Glied 26 erhält über eine Leitung 6OF von der Folge steuerschaltung 60 ein Signal MS zum Durchschalten oder Sperren zugeleitet. Das UND-Glied 26 wird zu dem Zeitpunkt durchgeschaltet, wenn der Lesekopf mit dem Linear-Antriebsmotor 83 in die Nähe der Zieladresse gebracht worden ist, und wenn die Adresseninformation ausgelesen werden soll. Das Schieberegister speichert die (n + 1)-Bits des Adressenregisters jeweils bitweise nacheinander, und zwar unter Verwendung des Zeit-

- 'Ϊ3 -

Steuersignals C als Schiebe taktsignal, das vom Zeittaktsignal generator 22 über eine Leitung 22C an den Takteingang des Schieberegisters 28 gelangt. Die Adresse des ungeradzahligen Teilbildes wird also zunächt im Schieberegister 28 gespeichert. Beim Auslesen der Adresse des geradzahligen Teilbildes nach dem Auslesen der Adresse des ungeradzahligen Teilbildes, wird das Adressensignal für das ungeradzahlige Teilbild, das bereits im Schieberegister 28 gespeichert war, in das Schieberegister 29 abgegeben, das entsprechend auch eine Speicherkapazität von (n + 1)-Bits auf v/eist.

Diese Eingabe ins Schieberegister 29 erfolgt ebenfalls bitweise unter Steuerung durch das Zeitsteuersignal C. Mit dem Zeitsteuersignal C, das als Schiebetaktsignal dient und über die Leitung 22C zugeführt wird, wird dieses Eingangssignal bitweise in das Schieberegister 29 eingegeben. In der Zwischenzeit speichert das Schieberegister 28 parallel zum Speichervorgang des Schieberegisters 29 die Adresse des geradzahligen Teilbildes. Auf diese Weise werden die Adressen des geradzahligen und des ungeradzahligen Teilbildes für ein Vollbild in der Nähe der Zieladresse in die Schieberegister 28 und 29 eingespeichert. Auf diese Weise wird der AdressenleseVorgang (vgl Fig. 8A, Block 105) ausgeführt. Danach werden die Speicherinhalte der Schieberegister 28 und 29 über Leitungen 28A und 29A in eine Fehlerprüfschaltung 4-0 eingegeben, um festzustellen, ob ein Fehler vorliegt oder nicht (vgl. Fig. 8A, Block 106).

Fig. 6 zeigt die Einzelheiten der Fehlerprüfschaltung 40. Ein Vergleicher 43 vergleicht das Adressensignal für das geradzahlige Teilbild und das Adressensignal für das ungeradzahlige Teilbild, die über die Leitungen 28A und 29A von den Schieberegistern 28 und 29 kommen. Wenn die Signale übereinstimmen, gibt der Vergleicher ein Koinzidenzsignal mit hohem Binärwert an die Leitung 43A ab. Paritätsprüfstufen 41 und 42 führen die Paritätsprüfungen für das Adressensignal des geradzahligen Teilbilds und für das Adressensignal des ungeradzahligen Teilbilds aus und stellen

009825/0867

die Prüfergebnisse auf den Leitungen 4-1A bzw. 4-2A bereit» Oder genauer ausgedrückt, stellt die entsprechende Stufe 4-1 oder 4-2 ein Signal mit hohem oder niederem Binärwert zur Kennzeichnung, ob ein Paritätsfehler vorliegt, in Abhängigkeit davon bereit, ob die Anzahl der Bits, die den Binärwert "1" bei den (n + 1)-Bits jedes Adressensignals eine ungeradzahlige oder eine geradzahlige Zahl ist. An einer Ausgangsleitung 4-OA eines UND-Glieds 4-4- sitzt ein Signal ÜK auf, das nur dann einen hohen Binärwert aufweist, wenn das Adressensignal für das geradzahlige Teilbild .und das Adressensignal für das ungeradzahlige Teilbild miteinander übereinstimmen und beide Signale keinen Paritätsfehler aufweisen. Das Signal OK gelangt über die leitung 4-OA an die Fehlerkorrekturschaltung 50 und an die Folgesteuerschaltung 60 in Fig. 4-B. Die Signale auf den Ausgangsleitungen 4-1A und 4-2Δ der Parität sp ruf stufen 4-1 und 4-2, sowie die Adressenbits für das geradzahlige und das ungeradzahlige Teilbild (ausserdem Paritätsbit sind dies η-Bits) auf den Leitungen 28A und 29A gelangen über die Leitungen 4-OD und 4-OB als Daten EV bzw. (3D für das geradzahlige bzw. das ungeradzahlige Teilbild zur Fehlerkorrektur schaltung 50 io Fig. 4-B. Die Adressenbits (η-Bits) für das ungeradzahlige Teilbild auf der Leitung 29A gelangen als ein Signal C)D¹ über eine Leitung 4-OC zum Register 56 für die gegenwärtige Adresse.

Auf diese Weise wird der Fehlerprüfvorgang (vgl. Fig. 8A, Block 106) beendet. Wenn ein Fehler bei der Fehlerprüfung festgestellt wird, wird ein Ein-Rillensprung (vgl. Fig. 8A, Bock 107) durchgeführt. Dieses Vorgang wird in der Folgesteuerschaltung 60 gemäss der nachfolgenden Beschreibung vorgenommen (vgl. die Fig. 5A und 5B). Das Signal OK wird nicht bereitgestellt, so dass das UND-Glied 622 nicht durchgeschaltet wird. Dadurch wird der Flip-Flop 620, der nach Abschluss des Schnellaufs gesetzt worden ist, nicht rückgesetzt. Das Ausgangssignal des Flip-Flops 620 gelangt über ein QDERGlied 628 zu einem UND-Glied 629. Das UND-Glied 629 wird durch den Impuls E durchgeschaltet, der vom Zeitsteuer-

impulsgenerator 22 (vgl. Fig. 4A) bereitgestellt wird und an der Leitung 22Ei. auftritt, die eine Verzögerung von etwa einer Horizontal-Abtastperiode bezüglich des Signals D bewirkt. Dann gelangt ein Signal SJ mit hohem Binärwert über eine Leitung 6OG zur SpiegelSteuerstufe 74 (vgl. Fig. 4A). Bei Auftreten dieses Signals stellt die Spiegelsteuerstufe an einer Leitung 74B ein Signal bereit, das den Reflexionswinkel des Spiegels 5 so steuert, dass der Strahlfleck unabhängig bzw. unbedingt um eine Rille verschoben wird.

Auf diese Weise ist der Vorgang, bei dem ein Sprung von einer Rille ausgeführt wird (vgl. Fig. SA, Block 107) beendet. Jetzt wird wieder der Adressenauslesevorgang gemäss Block (vgl. Fig. 8A) ausgeführt. Wenn beim Adressenauslesevorgang kein Fehler festgestellt worden ist, wird ein Vorgang (vgl.

Fig. 8A, Block 108) in der nachfolgend dargestellten Weise mit der in den Fig. 5A und 5B dargestellten Folge steuerschaltung 60 ausgeführt, um die ausgelesene Adresse im Register 56 für die gegenwärtige Adresse (Fig. 4B) zu speichern. Wenn das Signal ÜK mit hohem Binärwert von der Fehlerprüfschaltung 40 auf der Leitung 4OA bereitgestellt wird, gelangt der Impuls D an das UND-Glied 622 in der Folgesteuerschaltung 60, so dass dieses UND-Glied 622 durchgeschaltet wird. Der Impuls D gelangt an den Rücksetzeingang R des Flip-Flops 620, nachdem dieser Impuls durch die Differenzierstufe 624 hindurchgegangen und invertiert worden ist. Daher wird der Flip-Flop 620 mit der Rückflanke 81 des Impulses D rückgesetzt. Das Ausgangssignal des Flip-Flops 620 gelangt über ein ODER-Glied 630 an ein UND-Glie'd 632, und das Ausgangssignal des UND-Gliedes 622 gelangt direkt an den anderen Eingang des UND-Gliedes 632.

Infolgedessen wird vom UND-Glied 632 nur dann ein Signal AA mit hohem Binärwert bereitgestellt, xvenn der Impuls D einen hohen Binärwert aufweist. Wenn das Signal AA einmal bereitgestellt worden ist, wird der Flip-Flop 620 danach rückgesetzt, so dass das Signal nicht weiter bereitgestellt

wird. 909826/0887

Das Signal AA gelangt über eine Leitung 6OD zuin Register 56 für die gegenwärtige Adresse (vgl. Pig. 4-B). Bei Empfang des Signals AA speichert das Register 5& das ausgelesene Adressensignal OD¹ ,,das über die Leitung 4-OC an das Register 56 gelangt. Auf diese Weise wird der Speichervorgang zum Speichern der ausgelesenen Adresse im Register 56 (vgl. Fig. 8A, Block 108) durchgeführt.

Im wesentlichen gleichzeitig oder parallel mit diesem Vorgang wird der Speichervorgang zum Speichern der ausgelesenen Adressen in den Korrekturspeichern der Fehlerkorrekturschaltung 50 ausgeführt. Das vom Flip-Plops 620 kommende Signal SJ mit hohem Binärwert gelangt über das ODER-Glied 628 und über das ODER-Glied 666 an die Leitung 6OH. Ein Signal RG auf der Leitung 6OH gelangt zur Pehlerkorrekturschaltung 50 und bewirkt, dass die ausgelesenen Adressensignale EV und ÜD in die Korrekturspeieher eingespeichert werden.

Nachfolgend soll die Punktionsweise der Fehlerkorrekturschaltung 50 für diesen Vorgang erläutert werden.

Wenn bei der Prüfung, ob der Schnellauf entsprechend Block 1OJ von Fig. 8A notwendig ist oder nicht, festgestellt wurde, dass Y < dp ist, und dass der Schnellauf nicht erforderlich ist, oder wenn der im Block 109 angegebene Vorgang beendet ist, wird die Abfrage gemäss Block 110 von Fig. 8A durchgeführt. Wenn festgestellt wurde,dass Y < m₂ ist, so wird der Flip-Flop 618 nicht gesetzt und er bleibt rückgesetzt. Daher wird das Signal J für den Schnellauf nicht erzeugt. Der Flip-Flop 620 bleibt rückgesetzt, v/eil kein Triggersignal eingegeben wird. Nach Ende des im Block 109 in Pig- 8A angegebenen Vorgang werden die Flip-Flops 618 und 620 rückgesetzt. Zu diesem Zetipunkt des Programmablaufs wird gemäss Block 110 von Fig. 8A geprüft, ob ein Mehrfachsprung erforderlich ist, und zwar so, dass in der Folge steuerschaltung

809825/0887

60 geprüft wird, ob das Differenz signal J grosser als ein vorgegebener Wert ist oder nicht.

Kit dem Startsignal T, das über eine Verzögerungsstufe 614-geführt wird, wird ein Flip-Flop 64-0 gesetzt. Das von der Subtrahierstufe 58 (vgl. Fig. 4-B) kommende Differenz signal Y" wird mit dem in einem Register 636 gespeicherten Wert m^ in einem Vergleicher 634- verglichen, der Teil der Folgesteuerschaltung 60 ist. Dieser Wert au kann beispielsweise einer der Werte. 2· bis 8 sein-, und wird iia vorliegenden Aus-· führungsbeispiel mit 3 gewählt.

Der Vergleicher 634- gibt ein Signal mit hohem Binärwert auf, wenn Y kleiner als m^ ist. Wenn die Flip-Flops 618 und 620 sich im rückgesetzten Zustand befinden, gelangt das Signal mit hohem Binärwert vom Flip-Flop 620 über ein NOR-Glied 626 an ein UND-Glied 638, und am Ausgang des UiTD-Gliedes 638 tritt ein Signal mit hohem Binärwert auf, wenn ein Signal mit hohem Binärwert vom Vergleicher 634- bereitgestellt wird. Dadurch wird der Flip-Flop 64-0 rückgesetzt. Der Vergleicher 634- stellt dagegen kein Signal mit hohem Binärwert bereit, wenn Y gleich oder grosser als au ist. Der Flip-Flop 648 wird daher nicht rückgesetzt. Der Flip-Flop 64-0 gibt daher das Ergebnis des Vergleichs zwischen Γ und m^| wieder, d. h. , er zeigt an, ob der Kehr fach sprung erforderlich ist oder nicht. Auf diese Weise wird der Vorgang getnäss Block 110 in Fig. 8A ausgeführt.

Wenn Y" -> au ist, wird der Mehrfachsprung durchgeführt (vgl. Block 111 in Fig. 8A). Das heisst, der Ablenkwinkel des Spiegels 5 wird um +n oder -n Rillen mittels der Spiegelsteuer stufe 74- geändert. Die Steuerung wird in der folgenden Weise durchgeführt. Wenn sox^ohl der Flip-Flops 618 als auch der Flip-Flop 620 rückgesetzt sind, erzeugt das NOR-Glied 626 ein Signal mit hohem Binärwert. Da der Flip-Flop 640 gesetzt ist, ist ein Verknüpfungsglied 64-2 durchgeschaltet. Wenn das Signal E vom Zeitsteuersignal-

909826/0867

generator 22 über die Leitung 22E an das UND-Glied 627 gelangt, tritt auch ein Signal mit hohem Binärwert vom UND-Glied 642 über die Leitung 6OB als Signal MJ für den Befehl des iiehrfachsprungs an der Spiegel Steuerstufe 27 auf (vgl. Fig. 4A). In Abhängigkeit von diesem Signal MJ und dem Vorzeichensignal UD, das über die Leitung 58B von der Subtrahierstufe 58 kommt (vgl. Fig. 4B) gibt die Spiegelsteuerstufe 74 ein Signal zur Änderung des Reflexionswinkels des Spiegels 5 um einen Betrag von +n oder -n Rillen ab. Auf diese Weise wird-der.Mehrfachsprung beendet und der Impuls E weist einen hohen Binärwert auf (vgl. Block 111 in Fig. 8A). Nach diesem Sprung gibt die Spiegel steuerstufe 74 ein Signal J ab, das die Anzahl der Sprünge wiedergibt, über eine Leitung 74A zur Fehlerkorrekturschaltung 50 gelangt und darin gespeichert wird. Danach wird eine Adresse für das ungeradzahlige Teilbild und eine Adresse für das geradzahlige Teilbild während der nächsten ganzen Drehung (vgl. Fig. 8A, Block 112) von den Schieberegistern 29 und 28 (vgl. Fig. 4B) gelesen. Die ausgelesenen Adressen werden einer Fehlerprüfung in der Fehlerprüfschaltung 40 (vgl. Fig. 8A, Block 113) unterzogen. Wenn bei der Fehlerprüfung kein Fehler festgestellt wird, wird die ausgelesene Adresse ÜD¹ in das Register 56 für die vorliegende Adresse eingegeben (vgl. Fig. 8A, Block 108). Dieser Vorgang läuft in der nachfolgend beschriebenen Weise ab. Das Signal ÖKmit hohem Binärpegel gelangt von der Fehlerprufschaltung 40zum UND-Glied 622 in der in den Fig. 5A und 5B dargestellten Folgesteuerschaltung 60, so dass dann, wenn der Impuls D am UND-Glied 622 anliegt, dieses ein Ausgangssignal mit hohem Binärwert bereitstellt, das zum UND-Glied 632 gelangt.

Der andere Eingang des UND-Gliedes 632 erhält das Signal mit hohem Pegel vom Flip-Flop 640 über das UND-Glied 642, ein ODER-Glied 644 und das ODERGlied 630 zugeleitet. Das UND-Glied 632 gibt ein Signal AA mit hohem Binärwert ab, wenn am UND-Glied 622 das Signal D anliegt. Wie bereits erwähnt, bev/irkt das Signal AA, dass die Adressendaten ÜD¹ im Register 56 für die gegenwärtige Adresse (vgl. Fig. 4B) gespeichert werden. 8098£5/08ß7

-2A-

■ Wenn der im Block 103 von Fig. 8A angegebene Vorgang abgeschlossen ist, wird der im Block 109 von Fig. SA angegebene Vorgang ausgeführt. Dieser Vorgang wird in der Fehlerkorrekturschaltung 50 mit dem Signal RG mit hohem Binärwert ausgeführt, welches bei Auftreten des hohen Binärv/erts am UND-Glied 642 vom ODER-Glied 666 bereitgestellt wird.

Wenn bei der Fehlerprüfung gemäss Block 113 in Fig. SA ein Fehler festgestellt wurde, wird der im Block 114- von Fig. SB angegebene Vorgang mit der in den Fig. 5A und 53 .

dargestellten Folge steuerschaltung 60 in der nachfolgenden Weise durchgeführt. Da das Signal OK in diesem Falle nicht von der Fehlerprüfschaltung 40 erzeugt wird, bleibt das UND-Glied 622 in der Folge steuerschaltung 60 gesperrt, und das Signal AA gelangt nicht auf die Leitung 6OD. Anstelle des Signals AA wird vom UND-Glied 648 ein Signal mit hohem Binärwert abgegeben. Oder genauer ausgedrückt, das UND-Glied 646 ist durchgeschaltet, weil das invertierte Signal des Signals QK und das Signal mit hohem Binärwert vom UND-Glied 642, das über das ODER-Glied 644 kommt, an den Eingängen des UND-Gliedes 646 anliegen. Das UND-Glied 648 wird durchgeschaltet, weil das Signal D und das Ausgangssignal des UND-Gliedes 646 mit hohem Pegel an diesem UND-Glied 648 anliegen. Das UND-Glied 648 gibt bei Auftreten des Signals D ein Signal mit hohem Binärwert ab.

Diese Signal mit hohem Binärwert startet einen Impulsfolgegenerator 652, der soviel Impulse erzeugt, wie der Wert n, der in einem Register 654 gespeichert ist, beträgt. Der Wert η ist kleiner als m* und sei hier beispielsweise" 2. Das Ausgangssignal des Impulsfolgegenerators 652 gelangt an ein UND-Glied 656. Da das UND-Glied 656 auf Grund des vom UND-Glied 642 kommenden Signals mit hohem Pegel durchgeschaltet ist, gibt es die an ihn gelangenden Impulse, so wie sie sind, ab. Das Impulfolgesignal gelangt über eine Leitung 6OE als Signal CLK an das Register 56 mit der gerade vor-

809825/0867

liegenden Aaresse (vgl. Fig. 4B), das aus einem Zähler besteht, der rauf und runter zählen kann und in Abhängigkeit des Signals CLK und weiterhin in Abhängigkeit des Vorzeichensignals UD, das über die Leitung 58B von der Subtrahierstufe 58 kommt (vgl. Fig. 4B) um klein η nach oben oder nach unten zählt. Auf diese Weise wird entsprechend den +n oder · -η-Sprung (vgl. Fig. 8B, Block 114) ein Wert RR +n oder RR -n im Register 56 für die gegenwärtige Adresse gespeichert, wobei RR die Adresse vor dem Sprung ist.

10' Nach diesem Vorgang wird der im Block 115 von Fig. 8B angegebene Vorgang durchgeführt. Dieser Vorgang wird dann, wenn das Signal RG einen hohen Binärwert aufweist und in Abhängigkeit von diesem Signal RG in der Fehlerkorrekturschaltung 50 ausgeführt, wie dies der Fall ist, wenn bei dem im Block 113 von Fig. 8A angegebenen Vorgang kein Fehler festgestellt worden ist.

Nach Abschluss der Vorgänge im Block 109 von Fig. 8A und dem Block 115 von Fig. 8B wird der im Block 110 von Fig. 8A angegebene Programmschritt wieder in der in den Fig. 5A und 5B dargestellten Folge steuerschaltung durchgeführt.

Im Vergleicher 634 wird ein Differenz signal X zu dem Zeitpunkt, wenn ein neuer Adressenwert in das Register 56 (vgl. Fig. 4B) für die gegenwärtige Adresse eingegeben worden ist, mit dem Wert im Register 636 verglichen.

Wenn nicht das Signal'mit hohem Pegel vom Vergleicher 634 bereitgestellt wird, werden die in den Blöcken 101 bis 109 oder im Block 115 angegebenen Programmschritte wiederholt. Wenn Y ^z m^ ist, und vom Vergleicher 634 ein Signal mit hohem Pegel bereitgestellt wird, wird der im Block 116 angegebene Vorgang ausgelöst.

Der Flip-Flop 640 wird von dem vom Vergleicher 634 kommenden Signal mit hohem Pegel rückgesetzt. Infolgedessen wird

Θ0982Β/0867

ein UND-Glied 664, das vorher durch das vom Flip-Flop 640 bis zu diesem Zeitpunkt'bereitgestellte Signal mit hohem Pegel im gesperrten Zustand gehalten wurde, durchgeschaltet, und gibt das Ausgangssignal eines Flip-Flops 662 weiter. Der Flip-Flop 662 wird vom Ausgangssignal der Verzögerungsstufe 614 gesetzt.

Das Signal Y gelangt in einen Decoder 658, dessen Ausgangssignal über ein UND-Glied 660 an den Rücksetζeingang des Flip-Flops 662 gelangt. Wenn das Signal Y gleich Null ist, weist dieses Ausgangs sign al einen hohen Binärwert auf. Di-es entspricht dem Zeitpunkt, wenn die Zieladresse gleich dem Wert in dem Register für die vorliegende Adresse ist.

Wenn die Adressen nicht gleich sind, stellt der Decoder 653 ein Signal mit niederem Binärwert bereit, so dass Flip-Flop 662 nicht rückgesetzt wird. Daher wird vom UND-Glied 664 ein Signal mit hohem Pegel bereitgestellt und das Signal SJ mit hohem Binärwert gelangt über das ODER--Glied 628 und das UND-Glied 629 auf die Leitung 6OC. Wenn das Signal E von der Leitung 22E zum UUD-Glied 629 gelangt, wird das Signal SJ erzeugt, das über die Leitung 60C zur Spiegelsteuerstufe 74 gelangt (vgl. Fig. 4A). In Abhängigkeit vom Signal SJ und dem Vorzeichensignal UD, das von der Subtrahierstufe 58 (vgl. Fig. 4B) kommt, gibt die Spiegelsteuerstufe 74 ein Signal an den Spiegel 5 ab, um einen Sprung von +1 oder -1 Rillen durchzuführen. Zu diesem Zeitpunkt gelangt das Signal J_Q, das die Anzahl der Sprünge angibt, von der Spiegelsteuerstufe 74 über die Leitung 7^-A zur Fehlerkorrekturschaltung 50.

Auf diese Weise wird der im Block 117 von Fig. 8B angegebene Vorgang durchgeführt.

Bei der nachfolgenden vollen Drehung v/erden die Adressen der Rille nach dem Sprung wieder ausgelesen (vgl. Block 118 von Fig. 8B). Die Fehlerprüfungen werden dann wieder für die

609828/0867

ausgelesenen Adressen durchgeführt (vgl. Block 119 von Fig. 8B). Wenn ein. Fehler festgestellt wird, wird sowohl das UJn)-Glied 64-6 als auch das UND-Glied 643 an der Vorderflanke des nächsten ZeitSteuersignals D durchgeschaltet, und das UND-Glied 64-8 stellt dann ein Signal mit hohem Binärwert bereit. Gleichzeitig gelangt ein Signal mit hohem Binärwert vom UND-Glied 664- an ein UND-Glied 650. Daher tritt ein Signal, das dann, wenn das Signal D einen hohen Binärwert aufweist, ebenfalls einen hohen Binärwert besitzt, am Ausgang des UND-Gliedes 650 und damit an der Leitung 6OE als ein einziger Taktimpuls CLK auf. Das UND-Glied 656 befindet sich dagegen zu diesem Zeitpunkt im nicht durchgeschalteten Zustand, weil der Flip-Flop 64-0 rückgesetzt ist, so dass vom Impulsfolgegenerator 652 keine Impulsfolge geliefert wird.

Das Signal CLK gelangt über die Leitung 6OE an das Register 56 (vgl. Fig. 4-B) für die gegenwärtige Adresse. Dieses Register 56 verändert seinen Zählerstand in Abhängigkeit des Signals CLK und des von der Subtrahierstufe 58 (vgl.

Fig. 4-B) kommenden Vorzeichensignals UD nach oben oder nach unten um eins. Auf diese Weise wird die Adresse EE,+ 1 oder RR - 1 im Register 56 gespeichert, wobei der Wert RR die Adresse vor dem Sprung ist, und auf diese Weise wird der im Block 120 angegebene Vorgang ausgeführt. Danach wird zu dem im Block 121 (vgl. Fig. 8B) angegebenen Vorgang übergegangen.

Die Fehlerkorrekturschaltung 50 führt""diesen Vorgang durch, wenn an sie das Signal RC mit hohem Binärwert gelangt, das vom Flip-Flop 662 über das UND-Glied 664·, das ODER-Glied und das ODER-Glied 666 an die Leitung 6OH geführt wird.

Wenn beim Vorgang gemäss Block 119 (vgl. Fig. 8B) kein Fehler festgestellt wurde, d. h. wenn, auf der Leitung 4OA das Signal OK auftritt, gelangt das Signal AA auf die Leitung 6OD, um das Signal O^-D' auf der Leitung 4-OC in "das

809825/0867

Register 55 für die vorliegende Adresse einzugeben (vgl·. Fig. 8B, Block 122). Die Fehlerkorrekturschaltung 50 speichert" die auf den Leitungen 40A, 4OB und 4OD auftretenden Signale OK, ÜD und EV auf Grund des Signals EG (vgl. Fig. 8B, Block 123).

ι. Danach wird zu dem im Block 116 angegebenen Vorgang gesprungen. Bis das Vorliegen des Zielsignals festgestellt wird, werden die Vorgänge gemäss den Blöcken 116 bis 121 oder geraäss den Blöcken 116 bis 123"wiederholt. -Wenn festgestellt wird, dass die Zieladresse erreicht ist, gibt der Decoder 658 _mein Signal mit hohesi Binärwert ab, so dass der Flip-Flop 662 rückgesetzt wird.

Ein Flip-Flop 674 war bereits rückgesetzt worden, als das Ausgangssignal der Verzögerungsschaltung 614 über ejua ODER-Glied 672 an den Eücksetzeingang des Flip-Flops 674 gelangte.

Wenn das UND-Glied 660 ein Signal mit hohem Binärwert bereitstellt, wird der Flip-Flop 674 von diesem Signal gesetzt.

Infolgedessen gelangt ein Signal RP mit hohem Binärwert an eine Leitung 601. Ein Signal P? mit hohem Binärwert gelangt vom UND-Glied 676 auf die Leitung 6OJ, wenn sowohl das Signal D als auch das Signal OK einen hohen Binärwert aufweist.

Infolgedessen werden die Verarbeitungsstufen des nächsten Blocks 124 und die Verarbeitungsstufen nach diesem nächsten Block 124 von der Fehlerkorrekturschaltung 50 ausgeführt. Diese Verarbeitungsvorgänge, sowie die Verarbeitungsvorgänge gemäss den Blöcken 109, 115, 121 und 123, von denen letztere nicht im einzelnen beschrieben wurden, sollen nachfolgend anhand von Fig. 7 erläutert werden.

Fig. 7 zeigt die Fehlerkorrekturschaltung 50, die exnen Mikroprozessor auf einen Chip aufweist.

809825/0867

285428Q

Ein Mikro-Rechnersystem 250 umfasst einen Mikroprozessor 251 (beispielsweise den Mikroprozessor '.'χ8080' " der' Firma Intel Inc.)? eine Eingabe-VÄusgabe-Sammelieitung-Steuerstufe 252, die die Datenübertragung zwischen einer Eingabe-/ Ausgabe-Sammelleitung 250A und dem Mikroprozessor 251 steuert, eine Zustandssteuerstufe 253₅ die den Zustand des Mikroprozessors 251 decodiert und die Eingabe-/Ausgabe-Sam:nelleitung-Steuerstufe 252 steuert, eine Unterbrecher-Steuerstufe 254, die Unterbrechung des Mikroprozessors 251 in Abhängigkeit von einem über eine Unterbrecher-Sammelleitung 257A kommenden Unterbrechersignal steuert, einen Taktsignalgenerator 255, der den Maschinenzyklus des Mikroprozessors 251 festlegt, sowie einen Hauptspeicher 255. Der Hauptspeicher 256 weist einen Festspeicher (ROM) zum Speichern eines Steuerprogramms, sowie einen Random-3peieher (RAM) zum Speichern der Eingabe- und Ausgabedaten für die Programmschritte usw. auf. Die Ausführung des Steuerprogramms wird dadurch vorgenommen, dass ein Ausführungsbefehl über die Eingabe-ZAusgabe-Sammelleitung 250A an einem Decoder 261 geführt wird.

Die Sammelleitung-Treiberstufen 257, 258 und 259 zum Unterbrechen der Pegel 3., 2 bzw. 1 sind mit der Unterbrecher-Sammelleitung 257A verbunden. Da der Unterbrecherpegel kleiner ist, ist die Priorität der Unterbrechung grosser.

Random-Speieher 277, 278 und 279 speichern die Adressendaten O^-D und EV, die von der Fehlerprüf schaltung 40 bereitgestellt werden, sowie die Spiegelsprungzahl J , die von der Spiegel Steuer stufe 7^- bereitgestellt wird. Die Speicheradressen der Daten in den Random-Speiehern werden von einem Programrazähler 266 bereitgestellt.

Die gespeicherten Daten werden zur Korrektur eines einen Fehler aufweisenden Adressensignals benutzt.

Ein Zähler 288 zählt, v/ie oft die Eingabe der Adressen der

80982S/0867

Rillen wiederholt wird, nachdem die Zieladresse festgestellt wurde.

Durchführungsprogramme des Mikroprozessorsystems 250 werden in zwei Sorten eingeteilt. Sie werden in Abhängigkeit von den Unterbrecherpegeln gewählt, die in die Sammelleitung-Steuerstufen 257, 258 und 259 gelangen. Wenn das Signal D zur Sammelleitungs-Steuerstufe 259 gelangt, speichert der Mikroprozessor 251 Ausgangssignale PLG der Flip-Flops 618, 620, 640, 662 und 674 (vgl. Fig. 5A) und bestimmt, welcher Vorgang im Flussdiagramm der Fig. 8A, 8B und 8C jetzt ausgeführt wird.

Wenn ein Überlaufsignal P des Zählers 288 an die Sammelleitung-Steuerstufe 258 gelangt, beginnt die Prüfung zur Bestimmung der Zieladresse (vgl. Fig. 8C, Block 125)-

Wenn das Signal PP an die Sammelleitung-Steuerstufe 257 gelangt, beginnt der Vorgang zur Bestimmung der Adressenfehlerkorrektur (vgl.Fig. 8C, Block 126).

Zunächst soll das Speichern der Daten in die Randotn-Speicher 277 bis 279 beschrieben werden. Dies entspricht den Vorgängen gemäss den Blöcken 109, 115, 121 und 123 in dem in den Fig. 8A und 8B dargestellten Flussdiagramm. Wenn bei nicht anliegenden Signalen P und PP das Schnellaufsignal J von der Folgesteuerschaltung 60 an der Leitung 60G- bereitgestellt wird, gelangt dies über das ODER-Glied 275 an den Rücksetzeingang R des Prograramzählers 266, um den Programmzähler 266 auf Null zurückzusetzen. Wenn der Schnellauf endet und das Signal D in dem Falle auftritt, wenn das Signal RG, das die Speicherung von Daten in den Korrekturspeiehern 277, 278 und 279 fordert, auftritt, wird ein UND-Glied 271 durchgeschaltet und das Signal D gelangt über ein NOR-Glied 270 an die Schreibeingänge WE der Speicher 277, 278

Θ0982 5/0867

und 279· Gleichzeitig.gelangt das Ausgangs.signal des ... NOR-Gliedes-270. an· .den Tr.iggereingang T des Programmzählers 266.

Die Speicher 277, 278 und 279 speichern also die Signale "Ö~D, EV bzw. J in den vom Programmzähler 266 bezeichneten Adressen und dann, wenn das Signal D abfällt. V/enn das Signal D abfällt, zählt der Programmzähler 266 gleichzeitig weiter.■ ■

Auf diese Weise speichern die Speicher 277» 278 und 279 immer dann, wenn das Signal D anliegt, die Daten.

Wenn danach durch die im Block 116 von Fig. 8B angegebenen Prüfung festgestellt wird, dass die Zieladresse im Register 56 für die gerade vorliegende Adresse (vgl. Fig. 4B) gespeichert ist, geht das Signal RG in einen niederen Binärwert über, wie dies bereits erwähnt wurde.

Auf Grund des niederen Binärpegels des Signals RG wird das UND-Glied 271 gesperrt, und das Signal D gelangt nicht an die' Schreibeingänge der Speicher 277 bis 279» so dass keine Daten eingeschrieben werden.

Immer wenn das Signal D über die Leitung 22D vom Zeitsteuersignalgenerator 22 und über die Sammelleitung-Steuer stufe 259 auftritt, gibt der Mikroprozessor 251 über die Eingabe-/Ausgabe-Sammelleitung 250A an den Decoder 261 einen Befehl ab, um die Ausgangssignale FLG von den Flip-Flops 618, 620, 640, 662 und 674 in der Folgesteuerschaltung 60 auf der Eingabe-ZAusgabe-Sammelleitung 250A über die Leitung 6OL und ein UND-Glied abzurufen. Von den abgerufenen Ausgangssignalen der Flip-Flops wird festgelegt, welcher Programmschritt bei dem in den Fig. 8A, 8B und 8G dargestellten Flussdiagramm nun ausgeführt wird.

8Θ982Β/0867 *

Zu dem Zeitpunkt, wenn, das Signal RG- in einen niederen Binärwert übergegangen ist, weist der Mikroprozessor durch das Signal FLG, das die Ausführung des Programmschrittes gemäss Block 116 in Fig. SB beendet ist. Zu diesem Zeitpunkt führt der Mikroprozessor 251 einen Befehl zum Speichern des Inhalts <j des Programmzählers 266 über ein UND-Glied 263 in den Hauptspeicher 256 aus. Nach Ausführung dieses Befehls führt der Speicher weiter einen Befehl aus, gemäss dem der Inhalt ES des Registers 56 für die gegenwärtige Adresse .(.vgl. Fig. 4B) über die Leitung 56A und ein UND-Glied 267 im Hauptspeicher 256 gespeichert wird. Danach führt die Fehlerkorrekturschaltung 50 den in Block 124 von Fig. 8C angegebenen Programmschritt, sowie die nachfolgenden Programmschritte aus.

Wenn das Signal RG einen njsderen Binärwert eingenommen hat, wird geprüft, ob ein Fehler festgestellt worden ist (vgl. Block 124). Wenn kein Fehler vorliegt, und das Ausgangssignal ÜK der Fehlerprufschaltung 40 einen hohen Binärwert aufweist, wird vom UND-Glied 676 in der Folgesteuerschaltung 60 gemäss Fig. 5B zu dem Zeitpunkt ein Signal PP bereitgestellt, bei dem das Signal D in einen hohen Binärwert übergeht. Dieses Signal PP gelangt über die Leitung 6OJ, die Sammelschienen-Steuerstufe 257 und die Unterbrecher-Sammelschiene 257A an das Mikrorechnersystem 250. Bei Auftreten dieses Signals führt das Mikrorechnersystem 250 die nächste Prüfung zur Bestimmung der Zieladresse aus (vgl. Block 125 in Fig. 8C).

Die Zieladressen-Bestimmungsprüfung ist in Fig. 9 dargestellt. Im Block I31 wird geprüft, ob die Summe aus den Daten R1E, die unter den Daten ET im Speicher 278 die Rille betreffen, die unmittelbar vor der vorliegenden Rilleausgelesen worden ist, und unter den im Speicher 279 gespeicherten Daten J die Anzahl der Rillen Jq, um die der Lichtstrahl gesprungen ist, um von der vorherge-

8098 2 5/0867

henden Rille die jetzige Rille zu erreichen, gleich den Daten ROE ist oder nicht, die die vorliegende Rille unter den Daten EV im Speicher 278 betreffen.

Dazu gibt das Mikrorechnersystera 250 auf der Sammelleitung 250A einen Befehl zum Auslesen der Daten R1E aus dem Speicher 278 und gleichzeitig eine Adresse ab. Wenn der Decoder 261 diesen Lesebefehl decodiert hat, gibt er ein Signal zum Durchschalten des UND-Gliedes 262 und ein (nicht dargestelltes) Signal zum Eingeben eines vom UND-Glied 262 bereitgestellten Adressensignals in den Programmzähler 266 ab. Weiterhin wird das UND-Glied 265 durch das Ausgangssignal des Decoders 261 durchgeschaltet, und die Daten R1E, die mit dem Adressensignal, das das Ausgangssignal des Programmzählers 266 ist, aus dem Speicher 278 ausgelesen werden, werden in den Hauptspeicher 256 eingegeben. Danach werden die Daten ROE in entsprechender Weise aus dem Speicher 277 über ein Verknüpfungsglied 264 in den Hauptspeicher 256 gebracht.

Die Daten J_Q werden danach in entsprechender Weise aus dem Speicher 279 über ein Verknüpfungsglied 266 in den Hauptspeicher 256 eingegeben.

Mit diesen Daten wird geprüft, ob R1E + J_Q gleich ROE ist oder nicht. Wenn bei der Prüfung festgestellt wurde, dass diese beiden Grossen nicht gleich sind, wird der Programmschritt gemäss Block 132 (vgl. Pig-. 9) ausgeführt. Das heisst, es wird geprüft, ob die Summe aus den Daten R10, die unter den Daten OD im Speicher 277 die Rille betreffen, die unmittelbar vor der gegenwärtigen Rille ausgelesen worden ist, und unter den im Speicher 279 gespeicherten Daten J die Anzahl der Rillen J ,um die der Lichtstrahl gesprungen ist, um von der vorausgegangen Rille zur jetzigen Rille zu kommen, gleich den Daten ROÜ

9825/086?

ist, die unter den im Speicher 277 gespeicherten Daten ÖD die gegenwärtige Rille betreffen. Wenn ein Ergebnis der Prüfungen in den Blöcken 131 und 132 (vgl. Fig. 9) festgestellt wird, dass eine dieser Prüfungen zu einem positiven Ergebnis führt, wird der im Block 127 von Pig. 8C angegebene Programmschritt ausgeführt. Oder genauer ausgedrückt, wenn einer dieser Tests als Ergebnis der Zieladressenbestimmung ein positives Ergebnis zeitigt, überträgt der Mikroprozessor 251 an die Eingabe-/Ausgabe-Sammelleitung 250A einen Befehl, der die Videoanzeige der gerade ausgelesenen Rille erlaubt. Ein Anzeige-Erlaubnissignal GR, das durch Decodieren des Erlaubnisbefehls im Decoder 261 bereitgestellt wird, gelangt über die Leitung 50B an den Rücksetzeingang des Flip-Flops 608 in der Folge steuerschaltung 60 (vgl. Fig. 5B), und rücksetzt diesen Flip-Flop.

Durch das Rück-setzen des Flip-Flops 608 gibt der Video schalter 14 (vgl. Fig. 4-A) das Ausgangssignal des FM-Demodulators 12 an die Kathodenstrahl-Anzeigeröhre ab, so dass die Videoanzeige durchgeführt werden kann.

Wenn bei der Prüfung gemäss Block 132 (vgl. Fig. 9) festgestellt worden ist, dass keiner der genannten Prüfungen zu einem positiven Ergebnis führt, wird der im Block 126 von Fig. 8C angegebene Programmschritt ausgeführt.

Durch Bestimmen der Zieladresse gemäss Fig. 9 in der zuvor beschriebenen Weise wird die Fehlerprüfung mit ausserordentlich hoher Wahrscheindlichkeit bzw. mit ausserordentlich hoher Zuverlässigkeit durchgeführt.

Während der zuvor beschriebenen Programmschritte bleibt das Signal OK über das UND-Glied 285 und das ODER-Glied 287 am Rücksetzeingang des Zählers 288 angelegt, so dass der Zähler rückgesetzt bleibt. Das Signal RP mit hohem

809825/0867

Binärwert bleibtt. am Verknüpfungsglied 285 angelegt.

Wenn dagegen ein Fehler zu dem Zeitpunkt festgestellt wird, bei dem das Signal RG einen niederen Binärwert (vgl. Block 124 in Fig. 8C) und das Aus gangs sign al T)K der Fehlerprufschaltung 40 einen niederen Binärwert aufweist, wird das Signal PP nicht übermittelt. Da das Signal QE einen niederen Binärwert aufweist, wird der Zähler nicht rückgesetzt. Der Zähler 288 zählt weiter, wenn das über.das Verknüpfungsglied 286 kommende Signal D vom hohen Binäerwert in den niederen Binärwert übergehet. Die Adressen derselben Rillen werden wiederholt ausgelesen (vgl. Block 129 in Pig- 8C), die Fehlerprüfung (vgl. Block 124 in Fig. 8G) wird durchgeführt, und der Auslesevorgang wird solange wiederholt, bis kein Fehler mehr festgestellt wird.

Bei jeder Wiederholung wird geprüft, ob die Anzahl der Wiederholungen einen vorgegebenen Wert (m*) (beispielsweise einen Wert zwischen S und 16) erreicht hat (vgl. Block 128 in Fig. 8G). Wenn dieser vorgegebene Wert erreicht ist, läuft der Zähler 288 über und gibt das Signal P ab, das über die Leitung 50A und das Verknüpfungsglied 672 (vgl. Fig. 5A) an den Rücksetzeingang des Flip-Flops 674 in der Folgesteuerschaltung 60 (Fig. 5A) gelangt und den Flip-Flop 674 rücksetzt. Der Flip-Flop 674 stellt daher nicht das Signal RP bereit. Dagegen gelangt das Signal P über die Sammelleitung-Steuerstufe 258 zum Mikrorechnersystem 250. Bei Auftreten dieses.Signals beginnt das Mikrorechnersystem 250 mit der Fehlerkorrektur-Feststellung (vgl. Block 126 in Fig. 8C). Die Einzelheiten der Fehlerkorrektur-Feststellung sind in Fig. 10 dargestellt.

9 0 9 8 2 S / 0 8 6 7

Wenn mit j die Anzahl der Rillen bezeichnet wird, die schon im Hauptspeicher 256 gespeichert sind, so werden die Daten RxU im Speicher 277 ₅ die eine Rille betreffen, welche i Schritte vor der gegenwärtigen Rille liegen, sowie die Daten RiE im Speicher 278 nacheinander ausgelesen, um ihre Übereinstimmung festzustellen und dies wird für alle i's (i = O bis j) durchgeführt (vgl. Block 210). Wenn beim Vergleich die Übereinstimmung für alle i's festgestellt worden ist, so ist damit die Übereinstimmung zwischen ROE und den Daten RR im Register 56 (vgl. Fig. 4B) für die vorliegende Adresse ermittelt (vgl. Block 220).

Die Daten RR werden über die Leitung 56A und das UND-Glied 267 in den Hauptspeicher 256 eingespeichert.

Wenn beim Vergleich Übereinstimmung gefunden worden ist, wird der im Block 127 von Fig. 8C angegebene Programmschritt ausgeführt.

Wenn bei dem Vergleich in Block 210 keine Übereinstimmung für alle i's festgestellt wurde, wird eine Konstante a gleich Null gesetzt, wie dies im Block 230 von Fig. 10 angezeigt ist, und es wird eine Prüfung im Block 240 ausgeführt. Das heisst, es wird geprüft, ob ein Bit, das das Ergebnis der Paritätsprüfung (dieses Bit sei mit PaE bezeichnet) unter den Adressendaten EV im Speicher 278, die die a-Schritte vor der gegenwärtigen Rille ausgelesene Rille betreffen, wiedergibt, den Binärwert "1" aufweist oder nicht (vgl. Block 240). PaE = 0 entspricht dem Fall, bei dem ein Paritätsfehler bei der Paritätsprüfung festgestellt wird. In diesem Falle wird zum Programmschritt gemäss Block 242 übergegangen. In diesem Block 242 wird geprüft, ob ein Bit, das das Ergebnis der Paritätsprüfung (dieses Bit wird mit PaU bezeichnet) unter den Adressendaten ÜD im Speicher 277? die die a-Schritte vor der gegenwärtigen Rille ausgelesene Rille betreffen, wiedergibt, eine binäre "1" ist oder nicht.

909825/0867

Venn vor Ausführung dieser Prüfungen festgestellt wird, dass. PaE.= O und. PaU =. 1 ist, werden RaE und EaO^- ausge-. ■- ■ tauscht (vgl. Block 244). Wie durch die Blöcke 246 und 241 angedeutet ist, wird dieser Vorgang wiederholt, bis a = j ist. Dadurch werden die Daten, die keinen Paritätsfehler aufweisen, zuletzt im Speicher 278 gespeichert. Wenn jedoch PaCi = "0" bei der Prüfung gemäss Block 242 ist, so wird das Vorhandensein eines Adressenfehlers festgestellt, und der direkte Zugriff wird gestoppt, ohne dass das Signal CR, durch das die Videoanzeige möglich wird, an die Leitung 50B gelangt.

Wenn jedoch wenigstens PaE oder PoE den Binärwert "1" aufweist, bis a = j im Block 241 ist, wird der im Block 250 angegebene Programmschritt ausgeführt. Der im Block 250 angegebene Programmschritt wird auch ausgeführt, wenn bei dem im Block 220 angegebenen Programmschritt festgestellt wurde, dass ROE ^ RR ist. In den Programmschritten gemäss den Blöcken 250 bis 260 wird nacheinander geprüft,

ob RR - J₀ = R1E, R1E - J₁ = R2E, ... und R(J-I)E - J(j-1) RjE ist oder nicht. Wenn bei diesen Prüfvorgängen in den Blöcken 250 bis 260 festgestellt wurde, dass bei einem dieser Vergleiche keine Übereinstimmung auftritt, so liegt ein Fehler vor, und es wird die Monitoranzeige weiterhin unterbunden. Wenn bei allen Vergleichen Übereinstimmung festgestellt wurde, wird der im Block 12? von Fig. 8C angegebene Programmschritt ausgeführt.

Auf die zuvor beschriebene Weise ist es möglich, die Zieladresse mit ausserordentlich hoher Zuverlässigkeit und Sicherheit zu ermitteln.

Bei den vorausgegangenen Erläuterungen wird von einem ODER-Glied 670 in der Folgesteuerschaltung (vgl. Fig. über eine Leitung 6OF ein Steuersignal MS an das Ver-

9825/0867

knüpfungsglied 26 zum Steuern der Adresseneingabe in die Schieberegister 28 und 29 abgegeben- Die Eingangssignale des ODER-Glieds 670 sind das Ausgangssignal des UND-Glieds 64-2 und das Aus gangs signal des ODER-Glieds 668. Die Eingangssignale des ODER-Glieds 668 sind das Ausgangssignal des Flip-Flops 67^ und das Ausgangssignal des ODER-Gliedes 62Ö.

Bei dem in Fig. 8C dargestellten Flussdiagramm ist es auch möglich, den Programmschritt gemäss Block 125 wegzulassen, und den Programmschritt gemäss Block 127 sofort nach der Feststellung des "Nein" durch den im Block 124 angegebenen Programmschritt auszuführen.

Das zuvor beschriebene Ausführungsbeispiel ist ein direktes Zugriffssystem für eine Videoinformationsspeicher- bzw. Aufzeichnungseinrichtung mit einer äusserst zuverlässigen Prüfung bzw. Überwachung. Um eine automatische Korrektur des Adressenfehlers am Ende des Zugriffs und eine Feststellung bzw. Bestimmung der Adressen am Ende des Zugriffs durchzuführen, werden folgende Vorgänge durchgeführt:

Eingeben der Adressen, Prüfen bzw. Feststellen des Fehlers und Eingeben der gelesenen Adressen in die Fehlerkorrekturregister bei jedem Zugriffssprung des Rillen- bzw. Nachführspiegels. Ein solches Verfahren ist das Ergebnis der Beachtung oder Verfolgung der Wahrscheinlichkeit (Zuverlässigkeit) auch dann, wenn das Merkmal bzw. der Vorteil des Mehrfachsprungs dadurch in gewissen Masse verloren geht. In dieser Hinsicht wird bei einem Verfahren zu dem Zeitpunkt, wenn die Bezugsadresse nach dem Schnellauf eingestellt worden ist, der _Sprung zur Zieladresse durch Ausführung eines Mehrfachsprungs durchgeführt, und nur dann, wenn die Adressen einen Fehler aufweisen, werden die Adressen in der Umgebung dieser Zieladresse gespeichert, so dass der Adressenfehler automatisch korregiert wird. Dieses Verfahren ist besonders vorteilhaft im Hinblick auf die Verkürzung der Zugriffszeit, ohne dass dadurch die Zuverlässigkeit gegen-

909825/0867

285428Q

__ über .dem. vorausgegangenen Ausführungsbeispiel dadurcli we-• sentlich beeinträchtigt wird.

Die Fig. 11A, 11B und 11C zeigen ein Flussdiagramm gemäss einer zweiten Ausführungsform der vorliegenden Erfindung. Die Programmschritte bzw. Blöcke, die dieselben Bezugszeichen wie die Blöcke in den Fig. 8A, 8B und 8C aufweisen, entsprechen denselben Programmschritten wie in den Fig. 8A, 8B und"8C. Die· Unterschiede' des in den Fig.'HA; 11B . und 11C angegebenen Flussdiagramms gegenüber dem in den Fig. 8A, 8B und 8C angegebenen Flussdiagramm sind nachfolgend angegeben:

(1) Der Block 109 in Fig. 8A und die Blöcke 115, 121 und 123 in Fig. 8B sind nicht vorgesehen.

(2) DieBlöcke 112 und 113 in Fig. 8A sind nicht vorgesehen, und der Prograramschritt gemäss Block 114 wird ausgeführt, ohne dass dabei die Fehlerabfrage bzw. -entscheidung ausgeführt wird.

(3) DieBlöcke 118 und 119 in Fig. 8B sind nicht vorgesehen, und der Programmschritt gemäss Block 120 wird ausgeführt, ohne dass dabei die Fehlerprüfung bzw. -entscheidung ausgeführt wird.

(4) Der Block 125 in Fig. 8C ist nicht vorgesehen, und die Monitoranzeige ist ohne die ZieladressenbeStimmung bzw. -ermittlung möglich.

(5) Die Programmschritte gemäss dem Block 128 von Fig. 8C und die nachfolgenden Programmschritte unterscheiden sich von den Programmschritten gemäss dem Block 128 von Fig. 11C und von den Programmschritten nach dem Block 128 von Fig. 11C.

Die Fig. 12A und 12B zeigen eine Schaltungsanordnung der Folge steuerschaltung 60 für die Ausführung des in den Fig. 11A, 11B und 11C angegebenen Flussdiagramms. Die dargestellten Teile sind in der in Fig. 12C dargestellten Weise angeordnet. In diesen Figuren sind die Schaltungselemente,

909825/0867

die BBzugszeichen mit einem Apostroph aufweisen, neu bzw. zusätzlich vorgesehen. Die Schaltungsteile, die mit denselben Bezugszeichen wie in den Fig. 5A und 5B versehen sind, entsprechen völlig den jeweiligen Schaltungsteilen der Fig. 5A und 5B. Die Signale, die mit denselben Bezugszeichen wie in den Fig. 5A und 5B versehen sind, sind Signale, die dieselben Steuervorgänge wie die entsprechenden Signale in den Fig. 5A und 5B ausführen.

• Auf Grund der zuvor unter (1) gemachten Aussage wird das Signal RG in den Fig. 12A und 12B im Gegensatz zu dem Signal RG in Fig. 5B nur bei den Programmschritten geraäss dem Block 128 und bei den danach folgenden Programmschritten erzeugt (vgl. Fig. 11C).

Entsprechend dem zuvor unter (4-) angegebenen Merkmal weist die in den Fig. 12A und 12B dargestellte Schaltung einen Schaltungsteil zur Erzeugung des in Fig. 5B verwendeten Signals PP auf. In den Fig. 12A und 12B ist daher die Saramelschienen-Steuerstufe 257 (vgl. Fig. 7) für die Fehlerkorrekturschaltung 50 nicht erforderlich.

Entsprechend dem . zuvor unter (5) angegebenen Merkmal ist die in den Fig. 12A und 12B dargestellte Schaltung mit einem R-S-Flip-Flop 680' für eine Markierung für die Mehrfachsprung-Forderung in der Nähe einer Stoppstellung, mit einem J-K-Flip-Flop 682' für eine Anforderungsmarkierung zum Zurückkehren in die Stopp stellung, mit einem Zähler 684-' zum Zählen der Anzahl an Zurückkehrungen und mit einem UND-Glied 686' versehen. Entsprechend den zuvor unter (2) und (3) angegebenen Merkmalen sind die Schaltungsstufen zur Erzeugung der Signale AA und CLK in den Fig.

12A und 12B gegenüber den entsprechenden Schaltungsstufen in den Fig. 5A und 5B natürlich unterschiedlich. Da die Einzelheiten jedoch aus den Schaltungsdiagrammen und der nachfolgenden Beschreibung der Funktionsweise deutlich werden, wurden diese Schaltungsstufen jedoch nicht nochmals erläutert. 009825/0867

Nachfolgend soll das in den Pig. 11A, 11B und 11C angegebene Flus.sdiagramm anhand der Fig. 12A und 12B beschrieben werden, wobei besonders auf die Unterschiede zu dem in den Fig. 8A, 8B und 8C dargestellten Flussdiagramm hervorgehoben werden sollen. Wenn eine eingegebene Adresse durch die Fehlerprüfung im Block 106 (vgl. Fig. 11A) hindurchgegangen ist, wird sie nach dem Schnellauf (Block 108) als Bezugsadresse in dem Register 56 für die gegenwärtige Adresse gespeichert-, und diese Adresse wird dann an den Block 110, der feststellt, ob ein Mehrfachsprung erforderlich ist, abgegeben. Die Daten üLj des Registers (vgl. Fig. 12A) für die Mehrfachsprung-Abfrage werden auf die Zahl 2 festgelegt. Wenn die Differenz Y gleich oder grosser als ttu ist, wird der Mehrfachsprung (+n oder -n Rillen) ausgefüh rt (vgl. Block 111). Dem Inhalt RR des Registers 56 für die gegenwärtige Adresse (vgl. Fig. 4B) wird sofort die Anzahl der Mehrfachsprunge zuaddiert, das Ergebnis wird vjieder im Register 56 gespeichert (vgl. Block 1.14- in Fig. 11A) und die Abfrage für den Mehrfachsprung (vgl. Block 110 in Fig. 11A) wird wieder ausgeführt. Dazu wird der Wert η des Registers 654- (vgl. Fig. 12B) zu 2 gewählt. Wenn im Block 110 festgestellt wurde, dass der Mehrfachsprung nicht erforderlich ist (d. h., wenn der Fehler zwischen dem Wert des Registers 56 für diegegenwärtige Adresse und dem Targetwert wegen m^ = 2 die Grosse +1 oder 0 aufweist), wird das Ankommen an der Zieladresse im Block 116 von Fig. 11B festgestellt. Wenn der Fehler der Adresse +1 ist, ivird ein einziger Sprung von +1 oder -1 im Block 117 ausgeführt. Der Wert von RR + 1 oder RR - 1wird sofort im Register 56 für die gegenwärtige Adresse gespeichert (vgl. Block 120), so dass wieder zum Block 116 zurückgekehrt wird. Wenn das Ankommen an der Zieladresse durch Abfrage im Block festgestellt worden ist (wenn also die vorliegende Adresse eine vorgegebene Adresse ist), v/ird der Paritätsbit für die Adresse des ungeradzahligen Teilbilds und für die Adresse des geradzahligen Teilbilds geprüft, und die Über-

909825/0867

einstimmu.ng beider Adressen wird untersucht (vgl. Block 124 in· Pig. 11C).. Wenn die Adressen übereinstimmen, ist festgestellt, dass der Inhalt des Registers 56 für die gegenwärtige Adresse der normale Wert ist, die Videoanzeige wird auf dem Fernsehschirm durchgeführt (Block 127), und der Programmschritt für den direkten Zugriff ist abgeschlossen. Wenn ein Adressenfehler bei der Fehlerprüfung (Block 12A-) festgestellt worden ist, wird eine aus den Blöcken 124, 128 und 129 bestehende Schleife m^-mal durch die-Fehlerkorrekturschaltung 50 ausgeführt. Nur dann, wenn der Adressenfehler noch auftritt, werden die Adressen in der Nähe der endgültigen Adresse in den RAM's gespeichert (vgl. Fig. 7)· Oder genauer ausgedrückt, wenn die Anzahl der wiederholten Prüfungen nach dem Stop des Zugriffs grosser als m, ist, läuft der Zähler 288 (vgl. Kig. 7) in der Fehlerkorrekturschaltung 50 über und es wird das Signal P bereitgestellt. Der Flip-Flop 680' für die Mehrfachsprung-Anforderungsmarkierung wird durch die Vorderflanke des Signals P gesetzt, und dieser Flip-Flop 680' erzeugt einen Mehrfachsprungbefehl U', der über eine Leitung 6OM (die in Fig. 4 nicht dargestellt ist) an die Spiegelsteuerstufe 74- gelangt. Zu diesem Zeitpunkt wird das Signal MJ über das ODER-Glied 667', das UND-Glied 627 und die Leitung 6OB an die Spiegelsteüerstufe 74 gelegt. Die Spiegel-Steuerstufe 74 ist so ausgebildet, dass ein Sprung um eine Anzahl -J (J_m = 5 bis 10) von Rillen ausgeführt wird, wenn sowohl das Signal U' als auch das Signal MJ auftritt.

Der Mehrfachsprung wird also kontinuierlich um -J ausgeführt (vgl. Block 138). Dabei wird das Ausgangssignal TJ¹ des Flip-Flops 680' mit hohem Binärwert über die ODER-Glieder 667' und 670 an die Leitung 6OF übertragen. Das Signal MS auf der Leitung 6OF gelangt zum UND-Glied 26 (vgl. Fig. 4B), und die Schieberegister 28 und 29 können die Adressensignale einer neuen Rille,zu der gesprungen werden soll, speichern. Die neuen Adressen werden also nach einer Umdrehung der Platte (vgl. Block 150) eingegeben bzw.

909825/0807

Das Ausgangssignal U¹ des Flip-Flops 680' mit hohem Binärwert wird auch über das ODER-Glied 666' an. die Leitung 6OH abgegeben. Das Signal EG auf der Leitung 6OH gelangt an die Fehlerkorrekturschaltung 50 und beeinflusst diese derart, dass die gelesenen Adressensignale in die Korrekturspeicher 277 und 278 eingegeben werden. Auf diese Weise wird der Programmschritt gemässBlock 151 ausgeführt. Zu diesem Zeitpunkt wird der Inhalt des Flip-Flops 680' beim Abfall des Impulses D zum Flip-Flop 682' gebracht, so dass dieser gesetzt wird. Wenn der Flip-Flop 682' gesetzt wird, wird der Flip-Flop 680' beim Abfallen des Ausgangssignals am Ausgang ^ rückgesetzt.

Ein Ausgangssignal F" des Flip-Flops 682' gelangt über eine Leitung 6OH (die in den Fig. 4A und 4B nicht dargestellt ist) zur Spiegel steuerstufe 74· Zu diesem Zeitpunkt gelangt das Signal U" über das ODER-Glied 630' und das UND-Glied 629 an die Leitung 6OG. Das Signal SJ auf der Leitung 6OC gelangt zur Spiegelsteuerstufe 74.

Die Spiegelsteuerstufe 74 ist so ausgebildet, dass sie einen Sprung um eine Rille in entgegengesetzter zur Sprungrichtung von -J bei Auftreten der Signale U" und SJ ausführt.· Dieser Programmschritt gemäss Block 153 wird dann also durchgeführt.

Das Signal U" gelangt über die ODER-Glieder 668' und 670 an die Leitung 6OF. Das Signal MS auf der Leitung 6OF bewirkt, dass die Adressen in den Schieberegistern 28 und 29 (vgl. Fig. 4B) gespeichert werden. Auf diese Weise werden die Adressen der Rille nach dem neuen Sprung nach einer Umdrehung in die RAM's 277 und 278 in der Fehlerkorrekturschaltung 50 gespeichert. Zu diesem Zeitpunkt wird das Sprungzahlsignal J von der Spiegel Steuerstufe in den RAM 297 eingespeichert.

Auf diese Weise wird der Programmschritt gemäss Block 150

909825/0867

'ausgeführt. Danach"werden die Programmschritte gemäss den Blöcken 151, 153 und 150 J -mal wiederholt. Wenn die Anzahl

LU

der Wiederholungen J übersteigt, wird zum Programmschritt gemäss Block 126 übergegangen. Die Prüfung, ob die Anzahl der Wiederholungen J übersteigt oder nicht, wird vom Zähler 684' ausgeführt. Das heisst, jedes Mal, wenn der Impuls D nach Setzen des Flip-Flops 632' auftritt, wird das UND-Glied 686' durchgeschaltet, und der Zähler 684' zählt um eins weiter.

Wenn nach Auftreten des J_m-ten Signals D und dementsprechend nach Ausführung des J -ten+1-Sprungs in der zuvor beschriebenen Weise ausgeführt wurde, tritt das (J + i)-te Signal D auf, der Zähler 684' fliesst über und gibt bei der Anstiegsflanke des Signals D den Binärwert "1" ab. Der Flip-Flop 682' xvird also rückgesetzt. Infolgedessen tritt nicht mehr das Signal U" auf, und der +1-Sprung hört auf. Die Fehlerkorrekturschaltung 50 stellt die Ausgangssignal der Flip-Flops 680' und 682' über eine Leitung L¹ fest. Wenn das Ausgangssignal des Flip-Flops 682" vom hohen Binärwert in den niederen Binärwert übergeht, wird das Fehlerkorrektur-Unterprogramm 126 ausgeführt.

In der zuvor beschriebenen Weise kann die Feststellung der Adressen sehr schnell und genau.vorgenommen werden. Die vorliegende Erfindung ist nicht auf die zuvor beschriebenen Ausführungsbeispiele beschränkt. Vielmehr sind zahlreiche Abwandlungen und Ausgestaltungen möglich, ohne dass dadurch der Erfindungsgedanke verlassen wird.

Dr. Gy

909825/0867

Claims (4)

1. Patentansprüche

   Random-Speichereinrichtung mit

   a) einem sich drehenden Aufzeichnungsmedium, auf dem mehrere Signalaufzeichnung'jrillen ausgebildet sind, die in einer Drehrichtung des sich drehenden Aufzeichnungsmedium angeordnet sind und parallel zueinander liegen, wobei jede Rille eine in der Rille aufgezeichnete Identifizierungsnummer aufweist, um ein in der Rille aufgezeichnetes Signal zu identifizieren,

   b) einem Lesekopf , a·*³¹" ^die Signale aus den jeweiligen Rillen ausliest, gegenüber der Oberfläche des Aufzeichnungsmediums und ohne Berührung mit dem Aufzeichnungsmedium angeordnet ist und das Signal selektiv aus einer von mehreren dem Lesekopf gegenüberliegenden Rillen ausliest,

   ORIGINAL INSPECTED

   285428Q

   — P —

   c) Eingabeeinrichtungen, mit denen die Identifizierungsnummer des mit dem Lesekopf auszulesenden Signals eingegeben wird,

   d) Bewegung seinrieb, tungen, die den Lesekopf in Abhängigkeit der eingegebenen Identifizierungs-nummer parallel zum Aufzeichnungsmedium und in die Nähe der Rille mit der eingegebenen Identifizierungsnummer bewegen,

   e) Identifizierurigsnumraer-FestStelleinrichtungen, die mit dem Lesekopf in Verbindung stehen und aus dem ausgelesenen Signal die Identifizierungsnummer in diesem Signal feststellen, sowie

   f) einem ersten Speicher, der mit dem Identifizierungsnummer-Feststelleinrichtungen verbunden ist und die identifizierte Feststellnummer speichert, gekennzeichnet durch

   - eine Prüfeinrichtung, die mit dem ersten Speicher (28, 29) verbunden ist, prüft,ob der gespeicherte Innalt einen Fehler aufweist und entsprechend dem festgestellten Ergebnis ein den Fehler anzeigendes Signal oder ein den Normalzustand anzeigendes Signal bereitstellt,

   - erste Ausgangseinrichtungen, die mit der Fehlerprüfeinrichtung (40) verbunden sind und dem Lesekopf ein Signal bereitstellen, um eine unbedingte Änderung der auszulesenden Rille durch eine vorgegebene Anzahl von Spuren herbeizuführen, wenn die Fehlerprüfeinrichtung (40) das den Fehler anzeigende Signal in Abhängigkeit der Identifizierungsnummer, die beim ersten Mal, nachdem der Lesekopf durch die Bewegungseinrichtungen (83, 78) bewegt worden ist, bereitstellt, wobei das die Rille ändernde Signal wiederholt solange bereitgestellt wird, bis die Fehlerprufeinrichtung (40) das den Normalzustand anzeigende Signal abgibt,

   - Einrichtungen (54, 56, 58), die mit der Fehlerprüfeinrichtung (40) verbunden sind und eine Differenz zwischen dem Inhalt des ersten Speichers (28, 29) und der eingegebenen Identifizierungsnummer feststellen,

   909825/08Θ7

   wenn äie Fehlerprufeinrichtung (40) das den Normalzustand anzeigende Signal das erste Mal abgegeben hat, und

   - zweite Ausgangseinrichtungen (50, 60), die mit

   den Differenz-Feststelleinrichtungen (54-, 56, 58) verbunden sind und dem Lesekopf ein Signal zur sequentiellen Änderung der auszulesenden Rille in der Nähe der Rillen in einer Richtung bereitstellen, in der die • Differenz grosser "wird. "■ "'·'■ ' ■-··-■".·■
2. 2. Random-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Differenz-Feststelleinrichtungen

   ' (54'V 56, 58)folgende Schaltungsteile aufweisen:

   - einen zweiten Speicher (54-)» der mit der Eingabeeinrichtung (52) verbunden ist und die eingegebene Identifizierungsnummer speichert,

   - einen dritten Speicher (56), der mit dem ersten Speicher (28, 29) verbunden ist,

   - eine Subtrahierstufe (58), die die Differenz zwischen den Inhalten des zweiten und dritten Speichers (54-, 56) feststellt und

   - Übertragungseinrichtungen, die mit der Fehlerprüfschaltung (4-0) verbunden sind und den Inhalt des ersten Speichers (28, 29) in Abhängigkeit von dem den Normalzustand anzeigenden Signal, das von der Fehlerprüfeinrichtung (40) nach Abschluss der Bewegung durch die Bewegungseinrichtungen (78, 83) bereitgestellt wird, zum dritten Speicher (56) übertragen.
3. 3. RandotD-Speichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Übertragungseinrichtungen eine erste Übertragungseinrichtung aufweisen, die den Inhalt des ersten Speichers (26, 28) in Abhängigkeit der jeweiligen, von der Fehlerprüfeinrichtung (40) kommenden Signale, die anzeigen, dass die Identifizierungsnummer der jeweiligen nach Abschluss der Bewegung durch die Bewegungseinrichtungen (78, 83) ausgelesenen Rillen den Normalzustand aufweisen, an den

   809825/0087

   dritten Speicher (56) übertragen, und dass die zweiten Ausgabeeinrichtungen (50, 60) folgende Schaltungsteile aufweisen:

   - eine Schaltungsstufe, die in Abhängigkeit der einen Fehler anzeigenden Signale, die von der Fehlerprüfeinrichtung (40) nach Änderung der auszulesenden Rille (71-74) bereitgestellt werden, Signale erzeugt, die"in ihrer Anzahl'gleich'den'Änderungen der auszulesenden Rille (71-74) sind,und

   - eine Schaltungsstufe, die den Inhalt des dritten Speichers (56) um die Anzahl der Änderungen in Abhängigkeit der Nummeränderungssignale um die Anzahl der Änderungen verändert.
4. 4. Random-Speichereinrichtung nach einem der Ansprüche bis 3i dadurch gekennzeichnet, dass die zweiten Ausgangseinrichtungen (50, 60) folgende Schaltungsteile umfassen:

   - Schaltungsstufen (610, 634), die mit der Differenz-Feststelleinrichtung (58) verbunden sind und feststellen, ob die Differenz Null ist oder nicht,

   - vierte Speichereinrichtungen (277> 279)₅ die mit dem Full-FestStelleinrichtungen (610, 634) verbunden sind, das Ausgangssignal der Fehlerprüfeinrichtung (40) und die Identifizierungsnummer in Abhängigkeit eines Feststellsignals, das anzeigt, dass die Differenz nicht Null ist, im ersten Speicher (28, 29) speichern, und

   - Einrichtungen, die mit den Null-Feststelleinrichtungen (610), 634) und mit der Fehlerprüfeinrichtung (40) verbunden sind und die Identifizierungsnummern in den vierten Speichern (277, 279 in Abhängigkeit eines Feststellsignals, das angibt, dass die Differenz Null ist, mit eine'meinen Fehler anzeigenden Signal vergleichen.

   Random-Speichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Übertragungseinrichtung eine zweite Übertragungseinrichtung ist, die den Inhalt des ersten Speichers (28, 29) in Abhängigkeit des ersten den Normalzustand anzeigenden Signals, das von der Fehlerprüfeinrichtung (40) nach ■ Ende der,- Bewegung durch die Bewegungseinrichtung&n (78* " 83) bereitgestellt wird, zum dritten Speicher (56) überträgt. und

   - dass d-ie zweiten Ausgangseinrichtungen (50, 60) folgende Schaltungsteile umfassen: ·

   - eine Schaltungsstufe, die unabhängig von dem Signal, das die Fehlerprüfeinrichtung (40) nach der Änderung der ausgelesenen Rille (71-74) abgibt, Signale erzeugt, die gleich der Anzahl an Änderungen der auszulesenden Rille sind, und

   - eine Schaltungsstufe, die den Inhalt des dritten Speichers (56) in Abhängigkeit der Signale, die gleich der Anzahl der Änderungen sind, um die Anzahl der Änderungen verändert.

   Random-SpeichereinrichtuQg nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Ausgangseinrichtungen (50, 60) folgende Schaltungsteile umfassen:

   - Einrichtungen (610, 634), die mit der Differenz-Feststelleinrichtung (58) verbunden sind und unterscheiden, ob die Differenz Null ist oder nicht,

   - dritte Ausgangseinrichtungen, die mit den Unter-

   seheidungseinrichtungen und der Fehlerprüfeinrichtung (40) verbunden sind und in Abhängigkeit eines Unterscheidungssignals, das anzeigt, dass die Differenz Null ist und in Abhängigkeit des den Fehler anzeigenden Signals ein Signal bereitstellen,um die auszulesende Rille (71-74) um eine vorgegebene Anzahl zu einer benachbarten Rille (71-74) zu ändern,

   - Einrichtungen, die ein Signal nach den Änderungen der vorgegebenen Anzahl an Rillen (71-74) erzeugen, um die auszulesende Rille (71-74) vor den Änderungen sequentiell auf die Rille (71-74) zu ändern,

   - einen vierten Speicher, der den Inhalt des ersten Speichers (28, 29) und das Ausgangssignal der Fehlerprüfeinrichtung (40) im Verlauf der sequentiellen Änderungen der"auszulesenden Rille (71-74) 'speichert und

   - eine Einrichtung, die die Inhalte des vierten Speichers vergleicht.

   8Q9825/08S7