DE2817556C2 - Verfahren zur Steuerung eines dynamischen Speichers - Google Patents
Verfahren zur Steuerung eines dynamischen SpeichersInfo
- Publication number
- DE2817556C2 DE2817556C2 DE19782817556 DE2817556A DE2817556C2 DE 2817556 C2 DE2817556 C2 DE 2817556C2 DE 19782817556 DE19782817556 DE 19782817556 DE 2817556 A DE2817556 A DE 2817556A DE 2817556 C2 DE2817556 C2 DE 2817556C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- column
- row
- addresses
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Dram (AREA)
- Television Signal Processing For Recording (AREA)
Description
Minimale Wiederauffrischerperiodendauer des Speichers
Durchlaufdauer erforderlicher
Auffrischzyklen des Speichers
Durchlaufdauer erforderlicher
Auffrischzyklen des Speichers
ist, eingeschrieben wird und daß die unterteilten Speicherbereiche des dynamischen Speichers in der
gleichen Reihenfolge durch Steuerung der Reihen- und SpaliCiiadressen spaltenweise ausgelesen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Videoinformationen von Zeilenperioden
des Videosignals aus den Spalten der Speicherzellenmatrizen der unterteilten Speicherbereiche
(1' bis 1"") gelesen werden.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Reiheriadressen für die
unterteilten Speicherbereiche (V bis 1"") von einem ersten Taktsignal (TVW abgeleitet werden, dessen
Frequenz em Vielfaches der Horizontalfrequenz (Sh)
des Videosignals betragt
4. Verfahren nach Ansnruch 3, dadurch gekennzeichnet,
daß das erste Taktsig dl binär gezählt wird und die erzeugten Binärwerte zum Erhalt der
Reihenadressen decodiert werden.
5. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Spaltenadressen für die
unterteilten Speicherbereiche (V bis 1"") von einem zweiten Taktsignal abgeleitet werden, dessen Periodendauer
gleich der Durchlaufzeit aller Reihenadressen ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß das zweite Taktsignal binär gezählt wird, daß die niederwertigsten Bits der durch
Binärzahlen erzeugten Binärwerte zur Ableitung von Signalen zum Aktivieren einzelner Speicherbereiche
(V bis 1"") decodiert werden und daß die übrigen Bits der erzeugten Binärwerte zum Erhalt
der Spaltenadressen decodiert werden.
Stand der Technik
Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs.
Aus der Zeitschrift »Fernseh- und Kino-Technik«, Nn 12,197?,Seiten 440-442, ist es bekannt, Videosignale in Speicher mit Wahlfreiem Zugriff einzuschreiben
und auszulesen. Als Speicher finden integrierte Schalt' kreise Verwendung, deren matrixförmig angeordnete
Speichefzellen ein dynamisches Speicherverhalten aufweisen. In den Speicherzellen werden die zu
speichernden Videoinformationen als elektrische La* dung in Kondensatoren gespeichert. Da durch Leckströme
die Speicherkondensatoren entladen werden, muß die elektrische Ladung periodisch (typisch alle 2 ms)
aufgefrischt werden. Dies wird beispielsweise durch ä einen periodischen Durchlauf von Reihenadressen der
Speicherzellen erreicht.
Außerdem ist es bereits bekannt (z.B. aus US-PS 39 09 839 und DE-OS 28 05 601), Halbleiterspeicher zur
Erhöhung der Kapazität bei der Speicherung von Videosignalen in mehrere Speicherbereiche zu unterteilen
und diese Speicherbereiche in zyklischer Reihenfolge für das Einschreiben und Auslesen der Information
anzusteuern. Da es sich bei diesen Speichern jedoch um statische Speicher handelt, kann das Auffrischen
entfallen.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren nach der eingangs genannten Art anzugeben,
bei welchem sogenannte Auffrischzyklen zur Sicherung von in einem flüchtigen dynamischen Speicher befindlichen
Videoinformationen entfallen können. Bei in Bild-Svnchronisatoren (frame synchronizer) eingesetzten
Speichern stünden für derartige Auffrischzyklen nur die Zeiten der horizontalen Austastlücken zur Verfügung,
da diese Speicher kontinuierlich und zu verschiedenen Zeiten eingeschrieben und/oder ausgelesen
werden müssen.
Vorteile der Erfindunp
Die Erfindung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß besondere
Intervalle zum Auffrischen des flüchtigen Speicherinhaltes nicht mehr beirötigt werden. Als weiterer Vorteil ist
anzusehea daß nunmehr auch besondere Stufen zur Ableitung der bisher erforderlichen Auffrischadressen
entfallen können.
Die Erfindung beruht auf der Erkenntnis, daß ein Auffrischen des flüchtigen Speicherinhaltes nur beim
Auslesen des Speichers relevant ist Da aber zum Erhalt eines Fernsehbildes gemäß der Fernsehnorm die in den
Zeilen des Fernsehrasters zugehörigen Bildpunkte fortlaufend nach einer bestimmtem Regel aus dem
Speicher gelesen werden müssen, läßt sich eine Steuerung des Speichers angeben, derart, daß während
des Auslesens alle Auffrischadressen innerhalb der minimalen Wiederauffrischperiodendauer des Speichers
durchlaufen werden.
Durch die in den Unteransprüchen angegebenen Maßnahmen sind vorteilhafte Weiterbildungen und
Verbesserungen des im Hauptanspruch angegebenem Verfahrens möglich.
Zeichnung
Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden in einer Zeichnung mit einer Figur
anhand eines Ausführungsbeispiels näher beschrieben und erläutert. Die Figur zeigt ein Blockschaltbild gemäß
der Erfindung. Es sind nur die für das Auslesen eines Speichers maßgebenden Schaltungsteile dargestellt.
Beschreibung eines Ausführungsbeispiels der Erfindung
In der Figur ist mit Γ, 1", V" und V" ein dynamischer
Speieher mit wahlfreiem Zugriff dargestellt, welcher in
dem vorliegenden Ausführungsbeispiel in vier Bereiche unterteilt ist jeder dieser Bereiche wird üblicherweise
mit einem integrierten Schaltkreis aufgebaut sein, bei Welchem Speicherzellen matrixförmig spalten^ und
reihenweise angeordnet sind. Derartige integrierte Schaltkreise sind beispielsweise unter der Typenbe'
zeichnung »2680« aus dem VALVO-Handbuch: »Signetics
Integrierte Schaltungen 1976« bekannt Der integrierte Schaltkreis vom Typ »2680« weist eine
Speicherkapazität von 4096 Bit auf. Eine Anwahl der einzelnen Speicherzellen erfolgt durch Adressierung
von 64 Reihenleitungen und 64 Spaltenleitungen. Die Reihenleitungen sind mit den Ausgängen eines Reihenadreßdecoders
2 verbunden, die Spaltenleitungen mit den Ausgängen eines Spaltenadreßdecoders 3. An den
Eingängen des Reihenadreßdecoders 2 liegen 6 binärcodierte Pcihenadressen Aq bis As und an den
Eingängen des Spaltenadreßdecoders 6 Adressen Ah bis
A\\. In Abhängigkeit der jeweils anliegenden Reihen- und Spaltenadresse wird eine bestimmte Speicherzelle
in der integrierten Schaltung zum Einschreiben oder Auslesen aktiviert.
Wie eingangs erwähnt, muß der Inhalt dynamischer Speicher in bestimmten Zyklen — in dem vorliegenden
Ausführungsbeispiel mindestens alle 2 ms — wieder aufgefrischt werden. Dies wird beispielsweise durch
einen Lesezyklus aller 64 Reihenadressen (A0 bis A5)
erreicht
In der Figur ist zur besseren Übersichtlichkeit nur ein
Reihenadreßdecoder 2 und ein Spaltenadreß^ecoder 3 für die vier Speicherbereiche 1' bis 1"" dargestellt.
Üblicherweise enthält jeder integrierte Schaltkreis einen eigenen Reihenadreßdecoder und einen eigenen
Spaltenadreßdecoder. Die Adressen A0 bis As für den
Reihenadreßdecoder 2 liegen in Form eines binärcodierten Signals am Ausgang eines Reihenadreßzählers 4.
Der Reihenadreßzähler 4 zählt die Impulse »ines an einer Klemme 5 liegenden Taktsignals fraki=n ■ fH- Die
Taktfrequenz ist in diesem Ausführungsbeispiel mit einem Vielfachen der Horizontalfrequenz fn des
auszulesenden Videosignals verkoppelt π entspricht in diesem Beispiel der gespeicherten Bildpunktmenge in
den Spalten der Speicherbereiche Γ bis 1"", wenn pro Spalte die Bildpunktmenge einer Zeilenperiode des
auszulesenden Videosignals enthalten ist
Der Spalienadreßdecoder 3 wird von den Adressen Ab bis A\] am Ausgang eines Spaltenadreßdecoders 6
angesteuert Im Gegensatz zu dem Reihenadreßzähler 4 ist der Spaltenadreßzähler 6 nicht ein 6-Bit-Zähler,
sondern ein 8-Bit-ZähIer, bei welchem die beiden niederwertigsten Bits einem getrennten Decoder 7
zugeführt sind und die übrigen Bits dem Spaltenadreßdecoders.
Der Spaltenadreßzähler 6 zählt Impulse eines an einer Klemme 8 liegenden horizontalfrequenten
ίο Impulssignals /». Am Ausgang des Decoders 7 wird eine
der vier Ausgangsleitungen in Abhängigkeh der anliegenden Binärinformation von logisch L nach
logisch H geschaltet Gleichzeitig wird damit einer der vier Speicherbereiche zum Einschreiben oder Auslesen
freigegeben. Da jede Ausgangsleitung des Decoders 7 einem der vier Speicherbereiche 1' bis 1"" zugeordnet
ist, wird demnach für die Dauer einer Zeilenperiode immer nur einer der vier Speicherbereiche aktiviert
sein, so daß in der ersten Spalte des Speicherbereiches Γ die erste Zeile eines Fernsehrasters, in der ersten Spalte
des Speicherbereiches 1" die zweite Zeile des Fernsehrasters, in der ersten Spalte ""is Speicherbereiches
!'" die dritte Zeile des Fernsehra?ters, in der ersten
Spalte des Speicherbereiches 1"" die vierte Zeile des Fernsehrasters, in der zweiten Spalte des Speicherbereiches
Γ die fünfte Zeile des Fernsehrasters usw. ausgelesen wird. Bei einer Dauer von 64 μβ pro
Zeilenperiode, entsprechend dem Durchlaufen alle<Reihen-Adressen
pro Spalte eines Speicherbereiches, wird nach 4 · 64 ils = 256 μϊ in jedem der Speicherbereiche
automatisch beim kontinuierlichen Auslesen ein Wiederauffrischen des Speicherinhaltes durchgeführt.
Bei Verwendung eines derart gesteuerten Speichers, z. B. in einem Bildsynchronisator, bei welchem nahezu
gleichzeitig an verschiedenen Plätzen des Speichers eingeschrieben und ausgelesen wird, ist das Auffrischen
eines dynamischen Speichers immer somit automatisch gewährleistet
Hierzu 1 Blatt Zeichnungen
Claims (1)
1. Verfahren zur Steuerung eines Speichers mit wahlfreiem Zugriff, der in mehrere Speicherbereiche
unterteilt ist, für Videosignale, dadurch gekennzeichnet, daß zum Wiederauffrischen
eines dynamischen Speichers das Videosignal bildpunktweise in Abhängigkeit von Reihen- und
Spaltenadressen alternierend in m Speicherbereiche des dynamischen Speichers, wobei
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782817556 DE2817556C2 (de) | 1978-04-21 | 1978-04-21 | Verfahren zur Steuerung eines dynamischen Speichers |
GB7913461A GB2020069B (en) | 1978-04-21 | 1979-04-18 | Controlling a dynamic store |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782817556 DE2817556C2 (de) | 1978-04-21 | 1978-04-21 | Verfahren zur Steuerung eines dynamischen Speichers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2817556A1 DE2817556A1 (de) | 1979-10-31 |
DE2817556C2 true DE2817556C2 (de) | 1982-09-09 |
Family
ID=6037713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782817556 Expired DE2817556C2 (de) | 1978-04-21 | 1978-04-21 | Verfahren zur Steuerung eines dynamischen Speichers |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2817556C2 (de) |
GB (1) | GB2020069B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3141882A1 (de) * | 1981-10-22 | 1983-05-05 | Agfa-Gevaert Ag, 5090 Leverkusen | Dynamische schreib- und lesespeichervorrichtung |
GB2164767B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
GB2165066B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
US4821226A (en) * | 1987-01-30 | 1989-04-11 | Rca Licensing Corporation | Dual port video memory system having a bit-serial address input port |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5320169B2 (de) * | 1972-04-24 | 1978-06-24 | ||
AT347511B (de) * | 1977-02-22 | 1978-12-27 | Philips Nv | Schaltungsanordnung zur digitalen korrektur von zeitbasisfehlern eines fernsehsignals |
-
1978
- 1978-04-21 DE DE19782817556 patent/DE2817556C2/de not_active Expired
-
1979
- 1979-04-18 GB GB7913461A patent/GB2020069B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2817556A1 (de) | 1979-10-31 |
GB2020069B (en) | 1982-06-09 |
GB2020069A (en) | 1979-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703578C2 (de) | Videodatenspeicher | |
DE69104498T2 (de) | Synchrone auffrischung eines dynamischen ram-speichers. | |
DE4439817C2 (de) | Selbstauffrischungsvorrichtung für eine verborgene Selbstauffrischung in einem synchronen dynamischen Direktzugriffsspeicher | |
DE3741878C2 (de) | ||
DE3689011T2 (de) | Bildspeicher. | |
DE3782756T2 (de) | Direktzugriffspeichereinrichtung. | |
DE2905990C2 (de) | ||
DE3022118C2 (de) | Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät | |
DE2651543C2 (de) | ||
DE2846939A1 (de) | Anordnung zur kompensation von signalausfaellen in videosignalen | |
DE3311948C2 (de) | ||
DE4025151A1 (de) | Halbleiterspeichereinrichtung mit flasch-schreibfunktion | |
DE3233333A1 (de) | Treiberschaltung fuer eine fluessigkristall-anzeigevorrichtung | |
DE2744109C2 (de) | ||
DE2223332A1 (de) | Einrichtung zur sichtbaren Anzeige von Daten auf einem Wiedergabegeraet | |
DE3508336A1 (de) | Hochgeschwindigkeits-speicherzugriffschaltung einer katodenstrahlroehren-display-einheit | |
DE69128061T2 (de) | Halbleiterspeicheranordnung | |
DE3408972A1 (de) | Dynamischer wiederholspeicher | |
DE2920227A1 (de) | Prozessor fuer schreiber-endstationen | |
DE3200880A1 (de) | Halbleiterspeicher | |
DE3221872A1 (de) | Informations-speicheranordnung | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE69722914T2 (de) | Speicher | |
DE2817556C2 (de) | Verfahren zur Steuerung eines dynamischen Speichers | |
DE4104523C2 (de) | Bildverarbeitungsvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OF | Willingness to grant licences before publication of examined application | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BTS BROADCAST TELEVISION SYSTEMS GMBH, 6100 DARMST |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS BROADCAST TELEVISION SYSTEMS GMBH, 64347 G |
|
8339 | Ceased/non-payment of the annual fee |