DE2751097C2

DE2751097C2 - Schaltungsanordnung zum Erzeugen eines Kennsignals

Info

Publication number: DE2751097C2
Application number: DE2751097A
Authority: DE
Inventors: William A. Colorado Aprings Col. Farnbach
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1976-11-19
Filing date: 1977-11-16
Publication date: 1984-12-06
Also published as: GB1589352A; GB1589353A; JPS5719464B2; JPS5364441A; US4100532A; DE2751097A1

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.

Derartige Schaltungen werden in Meßgeräten zur Überwachung von digitalen Signalen, beispielsweise Logikpcgelanalysatorcn verwendet, bei denen die Anzeige, eine Speicherfunktion oder ein Rechenvorgang erfolgen soll, wenn ein bestimmtes Datenmuster oder »Triggerwcvt« auftritt. Aus DE-OS 14 99955 ist eine Schaltungsanordnung zum Einschalten eines elektrischen Stromkreises mit Hilfe eines Befehlswortes bekannt, bei der die als Adreßeingänge dienenden Eingänge eines Codeumsetzers mit nachgeschaltctem Magnetkernspeicher mit den zur Aufnahme des ersten Buchstaben eines Befehlswor tcs vorgesehenen Speicherstellen eines Pufferspeichers verbunden sind.

Durch jeden der am Eingang des Codeumsetzers auftretenden Buchstaben wird im Magnetkernspeicher jeweils ein Speicherplatz mit einer Anzahl von Speicher- stellen adressiert. Dabei wird deren Inhalt über eine entsprechende Anzahl von Ausgangsleitungcn an einen zweiten Codeumsetzer zum Adressieren eines zweiten, dem zweiten Codeumsetzer nachgeschalteten Magnetkernspeichers abgegeben.

Für jeden möglichen Anfangsbuchstaben eines Befehlswortes wird dadurch im zweiten Magnetkernspeicher jeweils ein Analysator-Speicherfeld mit einer Anzahl von Referenzbuchstaben adressiert, mit denen ein weiterer Buchstabe des Befehlswortes zum Gewinnen

so des Einschaltsignals verglichen werden soll.

Der Vergleich geschieht in der Weise, daß der zu vergleichende Buchstabe und zeitlich nacheinander die im Analysatorfeld als Folge gespeicherten Referenzbuchstaben einer üblichen logischen Vergleicherschal- tung zugeführt werden, die bei Gleichheit der Buchstaben das Einschaltsignal abgibt.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Schaltungsanordnung zum Erzeugen eines Kennsignales zu schaffen, so daß auf schaltungstech nisch einfache Weise ein gegebenes Eingangssignalmu ster gleichzeitig mit einer Vielzahl beliebig ausgewählter Referenzmuster verglichen werden kann.

Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet. Weil für jedes der Signalmuster, die auf den Signalkanälen auftreten können, ein gesonderter Speicherplatz für eine Kennziffer vorhanden ist, kann die Speichereinrichtung so vorbereitet werden, daß sie sofort beim Auftreten eines beliebigen der vorgewähl-

ten Signalmuster ein anderes Kennsignal abgibt als beim Auftreten von nicht vorgewählten Signalmustern; ei ist kein serieller Vergleich von Signalmustern erforderlich.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert; es stellt dar

F i g. 1 ein Blockdiagramm einer ersten Ausführungsform der Erfindung,

Fig.2 ein Blockdiagramm einer zweiten Ausführungsform der Erfindung,

F i g. 3 ein Blockdiagrainm eines gemäß der Erfindung aufgebauten !Comparators und

F i g. 4 ein Blockdiagramm, aus dem zwei Kombinationen des Komparator gemäß F i g. 3 hervorgehen.

Gemäß F i g. 1 ist ein Speieher mit 2" Speicherstellen vorgesehen, wobei π die Anzahl der binären Dateneingänge angibt jedes mögliche Dateneingangsmuster stellt eine bestimmte Adresse im Speicher 20 dar. Ein Prozessor 30 speichert eine »1« in jeder Adresse, die einem Eingangsmuster entspricht, das ein Kennsignal, welches als Triggersignal verwendet werden kann, erzeugen soll, und eine »0« in jede Adresse, welche einem Eingangsmuster entspricht, das kein Triggersignal erzeugen soll. Die Eingangsdaten werden in einem Zwischenspeicher 10 gespeichert, und jedes Eingangsmuster adressiert die in der zugeordneten Speicherslelle gespeicherten Daten, welche nachfolgend am Ausgang des Speichers 20 auftreten. Somit erscheint am Ausgang das Logiksignal 1, wenn in der entsprechenden Speicherstelle vorher durch den Prozessor 30 eine »1« gespeichert wurde. Der Satz von Datenmustern, welche ein Triggersignal erzeugen, kann auf jede Unterkombination von 2" möglichen Dateneingangsmustern eingestellt werden.

Die Erfindung kann auch durch Anordnungen realisiert werden, welche weniger als 2" Speicherstellcn erfordern, wenn η die Anzahl der Dateneingänge ist, wobei sich eine etwas geringere Varialionsmöglichkeit ergibt.

In dem in Fig.2 dargestellten Ausführungsbeispiel sind die Daten in getrennte Blöcke unterteilt worden, und die Einspeicherung in jeden Block erfolgt wie bei der vorhergehenden Schaltung. Beispielsweise kann ein gewünschtes aus acht Bits bestehendes Triggermuster 100010111 unterteilt werden in die beiden aus jeweils vier Bits bestehenden Blöcke 1001 und 0111. Der erste Speicher hat eine logische »0« an jeder Adresse mit Ausnahme der Adresse 1001 eingespeichert. Der zweite Speicher hat eine logische »0« an jeder Adresse mit Ausnahme der Adresse 0111 eingespeichen. Wenn die Ausgänge der beiden Speicher in der Logikeinheil 50 durch ein UND-Glied verbunden werden, wird ein Triggersignal nur dann abgegeben, wenn das Eingangsmuster 10010111 ist. Bei dieser Anordnung wird die benötigte Speichermenge wesentlich vermindert, beispielsweise werden für 16 Eingänge nur vier Speicher mit 16-1 Bits erforderlit-h. Die Eingänge können jedoch willkürlich lediglich i'l Blöcken von vier mit 16-Wort-Speichern verbunden werden. Obgleich in dem vorstehenden Beispiel die Speichcrausgänge durch UND-Glieder verbunden v'erden, können auch andere logische Verknüpfungen sinnvoll sein. Wenn der Logikblock 50 auch ODER'Verknüpfungcn von Speicherausgängen herstellen kann, kann e^;n Triggcrsigmil erzeugt werden, wenn das tiingangsmuster nicht dem vorgeschriebcnen Eingangsmuster enspricht Wenn wieder das Eingangsmuster 1001 Olli verwendet wird, wird in dem ersten Speicher eine »1« an jeder Speicherstelle mit Ausnahme von der Speicherstelle 1001 eingespeichert In dem zweiten Speicher wird eine »1« in jeder Speicherstelle mit Ausnahme der Speicherstelle Olli eingespeichen. und die Speicherausgänge werden durch ein ODER-Glied verknüpft Am Triggerausgang erscheint das Signal »1«. solange nicht am Eingang die

to Kombination 1001 0111 auftritt und es tritt eine»0« auf, wenn die besagte Binärkombination auftritt.

Bei vielen digitalen Anlagen wird wenigstens einem Teil der Binärkombinaiion die Bedeutung von Ziffern zugeordnet Beispielsweise wird Binäradressen ein Ziffernwert oder ein binärgcwichteter Code zugeordnet Somit kann ein Unterprogramm einer Adresse 137e zu einer Adresse 243» ablaufen. Es soll ein Triggersignal erzeugt werden, wenn der Programmablauf in das Unterprogramm eintritt. Umgekehrt ist es häufig wünsehenswert, daß ein Triggersignal erzeugt wird, wenn der Wert 137« größer ist als die Programmadresse oder wenn der Wert 243_B kleiner als die Programmadresse ist, d. h. daß ein Triggersignal erzeugt wird, wenn die Befehlsfolge aus dem Unterprogramm austritt. Um diese Triggerfunktion auszuführen, müssen zwei arithmetische Komparatoren verwendet werden. F i g. 3 ist ein Blockdiagramm einer bevorzugten Ausführungsform der Erfindung, die einem arithmetischen Komparator entspricht.

jo Die Schaltungsanordnung von F i g. 3 zeigt die in vier Blöcke eingeteilten Eingangsdaten A: A 3. A 2, A 1 und A 0, wobei A 3 der Block mit dem höchsten Stellenwert und A 0 der Block mit dem geringsten Stellenwert ist. Für den Vergleich mit den Eingangssignalmustern ist

J5 ein Referenzwert Af in vier Gruppen unterteilt: Af 3, M 2, Af 1 und Af 0, wobei Af 3 die G ruppe mit dem höchsten Stellenwert und AfO die Gruppe mit dem geringsten Stellenwert ist. Die in F i g. 3 dargestellte Schaltung würde ein Ausgangstriggersignal erzeugen, wenn der Wert des Eingangssignales A größer als der Wert des Referenzwertes Af ist. Der Eingangsdatenblock A 3 mit dem höchsten Stellenwert wird in den Zwischenspeicher 10 gespeichert. Der Speicher 20 hat zwei Speicherstellcn für jedes mögliche Eingangssignalmuster. Der nicht dargestellte Prozessor lädt eine »1« in jede der Speicherstellen des ersten Blocks entsprechend den Adressen, weiche größere Nummern als der Referenzwert A/3 haben. Der Prozessor speichert auch eine logische »1« in die Speicherstelle in dem zweiten Satz von Spei-

5« cherstellen, die dem numerischen Wert des Referenzwertes A/3 entspricht Ein erster Triggerausgang 3 vom Speicher 20 ist mit dem ersten Satz von Speicherstellen verbunden. Ein zweiter Ausgang von Speicher 20 ist mit dem zweiten Satz von Speichcrstellen im Speicher 20 verbunden. Wenn das Eingangssignalmuster A 3 größer als der Referenzweri Af 3 ist, erscheint am Triggerausgang 3 vom Speicher 20 eine logische »1«, welche bewirkt, daß ein Triggerausgangssignal durch das ODER-Glied SO erzeugt wird. Wenn das Eingangssignalmuster

bo A 3 den gleichen Ziffern wert wie der Referenzwert Af 3 hat, wird durch den Speicher 20 ein Betätigungssignal 3 erzeugt, welches das UND-Glied 60 auf tastet. Der Eingangsc'».tenblock A 2 mit der nächst höchsten Stellenwertigkeit bildet den Eingang für den Zwischenspeicher

μ 10'. Der Prozessor hat Daten in dem Speicher 20' eingespeichert, so daß dieser Daten enthält, die ein ähnliches Format wie diejenigen im Speicher 20 haben, mit der Ausnahme, daß die Ziffern werte dem Referenzwert Af 2

entsprechen. Ist der Eingangsdatenblock A 2 größer als der Referenzwert M 2, so wird vom Speicher 20' ein entsprechendes Triggersignal 2 erzeugt. Wenn durch den Speicher 20 auch ein Schaltsignal 3 erzeugt worden ist, gibt das UND-Glied 60 ein Ausgangssignal 2 ab, welches dem ODER-Glied 50 zugeführt wird und bewirkt, daß durch die Schaltung ein Triggersignal erzeugt wird. Falls der Eingangsdatcnblock A 2 gleich dem in dem Speicher 20' gespeicherten Referenzwert M 2 ist, wird ein Schaltsignal 2 erzeugt, welches das UND-Glied 90 auftastet, falls der Speicher 20 auch ein Schaltsignal 3 abgegeben hat. Der Betrieb der Zwischenspeicher sowie UND-Glieder für die den Blocks mit geringerer Stellenwertigkeit zugeordneten nachfolgenden Dateneingänge ist gleich dem Betrieb des Blocks mit der hoch- 1 ·> sten Steiienwertigkeii. Natürlich kann die Schaltung dazu verwendet werden, um die Bedingungen »größer als« oder »gleich« zu realisieren, indem einfach die Ausgänge des Endspeichers durch UND-Glieder verknüpft werden oder ein Speicher mil nur einer Speicherstelle für jeden möglichen Eingangswert für den Dateneingangsblock mit der geringsten Stellcnwcrtigkeit verwendet wird.

Ein zweiter arithmetischer Komparator wird dadurch realisiert, daß die Werte »1« in den ersten Satz von Speicherstellen eingespeichert werden, welche Adressen haben, die kleiner sind als die entsprechende Ziffer des Referenzwerts.

Aus Fig.4 geht die Kombination der numerischen Komparatoren bei zwei verschiedenen Anordnungen hervor. Bei der ersten Anordnung entsprechend Fig.4A sind die Ausgänge der ersten und zweiten numerischen Komparatoren durch ein UND-Glied 100 verknüpft. Hier geschieht eine Triggcrung bei jedem Eingangssignal, welches einen ziffernmäßigen Wert hat. )5 der kleiner als ein erster und größer als ein zweiter Referenzwert ist. Gemäß F i g. 4B sind die Ausgänge der beiden ziffernmäßigen Komparatoren durch ein ODER-Glied 200 verknüpft. Hier wird ein Triggcrsignal abgegeben, wenn die Eingangsdaten größer als ein erster Referenzwert oder kleiner als ein zweiler Referenzwert sind.

Hierzu 4 Blatt Zeichnungen

45

50

55

60

Claims

Patentansprüche: .

1. Schaltungsanordnung zum Erzeugen eines Kennsignales beim Auftreten vorwählbarer Muster binarer Signale auf einer Anzahl von Signalkanälen, mit einer Speichereinrichtung (20), die Adreßcingänge zum Aufnehmen codierter Adreßsignale, einen Dateneingang, einen Datenausgang und für jedes an den AdreBeingängen auftretende Muster von Adreßsignalen jeweils einen Speicherplatz zum Speichern einer Binärziffer aufweist, dadurch gekennzeichnet,

daß eine mit der Speichervorrichtung (20) verbundene Ladeeinrichtung (30) vorgesehen ist, die zum Vorbereiten der Speichereinrichtung (20) eine erste Binärziffer in die den vorgewählten Signalmustern zugeordneten Speicherplätze einspeichern und eine zweite Binärziffer in alle anderen Speicherplätze der Speichereinrichtung (20) einspeichern kann, und daß die Adreßeingänge der Speichereinrichtung (20) zum Erzeugen des Kennsignales so mit den Signalkanälen verbindbar sind, daß durch jedes auf den Signalkanälen auftretende Signalmuster ein Speicherplatz adressiert und entsprechend am Datenausgang der Speichereinrichtung (20) ein Kennsignal abgegeben wird, das durch die für das aufgetretene Signalmuster gespeicherte Binärziffer bestimmt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein erster (20) und ein zweiter Speicher (20') vorgesehen sind, daß die Adreßeingänge von jeweils einem dieser Speicher mit jeweils einer von mindestens einer ersten und einer zweiten Gruppe der Signalkanäle verbindbar sind, daß jeder dieser Speicher für jedes an seinen Adreßeingängen auftretende Muster von Adreßsignalen jeweils einen Speicherplatz zum Speichern einer Binärziffer aufweist, und daß eine logische Verknüpfungsschaltung (50) aus den Ausgangssignalen der Speicher das Kennsignal erzeugt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jeder Speicherplatz zwei Speicherstellen zum Speichern einer ersten und einer zweiten Binärziffer aufweist, daß jeder Speicher zwei Datenausgänge zum Abgeben eines ersten und eines zweiten Ausgangssignales aufweist, daß die Ausgangssignale den Binärziffern des adressierten Speicherplatzes entsprechen, und daß in der logischen Verknüpfungsschaltung (50, 60) eine erste Verknüpfungseinrichtung (60) aus dem zweiten Ausgangssignal des ersten Speichers und dem ersten Ausgangssignal des zweiten Speichers ein Hilfssignal erzeugt und eine zweite Verknüpfungseinrichtung (50) aus dem Hilfssignal und dem ersten Ausgangssignal des ersten Speichers das Kennsignal erzeugt.

4. Schaltungsanordnung nach Anspruch 3 zum Durchführen eines arithmetischen Vergleiches von numerisch gewichteten Signalmustern mit einem Referenzwert, dadurch gekennzeichnet, daß mit Hilfe der Ladeeinrichtung (30) in die ersten Speichersteilen der Speicherplätze, deren Adressen numerisch größer sind als der Referenzwert, eine andere Binärziffer eingespeichert ist als in die ersten Speicherstellen der Speicherplätze, deren Adressen numerisch kleiner sind als der Referenzwert, und daß in die zweite Speicherstelle des Speicherplatzes, dessen Adresse gleich dem Referenzwert ist, eine ande-

re Binärziffer eingespeichert ist als in die zweiten Speicherstellen der Speicherplätze, deren Adressen ungleich dem Referenzwert sind

5. Schaltungsanordnung mit zwei Schaltungsanordnungen nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß deren Kennsignal-Ausgänge mit den Eingängen eines Logikelementes (100) verbunden sind, das die Kennsignaie nach einer logischen UND-Funktion zu einem Ausgangssignal verknüpft

6. Schaltungsanordnung mit zwei Schaltungsanordnungen nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß deren Kennsignal-Ausgänge mit den Eingängen eines Logikelementes (200) verbunden sind, das die Kennsignale nach einer logischen ODER-Funktion zu einem Ausgangssignal verknüpft.