DE1549434A1 - Datenverarbeitungsanlage - Google Patents

Description

Wilhelm nciciel "

P 15 49 434.5 3. Februar 69

General Electric Company ReK-Gu-5212

Datenverarbeitungsanlage

(Zusatz zum Hauptpatent ..... (P 15 49 435.6))

Die Erfindung betrifft eine Datenverarbeitungsanlage mit einem Speicherwerk, das mehrere adressierbare Speicherplätze enthält, von denen einige Speicherplätze zur Speicherung von Befehlswörtern dienen, die alle einen Adreßteil und einen Markierungsteil enthalten, mit einem an das Speicherwerk angeschlossenen Datenverarbeitungswerk, mit Vorrichtungen zur Übertragung eines ersten Befehlswortes aus dem Speicherwerk in das Verarbeitungswerk, mit einer Vorrichtung in dem Datenverarbeitungswerk zum Sp.eich.ern des Markierungsteils des ersten Befehlswortes, mit einer Vorrichtung, die auf den Adreßteil des ersten Befehlswortes anspricht, um ·βΐη indirektes Befehlswort aus dem Speicherwerk zu holen, und mit einer Vorrichtung in dem Datenverarbeitungswerk, die auf den gespeicherten Markierungsteil des ersten Befehlswortes anspricht und eine spezielle Modifikation von mehreren möglichen Modifikationen des Adreßteils des indirekten Befehlswortes auswählt, um eine modifizierte Adresse zu schaffen, die für eine spätere Zugriffsoperation zum Speicherwerk verwendet werden soll, nach Hauptpatent ..... (P 15 49 435.6).

Das Anwendungsgebiet der Erfindung sind Datenverarbeitungsanlagen mit Einrichtungen zum Modifizieren von Programmbefehlen, während das Programm ausgeführt wird. Ein spezielles Anwen-

109823/1321

dungsgebiet der Erfindung sind Anlagen, "bei denen eine indirekte Adressierung mit einer Adressenmodifikation kombiniert ist und die Vorrichtungen zum Speichern eines Zählwertes enthalten, der anzeigt, wie oft eine Adressenmodifikation erfolgt ist. Die Erfindung ist auch anwendbar bei Anlagen mit Vorrichtungen, durch die festgestellt werden kann, wann ein vorbestimmter Zählwert erreicht ist.

Bei indirekter Adressierung bestimmt ein erstes Befehlswort eine Adresse und ruft unter dieser Adresse aus dem Speicher ein indirektes Befehlswort auf, das dann den eigentlichen Operationsbefehl darstellen kann und die auszuführende Operation sowie die Adresse eines Informationspostens (Operanden), mit oder an dem die Operation ausgeführt werden soll, bestimmt. Gemäß der Erfindung wird eine verbesserte Einrichtung zur Modifizierung des Adreßteils des indirekten Befehlswortes und zur Verwendung dieser modifizierten Adresse in Verbindung mit einer durch einen Teil des ersten Befehlswortes vorgeschriebenen Operation geschaffen. Ein weiteres wichtiges Merkmal der Erfindung ist die Aufrecht erhaltung eines Zählwertes, der angibt, wie oft der Befehl verwendet wurde, und die Peststellung der Beendigung einer vorgeschriebenen Zählung. Sowohl zur Erhöhung als auch zur Verringerung des Zählwertes können Vorrichtungen vorgesehen sein, und der Zählwert kann als Teil des indirekten Befehlswortes im Speicher gespeichert werden.

Die im Hauptpatent gekennzeichnete Erfindung ist gemäß vorliegender Erfindung dadurch weitergebildet, daß das erste Befehlswort einen Operationsteil enthält, daß die Anlage ferner eine Vorrichtung enthält, die den Speicherplatz anwählt, der vom Adreßteil des indirekten Befehlswortes vorgeschrieben ist, und die Ausführung einer Operation mit dem darin gespeicherten Operanden in Übereinstimmung mit dem Code des Operationsteils des ersten Befehlswortes auslöst, daß die Vorrichtung zum Modifizieren des Adreßteils des indirekten Befehlswortes der-

109823/1321

art' betreibbar ist, daß sie jedesmal eine modifizierte Adf ess ev- bildet, wenn das indirekte Befehlswort aus dem Speicher geholt ist, daß das indirekte Befehlswort einen Zählteil enthält, daß eine Vorrichtung vorgesehen ist, die den Zählteil jedesmal ändert, wenn das indirekte Befehlswort aus dem Speicher geholt ist, und daß eine Vorrichtung vorgesehen ist, die dasjenige indirekte Befehlswort, das den modifizierten Adreß- und Zählteil enthält, in demjenigen Speicherplatz speichert, der vom Adreßteil des ersten Befehlswortes vorgeschrieben ist.

Die Erfindung wird nun an Hand von Zeichnungen eines bevorzugten Ausführungsbeispiels näher beschrieben, wobei alle aus der Beschreibung und den Zeichnungen hervorgehenden Einzelheiten zur Lösung der Aufgabe im Sinne der Erfindung beitragen können und mit dem Willen zur Patentierung in die Anmeldung aufgenommen wurden.

Fig. 1 veranschaulicht den Aufbau eines typischen Befehlswortes, das sich als vorteilhaft zur Ausführung der Erfindung herausgestellt hat.

Pig. 2 ist ein Blockschaltbild der größeren Bauteile der erfindungsgemäßen Anlage.

Pig. 3 zeigt den Aufbau eines Teils eines indirekten Befehlswortes, der sich zur Ausführung eines Merkmals der Erfindung als vorteilhaft herausgestellt hat.

Von dem Aufbau der Datenverarbeitungsanlage, der Verarbeitung von Daten, der Ausführung von Befehlen und der Auswahl und Erzeugung von Signalen wird nur soviel beschrieben, wie zum Verständnis der Erfindung erforderlich ist. Genormte oder Standardbauteile, die keine unmittelbare Bedeutung im Hinblick auf die Erfindung haben, sind der größeren Klarheit wegen weggelassen.

109823/1321

-*- 11> 4 9 4 3 4

Bei erfindungsgemäß aufgebauten Anlagen enthält jedes Befehlswort (instruction word) einen Adreßteil, einen Operationsteil und einen Markierungsteil (tag portion). Dieser Aufbau ist in Pig. 1 dargestellt. Der Adreßteil enthält Binärziffern 0 bis 17, der Operationsteil enthält Binärziffern 18 bis 26_;und der Markierungsteil enthält Binärziffern 30 bis 35. Die Ziffern 27, 28 und 29 haben Punktionen bzw. dienen für Zwecke, die nicht unmittelbar die Erfindung betreffen. Der Markierungsteil des Befehlswortes enthält Informationen, die die Adressenmodifikationsoperation der Anlage steuern. Der Markierungsteil ist ferner in einen Teil t_m, der die Binärziffern 30 und 31 enthält, die die Art einer auszuführenden Adressenmodifikation bestimmen, und in einen Teil t, unterteilt, der ein bei der Modifikation zu verwendendes Register bestimmt. Der Operationsteil und der Markierungsteil des Befehlswortes werden weiterhin mitunter gemeinsam als Befehlsteil des Befehlswortes bezeichnet.

Im folgenden wird eine binäre Ziffer auch häufig als "Bit" (Zusammenziehung von "binary digit") bezeichnet. Perner können alle binären Informationssignale unabhängig davon, ob sie Befehle oder Informationen darstellen, die entsprechend den Befehlen verarbeitet werden sollen, allgemein als "Daten" bezeichnet werden.

Pig. 2 zeigt eine bevorzugte Datenverarbeitungsanlage, bei der die Erfindung angewandt wird. Alle in Pig. 2 dargestellten Bauteile sind Teile des Datenverarbeitungswerks. Zur Darstellung der in Rechenanlagen häufig verwendeten Schaltglieder, wie z.B. das Plipflop 116, das UND-Glied 120 und das ODER-Glied 121, wurden die üblichen Symbole verwendet. Das Plipflop 116 wird "gesetzt", so daß also am 1-Ausgang ein 1-Signal ansteht, wenn dem Setzeingang S ein Impuls zugeführt wird. .Das Plipflop 116 wird dagegen "zurückgesetzt", so daß also am O-Ausgang ein 1-Signal erscheint, wenn dem Rücksetz- eingang R ein Impuls zugeführt wird. Die Wirkungsweise der

109823/1321

UHD-Glieder und ODER-Glieder ist an sich bekannt, so daß sie hier nicht mehr erläutert zu werden braucht. Während des Betriebs der Anlage sind die verschiedensten faktsignale erforderlich. Ba die Quelle der Taktsignale in an sich bekannter Weise aufgebaut werden kann, ist sie hier nicht im einzelnen beschrieben.

Das mit dem Datenverarbeitungswerk in Verbindung stehende Speicherwerk ist ebenfalls in an sich bekannter Weise aufgebaut und nicht dargestellt. Das Speicherwerk 10 gibt sechs-. unddreiBig Bitinformationswörter über eine 36-Bit-Mehrfaehleitung 12 an einen ZDI-Sehalter 14 ab (der unten in der Zeichnung dargestellt ist). Yom ZDI-Schalter 14 können die Wörter über einen von drei Kanälen weitergeleitet werden. Der erste dieser Kanäle führt zu einem M-Register 16, bei dem es sich um ein 72-Bit-Register handelt, das zwei Wörter speichern kann. Aus dem K-Register 16 kommende Daten oder üieile davon können über die Verbindung 19 zu einem von mehreren Indexregistern oder zu einem (nicht gezeigten) Akkumulator geleitet werden.

Me über den zweiten 5?eil vom ZDI-Sehalter 14 einlaufenden Daten werden mehreren von vier' Registern zugeführt, die in üblicher Weise gemeinsam als Befehlsregister bezeichnet werden. Dieser Kanal enthält zwei UHD-Glieder 152 und 154, die von PY-3?akt Signalen durchgesteuert werden. Die Befehlsregister 28 bestehen aus vier 18-Bit-Registern, nämlich einem Yl-Register JQ _t einem GÖB-Register 52 ₁ einem YO-Register 34 und einem CöO-Register 36» Die Befehlsregister 28 dienen zur Speicherung von Befehlen. Bei der vorliegenden Anlage werden lie Befehlswörter, z.B. solche, wie sie in Mg. 1 dargestellt sind j paarweise aus dem Speieherwerk geholt. Der Adreßteil des geradzahligen Befehls eines Paares wird ins YE-Register 30 gesetzt, während der Befehlsteil dieses geradzahligen Befehls (die Bits 18 bis 35) ins ßOE-Register 32 gesetzt wird. In ähnlicher Weise wird der Adreßteil des ungeradzahligen Befehlswortes eines Paares ins YO-Register 34 und der Befehlateil ins ÖQQ-Register 36 gesetzt.

109823/1321

Der dritte Kanal, über den Daten geleitet werden können, verläuft zum ZDI-Schalter 14, über einen Datenkanal 156 zu einem ZY-Schalter 38 und von dort über ein ÜHD-G-lied 120 und eine Mehrfackleitung 40 zu einem YS-Addierer 42. Das UND-Glied 120 wird von 5?aktsignalen über das ODER-Glied 121 durehgesteuert. Der Inhalt der YE- und YO-Eegister wird ebenfalls wahlweise über den ZY-Schalter 38 und die Mehrfachleitung 40 zum YS-Addierer 42 übertragen.

Der Inhalt der COE- und COO-Register wird wählbar über einen ZI-Schalter 44 an eine von mehreren Stellen übertragen, die die nichtgezeigte Befehlslogik und Bereichslogik des Datenverarbeitungswerkes enthalten. Welches der Register YE, COE oder der Register Y0_t GOO über die ZI- und ZY-Schalter durchgeschaltet werden soll, wird vom Zustand des Befehlszählerflipflop 216 bestimmt, das mit diesen Schaltern verbunden ist. Die Befehlslogik dekodiert den Operationsteil (die Bits 18, 26) des Befehlswortes und übertragt diese Information ins Speicherwerk, um die Operation dieses Werkes zu steuern. Die Bereichslogik wird dazu verwendet, das Speicherwerk unter bestimmten umständen, davon zu unterrichten, auf welche Weise das Speicherwerk Informationen verarbeiten sollj. was davon abhängt, wie groß die Informationszeichen sind, die verwendet werden sollen. Die erfindungsgemäße Anlage hat die !Fähigkeit, aus sechs oder neun Bits zusammengesetzte Zeichen zu verarbeiten. Der iferkierungsteil des Inhalts der COE- und COO-Register (die Bits 30, 35} kann wählbar über den CI-Schalter 44 in- ein Cf-Register 50„ das den iferkierungsteil eines Befehlsworts während verschiedener Arten von Adressenmodifikationen speichert, übertragen werden. Dies geschieht über ein BHB-Glied 124. Der Markierungsteil kann auch über das ÜKD-Slied 118 in eine Karkierungsdekodierlogik 52 durchgeschaltet werden, deren Schaltungsanordnung derart aufgebaut ist_r daß sie sowohl den T&ll t als auch, den £eil t^ des Markierungsteils dekodiert, um die Adressenmodifikation zu steuern.

109823/1321

Der Inhalt.des CT-Registers 50 kann über eine Mehrfachleitung 56 zwar einem ZX-Schalter 58 übertragen werden. Der ZX-Schalter 58 erhält weitere Eingangssignale von jedem der nichtgezeigt en Index-Register aus dem nichtgezeigt en Akkumulator und aus einem ICT-Register 60. Das ICT-Register 60 ist ein 18-Bit-Register, das die Adresse des gerade vom Datenverarbeitungswerk ausgeführten Befehls speichert. Das ICT-Register erhält seine Eingangssignale vom YS-Addierer 42 über eine Verbindung 169'.

Das Ausgangssignal des ZX-Schalters 58 bildet ein Eingangssignal des YS-Addierers 42. Die Adressenmodifikationen werden im YS-Addierer ausgeführt, und nachdem einmal eine wirksame Adresse (eine Adresse, die zum Auffinden eines Wortes im Speicher verwendet worden ist) im YS-Addierer gebildet ist, wird sie über ein UND-Glied 158 in ein Adressenregister (ADR)62 übertragen. Aus dem Adressenregister 62 wird die Adresse beim Auftreten eines Taktsignals ADR über eine Adressenmehrfachleitung 64 ins Speicherwerk 10 zum Aufrufen des durch die Adresse vorgeschriebenen Speicherplatzes übertragen.

Ein DO-Schalter 63 erhält sowohl vom YS-Addierer 42 (über ein UND-Glied 176) als auch vom Adressenregister 62 (über ein UND-Glied 178) Daten und überträgt diese Daten über eine aus sechsunddreißig Leitungen bestehenden Mehrfachleitung 65 ins Speicherwerk.

Während des Betriebs der bevorzugten Ausführung der Erfindung kann der Teil t des Markierungsteils eines 3eden Befehlswortes (die Bits 30 und 31) verschiedene Arten von Adressenmodifikationen bestimmen. Wenn beispielsweise die Bits 30 und 31 "00" sind, bedeutet dies eine "R"-Modifikationsart, die weiterhin auch ¹¹R" Modifikation (R modifier) genannt wird. Dies ist eine einfache Adressenmodifikation, bei der der Inhalt eines bestimmten Registers im YS-Addierer zur Adresse des

109823/1321

vorliegenden Befehlswortes hinzuaddiert wird, um eine modifizierte Adresse zu erhalten, die zur Adressierung des Speicherwerks verwendet wird, um den Operanden aus dem Speicher zu holen. Das Register, dessen Inhalt zur Befehlsadresse hinzuaddiert werden soll, wird durch den Bitcode des Teils t, des Markierungsteils, die Bits 32 bis 35, bestimmt.

Wenn die t_n- Bits 30 und 31 "01" sind, wird die Modifikationsart ¹¹RI¹¹ genannt. Die Modifikationsoperation bei RI ist genau die gleiche wie bei R, nur daß die modifizierte Adresse zum Auslesen eines indirekten Befehlswortes und nicht des Operanden verwendet wird. Das indirekte Befehlswort verlangt dann nach einer weiteren Adressenmodifikation oder dient selbst als letzter Befehl zum Einwirken auf den Operanden.

Damit die Anlage die auszuführende Adressenmodifikationsart erkennt^ wird der betätigbare Befehlsmarkierungsteil der Markierungsdecodierlogik 52 zugeführt. Bei der Logik 52 handelt es sich um eine herkömmliche Decodiermatrix, der die binärcodierte Information des Markierungsteils des Befehlswortes zugeführt wird und die diese Information in ein Signal in nur einer von mehreren Ausgangsleitungen für jede der t_ffi-Modifikationsoperationen und in ein Signal auf nur einer von mehreren Ausgangsleitungen für ^eden der Zustände, die durch den Seil t_d der Markierung vorgeschrieben werden, umsetzt. Da die Decodierlogik 52 eine Schaltmatrix herkömmlicher Bauart sein kann, ist sie nicht im einzelnen in den Zeichnungen dargestellt.

Wenn t_m-Bits 30 und 31 "10" sind, wird die Modifikationsart "IT" genannt. Dies ist eine ungewöhnliche Adressieroperation, bei der ein erstes Befehlswort veranlaßt, daß ein indirektes Befehlswort aus dem Speicher geholt wird. Das indirekte Befehlswort wird dann in einen Adreßteil und einen sog. Zählteil (tally portion) modifiziert, von denen der Zählteil eine Zahl darstellt, die angibt, wie oft der Befehl ausgeführt wurde.

109823/1321

Dieser Zählteil oder Zählwert kann durch verschiedene Zugriffs operationen, wie sie' durch verschiedene erste Befehlswörter vorgeschrieben werden, erhöht oder verringert werden. Der Befehl wird dadurch ausgeführt, daß der Operationsteil des ersten Befehlswortes zusammen mit dem Adreßteil des indirekten Befehlswortes verwendet wird. Der Zählwert bzw. die Zahl des Zählteils kann von Zeit zu Zeit bei der Ausführung des Programms durch den Rechner überprüft werden, aber ein spezieller "Zählteil-ausgezählt-Indikator" 170' ("tally run out indicator") ist auch vorgesehen, um automatisch das Ende einer gewünschten Zählung anzuzeigen.

Wenn der t_-Teil des Markierungsbereichs eine IT-Modifikationsart vorschreibt, kann der t^-Teil des Markierungsbereiches verschiedene Operationen vorschreiben, die bei der IT-Modifikation vorkommen. Alle übrigen Befehlsmodifikationen, die weiter unten noch erläutert werden, sind IT-Modifikationen. Bei allen diesen Modifikationen wird ein indirektes Befehlswort verwendet, das sich von dem gewöhnlichen in Pig. 1 gezeigten Befehlswort unterscheidet. Der Unterschied besteht darin, daß die Bitstellen 18 bis 29 als Zählteil bezeichnet sind. Das indirekte Befehlswort enthält also keinen Operationsteil, da der üblicherweise den Operationscode enthaltende Teil des Wortes vom Zählwert besetzt ist. Der Zählteil enthält auch die zusätzlichen Bitstellen 27_f28 und 29. Die Modifikation der Adreß- und Zählteile des indirekten Befehlswortes findet im YS-Addierer 42 von Pig.-2 statt. Wie noch ausführlicher beschrieben wird, enthält der YS-Addierer eine spezielle Feststellschaltung, und außerdem hat er eine Ausgangsleitung Ί72¹, die anzeigt, wann der Zählwert im Zählteil einen vorbestimmten Wert erreicht. Wenn dieser Wert erreicht ist, steuert die Verbindung 172' ein UND-Glied 171* in dem Taktintervall des Taktsignals PY derart durch, daß es ein TRI-Plipflop 170» setzt. Dieses ELipflop wird "Zählteil-ausgezählt-Indikator" genannt und zeigt der Logik der Anlage" an, daß der Zählwert erreicht ist.

109823/1321

Bei jeder IT-Modifikations-Operation wird das erste Befehlswort über den CDI-Schalter 14 aus dem Speicher geholt und in den Registern 28 gespeichert. Der Markierungste.il des ersten Befehlswortes wird dann über den ZI-Schalter 44 und'das-UND-Glied 1-18 zur Markierungsdecodier logik 52 durchgeschaltet. Das UND-Glied 118 wird für diese Operation von einem PA-Takt- und Steuersignal über ein ODER-Glied 117 durchgeschaltet. Die Markierungsdecodierlogik 52 stellt fest, daß im Markierungsteil eine IT-Adressenmodifikationsoperation vorhanden ist, so daß dementsprechend eines der Ausgangssignale der Markierungsdecodierlogik 52 dem UND-Glied 124 zugeführt wird. Dieses Signal steuert zusammen mit dem PA-Taktsignal, das über ein ODER-Glied 125 dem UND-Glied 124 zugeführt wird, das UND-Glied 124 durch, so daß es den Markierungsteil des ersten Befehlswortes vom ZI-Schalter 44 ins CT-Register 50 überträgt.

Wie schon gesagt, wird ungefähr zur gleichen Zeit der Adressenteil des ersten Befehlswortes über den ZY-Sehalter 38, das UND-Glied 120, den YS-Addierer 42 und das UND-Glied 58 ins Adressenregister 62 übertragen. In einem späteren Taktintervall, das durch ein Taktsignal ADR bestimmt wird, wird der Inhalt des Registers 62 über die Verbindung 64 ins Speicherwerk durchgeschaltet, um das indirekte Befehlswort aus dem durch diese Adresse vorgeschriebenen Speicherplatz zu holen. Das indirekte Befehlswort wird dann in die Register 28 übertragen, um das erste Befehlswort zu ersetzen. Der Operationsteil des ersten Befehlswortes ist dam jedoch bereits über den ZI-Schalter 44 in einen Befehlslogikzwischenspeicher, der nicht dargestellt ist, übertragen, um ihn später bei der an dem Operanden unter Verwendung der im indirekten Befehlswort enthaltenden Information auszuführenden Operation zu benutzen.

Während eines PY-Taktsignals, wenn das indirekte Befehlswort in den Registern 28 gespeichert ist, werden die letzten achtzehn Bits (die Bits 18 bis 55) des indirekten Befehlswortes über den ZDI-Schalter 14 und eine Mehrfachleitung 156 zum ZY-Schalter 38 geleitet. Diese achtzehn Bits werden dann über das UND-Glied 159 zum YS-Addierer 42 übertragen.

109823/1321

-ir- IH9434

Im gleichen PY-Takt wird der Inhalt des CT-Registers 50 über ein UND-Glied 162 vom PY-Signal, das von einem ODER-Glied 164 durchgeschaltet wird, durchgeschaltet. Auf diese Weise wird der Markierungsteil, der zuvor im CT-Register 50 gespeichert war, der Decodierlogikmatrix 156 zugeführt. Dies ist eine herkömmliche Logikmatrix, die jede einzelne Kombination binär codierter Signale des t^~Teils der Markierung des ersten Befehlswortes den einzelnen AusgangsSignalen auf einer oder mehreren einer Vielzahl von Ausgangssteuerleitungen umsetzt. Die Logikmatrix 166 gibt die Ausgangssignale in Zeitpunkten ab, die von Takt- und Steuersignalen, z.B. FY", bestimmt werden. Diese Ausgangssignale der Matrix 166 steuern spezielle Logikblocks 168 über 173 durch, von denen jeder den ZX-Schalter 58 betätigen kann, um den Inhalt des YS-Addierers 42 zu modifizieren Und die verschiedenen Modifikationen der Teile des indirekten Wortes in Übereinstimmung mit den Merkmalen der Erfindung auszuführen. Beispielsweise erhöht der Block den Zählteil um 1. Der Block 169 verringert den Zählteil um Der Block 170 verringert den Markierungsteil um 1. Die speziellen Funktionen der Blöcke 171 und 172 werden noch ausführlicher beschrieben. Der Block 173 liefert ein Ausgangssignal direkt an den YS-Addierer 42, das den Zählteil um 1 erhöht. Einige von diesen Logikfunktionsblöcken werden auch zur.Modifizierung der Adresse des indirekten Befehlswortes verwendet, was noch ausführlicher beschrieben wird.

Alle IT-Modifkikationsoperationen werden in der gleichen Weise, entsprechend obiger Beschreibung, bis zu dem Punkt ausgeführt, bei dem die verschiedenen Operationen, die vom t_d-Teil des Markierungsteils des ersten Befehlswortes von dem Decodierlogikblock 166 festgestellt werden, ausgeführt. Die verschiedenen Modifikationsfunktionen, die von der Decodierlogik 166 und den Blöcken 168 bis 173 gesteuert werden, sorgen also für verschiedene unterschiedliche Modifikationsoperationen. Dementsprechend werden alle diese unterschiedlichen Operationen

109823/1321

unter der Annahme beschrieben, daß alle vorher beschriebenen Schritte bis zur ersten Operation der Decodierlogik 166 bereits ausgeführt sind.

Wenn die von t_d vorgeschriebene IT-Modifikationsoperation eine DI-Modifikation ist, wird die Adresse um 1 verringert und der Zählteil um 1 erhöht, und das indirekte Befehlswort wird dann wieder in der gleichen Zelle des Speichers abgespeichert, aus der es geholt wurde. Wenn die DI-Modifikation von der logik 166 festgestellt ist, schaltet sie den Block 168 durch, um ein Hochzählen des Zählteils des indirekten im YS-Addierer 42 gespeicherten Wortes durch Übertragung einer 1 über den ZX-Schalter·58 zur zwölften Ziffernstelle (Wortbit 29) zu bewirken. Dies geschieht alles im PY-!Takt. Auch während des PY-Taktes überprüfen spezielle Logikschaltungen im Addierer 42 den modifizierten Zählteil, um festzustellen, ob der Zählteil in jeder Ziffernstelle O ist. Dies ist der EaIl, wenn der Zählteil vor dem Hochzählen in allen zwölf Ziffernstellen eine 1 enthält. Wenn also alle Stellen des Zählteils O sind, wird dadurch ein Überlaufzustand des Zählteils bzw. Zählwertes oder eine Beendigung der Zählung angezeigt. Dieses Signal wird über die Verbindung 172' und das UND-Glied 171' während des PY-Takts übertragen und setzt das Zählteil-ausgezählt-Indikator-Flipflop 170*. Das Ausgangssignal des Flipflop 170' kann zum Auslösen eines Alarmsignals verwendet werden, oder bewirken, daß die. Rechenanlage ein spezielles Zweigprogramm durchläuft, wenn festgestellt wird, daß die Tally-Zählung zu Ende ist. Diese Zweigoperation der Anlage kann die Ausführung bestimmter zusätzlicher Schritte bei der Modifikationsoperation, die noch beschrieben werden, unterbrechen. Alle diese Schritte werden jedoch unter der Annahme beschrieben, daß das Flipflop 170' nicht gesetzt ist oder daß bei der Zweigoperation keine Änderung der noch zu beschreibenden Schritte erforderlich, ist.

109823/1321

-13- IS49434

Während des gleichen PY-Takts steuert das PY-Signal über ein ODER-Glied 160 das UND-Glied 158 durch und übertragt auf diese Weise den Inhalt des YS-Addierers 42 einschließlich des um 1 erhöhten Zählteils in das Adressenregister 62.

Im nächsten Takt PR wird die Adresse ., die im indirekten Befehlswort enthalten ist, das in den Befehlsregistern 28 gespeichert war, über den ZY-Schalter 38 und das UND-Glied 120 zum YS-Addierer 42 übertragen. Die GT-Decodierlogik 166 schaltet den Block 170 durch, weil es sich um einen PR-Takt handelt. Der Inhalt dieses Blocks wird über den ZX-Sehalter 58 zum YS-Addierer 42 übertragen, wo er zu der darin enthaltenen Adresse komplementär hinzuaddiert wird, um diese Adresse um 1 zu verringern. Das nächste Taktsignal DP schaltet die UND-Glieder 176 und 178 durch, um jeweils den Inhalt des YS-Addierers 42 (die verringerte Adresse) und den Inhalt des Adressenregisters 62 (den erhöhten Zählteil) zum DO-Schalter 63 und auf diese Weise über die Mehrfachleitung 65 ins Speicherwerk zurückzuübertragen, wo diese Informationen wieder in der Adressenspeicherzelle gespeichert werden, aus der das ursprüngliche indirekte Wort geholt, wurde.

Im nächsten Taktintervall PT wird die Adresse des ursprünglichen indirekten Wortes, das noch in den Registern 28 gespeichert ist, wieder über den ZY-Schalter 38 und das UND-Glied 120 zum YS-Addierer 42 übertragen, wobei das UND-Glied 120 vom PT-Taktsignal über das ODER-Glied 121 durchgeschaltet wird. Die CT-Decodierlogik 166 bewirkt wiederum im PT-Takt, daß der Block 170 durchgeschaltet wird, um die Adresse auf die gleiche Weise wie zuvor im PR-Takt zu verringern. Auf diese Weise wird also die gleiche Adresse erneut auf die gleiche Weise modifiziert. Die resultierende modifizierte Adresse wird jetzt jedoch vom PT-Taktsignal, das über das ODER-Glied 160 durchgeschaltet wird, aus dem Addierer 42 über das UND-Glied 158 ins Adressenregister 62 durchgeschaltet/ Im späteren TakbIntervall ADR wird dann die modifizierte Adresse

109-823/132 1

BAD ORIGINAL

über die Gruppenleitung 64 ins Speicherwerk übertragen, um den Operanden unter dieser Adresse aufzusuchen und ihn in Übereinstimmung mit dem Operationscode des ersten Befehlswortes zu verwenden.

Bei einer Modifikation der obigen Operation kann anstelle des Operanden ein anderer Befehl unter der modifizierten Adresse aus dem Speicherwerk geholt werden, und die Anlage kann mit weiteren Adressenmodifikationsoperationen oder mit den dem neuen Befehl entsprechenden Operationen fortfahren. Diese modifizierte IT-Operation wird DIC-Modifikationsoperation genannt .

Eine andere IT-Operation, zu der die Anlage fähig ist, wird ID-Operation genannt. Hierbei handelt es sich im wesentlichen um die umgekehrte DI-Modifikationsoperation, die gerade beschrieben wurde. Die Adresse wird schrittweise um 1 erhöht und der Zählteil schrittweise um 1 verringert. Alle Schritte bei dieser Modifikationsoperation sind im wesentlichen mit den gerade bei der DI-Modifikationsoperation beschriebenen identisch, nur daß andere Blöcke der Blöcke 168 bis 173 von der Decodierlogik 166 durchgeschaltet werden. Während des PY-Taktes wird also, wenn der Zählteil NYS-Addierer gespeichert ist, der Block I69 durchgeschaltet und sein Inhalt über den ZX-Schalter 58 zum YS-Addierer 42 übertragen, um den Zählteil komplementär um 1 zu verringern. Der auf diese Weise modifizierte Zählteil wird dann in dem Adressenregister 62 gespeichert.

Während des PR-Taktes, wenn der Adreßteil des indirekten Befehlswortes im YS-Addierer 42 gespeichert ist, wird der Block 173 von der Decodierlogik 166 durchgeschaltet, um auf diese Weise die Adresse um 1 zu erhöhen. Das modifizierte indirekte Wort wird dann während des DP-Takts über den DO-Schalter 63 und dia Speichermahrfächleitung 65 gespeichert.

109823/1321 BAD original

Im PT-Takt wird die ursprüngliche Adresse des indirekten Befehlswortes aus den Registern 28 über den ZY-Schalter 38 und das UND-Glied 120 zum YS-Addierer 42 und ins Adressenregister 62 übertragen. Die Adressenmodifikationsoperation wird nicht wiederholt. Während dieses Teils der ID-Modifikation wird der Adreßteil "bei der Übertragung ins Adressenregister 62 also nicht geändert. Dieser nicht geänderte Adreßteil des indirekten Befehlswortes wird dann im Takt ADR zum Aufsuchen des Operanden aus dem Speicher verwendet. Bei einer kleineren Variation dieser ID-Modifikation kann die letztgenannte Adresse wieder zum Auslesen eines neuen Befehls aus dem Speicher statt zum Auslesen eines Operanden verwendet werden, und die Anlage kann dann diesen Befehl modifizieren oder mit der Ausführung dieses Befehls fortfahren. Obwohl zwar gesagt wurde, daß die effektive oder wirksame Adresse zum Aufsuchen bzw. Auslesen eines Operanden aus dem Speicher verwendet wird, versteht es sich, daß, wenn der Befehl besagt, daß Information im Speicher gespeichert werden soll, die wirksame Adresse diejenige Adresse ist, unter der die Speicherung erfolgen soll. Der Operand wartet dann in einem speziellen Register.oder Zwischenspeicher, bis er unter der vorgeschriebenen Adresse im Speicher gespeichert wird.

Bei der ID-Modifikation, die gerade beschrieben wurde, wird der Zählteil des indirekten Befehlswortes, während er sich im Addierer 42 befindet, erneut daraufhin überprüft, ob alle Ziffernstellen 0 sind, um das Flipflop 170¹ zu setzen. Dieser Zustand tritt auf, wenn der Zählteil bzw. Zählwert schließlich einen Wert erreicht hat, der um 1 vor der Zählteilmodifikation liegt. Wenn dann eine 1 subtrahiert wird, verringert sich der Zählwert in allen Stellen bis auf 0. Wie zuvor kann das Setzen des Zählteil-ausgezählt-Indikator-Plipflop 170' bei Peststellung des Ausgezählt-Zustandes eine Zweigoperation der Anlage auslösen. Durch geeignete logische Schaltungen, die nicht im einzelnen dargestellt sind, kann die Anlage zwischen dam

10 9823/1321

Setzen des Zählteil-ausgezählt-Indikator-Flipflop 170' während einer ID-Befehlsmodifikation, bei der der Zählteil schrittweise um 1 verringert wird, und während einer DI-Befehlsmodifikation, während der der Zählteil schrittweise erhöht wird, unterscheiden. Dies sagt der Anlage, ob die gezählten Größen ausgezählt sind oder ob ein Überlaufzustand vorliegt.

Die DI- und ID-Befehlsmodifikationen sind komplementär. Diese sind insbesondere für eine gemeinsame Operation nützlich. Ein wesentlicher Vorteil dieser beiden Befehlsmodifikationen besteht darin, daß nur eine einzige Adresse zum Aufsuchen eines großen Speicherblocks und zum wiederholten Einspeichern und Auslesen von Posten in bzw. aus diesem Speicherblock in der Reihenfolge "als letzter hinein - als erster heraus" (last-infirst-out-sequence) benötigt wird. Damit ist gemeint,· daß, wenn dieser Block Von Speicherplätzen adressiert ist, diejenige Information, die zuletzt in diesem Block gespeichert wurde, wieder zuerst ausgelesen wird. Der Ausgangs- oder Anfangswert des Adreßteils eines indirekten Wortes kann zur Bezeichnung eines ganzen Speicherblocks verwendet werden, mit dem die "last-in-first-out"-Operation ausgeführt werden soll. Dann kann der DI-Modifikationsbefehl jedesmal verwendet werden, wenn der durch dieses indirekte Befehlswort dargestellte Speicherblock aufgesucht wird, um ein neues Operandenwort zu spei* ehern. Diesjes Aufsuchen bzw. dieser Zugriff wird also durch Abrufen des indirekten Befehlswortes, schrittweises Verringern der Adresse und schrittweises Erhöhen des Zählteils, um anzuzeigen, daß ein zusätzliches Operandenwort in diesem Speicherblock gespeichert wurde, ausgeführt. Bei anderen nachfolgenden Zugriffen, bei denen die DI-Modifikationsoperation zur Speicherung zusätzlicher Wörter in diesem Speicherblock angewandt wird, wird dann das modifizierte indirekte Befehlswort abgerufen, die Adresse für das neu zu speichernde Wort geändert und der Zählteil um 1 erhöht, um diesen zusätzlichen Speiohervor-

109823/1321

1649434*

gang zu zählen. Anschließend kann eine ID-'Modifikationsoperation in Verbindung mit dem eines zuvor in diesem Speicherblock gespeicherten Wortes angewandt werden. Bei dieser ID-Modifikation wird die gleiche Speicheradresse verwendet, unter der das gleiche (gerade in der Modifikation befindliche) Befehlswort gespeichert wird, und auf diese Weise das unter der von dem zuletzt wirksamen indirekten Befehlswort-Adreßteil vorgeschriebenen Adresse, zuletzt gespeicherte Operandenwort aus dem Speicher geholt. Gleichzeitig verringert die ID-Modifikation den Zählteil, wodurch angezeigt wird, daß eines der in diesem Speicherblock gespeicherten Wörter verringert wurde, und gleichzeitig erhöht sie die Adresse, um das als vorletztes gespeicherte Wort bei' der nächsten Zugriffsoperation aus dem Speicher zu holen. Wenn bei dieser Betriebsart das Zählteilausgezählt-Indikator-Flipflop 170' während einer eine Speicheroperation begleitenden DI-Modifikation gesetzt wird, zeigt es der Anlage an, daß der Speicherblock vollständig gefüllt ist und daß eine Korrektur vorgenommen werden sollte, z.B. die Bereitstellung eines anderen Speicherblocks für eine spätere Speicherung derartiger Posten. Wenn das Hipflop 17O¹ dagegen •während einer eine ID-Modifikation begleitenden Wortausleseoperation gesetzt wird, dann besagt dies, daß der dieser Speicheroperation zugeordnete oder zur Verfügung gestellte Speicherblock leer ist und daß keine weiteren Operandendaten vorhanden sind, die nach Beendigung der laufenden Zugriffoperation verarbeitet werden sollen.

Diese Beschreibung wurde willkürlich am Beispiel einer Speicheroperation in Verbindung mit einer DI-Modifikation und einer Speicherausleseoperation in Verbindung mit einer ID-Modifikation vorgenommen. Diese Beispiele können jedooh nach Wunsch umgekehrt werden, und die Wirkungsweise der Anlage wäfce dennoch völlig zufriedenstellend.

Eine andere IT-Modifikation, zu der die erfindungsgemäße Anlage fähig ist, wird mit SD (subtrahiere Delta) bezeichnet. Diese

10 9 8 2 3/1321

- is - 15 4 3 4 3 4

Modifikationsart ist der gerade beschriebenen DI-Modifikationsart sehr ähnlich, nur daß der Adreßteil des indirekten Befehlswortes um mehr als 1 verringert wird. Der Betrag, um den der'Adreßteil verringert wird, wird als "Delta" bezeichnet, und diese Größe wird in dem Markierungsteil des indirekten Befehlswortes gespeichert. Bei den zuvor beschriebenen DI- und ID-Modifikationen wurde der Markierungsteil.(die Bits 30 bis 35) des indirekten Befehlsteils nicht verwendet. Bei der SD-Modifikationsoperation und bei der komplementären Modifikationsoperation AD (addiere Delta), die unten beschrieben wird, wird der Markierungsteil des indirekten Befehlswortes (die Bits 30 bis 35) zur Speicherung der Größe "Delta" verwendet. Dies ist der Betrag, um den der Adreßteil (die Bits 0 bis 17) jedesmal geändert werden sollen, wenn das indirekte Befehlswort aus dem Speicher geholt wird.

Im folgenden soll die IT-SD-Modifikation näher beschrieben werden. Wenn im PY-Takt die Decodierlogik 166 das erste Mal betätigbar ist, enthält der YS-Addierer die gesamte Zähl- und Markierungsteile des indirekten Befehlswortes (und in dem Markierungsteil ist die Größe Delta gespeichert). Die Decodierlogik 166 schaltet den Block 168 durch, um den Zählteil im Addierer 42 um 1 zu erhöhen, und dann wird die Zählteilausgezählt-Indikator-Prüfung ausgeführt. Im gleichen PY-Taktintervall wird das UND-Glied 158 durchgeschaltet, so daß der modifizierte Zählteil und der Markierungsteil (Delta) zur Speicherung im Adressenregister 62 durchgelassen werden.

Im nächsten PR-Taktintervall wird der Adreßteil des indirekten Befehlswortes über den ZY-Schalter und das UND-Glied 120 aus den Befehlsregistern 28 zum YS-Addierer 42 übertragen. Im gleichen TaktIntervall schaltet die Decodierlogik 166 den Block 172 durch. Dieser Block überträgt dann über eine nicht im einzelnen dargestellte Schaltung das Komplement der im Adressenregister 62 gespeicherten Größe Delta über den ZX-Schalter, um es zur Adresse im YS-Addierer 42 hinzuzuzählen

109823/1321

und dadurch die Größe Delta von dieser Adresse zu subtrahieren. D.h., die Subtraktion geschieht durch Addition des Komplements; um aber auf eine echte Addition des Zweierkomplements zu kommen, wird noch der Block 173 durchgesehaltet und auf diese Weise im YS-Addierer 42 eine weitere Ziffer hinzuaddiert. Von da ab läuft die Modifikationsoperation praktisch in der gleichen Weise ab wie bei der DI-Modifikation. Die beiden Teile des modifizierten indirekten Befehlswortes" werden also im Takt DP über den DO-Schalter 63 ins Speicherwerk durchgeschaltet. Im nächsten Taktintervall PT wird der Adreßteil des ursprünglichen Befehlswortes wieder aus dem Befehlsregister 28 in den YS-Addierer 42 übertragen, durch Subtraktion von Delta modifiziert und ins Adressenregister 62 übertragen. Mit dem Taktsignal ADR wird diese modifizierte Adresse dann über die Mehrfachleitung 24 übertragen, um als Operandenadresse zu dienen und die Operation in Übereinstimmung mit dem Operationsteil des ursprünglichen Befehlswortes auszuführen.

Die als AD (addiere Delta) bezeichnete IT-Modifikationsoperation ist der zuvor beschriebenen ID-Operation, bei der die Adresse erhöht und der Zählteil verringert wird, sehr ähnlich.. Der wesentliche Unterschied besteht darin, daß die Adresse statt nur um eins:; um den Betrag der im Markierungsteil des indirekten Befehlswortes gespeicherten Größe "Delta" erhöht wird. Wieder wird das modifizierte indirekte Befehlswort in der ursprünglichen Speicherzelle gespeichert, aber der ursprüngliche nicht modifizierte Adreßteil des indirekten Befehls wird als Operandenadresse verwendet.

Im einzelnen läßt die Decodierlogik 166 während der AD-Modifikation im Takt PY den Block 169 eins vom Zählteil der Zähl- und Deltateile des indirekten Befehlswortes subtrahieren, das dann im YS-Addierer 42 erscheint. Dann erfolgt die Zählt eilausgezählt-Indikator-Prüfung, und der modifizierte Zählwert wird zusammen mit dem Delta über das Glied 158 ins Adressenregister 62 durchgeschaltet.

109823/1321

Im Takt PR wird der Adreßteil des indirekten Befehlswortes in den Addierer 4-2 gebracht, und die DecodierTögik 166 schaltet den Block 172 durch. Die Schaltungsanordnung des Blocks 171, die nicht im einzelnen dargestellt ist, ist so ausgelegt, daß dieser Block in der Lage ist, den Deltateil des' indirekten Befehlswortes, das im Adressenregister 62 gespeichert ist, über den ZX-Schalter 58 in den YS-Addierer durchzuschalten, wodurch "Delta" zum Adreßteil des indirekten Befehlswortes addiert wird. WJaäer wird, im Takt DP, das gesamte modifizierte indirekte Befehlswort aus dem Adressenregister 62 und dem YS-Addierer 42 über die UND-Glieder 176 und 178 und den DO-Schalter 63 ins Speicherwerk durchgeschaltet.

Im Takt PT wird der Adreßteil des nicht modifizierten indirekten Befehlswortes, das in den Registern 28 gespeichert war, über den Addierer -42 ohne Modifikation ins Adressenregister 62 übertragen. Er wird also im Takt ADR als Operandenadresse verwendet.

Die SD- und AD-Modifikationen können getrennt oder in komplementärer Weise verwendet werden, und zwar unter Bezugsnahme auf die gleichen indirekten Befehlswörter zum Speichern und Auslesen von Daten in bzw. aus speziellen Speicherblöcken. Die speziellen Operandenwortadressen, die bei diesen Operationen vorgeschrieben sind, liegen jedoch auseinander anstatt aneinander zu grenzen, wobei der Abstand vom Betrag der Größe "Delta" bestimmt wird. Diese Befehle sind besonders nützlich beim Speichern von Tabellen oder zugehörigen Daten, z.B. solchen, wie sie bei Prozeßsteueroperationen auftreten. Es sei darauf hingewiesen, daß dieses Adressenmodifikationssystem die Arbeit des Programmierers wesentlich erleichtert, da er lediglich die ursprüngliche Befehlswortadresse vorzuschreiben braucht, um Zugriff zu einer ganzen Reihe von Speicheradressen in einem Speicherblock zu erhalten.

109823/ 1321

1&49434

Eine andere ungewöhnliche IT-Modifikation, die die Anlage ausführen kann, ist die "Einreihe-ZeicherL"-Modifikation SC (sequence character). Das Format bzw. der Aufbau des Befehls, der bei dieser speziellen Befehlsmodifikations vorkommt, sorgt für eine einheitliche Adressierung eines einzigen Zeichens in dem Operandenwort, so daß dieses eine Zeichen weitergeleitet und eine Operation mit diesem Zeichen ausgeführt werden kann. Ferner werden bei.dieser speziellen Modifikation fortlaufend verschiedene Zeichen in diesem einen Wort modifiziert und dann das nächste Wort verarbeitet, wenn alle Zeichenstellen adressiert sind. Die Zeichenstellenadresse wird also jedesmal um 1 erhöht, wenn das indirekte Befehlswort aus dem Speicher geholt ist, und der Zählteil wird um 1 verringert. Die Zählteil-ausgezählt-Indikator-Operation ist ebenfalls möglich. Die SC-Modifikationsoperation ist der ID-Modifikation sehr ähnlich, nur daß bei dieser SC-Modifikation nur die Zeichenstellenadresse und nicht die Wortadresse erhöht wird.

Die bei der Ausführung der SC-Modifikation verwendeten indirekten Befehlswörter enthalten einen Markierungsteil (die Bits 30 bis 35), der wie in Fig. 3 gezeigt aufgebaut ist. Die Zeichenadresseninformation C^. ist in den Bitstellen 33 > 34 und 35 enthalten. Die Bitstellen 31 und 32 werden nicht verwendet. Der Teil t^ (Bit 30) kann verwendet werden, um zu bestimmen, welches der beiden verschiedenen Bitgroßen der Zeichen im Operandendatenwort verwendet wird. Bei einer bevorzugten Ausführung der erfindungsgemäßen Datenverarbeitungsanlage kann beispielsweise ein 36-Bit-Datenwort in sechs 6-Bit-Zeichen oder vier 9-Bit-Zeichen aufgeteilt sein, und es können abwechselnd Anordnungen mit diesen verschiedenen Zeichenanzahlen verwendet werden, und zwar durch Ändern des Wertes von t^, um die gewünschte Zeichengröße vorzuschreiben. Dadurch wird auch bestimmt, ob die Zeichenadresszahl um vier oder sechs weitergezählt werden soll.

^109823/1321

-22- 1649434

Bei der bisherigen Beschreibung wurde davon ausgegangen, daß der Adreßteil eines jeden Befehlswortes gemäß Pig. 1 die Bits 0 bis 17 enthält. Im Halle der SC-Modifikation, bei der ein Wortformat gemäß Pig. 3 mit einem Markierungsteil verwendet wird, muß der Adreßteil des indirekten Wortes so betrachtet werden, wie wenn er nicht nur die Wortadresse (die Bits 0 bis 17), sondern auch die Zeichenadresse C^ (die Bits 33, 34 und 35) enthält.

Die Anlage nach Pig. 2 arbeitet bei der IT-SC-Modifikation wie folgt: Bis zur Betätigung der Decodierlogik 166 im Takt PY sind alle Schritte im Betrieb der Anlage praktisch die gleichen, wie bei der oben beschriebenen IT-DI-Modifikation. Danach schaltet die Decodierlogik 166 die Blöcke 169 und 173 gleichzeitig durch. Der Block 169 bewirkt, daß der Zählteil verringert wird, wie es zuvor für die IT- ID-Operation beschrieben wurde. Der Block 173 bewirkt, daß der Zählteil des indirekten Befehlswortes, das im YS-Addierer 42 vorhanden ist, erhöht wird. Dies ist der D~-Teil des in Pig. 3 gezeigten und an Hand dieser Pigur beschriebenen Spezialmarkierungsteils. Dies ist die Zeichenadresse. Der Zählteil wird also verringert und die Zeichenadresse erhöht. Der Zählteil wird in allen Stellen von den mit dem Zählteil-ausgezählt-Indikator 170' verbundenen Schaltungen auf UuIl überprüft, und die modifizierten Zähl- und Markierungsteile werden im Adressenregister 62 gespeichert. Eine ähnliche Operation findet im gleichen Takt PY statt. Die nicht modifizierte Zeichenadresse C^ (die Bits 33, 34 und 35) im Markierungsteil des indirekten Befehlswortes wird in einem BPR-Register 168 gespeichert, wenn die Zähl- und Markierungsteile über das UND-Glied 159 zum YS-Addierer übertragen werden. Diese nicht modifizierte Zeichenadresseninformation wird im BPR-Register zur Verwendung bei derjenigen Operandonzugriffsoperation gespeichert, die durch die Kombination des ersten Befehlswortes und des indirekten Befehlswortes ausgeführt werden soll.

BAD ORIGINAL 109823/ 1321

Im nächsten Taktintervall PR schaltet das PR-Taktsignal das UND-Glied 120 über das ODER-Glied 121 durch, um den Adreßteil des indirekten Befehlswortes in den YS-Addierer 42 zu übertragen. In diesem Augenblick tritt die an das Adressenregister 42 angeschlossene Adressenhochzähllogik 174 in Tätigkeit, um zu "bestimmen, ob alle Operandenzeichen in einer bestimmten Operandenwortadresse verarbeitet worden sind. Wenn die Überprüfung ergibt, daß die in dem C_f-Teil (den Bits 33, 34 und 35) enthaltene Zeichenzahl der Markierung jetzt die Anzahl der Zeichen im Operandenwort überschreitet, dann muß die Wortadresse erhöht werden. Dementsprechend muß die Adressenhochzähllogik 174 den Teil t^ (Bit 30) überprüfen, um festzustellen, wieviele Zeichen das Operandenwort enthält. Wenn beispielsweise t-, eine binäre "Null" ist, bedeutet dies, daß sechs Zeichen im Operandenwort enthalten sind. Wenn t^ dagegen eine binäre "Eins" darstellt, bedeutet dies, daß nur vier Zeichen im Operandenwort enthalten sind. Dementsprechend überprüft die Adressenhochzähllogik 174» wenn sie bei der Überprüfung von t-u feststellt, daß das Operandenwort sechs Zeichen enthält, auch CU, um festzustellen, ob der C~-Zählwert jetzt sechs ist, was einen Überlauf bedeuten würde (da 0 bis 5 die zulässigen Zeichenzahladressen sind). Wenn dann C- = 6 ist, bewirkt die Adressenhochzähllogik über die Verbindung 176·, daß, der Block 173 durchgeschaltet wird, um dadurch die sechste Ziffer der im YS-Addierer 42 gespeicherten Adresse zu erhöhen. Die Adressenhochzähllogik 174 bewirkt in diesem Takt auch über eine SpeziaischaItung, die nicht ausführlich dargestellt ist, daß C_f (die Bits 33, 34 und 35) in allen Stellen auf null zurückgesetzt wird, so daß die Zeichenadressenzählung wieder bei null beginnt. Wenn t^ nur vier Zeichen im Operandenwort anzeigt, ist die Operation der Adressenhochzähllogik 174 genau die gleiche, nur daß sie diesmal bei der C^-Zeichenadressenzahl 4 und nicht bei 6 ausgelöst wird.

10 9 8 2 3/1321

Im nächsten Taktintervall DP wird das in der Kombination von YS-Addierer 42 und Adressenregister 62 gespeicherte indirekte Befehlswort über die UND-Glieder 176 und 178 und den DO-Schalter 63 in den Speicher durchgeschaltet und unter der gleichen Adresse, unter der das nicht modifizierte indirekte Befehlswort ausgelesen wurde, abgespeichert·.

Im nächsten TaktIntervall PT wird der ursprüngliche und nicht modifizierte Adreßteil des indirekten Befehlswortes über den ZY-Schalter 38, das UND-Glied 120 und den YS-Addierer 42 ohne Modifikation ins Adressenregister 62 durchgeschaltet. Im Takt ADR wird, diese Adresse über die Verbindung 64 ins Speicherwerk durchgeschaltet, um den Operanden zu holen. Gleichzeitig bzw. im gleichen Takt wird die Zeichenauresse des ursprünglichen nicht modifizierten indirekten Befehlswortes, so wie sie im BPR-Register 168 gespeichert ist, zur Bezeichnung des speziellen .Zeichens des· Operanden, der adressiert ist, verwendet. . .

Die SC-Befehlsmodifikationsoperation ist äußerst nützlich und brauchbar. Durch Aufrufen eines speziellen ersten Befehlswortes kann ein ganzer Speicherblock durch ein einziges Zeichen gleichzeitig adressiert werden, wobei die Zeichenadresse jedesmal, wenn der indirekte Befehlswortteil des gesamten Befehls aus dem Speicher geholt wird, um eins erhöht wird und die Wortadresse soweit verringert wird, wie es nötig ist, um einen neuen Satz aus Zeichen zu holen oder zu erhalten. So werden also alle Zeichen in allen Wörtern eines ausgewählten Speicherblocks Zeichen für Zeichen adressiert, bis diese Zeichen alle verarbeitet sind, was durch das Hipflop 170' angezeigt wird.

Bei allen Zählteil-Auszähloperationen gemäß der Erfindung, bei denen der Zählteil nur in einer Richtung gezählt wird, kann die Gesamtzahl der Speicherzugriffsoperationen vor dem Betätigen des Zähltβil-ausgezählt-Indikator-Plipflop 170'

09823/ 1321

einfach dadurch, festgelegt werden, daß ursprünglich eine entsprechende Zahl im Zählteil (Bits 18 bis 29) des indirekten Befehlswortes gespeichert wird. Wenn also bei der Adressenmodifikationsoperation der Zählteil verringert wird, entspricht die ursprünglich, im Zählteil des Wortes gespeicherte Zahl der Anzahl der SpeieherZugriffe, die zulässig sind, bevor das Zählteil-ausgezählt-Indikator-Plipflop 170' betätigt wird. Wenn es sich bei der Adressenmodifikationsoperation jedoch um eine Operation handelt, bei der der Zählteil erhöht wird, dann stellt die ursprünglich im Zählteil des indirekten Wortes gespeicherte Zahl das Komplement der Anzahl von Speien cherzugriffen dar, die zulässig sind, bevor der Zählteilausgezählt-Indikator betätigt wird. Die Größe eines bei Verwendung eines speziellen indirekten Befehlswortes benutzten Speicherblocks kann also auf eine Wortzahl festgelegt werden, die kleiner als die maximale Befehlskapazität des Zählteils ist, indem anfänglich eine geeignete Zahl im Zählteil des ursprünglichen indirekten Befehlswortes gespeichert wird.

Bei allen oben beschriebenen Befehlsmodifikationsoperationen, die Zählteiloperationen enthalten, wird zwar der Zählteil in entgegengesetzter Richtung wie der Areßteil des indirekten Befehlswortes geändert, jedoch ist diese Beziehung nicht unbedingt notwendig, da die Anlage auch so ausgelegt werden könnte, daß der Zählteil in der gleichen Richtung wie der Adreßteil geändert wird.

Man sieht also, daß zwischen einzelnen Befehlsmodifikationsoperationen starke Ähnlichkeiten bestehen. So wird beispielsweise bei der ID-Modifikation die Wortadresse um eins erhöht, der Zählteil um eins verringert und dann der ursprünglich nicht modifizierte Adreßteil als Operandenadresse verwendet. Die AD-Modifikation ist im wesentlichen die gleiche, nur daß hier die Adresse um eine Größe Delta und nicht nur um eins erhöht wird. Die SO-Modifikation ist ebenfalls im wesentlichen die gleiche, nur daß die Adresse nur um ein Zeichen und nicht um ein ganzes Wort erhöht wird*

109823/1321

Die DI-Modifikation verläuft im wesentlichen umgekehrt wie die ID-Modifikation. D.h. die Adresse wird um eines verringert und der Zählteil um eines erhöht. Es besteht jedoch ein wesentlicher Unterschied, nämlich der, daß die modifizierte Adresse und nicht die unmodifizierte Adresse für den Operanden verwendet wird. Die SD-Modifikation ist im wesentlichen gleich der DI-Modifikation, nur daß die Adresse um den Betrag Delta und nicht um eins verringert wird.

Die speziellen in der Beschreibung erwähnten Schaltglieder und Schaltnetze wie UND-Glieder, ODER-Glieder, KLipflops, Register, Codier- und Decodierschaltnetze, Vergleichsvorrichtungen, Speicherglieder, Speicherwerke u.a., sind herkömmliche Schaltglieder und Schaltnetze, die an sich bekannt sind und mit Hilfe von Vakuumröhren, Transistoren, anderen aktiven und passiven Bauelementen, magnetischen Bauelementen", sättigbaren Kernen usw. aufgebaut werden können. Es versteht sich auch, daß geeignete Taktgeber und Verriegelungsschaltungen vorgesehen sein müssen, wo es notwendig ist, daß Zwischenspeicher und andere ähnliche Schaltungen in an sich bekannter Weise zur Verhinderung der Rückführung von Signalen oder Ausbildung unerwünschter Stromkreise, die andere Schaltungen derart beeinflussen, daß sie in unerwünschter Weise ansprechen, verwendet werden. Diese Zwischenspeicher und Verriegelungsschaltungen sind nicht in den Zeichnungen dargestellt oder beschrieben, da ihre Verwendung dem Fachmann naheliegt und geläufig jst.

Die Wirkungsweise und Auslegung der in dieser Beschreibung angegebenen einzelnen Bauteile und Schaltnetze kann z.B. den folgenden Druckschriften entnommen werden; "High Speed-Computing Devices", Engineering Research Associates, McGraw Hill Book Company, N.Y. Toronto, London 1950; "Principles of Transistor Girouits¹¹ (1953) und "Transistor Circuits" (1957), beide von R.P. Shea, herausgegeben von John Wiley & Sons,Inc.

109823/ 1321

(N.Y.) und Chapman and Hall, Ltd., London; "Arithmetic Operations in Digital Computers" (1955) und "Digital Computer Components and Circuits" (1957)» beide von U.K. Richards, herausgegeben von D. van Kbstrand & Co., das "Computer Handbook", von H.D. Huskey-und G.A. Korn, McGraw Hill Book Company 1962 und die Literaturhinweise in diesen Druckschriften.

109823/ 1 321

Claims (21)

- 2'0 - Patentansprüche'

1. Datenverarbeitungsanlage mit einem Speicherwerk, das mehrere adressierbare Speicherplätze enthält, von denen einige Speicherplätze zur Speicherung von Befehlswörtern dienen, die alle einen Adreßteil und einen Markierung'steil enthalten, mit einem an das Speicherwerk angeschlossenen Datenverarbeitungswerk, mit Vorrichtungen zur Übertragung eines ersten Befehlswortes aus dem Speicherwerk in das Verarbeitungswerk, mit einer Vorrichtung in dem Datenverarbeitungswerk zum Speichern des Markierungsteils des ersten Befehlswortes, mit einer Vorrichtung, die auf den Adreßteil des ersten Befehlswortes anspricht, um ein indirektes Befehlswort aus dem Speicherwerk zu holen, und mit einer Vorrichtung in dem Datenverarbeitungswerk, die auf den gespeicherten Markierungsteil des ersten Befehlswortes anspricht und eine spezielle Modifikation von mehreren möglichen Modifikationen des Adreßteils des indirekten Befehlswortes auswählt, um eine modifizierte Adresse zu schaffen, die für eine spätere Zugriffsoperation zum Speicherwerk verwenden werden soll, nach Hauptpatent (P 15 49 435.6),

dadurch gekennzeichnet, daß das erste Befehlswort einen Operationsteil enthält, daß öite Anlage ferner eine Vorrichtung (62) enthält, die den Speicherplatz anwählt, der vom Adreßteil des indirekten Befehlswortes vorgeschrieben ist, und die Ausführung einer Operation mit dem darin gespeicherten Operanden in Übereinstimmung mit dem Code des Operationsteils des ersten Befehlswortes auslöst, daß die Vorrichtung zum Modifizieren des Adreßteils des indirekten Befehlswortes derart betreibbar ist, daß sie jedesmal eine modifizierte Adresse bildet, wenn das indirekte Befehlswort aus dem Speicher geholt ist, daß das indirekte Befehlswort einen Zählteil enthält, daß eine Vorrichtung (168,169) vorgesehen ist, die den Zählteil jedesmal ändert, wenn das indirekte Befehlswort aus dem Speicher geholt ist, und daß eine Vorrichtung (63) vorgesehen ist, die dasjenige indirekte Befehlswort, das den modifizierten Adreß- und Zählteil enthält, in demjenigen Speicherplatz speichert, der vom Adreßteil des ersten Befehlswortes vorgeschrieben ist.

109823/1321 Neue Unterlagen (Art. 7 s 1 Ab₈,2 Nr. τ s.-,z 3 des

2. Anlage nach Anspruch. 1, dadurch gekennzeichnet·, daß eine Vorrichtung (42, 171) vorgesehen ist, die den Wert des Zählteils des indirekten Befehlswortes jedesmal überprüft, wenn er geändert ist, und daß eine Vorrichtung (170) vorgesehen ist, die ein Signal erzeugt, wenn ein vorgeschriebener Wert des Zählteils festgestellt wird.

3. Anlage nach Anspruch 1 oder 2, dadurch gekennzeichnet , das dasjenige modifizierte indirekte Befehlswort, das die modifizierten Adreß- und Zählteile enthält, erneut in dem Speicherwerk gespeichert wird, bevor derjenige Speicherplatz des Speicherwerks aufgesucht wird, der durch den Adreßteil des indirekten Befehlswortes vorgeschrieben ist, um die Operation in Übereinstimmung mit dem Operationsteil des ersten Befehlswortes auszulösen, und daß eine Speichervorrichtung (28) zum Speichern des Adreßteils des indirekten Befehlswortes zur späteren Ausführung der Operation in Übereinstimmung mit dem Operationsteil des ersten Befehlswortes vorgesehen ist.

4. Anlage nach einem oder mehreren der vorstehenden Ansprüche, d-adurch gekennzeichnet, daß bei der Änderung des Zählteils und des Adreßteils des indirekten Befehlswortes in getrennten Schritten eine gemeinsame Vorrichtung (42) verwendet wird.

5. Anlage nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet , daß ein Adressenregister (62) vorgesehen ist, das normalerweise zur Speicherung der effektiven Adresse, aus der das nächste Speicherwort gewonnen werden soll, verwendet wird, daß die Anlage derart betätigbar ist, daß sie zuerst den Zählteil des indirekten Befehlswortes ändert und daß das Adressenregister (62) derart betätigbar ist, daß es nur kurzzeitig den modifizierten Zählteil des indirekten Befehlswortes speichert, während sein ■ Adreßteil geändert wird, und daß die Anlage eine Vorrichtung (63) enthält, die derart betätigbar ist, daß sis die modifizierten Adreß- und Zählteile gleichzeitig zur Speicherung ins Speicherwerk überträgt.

109823/1321

~³⁰~ »549434

6. Anlage nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß eine Vorrichtung zum Speichern des Operationsteils des ersten Befehlswortes und zum Steuern der Operation an der Information, die unter derjenigen Adresse gespeichert ist, die vom Adreßteil des indirekten Befehlsworts vorgeschrieben wird, und eine Vorrichtung (50) zum Speichern des Zählteils der ersten Befehlswortes vorgesehen ist, und daß die Vorrichtung (170-173) zum Ändern des Adreßteils des indirekten Befehlsworts und die Vorrichtung (168,169) zum Ändern des Zählteils des indirekten Befehlswortes in Abhängigkeit von der im gespeicherten Zahlteil (50) des ersten Befehlswortes enthaltenen Information betatigbar sind.

7. Anlage nach Anspruch 6, dadurch gekennzeichnet , daß die Anlage derart betätigbar ist, daß sie mehrere verschiedene Befehlsmodifikationen ausführt, die alle verschiedene Kombinationen von Adressen- und Zählteiländerungen enthalten, wobei die jeweilige Befehlsmodifikation, die ausgeführt werden soll, vom gespeicherten Zählteil (50) des ersten Befehlswortes vorgeschrieben ist.

8. Anlage nach Anspruch 7, dadurch gekennzeichnet , daß mindestens zwei der verschiedenen Befehlsmodifikationen komplementäre Modifikationen sind, bei denen das gleiche indirekte Befehlswort adressiert werden kann und die eine Modifikation enthalten, bei der der Adreßteil des indirekten Befehlswortes erhöht wird, und die eine zweite Modifikation enthalten, bei der der Adreßteil des indirekten Befehlswortes verringert wird, um dadurch eine "last-in-first-out"-Speicherwerkspeicher- und Zugriffsfunktion zu schaffen.

1 09823/ 1 32 1

9.· Anlage nach Anspruch 8, dadurch gekenn- z e i c h- η e t , daß sie während einer der komplementären Modifikationen derart betätigbar ist, daß sie den ursprünglich nicht modifizierten Adreßteil des indirekten Befehlswortes als Operandenadresse und während der übrigen komplementären Modifikation den modifizierten Adreßteil des indirekten Befehlswortes als Operandenadresse verwendet.

TO. Anlage nach Anspruch 7 oder 8, dadurch gekennzeichnet , daß der Zählteil des indirekten Befehlswortes bei der einen Modifikation in der einen und bei der anderen komplementären Modifikation in der entgegengesetzten Richtung geändert wird.

11. Anlage nach einem oder mehreren der Ansprüche 8, 9 oder 10, dadurch gekennzeichnet, daß bei der Erhöhung oder Verringerung des Adreßteils des indirekten Befehlswortes der Adreßteil jeweils um eins geändert wird.

12. Anlage nach einem oder mehreren der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Anlage derart ausgebildet ist, daß sie zur Speicherung einer Größe Delta im Markierungsteil des indirekten Befehlswortes geeignet ist und eine Vorrichtung enthält, mit deren Hilfe die Größe Delta zum Adreßteil des indirekten Befehlswortes während der Adressenerhöhungsmodifikation hinzuaddiert wird, und daß die Anlage eine Vorrichtung enthält, die derart ausgebildet ist, daß sie die Größe Delta während der Adressenverringerungsmodifikation vom Adreßteil des indirekten Befehlswortes subtrahiert.

109823/1321

13. Anlage nach einem oder mehreren- der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Vorrichtung (170, 172) zur Änderung des Adreßteils des indirekten Befehlswortes derart ausgebildet ist, daß sie den numerischen Wert des Adreßteils verringert, daß die Vorrichtung (168) zur Änderung des Zählteils des indirekten Befehlswortes derart ausgebildet ist, daß sie den numerischen Wert des Zählteils um eins erhöht, und daß die Vorrichtung (62) zum Anwählen des durch den Adreßteil des indirekten Befehlswortes vorgeschriebenen Speicherplatzes des Speicherwerks derart ausgebildet ist, daß sie in Abhängigkeit vom modifizierten Adreßtei des indirekten Befehlswortes betätigbar ist.

14. Anlage nach Anspruch 1.3» dadurch gekennzeichnet , daß der numerische Wert des Adreßteils von der Adressenänderungsvorrichtung (170) nur um eins verringert wird.

15. Anlage nach Anspruch 13, dadurch gekennzeichn-et , daß die Vorrichtung (172), die den Adreßteil des indirekten Befehlswortes ändert, den numerischen Wert des Adreßteils um einen Betrag Delta verringert, der den Markierungsteil des indirekten Befehlswortes enthält.

16. Anlage nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Vorrichtung (171, 173) zum Ändern des Adreßteils des indirekten Befehlswortes derart ausgebildet ist, daß sie in der Lage ist, den numerischen Wert des Adreßteils zu erhöhen, daß die Vorrichtung (169) zum Ändern des Zählteils derart ausgebildet ist, daß sie in der Lage ist, den numerischen Wert des Zählteils jedesmal um eins zu verringern, wenn das indirekte Befehlswort aus dem Speicher geholt wird, und daß die Vorrichtung (62) zur Anwahl des Speicherplatzes, der durch den Adreßteil des indirekten Befehlswortes vorgeschrieben ist, in Abhängigkeit vom ursprünglichen nicht modifizierten Adreßteil des indirekten Befehlsworts ohne Änderung durch die Adreßteiländerungsvorrichtung betätigbar ist.

109823/1321

17. Anlage nach Anspruch 16, dadurch gekennzeichnet , daß die Adressenänderungsvorrichtung (173) den numerischen Wert des Adreßteils des indirekten Befehlswortes jedesmal nur um eines erhöht, wenn das indirekte Befehlswort aus dem Speicher geholt wird.

18. Anlage nach Anspruch 16, dadurch gekennzeichnet , daß die Adressenänderungsvorrichtung (171) den numerischen Wert des Adreßteils des indirekten Befehlswortes um einen Betrag Delta erhöht, der den Markierungsteil des indirekten Befehlswortes enthält, und zwar jedesmal, wenn das indirekte Befehlswort aus dem Speicher geholt wird.

19. Anlage naoh Anspruch 17, dadurch gekennzeichnet , daß der Markierungsteil· des indirekten Befehlswortes den niedrigstwertigen Seil' des Adreßteils des indirekten Befehlswortes, das jedesmal um eins erhöht wird, wenn das indirekte Befehlswort aus dem Speicher geholt wird, enthält, und daß der Markierungsteil der Adresse eine indivi- · duelle Operandenzeichenadresse in einem Operandenwort enthält.

20. Anlage nach einem oder mehreren der Ansprüche 1 Ms 6,

16, 17 und 19» dadurch gekennzeichnet, daß der Adreßteil des indirekten Befehlswortes einen Wortadressenteil und einen Zeichenadressenteil enthält, daß die Vorrichtung (173) zum Ändern des Adreßteils des indirekten Befehlswortes den Zeichenadressenteil des Adreßteils jedesmal erhöht, wenn das indirekte Befehlswort aus dem Speicher geholt wird, um dadurch eine Zeichenadressenzahl zu erhalten, und daß die Vorrichtung (173) zum Ändern des Adreßteils ferner eine Vorrichtung (174) zum Überprüfen des Zeichenadreßteils enthält, um zu "bestimmen, wann die zulässige Zeichenadressenzahl überschritten ist, und daß diese letztgenannte Vorrichtung fi74) dahingehend in Tätigkeit tritt, wenn dieser Zustand festgestellt wird, daß sie den Wortadreßteil erhöht und die Zeichenadressenzahl auf null zurücksetzt.

109823/1 321

-34- I b 4 9 A 3 4

21. Anlage nach einem oder mehreren der Ansprüche 1 bis 6, 13, 15, 16 und 18, dadurch gekennzeichnet, daß die Vorrichtung (171,172) zum Indern des Adreßteils des indirekten. Befehlswortes den Adreßteil um den durch den Narkierungsteil des indirekten Befehlswortes bestimmten Betrag ändert.

109823/ 1321

Leerseite