DE2721397A1 - Planarverfahren zur herstellung von hf-halbleiterbauelementen - Google Patents

Planarverfahren zur herstellung von hf-halbleiterbauelementen

Info

Publication number
DE2721397A1
DE2721397A1 DE19772721397 DE2721397A DE2721397A1 DE 2721397 A1 DE2721397 A1 DE 2721397A1 DE 19772721397 DE19772721397 DE 19772721397 DE 2721397 A DE2721397 A DE 2721397A DE 2721397 A1 DE2721397 A1 DE 2721397A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
components
diode
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772721397
Other languages
English (en)
Other versions
DE2721397C3 (de
DE2721397B2 (de
Inventor
Don H Lee
William F Thrower
Kenneth P Weller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE2721397A1 publication Critical patent/DE2721397A1/de
Publication of DE2721397B2 publication Critical patent/DE2721397B2/de
Application granted granted Critical
Publication of DE2721397C3 publication Critical patent/DE2721397C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/864Transit-time diodes, e.g. IMPATT, TRAPATT diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Anmelderin; Stuttgaru, den 9· Mai 1977 Hughes Aircraft Company P 3365 S/kg Centinela Avenue and Teale Street Culver City, Calif., V.St.A.
Vertreter;
Kohler - Schwindling - Späth Patentanwälte Hohentwielstraße 41 7000 Stuttgart 1
Planarverfahren zur Herstellung von HF-Halbleiterbauelementen
Die Erfindung betrifft ein Planarverfahren zur Herstellung von HF-Halbleiterbauelementen auf einem Halbleitersubstrat mit hohem spezifischem Widerstand·
7Q9847/1086
Mehrschichtige Festkörper-Avalanchedioden wie beispielsweise IMPATT-Dioden aus Silicium oder Galliumarsenid sind seit einigen Jahren in der Mikrowellentechnik als aktive Halbleiterbauelemente in Mikrowellenoszillatoren und -verstärkern in Gebrauch. In erster Näherung steht die Arbeitsfrequenz f in GHz dieser Dioden, beispielsweise von IMPATT-Dioden mit einem einzigen Driftbereich, mit der in /im gemessenen Dicke W der Zwischenschicht vom P- oder N-Typ von Dreischicht-Avalanchedioden in der folgenden Beziehung:
f(GHz) -
Beim Aufbau von Mikrowellenoszillatoren und -verstärkern bestand eine Methode darin, diese Halbleiterdioden an einer Oberfläche eines Hohlraumresonators zu befestigen und danach Gleichstromanschlüsse zu diesen Dioden durch stift- oder pfostenartige Verbindungen herzustellen· Ein solcher Gleichstromanschluß ist notwendig, um die Dioden mit einer Arbeits-Gleichspannung zu versehen, damit sie Mikrowellenenergie erzeugen oder verstärkern können.
In dem Maße, wie die Anforderungen an diese Halbleiterdioden bezüglich der maximalen Arbeitsfrequenz anstiegen, insbesondere im Hinblick auf eine Ausdehnung der Arbeitsfrequenz von Festkörper-Oszillatoren und -Verstärkern in den Millimeterbereich der Wellenlängen, wurde es erforderlich, die Geometrie dieser Dioden zu reduzieren,
709847/1066
um eine entsprechende Reduktion der Dicke der diese Dioden bildenden P- und N-Schichten zu erreichen, wie sie aus Gl. (1) hervorgeht. Diese Notwendigkeit zur Reduktion der Geometrie dieser Pestkörperdioden führte zwangsläufig zu einer entsprechenden Verminderung der -Festigkeit ihres Aufbaues und der Fähigkeit, Kontaktdrücken zu widerstehen, wie beispielsweise dem Kontaktdruck, der durch die direkte Berührung eines zur Gleichspannungszuführung dienenden Stiftes mit einer Oberfläche der Diode entsteht.
Um das letztgenannte Problem zu vermindern, wurde damit begonnen, diese Dioden in solcher Weise zu montieren, daß die Notwendigkeit zur direkten Kontaktierung einer Oberfläche der Diode mit einem Stift zur Spannungszuführung unnötig wurde. Eine zu diesem Zweck angewendete Maßnahme bestand darin, eine Oberfläche der Diode auf einem leitenden Substrat zu befestigen, welches einen Teil einer isolierenden Umhüllung bildete, und ein leitendes Band vom Abgriff des vertikalen Isolators bis zur zweiten Oberfläche der Diode zu führen und mit dieser Fläche zu kontaktieren. Hierbei wurde der obere Teil der Umhüllung zur Herstellung eines direkten Druckkontaktes mit einem Stift verwendet, während die Diode selbst dem direkten Druck eines solchen Stiftes nicht mehr ausgesetzt war. Diese Art der Umhüllung ist beispielsweise in einem Aufsatz von N. B. Kramer: "IMPATT Diodes and Millimeter Wave Applications Grow Up Together" in Electronics, 11. Oktober 1971, Seite 79, beschrieben.
709847/106 6
-X -
Die elektrischen Eigenschaften einer in der oben beschriebenen und auf ähnliche Weise umhüllten Diode kann durch ein Äquivalentschaltbild aus konzentrierten Elementen dargestellt, werden, das parasitäre Schaltelemente nahe der aktiven Diode enthält. In der einfachsten Form besteht das Äquivalentschaltbild aus einer Leitungsinduktivität in Serie zur aktiven Diode, wobei dieser Serienschaltung eine Parallelschaltung aus dem Leitwert G und der Kapazität C des Restes der Umhüllung parallel geschaltet ist. Demgemäß ergeben die Gesamtwerte der parasitären Kapazität C und der parasitären Induktivität L des umhüllten Bauelementes eine natürliche Resonanzfrequenz f , welche der Quadratwurzel aus dem Produkt LC proportional ist, nämlich
Das vorstehend beschriebene, umhüllte Bauelement muß nicht nur dazu geeignet sein, einen mechanischen Druck von der Diode fernzuhalten, sondern es muß die Umhüllung solche elektrischen Eigenschaften haben, daß sie die Wechselwirkung zwischen der Diode und dem Hohlraumresonator, in den die Diode eingebaut ist, nicht wesentlich beeinträchtigt. Zu diesem Zweck wird G klein gemache, um Leitungsverluste durch die Verpackung zu vermindern, und es wird entweder f sehr viel größer als die Arbeitsfrequenz f der Diode oder sehr nahe der Arbeitefrequenz
709847/1066
des Hohlraumes gewählt, um im ersten Fall eine Impedanztrans format ion vom Diodenchip zu den Anschlüssen des Bauelementes auf ein Minimum zu reduzieren oder im zweiten Fall diese Impedanztransformation zur Anpassung der Diodenimpedanz an die Impedanz des Hohlleiters auszunutzen. Bei Frequenzen von etwa 100 GHs und mehr erzeugen jedoch die parasitären Induktivitäten und Kapazitäten, die diesen Umhüllungen eigen sind, eine natürliche Hesonanz, deren Frequenz f unterhalb der gewünschten Arbeitefrequenz liegt, so daß es schwierig wird, die gewünschte Wechselwirkung in der Schaltungsanordnung zu erzielen. Jedenfalls ist es im Hinblick auf den Aufbau von Schaltungsanordnungen erwünscht, ein Dioden-Bauelement so auszubilden, daß es mit reproduzierbaren parasitären Induktivitäten und Kapazitäten behaftet ist, so daß der Schaltungsaufbau diese parasitären Werte so weit wie möglich kompensieren kann.
£ine weitere Schwierigkeit, die bei der Herstellung von Dioden zum Betrieb bei Frequenzen von mehr als 100 GH« auftritt, besteht in der mechanischen Beschädigung der Diode bei der Herstellung des gepackten Bauelementes· Die Größe (Fläche) dieser Dioden wird so weit reduziert, daß die Festigkeit der Verbindung zwischen Metallkontakten und der Diode geschwächt wird und häufig Kontaktfehler auftreten.
709847/1066
Bei der Herstellung von HF-Halbleiterbauelementen der beschriebenen Art ist es weiterhin wichtig, die Gleichstrom-Charakteristik für eine optimale Charakteristik einzustellen. Ein Merkmal, das manchen solchen Bauelementen eigen ist, die eine Mesa-Geometrie aufweisen, besteht darin, daß ihre P-N-Übergänge einer unkontrollierten Umgebung ausgesetzt sind. Die elektrische Charakteristik solcher Bauelemente, insbesondere der Leckstrom in Sperrichtung, der auf freiliegende oder nichtpassivierte Übergänge zurückzuführen ist, sind sehr viel schwieriger zu beherrschen als bei passivierten Übergängen, Daher ist es erwünscht, ein Bauelement zu schaffen, das nicht nur eine hohe mechanische Festigkeit und geringe Verluste bei hohen Frequenzen aufweist, sondern das auch eine vollständige Passivierung des P-N-Überganges bewirkt»
Eine bekannte Methode zur Herstellung von Halbleiterbauelementen, die eine gleichförmige Lawinen-Durchbruchscharakteristik des Überganges bei einer Mesa-Struktur mit gleichzeitiger Passivierung des Überganges aufweisen, ist in der US-PS 3 64-9 386 beschrieben. Bei den bekannten Bauelement wird eine dielektrische Schicht, beispielsweise aus Siliciumdioxid, gebildet, welche die Händer der Mesas umgibt, so daß die obere Fläche der dielektrischen Schicht im wesentlichen in der gleichen Ebene liegt wie die obere Fläche der einzelnen HaIbleiter-Mesas« Dieses Oxid bewirkt sowohl eine Passivierung des P-N-Übergängea als auch eine mechanische Stütze für
709847/1066
die Mesas bei einer folgenden Kontaktbefestigung· Das aus Siliciumdioxid bestehende Dielektrikum hat einen geringen Leitwert G und führt so zu minimalen ohmschen Verlusten bei hohen Frequenzen. Um die parasitäre Induk- / tivität L zu reduzieren, die ein solches planeres Mesa- :V
Bauelement aufweist, können die oberen und unteren ";
Flächen der planeren Mesas unmittelbar mit Kontakt- ^* flächen und einer als Wärmesenke dienenden Metallisierung verbunden werden. Eine solche Metallisierung
vervollständigt die Fackung für die Diode. Dabei können _N,
die oberen und unteren Metallflächen der Fackung unmit- *>?
telbar in einem Mikrowellenresonator oder dgl. mit einem ';;;/' Stift zur Gleichspannungszuführung in Kontakt gebracht ,.'_'; werden.
Die oben erwähnte Methode der Herstellung von Halbleiterdioden-Fackungen durch Anwendung planerer Mesa-Strukturen hat Jedoch manche Nachteile, zu denen die Schwierigkeit gehört, die Dicke der Oxidschicht auf die genaue Höhe der Mesas einzustellen, um eine mit der Mesaoberfläche coplanare Oxidoberfläche zu erzielen. Weiterhin bewirken die hohen Temperaturen, die zur thermischen Erzeugung des Oxides angewendet werden müssen, eine beträchtliche Diffusion der vorher erzeugten Dotierungsprofile, die eine Verschlechterung der Arbeitecharakteristik des Bauelementes zur Folge haben.
Wenn die aus der US-FS 3 649 386 bekannte Methode zur Übergangs-Fassivierung mit einem zusätzlichen Itzschritt kombiniert wird, durch den eine weitere Mesa-Struktur
709*47/1066
in dem Oxid erzeugt wird, das das vorher gebildete Halbleiter-Uesaelenent umgibt, wird eine passivierte Struktur erhalten, die unmittelbar mit einer Wärmesenke verbunden werden kann, wie es in der US-PS 3 896 478 beschrieben ist. -Ein Hauptnachteil dieser Art von HF-Bauelementen, die im Bereich von Millimeterwellen arbeiten sollen, besteht in der großen Parallel-Reaktanz, die auf die dünne Siliciumdioxidschicht zurückzuführen ist, welche den P-N-Übergang des HaIbleiter-llesaelementes umgibt. Weiterhin erfordert die praktische Herstellung von Bauelementen, wie sie in der US-PS 3 896 478 beschrieben sind, die Anwendung mehrerer komplizierter Verfahrensschritte, die zu einer geringen Ausbeute an brauchbaren Bauelementen führt.
andere Methode zur Herstellung paaaivierter Halbleiterdioden der beschriebenen allgemeinen Art, bei der nicht das Anbringen von Bändern und zugeordneten Gehäuae-Tragteilen erforderlich ist, ist in der US-PS 3 558 beschrieben. Bei dieser Methode werden ausgewählte Bereiche eine Siliciumkriatalls mit Goldionen bombardiert, um den spezifischen Widerstand des Siliciumkristalls, welche die darin enthaltenen aktiven Diodenbereiche umgeben, zu erhöhen· Diese Methode hat ebenfalls manche Nachteile, darunter die Notwendigkeit der Anwendung sehr hoher Spannungen zur Beschleunigung der eine große Masse aufweisenden Goldionen, damit die Goldionen mit der erforderlichen Tiefe in das Silicium eindringen· Weitere
709847/1066
Nachteile dieser Methode bestehen darin, daß die Goldionen eine Oxidschicht an der Oberfläche des Siliciumkristalles durchschlagen müssen und daß ferner der Siliciumkriatall durch die Ionenimplantation Schaden erleidet. Bei der bekannten Methode können entweder diese Schaden im Zug der Herstellung des endgültigen Bauelementes nicht ausgeheilt werden oder es treten, wenn eine Ausheilung stattfindet, durch die hierzu erforderliche Anwendung von hohen Temperaturen eine bedeutende seitliche und horizontale Diffusion der implantierten Goldionen ein, die zumindest eine Verminderung, wenn nicht sogar eine Zerstörung der Geometrie des P-N-Überganges des Bauelementes und damit von dessen Betriebseigenschaften zur Folge hat.
üine weitere Methode zur Herstellung von Bauelementen der hier beschriebenen Art ist in einem Aufsatz von Foyt et al: "Isolation of Junction Devices in GaAe Using Proton Bombardment" in Solid-State Electronics, Band 12, 1969, Seiten 209 bis 214, beschrieben. Bei dem hier offenbarten Verfahren werden Protonen dazu benutzt, gewisse Schichten von IMPATT-Dioden aus Galliumarsenid zu bombardieren und dadurch den spezifischen Widerstand dieser Schichten zu erhöhen und dadurch die aktiven Bereiche dieser Strukturen zu definieren und deren Passivierung zu bewirken. Für einen Protonenbeschuß werden nicht die hohen Beschleunigungsspannungen benötigt wie bei der bekannten Implantation von Goldionen· Auch bei der Anwendung eines Protonenbeachusaes
709 84 7/1066
müsaen jedoch entweder die beschossenen Bereiche mit hohem spezifischem Widerstand (Halbisolator) notwendig ungealtert bleiben, so daß die kristallstruktur des Halbleiters in diesen Bereichen, die unmittelbar die aktiven Bereiche der Diodenstruktur umgeben, mit Schaden behaftet bleibt.
Die aus der US-PS 3 558 566 und aus dem Aufsatz von Foyt et al bekannten Verfahren sind demnach insofern gleich, daß beide erst den Leitfähigkeitstyp bestimmende Verunreinigungen in den Halbleiterkristall einbringen, um die Dotierungsprofile der aktiven Bereiche und die P-N-Ubergänge herzustellen, und danach ein Teilchenbeschuß und eine Implatation verwenden, um die genaue Geometrie zu bestimmen und die Strombegrenzung zu bewirken, die für die aktiven Bereiche des Bauelementes erforderlich sind. Daher bleiben bei dieser bekannten Folge der Verfahrensschritte die durch den Teilchenbeschuß hervorgerufenen Schaden in der fertigen Struktur bestehen.
Zusammenfassend ist festzustellen, daß bei den zuletzt genannten Verfahren zunächst die Verunreinigunga-Konzentrationen und die P-N-Ubergänge für die aktiven Bereiche der Diode erzeugt und danach die Geometrie dieser Bereiche bestimmt sowie die Passivierung und die Strombegrenzung für diese Bereiche und P-N-Ubergänge vorgenommen wird. Offensichtlich muß jeder Versuch, die so gebildeten Halbleiterstrukturen zu altern und Implantationsschäden
7098A7/1066
nach Abschluß der Implantationsschritte zu beseitigen, den spezifischen Widerstand des Halbleiterkriatalls vermindern würde, was nachteilig wäre, da das Ziel der Ionenimplantation in erster Linie die Erhöhung des spezifischen Widerstandes war. Obwohl die Passivierung bei diesen Methoden erhalten bleibt, führt der verminderte spezifische Widerstand des Halbleiters zu einer bedeutenden Verminderung der Mikrowellen-Charakteristik des aktiven Bauelementes. Wenn bei der aus der US-PS 3 558 366 bekannten Methode eine Alterung versucht r'
wird, ist eine bedeutende Verschlechterung des aktiven ;_ P-N-Uberganges die Folge, welche auf die oben beschrie- * benen verstärkten Diffusionseffekte zurückzuführen ist·
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, die Herstellung von HF-Halbleiterbauelementen und entsprechenden integrierten Mikrowellenanordnungen, die von Ionenimplantation Gebrauch machen, derart zu verbessern, daß Bauelemente neuer Geometrie und neuer strukturen geschaffen werden, die sich durch geringere parasitäre Verluste und verbesserte thermische und elektrische Eigenschaften auszeichnen«
Das erfindungsRemäße Verfahren besteht darin, daß auf eine Oberfläche des Substrats eine isolierende Ionenimplantations-Maske aufgebracht und durch wenigstens eine öffnung der Maske hindurch in das Substrat Ionen implantiert werden, die in dem Substrat einen vergrabenen Bereich mit einem bestimmten Leitfähigkeitstyp bilden,
70 9Ü47/106 6
daß anschließend durch selektive Implantation weiterer Ionen über dem vergrabenen Bereich ein Halbleiterbauelement gebildet wird, das einen bis zur Oberfläche des Substrats reichenden Bereich umfaßt, daß dann ein Abschnitt des Substrats entfernt wird, durch den wenigstens ein Teil des vergrabenen Bereiches freigelegt wird, und daß endlich ohmsche Kontakte sowohl zu dem vergrabenen Bereich als auch zu dem bis zur Oberfläche reichenden Bereich hergestellt werden·
Bei dem erfindungsgemäßen Verfahren wird also ein Halbleitersubstrat, das in der Masse einen hohen spezifischen Widerstand aufweist, in geeigneter Weise maskiert und direkt einer Reihe von Ionen-Implantations-•chfitten ausgesetzt, um zuerst einen hochdotierten, vergrabenen Bereich im Halbleitersubstrat und danach eine Reihe von Ionen-Implantationsbereichen sowie P-N-Übergängen zu bilden, die auf den vergrabenen Bereich ausgerichtet sind. Der vergrabene Bereich ist in relativ dichter Nachbarschaft zum P-N-Übergang des Bauelementes angeordnet und ermöglicht die Herstellung sowohl eine guten ohmschen Kontaktes als auch einer guten Wärmesenke in unmittelbarer Nachbarschaft der aktiven Bereiche des Bauelementes· Somit dient der spezifische Widerstand des Halbleitersubstrate, der sehr viel höher sein kann als der spezifische Widerstand einer typische Epitaxialschicht, zur beträchtlichen Reduzierung der Mikrowellenverluste bei solchen Bauelementen·
709847/1066
Die Dicke oder vertikale Ausdehnung des umgebenden Halbleiters mit hohem spezifischem Widerstand kann bedeutend größer gemacht werden als im Fall einer Epitaxialschicht. Diese zusätzliche Vergrößerung der Höhe des ringförmigen Bereiches hohen Widerstandes vermindert die parasitäre Parallel-Kapazität, die den Bereich hohen Widerstandes zugeordnet ist. Daher können Wärmesenken an beiden Seiten des Bauelementes angebracht werden, so daß die Wärmeabführung verbessert werden kann, ohne daß die parasitäre Parallel-Kapazität, die diese Bauteile nach dem Einbau in Mikrowellen-Resonatoren aufweisen, erhöht wird. Weiterhin bildet die Kontaktmetallisierung, die sich von der Oberfläche des Halbleiters mit hohem Widerstand hinab zu dem hochdotierten vergrabenen Bereich erstreckt, eine Serieninduktivität, die bei hohen Frequenzen vorteilhaft dazu benutst werden kann, die Impedanztransformation vom Diodenchip zum liikrowellen-Hesonator zu verbessern. Weiterhin können die nach der Erfindung hergestellten neuen Bauelemente in eine monolithische, integrierte Mikrowellenschaltung einbezogen werden, die in einem einzigen Substrat mit hohem spezifischem Widerstand erzeugt wurde, und mit einer Bandleitungen oder dgl. bildenden Metallisierung kombiniert werden, um wirksame Wege zur Wellenausbreitung in der Schaltung zu erzeugen.
Für die Erfindung ist demnach von besonderer Bedeutung, daß planare, passivierte Halbleiterbauelemente unmittelbar durch Ionenimplantation in einem Substratmaterial
709847/1066
mit hohem spezifischem Widerstand hergestellt werden können. Dabei entstehen Strukturen, bei denen Wärmesenken an beiden Seiten des Halbleiterbauelementes angebracht werden können. Dabei wird sowohl eine verbesserte Wärmeabführung als auch eine Verminderung parasitärer Parallel-Kapazitäten erzielt. Die nach der Erfindung hergestellten Halbleiterbauelemente können zu mehreren monolithisch in ein gemeinsames Substrat integriert werden, das teilweise ale Medium zur Wellenübertragung zwischen benachbarten Bauelementen dient, so daß durch die Erfindung die bisher üblichen hybriden integrierten Mikrowellenschaltungen ersetzt werden können.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher beschrieben und erläutert. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungeformen der Erfindung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen
Fig. 1a bis,6 Querschnitte durch einen Abschnitt
eines Halbleiter-Substrats zur Veranschaulichung einer Folge von Verfahreneschritten zur Herstellung von HF-Halbleiterbauelementen nebst Diagrammen, welche die Verunreinigungs-Konzentrationsprofile bei verschiedenen Stufen des Verfahrens veranschaulichen,
709847/1066
iJ'ig. 7 bis 11 weitere Ciuerschnitte durch einen Abschnitt eines Halbleitersubstrate, welche die Verfahrensechritte bei der Herstellung monolithischer integrierter liikrowellenschaltungen veranschaulichen,
Fig. 12 die perspektivische Ansicht eines Abschnittes einer nach der Erfindung hergestellten monolithischen, integrierten Mikrowellenschaltung und
Fig. 13a und 13b eine Zusammenstellung einiger nützlicher
Höhen- und Breitendimensionen für die integierte Schaltung nach Fig. 12.
In der Folge der Fig. 1a bis 6 zeigt Fig. 1a ein Substrat vom N-Typ mit hohem spezifischem Widerstand in der kristallographischen Orientierung 100, dessen spezifischer Widerstand in der Größenordnung von 1000 -ü.cm liegt. Das Verunreinigungsprofil 16 nach Fig. 1b ist selbstverständlich über die ganze Höhe des Substrates 14 gleich. Das Üilicium-Substrat 14 wird in eine übliche Oxidierungs-, Maskierungen und Ätzstation gebracht, in der eine Schicht 18 aus Siliciumdioxid (SiOp) entweder aufgedampft, durch thermisches Aufwachsen erzeugt oder durch beide Methoden auf die Oberfläche des Substrates 14 aufgebracht und mittels üblicher Maskierungs- und Ätzverfahren ein fenster oder eine öffnung 19 in der SiO2-Schicht gebildet wird. Die schrägen Flanken der Öffnung 19 sind das Ergebnis einer seitlichen Ätzung des Siliciumdioxid.
709847/1066
Wenn die SiO^-Maske 18 nach Fig. 2a fertiggestellt ist, wird das maskierte Substrat 14 in eine Ionenimplantationskammer gebracht, in der ein Ionenstrahl 20 vom P-Typ, wie beispielsweise Borionen, in das Substrat 14 implantiert werden, um darin einen vergrabenen Bereich zu erzeugen, der sich etwa 0,7 ^b unterhalb der Substrat*· oberfläche befindet. Für diesen Verfahrensschritt ist die Anwendung von Borionen mit einer Energie von 300 keV in einer Dosierung von etwa 5 x. 10 ? Ionen/cm typisch. Die 100-Orientierung des Substrats 14 und die Richtung des Ionenstrahles 20 sind mittels der Geometrie des Targethalters und des Implantationsapparates so gewählt, daß DurchtunnelBngseffekte für alle Ionenimplantationen, denen das Substrat 14 unterworfen wird, uuf ein Minimum reduziert werden. Nachdem der zur Bildung des vergrabenen Bereiches dienende Implantationsschritt abgeschlossen ist, wird das 100-Substrat 14 eine bestimmte Zeit bei auereichender Temperatur gealtert, um den implantierten Bereich elektrisch zu aktivieren und im wesentlichen alle durch den Ionenbeschuß hervorgerufenen Schaden im Substrat 14 auszuheilen. Statt dessen kann die Alterung dieses Profils auch erst erfolgen, nachdem alle nachstehend behandelten Implantationsschritte ausgeführt worden sind. Durch dieses Vorgehen wird eine Verbreiterung der Bereiche durch Diffusion möglichst klein gehalten· An dieser Stelle des Verfahrens ist die in Fig. 2a dargestellte Struktur durch das in Fig. 2b dargestellte Verunreinigungsprofil gekennzeichnet, das Abschnitte 24 und 26 mit der ursprünglichen Dotierung aufweist, die durch ein Gaußsches Dotierungaprofil 28 getrennt sind, das dem durch Ionenimplantation erzeugten vergrabenen Bereich 22 zugeordnet ist.
709847/1066
Wie in Fig. 3a angedeutet, wird die bei der Ionenimplantation angewendete Energie nun so eingestellt, daß die Borionen 30 vom P-Typ in den Bereich 32 des Substrats 14 in mehreren Schüben implantiert werden, wie es durch die Dotierungs-Konzentrationen 29, 31 und 33 angedeutet ist, um so ein angenähertes oder zusammengesetztes Profil 34 für den P-Bereich 32 zu erhalten, der sich bis zur Oberfläche des Substrats 14 erstreckt.
Als nächstes wird die implantierte Struktur nach Fig. Ja einen N-Ionen-Implantationsschritt ausgesetzt, wie es Fig. 4 anzeigt, bei dem Ionen 40 vom N-Typ, wie beispielsweise Arsenionen, mit geringer Energie, in die Struktur implantiert werden, um hierdurch—einen planeren Bereich 42 zu schaffen, bei dem es sich um einen stark N+-dotierten Bereich handelt, der zur Herstellung eines ohmachen Kontaktes gut geeignet ist. Typische Werte für die Implantation von Arsenionen sind eine Energie von 70 keV und eine Doais von 2 χ 101^ Ionen/cm . Diese Ionenimplantation vom N-Typ ist in Fig. 4b durch die Konzentration 44 angezeigt. £s versteht sich, daß der P-N-Obergang 43 der implantierten Struktur zwischen den Bereichen 44 und 46 vom N- bzw. P-Typ liegt. Die implantierte Struktur nach Fig. 4a wird dann eine bestimmte Zeit bei ausreichender Temperatur gealtert, um die durch Ionenimplantation erzeugten Bereiche 32, 42 und 48 zu aktivieren. Dieser Alterungeschritt bewirkt eine seitliche Ausdehnung des PN-Überganges 43 bis seitlich unter die passivierende Oxidmaske 18, wodurch eine vollständige Passivierung dieses PN-Uberganges 43 erzielt
709847/1066
wird. Das endgültige Dotierungsprofil der implantierten N+-P-P+-Diode nach Fig. 4a ist in Fig. 4b dargestellt.
Wie aus Fig. 5a ersichtlich, wird die gesamte freiliegende Oberfläche der Oxidschicht 18 mit einer Metallisierung, beispielsweise einer Chrom-Platin-Gold-Mischung, durch Aufdampfen im Vakuum versehen, um ein Muster von ohmschen Kontakten zu bilden, die auch mit deui N+-Bereich 42 in Verbindung stehen. Dann wird eine Wärmesenke 58, beispielsweise aus Kupfer oder Silber, auf die Oberfläche der dünnen Metallschicht 56 aufgebracht. Danach wird das Siliciumsubstrat 14 von der Rückseite her um einen bestimmten Betrag verdünnt, der durch nichtdargestellte, tiefe Paßlöcher bestimmt ist, die nach der Bildung der isolierenden SiO^-Maske 18 in das Substrat 14 eingeätzt worden sind. Nach der Verdünnung des Substrats wird auf dessen Rückseite eine Photolackmaske 52 mit einer öffnung 53 unter Anwendung üblicher photolithographischer Methoden aufgebracht. Dann wird das Siliciumsubstrat 14 unter Verwendung eines chemischen Ätzmittels, wie beispielsweise einer wässrigen Lösung von KOH und Isopropylalkohol in der in Fig. 5a gezeigten Form ^A anisotrop geätzt, um dadurch den vergrabenen P+-Bereich freizulegen. Dieser Ätzschritt ist insofern anisotrop, als die Ätzgeschwindigkeit in der kristallographischen 100-übene des Siliciums sehr viel größer ist als die Ätzgeschwindigkeit in der 111-übene und außerdem die Ätzrate in der 100-Richtung auch von dem Leitfähigkeitstyp N oder P in dem geätzten Material abhängt.
709 8"A 7/1066
Da die Ätzgeschwindigkeit bei P-Dotierungskonzentrationen (oder bei N-Dotierung) von weniger als 10 " Trägern/cm* 20 bis 50mal größer ist als bei einer P-Dotierung (Bor) von mehr als 10'" Trägern/cnr, wird bei dieser Ätzung das N-dotierte Siliciumsubstrat 14 mit hohem spezifischem Widerstand, das dem vergrabenen P-Bereich 22 benachbart ist, mit einer Geschwindigkeit von 1,0/uR/ain entfernt, bis der stark P*-dotierte implantierte Bereich erreicht wird, wo eine bedeutende Verminderung der Ätzgeschwindigkeit stattfindet. Wegen der kristallographiech selektiven und konzentrationsabhängigen Eigenschaften dieses KOH-H2O- und Iaopropylalkohol-Ätzmittels ist es möglich, die Größe und Ausrichtung der öffnung 54 auf den vergrabenen Bereich 22 genau zu steuern. Bei dieser Art des Zuganges zu dem implantierten P^-Bereich 22 kann der anschließend aufgebrachte rückseitige ohmsehe Kontakt 62 und die benachbarte Wärmesenke 64 dicht benachbart BU den aktiven Bereichen und zu dem PN-Übergang der hergestellten IMPATT-Diode angebracht werden.
Bei der Schicht 62 handelt es sich um eine dünne Kontaktmetallisierung, beispielsweise um eine Chrom-Platig-Gold-Mischung, während die Wärmesenke 64 aus Kupfer oder Silber besteht. Die Wärmesenke 64 gewährleistet eine gute Wärmeabfuhr, so daß beide Seiten der von den implantierten Bereichen 22, 32 und 42 verschiedener Dotierung gebildeten IMPATT-Diode sowohl mit einem guten ohmachen Kontakt als auch mit guten Wärmesenken versehen sind· Dabei können die aus Kupfer oder Silber bestehenden Wärmesenken 58 und 64 so dick gemacht werden, wie es nötig ist, um die parasitäre Parallel-Kapazität der Struktur, wenn sie in übliche Hohlraumresonatären oder dgl. eingebaut ist, zu bestimmen und zu reduzieren.
./. 709847/1066
Die Dotierungskonzentration de» Verunreinigungaprofils nach Fig. 5b endet an der Grenze 60, die den Übergang zu der den ohmachen Kontakt bildenden Metallisierung 62 im ungefähren Zentrum dea P -Bereiches 22 herstellt, wo deasen anisotrope Ätzung beendet wurde. Dies bedeutet, daß die Ätzrate dieses Bereiches 22 etwa zu Null reduziert wurde, wenn der Abschnitt des vergrabenen Bereiches 22, in dem die maximale P*-Dotierung vorliegt, nahezu erreicht war.
Endlich wird die in Fig. 6 dargestellte ütruktur in Meaaform geätzt, um einen bestimmten Abschnitt des Substrat 1 der die durch Ionenimplantation hergestellte IMPATT-Diode umgibt, zu entfernen und dadurch die llesa-Kontur 65 au erzeugen. Demnach ist die in Fig. 6 dargestellte ütruktur mit metallischen Kontaktschichten 56 und 62 und Wärmeaenken 58 und 64 an zwei einander gegenüberliegenden Seiten versehen und weist infolge dieser besonderen, zweiseitigen V^ärmesenkenanordnung eine ausgezeichnete mechanische festigkeit auf.
Zusammenfassend ist festzustellen, daß das anhand der Fig. 1a bis 6 veranschaulichte Verfahren nicht das Aufwachsen epitaxialer Schichten erfordert und daher die Verwendung eines Halbleitermaterials, beispielaweiae eines Siliciumaubstrats, mit sehr hohem spezifischem Widerstand als Hauptkörper der Anordnung erlaubt, was wiederum zu verminderten parasitären Verlusten bei hohen Frequenzen führt. Weiterhin erlaubt die bevorzugte Ätzung von Silicium in der 100-Kristallebene zum Freilegen des
709847/1066
P+-dotierten, vergrabenen Bereiches 22 die Ausbildung von integrierten Bauelementen mit einem Aufbau, der geringere Verluste aufweist als es bei bisher bekannten Bauelementen möglich war. Weiterhin ermöglicht die selektive Ätzung eine verbesserte Bestimmung der aktiven Bereiche der Diode und der Geometrie der Halbleiter-Mesastruktur, welche die Diode umgibt. Bezüglich weiterer Einzelheiten einer selektiven Ätzung sei auf einen Aufsatz von M, J. Declercq: "A New CMÜÜ Technology Using Anisotropie Etching of Silicon", in IEEE Journal of üolid Ütate Circuits, Band üC-10, Nr. 4-, August 1975» üeiten 191 und folgende, verwiesen.
Die Widerstandsverluste in den Kontaktbereichen des vorstehend beschriebenen Bauelementes sind durch die Anwendung des Kontaktes in Form des durch Ionenimplantation erzeugten, vergrabenen Bereiches 22 auf ein Minimum reduziert. Weiterhin wurden bedeutende Verbesserungen bezüglich der Y/ärmeabfuhr als Ergebnis der zweifach vorhandenen Wärmesenken erzielt. Diese Verbesserung bezüglich der Wärmeabfuhr ist für Bauelemente, die bei Millimeterwellen-Frequenzen arbeiten sollen, äußerst wichtig.
Endlich ist das Halbleitermaterial mit hohem spezifischem widerstand und das die aktive IMPATT-Diode umgebende SiO^-Material besonders leicht zur räumlichen Anpassung sowohl an Bandleitungen als auch an dielektrische Wellenleiter sowie zur Integration in verlustarme, planare, monolithische, integrierte Millimeterwellen-üchaltungen.
709847/1066
geeignet, Die Tatsache, daß das Substrat 14- einen spezifischen Masaenwiderstand hat, der in der Größenordnung von 1OOO Jl.cm liegt, bedeutet, daß seine Mikrowellenverluste bedeutend geringer sind als solche, die ähnliche epitaxiale Strukturen aufweisen, bei denen es schwierig ist, spezifische Vi/iderstände von mehr als 10 Si*cm zu erreichen·
Die Folge der Fig. 7 bis 13b veranachaulicht ein Verfahren zur Herstellung planarer molothischer integrierter Millimeterwellen-Schaltungen unter Anwendung neuen Implantationsverfahrens· Da bildliche Merkmale des anhand der Big. 7 bis 13b veranschaulichten Verfahrens mit dem vorher beschriebenen Verfahren übereinstimmen, werden insoweit Einzelheiten des anhand der Fig. 7 bis 13b veranschaulichten Verfahrens nicht wieder erläutert· Ferner befaßt sich das nachfolgend beschriebene Verfahren nur mit der Integration zweier Halbleiterbauelemente in einem gemeinsamen Substrat, ^s versteht sich Jedoch, daß sehr viel mehr Bauelemente in einem gemeinsamen Substrat unter Anwendung des beschriebenen Ionenimplantationsverfahrens hergestellt werden können.
Fig. 7 zeigt eine Halbleiterscheibe oder ein Substrat 70, vorzugsweise aus Silicium mit 100-0rientierung, auf dem eine Siliciumdioxidmaske 72 unter Anwendung bekannter Verfahren der Oxidbildung, photolithographischen Maskierung und Ätzung hergestellt wurde. Unter Verwendung dieser photolithographischen Verfahren wurden in dor Oxidschicht 72 Öffnungen 7^ und 76 gebildet. Die Oxidmaske 72 dient dabei als Ionenimplantationsmaske, wie
709847/1066
es Fig. 8 veranschaulicht. In diesem Schritt werden Borionen 78 in das Substrat 70 nach einem vorbestimmten Dosis-iinergie-Programm implantiert, um P+-detierte vergrabene Bereiche 80 und 82 zu bilden.
Danach wird die in Fig. 8 dargestellte Struktur eine bestimmte ^eit bei ausreichender Temperatur gealtert, um die vergrabenen P+-Bereiche 80 und 82 elektrisch zu aktivieren. Danach wird die Struktur nach Fig. 8 in eine Photolack-Maskierungsstation gebracht, in der auf den in Fig. 9 rechten Teil selektiv eine Photo- ^ maske 84 aufgebracht wurde. Die Maske 84 dient dazu, ^ Dotierungsionen 86 abzublocken, welche in die Struktur nach Fig. 9 implantiert werden, um einen P-Bereich 88 Jp^ der im linken Teil der Struktur hergestellten IMPATT- f" Diode zu bilden. Der 'P-Bereich 88 entspricht dem P-Bereich 32 der Anordnung nach Fig. 3a» üs versteht sich, daß durch Einstellen der Beschleunigungsspannung für den Ionenstrahl und durch Anwenden einer Maskenanordnung, die der Photolackmaske 84 entspricht, zunächst über die öffnung 76 und dann über der öffnung 7^, die implantierten Bereiche 82 und 80 in verschiedener Tiefe in dem Substrat 70 angeordnet werden können. ;
Als nächstes wird die Struktur nach Fig. 9 einer flachen Implantation von N-Typ ausgesetzt, beispielsweise unter Verwendung von Arsenionen, um den N -Bereich 94· der IMPATT-Diode 93 zu bilden, wie es Fig. 10 zeigt, und auch um einen identischen N+-Bereich 92 einer PIN-Diode 95 im rechten Teil der Struktur zu erzeugen.
7098*7/1066
Demnach ist die IMPATT-Diode 93 eine P+P^+Jäindrift-Awalanche-Diode, die das gleiche Verunreinigungaprofil aufweist wie die IMPATT-Diode, die oben anhand der Fig. 1 bis 6a beschrieben wurde, wogegen die PIN-Diode eine P+IN+-Struktur aufweist, deren Zwischenschicht oder I-Schicht die gleiche Konzentration an Verunreinigungen und den gleichen spezifischen Widerstand aufweist wie das Substrat 70· ^s versteht sich, daß die beiden Dioden 93 und 95 nur zwei von vielen aktiven und passiven Halbleiterbauelementen sind, die unter Anwendung des erfindungsgemäßen neuen Planarprozesses in einem gemeinsamen Substrat 70 hergestellt werden können. Das Verfahren umfaßt ferner die Ätzung der Rückseite der Struktur zur Freilegung der Unterseiten der vergrabenen Bereiche 8C und 82, so daß ein guter metallischer Kontakt zu diesen vergrabenen Bereichen hergestellt und die Bereiche mit Wärmesenken verbunden werden können, wie es unten in Fig. 11 dargestellt ist.
Die in Fig. 11 dargestellte Struktur weist auch Metallisierungsmuster % und 98 an der oberen Seite auf, die ohmsche Kontakte zu den N+-Bereichen der IMPATT- und der PIN-Diode herstellen. Außerdem ist eine Bandleitungs-Metallisierung 100 an der Oberseite der SiO^-üchicht vorgesehen, die sich zwischen den Kontaktmetallisierungen 96 und 98 befindet. Wie erwähnt, ist eine rückseitige metallische Kontaktschicht 102 als durchlaufende dünne Schicht vorhanden, die einen gemeinsamen Gleichstrom-Anschluß für beide Dioden 93 und 95 bildet. *ane aus
709 8 4 7/1066
Kupfer bestehende Wärmesenke 10': ist mit der rückwärtigen Kontaktschicht 102 verbunden, um eine gute Wärmeabfuhr für die beschriebene integrierte struktur zu bilden. Gleichzeitig bilden die durchlaufende Metallisierungsschicht 102 und die kupferne Wärmesenke 104-eine Masseebene für die zur Wellenleitung dienende Bandleitungsstruktur.
Das einen hohen spezifischen Widerstand aufweisende Silicium zwischen den benachbarten Dioden 93 und 95 stellt nicht nur eine gute Gleichspannungs-Isolierung für diese Bauelemente her, sondern bildet auch diesen Bauelementen 93 und 95 benachbarte Pfade für die Knergiefortpflanzung. Daher wird die Energie der Millimeterwelle, die von der IMPATT-Diode 93 erzeugt wird, auf dem Weg dem PIN-Dioden-Modulator 95 zugeführt, wo sie gemäß dem dem Anschluß 98 zugeführten Steuerpotential moduliert wird, bevor sie auf dem Weg 108 einem anderen, nicht dargestellten Bauelement dieser monolithischen integrierten Schaltung zugeführt wird. Vorteilhaft bestimmt die Geometrie der Bandleitungs-Metallisierung 100, die auf die SiOp-Schicht 72 aufgebracht wurde, die Gestalt des K-Peldes oder die Breite des Weges 106, auf dem die Millimeterwellen-ünergie vom Bauelement 93 zum Bauelement 95 transportiert wird. Dieser Weg umfaßt sowohl die SiO~-Schicht 72 als auch den sich darunter befindenden Bereich aus Silicium mit hohem spezifischem Widerstand zwischen benachbarten Bauelementen« Die Wellenfortpflanzung auf Bandleitungen ist allgemein bekannt und im einzelnen in einem Aufsatz von Harold Sobol: "Applications of Integrated Circuit Technology to Microwave Frequencies11 in Proceedings of the IEEii, Band 59, Nr. 8, August 1971 Seiten 1200 und folgende, beschrieben.
709*47/1066 ./.
Es versteht sich jedoch, daß die vorliegende Erfindung nicht auf die Anwendung von Bandleitungen but Kontrolle des Energieflusses zwischen benachbarten Bauelementen in der beschriebenen monolithischen integrierten Schaltung gerichtet ist. Beispielsweise können andere wellenleitende Strukturen, wie beispielsweise eine dielektrische Bildleitung (image guide) bestimmter Höhe und Breite zwischen benachbarten Bauelementen und als Teil der monolithischen, integrierten Struktur benutzt werden. Die gewählten Höhen- und Breiten-Dimensionen hängen von dem gewünschten Wellenmodus und der Frequenz der in der integrierten Schaltung aufrechterhaltenen Welle ab, wie es bekannt ist. Dielektrische Bildleitungen sind beispielsweise in einem Aufsatz von R. M. Knox: "Dielectric Waveguide)! A Low Cost Option for Integrated Circuits" in Microwaves, Band 15» Nr. 3» März 19?6, Seiten 56 und folgende, beschrieben. Andere Beispiele für weitere Wellenleiter, die anstelle von Bandleitungen bei nach der Erfindung hergestellten integrierten Mikrowellenschaltungen benutzt werden können, sind in der US-PS 3 903 488 beschrieben.
Fig. 12 zeigt teilweise im Schnitt und teilweise in perspektivischer Darstellung das Beispiel für Metallisierungsmuster, die dazu dienen können, Vorspannungsund Modulationspotentiale an die IMPATT- und PIN-Diöden 93 bzw. 95 anzulegen. Diese Mfrtallisierungsmuster und 112 verbinden die Eontaktbereiche 96 und 98 mit Speise- und Modulationsspannungen, deren Quellen nicht
709847/1066
dargestellt sind. Die beiden Leitungen 110 und 112 sind mit einer HF-Stichleitung 11A- bzw. 116 versehen, welche das Millimeterwellensignal von den Versorgungs- bzw. Modulationsspannungen isoliert.
Obwohl die monolithische integrierte Schaltung nach der .Erfindung offensichtlich viele Bauelemente enthalten kann, wie die Dioden 93 und 95» die in ein gemeinsames Substrat integriert sind, umfaßt die Erfindung auch ein integriertes Schaltungsmodul, wie es in Fig. 12 dargestellt ist und das nur zwei für ein Modul hergestellte Bauelemente umfaßt· Solch ein Modul kann dann vorteilhaft als Kombination von Lokaloszillator und Modulator für die Frequenzumsetzung und für die Modulation von Mikrowellenenergie benutzt, die von einer anderen Quelle empfangen wird. Weiterhin kann der zylindrische Metallkontakt 96, der in Fig. 12 dargestellt ist, für eine einzelne IMPATT-Diode (Fig. 6) benutzt werden, während gleichzeitig das obere Wärmesenkenteil fortgelassen wird, wie die Wärmesenke 64 in Fig. 6. Diese andere Ausbildung eines Bauelementes macht es dem Schaltungskonstrukteur möglich, die parasitäre Induktivität auszunutzen, die dem hohlen ader konkaven Kontakt 96 anhaftet, und diese parasitäre Induktivität zur Impedanzanpassung der IMPATT-Diode an den Hohlleiter oder den Hohlraumresonator zu verwenden, in den die IMPATT-Diode einzubauen ist.
In den Fig. 13 a und 13b sind die Werte von Impedanz, Breite und Höhe der Struktur nach Fig. 12 für vier verschiedene Arbeitsfrequenzen angegeben, wenn eine Bandleitungö-Metallisierung benutzt wird, um Ubertragungswege
7/1066
zwischen benachbarten Bauelementen herzustellen· Diese beiden Figuren sind ohne weiteres verständlich und befürfen keiner weiteren Erläuterung.
Zusammenfassend ist festzustellen, daß die Wellenleiter-Anordnußg, die in den Fig. 7 bis 13b dargestellt ist, leicht mit Wellenwiderständen von 20 bis 100 -ft. zur Anpassung der Bauelemente und Impedanztransformation hergestellt werden können. Weiterhin können alle oben beschriebenen Wellenleiterformen unter Verwendung von bekannten Planarverfahren hergestellt werden, ohne daß dabei kritische Verfahrensmaßnahmen zu treffen wären, wie beispielsweise eine genaue Ausrichtung von Masken und eine Auflösung im yum-Bereich, mehrfache Verfahreneschritte usw». Die vorliegende Erfindung ermöglicht die Herstellung einer wirksamen Kopplung zwischen passivierten Mikrowellen-Bauelementen, die mit geringen Kosten in einem einzigen Substrat ausgeführt und bei Millimeterwellenfrequenzen im Bereich zwischen 30 und 300 GHz betrieben werden kann. Dabei besitzt die monolithische integrierte Struktur die gleichen Eigenschaften bezüglich einer mechanisch festen Kontaktierung und der guten Wärmeabfuhr wie die oben behandelten einzelnen IMPATT-Bauelemente, wie sie in Fig.6Bdargestellt sind.
Es ist ohne weiteres ersichtlich, daß die Erfindung, wie sie in dem anhand der Fig. 7 bis 13b beschriebenen Beispiel verwirklicht ist, nicht auf die einfache integrierte Kombination einer IMPATT-Diode und einer PINJ-Diode
709047/1066
beschränkt ist, sondern vielmehr auf eine Vielfalt integrierter Mikrowellen- und Millimeterwellen-Schaltungen ausgedehnt werden kann. Beispielsweise kann es erwünscht sein, eine Vielzahl durch Ionenimplantation erzeugter IMPATT-Dioden in einem gemeinsamen Halbleitersubstrat herzustellen, die eine bestimmte geometrische Verteilung aufweisen, so daß die Ausgangsleistungen dieser HIPATT-Dioden kombiniert werden können. In diesem Fall können Bandleitungen und andere ausgewählte VJellenleiterabschnitte der Struktur so ausgebildet sein, daß sie die Ausgangsleistungen einer Vielzahl dieser IMPATT-Dioden in einen einzigen Leistungskombinationsabschnitt der Struktur ankoppeln. Dieser Aufbau könnte dann die Wirkung einer Parallelschaltung der Ausgänge einer Vielzahl von IMPATT-Dioden haben.
In ähnlicher Weise kann es erwünscht sein, beispiele weise durch selektives Ätzen einen gemeinsamen Abschnitt der integrierten Halbleiterstruktur so zu formen, daß ein Hohlraumresonator zur Leistungskombination entsteht, an den eine Vielzahl IMPATT-Dioden elektromagnetisch angekoppelt ist. Selektives Ätzen kann auch dazu benutzt werden, die erforderliche Impedanztransformation zwischen der Vielzahl der IMPATT-Dioden und dem Hohlraum oder des Abschnitt zur Leistungskombination herzustellen. Eine solche Leistungskombination kann wenigstens teilweise von den Lehren der US-PS 3 931 587 Gebrauch machen.
709847/1066
liine weitere strukturelle Modifikation der erfindungsgemäßen integrierten Mikrowellenschaltung würde darin bestehen, durch Ionenimplantation hergestellte BlPATT-Dioden, PIN-Dioden, Mischdioden und dgl. in das Dielektrikum mit hohem spezifischem Widerstand einer Bidleitungsstruktur einzubringen.
■Eine weitere im Rahmen der Erfindung liegende Modifikation wäre die Integration von integrierten Mikrowellenschaltungen, wie eine in Fig. 12 dargestellt ist, in übliche Wellenleitungsstrukturen, um dadurch die vorliegende Erfindung zur Verwendung mit existierenden größeren Wellenleitungsstrukturen, wie sie in bekannter Weise in Verbindung mit IMPATT-Dioden und dgl. verwendet werden, geeignet zu machen, üine solche bekannte Wellenleitungastruktur ist in der US-PS 3 9^3 4-63 behandelt. So kann es beispielsweise erwünscht sein, die Ausgangsleistung der oben beschriebenen integrierten Mikrowellenstrukturen in die gestufte Hohlleiteranordnung nach der US-PS 3 94-3 463 einzukoppeln. Zu diesem Zweck können eich verjüngende Abschnitte von Halbleitermaterial vorgesehen werden, die aus dem gleichen Halbleitersubstrat bestehen, ir^dem die integrierte Schaltungsanordnung aufgebaut wurde. Demnach können nicht dargestellte, sich verjüngende Abschnitte in solchen Strukturen, wie sie in Fig. 12 dargestellt sind, dazu benutzt werden, Millimeterwellenenergie von den neuen integrierten Strukturen aus in übliche Hohlleiter und andere Wellenleiterstrukturen zu injizieren.
709847/1066
Es versteht sich, daß die vorliegende Erfindung nicht auf die Verwendung linearer Bauelemente, wie beispielsweise PIN-Dioden-Modiilatoren, beschränkt iat, sondern statt dessen durch Ionenimplantation erzeugte digitale Bauelemente umfassen kann, wie beispielsweise zwei diskrete Zustände aufweisende Varactor-Dioden hoher Steilheit, wie sie aus der US-PS 3 914 708 bekannt sind. Eine solche Varactor-Diode kann an Stelle der oben beschriebenen PIN-Diode benutzt werden, um die von einem oder mehreren benachbarten IUPATT-Bauelementen empfangene Millimeterwellenenergie digital zu schalten.
Für den Fachmann ist ferner offensichtlich, daß die vorliegende Erfindung nicht auf die Herstellung integrierter MikrowelGenstrukturen in Silicium beschränkt ist, sondern statt dessen beispielsweise auch in der GaAa-Technologie verwendet und mit bekannten GaAs-Bauelenenten kombiniert werden kann, beispielsweise mit unter Anwendung der Ionenimplantation hergestellten GaAs-Transiatoren und -Dioden nach der US-PS 3 914 784. Beispielsweise kann es erwünscht sein, eine Anzahl durch Ionenimplantation hergestellter IMPATT-Dioden in einem einzigen GaAS-Substrat mit einer entsprechenden Anzahl von in Kaskade geschalteten GaAS-Feldeffekttransistoren zu integrieren. Die verstärkte Ausgangsleistung dieser Anzahl von GaAs-Feldeffekttransistoren könnte dann unter Anwendung der oben beschriebenen Leistungskombinationstechnik vereinigt werden. Daher können auch nach der Erfindung integrierte Schaltungen hergestellt werden,
7098A7/1066
bei denen in einer Winkelgeometrie zunächst eine Vielzahl GaAs-IMPATT-Dioden selektiv in einer Winkelkonfiguration implantiert und danach eine Vielzahl entsprechender GaAs-Feldeffekttranaistoren ebenfalls in einer benachbarten Winkelkonfiguration selektiv implantiert werden, so daß sie einzeln mit den IMPATT-Dioden gekoppelt sind und dazu dienen, die Auegangeleistung der IMPATT-Dioden zu verstärken, bevor sie einem gemeinsamen Hohlraumresonator oder einer sonstigen gemeinsamen, zur Leistungsaddition dienenden Anordnung zugeführt werden. Bei einer solchen integrierten Schaltung kann es zweckmäßig sein, geeignete elektromagnetische Kopplungsmethoden anzuwenden, um die von den IMPATT-Dioden gelieferte Millimeterwellenleistung in Gate-Spannungen für die GaAs-Feldeffekttransistoren umzuwandeln, so daß diese Gate-Spannungen von den GaAs-Feldeffekttransistoren in geeigneter Weise verstärkt werden können, um auf diese Weise eine maximale Leistungsverstärkung zu erzielen.
Anstatt der oben beschriebenen -Einrichtungen zur Energieübertragung zwischen benachbarten Bauelementen eines einzigen Substrates kann auch ein Protonenbeschuß von GaAs benutzt werden, um zwischen benachbarten Bauelementen Wellenleitungs-Kopplungsbereiche mit hohem spezifischem Widerstand zu erzeugen. Andererseits können statt dessen auch bekannte Methoden einer Ätz- und Fülltechnik benutzt werden, wie sie aus der US-PS 3 44-5 925 bekannt ist, um Glas- oder SiO2~Kanäle bestimmter
709 84 7/1066
Gestalt zwischen benachbarten Bauelementen herzustellen, Solche Kanäle haben einen sehr viel größeren spezifischen Widerstand als der Körper des Halbleitersubstrats und würden daher zu einer weiteren Verminderung von Verlusten an Mikrowellenleistung in der Struktur beitragen. Weiterhin können Vfellenleitungen größerer Tiefe mit einer solchen Ätz- und Fülltechnik leichter hergestellt werden als durch Protonenbeschuß« Die Technik der Kanalbildung ist jedoch nicht auf chemisches Ätzen beschränkt, sondern kann auch von einer Ionenstrahl-Ätzung Gebrauch machen.
Demgemäß erfaßt die Erfindung eine umfangreiche Klaaee von integrierten Mikrowellen- und Millimeterwellenschaltungen, in denen die elektromagnetische Energie sich in aktiven und/oder passiven planaren Bauelementen in einem einzigen Halbleitersubstrat übertragen wird und sich dabei in ausgewählten Wellenleitungsbereichen mit ausgewählter Konfiguration bewegt, die ihrerseits wiederum in das gleiche Halbleitersubetrat integriert sind.
709 8"4 7/1066
Leerseite

Claims (3)

  1. Patentansprüche
    j 1.)Planarverfahren zur Herstellung von HF-Halbleiter- ^—bauelementen auf einem Halbleitersubstrat, dadurch gekennzeichnet, daß auf eine Oberfläche eines Substrats mit hohem spezifischem Widerstand eine isolierende Ionenimplantations-Maske aufgebracht und durch wenigstens eine Öffnung der Maske hindurch in das Substrat Ionen implantiert werden, die in dem Substrat einen vergrabenen Bereich mit einem bestimmten Leitfähigkeitstyp bilden, daß anschließend durch selektive Implantation weiterer Ionen über dem vergrabenen Bereich ein Halbleiterbauelement gebildet wird, das einen bis zur Oberfläche des Substrats reichenden Bereich umfaßt, daß dann ein Abschnitt des Substrats entfernt wird, durch den wenigstens ein Teil des vergrabenen Bereiches freigelegt wird, und daß endlich ohmsche Kontakte sowohl zu dem vergrabenen Bereich als auch zu dem bis zur Oberfläche reichenden Bereich hergestellt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Freilegung wenigstens eines Teiles des vergrabenen Bereiches ein sich unter dem vergrabenen Bereich befindender Abschnitt des Substrats entfernt wird.
  3. 3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß den implantierten Bereichen benachbarter Abschnitte des Substrats durch Ätzen entfernt und zur Bildung von Wärmesenken auf beiden Seiten des Substrats Metallschichten angeordnet und mit den ohmschen Kontakten leitend verbunden werden.
    7U9847/1066 ./.
    ORIGINAL INSPECTED
    Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Herstellung mehrerer im Substrat gebildeter Halbleiterbauelemente auf die Substratoberfläche eine Metallisationaschicht aufgebracht wird, welche zwischen den ohmschen Kontakten der Bauelemente verlaufende Wellenleiter definieren.
    709847/1066
DE2721397A 1976-05-21 1977-05-12 Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes Expired DE2721397C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/688,662 US4030943A (en) 1976-05-21 1976-05-21 Planar process for making high frequency ion implanted passivated semiconductor devices and microwave integrated circuits

Publications (3)

Publication Number Publication Date
DE2721397A1 true DE2721397A1 (de) 1977-11-24
DE2721397B2 DE2721397B2 (de) 1979-04-19
DE2721397C3 DE2721397C3 (de) 1980-01-03

Family

ID=24765273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2721397A Expired DE2721397C3 (de) 1976-05-21 1977-05-12 Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes

Country Status (5)

Country Link
US (2) US4030943A (de)
JP (1) JPS52143780A (de)
DE (1) DE2721397C3 (de)
FR (1) FR2352398A1 (de)
GB (1) GB1532579A (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160992A (en) * 1977-09-14 1979-07-10 Raytheon Company Plural semiconductor devices mounted between plural heat sinks
GB2100925B (en) * 1981-06-25 1985-06-05 Standard Telephones Cables Ltd Fabricating integrated circuits
JPS58170044A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 半導体素子
US4585299A (en) * 1983-07-19 1986-04-29 Fairchild Semiconductor Corporation Process for fabricating optical wave-guiding components and components made by the process
US4872039A (en) * 1986-04-25 1989-10-03 General Electric Company Buried lateral diode and method for making same
US4787691A (en) * 1987-03-26 1988-11-29 The United States Of America As Represented By The Secretary Of The Air Force Electro-optical silicon devices
US4789642A (en) * 1987-03-26 1988-12-06 The United States Of America As Represented By The Secretary Of The Air Force Method for fabricating low loss crystalline silicon waveguides by dielectric implantation
US4970578A (en) * 1987-05-01 1990-11-13 Raytheon Company Selective backside plating of GaAs monolithic microwave integrated circuits
US4800420A (en) * 1987-05-14 1989-01-24 Hughes Aircraft Company Two-terminal semiconductor diode arrangement
DE3718684A1 (de) * 1987-06-04 1988-12-22 Licentia Gmbh Halbleiterkoerper
US5449953A (en) * 1990-09-14 1995-09-12 Westinghouse Electric Corporation Monolithic microwave integrated circuit on high resistivity silicon
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
DE4209983A1 (de) * 1992-03-27 1993-09-30 Daimler Benz Ag Verfahren zur Herstellung von in einem Gehäuse angeordneten Halbleiterbauelementen
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JPH07115175A (ja) * 1993-10-14 1995-05-02 Nec Corp 半導体装置
US5795495A (en) * 1994-04-25 1998-08-18 Micron Technology, Inc. Method of chemical mechanical polishing for dielectric layers
US5559359A (en) * 1994-07-29 1996-09-24 Reyes; Adolfo C. Microwave integrated circuit passive element structure and method for reducing signal propagation losses
DE4433330C2 (de) * 1994-09-19 1997-01-30 Fraunhofer Ges Forschung Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
CN1222092C (zh) * 2000-11-29 2005-10-05 三菱化学株式会社 半导体发光器件
US6900501B2 (en) * 2001-11-02 2005-05-31 Cree Microwave, Inc. Silicon on insulator device with improved heat removal
JP2009246157A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 高周波帯半導体装置
EP2386059A1 (de) 2009-01-11 2011-11-16 Brightview Systems Ltd. System und verfahren zur dünnschicht-qualitätssicherung
DE102010002204A1 (de) * 2010-02-22 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterdiode und Verfahren zum Herstellen einer Halbleiterdiode
US8816503B2 (en) * 2011-08-29 2014-08-26 Infineon Technologies Austria Ag Semiconductor device with buried electrode
US9178261B2 (en) * 2012-07-11 2015-11-03 University Of South Florida Vertical microcoaxial interconnects
US9329415B2 (en) 2012-11-05 2016-05-03 Agency For Science, Technology And Research Method for forming an optical modulator
US9412879B2 (en) 2013-07-18 2016-08-09 Texas Instruments Incorporated Integration of the silicon IMPATT diode in an analog technology
US9659717B2 (en) 2014-02-18 2017-05-23 Analog Devices Global MEMS device with constant capacitance
US9583294B2 (en) 2014-04-25 2017-02-28 Analog Devices Global MEMS swtich with internal conductive path
US9748048B2 (en) 2014-04-25 2017-08-29 Analog Devices Global MEMS switch
CN108604517B (zh) 2016-02-04 2020-10-16 亚德诺半导体无限责任公司 有源开口mems开关装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383567A (en) * 1965-09-15 1968-05-14 Ion Physics Corp Solid state translating device comprising irradiation implanted conductivity ions
US3431150A (en) * 1966-10-07 1969-03-04 Us Air Force Process for implanting grids in semiconductor devices
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
FR2160759B1 (de) * 1971-11-26 1974-05-31 Thomson Csf
US3743967A (en) * 1972-03-16 1973-07-03 Boeing Co Stabilized trapatt oscillator diode
JPS4924361A (de) * 1972-06-27 1974-03-04
US3808058A (en) * 1972-08-17 1974-04-30 Bell Telephone Labor Inc Fabrication of mesa diode with channel guard
GB1447723A (en) * 1974-02-08 1976-08-25 Post Office Semiconductor devices
US3874918A (en) * 1974-02-19 1975-04-01 Trw Inc Structure and process for semiconductor device using batch processing
US3990099A (en) * 1974-12-05 1976-11-02 Rca Corporation Planar Trapatt diode

Also Published As

Publication number Publication date
JPS5755307B2 (de) 1982-11-24
US4030943A (en) 1977-06-21
US4091408A (en) 1978-05-23
FR2352398B1 (de) 1984-06-22
DE2721397C3 (de) 1980-01-03
FR2352398A1 (fr) 1977-12-16
DE2721397B2 (de) 1979-04-19
GB1532579A (en) 1978-11-15
JPS52143780A (en) 1977-11-30

Similar Documents

Publication Publication Date Title
DE2721397A1 (de) Planarverfahren zur herstellung von hf-halbleiterbauelementen
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE69126623T2 (de) Hochfrequenzoszillator mit kointegriertem dünnfilmresonator und aktiver schaltung
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE4234528A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2363384A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE4015067C2 (de) Transistor mit permeabler Basis
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE3015782A1 (de) Feldeffekttransistor mit isolierter steuerelektrode und verfahren zur herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69123642T2 (de) MESFET und Verfahren zur Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2210599A1 (de) HF-Leistungstransistor und Verfahren zu seiner Herstellung
DE69113725T2 (de) Leistungstransistor und Verfahren zur Herstellung.

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee