DE10053962A1 - Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung - Google Patents
Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner HerstellungInfo
- Publication number
- DE10053962A1 DE10053962A1 DE10053962A DE10053962A DE10053962A1 DE 10053962 A1 DE10053962 A1 DE 10053962A1 DE 10053962 A DE10053962 A DE 10053962A DE 10053962 A DE10053962 A DE 10053962A DE 10053962 A1 DE10053962 A1 DE 10053962A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- word line
- ferroelectric capacitor
- partial word
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Es werden ein nichtflüchtiger ferroelektrischer Speicher und ein Verfahren zum Herstellen desselben angegeben. DOLLAR A Der nichtflüchtige Speicher ist mit Folgendem versehen: DOLLAR A - einer ersten und einer zweiten Bitleitung (B/L1, B/L2); DOLLAR A - einem ersten und einem zweiten Transistor (T1, T2); DOLLAR A - einem ersten und einem zweiten ferroelektrischen Kondensator (FC1, FC2); DOLLAR A - einer ersten Teilwortleitung (123), die in einer die erste und zweite Bitleitung schneidenden Richtung ausgebildet ist und mit dem Gate des ersten Transistors und einer ersten Elektrode (138a) des zweiten ferroelektrischen Kondensators verbunden ist; DOLLAR A - einer zweiten Teilwortleitung (123a), die in einer die erste und zweite Bitleitung schneidenden Richtung ausgebildet ist und mit dem Gate des zweiten Transistors und einer ersten Elektrode (138) des ersten ferroelektrischen Kondensators verbunden ist; DOLLAR A - ersten Nebenschlussleitungen (132, 135) aus mehreren getrennten Schichten über der ersten Teilwortleitung und in Verbindung mit dieser; und DOLLAR A - zweiten Nebenschlussleitungen (132a, 135a) aus mehreren getrennten Schichten über der zweiten Teilwortleitung und in Verbindung mit dieser. DOLLAR A Durch diesen Aufbau wird eine RC-Verzögerung auf der Teilwortleitung vermieden, wodurch ein schnelles Bauteil geschaffen ist, und außerdem die Bauteilgröße minimiert ist.
Description
Die Erfindung betrifft Halbleiterbauteile, spezieller einen
nichtflüchtigen ferroelektrischen Speicher sowie ein Verfah
ren zu dessen Herstellung.
Ferroelektrische Speicher, d. h. FRAMs (Ferroelectric Random
Access Memory = ferroelektrischer Direktzugriffsspeicher)
weisen im Allgemeinen eine Datenverarbeitungsgeschwindigkeit
ähnlich DRAMs (Dynamic Random Access Memory = dynamischer
Direktzugriffsspeicher), wie sie derzeit häufig als Halblei
terspeicher verwendet werden, auf, und sie sind dazu in der
Lage, Daten selbst dann aufrechtzuerhalten, wenn die Span
nung abgeschaltet wird. Daher ziehen sie als Speicher der
nächsten Generation viel Aufmerksamkeit auf sich. FRAMs ver
fügen über eine Struktur ähnlich wie ein DRAM und sind mit
einem Kondensator aus ferroelektrischem Material versehen,
um die hohe Restpolarisation desselben zu nutzen. Dies er
laubt die Aufrechterhaltung von Daten selbst nach dem Weg
nehmen eines elektrischen Felds.
Fig. 1 zeigt die Hystereseschleife eines üblichen ferroelek
trischen Materials.
Aus Fig. 1 ist erkennbar, dass eine durch ein elektrisches
Feld induzierte Polarisation dann, wenn das elektrische Feld
weggenommen wird, nicht vollständig gelöscht wird sondern
wegen des Vorliegens von Restpolarisation (oder spontaner
Polarisation) in gewissem Ausmaß (Zustand d oder a) ver
bleibt. Diese Zustände d und a entsprechen Zuständen 1 bzw.
0 bei Anwendung auf einen Speicher.
Nachfolgend sind unter Speichern nichtflüchtige ferroelek
trische Speicher zu verstehen, solange nichts anderes spe
ziell angegeben ist.
Nun wird eine Ansteuerschaltung eines bekannten Speichers
unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
Dabei veranschaulicht Fig. 2 eine Einheitszelle des bekann
ten Speichers.
Gemäß Fig. 2 ist die Einheitszelle des bekannten Speichers
mit Folgendem versehen: einer in einer Richtung ausgebilde
ten Bitleitung B/L; einer rechtwinklig zur Bitleitung ausge
bildeten Wortleitung W/L; einer Plattenleitung P/L, die in
einer Richtung identisch mit der der Wortleitung beabstandet
von dieser ausgebildet ist; einen Transistor T1, dessen Gate
mit der Wortleitung verbunden ist und dessen Drain mit der
Bitleitung verbunden ist; und einen ferroelektrischen Kon
densator FC1, dessen erster Anschluss mit der Source des
Transistors T1 verbunden ist und dessen zweiter Anschluss
mit der Plattenleitung P/L verbunden ist.
Nun wird ein Daten-Eingabe/Ausgabe-Betrieb dieses bekannten
Speichers unter Bezugnahme auf die Fig. 3a und 3b veran
schaulicht, die jeweils ein zeitbezogenes Diagramm für den
Betrieb des bekannten Speichers im Schreib- bzw. Lesemodus
zeigen.
Beim Schreibvorgang wird, wenn ein externes Chipaktivie
rungssignal CSBpad von hoch auf niedrig überführt wird und
gleichzeitig ein externes Schreibaktivierungssignal WEBpad
von hoch auf niedrig überführt wird, der Schreibmodus ge
startet. Wenn im Schreibmodus ein Adressendecodiervorgang
gestartet wird, wird ein an eine relevante Wortleitung ange
legter Impuls von niedrig auf hoch überführt, um eine Zelle
auszuwählen. So werden in einer Periode, in der die Wortlei
tung auf dem hohen Zustand gehalten wird, ein hohes Signal
für ein Intervall und ein niedriges Signal für ein anderes
Intervall aufeinanderfolgend an eine relevante Plattenlei
tung angelegt. Außerdem sollte zum Einschreiben des logi
schen Werts 1 oder 0 in die ausgewählte Zelle ein mit dem
Schreibaktivierungssignal WEBpad synchronisiertes Signal
hoch oder niedrig an die relevante Bitleitung angelegt wer
den. Das heißt, dass dann, wenn ein hohes Signal an die Bit
leitung angelegt wird und ein an die Plattenleitung angeleg
tes Signal in einer Periode niedrig ist, in der ein an die
Wortleitung angelegtes Signal hoch ist, der logische Wert 1
in den ferroelektrischen Kondensator eingeschrieben wird.
Wenn ein niedriges Signal an die Bitleitung angelegt wird
und das an die Plattenleitung angelegte Signal hoch ist,
wird der logische Wert 0 in den ferroelektrischen Kondensa
tor eingeschrieben.
Nun wird der Betrieb zum Lesen eines durch den oben genann
ten Betrieb im Schreibmodus eingespeicherten Datenwerts erläutert.
Wenn das externe Chipaktivierungssignal CSBpad von hoch auf
niedrig überführt wird, werden alle Bitleitungen durch ein
Ausgleichersignal auf eine niedrige Spannung ausgeglichen,
bevor eine relevante Wortleitung ausgewählt wird. Außerdem
wird eine Adresse decodiert, nachdem die Bitleitungen deak
tiviert wurden, und die decodierte Adresse bringt ein nie
driges Signal auf einer relevanten Wortleitung auf ein hohes
Signal, um eine relevante Zelle auszuwählen. An die Platten
leitung der ausgewählten Zelle wird ein hohes Signal ange
legt, um den im ferroelektrischen Speicher gespeicherten Da
tenwert zu zerstören, der dem logischen Wert 1 entspricht.
Wenn der logische Wert 0 im ferroelektrischen Speicher ge
speichert ist, wird der dem logischen Wert 0 entsprechende
Datenwert nicht zerstört. Der nicht zerstörte Datenwert und
der zerstörte Datenwert liefern so entsprechend der oben ge
nannten Hystereseschleife voneinander verschiedene Werte, so
dass der Leseverstärker den logischen Wert 1 oder 0 erfasst.
Das heißt, dass der Fall eines zerstörten Datenwerts der
Fall ist, bei dem sich in der Hystereseschleife der Fig. 1
der Wert von d nach f ändert, und der Fall eines nicht zer
störten Datenwerts der Fall ist, in dem sich der Wert in
dieser Hystereseschleife von a nach f ändert. Daher wird
dann, wenn der Leseverstärker aktiviert wird, nachdem eine
bestimmte Zeitperiode verstrichen ist, im Fall eines zer
störten Datenwerts der logische Wert 1 in verstärkter Weise
geliefert, während im Fall eines nicht zerstörten Datenwerts
der logische Wert 0 geliefert wird. Nachdem der Leseverstär
ker auf diese Weise einen Datenwert geliefert hat, wird, da
der ursprüngliche Datenwert wiederhergestellt werden sollte,
die Plattenleitung in einem Zustand, in dem ein hohes Signal
an eine relevante Wortleitung angelegt wird, von hoch auf
niedrig deaktiviert.
Nun werden ein bekannter Speicher und ein Verfahren zum Her
stellen desselben erläutert. Fig. 4a zeigt dazu das Layout
des bekannten Speichers.
Gemäß Fig. 4a ist der bekannte Speicher mit Folgendem verse
hen: einem ersten aktiven Bereich 41 und einem zweiten akti
ven Bereich 41, die mit festem Intervall asymmetrisch ausge
bildet sind; einer ersten Wortleitung W/L1, die den ersten
aktiven Bereich 41 schneidend ausgebildet ist; einer zweiten
Wortleitung W/L2, die den zweiten aktiven Bereich 41a
schneidend beabstandet von der ersten Wortleitung W/L1 aus
gebildet ist; einer ersten Bitleitung B/L1, die in einer die
erste und zweite Wortleitung schneidenden Richtung auf einer
Seite des ersten aktiven Bereichs 41 ausgebildet ist; einer
zweiten Bitleitung B/L2, die in einer die erste und zweite
Wortleitung schneidenden Richtung auf einer Seite des zwei
ten aktiven Bereichs 41a ausgebildet ist; einen ersten fer
roelektrischen Kondensator FC1, der über der ersten Wortlei
tung W/L1 und der zweiten Wortleitung W/L2 ausgebildet ist
und mit dem ersten aktiven Bereich 41 verbunden ist; einem
zweiten ferroelektrischen Kondensator FC2, der über der ers
ten Wortleitung W/L1 ausgebildet ist und elektrisch mit dem
zweiten aktiven Bereich 41a verbunden ist; einer ersten
Plattenleitung P/L1, die über der ersten Wortleitung W/L1
ausgebildet ist und mit dem ersten ferroelektrischen Konden
sator FC1 verbunden ist, und eine zweite Plattenleitung
P/L2, die über der zweiten Wortleitung W/L2 ausgebildet ist
und elektrisch mit dem zweiten ferroelektrischen Kondensator
FC2 verbunden ist. Fig. 4a zeigt das Layout einer Einheits
zelle, wobei der bekannte Speicher über einen ersten und ei
nen zweiten ferroelektrischen Kondensator FC1 und FC2 ver
fügt, die entlang der Bitleitungsrichtung ausgebildet sind,
und die erste Plattenleitung P/L1 auf der ersten Wortleitung
W/L1 ausgebildet ist und die zweite Plattenleitung P/L2 auf
der zweiten Wortleitung W/L2 ausgebildet ist.
Nun wird der bekannte Speicher detaillierter erläutert. Fig.
4b zeigt dazu einen Schnitt entlang der Linie I-I' in Fig.
4a.
Gemäß Fig. 4b ist der bekannte Speicher mit Folgendem verse
hen: einem Substrat 51, auf dem ein aktiver Bereich und ein
Feldbereich festgelegt sind; einer ersten Wortleitung 54 und
einer zweiten Wortleitung 54a, die über dem aktiven Bereich
und dem Feldbereich mit einer dazwischen angeordneten ersten
Isolierschicht 53 ausgebildet sind; ersten Source/Drain-
Fremdstoffbereichen 55 und 56, die auf beiden Seiten der
ersten Wortleitung 54 ausgebildet sind; zweiten Source/
Drain-Fremdstoffbereichen (nicht dargestellt), die auf bei
den Seiten der zweiten Wortleitung 54a ausgebildet sind; ei
ner zweiten Isolierschicht 57, die auf der gesamten Fläche
einschließlich der ersten und zweiten Wortleitung 54 und 54a
ausgebildet ist, mit einem Kontaktloch, das den ersten
Drainfremdstoffbereich 56 freilegt; einer ersten Kontakt
pfropfenschicht 58a, die in das Kontaktloch eingefüllt ist;
einer ersten Metallschicht 59, die die erste Kontaktpfrop
fenschicht 58a und die erste Bitleitung (nicht dargestellt)
verbindet; einen dritten Isolierschicht 60, die auf der ge
samten Oberfläche einschließlich der ersten Metallschicht 59
ausgebildet ist und ein Kontaktloch aufweist, das den ersten
Sourcefremdstoffbereich 55 freilegt; einer zweiten Kontakt
pfropfenschicht 62, die in das Kontaktloch eingefüllt ist;
einer Barrieremetallschicht 63, die elektrisch mit der zwei
ten Kontaktpfropfenschicht 62 verbunden ist und sich ausge
hend von der ersten zur zweiten Wortleitung 54a erstreckt;
einer unteren Elektrode 64 des ersten ferroelektrischen Kon
densators FC1, die auf der Barrieremetallschicht 63 ausge
bildet ist; einem ferroelektrischen Film 65 und einer oberen
Elektrode 66 des zweiten ferroelektrischen Kondensators, die
auf die untere Elektrode 54 des ersten ferroelektrischen
Kondensators 64 aufeinanderfolgend aufgestapelt sind; einer
vierten Isolierschicht 67, die auf der gesamten Fläche ein
schließlich der oberen Elektrode 66 des zweiten ferroelek
trischen Kondensators hergestellt wurde, einer ersten Plat
tenleitung 68, die über der ersten Wortleitung 54 herge
stellt wurde und durch die erste Isolierschicht hindurch
elektrisch mit der oberen Elektrode 66 des ersten ferroelek
trischen Kondensators FC1 verbunden ist; und einer zweiten
Plattenleitung 68a, die über der zweiten Wortleitung 54a be
abstandet von der ersten Plattenleitung 68 ausgebildet ist.
Nun wird ein Verfahren zum Herstellen des bekannten Spei
chers an Hand der Schnitte entlang der Linie I-I' in Fig.
4a der Fig. 5a-5f zum Veranschaulichen von Schritten des
Herstellverfahrens erläutert. Wie es in Fig. 5a dargestellt
ist, wird ein Teil eines Halbleitersubstrats 51 weggeätzt,
um einen Graben auszubilden, und in diesen wird ein Isolier
film eingefüllt, um eine Bauteil-Isolierschicht 52 auszubil
den. Auf dem Substrat wird im aktiven Bereich einschließlich
der Bauteil-Isolierschicht 52 eine erste Isolierschicht 53
ausgebildet. Auf der ersten Isolierschicht 53 wird eine
Wortleitungsmaterialschicht hergestellt und strukturiert, um
erste und zweite Wortleitungen 54 und 54a mit festen Inter
vallen auszubilden. Wie es in Fig. 4b dargestellt ist, wer
den die Wortleitungen 54 und 54a als Masken beim Implantie
ren von Fremdstoffionen zum Ausbilden eines Sourcefremd
stoffbereichs 55 und eines Drainfremdstoffbereichs 56 von
einem Leitungstyp entgegengesetzt zu dem des Substrats 51
verwendet.
Die Source/Drain-Bereiche 55 und 56 sind Source/Drain-Fremd
stoffbereiche des ersten Transistors T1, der die erste Wort
leitung 54 als Gateelektrode verwendet. Dann wird auf der
gesamten Oberfläche des Substrats 51 einschließlich der ers
ten und zweiten Wortleitungen 54 und 54a eine zweite Isolierschicht
55 hergestellt. Auf die zweite Isolierschicht 55
wird eine Fotoresistschicht (nicht dargestellt) aufgetragen
und strukturiert, und die strukturierte Fotoresistschicht
wird als Maske beim selektiven Ätzen der zweiten Isolier
schicht 55 zum Ausbilden eines den Drainfremdstoffbereich 56
freilegenden Kontaktlochs 58 verwendet. Wie es in Fig. 5c
dargestellt ist, wird in das Kontaktloch ein leitendes Mate
rial eingefüllt, um eine erste Kontaktpfropfenschicht 58a
auszubilden, und es wird eine erste Metallschicht 59 herge
stellt, die die erste Kontaktpfropfenschicht 58a und die
erste Bitleitung B/L1 verbindet. In diesem Fall wird, was
jedoch nicht dargestellt ist, die zweite Bitleitung B/L2
elektrisch mit dem Drainfremdstoffbereich des zweiten Tran
sistors T2 verbunden. Wie es in Fig. 5d dargestellt ist,
wird auf der gesamten Oberfläche einschließlich der ersten
Metallschicht 59 eine dritte Isolierschicht 60 hergestellt.
Eine auf die dritte Isolierschicht 60 aufgetragene Fotore
sistschicht (nicht dargestellt) wird strukturiert und als
Maske beim selektiven Ätzen der dritten Isolierschicht ver
wendet, um ein den Sourcefremdstoffbereich 55 freilegendes
Kontaktloch 61 auszubilden. Wie es in Fig. 5e dargestellt
ist, wird ein leitendes Material in das Kontaktloch 61 ein
gefüllt, um eine zweite Kontaktpfropfenschicht 62 zu bilden,
die elektrisch mit dem Sourcefremdstoffbereich 55 verbunden
ist. Es wird eine Barrieremetallschicht 63 hergestellt, die
elektrisch mit der zweiten Kontaktpfropfenschicht 62 zu ver
binden ist, und auf der Barrieremetallschicht 63 werden auf
einanderfolgend eine untere Elektrode 64 des ersten ferro
elektrischen Kondensators FC1, ein ferroelektrischer Film 65
und eine obere Elektrode 66 des ersten ferroelektrischen
Kondensators hergestellt. Wie es in Fig. 5f dargestellt ist,
wird eine vierte Isolierschicht 67 auf der oberen Elektrode
66 des ersten ferroelektrischen Kondensators hergestellt und
durch Fotolithografie selektiv geätzt, um ein Kontaktloch
auszubilden, das einen Teil der oberen Elektrode 66 des ersten
ferroelektrischen Kondensators freilegt. Auch wird durch
das Herstellen einer ersten Plattenleitung 68, die durch das
Kontaktloch hindurch mit der oberen Elektrode 66 des ersten
ferroelektrischen Kondensators verbunden ist, der obige be
kannte Prozess zum Herstellen eines Speichers abgeschlossen.
Das nicht erläuterte Bezugszeichen 68a kennzeichnet eine
zweite Plattenleitung.
Jedoch bestehen beim bekannten Speicher und dem bekannten
Verfahren zum Herstellen desselben die folgenden Probleme:
- - erstens führt das Erfordernis, die untere Elektrode eines Kondensators zum Erhöhen der Schnittfläche derselben dicker auszubilden, um die erforderliche Kapazität zu gewähleisten, zum Problem, dass das Ätzen der unteren Elektrode schwierig ist, da sie aus Metall besteht. Demgemäß besteht eine Be schränkung hinsichtlich des Sicherstellens der Kapazität, was von einer Begrenzung beim Herstellen der dickeren unte ren Elektrode des Kondensators herrührt.
- - zweitens ist der Herstellprozess sehr schwierig, da die Plattenleitung in einem kleinen Raum hergestellt werden sollte, um für den erforderlichen Abstand zum Unterscheiden der Plattenleitung von einer Wortleitung in einer benachbar ten Zelle zu sorgen, da in jeder Einheitszelle eine Wortlei tung und eine Plattenleitung hergestellt werden.
- - drittens ist eine Zunahme der RC-Verzögerung einer Teil wortleitung nicht günstig, wenn ein schneller Speicher zu realisieren ist.
Der Erfindung liegt die Aufgabe zu Grunde, einen nichtflüch
tigen ferroelektrischen Speicher und ein Verfahren zur Her
stellung desselben zu schaffen, die eine RC-Verzögerung auf
einer Teilwortleitung minimieren können, um für ein schnel
les Bauteil zu sorgen, und durch die die Bauteilgröße mini
miert werden kann.
Diese Aufgabe ist hinsichtlich des Speichers durch die Leh
ren der beigefügten unabhängigen Ansprüche 1 und 9 sowie
hinsichtlich des Verfahrens durch die Lehren der beigefügten
unabhängigen Ansprüche 20 und 27 gelöst.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in
der folgenden Beschreibung dargelegt und gehen teilweise aus
dieser hervor, ergeben sich aber andererseits auch beim Aus
üben der Erfindung. Die Aufgaben und andere Vorteile der Er
findung werden durch die Maßnahmen erzielt, wie sie speziell
in der Beschreibung, den Ansprüchen und den beigefügten
Zeichnungen dargelegt sind.
Es ist zu beachten, dass sowohl die vorstehende allgemeine
Beschreibung als auch die folgende detaillierte Beschreibung
beispielhaft und erläuternd für die beanspruchte Erfindung
sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der
Erfindung zu fördern, veranschaulichen Ausführungsbeispiele
der Erfindung und dienen zusammen mit der Beschreibung dazu,
deren Prinzipien zu erläutern.
Fig. 1 zeigt die Hystereseschleife eines üblichen ferroelek
trischen Materials;
Fig. 2 zeigt das System einer Einheitszelle eines bekannten
nichtflüchtigen ferroelektrischen Speichers;
Fig. 3a und 3b zeigen jeweils ein zeitbezogenes Diagramm zum
Betrieb des bekannten Speichers sowie einer Schaltung zum
Ansteuern desselben im Schreib- bzw. Lesemodus;
Fig. 4a zeigt das Layout eines bekannten Speichers;
Fig. 4b zeigt einen Schnitt entlang der Linie I-I' in Fig.
4a;
Fig. 5a bis 5f sind Schnitte entlang der Linie I-I' in Fig.
4a zum Erläutern eines bekannten Verfahrens zum Herstellens
des bekannten Speichers;
Fig. 6 zeigt das System einer Einheitszelle eines Speichers
gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 7 zeigt ein Blockdiagramm eines Speichers gemäß dem
Ausführungsbeispiel der Erfindung;
Fig. 8 zeigt ein zeitbezogenes Diagramm zum Erläutern eines
Betriebs des Speichers des Ausführungsbeispiels;
Fig. 9 zeigt ein Layout eines Speichers gemäß einem bevor
zugten Ausführungsbeispiel der Erfindung;
Fig. 10 ist eine Schnittansicht entlang der Linie I-I' in
Fig. 9;
Fig. 11a bis 11l zeigen Layouts zum Erläutern eines Verfah
rens zum Herstellen eines Speichers gemäß einem bevorzugten
Ausführungsbeispiel der Erfindung; und
Fig. 12a bis 12l zeigen Schnitte entlang Linien I-I' in den
Fig. 11a bis 11l zum Erläutern des Verfahrens gemäß dem be
vorzugten Ausführungsbeispiel.
Nun wird im Einzelnen auf die bevorzugten Ausführungsformen
der Erfindung Bezug genommen, zu denen Beispiele in den bei
gefügten Zeichnungen veranschaulicht sind. Durch die Erfin
dung ist eine Maßnahme zum Verringern der RC-Verzögerung auf
einer Teilwortleitung in einem nichtflüchtigen ferroelektrischen
Speicher zum Verbessern der Geschwindigkeit geschaf
fen. Dabei sind mehrere Schichten für Nebenschlussleitungen
zwischen einer Gateelektrode eines NMOS-Transistors und der
unteren Elektrode eines ferroelektrischen Kondensators vor
handen und die Nebenschlussleitungen sind elektrisch mit der
Außenseite eines Zellenbereichs verbunden, um diese Neben
schlussleitungen als eine Teilwortleitung zu verwenden, wo
durch der Flächenwiderstand der Teilwortleitung erheblich
gesenkt wird. Außerdem erlaubt es die Herstellung der Neben
schlussleitungen vor der Herstellung eines ferroelektrischen
Films, eine Beeinträchtigung desselben zu verhindern. Insbe
sondere wird bei der Herstellung der mehreren Schichten für
Nebenschlussleitungen jeder der Nebenschlussleitungen nach
der Herstellung derselben eingeebnet, um sie mit kleinen
Breiten auszubilden, was zum Realisieren einer kleinen Zelle
wirkungsvoll ist.
Gemäß der in Fig. 6 dargestellten Schaltung verfügt die Ein
heitszelle eines Speichers mit 1T/1C-Struktur gemäß dem be
vorzugten Ausführungsbeispiel der Erfindung über Folgendes:
eine erste Teilwortleitung SWL1 und eine zweite Teilwortlei
tung SWL2, die voneinander beabstandet sind und in Zeilen
richtung verlaufen; eine erste Bitleitung B/L1 und eine
zweite Bitleitung B/L2, die die erste und zweite Teilwort
leitung SWL1 und SWL2 schneidend ausgebildet sind; einen
ersten Transistor T1, dessen Gate mit der ersten Teilwort
leitung SWL1 verbunden ist und dessen Drain mit der ersten
Bitleitung B/L1 verbunden ist; einen ersten ferroelektri
schen Kondensator FC1, der zwischen die Source des ersten
Transistors T1 und die zweite Teilwortleitung SWL2 geschal
tet ist; einen zweiten Transistor T2, dessen Gate mit der
zweiten Teilwortleitung SWL2 verbunden ist und dessen Drain
mit der zweiten Bitleitung B/L2 verbunden ist; und einen
zweiten ferroelektrischen Kondensator FC2, der zwischen die
Source des zweiten Transistors T2 und die erste Teilwortleitung
SWL1 geschaltet ist.
Unter Bezugnahme auf Fig. 7, die schematisch ein Schaltungs
system eines Speichers gemäß einem Ausführungsbeispiel ver
anschaulicht, wird nun das Betriebsprinzip des Speichers er
läutert.
Gemäß Fig. 7 verfügt der Speicher über eine Anzahl von Teil
wortleitungspaaren mit jeweils einer ersten und einer zwei
ten Teilwortleitung SWL1 und SWL2, die in Zeilenrichtung
verlaufen; eine Anzahl von Paaren von Bitleitungen B/L1 und
B/L2, die jeweils einander benachbart sind und in einer die
Teilwortleitungspaare schneidenden Richtung verlaufen; und
einen Leseverstärker SA, der zwischen dem Paar von Bitlei
tungen ausgebildet ist, um Daten von diesen zu erfassen und
die Daten an eine Datenleitung DL oder eine inverse Daten
leitung/DL zu liefern. Ferner existieren eine Leseverstär
ker-Aktivierungseinheit zum Liefern eines Aktivierungssi
gnals SEN zum Aktivieren der Leseverstärker SA sowie ein
Auswählschalter CS zum selektiven Schalten der Bitleitungen
und der Datenleitungen.
Nun wird die Funktion des Speichers des Ausführungsbeispiels
unter Bezugnahme auf das in Fig. 8 dargestellte zeitbezogene
Diagramm erläutert.
Gemäß Fig. 8 ist T0 eine Periode vor dem Aktivieren der ers
ten und zweiten Teilwortleitung SWL1 und SWL2 auf H(hoch),
wenn alle Bitleitungen auf einen Pegel vorab geladen werden.
T1 ist eine Periode, in der sowohl die erste als auch die
zweite Teilwortleitung SWL1 und SWL2 auf H sind, wenn ein
Datenwert im ferroelektrischen Kondensator an die Bitleitung
übertragen wird, um deren Pegel zu ändern. In diesem Fall
kommt es, da zwischen die Bitleitung und die Teilwortleitung
elektrische Felder entgegengesetzter Polaritäten gelegt werden,
in einem ferroelektrischen Kondensator, in dem ein lo
gisch hoher Datenwert gespeichert ist, zu einer Zerstörung
der Polaritäten des ferroelektrischen Materials, was zum
Fließen eines hohen Stroms führt, durch den in der Bitlei
tung eine hohe Spannung induziert wird. Im Gegensatz hierzu
kommt es in einem ferroelektrischen Kondensator, in dem ein
logisch niedriger Datenwert gespeichert ist, zu keiner Zer
störung der Polaritäten des ferroelektrischen Materials, da
an die Bitleitung und die Teilwortleitung elektrische Felder
derselben Polarität angelegt werden, was bewirkt, dass ein
kleinerer Strom fließt, der eine ziemlich niedrige Spannung
in der Bitleitung induziert. Wenn der Zellendatenwert ange
messen auf die Bitleitung geladen ist, wird das Leseverstär
ker-Aktivierungssignal SEN zum Aktivieren des Leseverstär
kers auf hoch überführt, um den Bitleitungspegel zu verstär
ken. Da der logische Datenwert H in der Zelle mit zerstörter
Polarität nicht wiederhergestellt werden kann, wenn sich die
erste und zweite Teilwortleitung SWL1 und SWL2 auf hohem Po
tential befinden, wird ein solcher logischer Datenwert H in
folgenden Perioden T2 und T3 wiederhergestellt. T2 ist eine
Periode, in der die erste Teilwortleitung SWL1 auf niedrig
überführt wird und die zweite Teilwortleitung auf hoch ge
halten wird, wenn sich der zweite Transistor T2 im einge
schalteten Zustand befindet. Wenn in diesem Fall die Bitlei
tung hoch ist, wird ein hoher Datenwert an eine der Elektro
den des zweiten ferroelektrischen Kondensators FC2 übertra
gen, um zwischen dem niedrigen Zustand der ersten Teilwort
leitung SWL1 und dem hohen Pegel der Bitleitung den logi
schen Zustand 1 wiederherzustellen. T3 ist eine Periode, in
der die erste Teilwortleitung SWL1 erneut auf hoch überführt
wird und die zweite Teilwortleitung SWL2 auf niedrig über
führt wird, wenn sich der erste Transistor T1 im eingeschal
teten Zustand befindet. In diesem Fall wird, wenn sich die
Bitleitung auf hohem Pegel befindet, der hohe Datenwert an
eine der Elektrode des ersten ferroelektrischen Kondensators
FC1 übertragen, um zwischen dem niedrigen Pegel der zweiten
Teilwortleitung SWL2 und dem hohen Pegel der Bitleitung den
logischen Wert 1 wiederherzustellen.
Gemäß dem in Fig. 9 dargestellten Layout eines Speichers ge
mäß dem Ausführungsbeispiel verfügt eine Einheitszelle über
einen ersten aktiven Bereich und einen zweiten aktiven Be
reich 100a, die in einem Halbleitersubstrat ausgebildet
sind; eine erste Teilwortleitung 123, die so ausgebildet
ist, dass sie den ersten aktiven Bereich 100 überquert und
diesen gleichmäßig unterteilt; eine zweite Teilwortleitung
123a, die den zweiten aktiven Bereich 100a überquert und ihn
gleichmäßig unterteilt; erste Source/Drain-Bereiche (nicht
dargestellt), die im ersten aktiven Bereich 100 auf beiden
Seiten der ersten Teilwortleitung 123 ausgebildet sind;
zweite Source/Drain-Bereiche (nicht dargestellt), die im
zweiten aktiven Bereich 100a auf beiden Seiten der ersten
Teilwortleitung 123a ausgebildet sind; erste Kontaktpfropfen
127 und 127a, die mit dem ersten bzw. zweiten Drainbereich
verbunden sind und sich in einen Feldbereich erstrecken;
zweite Kontaktpfropfen 128 und 128a, die mit dem ersten bzw.
zweiten Sourcebereich verbunden sind; erste Nebenschlusslei
tungen (nicht dargestellt) aus mehreren getrennten Schichten
über der ersten Teilwortleitung 123; zweite Nebenschlusslei
tungen (nicht dargestellt) aus mehreren getrennten Schichten
über der zweiten Teilwortleitung 123a; eine erste Elektrode
(nicht dargestellt) eines zweiten ferroelektrischen Konden
sators FC2, die über den ersten Nebenschlussleitungen ausge
bildet ist; eine erste Elektrode (nicht dargestellt) eines
ersten ferroelektrischen Kondensators FC1, die über den
zweiten Nebenschlussleitungen ausgebildet ist; eine zweite
Elektrode 140 des ersten ferroelektrischen Kondensators, die
über der ersten Elektrode desselben ausgebildet ist, wobei
dazwischen eine ferroelektrische Schicht 139 angeordnet ist;
eine zweite Elektrode 140a des zweiten ferroelektrischen
Kondensators, die über der ersten Elektrode desselben ausge
bildet ist, wobei dazwischen eine ferroelektrische Schicht
139a angeordnet ist; und eine erste und eine zweite Kontakt
schicht 141 und 141a, die die zweiten Elektroden 140 und
140a des ersten und zweiten ferroelektrischen Kondensators
und die zweiten Kontaktpfropfen 128 und 128a miteinander
verbinden. Es existieren dritte Kontaktpfropfen 131 und
131a, vierte Kontaktpfropfen 134 und 134a sowie fünfte Kon
taktpfropfen 137 und 137a, die zwischen der ersten und zwei
ten Kontaktschicht 141 und 141a und den zweiten Kontakt
pfropfen 128 und 128a in dieser Reihenfolge ausgebildet
sind. Die ersten Nebenschlussleitungen und die erste Elek
trode des zweiten ferroelektrischen Kondensators sind mit
der ersten Teilwortleitung 123 verbunden, und die zweiten
Nebenschlussleitungen und die erste Elektrode des ersten
ferroelektrischen Kondensators sind mit der zweiten Teil
wortleitung 123a verbunden. Die zweite Elektrode 140 des
ersten ferroelektrischen Kondenators ist elektrisch mit dem
ersten Sourcebereich verbunden, und die zweite Elektrode
140a des zweiten ferroelektrischen Kondensators ist elek
trisch mit dem zweiten Sourcebereich verbunden. Die ersten
Nebenschlussleitungen sind zwischen der ersten Teilwortlei
tung 123 und der ersten Elektrode des zweiten ferroelektri
schen Kondensators angeordnet, und die zweiten Nebenschluss
leitungen sind zwischen der zweiten Teilwortleitung 123a und
der ersten Elektrode des ersten ferroelektrischen Kondensa
tors angeordnet. Die ersten und zweiten Nebenschlussleitun
gen bestehen aus einem Metall, wie Pt und W, und ein Kon
taktpfropfen besteht aus W.
Fig. 9 zeigt einen Schnitt entlang der Linie I-I' in Fig. 9.
Gemäß diesem Schnitt verfügt der Speicher gemäß dem Ausfüh
rungsbeispiel über ein Halbleitersubstrat 120, das als akti
ver Bereich und Feldbereich ausgebildet ist; eine erste
Teilwortleitung 123, die auf dem aktiven Bereich des Substrats
ausgebildet ist; eine zweite Teilwortleitung 123a,
die auf dem Feldbereich des Substrats ausgebildet ist; erste
Source/Drain-Bereiche 124 und 125, die im Substrat auf bei
den Seiten der ersten Teilwortleitungen 123 ausgebildet sind
(zweite Source/Drain-Bereiche, die im Substrat auf beiden
Seiten der ersten Teilwortleitungen ausgebildet sind, sind
nicht dargestellt); einen ersten Kontaktpfropfen 127, der
durch eine erste Isolierschicht 126 hindurch mit dem ersten
Drainbereich verbunden ist und sich in den Feldbereich er
streckt (der zweite Drainbereich 125 und der erste Kontakt
pfropfen 127a, der mit diesem verbunden ist, sind nicht dar
gestellt); einen zweiten Kontaktpfropfen 128, der durch die
erste Isolierschicht 126 hindurch mit dem ersten Sourcebe
reich 124 verbunden ist (der zweite Sourcebereich 124a und
der zweite Kontaktpfropfen 128a, der mit diesem verbunden
ist, sind nicht dargestellt); erste und zweite Bitleitungen
(nicht dargestellt), die so auf dem Feldbereich ausgebildet
sind, dass sie mit den ersten Kontaktpfropfen 127 verbunden
sind; eine zweite Isolierschicht 130, die auf der gesamten
Fläche einschließlich der ersten und zweiten Bitleitungen
ausgebildet ist; dritte Kontaktpfropfen 131 und 131a, die
durch die zweite Isolierschicht 130 hindurch mit dem zweiten
Kontaktpfropfen 128 und 128a verbunden sind; erste leitende
Schichten 132 und 132a, die auf der zweiten Isolierschicht
130 über den ersten und zweiten Teilwortleitungen 123 und
123a ausgebildet sind; eine dritte Isolierschicht 133, die
auf der gesamten Fläche einschließlich der ersten leitenden
Schichten 132 und 132a ausgebildet ist; vierte Kontakt
pfropfen 134 und 134a, die durch die dritte Isolierschicht
133 hindurch mit dem dritten Kontaktpfropfen 131 und 131a
verbunden sind; zweite leitende Schichten 135 und 135a, die
auf der dritten Isolierschicht 133 über den ersten leitenden
Schichten 132 und 132a ausgebildet sind; eine vierte Iso
lierschicht 136, die auf der gesamten Fläche einschließlich
den zweiten leitenden Schichten 135 und 135a ausgebildet
ist; fünfte Kontaktpfropfen 137 und 137a, die durch die
vierte Isolierschicht 136 hindurch mit den vierten Kontakt
pfropfen 134 und 134a verbunden sind; eine erste Elektrode
138a des zweiten ferroelektrischen Kondensators, die auf der
vierten Isolierschicht 136 über der ersten Teilwortleitung
123 ausgebildet ist; eine erste Elektrode 138 des ersten
ferroelektrischen Kondensators, die auf der vierten Isolier
schicht 136 über der zweiten Teilwortleitung 123a ausgebil
det ist; eine erste ferroelektrische Schicht 139, die auf
der ersten Elektrode 138 des ersten ferroelektrischen Kon
densators ausgebildet ist; eine zweite ferroelektrische
Schicht 139a, die auf der ersten Elektrode 138a des zweiten
ferroelektrischen Kondensators ausgebildet ist; eine zweite
Elektrode 140 des ersten ferroelektrischen Kondensators, die
auf dem ersten ferroelektrischen Kondensator 139 ausgebildet
ist (eine zweite Elektrode 140 des zweiten ferroelektrischen
Kondensators ist nicht dargestellt); und eine erste Kontakt
schicht 141 zum elektrischen Verbinden der zweiten Elektrode
140 des ersten ferroelektrischen Kondensators und des fünf
ten Kontaktpfropfens 137 (eine zweite Kontaktschicht 141a
zum Verbinden der zweiten Elektrode 140a des zweiten ferro
elektrischen Kondensators mit dem fünften Kontaktpfropfen
137a, wie auf einer Seite der zweiten Teilwortleitung ausge
bildet, ist nicht dargestellt).
Die ersten leitenden Schichten 132 und 132a sowie die zwei
ten leitenden Schichten 135 und 135a sind elektrisch mit der
ersten Teilwortleitung 132 und der zweiten Teilwortleitung
123a verbunden, jedoch nicht im Zellenbereich sondern in ei
nem Randbereich, um zusammen mit relevanten Teilwortleitun
gen dasselbe Ansteuerungssignal zu empfangen. Dabei sind die
ersten und zweiten leitenden Schichten 132 und 135, die zwi
schen der ersten Teilwortleitung 123 und der ersten Elek
trode 138a des zweiten ferroelektrischen Kondensators ausge
bildet sind, als Nebenschlussleitungen der ersten Teilwortleitung
123, d. h. als erste Nebenschlussleitungen, defi
niert, und die erste und zweite leitende Schicht 132a und
135a, die zwischen der zweiten Teilwortleitung 123a und der
ersten Elektrode 138 des ersten ferroelektrischen Kondensa
tors ausgebildet sind, sind als Nebenschlussleitungen der
zweiten Teilwortleitung 123a, d. h. als zweite Nebenschluss
leitungen, definiert. Die ersten leitenden Schichten 132 und
132a sowie die zweiten leitenden Schichten 135 und 135a be
stehen aus Metall, wie Pt und Wolfram. Außerdem bestehen die
ersten Elektroden 138 und 138a sowie die zweiten Elektroden
140 und 140a der ferroelektrischen Kondensatoren aus Pt, und
die erste und zweite Kontaktschicht 141 und 141a bestehen
aus Titannitrid, TiN. Die zweite Elektrode 140 des ersten
ferroelektrischen Kondensators ist mit dem Sourcebereich
(dem ersten Sourcebereich) des ersten Transistors T1 verbun
den, und die zweite Elektrode 140a des zweiten ferroelektri
schen Kondensators ist mit dem Sourcebereich (dem zweiten
Sourcebereich) des zweiten Transistors T2 verbunden.
Nun wird an Hand der Fig. 11a bis 11l und 12a bis 12l ein
Verfahren zum Herstellen des obigen Speichers erläutert.
Gemäß Fig. 11a werden asymmetrische und parallele aktive Be
reiche 100 und 100a mit festem Intervall auf einem Halblei
tersubstrat von erstem Leitungstyp ausgebildet. Andere Be
reiche als die aktiven Bereiche 100 und 100a sind Feldberei
che (Bauelement-Isolierschicht, die durch Grabenisolierung
gebildet sind.
Wie es in Fig. 11b dargestellt ist, werden eine erste Teil
wortleitung SWL1 123 und eine zweite Teilwortleitung SWL2
123a so hergestellt, dass sie die aktiven Bereiche 100 bzw.
100a in einer diese schneidenden Richtung in zwei gleiche
Teile unterteilen. Die erste Teilwortleitung 123 dient als
Gateelektrode des ersten Transistors T1, und die zweite
Teilwortleitung 123a dient als Gateelektrode des zweiten
Transistors T2. Zwar ist es in der Zeichnung nicht darge
stellt, jedoch werden Fremdstoffionen eines Leitungstyps
entgegengesetzt zu dem des Substrats in Abschnitte des Sub
strats zu beiden Seiten der ersten Teilwortleitung 123 im
plantiert, um erste Source/Drain-Bereiche gleichzeitig aus
zubilden, und es werden auch zweite Source/Drain-Bereiche zu
beiden Seiten der zweiten Teilwortleitung 123a ausgebildet.
Wie es in Fig. 11c dargestellt ist, werden dann die ersten
Kontaktpfropfen 127 und 127a hergestellt, die mit dem ersten
bzw. zweiten Drain-Fremdstoffbereich verbunden sind und sich
zu Abschnitten der ersten bzw. zweiten Bitleitung erstre
cken. Außerdem werden die zweiten Kontaktpfropfen 128 und
128a hergestellt, die mit dem ersten bzw. zweiten Source-
Fremdstoffbereich verbunden sind. Das heißt, dass, da die
Bitleitungen auf den Bauelement-Isolierschichten zwischen
den aktiven Bereichen 100 und 100a hergestellt werden, die
auf den aktiven Bereichen hergestellten ersten Kontaktpfrop
fen 127 und 127a so strukturiert werden, dass sie sich in
den Feldbereich erstrecken. Die ersten und zweiten Kontakt
pfropfen werden aus Polysilicium oder einem Metall, wie
Wolfram, hergestellt.
Wie es in Fig. 11d dargestellt ist, werden erste und zweite
Bitleitungen 129 und 129a auf einer Seite der ersten und
zweiten aktiven Bereiche 100 und 100a so herstellt, dass sie
elektrisch mit den ersten Kontaktpfropfen 127 und 127a ver
bunden sind.
Wie es in Fig. 11E dargestellt ist, wird auf der gesamten
Fläche einschließlich der ersten und zweiten Bitleitungen
129 und 129a eine ILD-Schicht (interlayer dielectric) (nicht
dargestellt) als Isolierfilm ausgebildet, und deren Oberflä
che wird eingeebnet. Die ILD-Schicht wird geätzt, bis die
zweiten Kontaktpfropfen 128 und 128a freigelegt sind, um
Kontaktlöcher zu bilden. In die Kontaktlöcher wird Polysili
cium oder ein Metall, wie Wolfram, eingefüllt, um dritte
Kontaktpfropfen 131 und 131a zu bilden, die mit den zweiten
Kontaktpfropfen 128 und 128a elektrisch verbunden sind.
Wie es in Fig. 11f dargestellt ist, werden die ersten lei
tenden Schichten 132 und 132a in einer die ersten und zwei
ten Bitleitungen 129 und 129a schneidenden Richtung isoliert
von diesen Bitleitungen hergestellt, um als erste Neben
schlussleitungen verwendet zu werden. Die ersten leitenden
Schichten 132 und 132a werden über den ersten und zweiten
Teilwortleitungen 123 und 123a entlang deren Richtung aus
einem Metall, wie Pt und Wolfram, hergestellt. Nachdem diese
ersten leitenden Schichten 132 und 132a hergestellt wurden,
wird eine ILD-Schicht hergestellt und durch CMP (chemisch
mechanisches Polieren) eingeebnet.
Dann wird, wie es in Fig. 11g dargestellt ist, die ILD-
Schicht geätzt, bis die dritten Kontaktpfropfen 131 und 131a
freigelegt sind, um Kontaktlöcher zu bilden. In diese Kon
taktlöcher wird Polysilicium oder ein Metall, wie Wolfram,
gefüllt, um vierte Kontaktpfropfen 134 und 134a zu bilden,
die elektrisch mit den dritten Kontaktpfropfen 131 und 131a
verbunden sind.
Wie es in Fig. 11h dargestellt ist, werden zweite leitende
Schichten 135 und 135a entlang der Richtung der ersten lei
tenden Schichten 132 und 132a hergestellt, um als zweite
Nebenschlussleitungen verwendet zu werden. Diese zweite lei
tenden Schichten 135 und 135a werden aus demselben Material
wie dem der ersten leitenden Schichten 132 und 132a herge
stellt. Danach wird eine ILD-Schicht hergestellt, die einge
ebnet wird.
Bei der Herstellung der ersten leitenden Schichten 132 und
132a sowie der zweiten leitenden Schichten 135 und 135a, die
als Nebenschlussleitungen für die Teilwortleitungen verwen
det werden, werden die Breiten der ersten leitenden Schich
ten 132 und 132a sowie der zweiten leitenden Schichten 135
und 135a kleiner als oder gleich groß wie die Breiten der
ersten und zweiten Teilwortleitungen 123 oder 123a ausgebil
det. Die leitenden Schichten können als Mehrfachschichten
hergestellt werden, wobei jedoch dieses Ausführungsbeispiel
nur die Ausbildung von bis zu zwei leitenden Schichten
zeigt.
Dann wird, wie es in Fig. 11i dargestellt ist, auf der ge
samten Fläche einschließlich der zweiten leitenden Schichten
135 und 135a eine ILD-Schicht hergestellt und durch CMP ein
geebnet. Die ILD-Schicht wird strukturiert, bis die vierten
Kontaktpfropfen 134 und 134a freigelegt sind, um Kontaktlö
cher zu bilden, die mit Polysilicium oder Wolfram aufgefüllt
werden, um fünfte Kontaktpfropfen 137 und 137a zu bilden.
Dann werden eine erste Elektrode 138 des ersten ferroelek
trischen Kondensators und eine erste Elektrode 138a des
zweiten ferroelektrischen Kondensators entlang der Richtung
der zweiten leitenden Schichten 135 und 135a hergestellt.
Die ersten Elektroden 138 und 138a des ersten und zweiten
ferroelektrischen Kondensators werden aus einem Metall, wie
Pt, hergestellt. Wie es in der Zeichnung dargestellt ist,
sind die Breiten dieser ersten Elektroden schmaler struktu
riert als die Breiten der zweiten leitenden Schichten 135
und 135a.
Wie es in Fig. 11j dargestellt ist, werden erste und zweite
ferroelektrische Filme 139 und 139a so hergestellt, dass sie
die Seitenflächen und Oberseiten der ersten Elektroden 138
und 138a der ferroelektrischen Kondensatoren bedecken. Der
erste ferroelektrische Film 139 wird als dielektrischer Film
des ersten ferroelektrischen Kondensators FC1 verwendet, und
der zweite ferroelektrische Film 139a wird als dielektri
scher Film des zweiten ferroelektrischen Kondensators FC2
verwendet.
Wie es in Fig. 11k dargestellt ist, werden Materialschichten
für die zweiten Elektroden der ferroelektrischen Kondensato
ren auf den ersten und zweiten ferroelektrischen Filmen 139
und 139a hergestellt und so strukturiert, dass sie nur im
Feldbereich verbleiben, um Inselformen der zweiten Elektro
den 140 und 140a der ferroelektrischen Kondensatoren zu bil
den. Die Bezugszahl 140 bezeichnet die zweite Elektrode des
ersten ferroelektrischen Kondensators, und die Bezugszahl
140a bezeichnet die zweite Elektrode des zweiten ferroelek
trischen Kondensators. Die zweiten Elektroden der ferroelek
trischen Kondensatoren werden aus demselben Material wie dem
der ersten Elektroden hergestellt.
Wie es in Fig. 11l dargestellt ist, wird eine erste Kontakt
schicht 141 zum Verbinden der zweiten Elektrode 140 des ers
ten ferroelektrischen Kondensators mit dem fünften Kontakt
pfropfen 137 hergestellt, und eine zweite Kontaktschicht
141a wird zum Verbinden der zweiten Elektrode 140a des zwei
ten ferroelektrischen Kondensators mit dem fünften Kontakt
pfropfen 137a hergestellt. Die ersten und zweiten Kontakt
schichten 141 und 141a werden aus Titannitrid hergestellt.
Nachdem sie hergestellt sind, und nach Herstellung eines
Schutzfilms zum Schützen der ferroelektrischen Kondensato
ren, ist das erfindungsgemäße Verfahren zum Herstellen eines
nichtflüchtigen Speichers abgeschlossen.
Wie es in Fig. 11l dargestellt ist, ist der Sourcebereich
des ersten Transistors durch die zweite Kontaktpfropfen
schicht, die dritte Kontaktpfropfenschicht, die vierte Kon
taktpfropfenschicht und die fünfte Kontaktpfropfenschicht
sowie die erste Kontaktschicht elektrisch mit der zweiten
Elektrode des ersten ferroelektrischen Kondensators verbun
den, und der Sourcebereich des zweiten Transistors ist durch
die zweite Kontaktpfropfenschicht, die dritte Kontaktpfrop
fenschicht, die vierte Kontaktpfropfenschicht und die fünfte
Kontaktpfropfenschicht sowie die erste Kontaktschicht elek
trisch mit der zweiten Elektrode des zweiten ferroelektri
schen Kondensators verbunden. Indessen sind die ersten und
zweiten Teilwortleitungen sowie die ersten und zweiten lei
tenden Schichten elektrisch nicht mit dem Zellenbereich son
dern außerhalb des Bauelements elektrisch angeschlossen, um
dasselbe Ansteuerungssignal zu empfangen.
Nun wird ein Verfahren zum Herstellen dieses Speichers gemäß
einem bevorzugten Ausführungsbeispiel unter Bezugnahme auf
die Schnittdarstellungen der Fig. 12a bis 12l näher erläu
tert, die jeweils einen Schnitt entlang einer Linie I-I' in
den entsprechenden Fig. 11a bis 11l zeigen.
Gemäß Fig. 12a werden in einem Halbleitersubstrat 120 aktive
Bereiche und Feldbereiche 121 ausgebildet, wobei die Letzte
ren durch Grabenisolation hergestellt werden.
Wie es in Fig. 12b dargestellt ist, werden eine erste Teil
wortleitung 123 und eine zweite Teilwortleitung 123a über
den aktiven Bereichen und den Feldbereichen des Substrats
120 hergestellt, wobei dazwischen ein Gateisolierfilm 122
angebracht wird. Die erste Teilwortleitung 123 wird als
Gateelektrode des ersten Transistors T1 verwendet, und die
zweite Teilwortleitung 123a wird als Gateelektrode des zwei
ten Transistors T2 verwendet. Dann werden unter Verwendung
der ersten und zweiten Teilwortleitungen 123 und 123a als
Masken Fremdstoffionen implantiert, um erste Source/Drain-
Bereiche 124 und 125 auszubilden, die als Source/Drain des
ersten Transistors T1 verwendet werden, und um zweite
Source/Drain-Bereiche 124a und 125a (nicht dargestellt) aus
zubilden, die als Source/Drain des zweiten Transistors T2
verwendet werden.
Wie es in Fig. 12c dargestellt ist, wird auf der gesamten
Fläche des Substrats einschließlich der ersten und zweiten
Teilwortleitungen 123 und 123a eine erste Isolierschicht 126
hergestellt, die eine ILD-Schicht ist. Anschließend wird
diese erste Isolierschicht 126 durch chemisch-mechanisches
Polieren eingeebnet, und sie wird strukturiert, bis die ers
ten und zweiten Sourcebereiche 124 und 124a sowie die ersten
und zweiten Drainbereiche 125 und 125a freigelegt sind, um
Kontaktlöcher zu bilden. In diese Kontaktlöcher wird Polysi
licium oder ein Metall, wie Wolfram, gefüllt, um erste Kon
taktpfropfenschichten 127 und 127a zu bilden, die mit den
ersten und zweiten Drainbereichen 125 und 125a verbunden
sind, die als Drains der ersten und zweiten Transistoren T1
und T2 verwendet werden, und um zweite Kontaktpfropfen
schichten 128 und 128a zu bilden, die mit den ersten und
zweiten Sourcebereichen 124 und 124a verbunden sind, die als
Sources der ersten und zweiten Transistoren T1 und T2 ver
wendet werden. Die ersten Kontaktpfropfenschichten 127 und
127a erstrecken sich bis in den Feldbereich, um eine elek
trische Verbindung zu anschließend hergestellten Bitleitun
gen zu errichten.
Wie es in Fig. 12d dargestellt ist, werden eine erste Bit
leitung 129 und eine zweite Bitleitung 129a (nicht darge
stellt) auf dem Feldbereich auf einer Seite des aktiven Be
reichs hergestellt. Die erste Bitleitung 129 und die zweite
Bitleitung 129a werden elektrisch mit den ersten Kontakt
pfropfenschichten 127 bzw. 127a verbunden, die sich bis in
den Feldbereich erstrecken.
Wie es in Fig. 12e dargestellt ist, wird auf der gesamten
Fläche einschließlich der ersten und zweiten Bitleitungen
(nicht dargestellt) eine zweite Isolierschicht 130 herge
stellt, die dann durch CMP eingeebnet wird. Diese zweite
Isolierschicht 130 ist eine ILD-Schicht. Dann werden in die
ser zweiten Isolierschicht 130 Kontaktlöcher hergestellt, um
die zweiten Kontaktpfropfenschichten 128 und 128a freizule
gen, die mit dem ersten Sourcebereich 124 und dem zweiten
Sourcebereich 124a (nicht dargestellt) verbunden sind, und
es wird Polysilicium oder ein Metall, wie Wolfram, in sie
eingefüllt, um dritte Kontaktpfropfenschichten 131 und 131a
(131a ist nicht dargestellt) auszubilden, die elektrisch mit
den zweiten Kontaktpfropfenschichten 128 und 128a verbunden
sind.
Wie es in Fig. 12f dargestellt ist, werden auf der zweiten
Isolierschicht 130 über der ersten Teilwortleitung 123 und
der zweiten Teilwortleitung 123a erste leitende Schichten
132 und 132a aus einem Metall, wie Pt und Wolfram, jeweils
mit einer Breite hergestellt, die kleiner als oder gleich
groß wie die Breite der Teilwortleitung ist.
Wie es in Fig. 12g dargestellt ist, wird auf der gesamten
Fläche einschließlich der ersten leitenden Schichten 132 und
132a eine dritte Isolierschicht 133 als ILD-Schicht herge
stellt, die durch CMP eingeebnet wird und dann strukturiert
wird, bis die dritten Kontaktpfropfen 131 und 131a freige
legt sind, um Kontaktlöcher zu bilden. In diese Kontaktlö
cher wird Polysilicium oder ein Metall, wie Wolfram, einge
füllt, um vierte Kontaktpfropfen 134 und 134a zu bilden, die
mit den dritten Kontaktpfropfenschichten 131 und 131a ver
bunden sind.
Wie es in Fig. 12h dargestellt ist, werden auf der dritten
Isolierschicht 133 über den ersten leitenden Schichten 132
und 132a zweite leitende Schichten 135 und 135a hergestellt.
Die zweiten leitenden Schichten 135 und 135a werden aus dem
selben Material wie dem der ersten leitenden Schichten her
gestellt. Wie es in Fig. 12i dargestellt ist, wird auf der
gesamten Fläche des Substrats einschließlich der zweiten
leitenden Schichten 135 und 135a eine vierte Isolierschicht
136 hergestellt und durch CMP eingeebnet und strukturiert,
bis die vierten Kontaktpfropfen 134 und 134a freigelegt
sind, um Kontaktlöcher zu bilden. In die Kontaktlöcher wird
Polysilicium oder Wolfram eingefüllt, um fünfte Kontakt
pfropfen 137 und 137a zu bilden. Außerdem werden eine erste
Elektrode 138 des ersten ferroelektrischen Kondensators und
eine erste Elektrode 138a des zweiten ferroelektrischen Kon
densators auf der vierten Isolierschicht 136 über den zwei
ten leitenden Schichten 135 und 135a hergestellt. Die ersten
Elektroden 138 und 138a der ersten und zweiten ferroelektri
schen Kondensatoren werden aus Pt hergestellt und so struk
turiert, dass sie Breiten aufweisen, die kleiner als die der
ersten und zweiten leitenden Schichten 135 und 135a sind.
Wie es in Fig. 12j dargestellt ist, werden erste und zweite
ferroelektrische Filme 139 und 139a so hergestellt, dass sie
die ersten Elektroden 138 und 138a der ersten und zweiten
ferroelektrischen Kondensatoren bedecken. Das heißt, dass
ein ferroelektrisches Material auf der gesamten Fläche ein
schließlich der ersten Elektroden 138 und 138a der ersten
und zweiten ferroelektrischen Kondensatoren abgeschieden
wird und geätzt wird, um das ferroelektrische Material nur
an den Seitenflächen und den Oberseiten der ersten Elektro
den zu belassen.
Wie es in Fig. 12k dargestellt ist, wird auf der gesamten
Fläche des Substrats einschließlich der ersten und zweiten
ferroelektrischen Filme 139 und 139a ein Elektrodenmaterial
zur Verwendung als zweite Elektroden der ferroelektrischen
Kondensatoren abgeschieden, und es wird die zweite Elektrode
140 des ersten ferroelektrischen Kondensators und die zweite
Elektrode 140a (nicht dargestellt) des zweiten ferroelektri
schen Kondensators hergestellt. Die zweite Elektrode des
zweiten ferroelektrischen Kondensators ist nicht darge
stellt, da Fig. 12k ein Schnitt entlang der Linie I-I' in
Fig. 11k zeigt, die nicht durch diesen Kondensator verläuft.
Wie es in Fig. 12l dargestellt ist, wird eine erste Kontakt
schicht 141 so hergestellt, dass die zweite Elektrode 140
des ersten ferroelektrischen Kondensators und der fünfte
Kontaktpfropfen 137 elektrisch angeschlossen sind, und eine
zweite Kontaktschicht 141a (nicht dargestellt) wird so her
gestellt, dass die zweite Elektrode 140a des zweiten ferro
elektrischen Kondensators und der fünfte Kontaktpfropfen
137a elektrisch angeschlossen sind. In diesem Fall sind die
erste und zweite leitende Schicht 132 und 135, die zwischen
die ersten Teilwortleitung 123 und der ersten Elektrode 138a
des zweiten ferroelektrischen Kondensators ausgebildet sind,
elektrisch nicht im Zellenbereich sondern im Randbereich
angeschlossen und die erste und zweite leitende Schicht 132a
und 135a, die zwischen der zweiten Teilwortleitung 123a und
der ersten Elektrode 138 des ersten ferroelektrischen Kon
densators ausgebildet sind, sind nicht im Zellenbereich son
dern ebenfalls in einem Randbereich elektrisch angeschlos
sen. Daher werden die erste Teilwortleitung 123 und die
zweite Teilwortleitung 123a mit demselben Ansteuerungssignal
versorgt, und zwar gemeinsam mit den ersten leitenden
Schichten 132 und 132a sowie den zweiten leitenden Schichten
135 und 135a.
Wie erläutert, weisen der nichtflüchtige ferroelektrische
Speicher und das Verfahren zu seiner Herstellung gemäß der
Erfindung die folgenden Vorteile auf:
- - erstens erlauben die Herstellung mehrerer Schichten für Nebenschlussleitungen zwischen der Teilwortleitung und der unteren Elektrode eines ferroelektrischen Kondensators sowie die elektrische Verbindung der Nebenschlussleitungen und der unteren Elektrode mit der Teilwortleitung, eine RC-Verzöge rung auf der Teilwortleitung zu minimieren, um ein schnelles Bauteil zu realisieren.
- - zweitens erlaubt es die Einebnung von Isolierschichten zwischen den Nebenschlussleitungen bei der Herstellung der Letzteren, wodurch Nebenschlussleitungen kleiner Leitungs breite herstellbar sind, eine Zelle mit kleinen Abmessungen zu realisieren.
- - drittens erlaubt es die Herstellung einer ferroelektri schen Schicht in solcher Weise, dass sie die erste Elektrode des Kondensators bedeckt, die Elektrodenfläche zu maximie ren, um für die maximale Kapazität zu sorgen.
Claims (34)
1. Nichtflüchtiger ferroelektrischer Speicher mit einer
Einheitszelle mit
- - einer ersten und einer zweiten Bitleitung (B/L1, B/L2);
- - einem ersten und einem zweiten Transistor (T1, T2);
- - einem ersten und einem zweiten ferroelektrischen Kondensa tor (FC1, FC2);
- - einer ersten Teilwortleitung (123), die in einer die erste und zweite Bitleitung schneidenden Richtung ausgebildet ist und mit dem Gate des ersten Transistors und einer ersten Elektrode (138a) des zweiten ferroelektrischen Kondensators verbunden ist;
- - einer zweiten Teilwortleitung (123a), die in einer die erste und zweite Bitleitung schneidenden Richtung ausgebil det ist und mit dem Gate des zweiten Transistors und einer ersten Elektrode (138) des ersten ferroelektrischen Konden sators verbunden ist;
- - ersten Nebenschlussleitungen (132, 135) aus mehreren ge trennten Schichten über der ersten Teilwortleitung und in Verbindung mit dieser; und
- - zweiten Nebenschlussleitungen (132a, 135a) aus mehreren getrennten Schichten über der zweiten Teilwortleitung und in Verbindung mit dieser.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass
die zweite Elektrode (140) des ersten ferroelektrischen Kon
densators mit der Source des ersten Transistors verbunden
ist und die zweite Elektrode (140a) des zweiten ferroelek
trischen Kondensators mit der Source des zweiten Transistors
verbunden ist.
3. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass
die ersten Nebenschlussleitungen (132, 135) zwischen der
ersten Teilwortleitung (123) und der ersten Elektrode (138a)
des zweiten ferroelektrischen Kondensators angeordnet sind
und die zweiten Nebenschlussleitungen (132a, 135a) mit der
zweiten Teilwortleitung (123a) und der ersten Elektrode
(138) des ersten ferroelektrischen Kondensators verbunden
sind.
4. Speicher nach Anspruch 3, dadurch gekennzeichnet, dass
die erste Elektrode (138) des ersten ferroelektrischen Kon
densators gemeinsam mit den zweiten Nebenschlussleitungen
(132a, 135a) mit der zweiten Teilwortleitung (123a) verbun
den ist und die erste Elektrode (138a) des zweiten ferro
elektrischen Kondensators gemeinsam mit den ersten Neben
schlussleitungen (132, 135) mit der ersten Teilwortleitung
(123) verbunden ist.
5. Speicher nach Anspruch 2, dadurch gekennzeichnet, dass
mehrere Kontaktpfropfenschichten die zweite Elektrode (140)
des ersten ferroelektrischen Kondensators mit der Source des
ersten Transistors (T1) und die zweite Elektrode (140a) des
zweiten ferroelektrischen Kondensators mit der Source des
zweiten Transistors (T2) verbinden.
6. Speicher nach Anspruch 1, dadurch gekennzeichnet, dass
die ersten und zweiten Nebenschlussleitungen (132, 135;
132a, 135a) aus Metall bestehen.
7. Speicher nach Anspruch 6, dadurch gekennzeichnet, dass
das Metall Platin oder Wolfram ist.
8. Speicher nach Anspruch 5, dadurch gekennzeichnet, dass
die mehreren Kontaktpfropfenschichten aus einem Material
einschließlich Polysilicium oder Wolfram bestehen.
9. Nichtflüchtiger ferroelektrischer Speicher mit:
- - einem ersten aktiven Bereich (100) und einem zweiten akti ven Bereich (100a), die in einem Halbleitersubstrat (120) ausgebildet sind;
- - einer ersten und einer zweiten Teilwortleitung (123, 123a), die die aktiven Bereiche schneidend so ausgebildet sind, dass sie diese jeweils gleichmäßig unterteilen;
- - einer ersten Elektrode (138a) des zweiten ferroelektri schen Kondensators, die über der ersten Teilwortleitung aus gebildet ist;
- - einer ersten Elektrode (138) des ersten ferroelektrischen Kondensators, die über der zweiten Teilwortleitung ausgebil det ist;
- - ersten Nebenschlussleitungen (132, 135) aus mehreren ge trennten Schichten, die zwischen der ersten Teilwortleitung und der ersten Elektrode des zweiten ferroelektrischen Kon densators ausgebildet sind und jeweils mit diesen verbunden sind; und
- - zweiten Nebenschlussleitungen (132a, 135a) aus mehreren getrennten Schichten, die zwischen der zweiten Teilwortlei tung und der ersten Elektrode des ersten ferroelektrischen Kondensators ausgebildet sind und jeweils mit diesen verbun den sind.
10. Speicher nach Anspruch 9, dadurch gekennzeichnet, dass
eine ferroelektrische Schicht (139) und die zweite Elektrode
(140) des ersten ferroelektrischen Kondensators aufeinander
folgend auf der ersten Elektrode (138) des ersten ferroelek
trischen Kondensators vorhanden sind und eine ferroelektri
sche Schicht (139a) und die zweite Elektrode (140a) des
zweiten ferroelektrischen Kondensators aufeinanderfolgend
auf der ersten Elektrode (138a) des zweiten ferroelektri
schen Kondensators vorhanden sind.
11. Speicher nach Anspruch 10, dadurch gekennzeichnet, dass
die zweite Elektrode (140) des ersten ferroelektrischen Kon
densators auf einer Seite der ersten Teilwortleitung mit dem
ersten aktiven Bereich (100) verbunden ist und die zweite
Elektrode (140a) des zweiten ferroelektrischen Kondensators
auf einer Seite der zweiten Teilwortleitung elektrisch mit
zweiten aktiven Bereich (100a) verbunden ist.
12. Speicher nach Anspruch 11, dadurch gekennzeichnet, dass
der mit der zweiten Elektrode (140) des ersten ferroelektri
schen Kondensators verbundene erste aktive Bereich (100) die
Source (124) des ersten Transistors (T1) bildet und der mit
der zweiten Elektrode (140a) des zweiten ferroelektrischen
Kondensators verbundene zweite aktive Bereich (100a) die
Source (124a) des zweiten Transistors (T2) ist.
13. Speicher nach Anspruch 12, dadurch gekennzeichnet, dass
mehrere Kontaktpfropfenschichten die zweite Elektrode (140)
des ersten ferroelektrischen Kondensators und die Source
(124) des ersten Transistors verbinden und die zweite Elek
trode (140a) des zweiten ferroelektrischen Kondensators mit
der Source (124a) des zweiten Transistors verbinden.
14. Speicher nach Anspruch 9, dadurch gekennzeichnet, dass
die ersten und zweiten Nebenschlussleitungen (132, 135;
132a, 135a) aus Metall bestehen.
15. Speicher nach Anspruch 13, dadurch gekennzeichnet, dass
das Metall Platin oder Wolfram ist.
16. Speicher nach Anspruch 13, dadurch gekennzeichnet, dass
ferner zwischen den mehreren Kontaktpfropfenschichten eine
erste Kontaktschicht (141) zum Verbinden der zweiten Elek
trode (140) des ersten ferroelektrischen Kondensators mit
der Source des ersten Transistors (T1) vorhanden ist und eine
zweite Kontaktschicht (141a) ferner zwischen den mehreren
Kontaktpfropfenschichten vorhanden ist, um die zweite Elek
trode (140a) des zweiten ferroelektrischen Kondensators mit
der Source des zweiten Transistors (T2) zu verbinden.
17. Speicher nach Anspruch 16, dadurch gekennzeichnet, dass
die erste und zweite Kontaktschicht (141, 141a) aus einem
Material einschließlich Titannitrid bestehen.
18. Speicher nach Anspruch 9, dadurch gekennzeichnet, dass
die ersten Nebenschlussleitungen (132, 135) in der Richtung
der ersten Teilwortleitung (123) auf dieser ausgebildet sind
und die zweiten Nebenschlussleitungen (132a, 135a) in der
Richtung der zweiten Teilwortleitung (123a) auf dieser aus
gebildet sind.
19. Speicher nach Anspruch 9, dadurch gekennzeichnet, dass
die ersten Elektroden (138, 138a) des ersten und zweiten
ferroelektrischen Kondensators aus einem Material ein
schließlich Pt bestehen.
20. Verfahren zum Herstellen eines nichtflüchtigen ferro
elektrischen Speichers, mit den folgenden Schritten:
- 1. Herstellen einer ersten und einer zweiten Teilwortlei tung (123, 123a) auf einem Halbleitersubstrat (120);
- 2. Herstellen mehrerer Schichten erster und zweiter Neben schlussleitungen (132, 135; 132a, 135a) auf der ersten bzw. zweiten Teilwortleitung;
- 3. Herstellen einer ersten Elektrode (138a) eines zweiten ferroelektrischen Kondensators auf den ersten Nebenschluss leitungen, und Herstellen einer ersten Elektrode (138) eines ersten ferroelektrischen Kondensators auf den zweiten Neben schlussleitungen;
- 4. Herstellen einer ferroelektrischen Schicht (139) und der zweiten Elektrode (140) des ersten ferroelektrischen Kondensators aufeinanderfolgend auf der ersten Elektrode (138) desselben, und Herstellen einer ferroelektrischen Schicht (139a) und der zweiten Elektrode (140a) des zweiten ferro elektrischen Kondensators auf der ersten Elektrode (138a) desselben;
- 5. elektrisches Verbinden der zweiten Elektrode des ersten ferroelektrischen Kondensators und des aktiven Bereichs auf einer Seite der ersten Teilwortleitung, und elektrisches Verbinden der zweiten Elektrode des zweiten ferroelektri schen Kondensators und des aktiven Bereichs auf einer Seite der zweiten Teilwortleitung; und
- 6. elektrisches Verbinden der ersten Nebenschlussleitungen und der ersten Elektrode des zweiten ferroelektrischen Kon densators mit der ersten Teilwortleitung, und elektrisches Verbinden der zweiten Nebenschlussleitungen und der ersten Elektrode des ersten ferroelektrischen Kondensators mit der zweiten Teilwortleitung.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
dass die mehreren Schichten der ersten und zweiten Neben
schlussleitungen (132, 135; 132a, 135a) gegeneinander iso
liert werden.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
dass die ersten und zweiten Nebenschlussleitungen (132, 135;
132a, 135a) aus Metall hergestellt werden.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet,
dass als Metall Pt oder Wolfram verwendet wird.
24. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
dass die ersten Elektroden (138, 138a) des ersten und zwei
ten ferroelektrischen Kondensators aus Pt hergestellt wer
den.
25. Verfahren nach Anspruch 20, gekennzeichnet durch den
Schritt des Herstellens mehrerer Kontaktpfropfenschichten
auf jeweiligen aktiven Bereichen zum elektrischen Verbinden
der zweiten Elektrode (140) des ersten ferroelektrischen
Kondensators und des aktiven Bereichs auf einer Seite der
ersten Teilwortleitung (123), und zum elektrischen Verbinden
der zweiten Elektrode (41a) des zweiten ferroelektrischen
Kondensators und des aktiven Bereichs auf einer Seite der
zweiten Teilwortleitung (123a).
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet,
dass die mehreren Kontaktpfropfenschichten aus Polysilicium
oder Wolfram hergestellt werden.
27. Verfahren zum Herstellen eines nichtflüchtigen Spei
chers, mit den folgenden Schritten:
- 1. Ausbilden eines ersten aktiven Bereichs (100) und eines zweiten aktiven Bereichs (100a) auf einem Halbleitersubstrat (120);
- 2. Herstellen einer ersten und einer zweiten Teilwortlei tung (123, 123a), die die aktiven Bereiche schneiden und sie in gleicher Weise zweiteilen;
- 3. Ausbilden von Sources (124, 124a) und Drains (125, 125a) in den aktiven Bereichen zu beiden Seiten der ersten bzw. zweiten Teilwortleitung;
- 4. Herstellen erster Kontaktpfropfen (127, 127a), die mit dem jeweiligen Drain verbunden sind, und Herstellen zweiter Kontaktpfropfen (128, 128a), die mit der jeweiligen Source verbunden sind;
- 5. Herstellen mehrerer Schichten erster Nebenschlussleitun gen (132, 135) auf der ersten Teilwortleitung, und Herstel len zweiter Nebenschlussleitungen (132a, 135a) auf der zwei ten Teilwortleitung;
- 6. Herstellen erster Elektroden (138, 138a) des ersten und zweiten ferroelektrischen Kondensators auf den ersten und zweiten Nebenschlussleitungen;
- 7. Herstellen ferroelektrischer Schichten (139, 139a) auf der jeweiligen ersten Elektrode, und Herstellen der zweiten Elektroden (140, 140a) des ersten und zweiten ferroelektri schen Kondensators auf der jeweiligen ferroelektrischen Schicht;
- 8. elektrisches Verbinden der zweiten Elektroden des ersten und zweiten ferroelektrischen Kondensators mit den zweiten Kontaktpfropfen; und
- 9. Verbinden der ersten Nebenschlussleitungen und der ers ten Elektrode des zweiten ferroelektrischen Kondensators mit der ersten Teilwortleitung, und Verbinden der zweiten Neben schlussleitungen und der ersten Elektrode des ersten ferro elektrischen Kondensators mit der zweiten Teilwortleitung.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet,
dass die ersten Kontaktpfropfen (127, 127a) so hergestellt
werden, dass sie sich in den Feldbereich erstrecken.
29. Verfahren nach Anspruch 27, gekennzeichnet durch den
Schritt des Herstellens einer ersten und einer zweiten Bit
leitung (129, 129a) in einer die erste und zweite Teilwort
leitung (128, 128a) schneidenden Richtung, und Verbinden
derselben mit den ersten Kontaktpfropfen (127, 127a).
30. Verfahren nach Anspruch 27, dadurch gekennzeichnet,
dass der Schritt (5) die folgenden Unterschritte aufweist:
(5-1) Herstellen einer Isolierschicht (130) auf der gesamten Fläche des Substrats einschließlich der zweiten Kontakt pfropfen (128, 128a);
(5-2) Einebnen der Isolierschicht und Entfernen eines Teils derselben, um Kontaktlöcher auszubilden, und Herstellen dritter Kontaktpfropfen (131, 131a), die durch die Kontakt löcher hindurch mit den zweiten Kontaktpfropfen verbunden sind;
(5-3) Herstellen erster leitender Schichten (132, 132a) auf der Isolierschicht über der ersten bzw. zweiten Teilwortlei tung;
(5-4) Herstellen und Einebnen einer anderen Isolierschicht (133) auf der gesamten Fläche des Substrats einschließlich der ersten leitenden Schichten;
(5-5) Strukturieren der eingeebneten anderen Isolierschicht zum Freilegen der dritten Kontaktpfropfen zum Ausbilden von Kontaktlöchern;
(5-6) Herstellen vierter Kontaktpfropfen (134, 134a), die durch die Kontaktlöcher hindurch mit den dritten Kontakt pfropfen verbunden sind;
(5-7) Herstellen zweiter leitender Schichten (135, 135a) auf der anderen Isolierschicht (133) über den ersten leitenden Schichten; und
(5-8) mindestens einmaliges Wiederholen der Prozesse des Herstellens der Kontaktpfropfenschichten und der leitenden Schichten.
(5-1) Herstellen einer Isolierschicht (130) auf der gesamten Fläche des Substrats einschließlich der zweiten Kontakt pfropfen (128, 128a);
(5-2) Einebnen der Isolierschicht und Entfernen eines Teils derselben, um Kontaktlöcher auszubilden, und Herstellen dritter Kontaktpfropfen (131, 131a), die durch die Kontakt löcher hindurch mit den zweiten Kontaktpfropfen verbunden sind;
(5-3) Herstellen erster leitender Schichten (132, 132a) auf der Isolierschicht über der ersten bzw. zweiten Teilwortlei tung;
(5-4) Herstellen und Einebnen einer anderen Isolierschicht (133) auf der gesamten Fläche des Substrats einschließlich der ersten leitenden Schichten;
(5-5) Strukturieren der eingeebneten anderen Isolierschicht zum Freilegen der dritten Kontaktpfropfen zum Ausbilden von Kontaktlöchern;
(5-6) Herstellen vierter Kontaktpfropfen (134, 134a), die durch die Kontaktlöcher hindurch mit den dritten Kontakt pfropfen verbunden sind;
(5-7) Herstellen zweiter leitender Schichten (135, 135a) auf der anderen Isolierschicht (133) über den ersten leitenden Schichten; und
(5-8) mindestens einmaliges Wiederholen der Prozesse des Herstellens der Kontaktpfropfenschichten und der leitenden Schichten.
31. Verfahren nach Anspruch 30, dadurch gekennzeichnet,
dass die ersten und zweiten leitenden Schichten (132, 132a;
135, 135a) aus Platin oder Wolfram hergestellt werden.
32. Verfahren nach Anspruch 27, dadurch gekennzeichnet,
dass die ersten Nebenschlussleitungen (132 und 135) und die
erste Elektrode (138a) des zweiten ferroelektrischen Konden
sators sowie die zweiten Nebenschlussleitungen (132a, 135a)
und die erste Elektrode (138) des ersten ferroelektrischen
Kondensators durch einen Isolierfilm isoliert werden.
33. Verfahren nach Anspruch 27, dadurch gekennzeichnet,
dass die erste und die zweite Teilwortleitung (123, 123a)
aus Metall oder Polysilicium hergestellt werden.
34. Verfahren nach Anspruch 30, gekennzeichnet durch den
Schritt des Herstellens der dritten Kontaktpfropfen (131,
131a) und der vierten Kontaktpfropfen (134, 134a) als ein
heitliche Kontaktpfropfen durch gleichzeitiges Ätzen einer
Isolierschicht nach dem Herstellen der zweiten leitenden
Schichten (135, 135a).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KRP1999-49972 | 1999-11-11 | ||
KR1019990049972A KR100317331B1 (ko) | 1999-11-11 | 1999-11-11 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10053962A1 true DE10053962A1 (de) | 2001-05-23 |
DE10053962B4 DE10053962B4 (de) | 2008-01-31 |
Family
ID=19619601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10053962A Expired - Fee Related DE10053962B4 (de) | 1999-11-11 | 2000-10-31 | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6363004B1 (de) |
JP (1) | JP4605889B2 (de) |
KR (1) | KR100317331B1 (de) |
DE (1) | DE10053962B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10060665B4 (de) * | 1999-12-27 | 2008-02-28 | Hyundai Electronics Industries Co., Ltd., Ichon | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Herstellung |
CN109584934A (zh) * | 2017-09-28 | 2019-04-05 | 株式会社东芝 | 半导体存储装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
CA2456070C (en) | 2001-08-01 | 2008-05-20 | Pascal Mock | Intrauterine device, method of making such a device and method for putting active elements within the uterine cavity |
US8394856B2 (en) * | 2002-07-02 | 2013-03-12 | Glykon Technologies Group, Llc | (-)-Hydroxycitric acid for controlling inflammation |
JP2004134613A (ja) * | 2002-10-11 | 2004-04-30 | Toshiba Corp | 半導体装置 |
JP4653426B2 (ja) * | 2004-06-25 | 2011-03-16 | セイコーエプソン株式会社 | 半導体装置 |
JP4822792B2 (ja) * | 2005-10-04 | 2011-11-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2008153697A (ja) * | 2008-03-07 | 2008-07-03 | Seiko Epson Corp | 半導体装置 |
CN102714496B (zh) | 2010-01-20 | 2016-06-29 | 株式会社半导体能源研究所 | 半导体装置 |
US8508974B2 (en) | 2010-12-30 | 2013-08-13 | Texas Instruments Incorporated | Ferroelectric memory with shunt device |
US8477522B2 (en) | 2010-12-30 | 2013-07-02 | Texas Instruments Incorporated | Ferroelectric memory write-back |
US8581625B2 (en) | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
US8779799B2 (en) | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
JP5912844B2 (ja) | 2011-05-31 | 2016-04-27 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
JP6125850B2 (ja) | 2012-02-09 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
KR102420735B1 (ko) | 2016-08-19 | 2022-07-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 전원 제어 방법 |
US10374013B2 (en) * | 2017-03-30 | 2019-08-06 | Sandisk Technologies Llc | Methods and apparatus for three-dimensional nonvolatile memory |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873664A (en) | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
JPH0258377A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 半導体集積回路装置 |
JPH04342164A (ja) * | 1991-05-20 | 1992-11-27 | Hitachi Ltd | 半導体集積回路装置の形成方法 |
US5371699A (en) * | 1992-11-17 | 1994-12-06 | Ramtron International Corporation | Non-volatile ferroelectric memory with folded bit lines and method of making the same |
JP3179937B2 (ja) * | 1993-05-01 | 2001-06-25 | 株式会社東芝 | 半導体装置 |
JP3068378B2 (ja) * | 1993-08-03 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
JPH07106435A (ja) * | 1993-10-08 | 1995-04-21 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
JP2897631B2 (ja) * | 1993-12-28 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路装置および製造方法 |
JP3623834B2 (ja) * | 1995-01-31 | 2005-02-23 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
JPH098252A (ja) * | 1995-04-18 | 1997-01-10 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
US5680344A (en) | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
KR100199094B1 (ko) * | 1995-10-18 | 1999-06-15 | 구본준 | 반도체 소자의 커패시터 제조방법 |
US5737260A (en) * | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
JPH09283719A (ja) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | 半導体集積回路装置及び当該装置の製造方法 |
KR100215867B1 (ko) * | 1996-04-12 | 1999-08-16 | 구본준 | 반도체 소자의 커패시터 구조 및 제조 방법 |
JP3343055B2 (ja) * | 1996-07-09 | 2002-11-11 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
JP3677135B2 (ja) * | 1997-01-09 | 2005-07-27 | 株式会社東芝 | 半導体集積回路とその製造方法 |
JP3111940B2 (ja) * | 1997-09-24 | 2000-11-27 | 日本電気株式会社 | 容量及びその製造方法 |
KR100261174B1 (ko) * | 1997-12-12 | 2000-07-01 | 김영환 | 비휘발성 강유전체 메모리 및 그의 제조 방법 |
US6072711A (en) * | 1997-12-12 | 2000-06-06 | Lg Semicon Co., Ltd. | Ferroelectric memory device without a separate cell plate line and method of making the same |
KR100268910B1 (ko) * | 1998-04-22 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리소자 |
KR100268888B1 (ko) * | 1998-05-15 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리 소자 |
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
KR100320435B1 (ko) * | 1999-11-22 | 2002-01-15 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
-
1999
- 1999-11-11 KR KR1019990049972A patent/KR100317331B1/ko not_active IP Right Cessation
-
2000
- 2000-10-27 US US09/697,502 patent/US6363004B1/en not_active Expired - Lifetime
- 2000-10-31 JP JP2000332324A patent/JP4605889B2/ja not_active Expired - Fee Related
- 2000-10-31 DE DE10053962A patent/DE10053962B4/de not_active Expired - Fee Related
-
2002
- 2002-02-13 US US10/073,175 patent/US6482658B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10060665B4 (de) * | 1999-12-27 | 2008-02-28 | Hyundai Electronics Industries Co., Ltd., Ichon | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Herstellung |
CN109584934A (zh) * | 2017-09-28 | 2019-04-05 | 株式会社东芝 | 半导体存储装置 |
Also Published As
Publication number | Publication date |
---|---|
DE10053962B4 (de) | 2008-01-31 |
KR20010046266A (ko) | 2001-06-15 |
KR100317331B1 (ko) | 2001-12-24 |
US6482658B2 (en) | 2002-11-19 |
US6363004B1 (en) | 2002-03-26 |
US20020071304A1 (en) | 2002-06-13 |
JP2001177068A (ja) | 2001-06-29 |
JP4605889B2 (ja) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19727466C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE10053962A1 (de) | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung | |
DE10054595B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung | |
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE4445796C2 (de) | Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung | |
DE3916228A1 (de) | Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung | |
DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
DE3513034A1 (de) | Halbleitervorrichtung | |
DE102004056973A1 (de) | Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19832995C1 (de) | Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen | |
DE19854418C2 (de) | Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung | |
WO2000033382A1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
DE10212932B4 (de) | Trenchzelle für ein DRAM-Zellenfeld | |
DD299990A5 (de) | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE10053170C2 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
EP1098370A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE10032311B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Herstellverfahren für denselben | |
DE2713479A1 (de) | Verfahren zur herstellung von integrierten schaltkreisen | |
EP0931342B1 (de) | Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren | |
DE10060665B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Herstellung | |
DE3884712T2 (de) | Halbleiterspeichervorrichtung und Herstellungsverfahren. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10066398 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10066398 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110502 |