DE2657153B2

DE2657153B2 - Verfahren und Vorrichtung für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines digitalen Signals

Info

Publication number: DE2657153B2
Application number: DE2657153A
Authority: DE
Inventors: Renato Dogliotti; Umberto Mazzei; Umberto Pisa Mengali
Original assignee: CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Current assignee: Telecom Italia SpA
Priority date: 1975-12-18
Filing date: 1976-12-16
Publication date: 1978-06-01
Also published as: IT1052696B; DE2657153C3; US4048572A; DE2657153A1

Description

— einem ersten Multiplizierer (Ml) und einem zweiten Multiplizierer (M 2), die in Realzeit das Produkt der trigonometrischen Funktionen Sinus und Cosinus des Schätzwertsignals [φ Ii)] mit dem zweiten Signal (Y) bzw. dem ersten Signal (X) erzeugen;

— einem ersten Addierer (A I), der das vom ersten Multiplizierer (Mt) ausgehende Signalprodukt und das vom zweiten Multiplizierer (M2) ausgehende Signalprodukt miteinander addiert, wobei das letztere Produkt durch eine erste Verzögerungsstrecke (LR 2) um eine Zeitspanne (T/2) gleich der halben Periode (T) der Zeichenwiederholung verzögert ist und das Vorzeichen durch einen Inverter (IS) negiert ist;

— einem zweiten Addierer (Al), der das vom zweiten Multiplizierer (M2) ausgehende Signalprodukt und das vom ersten Multiplizierer (Ml) ausgehende Signalprodukt, das in einer zweiten Verzögerungsstrecke (LR 3) um eine Zeitspanne (T/2) gleich der halben Periode (T) der Zeichenwiederholung verzögert worden ist, miteinander addiert (F i g. 3).

4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die zweite Schaltung (LA) im wesentlichen aus einem algebraischen Addierer (A 3), der vom dritten Signal (X') das Signal (c) der quantisierten Zeichen subtrahiert, einer das Vorzeichen aus der durch diese Subtraktion gebildeten Differenz extrahierenden Schaltung (SN) und einer Verknüpfungsschaltung (Pl) besteht, die zwischen dem aus dieser Schaltung (SN) extrahierten Vorzeichen und dem Vorzeichen des vierten Signals (Y') eine Exklusiv-ODER-Verknüpfung durchführt (F ig. 4).

5. Vorrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die dritte Schaltung (FN) aus einem ersten Multiplizierer (M3), der das Fehlersignal (V) mit einem ersten Koeffizienten (K 1) multipliziert, einem zweiten Multiplizierer (M 4), der dasselbe Fehlersignal (V), das zuvor in einer ersten aufaddierenden Schaltung (ACl) integriert worden ist, mit einem zweiten Koeffizienten (K 2) multipliziert, einen Addierer (A 4), der die vom ersten Multiplizierer (M3) und vom zweiten Multiplizierer (M4) ausgehenden Signale miteinander addiert, und einer zweiten aufaddierenden Schaltung (AC2), die die von der Addierschaltung (A 4) ausgehenden Signale integriert, besteht (F ig. 5).

6. Vorrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die erste, die zweite und die dritte Schaltung (UA, LA, FN) funktionell und operativ unabhängig voneinander sind.

7. Vorrichtung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Rückkopplungsschleife ein in Realzeit arbeitendes adaptives Korrektursystem darstellt.

8. Vorrichtung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß sie sowohl in der Lage ist, die Phasenfehlerkorrektur bei der kohärenten Demodulation auszuführen, als auch die Phasenfehlerkorrektur in einem bereits in quasikohärenter Weise demodulierten Signal durchzuführen.

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruchs 1 und auf eine Vorrichtung zur Durchführung des Verfahrens. Sie liegt also allgemein auf dem Gebiet der Digitalsignal-Übertragungssysteme und betrifft die adaptive Phasenkorrektur bei der kohärenten Demodulation von mit nur einem Seitenband (SSB) oder einem Restseitenband (VSB) amplitudenmodulierten digitalen Signalen, die auch mehrpegelig sein können.

^r>5 Bekanntlich ist es im Fall amplitudenmodulierter Signale mit einem einzigen oder einem Restseitenband ratsam, eine kohärente Demodulation durchzuführen, worin enthalten ist, daß empfängerseitig die Trägerphase korrekt nachgebildet wird und somit eine bessere Reduktion des negativen Effekts durch das thermische Kanalrauschen erhalten wird, das besonders bei solchen Modulationssystemen beeinträchtigend wirkt, bei denen die Zahl der übertragenen Informationspegel hoch ist.

Die Durchführung der kohärenten Demodulation erfordert beim Empfänger eine die genaue Frequenz und Phase des für die Übertragung verwendeten Modulationsträgers betreffende Information. Bei den verschiedenen bekannten Systemen zum empfängersei-

tigen Erhalten dieser Information wird allgemein beim Senden ein Pilotton eingefügt, der geeignet an das Informationssignal angefügt wird und dann im Empfänger mit Hilfe von Phasenverriegelungsschleifen extrahiert wird. Der empfängerseitig aus dem empfangenen Signal extrahierte Pilotton liefert ersichtlich von Zeitpunkt zu Zeitpunkt die erforderliche Information über die Phase und die Frequenz des Modulationsträgers. Diese Information wird dann vom Demodulator dazu ausgewertet, auf kohärente Weise den Demodulationsvorgang durchzuführen.

Bei der Anwendung dieser bekannten Systeme sieht man sich verschiedenen Nachteilen gegenübergestellt. Diese Nachteile betreffen beim Senden den höheren Energieverbrauch und mögliche Störungen und Interferenzen der benachbarten Kanäle und beim Empfang unvermeidbare Verzerrungen des Pilottons selbst, die von der Sendeeinrichtung bewirkt werden, und verschiedene Schwierigkeiten beim Extrahieren des Tons. Wird im einzelnen angenommen, daß das zu demodulierende Signal und somit auch der Pilotton mit einem Phasenzittern behaftet ist, wie es gewöhnlich in Fernsprechkanälen auftritt, so muß die Festlegung der von den Schaltungen aufgrund der Extraktionsverfahren geforderten Bandbreite zwei entgegengesetzte Anforderungen berücksichtigen: einerseits muß das Band sehr schmal sein, um den Störeinfluß aufgrund des Informationssignals selbst und aufgrund des Rauschens zu begrenzen, und andererseits muß das Band breit genug sein, um einen zufriedenstellenden Nachlauf beim Phasenzittern zu ermöglichen. Um diese entgegengesetzten Anforderungen zu erfüllen, werden im allgemeinen Extraktionsschaltungen gebaut, die einen Kompromiß darstellen, mit der Folge, daß sie keine Optimalschaltungen sind.

Es sind auch Systeme bekannt (L. E. Franks, »Acquisition of carrier and timing data — I« in New Directions in Signal Processing in Communication and Control, J. K. Skwirzynsky, Ed. Leiden: Noordhoff, 1975; H. Kobayashi, »Simultaneous Adaptive Estimation and Decision Algorithm for Carrier Modulatet Data Transmission Systems« in IEEE Transactions on Communication Technology, Bd. COM-19, No. 3, Juni 1971, S. 268-280),die zur Demodulation auch ohne die den übertragenen Signalen zugeordneten Pilottöne auskommen. Diese Systeme berücksichtigen jedoch entweder Störungen nicht, die auf der Interferenz zwischen den Zeichen und auf dem Phasenzittern beruhen, oder sie basieren auf theoretische Algorithmen, die zu komplexen und somit teuren und kaum zuverlässigen schaltungsmäßigen Darstellungen führen (DE-OS 21 64 796, 25 03 595). Außerdem sind diese schaltungsmäßigen Darstellungen im allgemeinen im Vergleich zum geforderten Betrieb nicht ausreichend flexibel, beispielsweise für die Geschwindigkeit der Phasenverriegelung, für den Rest-Phasenfehler usw.

Demgegenüber liegt der im Anspruch 1 gekennzeichneten Erfindung die Aufgabe zugrunde, bei der kohärenten Demodulation eines amplitudenmodulierten digitalen Einseitenband- oder Restseitenbandsignais mit Hilfe einer einfachen, zuverlässigen und flexiblen Schaltung während des Empfangs die die Phase und die Frequenz des Trägers betreffende Information unmittelbar aus den empfangenen Informationssignalen, ohne daß ein Pilotton mitgesendet wird, so genau und schnell für eine adaptive Phasenkorrektur zu extrahieren, daß die Interferenz zwischen den Zeichen und das Phasenzittern keine wesentlichen Störungen bewirken.

Gemäß der Erfindung wird also nicht nur kein Pilotton benötigt, sondern es werden auch die Probleme hinsichtlich der Interferenz zwischen den Zeichen und des Phasenzitterns gelöst. Die Erfindung beruht auf einem im Rahmen von Untersuchungen, die zur Erfindung geführt haben, aufgehellten Algorithmus, der eine einfache und vollständig digitale schaltungsmäßige Darstellung erlaubt und so verhältnismäßig billig und sehr zuverlässig ist. Außerdem ergibt die schaltungs-

Hi technische Darstellung eine hohe Anwendungsflexibilität hinsichtlich der Möglichkeit einer Änderung in der Wahl des Algorithmus der Phasenkorrektur, ohne daß der Aufbau des verbleibenden Teils der Vorrichtung geändert werden muß. Weiterhin können die Parameter dieses verbleibenden Teils für verschiedene mögliche Anwendungen der erfindungsgemäßen Vorrichtung justiert werden. Schließlich ergibt sich ein besseres Betriebsergebnis des Empfängers auch dann, wenn das Informationssignal in nicht vollkommen kohärenter Weise demoduliert worden ist.

Vorteilhafte Ausgestaltungen bzw. Weiterbildungen der Erfindung bzw. Vorrichtungen zur Durchführung des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen. In der folgenden Beschreibung wird die Erfindung anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigt

Fig. IA ein Schema zur Darstellung einer Möglichkeit der Einfügung der Erfindung (Block C]) in das

ίο Schaltnetz eines Empfängers digitaler Signale,

Fig. IB ein Schema einer weiteren speziellen Möglichkeit der Einfügung der Erfindung in eine Empfängerschaltung für digitale Signale,
Fig. 2 einen Blockschaltplan einer erfindungsgemä-

j-, Ben Vorrichtung C]aus dem Schema nach F i g. 1A, 1B,

F i g. 3 einen ins einzelne gehenden Schaltplan von Blöcken UA und /Sin F i g. 2,

Fig.4 einen ins einzelne gehenden Schaltplan eines Blocks LA in F i g. 2,

F i g. 5 einen ins einzelne gehenden Schaltplan eines Blocks FNm F i g. 2.

Zum besseren Verständnis der Kriterien, auf denen die Erfindung beruht, werden zunächst einige theoretische Vorbemerkungen gemacht.

Eine analytische Beschreibung digitaler Signale Xund Vergibt:

X = P cos?(f) - Q sin

(D

Y =

+ Q cos <f(t)

wobei:

= Phase des empfangenen Informationssignals,

A"und Y= digitale Signale, die aus einer unvollkommen kohärenten Demodulation entstanden sind und somit durch einen Restfehler in der Phase φ(ί) beeinträchtigt sind,
P = Grundband-Informationssignal,

Q = ein aus Pmit Hilfe einer Linearumwandlung,

die beispielsweise im Fall SSB-Modulation die Hilbert-Transformation ist, erhaltener Wert. Y wird außerdem erhalten, indem diese Transformation auf das Signal X angewandt wird.

Es wird definiert:

φ(ΐ) =auf der Grundlage des Informationssignals geschätzter Phasenfehler.

Das theoretische Grundproblem besteht darin, von > Zeitpunkt zu Zeitpunkt die Auswertung φ(ή des Parameters <p(t), ausgehend von X und V, zu erarbeiten. Ein solches Problem der Optimalauswertung ist in der technischen Literatur diskutiert worden (H. Kobayashy, IEEE Trans, on Comm.Techn. pp. 268 — 280, Juni in 1971), daß das Kriterium der maximalen Wahrscheinlichkeit ausgewertet wird. Es wird ein theoretisches Ergebnis von schwieriger gerätetechnischer Darstellung erhalten, die durch Nährungslösungen ersetzt werden sollte, besonders in bezug auf das System SSB. ι j Es seien:

X, Y = die Ausdrücke gemäß Gleichung (1), die eingangsseitig einer arithmetischen Korrektureinheit eingespeist werden,

X', Y' = die Signale am Ausgang der Korrekturein- "'" heit,

c = ein Signal, das ausgangsseitig an einer Entscheidungsvorrichtung erhalten wird, die eingangsseitig das korrekte Signale empfängt, ^2>

E = zeitlicher Mittelwert des nachfolgenden Ausdrucks.

Untersuchungen, die zur Erfindung geführt haben, ergaben den folgenden Algorithmus: m

7(t) * E[c- V]. (2)

Um einen Schätzwert der Phase cp(t)zu erhalten, ist es demnach notwendig, die zwei folgenden Operationen durchzuführen: das Signal c mit dem Signal V zu r> multiplizieren und den zeitlichen Mittelwert E dieses Produkts zu berechnen, der von einem geeigneten Filter, der entsprechend diesen Formeln aufgebaut ist, geliefert wird. Die Gleichung (2) faßt die Operationen zusammen, die zur Bestimmung von φ(ί) erforderlich -to sind.

Qualitativ gesehen, beruht der Algorithmus nach Gleichung (2) auf dem Unterschied der Korrelation, die in aufeinanderfolgenden Zeitspannen zwischen den empfangenen Informationssignalen (X', Y') und der 4-, gewünschten, auf die Phase φ(ί) des Trägers bezogenen Information existiert.

Ein Ergebnis, das formal der Gleichung (2) ähnelt, ist an sich bekanntgeworden (E. D. G ibson — M. A. Coloyannides, ICC 1973, Seiten 2-31/2-38), w jedoch ohne die notwendige Darstellung der Methodik, die zum Erhalten des Ausdrucks geführt hat, und somit ohne jede praktische Anweisung, wie eine ihn verwirklichende Vorrichtung zu entwerfen ist. Eine im Rahmen der Untersuchungen, die zur Erfindung geführt v> haben, durchgeführte Weiterentwicklung der Gleichung (2) führt zu den folgenden beiden Algorithmen, die eine Vereinfachung der Gleichung (2) sind und infolgedessen eine einfachere gerätetechnische Darstellung erlauben, die Gegenstand der Erfindung ist. Unter Verwendung wi der bereits definierten Symbole können diese Algorithmen folgendermaßen ausgedrückt werden

V(M = £[sign(A" - c) ■ V] O)

V(M = E [sign(tf' - ("(sign V] (4) _h. wobei:

»sign« - Angabc, daß nur das Vorzeichen des Klammerausdrucks /u betrachten ist.

Bei insgesamt digitaler Darstellung, bei der die Größen durch Betrag und Vorzeichen angegeber werden, werden die durch »sign« in den Gleichungen (3] und (4) angegebenen Operationen einfach durch Verwendung des Vorzeichenbits der betrachteter Größe realisiert.

Es wird nun die sehr einfache gerätetechnische Darstellung der Gleichungen (3) und (4) im Vergleich zur Gleichung (2) klar. 1st einmal der Wert <p(i)aui, einer der Gleichungen (3) oder (4) erhalten worden, so wird die Wiederherstellung der Kohärenz der Demodulationsphase cp(t) dadurch erhalten, daß man an den Signalen X und Y die im folgenden angegebenen Operationen durchführt, die durch die Gleichungen zusammengefaßt werden können:

A" = X cos ν (M + Y sin 7 (M

(5)

Diese Operationen, die, wie noch gezeigt wird, von einer arithmetischen Einheit LJA in F i g. 2 durchgeführt werden, entsprechen im wesentlichen einer Beseitigung des Phasenfehlers, der durch eine Drehung der orthogonalen Bezugsachsen entstanden ist, auf die sich die Signale Xund Kin Quadratur zueinander beziehen und zwar durch eine Drehung um einen Winkel gleich dem Wert ψ(ή.

Tatsächlich entsprechen die Gleichungen (5) dem bekannten Ausdruck für kartesische Bezugsänderungen, wenn, wie im vorliegenden Fall, der Bezug um einen Winkel gleich dem Winkel ψ(ήgedreht werden muß.

Es seien zunächst vor der Beschreibung der erfindungsgemäßen Vorrichtung zwei mögliche Einfügungen dieser Vorrichtung in die Schaltung eines Digitalsignalempfängers gezeigt, wobei jedes Einfügungsschema einer bestimmten Betriebsweise der Vorrichtung selbst entspricht, wie noch ausführlich dargelegt wird.

Die Schaltung nach Fig. IA umfaßt einen üblichen Phasendemodulator DM, der auf der Basis eines von einem Oszillator OS erzeugten Bezugssignals eine quasikohärente Demodulation eines Signals φ) durchführt, das den Empfänger erreicht. Ein Tiefpaßfilter PE empfängt das demodulierte Signal und beseitigt die höheren Harmonischen des vom Demodulator DM kommenden Signals. Das Signal wird weiterhin einem üblichen Analog-Digital-Umsetzer A/D eingespeist und von diesem an einen erfindungsgemäßen Phasenkorrektor C] weitergegeben. Nach dem Phasenkorrektor C/ist gegebenenfalls ein üblicher Entzerrer EOeingefügt. Das vom Phasenkorrektor C/kommende, eventuell entzerrte Signal wird einer üblichen Schwellen-Entscheidungsvorrichtung DC eingespeist, die ausgangsseitig den Schätzwert der übertragenen Zeichen abgibt. Die Schaltung umfaßt weiterhin einen möglichen Digitaldekoder DO von bekannter Art, der, wenn die Informationszeichen durch eine Leitungskodierung verarbeitet worden sind, beispielsweise eine Teil-Antwort-Kodierung, die oben beschriebenen Informationszeichen wiederherstellt. Über Verbindungen 1, 2 wird die Information zum Phasenkorrektor CJ geleitet, der, wie noch beschrieben wird, von ihr dazu verwendet wird, die Phasenkorrekturoperationen durchzuführen.

F i g. IA zeigt die Einfügung des Phasenkorrektors C) in einen Empfänger, der bereits mit dem Demodulator DM der analogen Art ausgestattet ist, welcher ein auasikohärentes demoduliertes Grundbandsienal liefert.

Der Phasenkorrektor CJ verbessert den Betrieb des Demodulators DM, indem er die vollständige Kohärenz wiederherstellt.

Die Schaltung nach F i g. 1B weist außer den auch in der Schaltung nach Fig. IA vorhandenen Blöcken CJ, EQ, ED, DO und den Verbindungen 1 und 2 eine Schaltung CN auf, die am Signal φ) Operationen des Abtastens und der Digiialumsetzung auf der Basis eines geeigneten Zeitsignals 51 durchführt. Schaltungen dieser Art sind an sich bekannt und betreffen nicht unmittelbar den Gegenstand der Erfindung.

F i g. 1B zeigt die Einfügung des Phasenkorrektors CJ in einen vollständig digitalisierten Empfänger. Hierin stellt CJ selbst die Demodulationsphasenkohärenz des empfangenen Signals her, beginnend von den aus dem modulierten Signal φ) über die Schaltung CN abgenommenen Abtastungen.

Der Phasenkorrektor CJ umfaßt gemäß F i g. 2 ein übliches Transversal-Digitalfilter FT, das auf einer Verbindung 3 eintreffende digitalisierte Abtastungen einer Linearumwandlung unterwirft, die, wie gesagt, im speziellen Fall der SSB-Modulation eine Hilbert-Umwandlung ist; dem Filter fTist eine Verzögerungsstrekke LR1 parallel geschaltet, die die Laufzeitverzögerung des Filters FT ausgleicht. Die von der Verzögerungsstrecke LR1 über eine Verbindung 5 bzw. vom Filter FT über eine Verbindung 6 weitergegebene Information wird vorübergehend in Pufferspeichern Bi bzw. B 2 gespeichert, die die Information ausgangsseitig auf Verbindungen 7 bzw. 8 wieder abgeben. Die Signale auf den Verbindungen 7 und 8 sind die Signale X bzw. Y gemäß Gleichung (1). Die Schaltungsblöcke FT, LRi, Bi und B 2 werden durch ein Zeitsignal CKi zeitgesteuert, das von einem üblichen Zeitgeber CK erzeugt wird.

Die Signale X, Y auf den Verbindungen 7 bzw. 8 werden in Verbindung mit weiterer Information, die über Verbindungen 9, 10 eintrifft, in einer arithmetischen Einheit UA, die in Verbindung mit F i g. 3 genauer beschrieben wird, so verarbeitet, daß ausgangsseitig von UA auf Verbindungen 4 bzw. II als Information die Signale X', V'gemäß Gleichung (5) auftreten.

Die Verbindung 11 führt zu einem Verknüpfungsschaltnetz LA, das später im einzelnen unter Bezugnahme auf F i g. 4 beschrieben wird. An LA schließt sich ein Digitalfilter FN von an sich bekannter Bauart an, das schaltungstechnisch die nachfolgende Gleichung (6) verwirklicht, die eine Beziehung zwischen einem Eingangssignal V und einem von ihm erzeugten Ausgangssignal V/folgendermaßen herstellt:

WUT) = W[U - I)T] + Ki V[U - DT]

+ KZiV[U - I)T] + V[U- 2)T])

(6) wobei:

iT = Zeitpunkt entsprechend einer ursprüngli

chen Zeitspanne T, die gleich der Periode des Signals CK i ist,

K1, K 2 = zwei Konstanten, die sich auf die Bandbreite und auf die Dämpfungskoeffizienten beziehen, die Charakteristiken der Rückkopplungsschleife sind, die Werte dieser Konstanten werden beim Entwurf der Vorrichtung festgelegt.

Die schaltungsmäßigc Verwirklichung einer solchen Beziehung ist beim Entwurf eines Digitalfilters fUr den Fachmann durchführbar und eindeutig. Eine beispielsweise schaltungstechnische Verwirklichung wird später unter Bezugnahme auf F i g. 5 beschrieben.

Der vom Digitalfilter FN durchgeführte Filterungs- ·> Vorgang gemäß Gleichung (6) umfaßt mit ausreichender Annäherung die mathematische Operation der zeitlichen Mittelung, die in den Gleichungen (3) und(4) mit E bezeichnet ist. Die Schaltungsblöcke LA, FN (Fig.2) haben also die Aufgabe, entweder Gleichung (3) oder

in Gleichung (4) schaltungstechnisch zu verwirklichen.

Eine Zwischenschaltung IB wird später im einzelnen unter Bezugnahme auf Fig.3 beschrieben. An sie schließt sich ein Festwertspeicher RM an, der mit den Digitalwerten von trigonometrischen Sinus- und Cosi-

i) nusfunktionen bespeichert ist, die, wie noch gezeigt wird, von der arithmetischen Einheit UA benötigt werden. Speicher mit trigonometrischer Information gehören an sich zum Stand der Technik.

Der Festwertspeicher RM wird an Adressen ausgele-

2Ii sen, die auf einer Verbindung 12 von der Zwischenschaltung IB unter Zeitsteuerung durch ein Zeitsignal CK 2 kommen, das vom Zeitpunkt CK erzeugt wird. Das Zeitsignal CK 2 hat die doppelte Frequenz des Zeitsignals CK i.

2> Fig.3 zeigt die arithmetische Einheit UA und die Zwischenschaltung IB im einzelnen. Demnach umfaßt UA zwei übliche, einander gleiche digitale Multiplizierer Mi, M2, zwei übliche, einander gleiche digitale Addierer Ai, A 2, zwei übliche, einander gleiche

jo Verzögerungsstrecken LR 2, LR 3 jeweils mit einer Verzögerungszeit von 772, wobei, wie gesagt, T = Periode des Zeitsignals CK1 und zugleich Bitperiode, und einen Pufferspeicher 03. dem ein gleicher Pufferspeicher 06 in der Schaltung IB entspricht, bei

)-> denen jeweils eine Zelle 5 für das Vorzeichenbit des gespeicherten Worts bestimmt ist Die Schaltung IB umfaßt weiterhin zwei übliche Umschalter D i, D2 und einen üblichen Inverter IN, der das eingangsseitig empfangene Signal in einer booleschen Operation in sein 1-Komplement umwandelt Ein weiterer boolescher Inverter /5 in der Einheit UA invertiert das Vorzeichen des eingangsseitig empfangenen Digitalsignals.

Die in F i g. 3 dargestellten Schaltungen UA und IB

4^r> arbeiten folgendermaßen:

Zur Durchführung der Vorschrift nach Gleichung (5) benötigt die Einheit UA die Werte von X. Y. simpfrj cosaYfJl Die Werte von X und Y liegen eingangsseitig auf den Verbindungen 7 und 8 und die Module der

V) Werte sinq>(t), cosq>(t) kommen vom Festwertspeicher RM über die Verbindung 9. den Pufferspeicher 03 und eine Verbindung 14 auf der Basis einer, wie noch gezeigt wird, von der Zwischenschaltung /0 erzeugten und zum Festwertspeicher RMOber die Verbindung 12 geleiteten

v, Adresse. Die Vorzeichen von unq{t) und- αι&φ(ι) kommen von der Zwischenschaltung IB Ober einen

Leiter 10, die Zelle S des Pufferspeichers 03 und die Verbindung 14. Zu Beginn einer zuerst betrachteten Periode x\ des

wi Taktsignals CK 2 empfangen die Multiplizierer M1 und M 2 gleichzeitig Ober die Verbindungen 7 und B die Werte der Signale X bzw. Yund Ober die Verbindung 14 beispielsweise den Wert %\ηφ(ι) in Betrag und Vorzeichen. Wahrend der Periode Ti multiplizieren die

h^r. Multiplizierer MX und Ai2 die empfangenen Werte miteinander und erzeugen so die Produkte Yunftt). Xslnipft), die über die Verbindungen 15 bzw. 16 den Addierern A 1, A 2 zugeführt werden. Die gleichen

Operationen werden während der folgenden Periode τ2 von CK 2 durchgeführt, jedoch mit den Werten cosq>(t) anstelle von smip(t), so daß die Produkte Ycnsfflt), Xcosq>(t) erhalten werden. Die Produkte neuer Werte Xi, Yt von Xund Vrnit einem neuen Wert sin^ij'^ von situp(t) werden während einer Periode τι erhalten. In einer Periode ta wird die gleiche Operation wie in τ>, jedoch mit dem Wert cosq>,(t) anstelle von sin<p,ftj durchgeführt In den folgenden Zeitspannen, nämlich den Perioden τ% τ*, werden die selben Operationen mit den nächsten Werten von X, Y und φ(ί) durchgeführt usw.

Die im Multiplizierer AfI während der Periode Ti erzeugten Werte werden im Addierer A 2 mit Werten addiert, die im Multiplizierer M 2 während der Periode V2 erzeugt worden sind. Die in M2 während Ti erzeugten Werte werden im Addierer A 1 mit Werten addiert die von M1 während Γ2 erzeugt worden sind, und zwar am Ende jeder Zeitspanne T, die einer Periode des Taktsignals CK1 entspricht die, wie gesagt, zwei Perioden τ des Taktsignals CK 2 mißt Diese Additionen der zu verschiedenen Zeiten erhaltenen Werte werden durch die Verzögerungsstrecken LR 2, LR 3 ermöglicht, die mit den Addierern A 1 bzw. A 2 in der in der Zeichnung dargestellten Weise verbunden sind. Die Additionsoperationen werden in den Addierern A I, A 2 zu jeder Zeitspanne 7"für neue Werte von X, Yund φ(ί) wiederholt

Der Vorzeichen-Inverter /5, der nach der Verzögerungsstrecke LR2 eingesetzt ist bewirkt das negative Vorzeichen (-) in der zweiten Zeile von Gleichung (5). Die in der Gleichung (5) angegebenen Signale X', Y' treten zu jeder Zeitspanne Tan den Ausgängen der Addierer A 2 bzw. A 1 auf.

Der Pufferspeicher 06, der Inverter IN und die beiden Umschalter Di, D2 mit jeweils einem Eingang und zwei Ausgängen, die alle von bekannter Bauart sind, bilden zusammen die Zwischenschaltung IB, die folgendermaßen arbeitet:

Das vom Digitalfilter FAZ(F i g. 2) ausgehende Signal, das in Betrag und Vorzeichen den Schätzwert <p(t) der Demodulationspnase des empfangenen Signals r(t) darstellt trifft am Pufferspeicher 06 über eine Verbindung 13 ein. In der Praxis kann der Pufferspeicher 06 aus einem üblichen Parallel/Parallel-Register bestehen, bei dem das Vorzeichenbit stets in einer gegebenen Zelle gespeichert wird, die in der Zeichnung mit 5 angegeben ist Das Vorzeichenbit läuft über einen Leiter 19 zum Umschalter D1, während die verbleibenden Bits, die den Betrag von φ(ή darstellen, über eine Verbindung 20 gleichzeitig zum Umschalter D 2 und zum Inverter INgeleitet werden.

Zu jeder Zeitspanne Γ wird aufgrund der Zeitsteuerung durch das Taktsignal CK i in den Pufferspeicher 06 ein neuer Wert von cp(t)\n Betrag und Vorzeichen eingeschrieben. 06 wird zu jeder Periode r auf der Basis der Zeitsteuerung durch das Taktsignal CK 2 ausgelesea Der Inverter IN invertiert die Polarität der Bits des Betrags von φ(ί), die über die Verbindung 20 eintreffen, und gibt sie über eine Verbindung 21 an den Umschalter Dl weiter. Diese Inversion bewirkt, daß man automatisch vom Lesen der trigonometrischen Funktionen des Winkels φ(ΐ) im Speicher RM auf das Lesen der trigonometrischen Funktionen des komplementären Winkels zu <p(t) übergehen kann und so, ausgehend vom Wert des Winkels, Sinus- und Cosinusfunktionen erhält

Es ist ja bekanntlich, wenn einmal eine Entsprechung

zwischen dem auf den ersten Quadranten begrenzten Veränderungsbereich des Betrags des Winkels φ(0 und seiner Binärkodierung festgelegt ist, die Komplementierung der Winkel zu 90° einfach durch das 1-Komple- > ment des den Betrag des Winkels darstellenden Binärworts zu erhalten.

Der Umschalter Di ist mit seinem ersten Eingang ständig mit dem booleschen Wert »0« verbunden, der in Übereinstimmung mit dem positiven Vorzeichen gelegt ist, und, wie gesagt, mit seinem zweiten Eingang mit dem Leiter 19, der das Vorzeichen von φ(ί) führt Der Umschalter D 2 ist mit seinem ersten Eingang mit der Verbindung 20 verbunden, die das Wort des Betrags von φ(ί) führt und mit seinem zweiten Eingang mit der

r> Verbindung 21 verbunden, die das gleiche Wort des Betrags führt, jedoch auf 1 komplementiert Die beiden Umschalter Dl und D 2 werden vom Taktsignal CK 2 so zeitgesteuert, daß zu jeder Periode r ihre Ausgänge, die an den Leiter 10 bzw. die Verbindung 12 angeschlossen sind, alternierend mit ihrem ersten und ihrem zweiten Eingang verbunden sind.

Im ersten Fall, also wenn die Ausgänge von D i und D 2 auf den mit dem booleschen Pegel »0« verbundenen Eingang bzw. auf die Verbindung 20 gestellt sind, wird j eine boolesche »0« zur Vorzeichenzelle S des Pufferspeichers 03 und das Wort des Betrags zum Festwertspeicher RM gesendet, wodurch der Wert οο5φ(ί) mit positivem Vorzeichen erhalten wird. Im zweiten Fall, also wenn die Ausgänge von Di und D 2

ju auf die mit dem Leiter 19 bzw. der Verbindung 21 verbundenen Eingänge gestellt sind, wird das Vorzeichenbit, das sich in der Zeile S des Pufferspeichers 06 befindet, in die Zelle 5 des Pufferspeichers 03 übertragen und das auf 1 komplementierte Wort des

J-) Betrags wird zum Festwertspeicher RM gesendet, wodurch der Wert $\ηφ(ΐ) mit dem gleichen Vorzeichen wie der Winkel φ(ί)erhalten wird.

Das Verknüpfungsschaltnetz LA umfaßt gemäß Fig.4 drei Pufferspeicher 04, 05 und 07, die vom

•4(1 Taktsignal CK1 getaktet werden. Die Speicher 04 und 07 haben jeweils einen Bereich S, in dem das Vorzeichenbit des gespeicherten Worts gespeichert wird. Die Schaltung umfaßt weiterhin einen algebraischen Addierer A3 von bekannter Bauart und eine übliche Extraktionsschaltung SN, die das Vorzeichen der eingangsseitig empfangenen Bitkonfiguration extrahiert. Weiterhin ist ein Exklusiv-ODER-Glied Pl vorhanden. Die Schaltung nach Fig.4 arbeitet folgendermaßen:

so Das auf der Verbindung 2 eintreffende Signal X' wird in Betrag und Vorzeichen über den Pufferspeicher 05 und eine Verbindung 17 zum Addierer Λ 3 übertragen, der außerdem an seinem zweiten Eingang über die Verbindung 1 ein Signal c empfängt, das dem von der Entscheidungsschaltung DC(F i g. 1A, 1 B) quantisierten Leitungssymbol entspricht. Der Addierer /4 3 addiert algebraisch die beiden empfangenen Signale entsprechend den in der Figur angegebenen Vorzeichen und gibt die Summe an die Extraktionsschaltung SN weiter,

bo die ihrerseits über einen Leiter 18 die Angabe ihres Vorzeichens an das Glied Pl abgibt.

Nach einer kurzzeitigen Speicherung in dem Pufferspeicher 04 wird der Betrag des auf der Verbindung 11 liegenden Signals Y' über eine Verbindung 24 zum Pufferspeicher 07 geleitet. Das in der Zelle 5 gespeicherte Vorzeichen wird über den Leiter 23 zum Glied Pl gesendet, das nach Durchführung der Exklusiv-ODEK-Verkntipfung sein Ergebnis über den

Leiter 25 zur Zelle Sdes Pufferspeichers θ7 abgibt. Der Speicher Bl enthält also ein in Betrag und Vorzeichen vollständiges Wort, das aufgrund der beschriebenen Operationen dem Ausdruck zwischen eckigen Klammern in Gleichung (3) entspricht Um den Klammerausdruck nach Gleichung (4) zu erhalten, genügt es, nur das einzige Vorzeichenbit des im Speicher BJ enthaltenen Worts zu berücksichtigen und das vom Leiter 30 ausgehende Signal anstelle des von der Verbindung 22 ausgehende Signals zu extrahieren.

Das Digitalfilter FN (Fig.2) umfaßt gemäß Fig.5 zwei Multiplizierer Mi, M4, der gleichen Art wie die Multiplizierer MX, Ml in Fig.3 sowie zwei aufaddierende Schaltungen ACi, ACl (Fig.5) von an sich bekanntem Aufbau und einen üblichen Addierer A4. Die Schaltung, die aus Fig.5 hervorgeht, stellt die Gleichung (6) dar, indem sie als rekursives Digitalfilter arbeitet. Im einzelnen wird das eingehende Signal, nämlich das Fehlersignal V, das vom Verknüpfungsschaltwerk LA (Fig.2) über eine Verbindung 22 eintrifft, im Multiplizierer M3 (Fig.5) mit einem Koeffizienten K 1 multipliziert, der in Übereinstimmung mit Gleichung (6) erscheint. Gleichzeitig wird das Signal Kin der aufaddierenden Schaltung ACX integriert, zum Multiplizierer M 4 über eine Verbindung 27 geleitet und in M4 mit dem Koeffizienten Kl multipliziert, der ebenfalls in Gleichung (6) erscheint. Anschließend addiert der Addierer A 4 die von M3 und M4 über Verbindungen 26 bzw. 28 eintreffenden Signale und gibt das Ergebnis der Addition über eine Verbindung 29 der aufaddierenden Schaltung ACl weiter. Es tritt also auf der Verbindung 13 das Signal W auf, das, wie schon dargelegt, dem Mittelwert £des Fehlersignals V auf der Eingangsverbindung 22 entspricht.

Es ist darauf hinzuweisen, daß im Fall, daß die Darstellung der Algorithmen gemäß Gleichung (4) anstelle von Gleichung (3) erfolgt, eine eingangsseitige Verbindung mit dem Verknüpfungsschaltwerk LA über den Leiter 30 anstatt über die Verbindung 22 genügen würde.

Die unter Bezugnahme auf die Figuren beschriebene Vorrichtung arbeitet folgendermaßen:

Das Signal auf der Verbindung 3 (F i g. 2) wird von der Verzögerungsstrecke LR X und vom transversalen Filter FTin die beiden Signale Λ" bzw. y umgewandelt, die nach einer kurzzeitigen Speicherung in den Pufferspeichern B X bzw. B1 über die Leiter 7 bzw. 8 zu den Eingängen der arithmetischen Einheit LJA gelangen. Die Einheit UA empfängt also, wie gesagt, sowohl das geeignet verzögerte Eingangssignal (X) als auch eine lineare Transformation (Y^ des Eingangssignals. Im Fall der SSB-Modulation ist die lineare Transformation die Hilbert-Transformation.

Außer den Signalen X und V empfängt die arithmetische Einheit UA auch Rückkopplungssignale, die auf den Leitern 9 und 10 liegen und so auf die Signale X, Y einwirken sollen, daß die Signale X' und Y' entstehen, wie im Zusammenhang mit F i g. 3 beschrieben wurde.

Die Signale X', Y' entsprechen ihrerseits aiso den Signalen X bzw. Y, wenn diese von ihrem Phasenfehler befreit sind.

Das Signal X', das das wirksame Grundbandsignal bildet, das die übertragene Information trägt, wird durch den gestrichelt in Fig. IA, IB eingezeichneten Entzerrer EQ zur Verminderung der Verzerrung geeignet entzerrt. Jedenfalls wird nach dem möglicherweise enthaltenen Entzerrer das Signal X' durch die Entscheidungsvorrichtung DC so verarbeitet, daß der Schätzwert -feder Leitungssymbole enthalten wird, die ^r> nach einer möglichen in einem gestrichelt eingezeichneten Dekoder DO erfolgenden Dekodierung die richtigen Nutzdaten darstellen. Beim beschriebenen Fall werden die Symbole c, die von der Entscheidungsschaltung DCüber die Verbindung 1 kommen, zusammen mit

ι» dem Signal Y' auf der Verbindung U (Fig.2) zum Verknüpfungsschaltnetz LA geleitet. Ersichtlich wird das Signal Y' um eine entsprechende Zeit gemäß der Laufzeit verzögert, die für den möglicherweise eingeschalteten Entzerrer charakteristisch ist.

Das Verknüpfungsschaltnetz LA empfängt außerdem über die Verbindung 2 das Signal X', das möglicherweise entzerrt ist, und erzeugt, wie unter Bezugnahme auf Fig.4 beschrieben wurde, ein Fehlersignal auf der Verbindung 22, dessen Mittelwert, wie beschrieben, vom Digitalfilter FN rechtzeitig berechnet wird, um ausgangsseitig auf der Verbindung 13 ein den Schätzwert des Phasenfehlers bildendes Signal zu erhalten. Dieser Schätzwert wird durch seine trigonometrische Darstellung als Sinus und Cosinus, die, wie dargestellt, durch den Festwertspeicher RM auf der Basis der von der Zwischenschaltung IB verarbeiteten Adressen erhalten wird, der arithmetischen Einheit UA eingespeist und bildet so die Rückkopplungssignale, die auf den Verbindungen 9,10 liegen und Für die Phasenkorrektur nötig sind.

Alle beschriebenen Operationsphasen werden in ihrem Zeitablauf vom Taktsignal CKX, das der Übertragungsperiode T entspricht, zeitgesteuert Im Gegensatz hierzu dient die vom Taktsignal CKl bewirkte Zeitsteuerung, wo erforderlich, innerhalb einiger Blöcke wie UA und RM entsprechend den beschriebenen Modalitäten für eine schnellere Taktung.

Der Aufbau des hier beschriebenen Phasenkorrektors

eignet sich insbesondere für die leichte Anpassung an sehr unterschiedliche Arbeitsbedingungen. Der Phasenkorrektor führt im wesentlichen drei Grundfunktionen mit Hilfe dreier verschiedener Teile der Schaltungen aus: Die Funktion des Herstellers des Fehlersignals wird vom Verknüpfungsschaltnetz LA ausgeführt; die Funktion der zeitlichen Mittelung dieses Signals wird vom Digitalfilter FN ausgeführt; und die Funktion der Korrektur der Phase des eintreffenden Signals X wird von der arithmetischen Einheit UA ausgeführt Bei speziellen Arbeitsbedingungen, bei denen beispielsweise die Phase in bezug zu typischen Situationen sehr schnell oder sehr langsam schwankt, genügt es, nur die Blöcke LA und/oder FN an diese speziellen Bedingungen anzupassen, ohne daß die arithmetische Einheit UA geändert werden muß. Ersichtlich kann innerhalb des Rahmens von Systemen, die die Amplitudenmodulation verwenden, der erfindungsgemäße Phasenkorrektor in beliebiger Weise eingesetzt sein, solange die spezielle Art der verwendeten Modulation berücksichtigt wird und die Art der vom Filter FT durchgeführten

Transformation entsprechend angepaßt wird. Der beschriebene Phasenkorrektor kann unabhängig von der Art der verwendeten Leitungskodierung arbeiten, solange diese nur linear ist, da Signale, die einer Phaserkorrektur bedürfen, verarbeitet werden, ohne

daß dekodierte Symbole verlangt werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines amplitudenmodulierten digitalen Einseitenband- oder Restseitenband-Signals auf der Basis des allein empfangenen Informationssignals, wobei die adaptive Korrektur an einem ersten Signal, das das empfangene Datensignal ist, und an einem zweiten Signal, das das Quadratursignal des ersten Signals ist, durchgeführt wird, indem man das erste und das zweite Signal in ein drittes bzw. ein viertes Signal umwandelt, die beide vom Phasenfehler befreit sind, dadurch gekennzeichnet, daß man die Umwandlung mit Hilfe einer in Realzeit erfolgenden gegenseitigen Verarbeitung des ersten und des zweiten Signals (X, Y) mit einem Fehlerphasenauswertungssignal [proportional <p|fj] durchführt, das man über ein Korrelationsvorgehen erhält, das aus der Herstellung des Mittelwertes (E)aes Produkts entweder des vierten Signals (Y') mit dem Vorzeichen der Differenz zwischen dem dritten Signal (X') und einem Signal (c), das die auf das dritte Signal (X') bezogene Quantisierung der Symbole des Datensignals betrifft, oder des Vorzeichens des vierten Signals und des Vorzeichens der Differenz besteht.

2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß zur Realisierung der gegenseitigen Verarbeitung eine erste Schaltung (UA) eine durch das dritte und das vierte Signal (X', Y') gesteuerte Rückkopplungsschleife verwendet und daß zur Bildung des Schätzwertes [φ(ί)] des Phasenfehlers eine zweite und eine dritte Schaltung (LA, FN) vorhanden sind, von denen die zweite Schaltung (LA) in Realzeit ein Fehlersignal (V) auf der Basis des gegebenenfalls entzerrten dritten Signals (X')vmd außerdem auf der Basis des vierten Signals (Y') und des Signals (c) der quantisierten Symbole bestimmt und die dritte Schaltung (FN) den Mittelwert (E) des Fehlersignals (Vj herstellt.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Schaltung (UA)a\is folgenden Einzelschaltungen gebildet ist: