DE2627446C2 - Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete Datenwerte - Google Patents
Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete DatenwerteInfo
- Publication number
- DE2627446C2 DE2627446C2 DE19762627446 DE2627446A DE2627446C2 DE 2627446 C2 DE2627446 C2 DE 2627446C2 DE 19762627446 DE19762627446 DE 19762627446 DE 2627446 A DE2627446 A DE 2627446A DE 2627446 C2 DE2627446 C2 DE 2627446C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- signal
- value
- phase error
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die vorliegende Erfindung betrifft eine Anordnung zur Kompensation des Trägerphasenfehlers in einem
Empfänger für diskrete Datenwerte entsprechend dem Oberbegriff des Patentanspruchs 1.
Zur übertragung digitaler DaUn wird heute in
vielen Systemen Phasenumtastung (PSK) verwendet, wobei zur Darstellung von N diskreten Datenwerten N
verschiedene Phasenwerte benuizl werden, mit üenen ein Trägersignal jeweils zu vorgegebenen Taktzeiten
moduliert wird. Die Datenwerte kann man auch durch komplexe Werte darste.ien, die auf dem Einheitskreis
gleichmäßig verteilt sind. Ein komplexes Trägersignal wird mit diesen Werten pulsamplitudenmoduliert,
wobei dann nur der Realteil übertragen wird.
Die Darstellungsweise mit komplexen Signalen führt bei Ubertragungssystemen mit Trägermodulation
zu einer kurzen und übersichtlichen m-thematischen Beschreibung. Bei der technischen Ausführung wird
man aber anstelle der komplexen Signale Paare von reellen Signalen verwenden, die mit anderen reellen
oder komplexen Signalen gemäB den Rechenregeln für komplexe Zahlen in Wechselwirkung stehen.
Bei fehlerfreier Übertragung erhält man auf der Empfängerseite nach der Demodulation mit zwei um
90° phasenverschobenen Trägerwellen, durch die ein komplexes Basisbandsignal entsteht, zu in geeigneter
Weise abgeleiteten Abtastzeitpunkten wieder die gesendeten diskreten Datenwerte. Da jedoch immer
Störungen verschiedener Art auftreten, wie Signal-Verzerrung, additives Rauschen, Frequenzverschiebung
und Trägerphasenjitter, muß man im Empfänger entsprechende Einrichtungen zur Fehlerkompensation
vorsehen. Es ist bekannt, zur Beseitigung von Signalverzerrungen Entzerrer zu verwenden, welche gegebenenfalls
ihre Charakteristik auch den sich verändernden Verzerrungsverhältnissen anpassen können.
Zur Kompensation von Phasenfrequenzverschiebung und Trägerphasenjilter kann man Schaltungen mit
Rückkopplungsschleifen verwenden, die zur Ableitung eines Phasenkorrekturwertes aus dem Restfehler eingerichtet
sind.
In der Patentanmeldung P 25 36 673.8 (Docket FR 9-73-011; Erfinder: A. E. D e s b 1 a c h e, T. E.
Stern und P. E. T h i r i ο η ; Titel: Phasenfilter)
wurde vorgeschlagen, zur Phasenfehlerreduktion Prädiktionsfilter im Rückkopplungszweig einer Entscheidungsschaltung
zu verwenden.
Ein einfaches Prädiktionsfilter besteht in einer Summierschaltung für die gemessenen R23tfehler, wobei
ein Verstärkungsfaktor als freier Parameter noch zu bestimmen bleibt. Solche Filter können im Prinzip
optimal eingestellt werden, wenn die Störungsverhältnisse der übertragung und damit der statistische
Charakter der zu erwartenden Fehler bekannt sind. Je nachdem, ob dabei der Phasenjitter oder das additive
Rauschen vorherrschend sind, muß ein großer oder ein kleiner Verstärkungsfaktor in der Schleife
gewählt werden.
Die bekannten Einrichtungen haben den Nachteil, nicht optimal zu arbeiten, wenn das Verhältnis zwischen
Phasenjitter und Rauschen schwankt, sei es durch Änderung der Verhältnisse auf einer bestimmten
Ubertragungsstrecke, oder sei es dadurch, daß nicht immer die gleiche Ubertragungsstrecke verwendet (>s
wird. In den bekannten Einrichtungen wird nämlich der Verstärkungsfaktor in der Korrektur-Rückkopplunesschleife
im allgemeinen fest eingestellt und ist dann nur für ein bestimmtes Phascnjitter-'Rausch-Verhältnis
optimal.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur automatischen Einstellung des Verstärkungsfaktors
in einer Trägerphasennachführun^sschleife anzugeben, die sowohl bei konstanten als
auch bei veränderlichen Störungsbedingungen wirksam ist und die adaptiv in Abhängigkeit vom Verhältnis
zwischen Trägerphasenjitter und additivem Rauschen arbeitet; die Anordnung soll einfach im
Aufbau sein und nur wenige zusätzliche Elemente benötigen.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in
den Unteransprüchen angegeben.
Ausführungsbeispiele der Erfindung werden im folgenden anhand von Zeichnungen beschrieben.
Es zeigt
Fig. 1 ein Phasendiagramrn zur Veranschaulichung
der diskreten Zustände und der auftretenden Fehler bei Modulation durch Phasenumtastung mit
acht Phasen (8-PSK),
F i g. 2 das Blockdiagramm eines Empfängeis (ohne Demodi'latorstufe) zur Rückgewinnung von diskreten
Datenwerten, die durch zeitdiskrete ModulaticMi eines
Trägers übertragen wurden,
F i g. 3 Einzelheiten des Phasenfehlerprädiktors des Empfängers nach Fig. 2, gemäß dem Stand der
Technik,
F i g. 4 Einzelheiten einer erfindungsgemäßen Anordnung zur adaptiven Bestimmung des Verstärkungsfaktors
für einen Phasenfehlerprädiktor nach F i g. 3 und
F i g. 5 Einzelheiten einer vereinfachten erfindungsgemäßen Anordnung mit einem Phasenfehlerprädiktor
in einer Phasenkorrektur-Rückkopplungsschleife.
Die Voraussetzungen für die vorliegende Erfindung und die Grundlagen der dargestellten Ausrührungsbeispiele
werden zunächst anhand von F i g. 1 und F i g. 2 kurz dargestellt.
F i g. 1 zeigt ein Signaldiagramm, welches die acht möglichen diskreten Zustände des Signalparameters
in einem Achtphasenübertragungssystem darstellt. Jeder der acht verschiedenen Zustände, die in F i g. 1
mit 1 bis 8 bezeichnet sind, könnte ein bestimmtes 3-Bit-Codewort darstellen. Jeder Zustand entspricht
einem komplexen Wert oder einer komplexen »I mpulsamplitude«,
welche entweder als an - exp (/'/>„) oder
alsa„ = aRn + j ■ aln dargestellt werden können, wobei
aRn als die Inphasenkomponente und a,„ als die
Quadraturkomponente bezeichnet wird.
Das betrachtete System ist zeitdiskret, d. h., die diskreten Werte des Signalparameters sind für bestimmte
»Abtastzeiten« definiert, welche periodisch mit der Periodendauer T auftreten.
In einem Sender wird ein Trägersignal, z.B. eine Sinuswelle, zu jeder Abtastzeit mit einer der acht
diskreten komplexen Impulsamplituden a„ (siehe Fig. 1) moduliert. Dies kann dadurch erreicht
werden, daß man ein komplexes Trägersignal exp (/<»,.f!
mit einem komplexen Wert moduliert und vom Ergebnis den reellen Teil überträgt: Re [_a„ · exp(/'<»,.r)].
Wie in Fig. 2 gezeigt, muß in einem Empfanget nach der Demodulation das komplexe Signa! ζ (Inphasen-und
Quadraturkomponente) durch die Abtasteinrichtung 11 in Intervallen T abgetastet werden
wobei die Abtastzeiten durch die Taktwiedergewin
nungseinrichtung 13 (welche auch Taktsignale CL an die anderen Einheiten abgibt) bestimmt werden. Aus
den auf diese Weise erhaltenen Abtastwerten z„ müssen die empfangenen Impulsamplituden ä„ bestimmt
werden, um die übertragene Information wieder zu erhalten. Zu diesem Zweck ist eine Entscheidungseinheit
19 vorgesehen. Ein Signal ist aber während seiner übertragung verschiedenen Störungen unterworfen,
die von den Eigenschaften des Ubertragungsmediums abhängen (Signalverzerrung, additives Rausehen,
Phasenjitter).
Die Signalverzerrung kann durch einen Entzerrer 15 (der hier zeitdiskret arbeitet) kompensiert werden,
wodurch man ein verbessertes Signal xn erhält, welches auch in Fig. 1 gezeigt ist. Dieses Signal enthält aber
immer noch Störungen infolge Phasenjitter und additivem Rauschen, die soweit irgend möglich reduziert
werden müssen, um eine einwandfreie Impulsamplitudenbestimmung zu ermöglichen.
Um die Nachführung der Trägerphase zu ermögliehen,
ist eine Phasenkorrektureinrichtung 17 vorgesehen, mittels welcher der Phasenfehler Φη durch
Subtrahieren eines geschätzten Phasenfehlerwertes Φη
vermindert wird. Auf diese Weise erhält man den Signalwert y„ ~ x„~ exp( — j&„), der immer noch mit
dem Restphasenfehler ΔΦΠ behaftet ist. Ein Phasenfehlerprädiktor
23 erzeugt den geschätzten Phasenfehlerwert Φπ+1 aus dem Restphasenfehler Δ Φπ, welcher
vom Phasendifferenzfeststeller 21 abgegeben wird. Diese Anordnung ist eine Phasennachführungsschleife
(phase-locked loop) zur Trägerphasennachführung.
Eine Entscheidungseinheit 19 bestimmt schließlich den Ausgabewert ä„ aus y„, und zwar durch Auswahl
derjenigen der acht diskreten Impulsamplituden, die am nächsten bei y„ liegt. Der Phasendifferenzfeststeller
21 erhält sowohl y„ als auch ä„ und gibt den Restphasenfehler
Δ Φπ an den Phasenfehlerprädiktor ab.
Mit guter Näherung erhält man ΔΦη gemäß der
Beziehung Δ Φη = Im {y„ ■ ä„), wobei Jy J · \an\ «J. (Es
sei darauf hingewiesen, daß die Größen Φη, Φη und
. I Φη reell sind, während die Größen a„, z„, xn, yn und
(j„ komplexe Werte annehmen.)
Empfänger der in F i g. 2 gezeigten Art sind an und für sich bekannt. Den Stand der Technik geben z. B.
wieder: ein Aufsatz von H. Kobayashi: »Simultaneous
Adaptive Estimation and Decision Algorithm for Carrier Modulated Date Transmission Systems«,
erschienen in IEEE Transactions on Communications, Juni 1971, S. 268—280; das US-Patent 38 55 539
sowie auch das oben angeführte Patentgesuch (FR so 9-73-011).
Eine Anordnung mit einer Phasenkorrektureinrichtung 17, einer Entscheidungseinheit 19sowie mit einem
Phasendifferenzfeststeller 21 und Phasenfehlerprädiktor 23, zur Gewinnung der Ausgabewerte ä„ aus den
entzerrten Abtastwerten Xn, d. h. zur Phasen Verfolgung
und Symbolfeslstellung, wurde kurz beschrieben in einem Aufsatz von G. Ungcrböck, veröffentlicht
in den Proceedings of the National Telecommunications Conference 1974 (NTC 74), Seiten 734-738. fto
Diese Anordnung mit Rückkopplungszwcig zur Gewinnung eines geschätzten Phasenwertes Φη ist eine
entscheidungsgesteuerte Phascnnachführungsschleifc (phase-locked loop).
Sic enthält einen Multiplizierer 25, in welchem der
<\s Rcstphascnfchlcr ,!</>„ mit einem vorgegebenen Faktor
)■ multipliziert wird. Die gcwichlctcn Rcslphascnfchlcr
ν ■ .1</'„ werden in einer Anordnung kumuliert.
welche ein Verzögerungselement 27 mit einer Verzögerungszeit gleich einer A.btastperiode T enthält,
sowie einen Addierer zur Gewinnung von
■ /1 Φη .
Die Erfindung ermöglicht eine Verbesserung dieser Anordnung durch Einführung einer adaptiven Einstellung
des Faktors γ. Bevor ein Ausführungsbeispiel der Erfindung beschrieben wird, werden einige theoretische
Erläuterungen gegeben, um zu zeigen, warum und auf welche Weise eine Verbesserung des Filters
in der entscheidungsgesteuerten Phasennachführungsschleife möglich ist.
Es wird vorausgesetzt, daß die in x„, d. h. nach der Entzerrung, noch vorhandenen Störungen hauptsächlich
Trägerphasenjitter und weißes Rauschen sind. Dies wird ausgedrückt durch die Gleichung
= a„-exp(/0„)
wn
worin a„ = gesendete Impulsamplitude (komplex),
</>„ = Phasenjitter (reell) und w„ = additives weißes
Rauschen (komplex). Es genügt, den Phasenjitterprozeß in erster Näherung als einen Vorgang mit
unabhängigen Gaußschen Inkrementen (Wiener-Prozeß) zu beschreiben:
Φη = Φη_,
worin v„ = Gaußsches Inkrement.
Der optimale Wert von γ im Prädiktionsfilter gemäß
F i g. 3 hängt vom Verhältnis zwischen Phasenjitter und Rauschen ab. Man kann ein Phasenjitter/Rausch-Verhältnis
definieren mit σρ2 = Varianz der Inkremente de?
Phasenjitters und awi = Varianz des Rauschens (Re-
und /m-Komponente statistisch gleichwertig).
Es kann gezeigt werden, daß für einen gegebenen Wert von α der optimale Verstärkungsfaktor in der
Rückkopplungsschleife
Vopl — rj +
ist. Aus dieser Gleichung folgt, daß bei Nichtauftreten
von Phasenjitter, also bei « = 0, γ , = 0 wird. Wenn
aber der Phasenjitter die vorherrschende Störung ist, d. h. wenn « —» 00, dann gibt γ , = 1.
Also gilt :0 <γορ,
< 1.
Falls das Phasenjitter/Rausch-Vcrhältnis im voraus bekannt ist, kann man den optimalen Wert für y
bestimmen und das Filter in der Rückkopplungsschlcife (Phascnprädiktor) auf diesen Wert einstellen.
In den meisten Fällen ist aber * nicht im voraus bekannt. Es kann sich sogar während der übertragung
verändern. Deshalb sollte man γ adaptiv cinstcllbat machen.
Der Verstärkungsfaktor in der Rückkopplungsschleife
muß so eingestellt werden, daß das mildert Fehlerquadrat
£!(</>„ 1K)2] ■■-■ KIU'M2I (5)
minimal wird (wobei /·: mathematische Hrwa
Mathematisch kann dies erreicht werden durch anwendung des stochastischen Gradienten-Algorithnus
(ohne Mittelung der Inkremente):
δ(\Φη)
(6)
mitf > 0, aber klein. Die Angabe eines Zeitindex für γ
ist in den meisten hier gegebenen Glck'ijngen nicht
notwendig, weil γ sich während der Anpassung nur langsam verändert. Für das Filter in der Rückkopplungsschleife
(erster Ordnung), das in F i g. 3 gezeigt ist, gilt Für den vorhergesagten Phasenwert
(7)
Mit Φ^ = Φι + 1 Φ& kann dies umgeschrieben werden
zu
Da nur Λ 0k, jedoch nicht
<l>k, k beliebig, von γ abhängt,
ergibt differenzieren nach γ
δΛΦη _
δγ
)
Hiermit kann man
dy
(9)
rekursiv ermitteln aus
d γ
/1 Φπ_,. Gleichungen (6) und (9) bestimmen zusammen
die Verstärkungsfaktoreinstellschaltung 31 in F i g. 4, wobei der optimale Wert Tür γ im Bereich [0, 1] liegen
muß. Eine Begrenzerschaltung 53 ist zusätzlich vorgesehen, wodurch erreicht wird, daß der Wert von γ xs
immer in diesem Bereich bleibt. Die Verstärkungsfaktor-Einstellschaltung 31 erhält die Restphasenfehlerwerte
Δ Φη an einem Eingang 33 (vom Phasendifferenz-Feststeller
21). Der jeweilige (laufende) Verstärkungsfaktor y(n) wird am Ausgang 35 abgegeben
und als Eingabewert an den Phasenfehlerprädiktor (Filter in der Rückkopplungsschleife) 23 gegeben! Man
beachte, daß alle Werte in der Verstärkungsfaktor-Einstellschaltung 31, wie z. B. /I Φπ oder γ, reelle Werte
sind. Man kann weiterhin annehmen, daß die Werte digital dargestellt sind, z. B. in binärcodierter Darstellungsform.
Demnach würde jede der in Fig. 4 gezeigten Einzelleitungen tatsächlich aus k parallelen
Bitlcitungcn bestehen, auf denen die k Bits jedes Codewortes,
das einen Wert /1 Φη, γ usw. darstellt, parallel
übertragen werden. Selbstverständlich könnten auch andere Arten der Darstellung für die Werte in der
Vcrstärkungsfaktor-Einstellschaltung 31 gewählt werden, /.. B. bitsequenticll oder analog.
Das Taktsignal CL, welches durch die Taklwiedcr- ss
gcwinnungseinrichlung 13 erzeugt wird, wird auch an die Elemente 45 und 57 der Vcrstärkungsfaktor-EinstcllschalUing
31 abgegeben, um zeitdiskrete Arbeitsweise zu erreichen.
Der Hingang 33 ist mit einer Multipiizicrcinhcit 37 ho
und einem Addierclcmcnt 39 durch die Leitung 41
verbunden. Ein zweiter Eingang des Addierers 39 ist mit dem Ausgang eines Multiplizicrclcmcntcs 43 verbunden.
Der Ausgang des Addierers 39 ist mit dem Eingang eines Vcrzögcrungsclcmcntcs (7') 45 vcrbun- (^
den, welches z. B. ein fc-Bil-Register zum Speichern
eines einzelnen Wertes sein kann. Ks hat auch einen Kiniiang für das Taktsignal (L. Beim Auftreten eines
Taktimpulses gibt es den gespeicherten Wert an seinem Ausgang 47 ab, welcher mit dem zweiten Eingang der
Multipliziereinheit 37 und mit einem ersten Eingang des Multiplizierelementes 43 verbunden ist; es speichert
dann einen neuen Wert, den es an seinem Eingang vom Addierer 39 empfängt.
Die Multipliziereinheit 37 hat einen dritten Eingang,
dem ein konstanter Wert r zugeführt wird, z. B. von einem Register 49. Die Multipliziereinheit 37 erstellt
das Produkt aus <·, .1 Φη und dem Ausgangswert des
Verzögerungselementes 45. Dieses Produkt wird zu einem Addierelement 51 übertragen. Die Mulüpliziereinheit
könnte aus zwei Multiplizierern 37 a und 37 b für je zwei Eingangswerte bestehen, welche in Reihe
hintereinander verbunden sind, wie in F i g. 4 gezeigt. In einer digitalen Ausfuhrungsform kann die Multiplikation
mit einem kleinen Wert r durch eine Rechtsverschiebungsoperation ganz einfach bewirkt werden
(Multiplikation mit f = 2~°. wobei e eine positive
ganze Zahl).
Der Eingang des Addierers 51 ist mit einer Begrenzerschaltung 53 verbunden. Der Ausgang dieser Schaltung,
auf der kein Wert auftreten kann, der kleiner als Null oder größer als Eins ist, ist über Leitung 55
mit dem Ausgang 35 der Verstärkungsfaktoreinstelleinheit verbunden. Ein Verzögerungselement 57(T)
ist in einer Rückkopplungsschleife mit dem Ausgang 55 der Begrenzerschaltung 53 und einem zweiten Eingang
des Addierers 51 verbunden. Es hat auch einen Eingang für das Taktsignal CL; sein Aufbau und seine Funktion
sind gleich denen des Verzögcrungselementes 45.
Ein Addierer/Subtrahierer 59 und ein Register 61. das einen Konstant wert »1« abgibt, sind vorgesehen,
um das Komplement 1 — γ zu erzeugen. Ein Eingang des Addierers/Subtrahierers 59 (Subtrahenden-Eingang)
ist mit der Leitung 55, d. h. mit dem Ausgang der Begrenzerschaltung, verbunden; der andere Eingang
ist mit dem Ausgang des Konstantwert registers 61 verbunden. Der Ausgang des Addierers/Subtrahierers
59 ist mit einem zweiten Eingang des Multiplizierers 43 verbunden. Es besteht also eine zweite Rückkopplungsschleife, um die Werte auf den Leitungen 47 und 55
zu verarbeiten und einen kombinierten Wert an den Eingang des Addierers 39 zurückzugeben.
Alle Funktionseinheiten der Verstärkungsfaktor-Einstelleinheit 31, d. h. Addierer, Multiplizierer, Verzögerungseinheiten
(taktgesteuerte Register) und Begrenzer für binärcodierte digitale Werte gehören zum
Stand der Technik und brauchen deshalb hier nicht genauer beschrieben zu werden.
Die Arbeitsweise der in F i g. 4 gezeigten Einheit wird nun im Zusammenhang mit den Gleichungen (6!
und (9) beschrieben.
Der Addierer 51 empfängt den letztvorhergegangenen Verstärkungswert, d.h. ytn~". vom Verzöge·
ningselcment 57 an einem seiner Eingänge sowie cii
Produkt -ί··,1Φπ· ' -, " vorn Multiplizierer 37 ai
seinem anderen Eingang und erzeugt
l„l IM I I . ...
<"' I '/'„
auf seinem Ausgang (siehe Gleichung ft). Da de Verstärkungsfaktor zwischen Null und Eins liege
muß, wird y(n| vom Begrenzer 53 auf diesen Bereitbeschränkt.
Das Signal - Ί " , welches auf di Leitung 47 am Eingang des Multipli/.ierers 37 c
Γ· ι </.>„
scheint, entspricht dem Ausdruck — (1 —γ)
+ . I Φπ_, (siehe Gleichung (9), Vorzeichen invertiert).
Das Signal für den zweiten Teil dieses Ausdrucks, 1 Φη-χ, kommt vom Eingang 33 über den Addierer 39
und das Verzögerungselement 45 zur Leitung 47 am Eingang des Multiplizierers 37. Das Signal für den
ersten Teil des Ausdrucks, -(I —γ) ■
erzeugt, indem γ im Addierer/Subtrahiererelement 59 von »1« subtrahiert wird, wonach das Resultat zur
Zeit /i — 1 im Multiplizierelement 43 mit — —
multipliziert und das Produkt über den Addierer 39, das Verzögerungselement 45 und die Leitung 47 an den
Eingang des Multiplizierers 37 zurückgeführt wird.
Der Wert von f bestimmt die Konvergenzgeschwindigkeit,
d. h. wie schnell die optimale Einstellung von γ erreicht wird. Es hat sich gezeigt, daß für t Werte
zwischen 0,125 und 0,25 (2~3 bis 2~2) benutzt werden
sollten, um eine schnelle Konvergenz zu erreichen.
Eine Alternativausführung der Verstärkungsfaktor-Einstelleinheit ist in F i g. 5 gezeigt. Es ist eine vereinfachte
Ausführung der Einheit, die soeben im Zusammenhang mit F i g. 4 beschrieben wurde. F i g. 5
stellt den gesamten Phasenfehlerprädiktor 23 dar, enthaltend
a) ein bekanntes Rückkopplungsschleifenfilter 23a ohne adaptive Einstellung, entsprechend Fig. 3,
zur Erstellung von Φη = Φη_, + y.l Φπ_,, sowie
b) eine vereinfachte Verstärkungsfaktor-Einstelleinheit 31a.
Ein Vergleich zwischen F i g. 4 und F i g. 5 zeigt, daß man die vereinfachte Einheit 31 α erhält, indem
man aus der Einheit 31 in Fig. 4 die Elemente rechterhand und unterhalb der gestrichelten Linie
eliminiert. Wenn man Gleichungen (6) und (9) im Zusammenhang mit diesen Abbildungen studiert,
sieht man leicht, daß man einen Ausdruck zur Definition der einfacheren Schaltung 31a der F i g. 5 erhält,
wenn man in Gleichung (9) den Term (1 —γ) -—^-
wegläßt, wodurch man folgende vereinfachte Gleichung zur rekursiven Einstellung des Wertes für γ
erhält
,,(n) _ (n —1 )
γ _ γ
γ _ γ
\Φη
(10)
Für die Gleichung (10) kann man folgende intuitive
Erklärung geben: Wenn aufeinanderfolgende Werte von I0„ unkorrclicrl sind, d.h. wenn der mittlere
Wert ä~<P„ · . !</>„_! = 0, dann ist der Wert für γ gerade
optimal. Wenn dagegen eine positive Korrelation besteht, d. h. wenn .-IiPn 7Tl </>„_,
> 0, dann ist }■ nicht groß genug. Die Trägcrphascnnachführung folgt dem
Phasen jitter nicht genügend rasch; γ muß deshalb erhöhl werden. Andernfalls, wenn γ zu groß ist,
kommt es im Mittel zu einer Überkompensation des Phasenjitters, was in einer negativen Korrelation
aufeinanderfolgender Restphasenfehler zum Ausdruck kommt.
Die vereinfachte Verstärkungsfaktor-Einstelleinheit gemäß F i g. 5 ist hinsichtlich Einstellgeschwindigkeit
der zuerst beschriebenen Einrichtung gemäß F i g. 4 geringfügig unterlegen, führt ansonsten aber ebenso
zu optimalem Wert für γ.
Zum Schluß sei noch kurz auf eine zusätzliche
ίο Verbesserungsmöglichkeit für die Verstärkungsfaktor-Einstelleinheit
hingewiesen. Verwendet man im Phasenfehlerprädiktor 23 (F i g. 3) eine zweite, parallele
Schleife mit doppelter Kumulation und festem Verstärkungsfaktor ζ (zur vollständigen Kompensation
einer Verschiebung der Trägerfrequenz), so muß auch der Verstärkungsfaktor γ entsprechend angepaßt werden,
um einwandfreie Ergebnisse auch bei Frequenzverschiebung zu erhalten.
In der Anordnung der F i g. 4 wird dann noch eine Schleife zwischen der Leitung 47 und einem dritten
Eingang des Addierers 39 vorgesehen. Diese Schleife enthält einen Multiplizierer zur Multiplikation des
Signals auf der Leitung 47 mit — ζ sowie eine Akkumulationseinrichtung,
bestehend aus Addierer und Verzögerungsglied, zur Akkumulation der vom Multiplizierer
abgegebenen Produkte und zur Eingabe des akkumulierten Wertes in einen dritten Eingang
des Addierers 39.
Zur Veranschaulichung der Wirkung, welche die adaptive Einstellung des Verstärkungsfaktors auf
einen optimalen Wert hat, mögen die folgenden vier verschiedenen Fälle dienen:
Fall | SNR (db) | (X | )■ | Ρ«« | ίο-4 |
A | 22 | 0,25 | 0,390* | 2,3· | ΙΟ"4 |
B | 22 | 0,25 | 0,828 | 5,6· | ίο-4 |
C | 27 | 4,0 | 0,828* | 1,7· | ίο-3 |
D | 27 | 4,0 | 0,390 | 1,2· | |
SNR = l/<7„,2= Signal/Rausch-Vcrhällnis.
« = Phasenjittcr/Rausch-Vcrhällnis entsprechend Gleichung
(3).
γ = Verstärkungsfaktor in Rückkopplungsschlcifc;
γ* = Optimalwcrl entsprechend Gleichung (4).
Pan, = Bilfchlcrwahrschcinlichkcil, durch Simulation ermittelt (Modulationsart: 8-PSK).
γ* = Optimalwcrl entsprechend Gleichung (4).
Pan, = Bilfchlcrwahrschcinlichkcil, durch Simulation ermittelt (Modulationsart: 8-PSK).
In den Fällen A und C wurde für γ der optimale
Wert genommen, der sich für ein gegebenes « aus Gleichung (4) ergibt. Durch die erfindungsgemäßc Anordnung
wird dieser optimale Wert automatisch erreicht. Die Fälle B und D dagegen zeigen, was passiert, wenn
man feste Werte für γ verwendet, die nur für bestimmte Verhältnisse (nämlich Fälle A bzw. C) optimal sind,
für geändertes « dagegen nicht mehr. Die Bitfchlcrwahrschcinlichkeit
bei B und D ist wesentlich höher.
Hierzu 2 Blatt Zeichnungen
Claims (8)
1. Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete
Datenwerte, die zwecks übertragung zu diskreten Taktzeiten auf einen Träger aufmoduliert wurden,
welcher Empfänger eine Entscheidungseinrichtung zur Bestimmung von Ausgabedatenwerten aus
korrigierten Abtastwerten des demodulierten Empfangssignals aufweist, wobei die !Compensationsanordnung
eine Rückkopplungsschldfe enthält mit einer Prädiktoreinrichtung zur Erzeugung
eines Phasenkorrekturwertes, dadurch gekennzeichnet,
daß eine Einrichtung (31, 31 a) vorgesehen ist zur adaptiven Erzeugung eines
Verstärkungsfaktors (γ) für die Prädiktoreinrichtung
(23. 23a) aus aufeinanderfolgenden Werten des Restphasenfehlers (.!</·>„) zwischen Eingangswert und Ausgangswert der Entscheidungseinrichtung
(19).
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verstärkungsfaktor-Erzeugungseinrichtung
(31a) Elemente (37, 45. 51, 57) enthält zur Addition des vorangegangenen Verstärkungsfaktors
(/""") und des Produktes aus dem gegenwärtigen Restphasenfehler (ΛΦη), dem
vorangegangenen Restphasenfehler (ΑΦη_1) und
einem vorgegebenen Festwert (fj zwischen 0 und 1.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verstärkungsfaktor-Erzeugungseinrichtung
(31a) eine Eingangsleitung (33) für ein Restphasenfehlersignal (ΛΦη) aufweist sowie
eine Ausgangsleitung (35) für ein Verstärkungsfaktorsignal (γίη)) und daß weiterhin folgende Vorrichtungen
vorgesehen sind:
ein erstes Verzögerungselement (45), welches mit der Eingangsleitung verbunden ist und
das Signal von der Eingangsleitung jeweils um eine Taktzeit verzögert;
eine Multipliziereinrichtung (37) zur Multiplikation des Signalwertes auf der Eingangsleitung mit dem Ausgangssignal wert des ersten Verzögerungselementes;
ein zweites Verzögerungselement (57), welches mit derAusgangsleitung(35) verbunden ist und das Signal von der Ausgangsleitung (35) jeweils um eine Taktzeit verzögert;
eine Addiereinrichtung (51) zur Addition der Ausgangssignalwerte der Multipliziereinrichtung und des zweiten Verzögerungselementes sowie eine Begrenzereinrichtung (53), weiche das Ausgangssignal der Addiereinrichtung auf einen Wert zwischen Null und Eins begrenzt, und deren Ausgang mit der Ausgangsleitung (35) verbunden ist.
eine Multipliziereinrichtung (37) zur Multiplikation des Signalwertes auf der Eingangsleitung mit dem Ausgangssignal wert des ersten Verzögerungselementes;
ein zweites Verzögerungselement (57), welches mit derAusgangsleitung(35) verbunden ist und das Signal von der Ausgangsleitung (35) jeweils um eine Taktzeit verzögert;
eine Addiereinrichtung (51) zur Addition der Ausgangssignalwerte der Multipliziereinrichtung und des zweiten Verzögerungselementes sowie eine Begrenzereinrichtung (53), weiche das Ausgangssignal der Addiereinrichtung auf einen Wert zwischen Null und Eins begrenzt, und deren Ausgang mit der Ausgangsleitung (35) verbunden ist.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verstärkungsfaktor-Erzeugungseinrichtung
(31) Elemente (37, 39, 43, 45, 51, 57, 59) enthält zur Addition des vorangegangenen (,0
Verstärkungsfaktors (γ^"'1') und des Produktes
aus dem gegenwärtigen Restphasenfehler (J </'„),
einem vorgegebenen Festwert U) zwischen 0 und 1. und einem die Änderung des Restphasenfehlers an-
55
"~7 ' L
ZWiScIiCIiSIyIHi
Iweri ι -
zeigenden
WT Erzeugung dieses Zwischensignalwertes durch
\ddition des vorangegangenen Restphasenfehlers
6 zu dem Produkt aus dem vorangegangenen Zwischensignalwert
und dem Einerkomplementärwert (1 — 7) des vorangegangenen Verstärkungsfaktors.
5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verstärkungsfaktor-Erzeugungseinrichtung
(31) eine Eingangsleitung (33) Tür ein Restphasenfehlersignal (J </·>„) aufweist sowie
eine Ausgangsleitung (35) Tür ein Versläikungsfaktorsignal
(■/"*) und daß weiterhin folgende Vorrichtungen vorgesehen sind:
eine eiste Addiereinrichtung (39). die an einem
ersten Eingang die Signalwerte von der Eingangsleitung (33) aufnimmt;
ein erstes Verzögerungselement (45), das mit dem Ausgang der ersten Addiereinrichtung verbunden ist und deren Ausgangssignal um jeweils eine Taktzeit verzögert;
eine erste MuJlipliziereinrichtung(37), welcher die Signale von der Eingangsleitung (33) und vom Ausgang des ersten Verzögerungsgliedes zugeführt werden und die an ihrem Ausgang das Produkt der Werte dieser beiden Signale und eines vorgegebenen Festwertes (?) zwischen 0 und 1 abgibt;
ein erstes Verzögerungselement (45), das mit dem Ausgang der ersten Addiereinrichtung verbunden ist und deren Ausgangssignal um jeweils eine Taktzeit verzögert;
eine erste MuJlipliziereinrichtung(37), welcher die Signale von der Eingangsleitung (33) und vom Ausgang des ersten Verzögerungsgliedes zugeführt werden und die an ihrem Ausgang das Produkt der Werte dieser beiden Signale und eines vorgegebenen Festwertes (?) zwischen 0 und 1 abgibt;
ein zweites Verzögerungselement (57), welches mit der Ausgangsleitung (35) verbunden ist
und das Signal von dieser Leitung um jeweils eine Taktzeit verzögert;
eine zweite Addiereinrichlung (51) zur Addition der Ausgangssignalwerte der ersten Multipliziereinrichtung und des zweiten Verzögerungselementes;
eine zweite Addiereinrichlung (51) zur Addition der Ausgangssignalwerte der ersten Multipliziereinrichtung und des zweiten Verzögerungselementes;
eine Begrenzereinrichtung (53), weiche das Ausgangssignal der zweiten Addiereinrichtung
auf einen Wert zwischen 0 und 1 begrenzt und deren Ausgang mit der Ausgangsleitung
(35) verbunden ist;
eine Addier/Subtrahiereinrichtung (59) zur Subtraktion des Wertes des Signals auf der
Ausgangsleitung von Eins
sowie eine zweite Multipliziereinrichtung (43), weiche Eingangssignale von den Ausgängen des ersten Verzögerungselementes und der Addier/Subtrahiereinrichtung empfängt und deren Produkt an einen zweiten Eingang der ersten Addiereinriclitung abgibt.
sowie eine zweite Multipliziereinrichtung (43), weiche Eingangssignale von den Ausgängen des ersten Verzögerungselementes und der Addier/Subtrahiereinrichtung empfängt und deren Produkt an einen zweiten Eingang der ersten Addiereinriclitung abgibt.
6. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Festwert zwischen
0,12 und 0,26 liegt.
7. Anordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß der Festwert eine
negative Potenz von zwei —vorzugsweise 2~2 oder
2"3 ist.
8. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß zusätzliche Einrichtungen vorhanden
sind zur Multiplikation des Zwischensignalwertes mit einem zweiten vorgegebenen Festwert, welcher einem im Phasenfehlerprädiktor
verwendeten zweiten, festen Verstärkungsfaktor mit umgekehrten Vorzeichen entspricht, sowie
einer zur Akkumulation des Multiplikationsergebnisses vorgesehenen Einrichtung, weiche das Akkumulationscrgcbnis
an einen dritten Eingang der ersten Addiereinrichtung weiterführt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1693075A CH604425A5 (de) | 1975-12-31 | 1975-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2627446B1 DE2627446B1 (de) | 1977-04-28 |
DE2627446C2 true DE2627446C2 (de) | 1977-12-22 |
Family
ID=4421443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762627446 Expired DE2627446C2 (de) | 1975-12-31 | 1976-06-18 | Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete Datenwerte |
Country Status (8)
Country | Link |
---|---|
US (1) | US4091331A (de) |
JP (1) | JPS5283155A (de) |
CA (1) | CA1089021A (de) |
CH (1) | CH604425A5 (de) |
DE (1) | DE2627446C2 (de) |
FR (1) | FR2337467A1 (de) |
GB (1) | GB1515066A (de) |
IT (1) | IT1074188B (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4234957A (en) * | 1978-12-04 | 1980-11-18 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for generating timing phase error signals in PSK demodulators |
US4283682A (en) * | 1979-04-06 | 1981-08-11 | Ricoh Company, Ltd. | Erasure zone decision feedback phase lock loop for carrier recovery in data modems |
FR2455408B1 (fr) * | 1979-04-27 | 1987-05-29 | Cit Alcatel | Procede de reduction des bruits de phase a la reception d'une transmission de donnees |
FR2455406B1 (fr) * | 1979-04-27 | 1987-05-29 | Cit Alcatel | Procede de compensation des bruits de phase a la reception d'une transmission de donnees |
DE2950339C2 (de) * | 1979-12-14 | 1984-06-07 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren und Anordnung zur digitalen Regelung der Trägerphase in Empfängern von Datenübertragungssystemen |
US4371839A (en) * | 1980-04-03 | 1983-02-01 | Ford Aerospace & Communications Corporation | Differentially coherent signal detector |
US4379266A (en) * | 1980-04-03 | 1983-04-05 | Ford Aerospace & Communications Corporation | PSK Demodulator with automatic compensation of delay induced phase shifts |
EP0131054B1 (de) * | 1983-01-12 | 1986-11-05 | Ncr Corporation | Schaltung zur fehlerverringerung in einem datenempfänger |
GB2134355B (en) * | 1983-01-12 | 1986-03-05 | Ncr Co | Circuit for reducing errors in a data receiver |
JPS6055763A (ja) * | 1983-09-06 | 1985-04-01 | Hitachi Denshi Ltd | 位相制御方法 |
JPS6093862A (ja) * | 1983-10-27 | 1985-05-25 | Nec Corp | 遅延検波器 |
US4831637A (en) * | 1984-06-19 | 1989-05-16 | American Telephone And Telegraph Company | Apparatus and technique for timing jitter cancellation in a data receiver |
GB2199470B (en) * | 1986-12-31 | 1991-01-30 | Racal Recorders Ltd | Electrical circuit arrangements |
FR2620885B1 (fr) * | 1987-09-18 | 1990-11-16 | Alcatel Thomson Faisceaux | Procede de detection de faux accrochages du signal reference sur le signal a demoduler en demodulation numerique coherente et dispositif mettant en oeuvre un tel procede |
JP3101955B2 (ja) * | 1991-06-06 | 2000-10-23 | 松下電器産業株式会社 | ディジタル変調信号の復調装置 |
SE504341C2 (sv) * | 1995-05-22 | 1997-01-20 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
JP3659800B2 (ja) * | 1998-04-15 | 2005-06-15 | 三菱電機株式会社 | 位相誤差検出装置 |
US6621860B1 (en) * | 1999-02-08 | 2003-09-16 | Advantest Corp | Apparatus for and method of measuring a jitter |
US6249180B1 (en) * | 1999-09-08 | 2001-06-19 | Atmel Corporation | Phase noise and additive noise estimation in a QAM demodulator |
US6735538B1 (en) * | 2000-03-29 | 2004-05-11 | Advantest Corporation | Apparatus and method for measuring quality measure of phase noise waveform |
US6973145B1 (en) * | 2000-09-01 | 2005-12-06 | Ut-Battelle, Llc | Digital-data receiver synchronization method and apparatus |
US20030103582A1 (en) * | 2001-12-04 | 2003-06-05 | Linsky Stuart T. | Selective reed-solomon error correction decoders in digital communication systems |
JP4264584B2 (ja) * | 2007-04-20 | 2009-05-20 | ソニー株式会社 | 搬送波同期回路および搬送波同期方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2178764B1 (de) * | 1972-04-04 | 1974-08-02 | Ibm France | |
FR2283606A1 (fr) * | 1974-08-30 | 1976-03-26 | Stern Thomas | Filtre de phase pour reduire les effets des composantes de bruit affectant les signaux modules en phase par les valeurs discretes |
-
1975
- 1975-12-31 CH CH1693075A patent/CH604425A5/xx not_active IP Right Cessation
-
1976
- 1976-06-18 DE DE19762627446 patent/DE2627446C2/de not_active Expired
- 1976-11-19 IT IT29534/76A patent/IT1074188B/it active
- 1976-11-25 GB GB49289/76A patent/GB1515066A/en not_active Expired
- 1976-11-29 FR FR7636403A patent/FR2337467A1/fr active Granted
- 1976-12-17 JP JP15103576A patent/JPS5283155A/ja active Granted
- 1976-12-22 US US05/753,387 patent/US4091331A/en not_active Expired - Lifetime
- 1976-12-29 CA CA268,881A patent/CA1089021A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1515066A (en) | 1978-06-21 |
FR2337467B1 (de) | 1980-10-17 |
CA1089021A (en) | 1980-11-04 |
FR2337467A1 (fr) | 1977-07-29 |
IT1074188B (it) | 1985-04-17 |
JPS613142B2 (de) | 1986-01-30 |
CH604425A5 (de) | 1978-09-15 |
JPS5283155A (en) | 1977-07-11 |
US4091331A (en) | 1978-05-23 |
DE2627446B1 (de) | 1977-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2627446C2 (de) | Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete Datenwerte | |
DE2700354C2 (de) | Empfänger für Nachrichtenübertragungssysteme | |
DE2735945C2 (de) | Schaltungsanordnung für die Trägersynchronisierung von kohärenten Phasendemodulatoren | |
DE3034342C2 (de) | ||
DE69219297T2 (de) | Taktwiedergewinnungseinrichtung für Empfangsanlage mit adaptiver Entzerrung mittels Überabtastung zusammen mit differentieller kohärenter Demodulation | |
DE3784675T2 (de) | Schaltung zur rueckgewinnung von traegersignalen. | |
DE2552472C2 (de) | Verfahren und Einrichtung zur Entzerrung der Empfangssignale eines digitalen Datenübertragungssystems | |
DE3040685A1 (de) | Phasenzitterkompensation unter verwendung periodischer, harmonisch in beziehung stehender signalkomponeten | |
EP0454266B1 (de) | Empfänger mit einer Anordnung zur Frequenzablagenschätzung | |
DE69633052T2 (de) | Empfänger für m-stufige fsk-signale | |
DE2657153C3 (de) | Verfahren und Vorrichtung für die adaptive Phasenkorrektur bei der kohärenten Demodulation eines digitalen | |
DE69110103T2 (de) | Digitaler Funkempfänger. | |
DE2546116A1 (de) | Digitaldatendetektor | |
DE2727874B2 (de) | Verfahren und Entzerrer für die nichtlineare Entzerrung von digitalen Signalen | |
DE3016371C2 (de) | ||
DE2725387A1 (de) | Korrekturanordnung fuer ein datenuebertragungssystem | |
DE3517485A1 (de) | Demodulator fuer frequenzmodulierte signale in digitaler form | |
EP0829990B1 (de) | Verfahren zur Demodulation von höherstufigen MQAM-Signalen ohne Kenntnis der übertragenen Symbole | |
DE3038574A1 (de) | Schaltungsanordnung zur korrektur des phasenrauschens bei einem datenuebertragungssystem | |
DE68908038T2 (de) | Frequenzabweichungstolerierendes Verfahren und Vorrichtung zur Demodulation von, durch eine Binärsymbolreihe, winkelmodulierten Signalen mit konstanter Umhüllung und kontinuierlicher Phase. | |
DE68916397T2 (de) | Selbst-adaptive Entzerrungseinrichtung für eine differentielle kohärente Demodulationsanordnung. | |
DE2101076B2 (de) | Digitale datenuebertragungsanlage mit hoher arbeitsgeschwindigkeit | |
DE69333525T2 (de) | Einrichtung zur Symboltaktrückgewinnung in einem Modemempfänger | |
EP0350999A2 (de) | Vorrichtung zur Entzerrung und Demodulation binärer phasenstetig winkelmodulierter Datensignale mit Modulationsindex 0,5 | |
DE3016352C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |