DE2643947C2 - n-Kanal-Speicher-FET - Google Patents
n-Kanal-Speicher-FETInfo
- Publication number
- DE2643947C2 DE2643947C2 DE2643947A DE2643947A DE2643947C2 DE 2643947 C2 DE2643947 C2 DE 2643947C2 DE 2643947 A DE2643947 A DE 2643947A DE 2643947 A DE2643947 A DE 2643947A DE 2643947 C2 DE2643947 C2 DE 2643947C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- gate
- channel
- zone
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 231100000572 poisoning Toxicity 0.000 description 1
- 230000000607 poisoning effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft einen n-Kanal-Speicher-FET nach dem Oberbegriff des Anspruches 1.
Ein derartiger n-Kanal-Speicher-FET ist aus den Unterlagen des am 21. August 1975 erteilten luxemburgischen
Patents 72 605 bekennt. In dieser Vorveröffentlichung ist auch der technische Inhalt des Hauptpatents
05 816 beschrieben. Wie in der Vorveröffentlichung näher erläutert ist, werden n-Kanal-Speicher-FETs der
im Oberbegriff des Anspruchs 1 angegebenen Art gewöhnlich in einer Speichermatrix verwendet, welche
jeweils einen einzigen n-Kanal-Speicher-FET als Speicherzelle enthält. Die Steuergates der einzelnen
n-Kanal-Speicher-FETs sind zeilenweise miteinander über Zeilenleitungen verbunden. Die Drains der
n-Kanal-SDeicher-FETs sind spaltenweise miteinander über Spaltenle'itungen verbunden. Alle Sourcen der
n-Kanal-Speicher-FETs der Matrix sind miteinander verbunden und an einen gemeinsamen Schaltungspunkt
angeschlossen.
Zur Löschung eines einzelnen in der Matrix angebrachten n-Kanal-Speicher-FET (bitweise Löschung)
muß der leitende Lappen über der Drain-Zone angeordnet sein. Die Löschspannung wird zwischen der
zum ausgewählten Speicher-FET gehörenden Zeilenleitung und Spaltenleitung angelegt Zum zeilenweisen,
d. h. zur wortweisen Löschen muß der leitende Lappen über der Source-Zone angeordnet sein. Die Löschspannung
wird zwischen der entsprechenden Zeilenleitung und dem gemeinsamen Schaltungspunkt der Source-Zonen
angelegt
Die Aufgabe der Erfindung ist den im Oberbegriff des Anspruchs 1 angegebenen n-Kanal-Speicher-FET so
fortzubilden, daß in einer Speichermatrix aus n-Kanal-Speicher-FETs
nicht nur bitweise oder zeilenweise (wortweise) angeordnete Speicherzellen, sondern je
nach Bedarf nach sonstigen Weisen bestimmte Speicherzellen, gleichzeitig gelöscht werden können,
also Speicherzellen, die jeweils nicht in einer gemeinsamen Spalte oder in einer gemeinsamen Zeile angebracht
sind, sondern nach einem anderen Muster angebracht sind. So soll es z. B. möglich sein eine Matrix aufzubauen,
bei welcher jeweils alle zweiten oder alle achten Speicherzellen einer Matrizeile gleichzeitig gelöscht
werden.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein zweiter leitender Lappen leitend mit dem
Speichergate verbunden ist, der einen Teil eines im Halbleitersubstrat angeordneten und von der Source-Zone
und der Drain-Zone isolierten Umladebereiches vom Leitungstyp der Source- bzw. Drain-Zone bedeckt,
und daß die Löschspannung zwischen dem Steuergate einerseits und dem einen oder den beiden der von den
Lappen bedeckten Bereiche des Halbleitersubstrats andererseits angelegt wird.
Das Hauptpatent 25 05 816 bezieht sich auf ein Verfahren zum Löschen (Entladen des negativ aufgeladenen
Speichergates) eines n-Kanal-Speicher-FETs, auf einen n-Kanal-Speicher-FET zur Ausübung dieses
Verfahrens sowie auf die Anwendung des n-Kanal-Speicher-FETs
und des Verfahrens zum Löschen auf die n-Kanal-Speicher-FETs einer Speichermatrix. Die vorstehend
gekennzeichnete Erfindung ist daher eine weitere Ausbildung der Erfindung nach dem Hauptpatent
25 05 816.
Ein Nutzen des erfindungsgemäßen n-Kanal-Speicher-FET ist schon in dem Fall gegeben, wenn in einer
Schaltung nur ein einziger n-Kanal-Speicher-FET angebracht ist. Man kann nämlich mittels einer
gleichzeitigen Entladung sowohl zu einem Anschlußbereich hin als auch zum Umladebereich hin angenähert
eine Verdopplung der Entladungsgeschwindigkeit erreichen, also eine Halbierung der Entladungsdauer.
Aber insbesondere in dem Fall, daß mehrere erfindungsgemäße n-Kanal-Speicher-FETs in einer
Matrix angeordnet sind, sind besondere Vorteile erreichbar, auf die nun näher eingegangen werden soll:
Im folgenden werden jeweils die zum Löschen an den
Anschlußbereich, an den Umladebereich bzw. an das Steuergate gelegten, zeitlich konstanten oder veränderliehen
Potentiale kurz mit »Anschlußpotential«, »Umladepotential« bzw. »Steuergatepotential« bezeichnet.
Zur Löschung ist das gleichzeitige Anlegen mindestens zweier solcher Potentiale nötig, nämlich das Steuergate-
potential einerseits sowie das Anschlußpotential und/
oder Umladepotential andererseits.
Da der erfindungsgemäße n-Kanal-Speicher-FET
jeweils in einer Speicherzelle einer Speichermatrix enthalten ist und da die Verbindungen der Umladebereiche
untereinander in dieser Matrix weitgehend unabhängig voneinander, also weitgehend beliebig hergestellt
werden können, ermöglicht die erfindungsgemäße Maßnahme, jeweils eine nicht in Zeilen oder Spalten
angeordnet·1? Gruppe von n-Kanal-Speicher-FETs mit
dem betreffenden Umladepotential und dem entsprechenden Steuergatepotential zu löschen.
Da das Uniladepotential gleichsam über eine dritte Matrixsimension zugeführt wird, kann nach einem
komplizierteren Muster, z. B. jede n-te FET (ζ. B. 2-te oder 8-te FET), gleichzeitig gelöscht werden.
Durch die US-PS 39 19 711, F i g. 2 bis 4, ist bereits ein (bevorzugt einen p-Kanal aufweisender) Speicher-FET
vom Anreicherungs-Typ bekannt, der ein allseitig von einem Isolator umgebenes, floatendes Speichergate,
aber kein Steuergate aufweist. Dieser bekannte Speicher-FET ist mit elektrischen Mitteln löschbar. Sein
Speichergate ist dazu mit einem leitenden Lappen verbunden, über den die Entladung erfolgt. Der Lappen
bedeckt nicht einen der Hauptstrecken-Anschlußbereiche, also nicht die Source oder den Drain, sondern einen
besonderen, davon isolierten Halbleiterbereich, nämlich einen Umladebereich, der abseits von Source und Drain
angebracht ist. Dieser Umladebereich ist mit eigenen Potentialen versorgbar.
Die Erfindung wird anhand der F i g. 1 bis 4 weiier veranschaulicht, wobei
F i g. 1 schematisch das Schaltbild eines erfindungsgemäßen n-Kanal-Speicher-FET, sowie die
F i g. 2 bis 4 verschiedene Herstellungsstufen eines auf einem Substratträger angebrachten integrierten n-Kanal-Speicher-FET
zeigen.
Bei dem in F i g. 1 gezeigten Schaltbild ist auf dem Substrat HTdie Source-Drain-Hauptstrecke 5—D des
n-Kanal-Speicher-FETs angebracht. Der n-Kanal-Speicher-FET weist ein allseitig von einem Isolator
umgebenes und daher in elektrischer Hinsicht floatendes Speichergate C 1 auf. Zum Aufladen des Speichergates
G1 wird die Elektronen in das Speichergate G 1
injizierende, besonders niedrige Programmierspannungen erfordernde Kanalinjektion ausgenutzt, so daß das
Speichergate nach dieser Aufladung mittels seiner negativen Ladung durch Influenz in den Source-Strom
hemmender Weise auf die Source-Drain-Strecke S—D einwirkt. Ein zusätzliches, von außen steuerbares
Steuergate Gl ist vorgesehen, das kapazitiv auf das Speichergate G1 einwirkt. Das Speichergate G1 ist mit
zwei leitenden Lappen verbunden, über die die Entladung des Speichergates G1 erfolgt. Der erste
Lappen L 1 bedeckt hier einen Teil der Source, wobei dieser erste Lappen von der Source durch eine dünne
Isolatorschicht getrennt ist und daher angenähert einem Kondensatorbelag entspricht. Der zweite Lappen L 2
bedeckt einen Teil eines besonderen Umladebereichs BX, der von den beiden Anschlußbereichen S, D des
n-Kanal-Speicher-FETs isoliert ist. Auch der Lappen L 2 ist vom Umladebereich durch eine dünne Isolatorschicht
getrennt, weswegen auch er angenähert einem Kondensatorbelag entspricht.
Zur Löschung legt man eine den Fowler-Nordheim-Tunneleffekt auslösende Spannung zwischen dem
Steuergate G 2 einerseits und dem Umladebereich BX und/oder der Source S andererseits an. Legt man nur ein
Umladepotential an den Umladebereich BX an, und nicht gleichzeitig noch ein Ansehlußpotential an die
Source S, dann erfolgt die Entladung des Speichergate nur über den zweiten Lappen L 2. Durch Anlegen nur
des Steuergatepotentials und des Anschlußpotentials, hier an die Source S, erfolgt die Entladung des
Speichergates G1 nur über den ersten Lappen L 1. Nur
falls das Steuergatepotential einerseits und sowohl das Ansehlußpotential als auch das Umladtpotential an-
Mi dererseits gleichzeitig angelegt wird, erfolgt die
besonders rasche Löschung über die beiden Lappen L1,
L 2 gleichzeitig.
Der n-Kanal-Speicher-FET ist leicht herstellbar, wie anhand der F i g. 2 bis 4 im folgenden erläutert wird.
Diese Figuren zeigen verschiedene Herstellungsschritte währand der Herstellung eines n-Kanal-Speicher-FETs
auf einem Halbleiter, z. B. auf Siliziumsubstrat HT.
Wie in F i g. 2 gezeigt ist, kann man auf dem Siliziumsubstrat HT z. B. zunächst die die Umrisse Di
aufweisende Dickoxidschicht Du von z.B. 1000nm
Dicke erzeugen, wobei der Kanalbereich K weiterhin durch die unbedeckte, ursprüngliche Oberfläche des
Siliziumsubstrats OTgebildet wird. Die Dickoxidschicht Du kann im Kanalbereich K, vgl. F i g. 2, eine Verengung
V nahe am späteren Drain (D) erzeugen. Diese Verengung erleichtert später die Aufladung des
Speichergates mittels Kanalinjektion, wie bereits im zitierten luxemburgischen Patent 72 605 beschrieben ist.
Anschließend kann man über den gesamten in F i g. 2 gezeigten Körper eine weitere Oxidschicht, nämlich
eine erste Dünnoxidschicht, von z. B. 50 nm Dicke im Kanalbereich K, aufwachsen lassen, welche später
insbesondere den Kanalbereich K vom Speichergate G1 trennen soll und welche im Bereich Du nachträglich
die Dicke der Dickoxidschicht weiter vergrößert.
Auf diese erste Dünnoxidschicht kann man anschließend eine Halbleiterschicht, also z. B. 200 nm dickes,
η-dotiertes polykristallines Silizium, aufwachsen lassen. Durch anschließendes Ätzen kann man schon jetzt, vgl.
F i g. 3 mit F i g. 2, die endgültige Form des Speichergates und der Lappen L\,L2 erzeugen, welche zusammen
mit dem Speichergate G 1 eine zusammenhängende,
leitende Schicht bilden. Diese zusammenhängende, leitende Schicht ist im Bereich des ersten Lappens L 1,
des zweiten Lappens L 2 und des Kanalbereiches K bei diesem Beispiel jeweils nur durch die Dünnoxidschicht
von dem darunter liegenden Siliziumsubstrat HT getrennt. In den übrigen Bereichen ist diese zusammenhängende,
leitende Schicht jedoch zumindest weitgehend durch die Dickoxidschicht Du, vgl. F i g. 2, vom
darunter liegenden Siliziumsubstrat A/rgetrennt. — Die
in F i g. 3 gezeigten Hauptstrecken-Anschlußbereiche Source S1 und Drain D, sowie der Umladebereich BX
und der zum benachbarten n-lCanal-Speicher-FET gehörende Umladebereich BX' werden erst während
eines späteren Herstellungsschrittes erzeugt. Diese Bereiche sind nur deswegen in F i g. 3 eingetragen, um,
im Vergleich mit Fig.2 und 1, die in Fig.4 gezeigte,
spätere Lage dieser Bereiche auch in Fig.3 besser erkennen zu können.
Anschließend kann man auf dem in F i g. 3 gezeigten Körper eine zweite Dünnoxidschicht von z.B. 100nm
Dicke aufwachsen lassen, welche später insbesondere das Speichergate G 1 von dem in F i g. 1 gezeigten, über
dem Speichergate G 1 angebrachten Steuergate G 2 trennen soll.
Anschließend kann man auf die zweite Dünnoxidschicht eine weitere leitende Schicht, z. B. aus 200 nm
dickem, polykristallinem Silizium, aufwachsen lassen. Bei dem in F i g. 4 gezeigten Beispiel werden die
Steuergates G 2 mehrerer n-Kanal-Speicher-FETs zeilenweise durch eine zusammenhängende Steuergateschiene
G 2' gebildet, weiche nicht nur das Speichergate G1 bedeckt und damit dieses kapazitiv beeinflußt,
sondern darüber hinaus auch weitere Teile der mit dem Speichergate G1 zusammenhängenden, leitenden
Schicht G ML ML 2 bedeckt, vgl. F i g. 3. Dadurch ist die
kapazitive Kopplung zwischen, vgl. Fig. 1, dem Speichergate CI und dem Steuergate G 2 bzw.
zwischen, vgl. Fig.4, dem Speichergate G und der
Steuergateschiene G 2' besonders groß und dadurch sind die nötigen Betriebsspannungen entsprechend
besonders klein, vgl. das zitierte luxemburgische Patent 72 605.
Die Umrisse der in F i g. 4 gezeigten Steucrgatcschiene G 2' werden aus der zuletzt aufgewachsenen
leitenden Schicht, durch Wegätzen aller übrigen Teile dieser Schicht, geformt. Bei dem in F i g. 4 gezeigten
Beispiel wurde angenommen, daß bei dieser Formung die rechte Kante der Steuergateschiene G 2' angenähert
mit den rechten Kanten Dider Dickoxidschicht Du
zusammenfällt; es wurde außerdem angenommen, daß die linke Kante der Steuergateschiene G 2', insbesondere
aufgrund von Justiertoleranzen, etwas rechts von den linken Kanten D/der Dickoxidschicht Du liegen würde.
Anschließend kann man mit Hilfe von Ionenimplantation die η-Dotierungen von Source S, Drain D und
Umladebereich BX, sowie gleichzeitig eine n-Dotierung der Steuergateschiene G 2 erzeugen. Hierzu können bei
höheren Beschleunigungsspannungen, die auch mehr als 100 KV betragen können, Donatoren, z. B. Phosphorionen,
durch die beiden aufgebrachten Dünnoxidschichten hindurch in die betreffenden Substratbereiche S. D. BX
implantiert werden, wobei teils das Speichergate GI
und deren Lappen Lt, L2, teils die rechte Kante der
Steuergateschiene G 2' als Maske für die Begrenzung der Bereiche S. D und BX dienen. Statt dessen könnte
ma π auch vor der Implantation erst die Dünnoxidschichten — oder zumindest deren oberen Bereiche, z. B. die
obere, zweite Dünnoxidschicht — seitlich neben der Steuergateschiene G 2' wegätzen und die Implantation
durch die dünnere, restliche Dünnoxidschicht hindurch, oder bei völliger Wegätzung der Dünnoxodschichten
unmittelbar auf die freiliegende Substratoberfläche durchführen.
Auch die Grenze Diaer Dickoxidschicht Du kann hier
gleichzeitig als Maske wirken, vgl. den Umriß der Umladebereiche ß-Yund BX'.
Statt mit Hilfe von Ionenimplantation die n-Dotierungen von 5. D und BX herzustellen, kann man auch die
Dünnoxidschichten über den betreffenden Bereichen S, D und BX zunächst lokal wegätzen und anschließend
Donatoren in die dann frei liegenden, dortigen Siliziumsubstrat-Oberflächen HT diffundieren. Auch
hierbei kann das Speichergate G 1 zusammen mit seinen Lappen L 2, Li, sowie die Steuergateschiene G 2',
sowie die Begrenzungen Di der Dickoxidschicht Du gleichzeitig als Maske für die Wegätzung der Dünnoxidschicht
mit ausgenutzt werden.
Anschließeiid können noch die Verdrahtungen der verschiedenen Bereiche S. D. BX hergestellt werden.
Bei dem in F i g. 2 gezeigten Ausführungsbeispiel ist zusätzlich angenommen, daß die Source S eine
durchgehende Schiene bildet, welche die Sourcen 5 von mehreren n-Kanal-Speicher-FETs, die in der gleichen
Zeile angebracht sind, für sich bereits elektrisch leitend miteinander verbindet, so daß hierzu keine zusätzliche
Verdrahtung nötig ist.
Die Verdrahtung der Anschlußbereiche D, S und der Umladebereiche BX, BX' kann jeweils in verschiedener
Weise folgen. Insbesondere können z. B. die Drains D solcher n-Kanal-Speicher-FETs, die in einer Matrix
angebracht sind, spaltenweise miteinander verbunden werden, vgl. das oben bereits angegebene Matrix-Beispiel.
Gleichzeitig können die Umladebereiche BXzwar
auch zeilenweise oder spaltenweise untereinander verdrahtet werden. Statt dessen können diese Umladebereiche
BX aber auch in anderer Weise miteinander verdrahtet werden, z. B. so, daß pro 64 ■ 64-Matrix mit
acht 8-Bit-Bytes pro Zeile, acht getrennte Umladebe-
reich-Sammelanschlüsse vorgesehen sind! von denen
jeder Sammelanschluß jeweils nur mit einem einzigen Umladebereich BXder insgesamt acht Umladebereiche
BX jedes Byte in jeder Zeile verbunden ist. Durch Anlegen des Steuergatepotentials an die Zeilenleitung,
d. h. an die Steuergateschiene G 2', und durch gleichzeitiges Anlegen des Umladepotentials an einen
der acht Umladebereich-Sammelanschlüsse kann man in diesem Falle jeweils eine bestimmte der acht Stellen
in allen acht Bytes — oder bei Anlegen der Umladepotentials an alle acht Umladebereich-Sammelanschlüsse
alle acht Stellen eines jeden der acht Bytes — jener Zeile löschen, die diese Steuergateschiene G 2'
steuert.
Die freie Wahl der Verdrahtung der Umladebereiche BX gestattet also die Umladebereiche BX jeweils über Dimensionen der Matrix anzusteuern, die weder der ersten noch der zweiten Matrixdimension entsprechen. Falls z.B. die verschiedenen Steuergateschienen G2' jeweils der ersten Matrixdimension entsprechen, und falls die Drains D jeweils spaltenweise verbunden sind und damit deren Verbindungen also der zweiten Matrixdimension entsprechen, dann kann, wie bereits beschrieben, man die Umladebereiche BX miteinander nach einem nicht spaltenweise oder zeilenweise festgelegten Verteilungsprinzip miteinander verdrahten und auf diese Weise gleichsam eine dritte Dimension der Matrix zur Ansteuerung der Umladebereiche BX ausnutzen.
Die freie Wahl der Verdrahtung der Umladebereiche BX gestattet also die Umladebereiche BX jeweils über Dimensionen der Matrix anzusteuern, die weder der ersten noch der zweiten Matrixdimension entsprechen. Falls z.B. die verschiedenen Steuergateschienen G2' jeweils der ersten Matrixdimension entsprechen, und falls die Drains D jeweils spaltenweise verbunden sind und damit deren Verbindungen also der zweiten Matrixdimension entsprechen, dann kann, wie bereits beschrieben, man die Umladebereiche BX miteinander nach einem nicht spaltenweise oder zeilenweise festgelegten Verteilungsprinzip miteinander verdrahten und auf diese Weise gleichsam eine dritte Dimension der Matrix zur Ansteuerung der Umladebereiche BX ausnutzen.
Bisher wurde ein Ausführungsbeispiel beschrieben, bei dem die erste Dünnoxidschicht, also die Isolatorschicht
zwischen dem Siliziumsubstrat HT einerseits und den Lappen L 1, L 2 andererseits, gleich dick ist wie
die durch die Dünnoxidschicht gebildete Isolatorschicht zwischen dem Substrat HT und dem Speichergate G 1
im Kanalbereich K. Grundsätzlich kann man jedoch auch die den ersten und/oder zweiten Lappen vom
Substrat trennende Isolatorschicht dünner als die das Speichergate G i vom Kanalbereich K1 trennende
Isolatorschicht machen. Je dünner die Isolatorschicht zwischen dem Lappen und dem Substrat ist, um so
niedriger werden die Mindestlöschspannungen, welche, zur Entladung des Speichergates mittels des Fowler-Nordheim-Tunneleffektes,
zuzuführen sind.
Bei dem in Fig.4 gezeigten Ausführungsbeispiel bedeckt das Speichergate nur einen ersten Teil des
Kanalbereichs K, wohingegen der zweite Teil des Kanalbereichs K zwar von der Steuergateschiene G 2'
bzw. vom Steuergate G 2, aber nicht vom Speichergate G1 bedeckt wird. Wegen dieser Zweiteilung des
Kanalbereiches K ist eine übermäßige Löschung des Speichergates G i zulässig, was für sich bereits bekannt
ist.
Falls man das Speichergate G1 jedoch den gesamten
Falls man das Speichergate G1 jedoch den gesamten
Kanalbereich K zwischen Drain D und Source 5 bedecken läßt, kann man kleinere Kanalbereichlängen
zwischen Source S und Drain D zulassen, ohne unzulässig geringe Justiertoleranzen für die Herstellung
zu fordern. Je geringer die Länge des Kanalbereichs K ist, um so geringer wird die zur Programmierung
notwendige Source-Drain-Programmierspannung. Auch der Spannungsbedarf zum Lesen zwischen Source
5 und Drain D ist bei verringerter Kanallänge kleinen Die Löschung über den Lappen L 1 und den Lappen L 2
ist bei völliger Bedeckung des Kanalbereiches durch das Speichergate ebenfalls vergiftungsfrei möglich.
Hierzu 2 Blatt Zeichnungen
Claims (4)
1. n-Kanal-Speicher-FET, der ein Halbleitersubstrat
(HT) mit einer Source-Zone (S) und einer Drain-Zone (D) und ein über dem zwischen der
Source-Zone (S) und der Drain-Zone (D) liegenden Kanalbereich (K) angeordnetes, von einem Isolator
allseitig umgebenes Speichergate (Gi) sowie ein kapazitiv auf das Speichergate (G 1) einwirkendes
Steuergate (G2, G2') aufweist und der einen mit dem Speichergate (Gi) leitend verbundenen Lappen
(L 1) besitzt, der über der Source-Zone /φ oder
der Drain-Zone (D) angeordnet ist und von dieser Zone durch eine dünne Isolatorschicht getrennt ist,
wobei zum Entladen des mittels Kanalinjektion negativ aufgeladenen Speichergates (Gi) zwischen
dem Steuergate (G 2) und der Source-Zone (S) oder der Drain-Zone (D) eine Löschspannung angelegt
wird, bei der das Steuergate (G 2) negativ gegenüber der Source-Zone (S) oder der Drain-Zone (D) ist,
dadurch gekennzeichnet, daß ein zweiter leitender Lappen (L 2) leitend mit dem Speichergate
(G 1) verbunden ist, der einen Teil eines im Halbleitersubstrat (HT) angeordneten und von der
Source-Zone (S) und der Drain-Zone (D) isolierten Umladebereichs (BX) vom Leitungstyp der Source-
bzw. Drain-Zone (S, D) bedeckt, und daß die Löschspannung zwischen dem Steuergate (G 2)
einerseits und dem einen oder den beiden der von den Lappen (L 1, L 2) bedeckten Bereiche (S/D, BX)
des Halbleitersubstrats (HT) andererseits angelegt wird.
2. n-Kanal-Speicher-FET nach Anspruch 1, dadurch gekennzeichnet, daß die Isolatorschicht, die
den ersten (L 1) und/oder zweiten Lappen (L 2) vom durch ihn bedeckten Bereich (S, BX) trennt, dünner
ist als die das Speichergate (G 1) vom Kanalbereich (X,)trennende Isolatorschicht.
3. n-Kanal-Speicher-FET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Speichergate (G 1)
nur einen ersten Teil des Kanalbereiches (K 1) bedeckt und daß der zweite Teil des Kanalbercichcs
(K) zwar vom Steuergate (G 2, G 2'), aber nicht vom
Speichergate (G 1) bedeckt wird.
4. n-Kanal-Speicher-FET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Speichergate (G 1
den Kanalbereich (K) längs seiner gesamten Länge zwischen der Source-Zone (S) und der Drain-Zone
(Ό; bedeckt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2445137A DE2445137C3 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
DE2643947A DE2643947C2 (de) | 1974-09-20 | 1976-09-29 | n-Kanal-Speicher-FET |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2445137A DE2445137C3 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
DE2638730A DE2638730C2 (de) | 1974-09-20 | 1976-08-27 | n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET |
DE2643932A DE2643932C2 (de) | 1974-09-20 | 1976-09-29 | n-Kanal-Speicher-FET |
DE2643987A DE2643987C2 (de) | 1974-09-20 | 1976-09-29 | n-Kanal-Speicher-FET |
DE2643947A DE2643947C2 (de) | 1974-09-20 | 1976-09-29 | n-Kanal-Speicher-FET |
DE19772759039 DE2759039A1 (de) | 1974-09-20 | 1977-12-30 | N-kanal-speicher-fet |
DE2812049A DE2812049C2 (de) | 1974-09-20 | 1978-03-20 | n-Kanal-Speicher-FET |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2643947A1 DE2643947A1 (de) | 1978-03-30 |
DE2643947C2 true DE2643947C2 (de) | 1984-02-16 |
Family
ID=33102626
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2445137A Expired DE2445137C3 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
DE2643947A Expired DE2643947C2 (de) | 1974-09-20 | 1976-09-29 | n-Kanal-Speicher-FET |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2445137A Expired DE2445137C3 (de) | 1974-09-20 | 1974-09-20 | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE2445137C3 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2812049C2 (de) * | 1974-09-20 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | n-Kanal-Speicher-FET |
JPS57141969A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Nonvolatile semiconductor memory |
JPS5864068A (ja) * | 1981-10-14 | 1983-04-16 | Agency Of Ind Science & Technol | 不揮発性半導体メモリの書き込み方法 |
JP2013041891A (ja) * | 2011-08-11 | 2013-02-28 | Toshiba Corp | 半導体装置 |
FR2984600A1 (fr) * | 2011-12-20 | 2013-06-21 | St Microelectronics Rousset | Transistor à grille flottante ayant un rendement d'injection des électrons chauds amélioré. |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3797000A (en) * | 1972-12-29 | 1974-03-12 | Ibm | Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information |
US3919711A (en) * | 1973-02-26 | 1975-11-11 | Intel Corp | Erasable floating gate device |
-
1974
- 1974-09-20 DE DE2445137A patent/DE2445137C3/de not_active Expired
-
1976
- 1976-09-29 DE DE2643947A patent/DE2643947C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2643947A1 (de) | 1978-03-30 |
DE2445137A1 (de) | 1976-09-16 |
DE2445137C3 (de) | 1981-02-26 |
DE2445137B2 (de) | 1980-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3123876C2 (de) | Nicht-flüchtige Halbleiter-Speichervorrichtung | |
EP0024311B1 (de) | Verfahren zum Herstellen eines hochintegrierten Festwertspeichers | |
DE3782279T2 (de) | Elektrisch veraenderbare, nichtfluechtige speicheranordnung vom schwebenden gate-typ, mit geringerer tunneleffektflaeche und herstellung derselben. | |
DE69024173T2 (de) | Nur-Lese-Speicheranordnung | |
EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
DE19611438B4 (de) | Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung | |
DE4105636A1 (de) | Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer | |
DE3942171C2 (de) | Nichtflüchtige Halbleiterspeichereinrichtung | |
DE3238133A1 (de) | Nichtfluechtiger halbleiterspeicher | |
DE69320582T2 (de) | Verfahren zur Herstellung eines integrierten Schaltkreises mit einem nichtflüchtigen Speicherelement | |
DE19526201C2 (de) | EEprom und Verfahren zu seiner Herstellung | |
DE3139846C2 (de) | ||
DE2455484A1 (de) | Monolithisch integriertes halb-festspeicher-element | |
DE69528118T2 (de) | Speichermatrix mit einer vergrabenen Schicht und Löschverfahren | |
DE2937952C2 (de) | Nichtflüchtige Speicheranordnung | |
DE69326749T2 (de) | Nichtflüchtiger Speicher mit Schutzdiode | |
DE2643947C2 (de) | n-Kanal-Speicher-FET | |
DE68911418T2 (de) | Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor. | |
DE2729657A1 (de) | Feldeffekttransistor mit extrem kurzer kanallaenge | |
DE3926474C2 (de) | Permanent-Speicherzellen-Anordnung | |
DE2643987C2 (de) | n-Kanal-Speicher-FET | |
DE69316298T2 (de) | Nichtflüchtige Speicherzelle | |
DE69123268T2 (de) | Halbleiterspeichereinrichtung mit nichtflüchtigen Speicherzellen, Anreicherungsladetransistoren und peripheren Schaltkreisen mit Anreicherungstransistoren | |
DE2543138B2 (de) | Decoder, bestehend aus einem monolithischen, maskenprogrammierbaren Halbleiter-Festwertspeicher | |
DE3852860T2 (de) | Speicher in einer integrierten Schaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
AF | Is addition to no. |
Ref country code: DE Ref document number: 2505816 Format of ref document f/p: P |
|
8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
8126 | Change of the secondary classification |
Ipc: G11C 11/40 |
|
AF | Is addition to no. |
Ref country code: DE Ref document number: 2505816 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |