DE3238133A1 - Nichtfluechtiger halbleiterspeicher - Google Patents
Nichtfluechtiger halbleiterspeicherInfo
- Publication number
- DE3238133A1 DE3238133A1 DE19823238133 DE3238133A DE3238133A1 DE 3238133 A1 DE3238133 A1 DE 3238133A1 DE 19823238133 DE19823238133 DE 19823238133 DE 3238133 A DE3238133 A DE 3238133A DE 3238133 A1 DE3238133 A1 DE 3238133A1
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- voltage
- insulating layer
- region
- flowing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 239000000758 substrate Substances 0.000 claims description 29
- 230000015654 memory Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 2
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 238000003860 storage Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
Anmelderin: Agency of IndustQrial Science and Technology,
Tokyo, Japan und
Kabushiki Kaisha Daini Seikosha, Tokyo, Japan
Kabushiki Kaisha Daini Seikosha, Tokyo, Japan
Nichtfluchtiger Halbleiterspeicher
Die Erfindung betrifft einen nichtfnichtigen MOS-Halbleiterspeicher
mit einer fließenden Gateelektrode.
Fig. 1a, 1b und 1c zeigen einen bekannten Halbleiterspeicher dieser
Art, bei dem eine Zufalls-Elektroneninjektion in die fließende
Gateelektrode erfolgt. In Fig. 1a und 1b ist auf einem Halbleitersubstrat 1 ein Sourcebereich 2 und ein Drainbereich 3 vorgesehen,
die in einem Abstand voneinander angrenzend an die Oberfläche des Substrats ausgebildet sind. Auf dem Drainbereich 3 ist
eine erste Gate-Isolierschicht 6 ausgebildet. Eine zweite Gate-Isolierschicht 4 ist über einen ersten Kanalbereich 11 und eine
dritte Gate-Isolierschicht 5 ist über einen zweiten Kanalbereich 12 zwischen dem Sourcebereich 2 und dem Drainbereich 3 ausgebildet.
Die fließende Gateelektrode 7 ist auf der dritten Gate-Isolierschicht 5 ausgebildet. Auf der zweiten Gate-Isolierschicht 4
ist eine Wahl- oder Steuer-Gateelektrode 8 ausgebildet. Ein Schreibvorgang in Form einer Injektion von Ladungsträgern aus dem
Substrat 1 in die Gateelektrode 7 erfolgt entsprechend dem folgenden Verfahren.
Die Gateelektrode 7 weist gegenüber umgebenden Bereichen die in dem ÄquivalentschaltbiId in Fig. 1c dargestellten Kopplungskapazitäten
auf. In Fig. 1c ist VSG die Spannung der Steuer-Gateelektrode 8, VD die Spannung der Drainelektrode 3a, VF die Spannung der flie-
ßenden Gateelektrode 7, Vsub die Spannung des-Halbleitersubstrats
1, welche Spannung normalerweise Null beträgt. Deshalb dient das Halbleitersubstrat 1 als Erde für alle Elektroden.
CSG ist die Kapazität zwischen der Gateelektrode 7 und der Steuer-Gateelektrode 8, CD die Kapazität zwischen der Gateelektrode
7 und der Drainelektrode 3a, und Csub die Kapazität zwischen der Gateelektrode 7 und dem Halbleitersubstrat 1.
Es gilt die folgende Beziehung:
VF ?8 VD ........(1)
Beim Anlegen einer großen Drainspannung kann der Kanalbereich 12 unter der Gateelektrode 7 stark invertiert werden und das
Oberflächenpotential des Kanalbereichs 12 wird nahezu gleich demjenigen der Drainspannung VD. Die grafische Darstellung in
Fig. 2 entspricht einer Schnittansicht entlang der Linie c-c' in Fig. 1b, Der Potentialverlauf ist an der Oberfläche des
Kanalbereichs 12 gekrümmt.
Entsprechend Gleichung (D ergibt sich das Oberflächenpotential 0s angenähert durch die folgende Gleichung (2):
0s a; VD
Beim Auftreten eines Durchlaßstroms von dem Sourcebereich 2
zu dem Halbleitersubstrat 1 wird bei nichtinvertiertem Kanalbereich
11 ein Teil des Durchlaßstroms von dem Halbleitersubstrat 1 in die Gateelektrode 7 entlang dem Pfeil D in Fig. 2
injiziert. Eine derartige Injektion von Ladungsträgern wird als Zufalls-Elektroneninjektion bezeichnet. Eine Zufalls-Elektroneninjektion
mit einem Durchlaßstrom wird als bipolare Zufalls-Elektroneninjektion bezeichnet.
Um Ladungsträger in die Gateelektrode 7 zu injizieren, muß
die folgende Beziehung entsprechend Fig. 2 erfüllt sein:
0s > 0c .. , - (3)
Dabei bedeutet 0c die Sperrenergie zwischen Halbleitersubstrat 1 und der dritten· Gate-Isolierschicht 5. Wenn das Halbleitersubstrat
1 aus Silizium besteht und die dritte Gate-Isolierschicht 5 aus SiO«, beträgt 0c etwa 3,2V.
Normalerweise besitzen die Elektronen in dem Halbleitersubstrat
1 eine geringe Energie aufgrund von Kollisionen beim Eintritt der Elektronen in die Gateelektrode 7. Elektronen mit der Energie
entsprechend Gleichung (3) können an der Oberfläche des Kanalbereichs 12 in die Gateelektrode 7 injiziert werden. Bei
einem derartigen Halbleiterspeicher mit einer Zufalls-Elektroneninjektion wird der Energieverlust aufgrund von Kollisionen
verringert, weil die Dotierungsdichte des Halbleitersubstrats 1 groß ist und die Breite der Verarmungsschicht auf der Oberfläche
klein ist.
Fig. 3 zeigt die minimale Drainspannung VWO zum Injizieren der Elektronen von dem Halbleitersubstrat 1 in die Gateelektrode 7
(minimale Schreibspannung) in Abhängigkeit von der Dotierungsdichte des Halbleitersubstrats 1 im Falle einer Gate-Isolierschicht
aus SiOp mit einer Dicke von 200 A. Die minimale Schreibspannung VWO kann mit der Dotierungsdichte
NA verringert werden. Fig. 4 zeigt die Schreibcharakteristik eines Speichers in Abhängigkeit von der Länge des Kanalbereichs
11 . Die Verschiebung der Schwellenwertspannung des Kanalbereichs 11 entspricht der Differenz zwischen der anfänglichen
Schwellenwertspannung und der Schwellenwertspannung nach einem
SchreibVorgang. Der Wert ID/Iinj ist das Verhältnis des Drainstroms
ID zu dem Injektionsstrom Iinj von dem Sourcebereich 2 in das Halbleitersubstrat 1. Die Anzahl der in die Gateelektrode
7 injizierten Elektronen steigt mit dem Drainstrom an. faVT
steigt mit den injizierten Elektronen und ID/Iinj fällt mit dem ungenutzten Injektionsstrom ab.
Der Injektionswirkungsgrad der Elektronen hängt stark von der
Länge des Kanalbereichs 11 ab, wie aus Fig. 4 ersichtlich ist. ID/Iijn verringert sich mit der Länge des Kanalbereichs 11.
Deshalb können Elektronen von dem Sourcebereich 2 zu dem Halbleitersubstrat 1 mit hohem Wirkungsgrad in die Gateelektrode 7
injiziert werden, wenn der Kanalbereich 11 kurz ist. Es werden jedoch nur wenige Elektronen in die Gateelektrode 7 injiziert,
wenn der Kanalbereich 11 verhältnismäßig lang ist.
Deshalb treten starke Wechselwirkungen zwischen den Speichereinheiten
auf, wenn der Abstand zwischen aufeinanderfolgenden
Speichereinheiten kurz ist, weil dann der Injektionsstrom in die nicht ausgewählte Speichereinheit fließen kann.
Bei Halbleiterspeichern der beschriebenen Art mit einer bipolaren
Zufalls-Elektroneninjektion mit Durchlaßstrom bestehen deshalb die folgenden Schwierigkeiten:
1. Es sind zwei Spannungsquellen mit unterschiedlicher Polarität
erforderlich, um Informationen in jede Speichereinheit zu schreiben, weil für den Schreibvorgang der Durchlaßstrom
erforderlich ist.
2. Es werden verhältnismäßig große Stromstärken zum Schreiben
Informationen in die Speichereinheiten benötigt, weil bei einem Schreibvorgang der Durchlaßstrom erforderlich ist
und der Injektionswirkungsgrad gering ist.
3. Es tritt eine starke Wechselwirkung zwischen den Speichereinheiten
auf, weil der Durchlaßstrom verwendet wird.
4. Die Durchbruchspannung der Source- und Drainbereiche ist
niedrig, weil die Dotierungsdichte hoch ist.
5. Die Speichereinheiten haben keine gleichförmige Charakteristik, weil die Speichercharakteristik stark von der Struktur
der Speicher abhängt.
Andererseits weisen derartige Halbleiterspeicher mit Nachteilen
der erwähnten Art den Vorteil auf, daß die Schreibspannung niedrig ist.
Es ist deshalb Aufgabe der Erfindung, einen Halbleiterspeicher
der eingangs genannten Art mit einer Zufalls-Elektroneninjektion derart zu verbessern, daß ein Durchlaßstrom nicht erforderlich
ist und eine Herstellung in Großintegration möglich ist. -
Diese Aufgabe wird bei einem Halbleiterspeicher der eingangs genannten Art erfindungsgemäß durch den Gegenstand des Patentanspruchs
1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Anhand der Zeichnung soll die Erfindung beispielsweise näher erläutert werden. Es zeigen;
Fig. 1a eine Draufsicht auf einen bekannten nichtflüchtigen Halbleiterspeicher;
Fig. 1b eine Schnittansicht entlang der Linie A-A1 in Fig. 1a;
Fig. 1c ein Äquivalentschaltbild des Halbleiterspeichers in Fig. 1a und 1b;
Fig. 2 das Banddiagramm entsprechend einer Schnittansicht
entlang der Linie C-C in Fig. 1b;
Fig. 3 die minimale Schreibspannung dieses bekannten Halbleiterspeichers
in Abhängigkeit von der Dotierungsdichte des Halbleitersubstrats;
Fig. 4 die Schreibcharakteristik dieses bekannten Halbleiterspeichers
in Abhängigkeit von der Länge des Kanalbereichs. 11;
Fig. 5a eine Schnittansicht durch ein Ausführungsbeispiel eines nichtflüchtigen Halbleiterspeichers gemäß der
Erfindung;
Fig. 5b die Potentialverteilung auf der Oberfläche des Kanalbereichs
zwischen Sourcebereich und Drainbereich bei dem Halbleiterspeicher in Fig. 5a;
Fig. 6a eine Draufsicht auf ein Ausführungsbeispiel eines löschbaren nichtflüchtigen Halbleiterspeichers gemäß
der Erfindung;
Fig. 6b eine Schnittansicht entlang der Linie E-E1 in Fig. 6a;
Fig. 7 eine Draufsicht auf ein weiteres Ausführungsbeispiel eines Halbleiterspeichers gemäß der Erfindung;
Fig. 8a eine Draufsicht auf ein weiteres Ausführungsbeispiel eines Halbleiterspeichers gemäß der Erfindung; und
Fig. 8b eine Schnittansicht entlang der Linie G-G' in Fig. 8a.
Die Struktur eines Halbleiterspeichers gemäß der Erfindung entspricht weitgehend der Struktur bekannter Halbleiterspeicher
der in Fig. 1a und Fig. 1b dargestellten Art.
Im folgenden soll zunächst das Schreibverfahren bei einem
Halbleiterspeicher gemäß der Erfindung unter Bezugnahme auf Fig. 5a und 5b erläutert werden. Fig. 5b zeigt die zweidimensionale
Potentialverteilung auf der Oberfläche des Kanalbereichs 11 und 12 zwischen dem Sourcebereich 2 und dem Drainbereich 3.
Die Steuer-Gatespannung VSG wird der Steuer-Gateelektrode 8 zur Inversion des Kanalbereichs 11 zugeführt und die Drainspannung
VD wird dem Drainbereich 3 zur Inversion des Kanal-
— Q —
bereichs 12 zugeführt. Wenn die Kanalbereiche-11 und 12 invertiert
sind, können Ladungsträger von dem Sourcebereich 2 zu dem Drainbereich 3 durch den Kanalbereich gelangen. Bei Durchführung
eines Schreibvorgangs wird eine große Drainspannung dem Drainbereich 3 zugeführt, um den Kanalbereich 12 stark zu
invertieren, so daß sich der Potentialverlauf der Elektronen in der Nähe der Oberfläche der Kanalbereiche 11 und 12 ergibt,
der in Fig. 5b dargestellt ist. Daraus.ist ersichtlich, daß eine starke Potentialänderung auf der Halbleiteroberfläche auftritt,
wo der Kanalbereich 11 an den Kanalbereich 12 angrenzt.
Wenn die Potentialdifferenz auf dieser Oberfläche kleiner als
die Sperrenergie des Halbleitersubstrats 1 zu der Gate-Isolierschicht
5 ist (wobei das Halbleitersubstrat 1 aus Si und die Gate-Isolierschicht 5 aus SiO2 besteht und 0c etwa 3,2V beträgt)
, werden die von dem Sourcebereich 3 austretenden Elektronen durch das elektrische Feld mit der Oberflächen-Potentialdifferenz
entsprechend dem Pfeil D in Fig. 5b beschleunigt und in den Drainbereich 3 injiziert. Wenn die Beziehung VD Λ 0c erfüllt
ist, werden die Elektronen aus dem Sourcebereich 2 stärker durch das elektrische Feld beschleunigt und ein Teil
der Elektronen kann in die fließende Gateelektrode 7 durch die dritte Gate-Isolierschicht 5 injiziert werden.
Die grafische Darstellung in Fig. 5b bezieht sich auf ein Halbleitersubstrat
1 aus p-leitendem Si mit einer Dotierungsdichte von 5 χ 10 Atomen χ cm , mit einer Gate-Isolierschicht aus
SiO2 mit einer Dicke toxl von 800 R und tox2 von 60 S, mit
einer Drainspannung VD von 6V und einer Spannung von 6V für die fließende Gateelektrode. Bei einer derartigen Struktur
kann die Zufalls-Elektroneninjektion aufgrund des Kanalstroms
durchgeführt werden, weil die Potentialdifferenz auf der Oberfläche
in dem Bereich, in dem der Kanalbereich 11 an den Kanalbereich 12 angrenzt, größer als die Sperrenergie 0c ist. Die
Elektronen können in die Gateelektrode 7 dort injiziert werden, v/o der Kanalbereich 11 an den Kanalbereich 12 angrenzt. Die
Kanalelektronen werden in die Gateelektrode 7 in der Mitte des Kanalbereichs zwischen dem Sourcebereich 2 und dem Drainbereich
3 injiziert.
Daraus .geht hervor, daß der Halbleiterspeicher entsprechend dem
beschriebenen Ausführungsbeispiel die folgenden Vorteile aufweist,
weil der Kanalstrom zum Injizieren der Elektronen in die Gateelektrode verwendet wird:
1. Nur eine Spannungsquelle ist für einen Schreibvorgang erforderlich.
2. Die Elektronen können in die fließende Gateelektrode durch einen kleinen Drainstrom injiziert werden.
3. Die Isolation zwischen den einzelnen Speichereinheiten ist einfach durchführbar.
4. Der Injektionswirkungsgrad hängt weniger von der Dotierungsdichte
des Substrats ab, als bei bekannten bipolaren Halbleiterspeichern mit Zufalls-Elektroneninjektion, weil die
Elektronen durch ein zu der Kanalebene paralleles elektrisches Feld beschleunigt werden.
5. Für die Steuer-Gateelektrode ist nur eine niedrige Schwellenwertspannung
erforderlich.
6. Die Abhängigkeit von dem Verlauf des Injektionswirkungsgrads ist klein.
Deshalb können erhebliche Vorteile im Vergleich zu bekannten Halbleiterspeichern der eingangs beschriebenen Art erzielt werden,
bei denen der Durchlaßstrom für Schreibvorgänge verwendet wird.
Im folgenden soll ein Verfahren zum Lesen bei einer Halbleiterspeichereinrichtung
gemäß der Erfindung beschrieben werden.
Bei einem Speicher kann ein Lesevorgang entsprechend der Messung des Kanalstroms durchgeführt werden, wenn der Kanalbereich
11 unter der Steuer-Gateelektrode 8 invertiert und eine Lese-Drainspannung an den Drainbereich 3 angelegt wird. Der Kanal
kann nicht ohne weiteres invertiert werden, wenn die Elektronendichte in der Gateelektrode 7 groß ist, während der Kanal
leicht invertiert wird, wenn die Elektronendichte in der Gateelektrode klein ist. Deshalb ermöglichen Speicher der beschriebenen
Art einen Lesevorgang entsprechend der Messung des Kanalstroms, weil der Kanalstrom in Abhängigkeit von der Elektronendichte
in der Gateelektrode 7 fließt.
Im folgenden soll ein Verfahren zum Löschen der fließenden Gateelektrode beschrieben werden.
Die Elektronen in der fließenden Gateelektrode können durch Bestrahlung mit ultraviolettem Licht erregt werden, so daß
die Elektronen in das Siliziumsubstrat austreten. Ein anderes Verfahren besteht darin, daß eine hohe Spannung an eine Elektrode
mit einer Koppelungskapazität mit der fließenden Gateelektrode angelegt wird, so daß ein Tunnelstrom durch die
Isolierschicht zwischen der Löschelektrode und der fließenden Gateelektrode fließt und die Elektronen von der fließenden Elektrode
zu der Löschelektrode gelangen können.
Im folgenden sollen beide Verfahren beispielsweise erläutert
werden. Bei dem in Fig. 5a dargestellten Speicher können die Elektronen von der Gateelektrode 7 in die Steuer-Gateelektrode
8 gelangen. Die Koppelungskapazität des Drainbereichs 3 mit der Steuer-Gateelektrode 8 und der fließenden Gateelektrode 7
ist klein. Deshalb wird eine im Vergleich zu der Drainspannung größere Löschspannung an die Steuer-Gateelektrode 8 angelegt
und die hohe Löschspannung wird angenähert an die Isolierschicht 46 zwischen der Gateelektrode 7 und der Steuer-Gateelektrode
angelegt.
Wenn eine Löschspannung an die Isolierschicht 46 angelegt wird,
kann ein Tunnelstrom durch die Isolierschicht 46 von der Gateelektrode 7 zu der Steuer-Gateelektrode 8 fließen. Deshalb
können Elektronen aus der Gateelektrode 7 in die Steuer-Gateelektrode 8 gelangen, wodurch eine Löschung möglich ist.
Bei dem in Fig. 6a und 6b dargestellten Ausführungsbeispiel
können Elektronen aus der Gateelektrode 7 in den Sourcebereich 2 gelangen. Es ist eine Koppelungskapazität zwischen dem Sourcebereich
2 und der Gateelektrode 7 vorhanden, weil der Sourcebereich 2 die Gateelektrode 7 überlappt und dazwischen eine
dünne Oxidschicht vorgesehen ist. Wenn der sich überlappende Bereich zwischen dem Sourcebereich 2 und der Gateelektrode 7
klein ist, ist die Koppelungskapazität klein. Wenn eine Löschspannung
an den Sourcebereich 2 angelegt wird, während die Drainspannung 0 Volt beträgt, wird die Löschspannung an die
dünne Isolierschicht 10 angelegt. Als Folge davon, können
Tunnelelektronen von der Gateelektrode 7 zu dem Sourcebereich
2 gelangen. Wenn die Isolierschicht 10 aus SiO' besteht und eine Dicke von 100 A aufweist, können Elektronen bei einer
Löschspannung von weniger als 10V in den Sourcebereich 2 gelangen.
Bei dem Ausführungsbeispiel in Fig. 7 können die Elektronen aus der Gateelektrode 7 elektrisch freigesetzt und in die
Löschelektrode 21 gelangen. Bei dieser Struktur ist eine nleitende Löschelektrode 21 auf der Oberfläche von p-leitendem
Substrat ausgebildet, und die fließende Gateelektrode ist über einer dünnen Isolierschicht auf der N-leitenden Löschelektrode
ausgebildet. Die Gateelektrode 7 hat eine kleine Koppelungskapzität mit der Löschelektrode 21. Wenn eine Löschspannung
an die Löschelektrode 21 angelegt wird, können deshalb Tunnelelektronen vender Gateelektrode 7 zu der Löschelektrode
21 gelangen. Deshalb ist eine elektrische Löschung bei dem beschriebenen Ausführungsbeispiel möglich.
Die Struktur für eine elektrische Löschung wurde beschrieben. Es werden jeder Elektrode derartige Spannungen zugeführt,daß
kein großer Drainstrom zwischen dem Sourcebereich 2 und dem Drainbereich 3 fließt, wenn die Elektronen in der fließenden
Gateelektrode elektrisch gelöscht werden.
Normalerweise ändert sich der Drainstrom bei dem beschriebenen Ausführungsbeispiel in Abhängigkeit vender Zeit. Der Grund für
diesen Effekt ist darin zu sehen, daß die fließende Gateelektrode nicht vollkommen abgeschirmt ist, so daß die Spannung
dieser Gateelektrode leicht durch ein äußeres elektrisches Feld geändert werden kann. Zu diesem Zweck kann die Elektrode
8 als Abschirmelektrode über der Gateelektrode 7 und der Isolierschicht 9 ausgebildet werden, um eine Änderung des Drainstroms
zu verhindern. Fig. 8a und 8b zeigen ein entsprechendes Ausführungsbeispiel mit einer derartigen Abschirmelektrode.
Normalerweise ist die an die Abschirmelektrode angelegte Spannung dieselbe wie die an eine andere Elektrode angelegte
Spannung. Bei dem Ausführungsbeispiel in Fig. 8a und 8b ist die Spannung der Abschirmelektrode dieselbe wie die der Steuer-Gateelektrode
8 in Fig. 6. Bei dem in Fig. 8 dargestellten
Ausführungsbeispiel ist die Steuer-Gäteelektrode als Abschirmelektrode
ausgebildet, so daß kein zusätzlicher Herstellungsvorgang erforderlich ist.
Den beschriebenen Ausführungsbeispielen entsprechende Halbleiterspeicher
weisen deshalb nicht nur den Vorteil von bekannten Halbleiterspeichern der eingangs genannten Art auf,
daß die Schreibspannung niedrig ist, sondern es ist auch eine einfache Programmierung mit geringer Leistung bei Herstellung
mit Großintegration möglich.
Bei den beschriebenen Ausführungsbeispielen sind n-MOS-Transistoren
auf einem p-leitenden Halbleitersubstrat vorgesehen. Es können jedoch auch pHMOS-Transistoren auf einem n-leitenden
Halbleitersubstrat Verwendung finden. Ferner können die Speichertransistoren auch auf einer Halbleiterschicht auf
einem isolierenden Substrat ausgebildet werden.
Leerseite
Claims (7)
- Patentansprüchef1./ Nichtflüchtiger Halbleiterspeicher bestehend aus mindestens einer Speichereinheit mit einem Sourcebereich und einem Drainbereich von dem Leitungstyp, welche in einem Abstand angrenzend an eine Oberfläche eines Halbleitersubstrats mit dem anderen Leitfähigkeitstyps angeordnet sind, mit einer ersten Gate-Isolierschicht (6) auf dem Drainbereich (3), mit einem Kanalbereich zwischen dem Sourcebereich (2) und dem Drainbereich (3), der einen ersten Kanalbereich (11) aufweist, der an einen zweiten Kanalbereich (12) angrenzt, der in Berührung mit dem Drainbereich (3) steht, mit einer zweiten Gate-Isolierschicht (4) auf dem ersten Kanalbereich (11), mit einer dritten Gate-Isolierschicht (5) auf dem zweiten Kanalbereich (12), mit. einer fließenden Gateelektrode (7) auf der ersten (6) und der dritten Gate-Isolierschicht (5), mit einer Steuer-Gateelektrode (8) auf der zweiten Gate-Isolierschicht (4), dadurch gekennzeichnet, daß eine erste Spannung (VD) rückwärts zu dem Halbleitersubstrat (1) an den Drainbereich (3) angelegt wird, daß eine zweite Spannung (VSG) derselben Polarität wie die erste Spannung an die Steuer-Gateelektrode (8) angelegt wird, wodurch der erste Kanalbereich (11) schwach invertiert oder invertiert wird, und der zweite Kanalbereich (12) stärker invertiert wird als der erste Kanalbereich (11), um aus dem Sourcebereich (2) austretende Ladungs-träger in dem Bereich zu beschleunigen, wo der erste Kanalbereich (11) in .Berührung mit dem zweiten.Kanalbereich steht, und um einen Teil der Ladungsträger in die fließende Gateelektrode (7) zu injizieren.
- 2. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet/ daß eine dritte Spannung, die kleiner als die erste Spannung ist und dieselbe Polarität aufweist, an den Drainbereich (3) angelegt wird, daß eine vierte Spannung, die kleiner als die erste Spannung ist und dieselbe Polarität aufweist, an die Steuer-Gateelektrode (8) angelegt wird, und daß ein Lesevorgang durch Nachweis des Drainstroms in Abhängigkeit von in der fließenden Gateelektrode (7) gespeicherter elektrischer Ladung erfolgt.
- 3. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die fließende Gateelektrode (7) teilweise die Steuer-Gateelektrode (8) überlappt, daß eine Isolierschicht zwischen diesen Elektroden vorgesehen ist, und daß eine fünfte Spannung mit derselben Polarität wie die erste Spannung an die Steuer-Gateelektrode (8) im Vergleich zu dem Drainbereich (3) angelegt wird, wodurch ein Löschvorgang durchführbar ist, indem elektrische Ladung von der fließenden Gateelektrode (7) abgeleitet wird.
- 4. Nichtflüchtiger Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die fließende Gateelektrode (7) teilweise den Sourcebereich (2) überlappt, daß dazwischen eine vierte Isolierschicht (10) vorgesehen ist, und daß eine sechste Spannung derselben Polarität wie die erste Spannung dem Sourcebereich im Vergleich zu dem Drainbereich zugeführt wird, wobei ein Löschvorgang durchgeführt wird, indem elektrische Ladung von der fließenden Gateelektrode (7) entladen wird.
- 5. Niuicflüchtiger Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die fließende Gateelektrode (7) einen Löschbereich mit einemzweiten Leitfähigkeitstyp in dem Halbleitersubstrat (1) überlappt, daß eine fünfte Gate-Isolierschicht dazwischen vorgesehen ist, und daß eine siebte Spannung mit derselben Polarität wie die erste Spannung an den Löschbereich im Vergleich zu dem Drainbereich angelegt wird, wobei ein Löschvorgang durchgeführt wird, indem elektrische Ladung von der fließenden Gateelektrode abgeleitet wird.
- 6. Nichtflüchtiger Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Abschirmelektrode auf der fließenden Gateelektrode über einerdazwischen liegenden sechstel Gate-Isolierschicht ausgebildet ist.
- 7. Nichtflüchtiger Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die an die Abschirmelektrode angelegte Spannung dieselbe wie die an die Steuer-Gateelektrode angelegte Spannung ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163583A JPS5864068A (ja) | 1981-10-14 | 1981-10-14 | 不揮発性半導体メモリの書き込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3238133A1 true DE3238133A1 (de) | 1983-04-28 |
| DE3238133C2 DE3238133C2 (de) | 1990-03-22 |
Family
ID=15776664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823238133 Granted DE3238133A1 (de) | 1981-10-14 | 1982-10-14 | Nichtfluechtiger halbleiterspeicher |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4616340A (de) |
| JP (1) | JPS5864068A (de) |
| DE (1) | DE3238133A1 (de) |
| GB (1) | GB2107519B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3443663A1 (de) * | 1983-12-09 | 1985-06-13 | N.V. Philips' Gloeilampenfabrieken, Eindhoven | Halbleiteranordnung |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3482847D1 (de) * | 1983-04-18 | 1990-09-06 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung mit einem schwebenden gate. |
| JPS60136995A (ja) * | 1983-12-26 | 1985-07-20 | Seiko Instr & Electronics Ltd | 不揮発性ｒａｍ |
| US4878101A (en) * | 1986-12-29 | 1989-10-31 | Ning Hsieh | Single transistor cell for electrically-erasable programmable read-only memory and array thereof |
| US4852062A (en) * | 1987-09-28 | 1989-07-25 | Motorola, Inc. | EPROM device using asymmetrical transistor characteristics |
| US4951103A (en) * | 1988-06-03 | 1990-08-21 | Texas Instruments, Incorporated | Fast, trench isolated, planar flash EEPROMS with silicided bitlines |
| US5020030A (en) * | 1988-10-31 | 1991-05-28 | Huber Robert J | Nonvolatile SNOS memory cell with induced capacitor |
| ATE123590T1 (de) * | 1989-03-31 | 1995-06-15 | Philips Electronics Nv | Elektrisch programmierbare halbleiterspeicher. |
| US5182452A (en) * | 1989-07-17 | 1993-01-26 | Matsushita Electric Industrial Co. Ltd. | Method for determining the presence of thin insulating films |
| US5215934A (en) * | 1989-12-21 | 1993-06-01 | Tzeng Jyh Cherng J | Process for reducing program disturbance in eeprom arrays |
| JPH06120514A (ja) * | 1991-01-17 | 1994-04-28 | Texas Instr Inc <Ti> | 不揮発性メモリ・セル構造体とその製造法 |
| US5338952A (en) * | 1991-06-07 | 1994-08-16 | Sharp Kabushiki Kaisha | Non-volatile memory |
| US5274588A (en) * | 1991-07-25 | 1993-12-28 | Texas Instruments Incorporated | Split-gate cell for an EEPROM |
| US5291439A (en) * | 1991-09-12 | 1994-03-01 | International Business Machines Corporation | Semiconductor memory cell and memory array with inversion layer |
| US5338954A (en) * | 1991-10-31 | 1994-08-16 | Rohm Co., Ltd. | Semiconductor memory device having an insulating film and a trap film joined in a channel region |
| US7071060B1 (en) * | 1996-02-28 | 2006-07-04 | Sandisk Corporation | EEPROM with split gate source side infection with sidewall spacers |
| US5918137A (en) | 1998-04-27 | 1999-06-29 | Spectrian, Inc. | MOS transistor with shield coplanar with gate electrode |
| WO2002091385A1 (en) * | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Molecular memory cell |
| JP4886160B2 (ja) * | 2001-05-07 | 2012-02-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | セルフアセンブリによるポリマーフィルムを用いた記憶装置およびその製造方法 |
| DE60233486D1 (de) | 2001-05-07 | 2009-10-08 | Advanced Micro Devices Inc | Floating-gate-speicherbaustein, der zusammengesetztes molekularmaterial verwendet |
| US6809955B2 (en) * | 2001-05-07 | 2004-10-26 | Advanced Micro Devices, Inc. | Addressable and electrically reversible memory switch |
| WO2002091496A2 (en) | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
| WO2002091495A2 (en) * | 2001-05-07 | 2002-11-14 | Coatue Corporation | Molecular memory device |
| US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
| EP1434232B1 (de) | 2001-08-13 | 2007-09-19 | Advanced Micro Devices, Inc. | Speicherzelle |
| US6858481B2 (en) * | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
| US6838720B2 (en) * | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
| US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| KR100433407B1 (ko) * | 2002-02-06 | 2004-05-31 | 삼성광주전자 주식회사 | 업라이트형 진공청소기 |
| US7012276B2 (en) * | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
| TW577194B (en) * | 2002-11-08 | 2004-02-21 | Endpoints Technology Corp | Digital adjustable chip oscillator |
| KR100591768B1 (ko) * | 2004-07-12 | 2006-06-26 | 삼성전자주식회사 | 메모리 소자들 및 그 형성 방법들 |
| JP2006032950A (ja) * | 2004-07-12 | 2006-02-02 | Samsung Electronics Co Ltd | メモリ素子及びその形成方法 |
| US6980471B1 (en) * | 2004-12-23 | 2005-12-27 | Sandisk Corporation | Substrate electron injection techniques for programming non-volatile charge storage memory cells |
| DE102017130213B4 (de) * | 2017-12-15 | 2021-10-21 | Infineon Technologies Ag | Planarer feldeffekttransistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2445137B2 (de) * | 1974-09-20 | 1980-06-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT365000B (de) * | 1974-09-20 | 1981-11-25 | Siemens Ag | N-kanal-speicher-fet |
| US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
| JPS5456701A (en) * | 1977-10-14 | 1979-05-08 | Sanyo Electric Co Ltd | Preset receiving device |
| US4328565A (en) * | 1980-04-07 | 1982-05-04 | Eliyahou Harari | Non-volatile eprom with increased efficiency |
| IT1209227B (it) * | 1980-06-04 | 1989-07-16 | Sgs Microelettronica Spa | Cella di memoria non volatile a 'gate' flottante elettricamente alterabile. |
| US4380057A (en) * | 1980-10-27 | 1983-04-12 | International Business Machines Corporation | Electrically alterable double dense memory |
| JPS57141969A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Nonvolatile semiconductor memory |
-
1981
- 1981-10-14 JP JP56163583A patent/JPS5864068A/ja active Granted
-
1982
- 1982-09-30 US US06/431,304 patent/US4616340A/en not_active Expired - Lifetime
- 1982-10-13 GB GB08229197A patent/GB2107519B/en not_active Expired
- 1982-10-14 DE DE19823238133 patent/DE3238133A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2445137B2 (de) * | 1974-09-20 | 1980-06-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix |
Non-Patent Citations (4)
| Title |
|---|
| Electronics, 31.7.80, S. 89-92 * |
| IBM Technical Disclosure Bulletin, Vol. 23, No. 1, Juni 1980, S. 227,228 * |
| IEEE Journal of Solid-State Circuits, Vol. SC-15, NHo. 3, Juni 1980, S. 311-315 * |
| IEEE Transactions on Electron Devices, Vol. ED-26, No. 11, November 1979, S. 1754-1759 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3443663A1 (de) * | 1983-12-09 | 1985-06-13 | N.V. Philips' Gloeilampenfabrieken, Eindhoven | Halbleiteranordnung |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2107519B (en) | 1985-12-18 |
| DE3238133C2 (de) | 1990-03-22 |
| GB2107519A (en) | 1983-04-27 |
| JPS5864068A (ja) | 1983-04-16 |
| JPH0258788B2 (de) | 1990-12-10 |
| US4616340A (en) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3238133C2 (de) | ||
| DE3117719C2 (de) | ||
| DE3876865T2 (de) | Elektrisch loeschbarer und programmierbarer nur-lese-speicher. | |
| DE3103160C2 (de) | Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher | |
| DE4020007C2 (de) | Nichtflüchtiger Speicher | |
| DE3121753C2 (de) | ||
| DE3929816C2 (de) | Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und Verfahren zum Löschen und Programmieren dieser Halbleiterspeichereinrichtung | |
| DE112005001595B4 (de) | Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen | |
| DE69633958T2 (de) | Verfahren und Vorrichtung für Injektion von heissen Ladungsträgern | |
| DE2838937A1 (de) | Rom-speicheranordnung mit feldeffekttransistoren | |
| DE69125692T2 (de) | Nichtflüchtiger Halbleiter-Speicher | |
| DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
| DE3236469C2 (de) | ||
| DE3686144T2 (de) | Nichtfluechtiger halbleiterspeicher. | |
| DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
| DE3876666T2 (de) | Halbleiter-festwertspeichereinrichtung. | |
| DE69123814T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
| DE3002492A1 (de) | Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung | |
| DE2614698A1 (de) | Halbleiterspeicher | |
| DE69200540T2 (de) | Elektrisch programmierbarer integrierter Eintransistorspeicher. | |
| DE2242332B2 (de) | Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff | |
| DE2937952A1 (de) | Nichtfluechtige speicheranordnung | |
| DE3926474C2 (de) | Permanent-Speicherzellen-Anordnung | |
| DE60122412T2 (de) | Verbessertes Programmierungsverfahren für eine Speicherzelle | |
| DE69834948T2 (de) | Coulomb-Blockade-Mehrpegelspeicheranordnung und entsprechende Herstellungs- und Betriebsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8127 | New person/name/address of the applicant |
Owner name: AGENCY OF INDUSTRIAL SCIENCE AND TECHNOLOGY, TOKIO |
|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |