DE69316298T2 - Nichtflüchtige Speicherzelle - Google Patents

Nichtflüchtige Speicherzelle

Info

Publication number
DE69316298T2
DE69316298T2 DE69316298T DE69316298T DE69316298T2 DE 69316298 T2 DE69316298 T2 DE 69316298T2 DE 69316298 T DE69316298 T DE 69316298T DE 69316298 T DE69316298 T DE 69316298T DE 69316298 T2 DE69316298 T2 DE 69316298T2
Authority
DE
Germany
Prior art keywords
region
gate electrode
floating gate
memory cell
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69316298T
Other languages
English (en)
Other versions
DE69316298D1 (de
Inventor
Tomoyuki Morii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04264518A external-priority patent/JP3139165B2/ja
Priority claimed from JP1984693A external-priority patent/JPH06232412A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69316298D1 publication Critical patent/DE69316298D1/de
Application granted granted Critical
Publication of DE69316298T2 publication Critical patent/DE69316298T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5612—Multilevel memory cell with more than one floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

    Hintergrund der Erfindung 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf eine nichtflüchtige bzw. permanente Speicherzelle vom Seitenwandakkumulations- bzw. Anhäufungstyp, und insbesondere auf eine nichtflüchtige Speicherzelle für einen elektrisch löschbaren, programmierbaren Nur-Lesespeicher (EEPROM).
    • 2. Beschreibung des technologischen Hintergrunds:
  • Ein nichtflüchtiger Speicher umfaßt löschbare programmierbare Nur-Lesespeicher (EPROMs) und EEPROMs.
  • Figur 8 zeigt eine nichtflüchtige Speicherzelle vom Seitenwandakkumulationstyp 80 für ein EPROM. Eine solche Speicherzelle ist in dem US-Patent Nr.5,051,793 offenbart.
  • Die Speicherzelle 80 umfaßt ein p-Typ-Siliziumsubstrat 81, einen Sourcebereich 82 und einen Drainbereich 83, welche in dem Substrat 81 ausgebildet sind, einen Gate- Isolationsfilm 84 mit einer gleichförmigen Dicke, welcher auf dem Substrat 81 ausgebildet ist, Floating Gate-Elektroden bzw. Elektroden mit schwebendem bzw. freiem Potential 85a und 85b, und eine Regel- bzw. Steuergate-Elektrode 86, welche auf dem Gate-Isolationsfilm 84 ausgebildet ist. Die Floating Gate-Elektroden 85a und 85b sind auf beiden Seiten der Regel- bzw. Steuergate-Elektrode 86 als ein Paar von Seitenwänden vorgesehen. Die Floating Gate-Elektroden 85a und 85b und die Regel- bzw. Steuerelektrode 86 sind elektrisch voneinander getrennt bzw. isoliert durch einen Isolationsfilm, welcher dazwischen ausgebildet ist. Die Breite (T) der Regel- bzw. Steuergate-Elektrode 86 (d.h. die Größe in der Richtung der Kanallänge) ist kleiner als die Kanallänge (L), und die Floating Gate-Elektroden 85a und 85b decken einen Teil eines Kanals über dem Gate-Isolationsfilm 84 ab.
  • Wenn das elektrische Potential des Drainbereichs 83 ausreichend angehoben wird in Bezug auf das des Sourcebereichs 82, werden Elektronen, welche von dem Sourcebereich 82 emittiert werden, in Richtung auf den Drainbereich 83 in einem elektrischen Feld beschleunigt, welches zwischen dem Sourcebereich 82 und dem Drainbereich 83 ausgebildet ist. Die beschleunigten Elektronen verursachen einen Lawinendurchbruch (avalanche breakdown) in der Umgebung des Drainbereichs 83, was eine Vielzahl von Elektronen mit hoher Energie (heiße Elektronen bzw. "hot electrons") erzeugt. Ein Teil der erzeugten heißen Elektronen springt über die elektrische Potentialsperre des Gate-Isolationsfilms 84, um in die Floating Gate- Elektrode 85b auf der Seite des Drainbereichs 83 injiziert zu werden. Wenn heiße Elektronen in die Floating Gate-Elektrode 85b injiziert werden, wird das elektrische Potential der Floating Gate-Elektrode 85b verringert, was zu einer Erhöhung der Inversions- bzw. umgekehrten Grenzspannung (inversion threshold voltage) der Speicherzelle 80 führt.
  • Auf diese Art nimmt jede Speicherzelle einen von zwei elektrisch stabilen Zuständen an (d.h. logisch "high" und logisch "bw") in Abhängigkeit von bzw. in Übereinstimmung mit dem Niveau der Inversionsgrenzspannung. Als Ergebnis kann jede Speicherzelle ein 1-Bit-Datum speichern. Zum Beispiel wird die Inversionsgrenzspannung einer gewünschten Speicherzelle selektiv bzw. ausgewählt auf ein hohes Niveau gesetzt, und die der anderen Speicherzellen wird auf ein niedriges Niveau gesetzt unter einer Vielzahl von nichtflüchtigen Speicherzellen, welche in einer Matrix ausgebildet sind, wodurch das gewünschte Datum bzw. die gewünschten Daten gespeichert werden können.
  • Die oben erwähnte nichtflüchtige Speicherzelle vom Seitenwandakkumulationstyp weist die folgenden Probleme auf:
  • Der Lesefehler von Daten kann durch Erhöhen der Anzahl der heißen Elektronen, welche in die Floating Gate-Elektrode 85b injiziert werden sollen, verhindert werden. Dies erfordert, daß das elektrische Feld in der Umgebung des Drainbereichs 83 verstärkt wird. Um dieses elektrische Feld zu verstärken, sollte ein höheres elektrisches Potential an dem Drainbereich 83 angelegt werden. Jedoch erstreckt sich in dem Fall, in welchem ein solches hohes elektrisches Potential an den Drainbereich 83 angelegt wird, eine Verarmungsschicht (depletion layer), welche in der Umgebung des pn-Übergangs (pnjunction) zwischen dem n-Typ-Drainbereich 83 und dem p-Typ-Substrat 81 ausgebildet wird, tief in Richtung auf den Sourcebereich 82. Als Ergebnis werden die heißen Elektronen, welche erzeugt wurden aufgrund des Lawinendurchbruchs, in einen Teil des Gate-Isolationsfilms 84 direkt unter der Regel- bzw. Steuergate-Elektrode 86 injiziert. Um das Injizieren der heißen Elektronen in den Gate-Isolationsfilm 84 zu vermeiden, sollte das elektrische Potential, welches an den Drainbereich 83 angelegt wird, verringert werden. Jedoch verringert das verringerte elektrische Potential, welches an den Drainbereich 83 angelegt werden soll, die Anzahl der heißen Elektronen (Schreibkapazität), welche in die Floating Gate-Elektrode 85b injiziert werden sollen. Dies wird einen Lesefehler von Daten verursachen.
  • Die US-A-5, 143,860 offenbart ein EPROM gemäß dem Oberbegriff von Anspruch 1 mit Seitenwand-Floating-Gates, welche auf den Seitenwänden von Feldisolatoren ausgebildet sind, welche Bifleitungen überlagern bzw. über diesen liegen.
  • Die EP-A-0 517 353, welche nach dem ersten Prioritätsdatum der vorliegenden Anmeldung veröffentlicht wurde, offenbart eine nichtflüchtige Speicherzelle mit ersten und zweiten Fremdatom- bzw. Störstoffdiffusionsschichten (impurity diffusion layers) in einem Halbleitersubstrat; ein erster Isolationsfilm ist auf dem Substrat zwischen den Schichten auf der Seite der ersten Störstoffdiffusionsschicht vorgesehen; ein dielektrischer Tunnelfilm erstreckt sich zu dem zweiten Fremdatomdiffusionsschichtbereich. Eine erste Elektrode ist auf dem ersten Isolationsfilm ausgebildet, und ein Floating Gate ist auf dem dielektrischen Tunneifilm und auf der Seitenwand der ersten Elektrode über bzw. durch einen Isolationsfilm ausgebildet. Eine zweite Elektrode ist auf dem Floating Gate vorgesehen über bzw. durch einen zweiten Isolationsfilm, um das Potential des Floating Gates zu steuern bzw. zu regeln; heiße Tunnelelektronen können von der Inversionsschicht, welche unter der ersten Elektrode ausgebildet ist, gesteuert bzw. geregelt durch die erste Elektrode, zu dem Floating Gate injiziert werden.
    • Zusammenfassung der Erfindung
  • Die nichtflüchtige Speicherzelle dieser Erfindung umfaßt:
  • eine Halbleiterschicht eines ersten Leitfahigkeitstyps mit einem oberen Bereich;
  • einen Sourcebereich eines zweiten Leitfahigkeitstyps und einen Drainbereich des zweiten Leitfahigkeitstyps, welche in dem oberen Bereich der Halbleiterschicht in einem bestimmten Abstand voneinander vorgesehen sind;
  • einen Kanalbereich, welcher zwischen dem Sourcebereich und dem Drainbereich in dem oberen Bereich der Halbleiterschicht vorgesehen ist;
  • einen Isolationsfilm, welcher auf dem oberen Bereich der Halbleiterschicht vorgesehen ist, mit einem ersten Bereich, welcher im wesentlichen den Sourcebereich bedeckt bzw. abdeckt, einem zweiten Bereich, welcher im wesentlichen den Drainbereich bedeckt bzw. abdeckt, und einem dritten Bereich, welcher den Kanalbereich bedeckt bzw. abdeckt;
  • eine erste Floating Gate-Elektrode bzw. Elektrode mit schwebendem bzw. freiem Potential, welche auf dem ersten Bereich des Isolationsfilms vorgesehen ist;
  • eine zweite Floating Gate-Elektrode, welcher auf dem zweiten Bereich des Isolationsfilms vorgesehen ist; und
  • eine Regel- bzw. Steuergate-Elektrode, welche auf dem dritten Bereich des Isolationsfilms vorgesehen ist und elektrisch von den ersten und zweiten Floating- Gate-Elektroden isoliert ist, wobei die Dicke von beiden, des ersten Bereichs und des zweiten Bereichs des Isolationsfilms, kleiner ist, als die des dritten Bereichs des Isolationsfilms.
  • Bei einer anderen Ausführungsform der vorliegenden Erfindung ist die Dicke des ersten Bereichs des Isolationsfilms gleich der des zweiten Bereichs des Isolationsfilms.
  • Bei einer anderen Ausführungsform der vorliegenden Erfindung ist die Dicke des ersten Bereichs des Isolationsfilms größer als die des zweiten Bereichs des Isolationsfilms.
  • Gemäß einem anderen Aspekt der vorliegenden Erfmdung umfaßt ein Verfahren zum Schreiben eines der drei logischen Daten: "0", "1" und "2" in die nichtflüchtige, oben beschriebene Speicherzelle die Schritte:
  • Injizieren eines Teils der elektrischen (Ladungs-) Träger in dem Sourcebereich in die erste Floating Gate-Elektrode durch bzw. über den ersten Bereich des Isolationsfilms durch Anlegen einer ersten Spannung zwischen der Regel- bzw. Steuergate-Elektrode, und dem Sourcebereich und dem Drainbereich zu der Zeit, zu welcher das Datum "1" geschrieben wird; und
  • Injizieren eines Teils der elektrischen (Ladungs-) Träger in dem Sourcebereich und dem Drainbereich in die erste Floating Gate-Elektrode und die zweite Floating Gate-Elektrode über bzw. durch den ersten Bereich und den zweiten Bereich des Isolationsfilms zu der Zeit, zu welcher das Datum "2" geschrieben wird.
  • Bei einer Ausführungsform der vorliegenden Erfindung bedeckt die Regel- bzw. Steuergate-Elektrode vollständig den Kanalbereich.
  • Bei einer anderen Ausführungsform der vorliegenden Erfindung bedeckt die Regelbzw. Steuergate-Elektrode einen Teil des Kanalbereichs, und mindestens eine der ersten und zweiten Floating Gate-Elektroden bedeckt einen anderen Teil des Kanalbereichs.
  • Bei der nichtflüchtigen Speicherzelle der vorliegenden Erfindung sind der erste Bereich und der zweite Bereich des Gate-Isolationsfilms dünner, als dessen dritter Bereich unter der Gate-Elektrode. Zu der Zeit, zu welcher Daten geschrieben werden, wird ein Teil der elektrischen (Ladungs-) Träger in dem Sourcebereich und dem Drainbereich injiziert in die erste Floating Gate-Elektrode und/oder die zweite Floating Gate-Elektrode durch bzw. über den ersten Bereich und/oder den zweiten Bereich des Gate-Isolationsfilms. Auf diese Art werden Daten in die Speicherzelle geschrieben. Die Elektronen fließen durch den ersten Bereich und/oder den zweiten Bereich des Gate-Isolationsfilms aufgrund eines Fowler-Nordheim-Mechanismus.
  • Demzufolge ermöglicht die hierin beschriebene Erfindung den Vorteil des Schaffens einer nichtflüchtigen Speicherzelle vom Seitenwandakkumulations- bzw. Anreicherungstyp mit einer großen Schreibkapazität.
  • Diese und andere Vorteile der vorliegenden Erfindung werden den Fachleuten beim Lesen und Verstehen der nachfolgenden ausführlichen Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen offensichtlich werden.
    • Kurze Beschreibung der Zeichnungen
  • Figuren 1A bis 1C sind Querschnittsansichten, welche die Schritte des Herstellens einer nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung zeigen.
  • Figuren 2A bis 2C sind Querschnittsansichten, welche den Betrieb bzw. die Wirkungsweise der in Figur 1C gezeigten Speicherzelle veranschaulichen.
  • Figur 3 ist ein Diagramm, welches das Verhältnis zwischen dem Drainstrom ID und der Drainspannung VD in der in Figur 1 C gezeigten Speicherzelle zeigt.
  • Figuren 4A bis 4C sind Querschnittsansichten, welche die Schritte des Herstellens einer anderen nichtflüchtigen Speicherzelle gemäß der vorliegenden Erfindung zeigen.
  • Figuren 5A bis 5D sind Querschnittsansichten, welche den Betrieb bzw. die Wirkungsweise der in Figur 4C gezeigten Speicherzelle veranschaulichen.
  • Figur 6 ist ein Diagramm, welches das Verhältnis zwischen der Anzahl der elektrischen Ladungsträger, welche in die Floating Gate-Elektrode der in Figur 4C gezeigten Speicherzelle und der Regel- bzw. Steuergatespannung VCG, welche an die Regel- bzw. Steuergate-Elektrode angelegt wird, zeigt.
  • Figur 7 ist ein Diagramm, welches das Verhältnis zwischen dem Drainstrom ID und der Drainspannung VD in der in Figur 4C gezeigten Speicherzelle zeigt.
  • Figur 8 ist eine Querschnittsansicht, welcher ein Beispiel einer herkömmlichen nichtflüchtigen Speicherzelle vom Seitenwandakkumulations- bzw. Anreicherungstyp zeigt.
    • Beschreibung der bevorzugten Ausführungsformen
  • Hiernach wird die vorliegende Erfindung mittels veranschaulichender Beispiele unter Bezugnahme auf die Zeichungen beschrieben.
    • Beispiel 1
  • Figur 1C ist eine Querschnittsansicht, welche eine nichtflüchtige Speicherzelle vom Seitenwandanreicherungs- bzw. Akkumulationstyp gemäß der vorliegenden Erfindung zeigt. Die vorliegende Erfindung wird mittels einer beispielhaften Speicherzelle beschrieben, welche unter Verwendung eines Verfahrens zur Herstellung eines LSI mit einer minimalen Größe von 0,5 bis 1,0 µm hergestellt wurde.
  • Diese Speicherzelle umfaßt einen n-Typ-Sourcebereich 24 und einen n-Typ- Drainbereich 25, welche einander mit einem bestimmten Abstand (ungefahr 0,25 µm) gegenüberliegen, und einen Kanalbereich, welcher zwischen dem Sourcebereich 24 und dem Drainbereich 25 angeordnet ist. Der Sourcebereich 24 und der Drainbereich 25 sind auf dem oberen Bereich eines p-Typ-Siliziumsubstrats 11 vorgesehen. Der Sourcebereich 24 und der Drainbereich 25 sind ein Störstoff- bzw. Fremdatomdiffüsionsbereich mit einer Dicke von ungefahr 0,1 µm. Die Oberflächenkonzentration der n-Typ-Fremdstoffe bzw. Störstoffe, welche in die Fremdstoffdiffusionsbereiche dotiert wurde, beträgt 10²&sup0;&supmin;²¹ cm&supmin;³. In dem Siliziumsubstrat 11 werden p- Typ-Fremdatome bzw. Störstoffe mit einer Oberflächenkonzentration von ungefahr 10¹&sup7; cm&supmin;³ dotiert.
  • Auf dem Siliziumsubstrat 11 ist ein Gate-Isolationsfilm 13 vorgesehen. Der Gate- Isolationsfilm 13 umfaßt einen ersten Bereich 13a, einen zweiten Bereich 13b und einen dritten Bereich 13c. Der erste Bereich 13a weist eine Dicke von 10 nm auf und bedeckt den Sourcebereich 24, der zweite Bereich 13b weist eine Dicke von 10 nm auf und bedeckt den Drainbereich 25, und der dritte Bereich 13c weist eine Dicke von 20 nm auf und bedeckt den Kanalbereich. Bei dem vorliegenden Beispiel haben der erste Bereich 13a und der zweite Bereich 13b die gleiche Dicke und sowohl der erste als auch der zweite Bereich 13a und 13b sind dünner als der dritte Bereich 13c. Es wird gefordert bzw. ist erforderlich, daß die Dicke des ersten Bereichs 13a und des zweiten Bereichs 13b so eingestellt bzw. festgesetzt wird, daß ein Fowler- Nordheim-Strom (FN-Strom) hindurchfließt (d.h. ungefahr 5 nm oder mehr). Des weiteren ist es erforderlich, daß die Dicke des dritten Bereichs 13c größer ist, als die der ersten und zweiten Bereiche 13a und 13b. Weiterhin kann der dritte Bereich 13c eine mehrfach geschichtete Struktur aufweisen, umfassend einen Oxidfilm und einen Siliziumnitridfilm.
  • Eine erste Floating Gate-Elektrode 17a ist auf dem ersten Bereich 13a vorgesehen, und eine zweite Floating Gate-Elektrode 17b ist auf dem zweiten Bereich 13b vorgesehen. Zusätzlich ist die Regel- bzw. Steuergate-Elektrode 14 auf dem dritten Bereich 13c vorgesehen. Die Regel- bzw. Steuergate-Elektrode 14 ist bzw. wird elektrisch von der ersten Floating Gate-Elektrode 17a und der zweiten Floating Gate- Elektrode 17b durch einen Isolationsfilm 12 mit einer Dicke von 15 nm isoliert. Die Regel- bzw. Steuergate-Elektrode 14 und die Floating Gate-Elektroden 17a und 17b werden üblicherweise aus polykristallinem Silizium, Polycidel, etc. hergestellt.
  • Die Gatelänge der Regel- bzw. Steuergate-Elektrode 14 der vorliegenden Erfindung (gemessen entlang der Richtung der Kanallänge) beträgt ungefähr 0,25 µm, und ihre Gatebreite (gemessen entlang der Richtung senkrecht zur Richtung der Kanallänge) beträgt ungefähr 2 µm.
  • Die Gate-Länge der Floating Gate-Elektroden 17a und 17b beträgt ungefähr 0,1 bis 0,15 µm und deren Gate-Breite ist gleich der der Regel- bzw. Steuergate-Elektrode 14.
  • Wie in Figur 1C gezeigt, ist die Speicherzelle mit einem Zwischenpegel- (interlevel) Isolator 18 bedeckt, welcher auf dem Siliziumsubstrat 11 ausgebildet ist. Kontaktlöcher sind in dem Zwischenpegelisolator 18 vorgesehen, um so den Sourcebereich 24 und den Drainbereich 25 zu erreichen. Zusätzlich sind über dem Siliziumsubstrat 11 eine Source-Elektrode 205 und eine Drain-Elektrode 20D vorgesehen. Die Source- Elektrode 205 kommt mit dem Sourcebereich 24 über das Kontaktloch in Kontakt bzw. Verbindung, und die Drain-Elektrode 20D kommt mit dem Drainbereich 25 über das Kontalatloch in Kontakt.
  • Hiernach wird die Arbeits- bzw. Wirkungsweise der Speicherzelle unter Bezugnahme auf die Figuren 2A bis 2C beschrieben.
  • Zunächst wird ein Schreibvorgang beschrieben.
  • Elektrische Potentiale von 10 V, 0 V und 0 V werden jeweils an die Regel- bzw. Steuergate-Elektrode 14, den Sourcebereich 24 (Sourceelektrode 205) und den Drainbereich 25 (Drainelektrode 20D) angelegt. Das elektrische Potential der Regel- bzw. Steuergate-Elektrode 14 wird 10 V im Bezug auf den Sourcebereich 24 und den Drainbereich 25. Aufgrund der kapazitiven Kopplung der Floating Gate-Elektroden 17a und 17b und der Regel- bzw. Steuergate-Elektrode 14 erhöht sich das elektrische Potential der Floating Gate-Elektroden 17a und 17b auf einen Pegel bzw. ein Niveau, welches benötigt wird, um einen FN-Strom zu erzeugen. Als Ergebnis treten, wie in Figur 2A gezeigt, Elektronen in dem Sourcebereich 24 und in dem Drainbereich 25 durch die ersten und zweiten Bereiche 13a und 13b aufgrund des Tunneleffekts hindurch und werden in die Floating Gate-Elektroden 17a bzw. 17b injiziert. Nachdem die Elektronen in die Floating Gate-Elektroden 17a und 17b injiziert wurden, bleiben die Elektronen in den Floating Gate-Elektroden 17a und 17b bzw. werden von diesen zurückgehalten, selbst wenn das elektrische Potential der Regel- bzw. Steuergate-Elektrode 14 auf unter 10 V verringert wird, weil die Floating Gate- Elektroden 17a und 17b jeweils mit den ersten und zweiten Bereichen 13a und 13b, dem Zwischenpegelisolator 18, und dem Isolationsfilm 12 bedeckt bzw. abgedeckt sind.
  • Unter einer Vielzahl von Speicherzellen werden die Regel- bzw. Steuergate- Elektroden 14 von ausgewählten Speicherzellen mit einem elektrischen Potential von 10 V beaufschlagt, und die Regel- bzw. Steuergate-Elektroden 14 der anderen Speicherzellen werden mit einem elektrischen Potential von 0 V beaufschlagt. Auf diese Art werden Elektronen nur in den Floating Gate-Elektroden 17a und 17b der ausgewählten Speicherzellen angereichert bzw. angesammelt.
  • Als nächstes wird der Lesevorgang der Speicherzelle beschrieben.
  • Elektrische Potentiale von 5 V, 0 V und 1 V werden jeweils an die Regel- bzw. Steuergate-Elektrode 14, den Sourcebereich 24 bzw. den Drainbereich 25 angelegt. Bei dem vorliegenden Beispiel wird die Inversionsgrenzspannung der Speicherzelle auf einen Wert von kleiner als 5 V (z.B. 1 V) festgesetzt, so daß ein leitfahiger Kanal 29 zwischen dem Sourcebereich 24 und dem Drainbereich 25, wie in Figur 28 gezeigt, ausgebildet wird. Elektronen gehen von dem Sourcebereich 24 zu dem Drainbereich 25 über den leitfahigen Kanal 29 über. Zu dieser Zeit wird ein Drainstrom mit einem bestimmten Pegel erhalten.
  • Bei dem vorliegenden Beispiel ist die Inversionsgrenzspannung der Speicherzelle in dem Fall, wo die Elektronen nicht in den Floating Gate-Elektroden 17a und 17b angereichert werden, im wesentlichen gleich zu der in dem Fall, wo die Elektronen in den Floating Gate-Elektroden 17a und 17b angereichert werden, weil die Floating Gate-Elektroden 17a und 17b außerhalb des Kanalbereichs angeordnet sind. Deshalb wird in beiden Fällen der ähnliche leitfähige Kanal 29 zwischen dem Sourcebereich 24 und dem Drainbereich 25 ausgebildet, und in beiden Fällen gehen die Elektronen von dem Sourcebereich 24 zu dem Drainbereich 25 über, wodurch ein Drainstrom erhalten werden kann. Jedoch erhöhen, wie in Figur 2B gezeigt, die angereicherten Elektronen den Diffusionsschichtwiderstand (d.h. den parasitären Widerstand 31) des Sourcebereichs 24 und des Drainbereichs 25, wenn die Elektronen in den Floating Gate-Elektroden 17a und 17b angereichert werden. Deshalb ist der Pegel des Drainstroms, welcher in dem Fall erhalten wird, wo die Elektronen in den Floating Gate-Elektroden 17a und 17b angereichert werden, geringer als der des Drainstroms, welcher in dem Fall erhalten wurde, wo die Elektronen nicht in den Floating Gate- Elektroden 17a und 17b angereichert wurden.
  • Figur 3 zeigt das Verhältnis zwischen dem Drainstrom ID und der Drainspannung VD. Wie aus Figur 3 verstanden wird, wird das 1-Bit-Datum "0" und "1" identifiziert bzw. festgestellt in Abhängigkeit von dem Pegel des Drainstroms ID.
  • Wie oben beschrieben, wird ein 1-Bit-Datum bei der nichtflüchtigen Speicherzelle vom Seitenwandakkumulations- bzw. Anreicherungstyp gemäß der vorliegenden Erfindung nicht in Abhängigkeit von dem Grad bzw. Pegel der Inversionsgrenzspannung gespeichert. Gemäß der vorliegenden Erfindung wird ein 1-Bitdatum in Abhängigkeit von dem Grad bzw. Pegel des parasitären Widerstands 31 des Sourcebereichs 24 und des Drainbereichs 25 gespeichert. Es wird in Erwägung gezogen bzw. daran gedacht, daß, wenn eine Anzahl von Elektronen in den Floating Gate-Elektroden 17a und 17b angereichert ist, die Elektronen, welche in dem Sourcebereich 24 und dem Drainbereich 25 in der Umgebung der Floating Gate- Elektroden 17a und 17b vorliegen, in der Anzahl abnehmen, und zwar aufgrund des elektrischen Feldes, welches durch diese Elektronen ausgebildet wird, wodurch der elektrische Widerstand in diesen Bereichen erhöht wird. Daten können identifiziert bzw. festgestellt werden, basierend auf dem Pegel des Drainstroms, weil der Pegel des Drainstroms sich in Abhängigkeit von dem Pegel des parasitären Widerstands 31 des Sourcebereichs 24 und des Drainbereichs 25 verändert.
  • Bei der Speicherzelle der vorliegenden Erfindung hat der Drainstrom unter der Bedingung, daß Daten geschrieben werden, einen Pegel von 90 % bis 100 % von dem des Drainstroms unter der Bedingung, daß Daten nicht geschrieben werden. Im allgemeinen wird, um das Lesen von Daten praktisch durchzuführen, daran gedacht, daß der Drainstrom unter der Bedingung, daß Daten geschrieben werden, einen Pegel von 80 % oder weniger als den des Drainstroms haben sollte, unter der Bedingung, daß Daten nicht geschrieben werden. Zusätzlich wird, um das Lesen der Daten ohne Fehler durchzufiihren, bevorzugt, daß der Drainstrom unter der Bedingung, daß Daten geschrieben werden, einen Pegel von 70 % oder weniger dessen des Drainstroms aufweist unter der Bedingung, daß Daten nicht geschrieben werden.
  • Damit der Drainstrom stark verändert wird in Abhängigkeit von der Anreicherung oder Nicht-Anreicherung der Elektronen in den Floating Gate-Elektroden 17a und 17b, wird zum Bespiel die Gatelänge der Floating Gate-Elektroden 17a und 17b vergrößert, und die Dicke der ersten und zweiten Bereiche 13a und 13b wird verkleinert.
  • Als nächstes wird der Löschvorgang der Speicherzelle beschrieben. Elektrische Potentiale von -10 V, 0 V und 0 V werden jeweils an die Regel- bzw. Steuergate- Elektrode 14, den Sourcebereich 24 und den Drainbereich 25 angelegt. Die elektrischen Potentiale der Floating Gate-Elektroden 17a und 17b werden ausreichend verringert aufgrund der kapazitiven Kopplung zwischen der Regel- bzw. Steuergate- Elektrode 14 und den Floating Gate-Elektroden 17a und 17b. Als Ergebnis gehen, wie in Figur 2C gezeigt, die Elektronen, welche in den Floating Gate-Elektroden 17a und 17b angereichert sind, auf den Sourcebereich 24 und den Drainbereich 25 über.
  • Die Speicherzelle der vorliegenden Erfindung ist von der von Figur 8 in den folgenden Punkten verschieden:
  • (1) Bei der Speicherzelle von Figur 8 werden die Elektronen von dem Kanalbereich in die Floating Gate-Elektrode 85b injiziert. Deshalb sollte ein Teil der Floating Gate-Elektrode 85b einen Teil des Kanalbereichs abdecken. Andererseits werden die Elektronen bei der Speicherzelle des vorliegenden Beispiels von dem Sourcebereich 24 und dem Drainbereich 25 in die Floating Gate-Elektroden 17a bzw. 17b injiziert. Deshalb ist es nicht erforderlich, daß ein Teil der Floating Gate-Elektroden 17a und 17b einen Teil des Kanalbereichs abdeckt.
  • (2) Bei der Speicherzelle von Figur 8 sollten heiße Elektronen an dem Ende des Kanalbereichs erzeugt werden, um Daten zu schreiben. Ein Teil der erzeugten heißen Elektronen wird in die Floating Gate-Elektrode 85b injiziert; jedoch neigt ein Teil der verbleibenden heißen Elektronen dazu, in dem Gate-Isolationsfilm 84 über dem Kanalbereich gefangen bzw. eingefangen zu werden. Andererseits werden bei der Speicherzelle der vorliegenden Erfindung die Elektronen von dem Sourcebereich 24 und dem Drainbereich 25 in die Floating Gate-Elektroden 17a und 17b aufgrund eines FN-Leitungsmechanismus injiziert. Deshalb ist das Erzeugen von heißen Elektronen nicht erforderlich, um Daten zu schreiben. Demzufolge besteht gemäß der vorliegenden Erfindung nur eine geringe Möglichkeit, daß die heißen Elektronen in dem dritten Bereich 13c eingefangen werden und daß sich die Zuverlässigkeit der Speicherzelle verschlechtert.
  • (3) Bei der Speicherzelle von Figur 8 können die Elektronen, welche in den Floating Gate-Elektroden 85a und 85b angereichert sind, nicht elektrisch entfernt werden, so daß Daten, welche in der Speicherzelle gespeichert wurden, nicht elektrisch gelöscht werden können. Bei der Speicherzelle des vorliegenden Beispiels werden die Elektronen injiziert unter Ausnutzung des Vorteils des FN-Leitungsmechanismus, so daß Daten, welche in der Speicherzelle gespeichert wurden, elektrisch gelöscht werden können.
  • Als nächstes wird ein Verfahren zur Herstellung der oben erwähnten Speicherzelle unter Bezugnahme auf die Figuren 1A bis 1C beschrieben.
  • Ein relativ dicker Oxidfilm (Dicke: 20 nm), welcher der dritte Bereich 13c werden soll, wird auf dem Siliziumsubstrat 11 ausgebildet. Dann wird ein polykristalliner Silliciumfilm auf dem Oxidfilm durch ein CVD-Verfahren ausgebildet. Der polykristalline Siliziumfilm wird mit einem vorherbestimmten Verdrahtungsmuster durch Lithographie und Ätzen gemustert, um die Regel- bzw. Steuergate-Elektrode 14 auszubilden. Danach wird der Oxidfilm, welcher freiliegt, durch Ätzen entfernt. Auf diese Art bedecken der verbleibende dicke Oxidfilm (d.h. der dritte Bereich 13c) und die Regel- bzw. Steuergate-Elektrode 14 den Kanalbereich in dem Siliziumsubstrat 11, wie in Figur 1A gezeigt.
  • Dann werden As-Ionen in die Oberfläche des Siliziumsubstrats 11 implantiert unter Verwendung der Regel- bzw. Steuergate-Elektrode 14 als Maske, und Diffiisionsbereiche mit einer hohen Konzentration an Fremdstoffen bzw. Fremdatomen (d.h. der Sourcebereich 24 und der Drainbereich 25) werden selbstausrichtend bzw. selbstjustierend (self-alignrnent) mit der Regel- bzw. Steuergate-Elektrode 14 ausgebildet.
  • Ein Isolationsfiim 12 (Dicke 15 nm), welcher die Floating Gate-Elektrode 17a von der Regel- bzw. Steuergate-Elektrode 14 trennt und die Floating Gate-Elektrode 17b von der Regel- bzw. Steuergate-Elektrode 14 trennt, wird auf beiden Seitenflächen der Regel- bzw. Steuergate-Elektrode 14 ausgebildet. Danach werden dünne Oxidfilme (Dicke: 10 µm) auf den freiliegenden Oberflächen des Siliziumsubstrats 11 ausgebildet. Diese dünnen Oxidfilme entsprechen dem ersten Bereich 13a und dem zweiten Bereich 13b.
  • Dann wird polykristallines Silizium über der gesamten Oberfläche des Siliziumsubstrats 11 abgelagert, um die dünnen Oxidfilme zu bedecken bzw. abzudecken. Das polykristalline Silizium wird von oben durch eine Ätztechnik mit einer hohen Anisotropie bzw. Richtungsabhängigkeit ohne Verwendung einer Maske geätzt. Auf diese Art wird das polykristalline Silizium, welches auf den Bereichen abgelagert ist, die anders sind als diese auf den beiden Seiten der Regel- bzw. Steuergate-Elektrode 14, entfernt, wodurch die Floating Gate-Elektroden 17a und 17b vom Seitenwandanreicherungstyp auf beiden Seiten der Regel- bzw. Steuergate-Elektrode 14 ausgebildet werden (Figur 1B).
  • Danach wird der Zwischenpegelisolator 18 ausgebildet, die Kontaktlöcher werden in dem Zwischenpegelisolator 18 ausgebildet, und die Sourceelektrode 205 und die Drainelektrode 20D werden durch eine übliche Technik ausgebildet. Demzufolge wird eine Struktur, wie in Figur 1 C gezeigt, erhalten.
    • Beispiel 2
  • Hiernach wird eine andere nichtflüchtige Speicherzelle vom Seitenwandanreicherungstyp gemäß der vorliegenden Erfindung unter Bezugnahme auf die Figuren 4A bis 4C beschrieben. Figur 4C ist eine Querschnittsansicht der Speicherzelle. Bei dieser Figur bezeichnen die gleichen Bezugszeichen, wie die der Speicherzelle von Figur 1, die gleichen Bestandteile. Der wesentliche bzw. hauptsächliche Unterschied zwischen der Speicherzelle von Figur 1C und der des Beispiels 2 liegt in der Struktur des Gate-Isolationsfilms.
  • Hiernach wird die vorliegende Erfindung durch hauptsächlich Beschreiben der Struktur des Gate-Isolationsfiims gezeigt.
  • Der Gate-Isolationsfilm 13 des vorliegenden Beispiels umfaßt auch den ersten Bereich 13a, den zweiten Bereich 13b und den dritten Bereich 13c. Der erste Bereich 13a weist eine Dicke von 10 µm auf und bedeckt den Sourcebereich 24, der zweite Bereich 13b weist eine Dicke von 15 µm auf und bedeckt den Drainbereich 25 und der dritte Bereich 13c weist eine Dicke von 20 µm auf und bedeckt den Kanalbereich. Der erste Bereich 13a und der zweite Bereich 13b sind dünner als der dritte Bereich 13c. In dieser Hinsicht hat das vorliegende Beispiel die gleiche Struktur bzw. den gleichen Aufbau wie in Beispiel 1. Jedoch ist in dem vorliegenden Beispiel der erste Bereich 13a dünner als der zweite Bereich 13b, was einen anderen Aufbau bzw. eine andere Struktur darstellt als die von Beispiel 1. Bei dem vorliegenden Beispiel hat der zweite Bereich 13b eine zweigeschichtete Struktur.
  • Hiernach wird der Betrieb bzw. die Arbeitsweise der Speicherzelle des vorliegenden Beispiels unter Bezugnahme auf die Figuren 5A bis 5D beschrieben.
  • Als erstes wird der Schreibvorgang der Speicherzelle beschrieben.
  • Elektrische Potentiale von 10 V, 0 V und 0 V werden jeweils an die Regel- bzw. Steuergate-Elektrode 14, den Sourcebereich 24 (Sourceelektrode 20S) und den Drainbereich 25 (Drainelektrode 20D) angelegt. Das elektrische Potential der Floating Gate-Elektroden 17a und 17b erhöht sich aufgrund der kapazitiven Kopplung zwischen der Regel- bzw. Steuergate-Elektrode 14 und den Floating Gate- Elektroden 17a und 17b. Als Ergebnis treten, wie in Figur 5A gezeigt, die Elektronen in dem Sourcebereich 24 durch den ersten Bereich 13a aufgrund des Tunneleffekts hindurch, um in die Floating Gate-Elektrode 17a injiziert zu werden. Zu dieser Zeit fließt ein FN-Strom nicht durch den zweiten Bereich 13b. Dies kommt daher, weil die Dicke des zweiten Bereichs 13b so festgesetzt bzw. eingestellt ist, daß der FN-Strom kaum hindurchfließt, obwohl das elektrische Potential von 10 V an die Regel- bzw. Steuergate-Elektrode 14 angelegt wird bzw. ist. Obwohl das elektrische Potential der Regel- bzw. Steuergate-Elektrode 14 auf unter 10 V verrringert wird, nachdem die Elektronen in die Floating Gate-Elektrode 17a injiziert wurden, werden die Elektronen in der Floating Gate-Elektrode 17a festgehalten bzw. zurückgehalten, weil die Floating Gate-Elektrode 17a mit dem ersten Bereich 13a, dem Zwischenpegelisolator 18 und dem Isolationsfilm 12 bedeckt ist.
  • Als nächstes wird der Fall, bei welchem Elektronen in die Floating Gate-Elektroden 17a und 17b injiziert werden, beschrieben.
  • Elektrische Potentiale von 15 V, 0 V und 0 V werden jeweils an die Regel- bzw. Steuergate-Elektrode 14 und den Sourcebereich 24 und den Drainbereich 25 angelegt. Die elektrischen Potentiale der Floating (3ate-Elektroden 17a und 17b in Bezug auf den Sourcebereich 24 und den Drainbereich 25 erhöhen sich auf einen Pegel, der benötigt wird, um den FN-Strom zu erzeugen. Als Ergebnis treten, wie in Figur 5B gezeigt, die Elektronen in dem Sourcebereich 24 und dem Drainbereich 25 durch die ersten und zweiten Bereiche 13a und 13b hindurch aufgrund des Tunneleffekts, um in die Floating Gate-Elektroden 17a und 17b injiziert zu werden. Obwohl das elektrische Potential der Regel- bzw. Steuergate-Elektrode 14 auf unter 15 V verringert wird, nachdem die Elektronen in die Floating Gate-Elektroden 17a und 17b injiziert wurden, werden die Elektronen darin zurückbehalten, weil die Floating Gate-Elektroden 17a und 17b mit den ersten und zweiten Bereichen 13a und 13b, dem Zwischenpegelisolator 18 und dem Isolationsfilm 12 bedeckt sind.
  • Figur 6 zeigt das Verhältnis zwischen der Anzahl der elektrischen (Ladungs-)Träger, welche in den Floating Gate-Elektroden 17a und 17b angereichert bzw. gespeichert sind, und der Regel- bzw. Steuergatespannung VCG, welche an die Regel- bzw. Steuergate-Elektrode 14 angelegt wird. Wenn die Regel- bzw. Steuergatespannung VCG unter einer ersten Spannung V1 ist, erhöht sich die Anzahl der elektrischen Ladungsträger im Verhältnis bzw. in Proportion zu der Regel- bzw. Steuergatespannung VCG. Wenn die Regel- bzw. Steuergatespannung VCG gleich der ersten Spannung V1 ist, ist die Anzahl der elektrischen Ladungsträger gleich Q1.
  • Andererseits, wenn die Regel- bzw. Steuergatespannung VCG zwischen der ersten Spannung V1 und der zweiten Spannung V2 liegt, erhöht sich die Anzahl der elektrischen Ladungsträger im Verhältnis bzw. in Proportion zu der Regel- bzw. Steuergatespannung VCG und wenn die Regel- bzw. Steuergatespannung VCG gleich der zweiten Spannung V2 ist, ist die Anzahl der elektrischen Ladungsträger Q2. Insbesondere steigt die Anzahl der elektrischen Ladungsträger steil an im Verhältnis bzw. in Proportion zu der Regel- bzw. Steuergatespannung VCG, wenn die Regelbzw. Steuergatespannung VCG zwischen der ersten Spannung V1 und der zweiten Spannung V2 liegt. Der Grund hierfür ist folgender:
  • Wenn die Regel- bzw. Steuergatespannung VCG kleiner als V1 ist, werden die Elektronen nur in eine der Floating Gate-Elektroden 17a und 17b injiziert. Wenn die Regel- bzw. Steuergatespannung VCG V1 oder höher ist, werden die Elektronen in beide der Floating Gate-Elektroden 17a und 17b injiziert.
  • Wie oben beschrieben, wird bei der Speicherzelle des vorliegenden Beispiels entweder eine der Floating Gate-Elektroden 17a und 17b mit Elektronen angereichert bzw. akkumuliert, beide der Floating Gate-Elektroden 17a und 17b werden mit den Elektronen angereichert, oder die Floating Gate-Elektroden 17a und 17b werden nicht mit den Elektronen angereichert. Demzufolge können bei dem vorliegenden Beispiel logische Daten mit drei Werten: "0", "1" und "2" in jede Speicherzelle geschrieben werden. Um die Elektronen in beide der Floating Gate-Elektroden 17a und 17b oder eine davon zu injizieren, ist es erforderlich, die Dicke des ersten Bereichs 13a, die des zweiten Bereichs 13b und den Pegel eines elektrischen Potentials (die erste Spannung V1 und die zweite Spannung V2), welche an die Regel- bzw. Steuergate-Elektrode 14 angelegt wird, einzustellen. Insbesondere werden die erste und zweite Spannung und die Dicke der ersten und zweiten Bereiche 13a und 13b so bestimmt, daß bei der ersten Spannung (z.B. 10 V) die Elektronen in eine der Floating Gate-Elektroden (z.B. 17a) injiziert werden und bei der zweiten Spannung (z.B. 15 V) die Elektronen in beide der Floating Gate- Elektroden 17a und 17b injiziert werden.
  • Als nächstes wird der Lesevorgang der Speicherzelle beschrieben.
  • Der Lesevorgang der Speicherzelle des vorliegenden Beispiels wird im wesentlichen in der gleichen Art wie in Beispiel 1 durchgeführt. Insbesondere werden elektrische Potentiale von 5 V, 0 V und 1 V jeweils an die Regel- bzw. Steuergate-Elektrode 14, den Sourcebereich 24 und den Drainbereich 25 angelegt, um den leitfähigen bzw. leitenden Kanal 29, wie in Figur 5C gezeigt, auszubilden. Der Pegel eines Stroms, welcher zwischen dem Sourcebereich 24 und dem Drainbereich 25 fließt (d.h. Drainstrom) wird festgestellt bzw. detektiert. Der Pegel des Drainstroms verändert sich in Abhängigkeit von dem Pegel des parasitären Widerstands 3 la und 3 ib, wie in Figur 5C gezeigt. Insbesondere erhöht sich der Drainstrom in der folgenden Reihenfolge ((1) (2) (3)):
  • (1) Die Elektronen sind nicht in den Floating Gate-Elektroden 17a und 17b angereichert bzw. gespeichert;
  • (2) Die Elektronen sind in einer der Floating Gate-Elektroden 17a und 17b angereichert; und
  • (3) Die Elektronen sind in beiden der Floating Gate-Elektroden 17a und 17b angereichert.
  • Figur 7 zeigt das Verhältnis zwischen dem Drainstrom ID und der Drainspannung VD. Wie in Figur 7 gezeigt, werden die logischen Werte "0", "1" und "2" festgestellt bzw. identifiziert auf der Basis des Pegels bzw. Niveaus des Drainstroms.
  • Der Löschvorgang des vorliegenden Beispiels, wie in Figur 5D gezeigt, wird im wesentlichen auf die gleiche Art wie in Beispiel 1 durchgeführt. Damit die Elektronen von beiden der Floating Gate-Elektroden 17a und 17b entladen werden, wird ein elektrisches Potential, welches an die Regel- bzw. Steuergate-Elektrode 14 angelegt wird, eingestellt, zum Beispiel auf -15 V.
  • Als nächstes wird ein Verfahren zur Herstellung der oben beschriebenen Speicherzelle unter Bezugnahme auf die Figuren 4A bis 4C beschrieben.
  • Ein relativ dicker Oxidfilm (Dicke: 20 nm), welcher der dritte Bereich 13c werden soll, wird auf dem Siliziumsubstrat 11 ausgebildet. Dann wird ein polykristalliner Siliziumfilm auf dem Oxidfiim durch ein CVD-Verfahren ausgebildet. Es wird bevorzugt, daß dieser Oxidfilm durch ein thermisches Oxidationsverfähren ausgebildet wird unter Beachtung der Zuverlässigkeit bzw. Betriebssicherheit der Speicherzelle. Die Oberfläche des Oxidfilms kann nitriert werden, um die Zuverlässigkeit weiter zu verbessern.
  • Dann wird der polykristalline Siliziumfilm mit einem vorherbestimmten Verdrahtungsmuster gemustert, um die Regel- bzw. Steuergate-Elektrode 14 durch Photolithographie und Ätzen auszubilden. Danach wird der freiliegende Oxidfilm entfernt. Auf diese Art bedecken der dicke Oxidfilm (d.h. der dritte Bereich 13c) und die Regel- bzw. Steuergate-Elektrode 14 den Kanalbereich des Siliziumsubstrats 11, wie in Figur 4A gezeigt.
  • Dann werden As-Ionen in die Oberfläche des Siliziumsubstrats 11 implantiert unter Verwendung der Regel- bzw. Steuergate-Elektrode 14 als Maske, und Diffusionsbereiche mit einer hohen Konzentration an Fremdstoffen bzw. Fremdatomen (d.h. der Sourcebereich 24 und der Drainbereich 25) werden selbstausrichtend bzw. selbstjustierend mit der Regel- bzw. Steuergate-Elektrode 14 ausgebildet.
  • Der isolierende bzw. Isolationsfilms 12 wird auf beiden Seitenflächen der Regel- bzw. Steuergate-Elektrode 14 ausgebildet. Der Isolationsfilm 12 trennt die Floating Gate-Elektrode 17a von der Regel- bzw. Steuergate-Elektrode 14 und die Floating Gate-Elektrode 17b von der Regel- bzw. Steuergate-Elektrode 14. Danach werden dünne Oxidfilme auf den freiliegenden Oberflächen des Siliziumsubstrats 11 ausgebildet. Diese dünnen Oxidfilme entsprechen dem ersten Bereich 13a und dem zweiten Bereich 13b.
  • Dann wird die Dicke des zweiten Bereichs 13b größer gemacht, als die des ersten Bereichs 13a. Es gibt nachfolgende Verfahren zum selektiven bzw. ausgewählten Anfertigen der Dicke des zweiten Bereichs 13b größer als die des ersten Bereichs 13a:
  • (1) Ein dünner Isolationsfilm wird auf den Bereichen auf dem Siliziumsubstrat 11 ausgebildet (umfassend den ersten Bereich 13a und den zweiten Bereich 13b). Dann wird eine Ätzmaske nur auf dem zweiten Bereich 13b ausgebildet. Danach wird der dünne Isolationsfilm, welcher auf den Bereichen vorgesehen ist, welche nicht mit dieser Ätzmaske bedeckt sind, teilweise geätzt, wodurch der dünne Isolationsfilm nur auf dem zweiten Bereich 13b beibehalten werden kann. Als Ergebnis wird die Dicke des zweiten Bereichs 13b um die Dicke dieses dünnen Isolationsfilms größer als die des ersten Bereichs 13a.
  • (2) Eine Oxidationsgrenz- bzw. Sperrschicht (zum Beispiel eine Schicht, welche aus einem Siliziumnitridfilm hergestellt ist) wird auf Bereichen auf dem Siliziumsubstrat 11 ausgebildet ausschließend des zweiten Bereiches 13b. Dann wird die geschichtete Struktur, welche so erhalten wurde, einer thermischen Oxidation unterworfen. Aufgrund dieser thermischen Oxidation wird ein thermischer Oxidfilm nur auf den zweiten Bereich 13b aufgewachsen. Als Ergebnis wird die Dicke des zweiten Bereichs 13b um die Dicke dieses thermischen Oxidfilms größer, als die des ersten Bereichs 13a.
  • Nachdem die Dicke des zweiten Bereichs 13b durch eines der oben erwähnten Verfahren, größer gemacht wurde als die des ersten Bereichs 13a wird polykristallines Silizium über der gesamten Oberfläche des Siliziumsubstrats 11 abgelagert, um so die ersten und zweiten Bereiche 13a und 13b zu bedecken. Das polykristalline Silizium wird von oben durch eine Ätztechnik mit einer hohen Anisotropie ohne Verwendung einer Maske geätzt. Auf diese Art wird das polykristalline Silizium, welches auf den Bereichen abgelagert wurde, die andere sind als die auf den beiden Seiten der Regel- bzw. Steuergate-Elektrode 14, entfernt, wodurch die Floating Gate Elektroden 17a und 17b vom Seitenwandanreicherungstyp auf beiden Seiten der Regel- bzw. Steuergate-Elektrode 14 (Figur 48) ausgebildet werden.
  • Danach wird der Zwischenpegelisolator 18 ausgebildet, die Kontaatlöcher werden in dem Zwischenpegelisolator 18 ausgebildet, und die Sourceelektrode 205 und die Drainelektrode 20D werden durch eine gewöhnliche Technik ausgebildet. Demzufolge wird eine Struktur, wie in Figur 4C gezeigt, erhalten.
  • Gemaß der vorliegenden Erfindung wird eine nichtflüchtige Speicherzelle vom Seitenwandanreicherungs- bzw. Akkumulationstyp mit einer hohen Schreibfahigkeit bzw. Schreibkapazität geschaffen. Weil heiße Elektronen nicht in den Gate- Isolationsfilm unter der Regel- bzw. Steuergate-Elektrode injiziert werden, kann eine hohe Zuverlässigkeit des Lesens der Daten realisiert bzw. erreicht werden.
  • Zusätzlich kann gemäß der vorliegenden Erfindung eine einzelne Speicherzelle mit einer vereinfachten Struktur bzw. einem vereinfachten Aufbau Daten mit verschiedenen bzw. multiplen logischen Werten speichern.

Claims (6)

1. Nichtflüchtige bzw. permanente Speicherzelle mit:
a) einer Haibleiterschicht (11) eines ersten Leitfahigkeitstyps mit einem oberen Bereich;
b) einem Sourcebereich (24) eines zweiten Leitfahigkeitstyps und einem Drainbereich (25) des zweiten Leitfahigkeitstyps, welche in dem oberen Bereich der Haibleiterschicht (11) in einem bestimmten Abstand voneinander vorgesehen sind;
c) einem Kanalbereich, welcher zwischen dem Sourcebereich (24) und dem Drainbereich (25) im oberen Bereich der Haibleiterschicht (11) vorgesehen ist;
einem Isoliationsfilm (13), welcher auf dem oberen Bereich der Halbleiterschicht (11) vorgesehen ist, mit einem ersten Bereich (13a), welcher im wesentlichen den Sourcebereich (24) bedeckt bzw. abdeckt, einem zweiten Bereich (13b), welcher im wesentlichen den Drainbereich (25) bedeckt bzw. abdeckt, und einem dritten Bereich (13c), welcher den Kanalbereich bedeckt bzw. abdeckt;
e) einer ersten Floating Gate-Elektrode mit schwebenden bzw. feiem Potential (17a) und einer zweiten Floating Gate-Elektrode mit freiem bzw. schwebendem Potential (17b); und
f) einer Regel- bzw. Steuergateelektrode (14), welche auf dem dritten Bereich (13c) des Isolationsfilms (13) vorgesehen ist und elektrisch von den ersten und zweiten Floating Gate-Elektroden mit freiem Potential (17a, 17b) isoliert ist;
dadurch gekennzeichnet, daß
g) die erste Floating Gate-Elektrode mit schwebendem Potential (17a) auf dem ersten Bereich (13a) des Isolationsfilms (13) vorgesehen ist;
h) die zweite Floating Gate-Elektrode mit schwebendem Potential (17b) auf dem zweiten Bereich (13b) des Isolationsfilms (13) vorgesehen ist, und
i) die Dicke sowohl des ersten Bereichs (13a) als auch des zweiten Bereichs (13b) des Isolationsfilms (13) geringer ist als die des dritten Bereichs (13c) des Isolationsfilms (13).
2. Nichtflüchtige Speicherzelle nach Anspruch 1, wobei die Dicke des ersten Bereichs (13a) des Isolationsfilms (13) gleich der des zweiten Bereichs (13b) des Isolationsfilms (13) ist.
3. Nichtflüchtige Speicherzelle nach Anspruch 1, wobei die Dicke des ersten Bereichs (13a) des Isolationsfilms (13) größer ist als die des zweiten Bereichs (13b) des Isolationsfilms (13).
4. Nichtflüchtige Speicherzelle nach einem der vorhergehenden Ansprüche, wobei die Regel- bzw. Steuergateelektrode (14) den Kanalbereich vollständig bedeckt.
5. Nichtflüchtige Speicherzelle nach einem der Ansprüche 1 bis 3, wobei die Regel- bzw. Steuergateelektrode (14) einen Teil des Kanalbereichs bedeckt, und mindestens eine der ersten und zweiten Gateelektroden mit schwebendem Potential (17a, 17b) einen anderen Teil des Kanalbereichs bedeckt.
6. Verfahren zum Schreiben eines der drei logischen Daten: "0", "1" und "2" in eine nichtflüchtige Speicherzelle nach einem der Ansprüche 3 bis 5, soweit sich die Ansprüche 4 und 5 auf den Anspruch 3 beziehen, mit den Schritten:
- Injizieren eines Teils der elektrischen Ladungsträger in dem Sourcebereich (24) in die erste Floating Gate-Elektrode mit schwebendem Potential (17a) durch den ersten Bereich (13a) des Isolationsfilms (13) durch Anlegen einer ersten Spannung zwischen die Regel- bzw. Steuergatelektrode (14), und den Sourcebereich (24) und den Drainbereich (25) zu einer Zeit, zu der das Datum "1" geschrieben wird; und
-Injizieren eines Teils der elektrischen Ladungsträger in den Sourcebereich (24) und den Drainbereich (25) in die erste Floating Gate-Elektrode mit schwebendem Potential (17a) und die zweite Floating Gate-Elektrode mit schwebendem Potential (17b) durch den ersten Bereich (13a) und den zweiten Bereich (13b) des Isolationsfiims (13) zu der Zeit, zu welcher das Datum "2" geschrieben wird.
DE69316298T 1992-10-02 1993-08-27 Nichtflüchtige Speicherzelle Expired - Fee Related DE69316298T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04264518A JP3139165B2 (ja) 1992-10-02 1992-10-02 不揮発性メモリセルの製造方法
JP1984693A JPH06232412A (ja) 1993-02-08 1993-02-08 不揮発性メモリセル

Publications (2)

Publication Number Publication Date
DE69316298D1 DE69316298D1 (de) 1998-02-19
DE69316298T2 true DE69316298T2 (de) 1998-04-23

Family

ID=26356713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69316298T Expired - Fee Related DE69316298T2 (de) 1992-10-02 1993-08-27 Nichtflüchtige Speicherzelle

Country Status (2)

Country Link
EP (1) EP0590319B1 (de)
DE (1) DE69316298T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883855A (ja) * 1994-09-13 1996-03-26 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
DE19505293A1 (de) * 1995-02-16 1996-08-22 Siemens Ag Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
US5814853A (en) * 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
US5918125A (en) * 1996-09-19 1999-06-29 Macronix International Co., Ltd. Process for manufacturing a dual floating gate oxide flash memory cell
FR2757307B1 (fr) * 1996-12-13 1999-02-26 Sgs Thomson Microelectronics Cellule memoire a quatre etats
US6538925B2 (en) * 2000-11-09 2003-03-25 Innotech Corporation Semiconductor memory device, method of manufacturing the same and method of driving the same
US7352024B2 (en) 2001-02-22 2008-04-01 Sharp Kabushiki Kaisha Semiconductor storage device and semiconductor integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065576A (ja) * 1983-09-21 1985-04-15 Fujitsu Ltd 半導体記憶装置
US5143860A (en) * 1987-12-23 1992-09-01 Texas Instruments Incorporated High density EPROM fabricaiton method having sidewall floating gates
JP2600301B2 (ja) * 1988-06-28 1997-04-16 三菱電機株式会社 半導体記憶装置およびその製造方法
US5051793A (en) * 1989-03-27 1991-09-24 Ict International Cmos Technology, Inc. Coplanar flash EPROM cell and method of making same
JP2877556B2 (ja) * 1991-06-03 1999-03-31 シャープ株式会社 不揮発性半導体装置及びその製造方法
DE69219669T2 (de) * 1991-06-07 1997-11-13 Sharp Kk Nichtflüchtiger Speicher

Also Published As

Publication number Publication date
DE69316298D1 (de) 1998-02-19
EP0590319A2 (de) 1994-04-06
EP0590319B1 (de) 1998-01-14
EP0590319A3 (de) 1994-12-07

Similar Documents

Publication Publication Date Title
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE3117719C2 (de)
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE69028507T2 (de) Nichtflüchtige Halbleiterspeicheranordnung mit einer isolierenden Schicht für Tunneleffekt
DE3103160C2 (de) Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher
DE68924849T2 (de) Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung.
DE69615995T2 (de) Elektrisch löschbarer und programmierbarer festwertspeicher mit nichtuniformer dieelektrischer dicke
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE19611438B4 (de) Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung
DE69628056T2 (de) Halbleiterspeicheranordnung und Verfahren zur Steuerung
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3334557A1 (de) Permanentspeicher
DE102004006505B4 (de) Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE102004043517B4 (de) Halbleiterspeicherbauelement mit Speicherzellen mit Floating-Gate-Elektrode und Herstellungsverfahren
DE69407318T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
DE3139846C2 (de)
DE4407248B4 (de) EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle
DE10206057B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE69528118T2 (de) Speichermatrix mit einer vergrabenen Schicht und Löschverfahren
DE69329088T2 (de) Verfahren zum Herstellen einer AMG-EPROM mit schneller Zugriffszeit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee