DE2633714A1 - Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung - Google Patents

Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung

Info

Publication number
DE2633714A1
DE2633714A1 DE19762633714 DE2633714A DE2633714A1 DE 2633714 A1 DE2633714 A1 DE 2633714A1 DE 19762633714 DE19762633714 DE 19762633714 DE 2633714 A DE2633714 A DE 2633714A DE 2633714 A1 DE2633714 A1 DE 2633714A1
Authority
DE
Germany
Prior art keywords
polycrystalline semiconductor
polycrystalline
insulating film
collector
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762633714
Other languages
English (en)
Other versions
DE2633714C2 (de
Inventor
Tetsushi Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE2633714A1 publication Critical patent/DE2633714A1/de
Application granted granted Critical
Publication of DE2633714C2 publication Critical patent/DE2633714C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

NIPPON TELEGIlAPH AND TILEFiQNE;
GORPORATION
6, 1,,
Integrierte^ Ha^ble4te.r^Baj^s;fee:in zi^ i?einep
insbesom^ere ^-iaen SjOlGheriK Φ&τ· §iEtetp bipolaren, besitzt. Ferne?* b^fe^ifftj
gefiihrt* <5aß; ctie
leite^selialtungeri. ^rhfbllq-h erliöl^ wurde,.
sebe Konstruktion eines bekaiiaten inte.gpiepten steina. Meser Baustein 10 besvitz;t einen KollektoFfeeipeieft %2 einen Basisbereich \y und einen Emitterbereich Xh. |)±ese Ee^.
reiche sind in bekannter Weise naoheiriander in ein Silikon^Halbleitersubstrat 11 des Typs P eindiffondiert worden., Auf den zu·* gehörigen Bereichen sitzen Kollektor-Basis-e und EmitteFelektroden. Auf diese Weise entsteht ein bipolarer-Transistor. Ferner ist ein.Oxidfilm 18 sowie eine eingtbettete bzw. eingelagerte
Schicht 19 vorgesehen. ,
26337H
Wie es sich aus Pig, 1 ergibt, sind bei dem bipolaren Transistor dieser Art die Kollektor-Basis- und Emitterelektroden in einer Semeinsamen Ebene angeordnet. Um diese Elektroden elektrisch gegeneinander zu isolieren, muß man sie also um einen bestimmten Abstand voneinander entfernt anordnen. Bei der häufigen Arbeitsgenauigkeit liegt der Abstand zwischen den Elektroden in der Grossenordnung von 2 bis 5 my m. Dabei ist zu berücksichtigen, daß der Abstand zwischen den jeweiligen Elektroden einen wesentlichen Faktor darstellt, der den Plächenbedarf (occupation area) des bipolaren Transistors bestimmt. Wie erwähnt, ist es schwierig, den Elektrodenabstand zu vermindern, und zwar im Hinblick auf die Arbeitsgenauigkeit« Dementsprechend ist es schwierig, die Integrationsdiehte zu erhöhen., und zwar so lange, wie die jeweiligen Elektroden in der gleichen Ebene liegen. Außerdem steht der Elektrodenabstand, in direktem Verhältnis zur parasitären Ka,:iz£tät am Kollektor^Emitter-Übergang sowie an den PN-Übergärtgen ziviischen jeweiligen Bereichen des Transistors. Ferner ist eine direkte Abhängigkeit gegenüber dem Basiswiderstand gegeben« Wird der Elektrodenabstand; vergrößert, so, tendieren die parasitäre Kapazität sowie der Basiswiderstand zum Ansteigen» Die Begrenzung des Elektrodenabstandes stellt ein beträchtliches Problem bei der Erzielung einer integrierten Hochgeschwindigkeitsschaltung dar. Außerdem erfordert eine Vergrößerung des Abstandes zwischen den Elektroden lange Verbindungen zwischen, den Elementen, der integrierten Schaltung* Daraus resultieren Schwierigkeiten bei der Anordnung der Verbindungswege,
Da außerdem schwierig ist, eine Selbstausrichtung der öffnungen oder Fenster der Masken zum Diffundieren des Emitterbereiehes und zum Erzeugen zugehöriger Kontakte im Photoätzverfahren zu erzielen, muß man bei der vorliegenden Konstruktion eine hohe Arbeitsgenauigkeit in der Größenordnung von 0,5 my m anwenden. Die Ausbildung zugehöriger Elektroden und Verbindungen erfordert ebenfalls eine Arbeitsgenauigkeit in der Größenordnung von 0,3 rr.y m. Die Anwendung einer Anzahl von Arbeitsschritten, die einer derart hohen Arbeitsgenauigkeit bedürfen, steigert die Herstel-; lungskosten der integrierten Halbleiter-Bausteine.
bi 0 9 8 8 5 / 0 8 9 %
2B337H
Der Erfindung liegt dementsprechend vor allen Dingen die Aufgabe zugrunde, einen integrierten Halbleiter-Baustein zu schaffen, der einen stabilen bipolaren Tansistor besitzt und mit hoher Integrationsdichte hergestellt werden kann. Der bipolare Transistor soll mit hoher Geschwindigkeit arbeiten. Auch soll bei dem erfindungsgemäßen Baustein der Abstand zwischen dem jeweiligen Elektroden vermindert werden, um die parasitären Kapazitäten herabzusetzen, welche am Kollektor-Basis-Übergang und an dem PN-Übergängen zwischen den jeweiligen Bereichen vorhanden sind. Dies soll eine hohe Arbeitsgeschwindigkeit ermöglichen. Ferner soll der bipolare Transistor einen kleinen Basiswiderstand besitzen, wodurch die Hochfrequenzcharakteristika verbessert werdeni
Ferner soll nach der Erfindung ein Verfahren zur Herstellung eines solchen Bausteins geschaffen werden. Dabei soll eine vereinfachte Herste llbarke it erzielt werden, und zwar durch Verbesserung der Technik der Selbstausrichtung. Vor allen Dingen soll das Verfahren nach der Erfindung keine hohe Arbeitsgenauigkeit erfordern.
Die Erfindung schafft einen integrierten Halbleiter-Baustein, der "gekennzeichnet ist durch einen bipolaren Transistor mit einem Halbleitersubstrat; mit einem Kollektorbereich'; mit einem Basisbereich sowie einem Emitterbereich, die auf einer Fläche des Halbleitersubstrates ausgebildet sind; mit umgekehrt kegelstumpf fö'rmigen, polykristallinen Halbleiterschichten, deren obere Flächen größer als die unteren Flächen sind und die jeweils auf den Emitter- und Kollektorbereichen sitzen; mit einem ersten Isolierfilm, der die Seitenflächen der polykristallinen-Halbleiterschichten bedeckt; mit einer Basiselektrode auf dem Basisbereich; mit einem zweiten Isolierfilm, der die Bereiche des Transistors mit Ausnahme der "polykristallinen-Halbleiterschichten bedeckt; und mit einer Emitterelektrode und einer Kollektor-Elektrode, die jeweils, auf den oberen Flächen der zugehörigen polykristallinen Halbleiterschichten ausgebildet sind.
y 0 9 8 8 5 / 0 8 2 H
26337H
Ferner schafft die Erfindung ein Verfahren zum Herstellen eines integrierten Halbleiter-Bausteins, welches dadurch gekennzeich- * net ist, daß ein Kollektorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, wobei die Kollektor-und Basisbereiche mit Fremdstoffen nach vorbestimmten Mustern diffundiert werden; daß ein erster Isolierfilm auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline Halbleiterschicht ausgebildet wird, die nicht mit irgendwelchen Fremdstoffen gedopt istj daß die erste und die zweite polykristalline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt kegelstumpfförmige polykristalline Halbleiterelemente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden; daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht, die das zweite polykristalline Halbleiterelement enthält, in die zweite polykristalline Halbleiterschicht diffundiert, um die erste und die zweite polykristalline Halbleiterschicht zu einer gleichförmigen Schicht zu integrieren und den Fremdstoff in den Basisbereich zur Erzeugung eines Emitterbereiches zu diffundieren; daß ein zweiter Isolierfilm auf den Seitenflächen der ersten und zweiten polykristallinen Halbleiterelemente und den innerhalb deren horizontaler Projektionen liegenden Bereichen ausgebildet wird; daß eine Kollektorelektrode und eine Emitterelektrode auf dem ersten bzw. zweiten polykristallinen Halbleiterelement ausgebildet werden; und daß eine Basiselektrode auf dem Basisbereich ausgebildet wird.
Die Erfindung schafft außerdem ein Verfahren zum Herstellen eines integrierten Halbleiterbausteins, das dadurch gekennzeichnet ist, daß ein Kollektorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, wobei die Kollektor- und Basisbereiche mit Fremdstoffen nach vorbestimmten Musten diffundiert werden; daß ein erster Isolierfilm auf der Fläche des
609885/0893
Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode ausgebildet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline-Halbleiterschicht ausgebildet wird, die nicht mit irgendwelchen Fremdstoffen gedopt ist; daß die erste und die zweite Polykristalline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt kegelstumpfförmige Polycristalline Halbleiterelemente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden; daß ein zweiter Isolierfilm auf der gesamten Fläche des Halbleitersubstrates einschließlich der ersten und zweiten polykristallinen Halbleiterelemente ausgebildet wird; daß der Fremdstoff in der ersten Polykristallinen Halbleiterschicht, die das zweite Polykristalline Halbleiterelement enthält, in die zweite polykristallin Halbleiterschicht diffundiert wird, um die erste und die zweite polykristalline Halbleiterschicht zu einer gleichförmigen Schicht zu integrieren; daß der Fremdstoff in den Basisbereich diffundiert wird, um einen Demitterbereich auszubilden; daß der zweite Isolierfirm entfernt wird mit Ausnahme derjenigen Abschnitte, die die Seitenflächen der ersten und zweiten polykristallinen Halbleiterelemente und deren innerhalb ihrer horizontalen. Projektionen liegenden Bereiche überdecken; daß eine Kollektorelektrode und eine Emitterelektrode auf den ersten bzw. zweiten polykristallinen Halbleiterelementen angeordnet werden; und daß eine Basiselektrode auf dem Basisbereich ausgebildet wird«
Ferner schafft die Erfindung ein Verfahren zum Herstellen eines integrierten Halbleiter-Bausteins, welches dadurch gekennzeichnet ist, daß ein Kollektorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, wobei die Kollektor- und Basisbereiche mit Fremdstoffen nach vorbestimmten Mustern diffundiert werden; daß ein erster Isolierfilm auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine
60980S/OÖ93
"6" 26337H
Kollektorelektrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite Polykristalline Halbleiterschicht ausgebildet wird, die nicht mit irgendwelchen Kunststoffen gedopt ist; daß die erste und die zweite Polykristalline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt kegelstumpfförmige polykristalline Halbleiterelemente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden, die sich zu Abschnitten erstrecken, welche mit den Kollektor- und Emitterelektroden verbunden sind; daß ein zweiter Isolierfilm auf der gesamten Flache des Halbleitersubstrates einschließlich der ersten und zweiten jpolykristallinen Halbleiterelemente ausgebildet wird; daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht, die das zweite polykristalline Halbleiterelement enthält, In die zweite polykristallin Halbleiterschicht diffundiert wird, um die erste und die zweite polykristalline IaIbleiterschicht zu einer gleichförmigen Schicht zu integrieren; daß der Fremdstoff in den Basisbereich diffundiert wird, urn einen Emitterbereich auszubilden; daß der zweite Isolierfilm entfernt wird mit Ausnahme derjenigen seiner Abschnitte, die die Seitenflächen der ersten und zweiten polykristallinen Halbleiterelemente, deren innerhalb ihrer horizontalen Projektionen liegende Bereiche und die zur Ausbildung von Resistoren vorgesehenen Bereiche bedecken; daß eine Kollektor-Elektrode und eine Emitter-Elektrode auf dem ersten bzw. zweiten polykristallinen -.Halbleiterelement ausgebildet werden; daß eine Basiselektrode auf dem Basisbereich ausgebildet wird; daß Blei- oder Leitungsdrähte ausgebildet werden, die mit der Kollektor- bzw. Emitterelektrode verbunden sind; und daß die Drähte von denjenigen Abschnitten des zweiten Isolierfilms getrennt werden, welcher zur Ausbildung von Resestoren auf den polykristallinen Halbleiterelementen verbleibt.
Nach einem weiteren Merkmal der Erfindung wird ein Verfahren zum Herstellen eines integrierten Halbleiter-Bausteins geschaffen.
6098Ö5/0Ö93
welches dadurch gekennzeichnet ist, daß ein Kollektorbereich und ein Basisbereich auf einer- Fläche eines Halbleitersubstrates ausgebildet werden,, wobei die Kollektor- und Basisbereiche mit Fremdstoffen nach vorbestimmten Mustern diffundiert werden; daß ein erster Isolierfilm auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelelctrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste poly« kristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline '. Halbleiterschicht ausgebildet wird, die nicht mit irgendwelchen Frendstoffen gedopt; daß die erste und die zweite polykristalline Halbieiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt kegelstumpfförmige polykristalline I-Ialbleitereleiiiente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden; daß ein swelter Isolierfilm auf der gesamten Fläche d<'ss Halbleitersubstrates einschließlich der ersten und zweiten polykristallinen Halbleiterelemente ausgebildet wird; da3 der i-remcstoff in der ersten Polykristallinen- Halbieiterschicht, die dar: zv/e' te polycristalline Halbleiterelement enthält;, in die zweite Polykristall ine Halb'eiterschicht diffundier··, wird, Ujh -He erste und die zweite polykristalline HaIb-Ie;terschjeht zn einer gleichförmigen Schicht zu integrieren; daß der Fremdstoff in den Basisbereich diffundiert wird, um einen Emitterbereich auszubilden; daß der zweite Isolierfilm entfernt wird r.it Ausnahme derjenigen Abschnitte, die die Seitenflächen der ersten und zweiten polykristallinen Halbleiterelemente und deren innerhalb ihrer horizontaler. Projektionen liegenden Bereiche ■Jxerdecken; daß eine Kollektorelektrode und eine Emitterelektrode a if dem ersten bzw. zweiten polykristallinen Halb-leiterelement ausgebildet werden; daß eine Basiselektrode auf dem Basisbereich ausgebildet wird; und daß eine erste Verbindungsschicht auf dem ersten Isolierfilm ausgebildet wird.
BAD ORIGINAL
Ferner schafft die Erfindung ein Verfahren zum Herstellen eines integrierten Halbleiter-Bausteins, welches dadurch gekennzeich- · net ist, daß ein Kollelctorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, indem man Fremdstoffe nach vorgegebenen Mustern diffundiert; daß ein erster Isolierfilm auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß ein Abschnitt der ersten Polykristallinen Halbleiterschicht entfernt wird, und zwar zur Herstellung eines elektrischen Anschlusses an einem abgestuften Abschnitt; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline-Halbleitersehicht ausgebildet wird, die nicht mit irgendwelchen Freradstoffen gedopt ist; daß die erste und die zweite polykristalline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite umgekehrt kegelstumpfförmige polykristalline Halbleiterelemente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden und um abgestufte Abschnitte auf dem ersten und zweiten polykristallinen Halbleiterelement auszubilden, die mit den Kollektor- bzw. Emitterelektroden verbunden sind; daß ein zweiter Isolierfilm auf der gesamten Fläche des Halbleitersubstrates einschließlich der ersten und zweiten polykristallinen jßalbleiterelemente ausgebildet wird; daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht, der das zweite polykristalline-Halbleiterelement enthält, in die zweite polykristalline· Halbleiterschicht diffundiert wird, um die erste und die zweite polykristalline JIaIb lederschicht zu einer gleichförmigen Schicht zu integrieren; daß der Fremdstoff in den Basisbereich diffundiert wird, um einen Emitterbereich auszubilden; daß ein zweiter Isolierfilm lediglich auf den Seitenflächen der ersten und zweiten, abgestuften polykristallinen Halbleiter-Elemente einschließlich derjenigen ihrer Abschnitte ausgebildet wird, welche innerhalb ihrer horizontalen Projektionen liegen; daß eine Kollektorelektrode und eine Emitterelektrode auf dem ersten bswo zweiten polykristallinen· Halb1©itere!©ment ausgebildet wer-. den? daß ©ine Bassisel@ktrode auf dem Basisbsrsicfe ausgebildet
iöSiii/öiii
■ ~9 " 2833714
wird; und daß ein Verbindungsleiter auf dem ersten Isolierfilm ausgebildet wird, der sich auf der ,oberen Fläche des abgestuften polykristallinen Halbleiterelementes erstreckt.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung von bevorzugten Ausführungsbeispielen im Zusammenhang mit der beiliegenden Zeichnung. Die Zeichnung zeigt in:
Fig. 1 einen Längsschnitt durch einen integrierten Halbleiter-Baustein bekannter Art;
Fig. 2 einen Längsschnitt eines bipolaren Transistors, wobei eine erste Ausführungsform eines integrierten Halbleiter-Bausteins nach der Erfindung dargestellt ist;
Fig. JA - 3Ϊ Längsschnitte, aus denen sich die einzelnen Schritte des erfindungsgemäßen Verfahrens ergeben;
Fig. 4 u. 5 Längsschnitte durch eine abgewandelte Ausführungsform nach der Erfindung;
Fig. β u. 7 Längsschnitte durch ein drittes erfindungsgemäßes Ausführungsbeispiel;
Fig. 8a - SD Längsschnitte, aus denen sich die Herstellungsschritte eines abgewandelten erfindungsgemäßen Verfahrens ergeben.
Fig. 2 zeigt den bipolaren Transistorabschnitt eines integrierten Halbleiter-Bauelementes 20 nach der Erfindung. Ein P-Halbleiter-Substrat 21 trägt auf ihrer oberen Fläche eine epitaxiale Silikonschicht des Typs N. Ein P-Fremdstoff ist in einen Bereich der epitaxialen Schicht eindiffundiert und erreicht das Halbleiter-Substrat 21, um die Elemente voneinander zu trennen und einen Kollektorbereich 2J zu bilden·. Ferner ein P-Fremdstoff in einen Bereich
609885/0893
"10" 26337H
des Kollektors 23 eindiffundiert, um einen Basisbereich (24) zu bilden. Ein N-Fremdstoff ist in einen Abschnitt der Basis 24 eindiffundiert, um einen Emitterbereich 25 des Typs N+ zu bilden, Zwischen dem Substrat 23 und dem Kollektor 23 liegt eine eingebettete Schicht 27, die innerhalb des Kollektors 23 einen Kontaktbereich 28 des Typs N+ bildet. In der Basis 24 sind Kontaktbereiche 30 und 31 des Typs P+ vorgesehen. Ferner ist ein Isolier-
film 33 vorhanden, der beispielsweise aus SiO besteht. Ein polykristalliner Halbleiterbereich 34 des Typs N+ ragt nach oben durch, eine Öffnung des Isolierfilms 33 hindurch und schließt sich an den Kontaktbereich 28 an. Außerdem ist ein polykristalliner Halbleiterbereich 35 des Typs N vorgesehen, der ebenfalls durch eine Öffnung des Isolierfilms 33 nach oben hindurch ragt und sich an den Emitterabschnitt 25 anschließt. Diese polykristallinen Bereiche 34 und 35 besitzen die Form umgedrehter Kegelstümpfe, deren obere Flächen, größer als die Bodenflächen sind. Die Seitenflächen der Bereiche 34 und 35 sind mit Isolierfilmen und 37 beispielsweise aus SiOo bedeckt. Der untere Abschnitt des Isolierfilms J>6 erstreckt sich seitlich über die Fläche des Isolierfilms 33* wobei dieser Bereich innerhalb der horizontalen Projektion des polykristallinen Halbleiterabschnitts 34 liegt. In gleicher Weise erstreckt sich der untere Abschnitt des Isolierfilrns 37 in seitlicher Richtung über die Fläche des Halbleitersubstrates 21, wobei dieser untere Bereich ebenfalls innerhalb der horizontalen Projektion des polykristalliner Halbleiterabschnitts 35 liegt. Elektrisch leitfähige Schichten 39 und 40 bilden die Kollektor- und Emitterelektroden, und zwar jeweils zusammen mit den polykristallinen Halbleiterbereichen 34 und 35. Elektrisch leitfähige Schichten 41 und 42 bedecken die Kontaktbereiche 30 und 31 der Basis 24, um Basiselektroden zu bilden. Abschnitte der Schichten 41 und 42 erstrecken sich über den Isolierfilm 33 und bedecken letzteren.
Diese Konstruktion bringt eine Anzahl von Vorteilen mit sich, die im folgenden aufgezählt werden.
609885/0893
:χ. Ε1
1. Es ist möglich, die Kollektor·= und Emitterelektroden als
χ ■ ·■
kubische oder würfelförmige bezüglich anderer Elemente, bei- - spielsweise bezüglich der Basiselektrode, auszubilden« Dem·= nach kann man die horizontalen Abstände zwischen den Kollektorund Basiselektroden sowie zwischen den Emitter= und Ba= siselektroden praktisch auf Null reduzieren. Anders ausgedrückt besteht die Möglichkeit, die Basis- und Kollektor= bereiche des Transistors auf ein Minimum zu reduzieren und dementsprechend den vom Transistor eingenommenen Bereich su vermindern. Polglich kann man die Integrationsdichte des integrierten Halbleiter-Bausteins gegenüber bekannten Vorrieh·= tungen erhöhen. Unter der Annahme konstanter Emitter-^ Basisr und Kollektorbereiche sowie einer Genauigkeit von 2 my m in der Lageausrichtung besteht die Möglichkeit, den Basisbereieh auf 1/2,6 bis 1/2,-8 und den insgesamt vom Transistor eingenommenen Bereich auf 1/1,6 zu reduzieren, und zwar im Ver~ gleich zu bekannten Konstruktionen.
2, Zusätzlich zu der oben beschriebenen Verminderung des Bas-is-■"bereiches und des insgesamt von dem Transistor eingenommenen Flächenbereiches besteht auch die Möglichkeit, die Integra= tionsdichte aufgrund einer Erhöhung der Dichte der Zwischen= "'verbindungen zu steigern. Beispielsweise-wurde eine 4-Bit arretmet^-isch-logische Einheit hergestellt, die ein Basistor mit einer schwellwertfreien.Logikschaltung verwendete* Es ergab sich, daß der Spitzenbereich um etwa 1/2,2 vermindert wurde·.
>. Hinzu kommt, da£ die Verminderung des Basisbereichs des bipolaren Transistors zu einer Verminderung der Kollektor-Basis·= Kapazität führt. Der Transistor kann also mit hoher Geschwindigkeit arbeiten. Dies wiederum bietet die Möglichkeit, eine mit hoher Geschwindigkeit arbeitende, integrierte Halbleiter= schaltung zu schaffen,,
BAD
" " 26337U
4. Auch führt die Verminderung im Flächenbedarf des bipolaren Transistors zu einer entsprechenden Verminderung der EIementen-Trenn-Kapazität, was wiederum zu einem Hochgeschwindigkeitsbetrieb des integrierten Kalbleiter-Bausteins beiträgt .
5· Bei der erfindungsgemäßen Konstruktion besteht die !löslichkeit, den Basiswiderstand des bipolaren Transistors um eine Größenordnung zu vermindern. Genauer gesagt ist dies darauf zurückzuführen, daß erfindungsgemäß die Möglichkeit bestellt, den Abstand zwischen dem Emitterbereich und dem Basis-Kc;.-taktbereich kleiner zu machen, als es bei bekannten Konstruktionen der Fall ist. Da außerdem selbst bei einer Verdoppelung der Basis der Basisbereich nicht beträchtlich anwächst, kann man also den Basiswiderstand ohne weiteres absenken, indem man die Basis verdoppelt.
6. Aus den unter Punkt 5 bis 5 beschriebenen Gründer, besteht die Möglichkeit, die Schaltcharakteristik des Basistors der arretmetisch-logischen Schaltung zu verbessern, beispielsweise uir. einen Faktor von 1,5 bis 2,0, ausgedrückt in der ijbertragungsVerzögerungszeit im Vergleich zu bekannten Konstruktionen.
J. Da an ßerdern die Seitenabschnitte und die unteren Abschnitte der Polykristallinen Halbleiterbereiche von Isolierfilnen überdeckt sind, bietet die Isolierung zwischen diesen polykristallinen Halbleiterbereichen und in der Nähe dieser Bereiche vorgesehenen Zwischenverbindungen keinerlei Problem.
8. Außerdem ist es nach der Erfindung möglich, verschiedene Herstellungprobleme entsprechend der folgenden Beschreibung zu lösen. Man kann also integrierte Halbleiter-Bausteine unter Aufwendung niedrigerer Kosten fertigen.
Im folgenden sollen die aufeinander folgenden Schritte bei der Herstellung eines integrierten Halbleiter-Bausteins nach der Erfindung anhand eines Ausführungsbeispiels des erfindungsgemäßen Verfahren^ erläutert werden, und zwar im Zusammenhang
BAD ORIGINAL
mit den Figuren >\ bis J5I.
A Es wird ein Silikon-Halb Leitersubstrat 60 des Type P hergestellt, und zvrar mit einer Dicke von etwa 200 micron und einem spezifischen Widerstand.von 5 bis 50-Ω- cm. Sodar.n. wird Arsen in eine Fläche des Substrates eindiffundiert, um eine eingelagerte Schicht 61 mit einem Wärmewiderstand von etwa 5 bis 15 Sifa. zu. bilden. Sodann läßt man auf dem Halbleitersubstrat 6o eine Silikonschicht des Typs N mit einem- spezifischen Widerstand von 0,2 bis "1 Ohm ettitaxial bis zu einer Höhe von 2 bis 3 Micron aufwachsen. Anschließend bildet jr>at: einen Film aus Silizium-Dioxid. Anschließend bildet man einen Film aus Silizium-Dioxid (GiO'2) in einer Dicke von etwa 0,4 bis 06 my m aus. Dieser Film wird nach e Lnerr. vorbec-t Lmmten Muster mit Öffnungen versehen. Anschließend läßt man durch durch diese öffnungen einen Fremdstoff des Typs P, beispielsweise Bor, hindurch diffundieren, und zwar bis zu einer Tiefe von etwa j)>5 m ic .von, wobei sich eine Oberf iächenkorizen·? tration von IxTO /cm ergibt. Auch entstehen auf diase "V/eise Elemten-Trennbereiche.62 und oj. Wiederum wird ein Oxidfilm ausgebildet, um die gesamte Oberfläche der N-Silikonschicht zu überdecken. Ein Teil des Oxidfilms wird entsprechend einem vorbestimmten Munter entfernt. Sodann wird ein N-Fremdstoff, beispielsweise- Arsen oder Phosphor, durch den entfernten Bereich in einen Abschnitt des Kollektorbereicb.es 6'l·, der durch die oben beschriebene Trenndiffusion entstanden ist, eindiffundiert, und zwar bis zu einer Tiefe von etwa 2 bis 2,5 my m und bis zu einer Oberflächenkonzentration von 10 ^/cm . Auf diese Weise entsteht ein Kontaktbereich 65. Ein vielt er er Abschnitt des Oxidfilms wird nach einem vorbestimmten Küster entfernt, und Bor wird in die freigelegte Oberfläche des KoHektorbereiehes 6h bis zu einer Oberflächenkonzentration von 5x10 bis 1 χ 101V cm eindiffundiert, wobei sich ein Basisbereich 66 ergibt. Anschließend entfernt man. den .Oxidfilm auf dem Kollektorbereich 6k und dem Kontaktbereich 65; Dieser Zustand ist in Fig. 5 A dargestellt, wobei verbleibende Teile des Oxidfilms die Bezugszeichen' 67b und 67c tragen»
B Sodann wird das KarcLeitersubctrat GQ ge rc aü Pig. j5A erhitzt.. Der Einfachheit hai.ber ist in Pis. jB die Kombination der Teile 6o und 63 mit dem 3e:?;u£;szeichen 60 versehen. Das Erwärmen erfolgt in einer Atmosphäre, die ein Cilan und einen Fremdstoff des Typs N, beispielsweise Arsen, enthält. Die Si'Vcr·- mung geht in bekannter V/eise vor sich, um eine erste yclil:.'·!- stalline Silikonschicht Cc. auf der Oberfläche des KaibJ.:: Lt^rsubstrates 60 auszubilden. Die SLlikonscLic". ':: ist mit Arsen mit hoher Konzentration gedopt, und zwar liegt die I'v.izentra.-
20 5
tion über 1x10 /cir. . Die Dxclce der Sili.c0n3ch-.Ciit beträgt etwa 0,4 my m. Anschließend wird eine zweite Silikone polykristalline Silikonschicht 69 mit einer Dicke von etwa 0,1p bis 0,2 my m ausgebildet, und zwar in einer Atmosphäre, die lediglich ein Silan enthält. Es findet also kein Dosen statt. Allerdings kann es sich auch um eine Atmosphäre handeln, ILe nicht absolut Fremdstofffrei ist. 3Je kann vielmehr Arsen in einer Menge enthalten, die zu einer Orerflächenkonzentral lon von
1P "^
weniger als 10 /crrr' führt. Dementsprechend wird der Begriff "nicht dopend" oder "frerr.dstofffrei" hier in dem Sinne verwendet, daß auch solche Atmosphären urnfaiBt werden, die einen geringen Anteil an Fremdstoffen enthalten. Als Ergebnis wird eine polykristalline Silikonschicht 70 nit einer Gesamtdicke von etwa 0,55 bis 0,6 my m ausgebildet. Diese Dicke stellt die Summe Dicken der beiden polikristallinen Silikonschichten dar. Dieser Zustand ist in Fig. JB wiedergegeben.
C Anschließend wird ein Oxidfilm, beispielsweise eia 7il;n aus SiO2, auf der polykristallinen SiliL'imschicht 70 avsgebiidet. Dieser Oxidfilm wird entsprechend einem vorgeschriebenen Muster geätzt. Fig. JC zeigt diesen Zustand, wobei die Bezugszeichen 72 und 7J5 die als Masken verwendeten Filme aus SiO2 bezeichnen. Die Abschnitte 72 und 73 des SiOg-Films werden stehengelassen entsprechend den Emitter- und Kollektorelektroden und den mit diesen verbundenen Leitungs- oder Bleidrähten. An Stelle der SiCU-Filme können als Masken auch Photowiderstände verwendet werden.
6Ö988S/Ö833 ^0 original
26337H-
D Die'phctokristalline Silitiumschi'cht 70 wird sodann rait einer .Ätzflüssigkeit geätzt, die KF.,' HlJO0, und H2O in einem Verhältnis von 1 :60:60 enthält. Diese /^flüssigkeit besitzt die Eigenschaft, daß die Ätzgeschwindigkeit anwächst, wenn die Menge an Fremdstoff, die in der polykristallinen Silltumschicht vorhanden ist, zunimmt. Beispielsweise ist die Ätz-
. geschwindigkeit bei einer polykristallinen Silitiuir.cchicht,
20 die einen Fremdstoff mit einer Konzentration mit me'-r als10
■5 ■ ■
Atome pro crrr enthält, um eine Größenordnung cchnelior als bei einer polykristallinen Silikonschicht, die einen Frerr/lstoff mit einer Konsentration von 10 l bis 10 Atome pro em" ent- . hält. Folglich entstehen bei dem Ätzen zwei ,umgekehrt kegelstumpf form ige Inseln 75 und 76 in der polykristallinen SilitiurnscLicht YO.Diese Inseln besitzen, wie es Fig. J D zeigt, oben eine größere Fläche als unten. Vorzugsweise liegt die i'tzzeit Ir. der Größenordnung von 5 bis 5>5 Minuten.
E Die Oberfläche des Halbleitersubstrates 60 wird ir.it. erhitzter Salpetersäure; gesäubert, ur.d man bildet darauf einen dünnen OxJ df iim aus, der durch eine Ablösung des Typs HF entfernt wird. Ki'._ diese:/!-C :hrit-i, werden .'er^.i.rei.nigv-ngen einschließlich des Flecke·.films vollständig von der Oberfläche des Kalbleitersubstrates 60 abgenorr.men. Ai.scr:liei.;erä bildet man auf der gereinigten Fläche des 3".ibstra:,es -:iO einer: FiO2-FiIm aus, und zwar unter Anwendung eines bekara.-ten Wanne -Versetzungsverfahrens. Auf dem GiG0-FiIm wird ein FiIm aus Si, N], hergestellt, der als sclrä^r.ender Isolierfilm Vb wirt-:t.
Sofern es erforderlich ist, in einem späteren Verfahrensschritt eine diffundierte BasisscMeht auszubilden, bringt man in denjenigen Bereich des SiCg-Fiims, der dem Basisbereich 66 entspricht, eine gewünschte Kenge an Bor ein. An Stelle eines Aufbringens des Si-χ Hu -Fiims kann man auch den SiOg-FiIm als schützenden Isolierfilm 78 verwenden.
• BAD ORIGINAL
609885/0893
Sodann wird die Anordnung in einer Atmoshäre, die Mo oder Cn enthält wärmebehandelt, und zwar beispielsweise 10 Minuten lang bei einer Temperatur von 1000 C. Dies dient dazu, den Fremdstoff (Arsen), der in der polyLricUxllLacn Cilitiu;;;-. schicht enthalten ist, in den Basisbereich 66 einr/adiffundieren und auf diese V/eise einen diffundierten Emitter-bereich 80 zu schaffen. Sofern der Isolierfilm 78 Bor enthält, wird das Bor in den entsprechenden Basisbereich eingriff und :crt. Gleicl zeitig wird der Fremdstoff (Arsen) in der polykristallinen Silitiumschicht (der verbleibende Anteil der Schicht 6i') in die nicht gedopte polykristailine Siliturnschicht (der verbleibende Anteil des Films 69) eindiffundiert. Diese Schichten bilden die doppelte polykristailine Silitiumcchicht ?'5 und Jo. Durch diese Verfahrensweise werden die Fremdstoffkonzentrationen in der gedopten und in der nicht gedopten polykristallinen Silitiumschicht einander angeglichen, so daß beide Schichten zu einer einheitlichen Schicht integriert werden. Gleichzeitig wird eine eindiffundierte Schicht öl von der gleichen Tiefe, wie der Erbittertere ich 80 im Kontaktbereich 65 des Kollektorbereichs ausgebildet. Fig. JE zeigt diesen Zustand.
F Sο-dann werden Bor-, Argon- oder PhosphorJonen von oben eingeschossen. Es ist vorteilhaft, die Beschleunigungsspannung der Jonen so zu wählen, daß die Fremdstoffkonzentration ein Maximum im Isolierfilm '(S oder in der Zwischen!"lache zwischen dem Isolierfilm und dem H albleitersupstrat 60 erreicht. Die Menge der ■ eingeschossenen Jonen wird derart bestimmt, daß beim späteren chemischen Ätzen die Differenz zwischen der Atzgeschwindigkeit in dem mit eingeschossenen Jonenbereich der Isolierung und der Ätsgeschwindigkeit in dem nicht mit eingeschlossenen Jonen versehenen Bereich ein Maximum wird. V/erden die Bor Jonen beispielsweise bei einer Spannung von 4OKV beschleunigt, so ergibt sich
15 2
eine Dosis von etwa 1x10 /cm . in diesem Falle werden keine Jonen in die Isolierfilme 83 und 84 an den Seiten der umgekehrt kegelstumpfförmigen polykristallinen Silitiumschichten, die die Emitter- und Kollektorabschnitte umfassen, eingeschossen. Auch gelangen keine Jonen in die Isolierfilme, die sich jeweils an die Isolierfilme 33 und 84 anschließen und innerhalb
609885/0893
BAD ORIGINAL
der Projektionen der umgekehrt kegelsturnpfförnigen polykristallinen Silitiumsehichten 70 und "(6 auf der Fläche des Halbleitersubstrates 60 liegen.
15/2 VJerm die Implatation des Bors mit einer Dosis von 1x10 /Cm erfolgt, so betragen die Ä'tzgeschwindigkeiten in den mit eingeschossenen BorJonen versehenen Bereichen das zwei- bis dreifache gegenüber der Ätzgeschwindigkeit in den Bereichen ohne 3cr,jenen, und zwar für einen SiO0-PiIm unter Verwendung einer ^epuf-ferten Fluorwasserstoffsäure-Lösung. Für einen 01-,Nu1,-Film bei Verwendung einer gekochten rhosphorsäure (bei einer Temperatur, von 16O bis 17O0C) beträgt der Wert der erstgenannten Ätzgeschwindigkeit das drei- bis vierfache des Wertes der zweitg en arm ten i.tzgeschwindigkeit. Dementsprechend kann ir.an durch Verwendung einer geeigneten A'tzlösüng wahlweise Abschnitte der Isoliert!Lme 83 bis 86, in welche Jonen eingeschossen sind, abätsen, .wahrend Jonenfreie Abschnitte stehen bleiben. Da die Isolierf ilrae 72 und 73 sowie die Maske, die zur Ausbildung ,. der: polykristallihen Silitiumschicn-t verwendet· wurde, nicht. oder nur mit einer geringen Anzahl von Jonen implantiert sind, werden sie durch den A'tzvorgang nicht entfernt. Diesen Zustand stellt Fig. 5 ? dar.
G Will man eine eindiffundierte Schicht des Typs P+ in denjenigen Ab schnitt ausbilden, der im Basisbereich 6S den BasisVcontakt bildet, so wird ein P-Fremdstoff, beispie.lsw.eise Bor nach derr: bekannter; Verfahren der Darnyfdlffuslonstechnik eindiffundiert, wodurch die sindiffundierten Schichten 88 und 89 des Typs P* von gewünschter Tiefe, entstehen.- Diesen Zustand stellt
■ Fig. 5G dar. ■ · ■ ■- . ; ■ " . " .
H Sodann werden dieIsulierfilme 72 und 75, die als Masken bei der Herstellung und Bearbeitung der. polykristallinen Silitiumschicht 75 und 76 gedient haben, durch chemisches Ätzen entfernt. Dies zeigt Fig.--3EU '" ·- -. -.■■-·. · ■ .
BAD ORIGINAL
Sodann wird ein Metall, wie etwa Aluminium, Molybddän oder Wolfram, von oben her aus der Dampfphase abgeschieden, und zwar bis zu einer Dicke von etwa 0,3 my m. Die Abscheidung erfolgt auf den polykristallinen Silitiurnschichten 75 und 75, den Basiskontaktbereichen 88 und 89 sowie anderen vorbestimmten Abschnitten. Dadurch, daß die aus der Dampfphase abgeschiedene Metallschicht dünner als die umgekehrt kegelstumpfförmigen polykristallinen Silitiunschichten 75 und "J6 gewählt werden-, sind die Seitenflächen dieser Polykristallinen Silitiurnschichten 75 unc. während des Abscheideνorganges abgeschirmt, so daC sich das Metall an diesen Seitenflächen nicht ablagert. Folglich sind die Kollektorelektrode 90 und die Basiselektrode Ύ\ cowle ferner die Basiselektrode 91 ^nd die Emitterelektrode j52 in vertikaler Richtung mit Abstand zueinander angeordnet. Diese Abstände werden automatisch bestimmt durch den Köhenuuterscnieö. der Schultern, die über den Kollektor- und Emitterelektroden 90 und Q2 ausgebildet werden. Aus diesem Grunde kann die Arbeitsgenauigkeit der Elektroden um eine Größenordnung niedriger als die bekannter Konstruktionen sein. Lagert sich ein ?4eta^lfilm in einem Bereich ab, in welchem kein Niederschlag erforderlich ist, so entfernt man ihn durch bekanntes Photoätzen. Es entsteht also ein integrierter Baustein mit einem bipolaren. Transistor, wie es in Fig. 31 αartesteilt ist. An Stelle einer Ausbildung der elektrisch leitfähigen Schicht aus Metall können andere elektrisch leitfähige Substanzen von oben aufgesprüht werden, um eine leitfähige Schicht auf dem polykristallinen Silitiumfilm zu bilden.
Die auf diese Weise erhaltene integrierte Halbleiterschaltung wird zur Vervollständigung der Vorrichtung in einem Gehäuse aufgenommen. Die obige Beschreibung betrifft einen bipolaren Transistor in Form einer integrierten Schaltung. Auch kann man einen Widerstand in Form eines diffundierten Widerstandes oder eines polykristallinen Silitium erzeugen, wie es an sich bekannt ist. Hierzu bietet sich beispielsweise folgende Möglichkeit. Während des oben beschriebenen Verfahrensschrittes H wurden die Isolierfilme 72 und 73, die als Masken beim Erstellen der polykristallinen Silitiumschicht dienten, durch
60 98g5/Üg§3 ßÄD ORIGINAL
26337 U
rhotoäözen entfei'nt.- Hier kanr, nun ein Abschnitt \>o de?, Isollerfilns mit der Länge eines Resistors stehengelassen werden. -WoLhrend des nächsten Verfahrensechrittes I "wird ein ν er bestimmter T .ängenab schnitt de:: auf dem Ir. ο J. Io rf i Im abgelagerten Metal1-f":11ms, der den Resistor kurr.nch.liett, enti'ernt. Soaann riaun
der Abschnitt der polykristalliuen-Silitiuir.schicht, der unterhalb des zwischen den Leitern ^C und y.y eingebetteten laclierfilms liegt, als Widerstand verwendet werden. Fig. k zeigt ein Ausführungsbeispiei eines auf diese Weise erzeugten VJ id er standes. -
Weiterhin besteht erfindungsgernäß die Möglichkeit, eine Diode' auszubilden, indem man den PN-Übergang zwischen dem Ei:.itcercereicii du und dem Basisbereich 66 oder den PN-Übergang zwischen dem Basisbereich 66 und dem Kollektorbereich 64 verwendet. ....■■
VJ^i..erJtiii .kann man denjenigen Abschnitt, der die Polykristallinen 3ilitiuir>schichten 75 und 76. (die die Kollektorelektrode %0 und. die Er.vj.tterelektrode 92 bilden) und das aus der T.ampfphase a:.-irei:fcniecerie Metall enthält, als Zwischer.verbindungen verwenden, 1..1.G zwar zur Verbindung des Transistor- ur.d des Resistcrelc-rr.en'ces der integrierten Schaltung. Der Verein .ningsdraht,
aer vol. dor Emitter- oder Kollektorelektrode ausgeht, und der Verfoin:-;ungsdraht, der von der Easiselektrode auegeht, vierden
über eine Schulter voneinander getrennt, die in der Seitenfläche der polykristallinen Silitiumschicht ausgebildet ist. Da gemäß Fig. ρ diese Verbindungsdrähte in horizontaler Richtung nicht
voneinander abgesetzt werden müssen, besteht die Möglichkeit,
ohne weiteres die Integrationsdichte zu erhöhen. Fig. 5 zeigt
polykristalline Schichten 100, 101 und 102 entsprechend den
polykristallinen Schichten 75 und 7o gemäß Fig. J. Ferner sind Isolierfilme 105, 101S und 105 vorgesehen, die die Seitenflächen und die Bodenabschnitte der polykristallinen Silitiumschichten 100, 101 und 102 bedecken. Schließlich sind Verbindungsleiter
T06 bis 112 vorhanden, die.durch. Abscheiden .aus der Dampfphase ausgebildet sind. Das erfindungsgemäße Verfahren bringt folgende Vorteile mit sich: ·
6098Ö5/08Ö3 eAD0RIGlNAL
1. Erfindungsgemäß stellt das Kontaktfenster für den Basisbereieh eine Selbstausrichtung der Elektrodenausbildung sicher, so daß es nicht erforderlich ist, einen äußerst, genauen Verfahrensschritt des Photoätzens und einen Verfahrensschritt der Elektrodenausbildung anzuwenden, wie diese Verfahrensschritte bei der Herstellung eines Transistors der integrierten Schaltung erforderlich waren.
2. Aufgrund der oben beschriebenen Selbstausrichtung besteht die Möglichkeit, bestimmte Verfahrenssehritte zu elimininieren, beispielsweise das Ausbilden eines Fensters zum Herstellen des Basiskontakts unter Anwendung der Photoätztechnik; dementsprechend sinken die Herstellungskosten.
Beim vorstehend beschriebenen Ausführungsbeispiel wurde ein Sililium-Halbleiter als Substrat verwendet. Hingegen kann das Substrat auch aus anderen Halbleitern bestehen, wie etwa aus Germanium und Gallium- Arsen-Legierungen. Ferner kann man ah Stelle eines P-Substrates ein N-Substrat verwenden.
Außerdem kann der in Fig. 5 gezeigte schützende Isolierfilm 7"S ausgebildet werden, nach dem man die Emitterdiffusion durchgeführt hat.
Bei bestimmten integrierten Halbiciter-Bausteinen ist es erforderlich, Anschlüsse an den Schultern vorzusehen. Um beispielsweise zwei Lagenverbindungen und die umgekehrt kegelstumpfförmige polykristalline SiIiIiumschicht zu verbinden, kann eine Konstruktion nach Fig. 6 Verwendung finden. Dementsprechend zeigt Fig. β die elektrische Verbindung zwischen der polykristallinen Silitiumschicht 102 nach Fig. 5 und einem Verbindungsleiter 112. Nach Zufügung eines zwischenliegenden Isolierfilms 120 zu der Konstruktion nach Fig. 5 bildet man Durchgangslöcher durch Verbindungsielter 111 und 112 aus, und zwar unter Anwendung der Photoätztechnik. Sodann wird ein zweiter, als Metallfilm ausgebildeter Verbindungsielter 121 erstellt, und zwar
'609885/0893
SAD ORIGINAL
durch Abscheidung aus der Dampfphase, um diese Durchgangslöcher auszufüllen.
Alternativ dazu erhöht nach dem Erstellen des ersten, In Form einer Schicht ausgebildeten Leiters die Dicke der Metallschicht an dem Verbindungsabschnitt, um die -Verbindung zur umgekehrt kegelstumpfförmigen polykristalliner, Silitiumschicht gemäß Fig. 7 herzustellen. Hierzu wird nach dem Ausbilden, der Verbindungsleiter 111 und 112 gemäß Fig. 5 eine Metallrcasse 125 zu dem Verbindungsabschnitt hinzugefügt, und zwar"unter Anwendung der Photoätztechnik.
Sofern man den ersten Lage-Drahtleiter mit der umgekehrt kegelstumpfförmigen Polykristallinen Silitiumschicht zum Zeitpunkt der Ausbildung des Leiters verbinden will, kann man die Verfahrensschritte nach den Fig. 8A bis SD anwenden.
Im einzelnen wird dabei eine polykristalline "ilitiv.mschi.eht 130, die mit Arsen mit hoher Konzentration gedopt ist, auf einem Oxydfilm 6y ausgebildet, welcher ein Halbleitersubstrat 6o überlagert. Die polykristalline Silitiumschicht 130 wird an dem Verbindungsabschnitt 1j51 entfernt-, vfie es in Fig. 8·Α dargestellt ist. Sodann wird gemäß Fig. SB eine nicht gedopte polyicristalline Silitiumschicht 153 auf der Silitiumschicht 1J0 ausgebildet. Anschließend formt man einen umgekehrten Kegelstumpf, und zwar unter Anwendung gleicher Verfahrensschritte, wie sie im vorausgegangenen Ausführungsbeispiel beschrieben wurden. Es verbleibt dabei lediglich eine stufenförmige polykristalline Silitiumschicht 135, die den Verbindungsabschnitt 131 und den Bereich der polykristallinen-Silitiumschicht zu ihrer linken Seite umfaßt. Es sei erwähnt, daß'diese polykristalline Si lit iurr.s chi cht 135 sowohl aus" gedopten als" auch.· aus nicht gedopten polykristallinen Silitiumschichten besteht und durch eine Wärmebehandlung in" eine Schicht homogener Konzentrat ion umgewandelt wird. Die. iinke Seitenfläche.im höchsten Bereich der polykristallinen Sllitiumschich't sowie der untere Abschnitt
BAD ORIGINAL
■ 22 " 26337H
dieser .Schicht sind von einem Isolierfilm bedecke, der in der
ι oben beschriebener, Weise aufgebracht worden ist. Dieser Zu- t stand geht aus Fig. 8C hervor. Sodann wird ein erster Lagen- '' Verbindimgs leiter 1^7 aufgebracht, und zwar Abschneiden von Metall aus der Dampfphase. Dieser Leiter bedeckt die umgekehrt kegelstumpfförmige polykristalline-3ili£iumschicht 135. Bei dieser Konstruktion wird der Verbindungsleiter 157 schrittweise vom Oxidfilm 67 zur polykristallinen Silitiurnschicht 137a aufgebracht, so daß keine Unterbrechung des Verbindungsleiters an den Schultern oder Stufen auftritt.
Insgesamt werden also erfindungsgemäß umgekehrt kegelstumpfförmige polykristalline Halbleiterschichten auf den Emitter- und Kollektorbereichen auf einer Fläche eines Halbleitersubstrates ausgebildet. Leiterschichten werden auf die oberen Flächen der polykristallinen Halbleiterflächen aufgebracht, um Emitter- und Kollektorelektroden zu bilden, wobei auf diese V/eise ein bipolarer Transistor für einen integrierten Schaltungsbaustein entsteht.
0 9 8 0 5-/0 S.9-3 original inspected

Claims (1)

  1. Patentans prüche
    1. Integrierter Halbleiter-Baustein,
    gekennzeichnet durch
    einen bipolaren Transistor ir.it einem Halbleitersubstrat; mit einem Kollektorbereich; mit einem Easisbereich sowie einem Ernitterbereich, die auf einer Fläche des Kaibleitersubc-rates ausgebildet sind.; mit umgekenrt kege!stumpfförraiiien, polykristallinen Halbleiterschichten, deren obere Flächen größer als die unterer. Flächen sind und die jeweils auf den Emitter- und Koliektorbereichen sitzen; mit einem er.v„en Isolierfilm, der die Seitenflächen der polykristallinen Laibleiterschichten bedecict; mit einer Baseseiektroäe .auf den,. i".aslsbereich; mit einein zweiten Isolierfilm, der die Bereiche des Transistors mit Aufnahme- der polykristallinen I-iaj Gleiterschichten bedeckt; und mit einer Emitterelektrode unc einer Kollektorelektrode, die jeweils auf den oberen ; Flächen der zugehörigen polykristallinen Halbleiterschichten ausgebildet sind.
    2. Halbleiter-Baustein nach Anspruch 1, dadurch gekennzeichnet,
    da3 ein isolierfilm und ein Metalleiter auf dem polykristallinen Halbleiterschichten angeordnet sind und daß ein Abschnitt des Metalleiters vom Isolierfilm überdeckt ist, wodurch die Möglichkeit besteht, die polykristallinen Halbleiterschichten als Resistoren zu verwenden.
    BAD ORIGINAL
    809885/089 3
    26337U
    J5. Halbleiter-Baustein nach Anspruch 1 oder 2, dadurch gekennzeichnet,
    daß Verbindungsleiter je mit dem Kollektor-und Emitterelektroden sowie mit der Basiselektrode verbunden sind und daß diese Verbindungsleiter jeweils mittels eines stufenförmigen Abschnitts im Abstand zueinander gehalten werden, wobei dieser stufenförmige Abschnitt im zweiten Isolierfilm vorgesehen ist, welcher die Seitenflächen der polykristallinen Halbleiterschichten bedeckt.
    4. Halbleiter-Baustein nach einem der Ansprüche 1 bis J>, gekennzeichnet durch
    einen ersten Verbindungsleiter, der auf dem zweiten Isolierfilm nahe einer der polykristallinen Halbleiterschichten angeordnet ist; durch einen dritten Isolierfilm, der die genannte polykristalline Halbleiterschicht sowie den ersten Verbindungsleiter überdeckt; und durch einen zweiten Verbindungsleiter, der über dem dritten Isolierfilm liegt und eine Verbindung zwischen einer Elektrode auf der genannten polykristallinen Halbleiterschicht und dem ersten Verbindungsleiter herstellt.
    5. Halbleiter-Baustein nach einem der Ansprüche 1 bis 4, gekennzeichnet durch
    einen ersten Verbindungsleiter, der auf dem zweiten Isolierfilm nahe einer der polykristallinen Halbleiterschichten angeordnet' ist; und durch einen zweiten Verbindungsieiter, der direkt eine Elektrode auf der genannten polykristallinen Halbleiterschicht sowie den ersten VerbindungsIelter überdeckt, um eine Verbindung zwischen diesen Elementen herzustellen.
    6. Halbleiter-Baustein nach einem der Ansprüche 1 bis 5* gekennzeichnet durch
    ein stufenförmiges polykristallines Halbleiterelement auf dem zweiten Isolierfilm; durch einen Isolierfilm, der mindestens die höchste Stufe der Seitenfläche des polykristallinen Halbleiterelementes überdeckt; durch einen weiteren
    609885/0893
    26337H
    ■(zweiten)" Isolierfilm, der sich von der niedrigeren Stufe bis zur höchsten Stufe des polykristallinen Halbleiterelementes erstreckt; und durch einen Verbindungsleiter, der auf dem weiteren Isolierfilm angeordnet ist,-
    7. Verfahren zum Herstellen eines integrierten Halbleiters-Bausteins,
    dadurch gekennzeichnet,
    daß ein Kollektorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, wobei die Kollektor-und Basisbereiche mit Fremdstoffen- nach vorbestimmten Mustern diffundiert werden; daß ein erster Isolierfilm auf der.Fläche des Halbleitersubstrates mit Außnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristall-ine Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline Halbleiterschicht ausgebildet wird, .die· nicht mit irgendwelchen Fremdstoffen gedopt ist; daß die erste und die zweite polykristalline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt kegelstumpfförmige polykristalline Halbleiterelemente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden; daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht, die das zweite polykristalline Halbleiterelement enthält, in die zweite polykristalline Halbleiterschicht diffundiert wird, um die erste und die zweite polykristalline Halbleiterschicht zu einer gleichförmigen Schicht zu integrieren und den Fremdstoff in den Basisbereich zur Erzeugung eines Emitterbereiches zu diffundieren; daß ein zweiter-Isolierfilm auf den Seitenflächen der ersten und zweiten polykristallinen Halbleiterelemente und den innerhalb deren horizontaler Projektion liegenden Bereichen ausgebildet wird ; daß., eine Kollektorelektrode und eine Emitterelektrode auf den ersten bzw. zweiten polykristallinen Halbleiterelementen ausgebildet werden; und daß eine Basiselektrode auf dem Basisbereich ausgebildet wird.
    6Od885/0893-
    8. Verfahren nach Anspruch 7,
    gekennzeichnet durch
    folgende Verfahrensschritte zum Ausbilden der umgekehrt kegelstumpfförmigen polykristallinen Halbleitereleniente :
    Man verwendet eine Maske eines vorbestimmten Musters, die
    Bereiche aufweist, in denen die Kollektor- und Emitterelektroden auf den zweiten polykristallinen Halbleiterschichten ausgebildet werden sollen; und man verwendet ferner eine
    Ätzlösung mit unterschiedlichen Ätzgeschwindigkeiten in Abhängigkeit von den unterschiedlichen Konzentrationen an
    Fremdstoff in dem polykristallierten Halbleiter.
    9. Verfahren nach Anspruch 7 oder 8,
    dadurch gekennzeichnet,
    daß die erste und die zweite polykristalline Halbleiterschicht Silizium enthalten.
    10. Verfahren nach einem der Ansprüche 7 bis 9,
    dadurch gekennzeichnet,
    daß zur Ausbildung der ersten polykristallinen Haibleiterschicht eine Atmosphäre dient, die ein Silan, Arsen und
    Wasserstoff enthält; und daß zur Ausbildung der zweiten polykristallinen HaIbleiterschicht eine Atmosphäre dient, die ein Silan und Wasserstoff enthält.
    11. Verfahren nach einem der Ansprüche 7 bis 10,
    dadurch gekennzeichnet,
    daß zum Ätzen der ersten und zweiten polykristallinen Halbleiterschicht eine Ätzlösung dient, die HP, HNO., und H2O in einem Verhältnis von 1:6θ:βθ enthält.
    12. Verfahren nach einem der Ansprüche 7 bis 11,
    dadurch gekennzeichnet,
    daß von oben Jonen in den zweiten Isolierfilm eingeschossen werden und daß derjenige Bereich der zweiten Isolierschicht, der die eingeschossenen Jonen enthält, entfernt wird*.
    609885/089
    Verfahren zum Herstellen eines.integrierten Halbleiter-Bausteins,
    dadurch gekennzeichnet,
    daß ein Kollektorbereich und ein Basisbereich auf einer Flache eines Halbleitersubstrates ausgebildet werden, wobei die Kollektor- und Basisbereiche mit Fremdstoffen nach vorbestimmten Mustern diffundiert werden; daß ein erster Isolier= film auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet wer= den sollen; daß auf dem ersten Isolierfilm eine erste poly-^ kristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline Halbleiterschicht ausgebildet \iird, die nicht mit irgendwelchen Fremdstoffen gedopt ist; daß die erste und die zweite polykristallin Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite umgekehrt kegelstumpffö-rmige polykristalline HalbIeiterelemehte auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden; daß ein zweiter Isolierfilm auf der genannten Fläche des Halbleitersubstrates einschließlich der ersten und zwei= ten polykristallinen Halbleiterelernente ausgebildet wird; daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht, die das zweite polykristalline Halbleiterelement enthält, in die zweite polykristalline Halbleiterschicht diffundiert wird, um die erste und die zweite polykristalline HalbIeiterschicht su einer gleichförmigen Schicht zu integrieren; daß der Fremdstoff in den Basisbereich diffundiert wird, um einen Emitterbereich auszubilden; daß der zweite Isolierfilm entfernt wird mit Ausnahme derjenigen Abschnitte,' die die Seitenflächen der ersten und zweiten .-,olykristalLinen Halbleiterelemente und deren innerhalb Jiirer horizontalen Projektionen liegende Bereiche überdeckt; daß eine Kollektorelektrode und eine Emitterelektrode auf dem ersten- bzw. zweiten polykristallinen Halbleiterelement ausgebildet werden; und daß eine Basiselektrode auf dem Easisbereich ausgebildet wird. ·
    809885/0893 ßAD
    Ik. Verfahren nach Anspruch 1j5,
    dadurch gekennzeichnet,
    daß zum Ausbilden der ersten und zweiten, umgekehrt kegelstumpf förmigen polykristallinen Halbleiterelernente folgende Verfahrenssehritte dienen: Man verwendet eine Maske vorbestimmten Musters, welche Bereiche umfaßt, in denen die Kollektor- und Emitterelektrode auf der zweiten polykristallinen Halbleiterschicht ausgebildet werden sollen; und man verwendet eine Ä'tzlösung mit unterschiedlichen Ä'tzgeschwindigkeiten in Abhängigkeit von der Konzentration des Fremdstoffs in dem polykristallinen Halbleiter.
    15· Verfahren nach Anspruch 13 oder 14,
    dadurch gekennzeichnet,
    daß Jonen von oben in den zweiten Isolierfilm eingeschossen werden und daß man denjenigen Teil des zweiten Isolierfilms, der die eingeschossenen Jonen enthält, entfernt.
    16. Verfahren zum Herstellen eines integrierten Halbleiter-Bausteins,
    dadurch gekennzeichnet,
    daß ein Kollektorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, wobei die Kollektor- und Basisbereiche mit Fremdstoffen nach vorbestimmten Mustern diffundiert werden; daß ein erster Isolierfilm auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; daß auf der ersten polykristallinen Halbleiterschicht eine zweite polykristalline Halbleiterschicht ausgebildet wird, die nicht mit irgendwelchen Fremdstoffen gedopt ist; daß die erste und die zweite polykristalline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt kegelstumpfförmige polykristalline Halbleiterelemente auf dem Kollektorbereich bzw. .auf dem Basisbereich
    609885/0 89 3
    auszubilden, die. sich zu Abschnitten erstrecken,.. welche-mit ■ " den Kollektor- und Emitterelektroden verbunden -sind.; .daß ein zweiter Isolierfilm auf der genannten Fläche des.Halbleitersubstrates einschließlich der. ersten und zweiten'.polykrlstal- - linen Halbleiterelernente ausgebildet wird; daß der -Fremdstoff in der ersten polykristallinen Halbleiter schicht, die das :zweite polykris-talline Halbleiterelement.enthält, .in.:die zweite polykristalline. Halb leit erschicht diffundiert· wir-.d, um die 'erste und.'die zweite polycristalline Halbleiter schicht zu einer glelehfÖrraigen .Schicht zu integrieren;;, da·,:· d'e-r fremdstoff in den Basisbereich diffundiert wird, um-.einen■ Smi.tterbereich auszubilden; daß der zweite Isolierfilm, entfernt wird mit Ausnahme derjenigen.seiner Abschnitue, die, die . Seitenflächen- der ersten und zweiten .polykristallinen- HaIbiel-terelemente,.. deren innerhalb ihrer horizontalen Pr.ag;ektionenliegende Bereiche unu. die zur Ausbildung von, Resistoren vorgesehenen Bereiche be decken; daß; eine Kollektor elektrode und eine Emitter elektrode auf dem ersten bzw... zweiten polykristallinen Halbleiterelement ausgebildet werdenj -,daß. .". eine Basiselektrode, auf dem Bas Is.ber eich ausgebildet wird;: daß Leitungsdrähte ausgebildet werden,, die mit der li bzw* Emitterelektrode verbunden sind; und daß. die Drähte von demjenigen Abschnitt des zweiten Isolierfllm. getrennt, were en., welcher zur Ausbildung von Resistoren auf; den -kristallinen. Halbleiterele.rr.ee.ten verble.i,btv
    Verfahr en zum Herstellen eines integrierten Halblei ter-Baus-teirls*. -■■■■-. . ■
    dadurch ^ekennzeiehnet, .
    da3" ein Kollektorbereich und ein. Basisbereie.h. auf einer1 Fläche eiries Kalbleitersr.bstrates ausgebildet werden,, wobei die Kollektor- und Bas isber eiche mit Fremdstoff en-, nach verbe;S;tiinin> ten I-Iusterri .diffundiert werden; daß ein erster Isolierfilm· a\if der Fläche des Halbleiter substrates mit. Ausnahme derjenigen Abschnitte· ausgebildet wird,, auf. welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet werden sollen; daß auf den erraten Isolier film eine-erste polykristalline Halbleitersehicht ausgebildet wird, die mit einem Fremd-
    &0 98 8 5/ OäS3 SADORfGINAL
    stoff mit hoher Konzentration gedopt ist; daß auf der ersten .polykristallinen Halbleiterschicht eine zweite polykristalline Halbleiterschicht ausgebildet wird, die nicht mit irgendwelchen Fremdstoffen gedopt ist; daß die erste und die zweite polycristalline Halb Leiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite, umgekehrt" kegelstumpf fö'rmige polykristalline Halbleiterelerr.ente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden; daS ein zweiter Isolierfilm auf der genannten Fläche des HaIbleitersubstrates einschließlich der ernten und zweiten polykristallinen Halbleiterelemente ausgebildet wird; daiS der Fremdstoff in der ersten polykristallinen Ilalbleitercchi.cht, die das zweite polykristailine Halb le it ere Lenient enthält, in die zweite polykristailine. Halbleiterschiciit diffundiert wird, um die erste und die zweite polycristalline. Halblei.tersehicht zu einer gleichförmigen Schicht zu integrieren;, daß der Fremdstoff in den Basisbereich diffundiert w.'.rd, um einen Emitterbereich auszubilden; daß der zweite Isolierfilm entfernt wird mit Ausnahme derjenigen Abschnitte, die d:.2 Seitenflächen der ersten und zweiten polykristallinen Halbleit ere lernexite und deren innerhalb ihrer horizontalen rrojek·.;ionen liegende Bereiche überdecken^ daß eine Koliektoreiektrocie und eine Emitterelektrode auf dem ersten bzw, zweiten polykristallinen Halbleiterelement ausgebildet werden;, daß. eine; Basiselektrode auf dem Basisbereieh ausgebildet wird;, und daß eine erste Verbindungsschicht auf den ersten Isolierfilm ausgebildet wird.
    l8. Verfahren nach Anspruch 17*
    dadurch gekennzeichnet,
    daß die gesamte Fläche des Halbleitersubstrates mit einem vierten Isolierfilm überdeckt wird; daß Durchgangslöcher an verbestimmten Steilen eines polykristallinen Halbleiterelementes und der.mit diesem verbundenen ersten Verbindungsschicht ausgebildet werden;; und daß eine zweite Verbindungsschicht auf dem vierten Isolierfilm· ausgebildet wird, um die Durehgangsiöcher zu überdecken.
    60 988 5/0 89 3 ^ oWeiNAL
    26337H
    19· Verfahren nach Anspruch 17 oder 18,
    dadurch gekennzeichnet, ■
    daß ein Metall zwischen den'Elektroden auf ein polykristallines Halbleiterelement und auf die erste mit diesem ver-' bundene Verbindungsschicht aufgebracht wird, um die Dicke zu erhöhen.
    20." Verfahren zum Herstellen eines integrierten Halbleiter-Baue te ins, dadurch gekennzeichnet,
    daß ein Kollektorbereich und ein Basisbereich auf einer Fläche eines Halbleitersubstrates ausgebildet werden, in-dem man Fremdstoffe nach vorgegebenen Mustern diffundiert; daß ein erster Isolierfilm auf der Fläche des Halbleitersubstrates mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen eine Emitterelektrode und eine Kollektorelektrode angeordnet werden sollen; daß auf dem ersten Isolierfilm eine erste polykristalline Halbleiterschicht ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration gedopt ist; - daß ein Abschnitt der ersten polykristallinen Halbleiter-G chi ch t ent fort: t-wird, und zwar zur Hersteilung eines elektrischen Anschlusses an einem abgestuften Abschnitt; daß auf der erster polykristallinen Halbleiterschicht eine zweite polykristalline Kalbieiterschicht ausgebildet-wird, die nicht mit irgendwelchen Fremdstoffen gedopt ist; daß die erste und die zweite polykristaline Halbleiterschicht nach vorbestimmten Mustern geätzt werden, um erste und zweite umgekehrt kecelsouir.piTöririige polykristalline Haibleiterelemente auf dem Kollektorbereich bzw. auf dem Basisbereich auszubilden and urr: abgestufte Abschnitte auf dem ersten und zweiten polykristalLinen Halbleiterelement auszubilden, die mit den Kollektor- bzw. irnitterelektroderi verbunden sind; daß ein zweiter Isolierfiln: auf der gesamten Fläche des Halbleitersubstrates einschließlich der ersten und' zweiten polykristallinen Halbleiterelenente ausgebildet wird; daß der Fremdstoff in dor ersten polykristallinen Halbleiterschicht, die das zweite poiykristalline Halbleiterelement enthält, in die zweite polykristalline Halbleiterschicht diffundiert wird, um die erste und die zweite polykristalline Halbleiterschicht
    • 609885/089 3
    BAD ORIGINAL
    26337H
    zu einer gleichförmigen Schicht zu integrieren; daß der Fremdstoff in den Basisbereich diffundiert wird, um einen Emitterbereich auszubilden; daß ein zweiter Isolierfilm lediglich auf den Seitenflächen der ernten und zweiten, abgestuften polykristallinen Halbleiterelemente einschließlich derjenigen ihrer Abschnitte ausgebildet wird, welche innerhalb ihrer horizontalen Projektionen liegen; daß eine Koilektorelektrode und eine Emitterelektrode auf dem ersten bzw. zweiten polykristallinen Halbleiterelement ausgebildet werden; daß eine Basiselektrode auf dem Basisbereich ausgebildet wird; und daß ein VerbindungsIelter auf dem ersten Isolierfilm ausgebildet wird, der sich auf der oberen Fläche des abgestuften polykristallinen HalbIeiterelernendes erstreckt.
    60988 5/0 89 3
    ORIGINAL !MSPECTED
    Leerseite
DE2633714A 1975-07-28 1976-07-27 Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung Expired DE2633714C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50091090A JPS5215262A (en) 1975-07-28 1975-07-28 Semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
DE2633714A1 true DE2633714A1 (de) 1977-02-03
DE2633714C2 DE2633714C2 (de) 1984-12-06

Family

ID=14016812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2633714A Expired DE2633714C2 (de) 1975-07-28 1976-07-27 Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US4128845A (de)
JP (1) JPS5215262A (de)
CA (1) CA1042559A (de)
DE (1) DE2633714C2 (de)
FR (1) FR2319978A1 (de)
GB (1) GB1514370A (de)
NL (1) NL180264C (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001550A1 (de) * 1977-10-25 1979-05-02 International Business Machines Corporation Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0002670A1 (de) * 1977-12-22 1979-07-11 International Business Machines Corporation Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4236122A (en) * 1978-04-26 1980-11-25 Bell Telephone Laboratories, Incorporated Mesa devices fabricated on channeled substrates
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
US4446613A (en) * 1981-10-19 1984-05-08 Intel Corporation Integrated circuit resistor and method of fabrication
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法
JPH0719838B2 (ja) * 1985-07-19 1995-03-06 松下電器産業株式会社 半導体装置およびその製造方法
US4922318A (en) * 1985-09-18 1990-05-01 Advanced Micro Devices, Inc. Bipolar and MOS devices fabricated on same integrated circuit substrate
US4883772A (en) * 1986-09-11 1989-11-28 National Semiconductor Corporation Process for making a self-aligned silicide shunt
US4904980A (en) * 1988-08-19 1990-02-27 Westinghouse Electric Corp. Refractory resistors with etch stop for superconductor integrated circuits
US6060375A (en) * 1996-07-31 2000-05-09 Lsi Logic Corporation Process for forming re-entrant geometry for gate electrode of integrated circuit structure
US5895960A (en) * 1996-09-03 1999-04-20 Lucent Technologies Inc. Thin oxide mask level defined resistor
US7208361B2 (en) * 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1154201B (de) * 1960-06-28 1963-09-12 Intermetall Verfahren zur gleichzeitigen Kontaktierung von zahlreichen Halbleiterbauelementen
DE1903961A1 (de) * 1968-01-29 1969-07-31 Texas Instruments Inc Integrierte Halbleiteranordnung
DE2149566A1 (de) * 1970-10-05 1972-04-06 Tokyo Shibaura Electric Co Verfahren zur Herstellung einer integrierten Halbleiterschaltung,die durch dielektrisches Material isoliert ist

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
US3780359A (en) * 1971-12-20 1973-12-18 Ibm Bipolar transistor with a heterojunction emitter and a method fabricating the same
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
JPS5513426B2 (de) * 1974-06-18 1980-04-09

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1154201B (de) * 1960-06-28 1963-09-12 Intermetall Verfahren zur gleichzeitigen Kontaktierung von zahlreichen Halbleiterbauelementen
DE1903961A1 (de) * 1968-01-29 1969-07-31 Texas Instruments Inc Integrierte Halbleiteranordnung
DE2149566A1 (de) * 1970-10-05 1972-04-06 Tokyo Shibaura Electric Co Verfahren zur Herstellung einer integrierten Halbleiterschaltung,die durch dielektrisches Material isoliert ist

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "IBM Technical Disclosure Bulletin, Bd. 16, Nr. 6, Nov. 1973, S. 1698 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001550A1 (de) * 1977-10-25 1979-05-02 International Business Machines Corporation Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0002670A1 (de) * 1977-12-22 1979-07-11 International Business Machines Corporation Verfahren zum Herstellen eines bipolaren Transistors in einem Halbleitersubstrat

Also Published As

Publication number Publication date
NL7608309A (nl) 1977-02-01
GB1514370A (en) 1978-06-14
CA1042559A (en) 1978-11-14
NL180264C (nl) 1987-01-16
FR2319978A1 (fr) 1977-02-25
US4128845A (en) 1978-12-05
DE2633714C2 (de) 1984-12-06
NL180264B (nl) 1986-08-18
FR2319978B1 (de) 1978-12-15
JPS5215262A (en) 1977-02-04

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2745857C2 (de)
DE2916364C2 (de)
DE3202608C2 (de)
DE2633714A1 (de) Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE6609659U (de) Halbleiter mit unterbrechungszone gegen kanalbildung.
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE1514915B1 (de) Verfahren zum herstellen einer halbleiteranordnung mit einem extrem kleinflaechigen pn uebergang
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE1564829A1 (de) Verfahren zur Herstellung eines Feldwirkungstransistors
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE19608504A1 (de) Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

8328 Change in the person/name/address of the agent

Free format text: WENZEL, H., DIPL.-ING., 2000 HAMBURG KALKOFF, H., DIPL.-ING. WREDE, H., DIPL.-ING., PAT.-ANW., 5810WITTEN

8365 Fully valid after opposition proceedings