DE2628210A1 - Logischer schaltkreis mit einer vielzahl von einzelschaltkreisen - Google Patents
Logischer schaltkreis mit einer vielzahl von einzelschaltkreisenInfo
- Publication number
- DE2628210A1 DE2628210A1 DE19762628210 DE2628210A DE2628210A1 DE 2628210 A1 DE2628210 A1 DE 2628210A1 DE 19762628210 DE19762628210 DE 19762628210 DE 2628210 A DE2628210 A DE 2628210A DE 2628210 A1 DE2628210 A1 DE 2628210A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- logic
- circuit
- output
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/09—Resistor-transistor logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
Description
Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen
Die Erfindung betrifft einen logischen Schaltkreis mit einer Vielzahl von Einzelschaltkreisen, von
denen jeder mehrere Ausgangsanschlüsse aufweist, durch die jeweils ein Strom in einer bestimmten Richtung oder
kein Strom entsprechend dem binären logischen Schaltzustand fließt. Insbesondere betrifft die Erfindung
bipolare integrierte Halbleiterschaltkreise , sog. logische Grundschaltkreise, welche Teil eines großen
integrierten Schaltkreises, eines sog. LSI sind.
Die Mg. 1A, 1B und 1C zeigen Beispiele von konventionellen Ausgangsschaltkreisen. Sie bestehen
aus Ausgangstransistoren, Widerständen und Dioden. Die Symbole Vcc»Va bezeichnen jeweils, die Spannungsquelle
und den Ausgangsanschluß. An den entsprechenden Ausgangsanschlüssen liegt entweder eine Ausgangsspannung
-2-
609853/0827
7150/18/Ch/Hö - 2 - 18. Juni 1976
niederen Potentials, nachfolgend L-Potential genannt oder eine Ausgangsspannung hohen Potentials, nachfolgend
Η-Potential genannt, entsprechend dem Ein- oder Ausschalten des Transistors in Abhängigkeit von der
logischen Funktion. In vielen Fällen jedoch fließt der
durch den Ausgangsanschluß fließende Strom in zwei Richtungen, wie dies durch die Pfeile verdeutlicht
wird. Ist beispielsweise die Ausgangsspannung auf Η-Potential, dann fließt der Strom vom Ausgangstransistor
weg, während bei einem I-Potential der Ausgangsspannung
der Strom in Richtung des Ausgangstransistors fließt. Ein logischer Schaltkreis, der diese Arten von
Ausgangsschaltungen aufweist, die also einen Stromfluß
in zwei Eichtungen haben, kann praktisch nicht funktionieren, um logische Schaltoperationen auszuführen, falls
die Ausgänge miteinander verbunden sind. Wenn die Ausgänge miteinander verbunden sind, dann wird der Strom
vom H-Ausgang zum L-Ausgang fließen, falls einer der
Ausgänge Η-Potential und der andere L-Potential aufweist. Dies ist von der logischen Funktion her nicht
nur unzulässig, sondern bedingt auch einen Fehler in der Größe der Spannung beim L-Ausgang, da diese Spannung
höher ist als der erlaubte Wert.
Bei LSI-Schaltkreisen ist es wesentlich, die Schaltfunktion zu verbessern und die Herstellkosten
zu vermindern. Dies bedingt, daß in einem kleinen Halbleiterbauteil möglichst viele logische Grundschaltkreise
integriert werden müssen. Dies bedingt wiederum, daß diese G-rundschaltkreise so einfach wie möglich
aufgebaut sein sollen, um die G-röße dieser G-rundschaltkreise
auf ein Minimum zu bringen. Weitere Verbindungen
—3—
609853/0827
7150/18/Gh/Hö - 3 - 18. Juni 1976
zwischen den Ausgängen stellen die Mittel dar zur Ausführung der logischen Schaltoperationen. Beispielsweise
kann eine verdrahtete OR-Logik vorgesehen werden durch einfaches Kurzschließen der Ausgangsanschlüsse,
was dazu führt, daß auf einen OR-Gatterschaltlrreis
verzichtet werden kann. Diese Schaltungsart führt zu einer wesentlichen Verminderung der Grundschaltkreis2.
Aus den zuvor erwähnten Gründen .-jedoch kann eine
solche Schaltungsart bei den Ausgangssclialtungen
gemäß I"ig. 1 nicht ausgeführt werden.
Es besteht daher die Aufgabe, die bei den vorerwähnten
logischen Gruncl se haltkreis en auftretenden
Nachteile zu vermeiden. Die logischen G-rundsclialticreise
sollen so ausgeführt sein, daß der Ausgangsstrom definiert in eine Richtung fließt. Weiterhin
sollen die Grundschaltkreise eine höhere Arbeitsgeschwindigkeit aufweisen. Es ist auch wünschenswert,
daß der Stromverbrauch vermindert 7/ird. Die Grundschaltkreise sollen einfach aufgebaut sein und wenig
Raum' beanspruchen.
Diese Aufgabe wird bei einem Schaltkreis der eingangs genannten Art dadurch gelöst, daß mindestens
zwei Ausgangsanschlüsse einen entgegengesetzten logischen Zustand haben, und der Strom jeweils in entgegengesetzter
Richtung f±ießt und mehrere.dieser Ausgangsanschlüsse
zum Ausführen logischer Schaltoperationen direct miteinander verbunden sind.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen erläutert.
-A-
609853/082?
715C/13/Gh/Hö - 4 - 13.
rs neigen:
Die .Pig. IA, 1H !.infl 10 drei Beispiele von
rekanten logischen Schaltkreises.
Die Fig. 2A, 2B, 20, 2D und 2E fünf Ausführungsteispiele
logischer Schaltkreise gemäß der Erfindung.
Die Fig. 3A und 3B Diagramme zur Erläuterung
der Arbeitsweise der vorliegenden Erfindung.
Fig. 4A einen logischen Schaltkreis bestehend
au ρ mehrerer» Grundschaltkreisen gemäß der Erfindung.
Pig. 4B einen äquivalenten Schaltkreis gemäß
Fig. 4A.
Fig. 40 einen für das Ausführungsbeispiel nach Fig. 2E benötigten Eingangsschaltkreis.
Fig. 5 ein Ausführurjgsbeispiel eines integrierten
Sehaltkreises gemäß Fig. 4A.
Fig. 6 eine Tabelle von Kombinationen logischer Schaltkreise gemäß der Erfindung.
Fig. 7 ein Blockdiagramm eines weiteren Ausführungsbeispiels und
Fig. 8 ein Schaltbeispiel eines bekannten, zur Schaltung nach Fig. 7 äquivalenten Schaltkreises.
-5-
809853/0827
7150/18/Ch/Hö - 5 - 18. Juni 1976
Die Fjg. 2A zeigt einen Grundschaltkreis zur
Ausführung logischer Operationen gemäß der vorliegenden Erfindung. Die Schaltungen nach den Fig. 2B
und 2D zeigen Beispiele mit mehreren Ausgängen. Die Fig. 20 zeigt ein Schaltbeispiel mit mehreren Eingängen,
und die Fig. 2E zeigt eine Schaltung entsprechend derjenigen nach Pig. 2A mit der Ausnahme,
daß die Diode 2 entfallen ist und ein Widerstand 6" hinzugekommen ist.
In Fig. 2A ist der Kollektor des ersten Transistors 1, dessen Emitter an Masse liegt, verbunden mit der
Kathode einer ersten Diode 2, deren Anode am Verbindungspunkt zwischen einem Widerstand 3 und der Basis
eines zweiten !Transistors 4 liegt. Das andere Ende des Widerstands 3 ist mit der Speisespannungsquelle Vcc
verbunden. Der Kollektor des zweiten Transistors 4 ist ebenfalls mit der Speisespannungsquelle Vcc verbunden,
und der Emitter dieses zweiten Transistors dient als Ausgang A des logischen Schaltkreises. Mit
dem Kollektor des ersten Transistors 1 ist verbunden die Kathode einer Diode 5>
deren Anode als Ausgang B dient. Die Basen der Transistoren 1 und 4 dienen als Eingangsanschlüsse (A) und (B).
Dieser Grundschaltkreis arbeitet wie folgt:
Wenn der erste Transistor 1 ein- oder abgeschaltet wird, dann treten am Ausgang A zwei Schaltzustände auf,
wobei im ersten Schaltzustand ein Strom wegfließt und im zweiten Schaltzustand kein Strom auftritt. Andererseits
nimmt der Ausgang B.zwei Schaltzustände an,
-6-
609853/0827
7150/18/Ch/Hö - 6 - 18. Juni 1976
wobei entweder ein Strom zufließt oderkein Strom auftritt.
Dies ist durch die Pfeile "bei den Ausgangsanschlüssen
A und B verdeutlicht. Die Ströme an den Ausgängen A und B können immer nur in einer Richtung
fließen. Ist der Ausgang A verbunden mit dem Ausgang A1
eines anderen logischen Schaltkreises, so ergibt sich dadurch eine verdrahtete OR-Logik. Dies ist gezeigt in
Pig. 3A, wo die beiden Ausgänge A und A1 am Punkt W1
kurzgeschlossen sind. Wenn dort entweder ein Strom I1
oder I2 oder ein Ausgangsstrom I7, (=I-j + Ip^ auftritt,
dann entsteht über den Lastwiderstand R1 eine Spannung
V1, was einem logischen Η-Potential entspricht. Dies
entspricht einer verdrahteten OE-Logik. Sind in entsprechender Weise die Ausgänge B und Bf miteinander
verbunden, dann ergibt sich eine verdrahtete UND-Logik.
Eine solche ist in Fig. 3B gezeigt, wo die beiden Ausgänge
B und B' am Punkt Wp miteinander kurzgeschlossen sind. Ein Ausgangsstrom Ig tritt nur dann nicht auf,
wenn keiner der beiden Teilströme I. und Ir- fließt.
4 D
Die Spannung Vp tritt als Spannungsabfall längs des
Lastwiderstandes R2 auf und entspricht dem logischen
L-Potential. Dies entspricht genau einer verdrahteten
ÜND-Logik.
Ist der Ausgang A einer verdrahteten OR-Logik verbunden mit dem Eingang (A) eines anderen identischen
logischen Grundschaltkreise s , dann wirkt der beim Ausgang A abfließende Strom direkt als Basisschaltstrom
für den anderen Eingang (A). Diese Stromkomponente sollte konstant sein im Hinblick auf den Stromverbrauch
und im Hinblick auf die arithmetische Schaltgeschwindig-
—7—
809853/0827
7150/18/Ch/Hö - 7 - 18. Juni 1976
keit der logischen Schaltung. Deshalb sollte die Speisespannungsquelle Vcc im Hinblick auf diese
konstante Stromkomponente eine Konstantstromquelle sein.
Der Stromverbrauch eines logischen Schaltkreises ist im allgemeinen proportional zur
Leistungsaufnahme einer den logischen Schaltkreis umfassenden Einrichtung, jedoch umgekehrt proportional
mit der Verteilungsverzögerungszeit eines Grundschaltkreises. Für eine gewünschte Leistung oder Arbeitsgeschwindigkeit kann die Arbeitsweise ausgewählt werden
durch Einstellen des Leistungestroinwertes vor dem Auslegen der Einrichtung. Auf diese Weise ist
ein weiter Anwendungsbereich sichergestellt.
Der Ausgang B einer verdrahteten IBTD-Logik kann
auch verbunden sein mit dem Eingang (B) eines anderen identischen Grundschaltkreises. Bas ankommende Eingangssignal
und das Signal am Kollektor des Transistors 1 bilden eine verdrahtete UND-Logik an diesem Eingang (B),
Das Ergebnis tritt am Ausgang A auf. Die erste Diode ist notwendig zur Ausführung der verdrahteten UND-logik,
Wenn das gleiche Ausgangssignal wie dasjenige am Ausgang B mit dem in einer Richtung fließenden Ausgangsstrom
von der zweiten Diode 5 an der.Anode der ersten Diode 2 auftritt, dann führen das Ausgangssignal und
das ankommende Signal am Eingang (B) eine verdrahtete UlfD-logik aus, entsprechend dem in Mg. 3B gezeigten
Prinzip.
-8-
609853/0827
7150/18/Ch/Hö - 8 - 18. Juni 1976
Anwendungsfälle gemäß der vorliegenden Erfindung sind in den Fig. 2B, 20 und 2D gezeigt. Die Pig. 2B
zeigt einen logischen Grundschaltkreis mit mehreren Ausgängen A, A1, A" ... und B, 3', B" ... entsprechend
der gewünschten Anzahl der logischen Schaltfunktionen zwischen den Ausgängen A und B. Die Pig. 20 zeigt
eine Schaltung mit mehreren Eingängen B und den Ausgängen A für eine OE-Logik. Fig. 2D zeigt einen logischen
Schaltkreis mit mehreren Ausgängen A, A', A" und B, B1, B" ... entsprechend der Anzahl der gewünschten
logischen Schaltausgänge zwischen den Ausgängen A und B und weiterhin mit mehreren Eingängen
(B) und Ausgängen A für eine OR-Logik. Eine detaillierte
Beschreibung kann sich erübrigen, da die Arbeitsweise die gleiche ist wie diejenige der Schaltung nach Fig. 2A.
Der gestrichelte dargestellte Widerstand 6 in den Fig. 2A bis 2D dient als Entladewiderstand für die
Ladung an der Basis des ersten Transistors 1. Ein solcher Entladewiderstand kann gelegentlich benötigt
werden, er ist jedoch für die Grundarbeitsweise der Schaltungen nicht wesentlich. Die in den Fig. dargestellten
Transistoren und Dioden können ersetzt sein durch Shottky-clamp Transistoren und Shottky-Dioden,
um eine höhere Arbeitsgeschwindigkeit zu erhalten.
Nachfolgend werden anhand der Fig. 4A, 4B und logische Schaltkreise beschrieben, bei denen Grundschal
tkreise nach den Fig. 2 verwendet werden. Die Fig. 4A zeigt einen Signalschaltkreis. Fig. 4B ist
ein zur Fig. 4A äquivalenter Sehaltkreis. Die Punkte a, b," c und d in Fig. 4B entsprechen den Eingängen (B)
-9-
609853/0827
7150/18/Ch/Hö - 9 - 18. Juni 1976
der Fig. 2A, 2B1 20 und 2D. Die Signale S11, S12,
S21 und S22 an diesen Punkten und inverse Signale
von Gattersignalen G1 und G2 bilden zusammen die
verdrahtete ÜND-Iogik. Weiterhin entsprechen solche
Punkte in Pig. 4B denjenigen in Fig. 4A. Eine Gruppe von vier Dioden 7 sind den Signalleitungen der Grundschal
tkreise, deren Ausgänge die Signale S11, S12,
S?1 und S22 liefern, zugeordnet. Diese Dioden sind
die gleichen wie die Dioden 5 in den Schaltungen
gemäß Fig. 2A bis 2D. An den Punkten e und f in Pig. 4B bilden die Signale an den Punkten a und b
und das inverse Signal des Gattersignals G- die OR-Logik,
während die Signale av den Punkten c und d und das inverse Signal des GattersignaiR G- eine weitere OE-Logik
bilden. Jene Signale weiten bezüglich ihres Vorzeichens
durch die Transistoren 8 und 9 gedreht, wobei
sich 4/UBgangspignale X1 und X2 bilden.
Die Fig. 5 zeigt ein bevorzugtes Ausführungsbejspiel,
in welchem logische Schaltkreise wie derjenige -narh Fig. 4A in einem Halbleitersubstratbauteil
integriert sind. Aus diesem Ausführungsbeispiel ergibt sich, daß beträchtliche Effekte erreicht werden, wenn
logische Schaltkreise gemäß der vorliegenden Erfindung zn einem LSI-Schaltkreis zusammengefaßt werden.
Gemäß Fig. 5 sind die Transistoren und Dioden in
entsprechenden Bereichen 10 angeordnet, die sinh wie Inseln in einem Bereich einer N-Leitfähigkeit befinden.
Sie werden beispielsweise mittels eines Diffusions-
-10-
609853/0827
7150/18/Ch/Hö - 10 - 18. Juni 1976
prozessee erzeugt. Jene Bereiche umfassen eine diffundierte
P-Schicht für die Dioden 11 mit einer Kontaktfläche,
eine diffundierte P-Schicht 12 als Basis mit einer Kontaktfläche und eine diffundierte N -Schicht T3
als Emitter mit einer Kontaktfläche, eine diffundierte
P-Schicht 14 als Basis mit einer Kontaktfläche, jeweils angeordnet in einem Bereich 10 aus einem U-Leitfähigkeitstyp,
an den die Speisespannungsquelle angeschlossen ist, Widerstandsbereiehen 15 und 16 und einem
Element 17 und einer diffundierten N+-Schicht 18 als
Kollektor mit einer Kontaktfläche. In Mg. 5 sind die
Verbindungen und Anschlüsse schematisch dargestellt durch Kurven und schwarze Punkte. Diese Verbindungen
und Anschlüsse werden jedoch bei der praktischen Ausführung gebildet von einem aufgedampften Metallfilm.
Jede der Verbindungen zu ei en Punkten a, b, c, d, e und
f entsprechen den entsprechenden Punkten a bis f in Fig. 4B. Die Verbindungen a, b, c und d verbinden extern
die Dioden 11 im entsprechenden Transistorbereich zur Bildung einer UND-Iogik. Die Verbindungen e und f
verbinden extern die Emitterausgänge 13 der entsprechenden Transistoren zur Bildung einer OR-Logik. Gemäß
diesem Beispiel sind 5 Inselbereiche zur Bildung des gesamten Schaltkreises erforderlich., mit Ausnahme der
4 Signalbereiche S11, S12, Sp1 und Sp2* Wäre die Schaltung
mit der Grundschaltung gemäß Fig. 1C aufgebaut, wären zur Durchführung der gleichen Schaltfunktion 40
Inselbereiche erforderlich.
Die Fig. 6 zeigt die möglichen Kombinationen der logischen Grundschaltkreise zur Bildung logischer Schaltkreise
gemäß der vorliegenden Erfindung. Die Pfeile
•11-
609853/0827
7150/18/Ch/Hö - 11 - 18. Juni 1976
verdeutlichen die jeweilige Stromflui3richtung. Ein
logischer Schaltkreis kann gebildet werden durch die Kombination nach Fall A, mit mindestens einem logischen
UND-und einem NEIF-Schaltkreis. Die Kombination nach
Fall B kann verwendet werden zur Bildung eines logischen Schaltkreises. In manchen Fällen ist es ,jedoch im Hinblick
auf die Theorie von De Morgan vorteilhaft, logische Schaltkreise mit drei Arten von logischen Grundschaltkreisen
zu bilden, beispielsweise durch UE-D; ODER-
und NEIN-Schaltkreise anstelle der Verwendung von nur
awei Arten logischer Grund .se hai tkr ei se in den Fällen k
und B. Im Fall G kann nämlich die Zahl der erforderlichen logischen Grundschaltkreise pro logischen Schaltkreis
vermindert werden. Das Ausführungsbeispiel gemäß Fig. 7 entspricht dem Fail G, jedoch weisen die Schaltungen
nach A und B ebenfalls wesentliche Vorteile gegenüber dem Stand der Technik auf.
In Fig. 7 werden als Produkt oder Summe von drei Eingangssignalen S1, S2 und S, vier logische Signale
Vi, X, Y und Z erzeugt. Das Signal W ist das UND-Signal
der Eingangssignale S1, S2 und S,. Die Eingangssignale
S1, S2 und S-, werden durch die logischen Grundschaltkreise
G1, G2 und G, bezüglich ihres Vorzeichens umgedreht.
Die Ausgangssignale dieser Schaltkreise sind miteinander verbunden am Punkt c zur Bildung einer OR-logik.
Die OR-Ausgangssignale werden bezüglich ihres Vorzeichens abermals gedreht durch den logischen Grundschaltkreis
G., wobei dann dieses Signal den UND-Ausgang der Eingangssignale
S1, S2 und S, darstellt. Das Ausgangssignal
X ist das UND der Eingangssignale S1 und S2. Diese Eingangssignale
werden in den logischen Schaltkreisen G1
-12-609853/0827
7150/18/Ch/Hö - 12 - 18. Juni 1976
und Gp "bezüglich ihres Vorzeichens umgedreht. Die Ausgangssignale
von diesen logischen Grundschaltkreisen werden am Punkt d miteinander verbunden zur Bildung
einer OR-Logik. Das so erhaltene Signal wird abermals
bezüglich seines Vorzeichens umgedreht im logischen Grundschaltkreis G5. Auf diese Weise ergeben die
Eingangssignale S1 und S„ einen UND-Ausgang. Weiterhin
ist das Ausgangssignal Y das OR der Eingangssignale S1
und Sp . Die Eingangssignale S., und Sp werden in den
logischen Grundschaltkreisen G., und Gp bezüglich des
Vorzeichens umgedreht. Die Ausgangssignale werden an Punkt e entsprechend einer OR-Logik zusammengeführt.
Die OR-Ausgangssignale werden weiterhin bezüglich ihres Vorzeichens umgedreht durch den logischen Grundschaltkreis
Gg . Die Eingangssignale S1 und Sp ergeben also
einen OR-Ausgang. Letztlich stellt das Ausgangssignal Z das OR der Eingangssignale S-, Sp und S^ dar. Die
Signale S-, Sp und S, werden bezüglich ihres Vorzeichens
in den logischen Grundschaltkreisen G-, Gp und G_ umgedreht.
Die Ausgangssignale dieser Schaltkreise werden
an Punkt f zusammengeführt. Das OR-Ausgangssignal wird
im logischen Grundschaltkreis G7 bezüglich seines Vorzeichens
umgekehrt. Auf diese Weise ergeben die Eingangssignale S1, S2 und S, einen OR-Ausgang. Die logische
Umsetzung dieser Signale basiert auf der Theorie von De Morgan.
Wie sich aus dem Schaltkreis gemäß Fig. 7 ergibt, können die logischen Schaltkreise gegenüber den bekannten
Schaltkreisen wesentlich vereinfacht werden. Dies wird anhand der Fig. 8 verdeutlicht, die einen Schaltkreis
zeigt, welcher demjenigen nach Fig. 7 äquivalent ist.
-13-609853/0827
7150/18/Ch/Hö - 13 - 18. Juni 1976
Da die logischen Grundschaltkreise G-1^ G'2 und G1,
jeweils Ausgänge aufweisen, bei denen entsprechend den Pfeilen in Fig. 1 der Strom in beiden Richtungen
zu fließen vermag, sind die logischen Grundschaltkreise Gg, Gq, G^0 und G...J absolut notwendig, um die
UND-oder OR-Ausgänge der Eingangssignale S1-, S'2
und S1, zu erhalten. Da beim Ausführungsbeispiel nach
Fig. 7 die Ströme durch die Ausgangsstufen der logischen
Grundschaltkreise G-., Gp und G- jeweils nur in
einer Richtung fließen, können die UND-oder OR-Ausgänge
erhalten werden durch einfaches Kurzschließen der Ausgangsanschlüsse. Dies bedeutet also, daß die
Zahl der logischen Grundschaltkreise zur Bildung eines logischen Schaltkreises beträchtlich vermindert
werden kann, was eine Kostenverminderung bei der Hersteilung solcher Schaltkreise bedeutet.
Nachfolgend seien noch einmal die Vorteile zusammengestellt, die mit den erfindungsgemäßen Schaltungsanordnungen erzielbar sind:
Da der Ausgangsstrom jeweils nur in einer Richtung zu fließen vermag, können die Ausgänge zur Durchführung
logischer Operationen einfach zusammengeschaltet werden.
Durch Verringerung der Schwellwertspannung am
Eingang (A) ist es möglich, daß der logische Schaltiereis mit höherer Arbeitsgeschwindigkeit arbeitet.
Obwohl der Widerstand 6' im Ausführungsbeispiel nach
Fig. 2E dieselbe Aufgabe hat wie der Widerstand 6 in der Schaltung nach Fig. 2A, nämlich die Entladung der
-14-609853/0827
715O/18/Gh/Hö -H- 18. Juni 1976
Basis des Transistors, so "begrenzt der Widerstand 6"
in Fig. 2E den Eingangsschaltstrom mit dem Ergebnis, daß die Speisespannungsquelle Vcc stabilisiert sein
sollte und daß die Schvellwertspannung am Eingang a in Fig. 2E höher ist als diejenige des Eingangs in
Fig. 2A. Dies führt zu einer Verminderung der Arbeitsgeschwindigkeit
des Schaltkreises. Andererseits entfällt in Fig. 2A der Widerstand 6", so daß die Schwellwertspannung
vermindert ist. Auf diese Weise kann die Arbeitsgeschwindigkeit des logischen Schaltkreises
erhöht werden und die Speisespannungsquelle Vcc kann gesteuert werden durch eine Konstantstromquelle. Deshalb
kann der Leistungsstrom frei gewählt werden, damit die gewünschte Geschwindigkeit erreicht wird, bevor
der Schaltkreis ausgelegt wird. Es ist somit möglich, den Stromverbrauch zu vermindern.
Bei den Schaltungen nach Fig. 2A bis 2D ist der Schaltungsaufbau selbst einfacher, d.h. der Platzbedarf
eines Grundschaltkreises in einem logischen Schaltkreis ist geringer. Im Falle der Schaltung nach Fig. 2E
ist es infolge des Fehlens eines Eingangsanschlusses für den Ausgang B (dieser Eingang entspricht dem Eingang
(B) bei den Schaltungen nach den Fig. 2A, 2B, und 2D) erforderlich, einen zusätzlichen Schaltkreis
vorzusehen, beispielsweise einen Eingangsschaltkreis,
wie er in Fig. 40 gezeigt ist. Demgemäß benötigen die
Schaltungen nach Fig. 2A bis 2D keinen zusätzlichen Schaltkreis nach Fig. 40 infolge der zusätzlichen Diode
und infolge des Einganges (B).
-15-
809853/0827
Claims (4)
- 7150/18/Ch/Hö - 15 - 1R. Juni 1976Ansprüche, 1.JLogischer Schaltkreis mit einer Vielzahl von Einzelschal tkreisen, von denen jeder mehrere Ausgangsanschlüsse aufweist, durch die jeweils ein Strom in einer bestimmten "Richtung oder kein Strom entsprechend dem "binären logischen Schaltzustand fließt, rtafl-nrch gekennzeichnet ,daß mindestens zwei Ausgangsanschlüsse unterschiedliche logische Schaltzustände aufweisen und die Strorcrichtungen entgegengesetzt zueinander verlaufen, und mehrere Ausga.ngsanschlüsse der Einzelschaltkreise zum Ausführen einer logischen Operation direkt miteinander verbunden sind.
- 2. Logischer Schaltkreis nach Anspruch 1, dadurch gekennzeichnet , daß der Kollektor eines ersten Transistors, dessen Emitter geerdet ist, verbunden ist mit der Basis eines zweiten Transistors, einem EingangsenSchluß des logischen Schaltkreises und über einen Widerstand mit der Speisespannungsquelle, der Kollektor des zweiten Transistors an dieser Speisespannungsquelle liegt, mindestens der Emitter des zweiten Transistors als ein Ausgang des logischen Schaltkreises dient, während der Kollektor des ersten Transistors verbunden ist mit der Kathode mindestens einer Diode, wobei deren Anorde als ein weiterer Ausgang des logischen Schaltkreises dient.
- 3. Logischer Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Kollektor-16-609853/08277150/18/Gh/Hö - 16 - 18. Juni 1976eines ersten Transistors, dessen Emitter an Masse liegt, verbunden ist mit der Kathode einer Diode, deren Anode mit der Basis eines zweiten Transistors und über einen Widerstand mit der Speisespannungsquelle verbunden ist, der Kollektor des zweiten Transistors an der Speisespannungsquelle liegt, an der Verbindung des Kollektors des ersten Transistors mit der Kathode der ersten Diode die Kathode einer . zweiten Diode angeschlossen ist, die Basen des ersten und zweiten Transistors als Eingänge dienen und der Emitter des zweiten Transistors und die Anode der zweiten Diode als Ausgänge des logischen Schaltkreises geschaltet sind.
- 4. Logischer Schaltkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß der Kollektor des ersten Transistors, dessen Emitter an Masse liegt, verbunden ist mit den Kathoden einer ersten Gruppe von Dioden, deren Anoden verbunden sind sowohl mit den Basen von zwei Transistoren, entsprechend ausgerüstet mit Dioden in der ersten Gruppe, als auch über einen Widerstand der Speisespannungsquelle, die Kollektoren der zweiten Transistoren mit der Speisespannungsquelle verbunden sind, an die Verbindung des ersten Transistors mit den Kathoden der zweiten Gruppe von Dioden die Kathode der zweiten Diode angeschlossen ist, so daß die Basen des ersten und der zweiten Transistoren als Eingänge des Schaltkreises dienen, der jeweils eine oder mehrere Emitter der zweiten Transistoren und die Anode der Diode in der zweiten Gruppe als Ausgänge des Schaltkreises geschaltet sind.609853/0827
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50075449A JPS52159A (en) | 1975-06-23 | 1975-06-23 | Fundamental logic circuit |
JP50120290A JPS5244534A (en) | 1975-10-07 | 1975-10-07 | Logic circuit |
JP50120289A JPS5244550A (en) | 1975-10-07 | 1975-10-07 | Basic logic circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2628210A1 true DE2628210A1 (de) | 1976-12-30 |
DE2628210B2 DE2628210B2 (de) | 1978-12-07 |
DE2628210C3 DE2628210C3 (de) | 1979-08-09 |
Family
ID=27301822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2628210A Expired DE2628210C3 (de) | 1975-06-23 | 1976-06-23 | Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4107547A (de) |
CA (1) | CA1069591A (de) |
DE (1) | DE2628210C3 (de) |
FR (1) | FR2315805A1 (de) |
GB (1) | GB1557010A (de) |
NL (1) | NL169662C (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4129790A (en) * | 1977-12-21 | 1978-12-12 | International Business Machines Corporation | High density integrated logic circuit |
US4415817A (en) * | 1981-10-08 | 1983-11-15 | Signetics Corporation | Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3962590A (en) * | 1974-08-14 | 1976-06-08 | Bell Telephone Laboratories, Incorporated | TTL compatible logic gate circuit |
-
1976
- 1976-06-11 US US05/694,921 patent/US4107547A/en not_active Expired - Lifetime
- 1976-06-14 CA CA254,739A patent/CA1069591A/en not_active Expired
- 1976-06-18 GB GB25433/76A patent/GB1557010A/en not_active Expired
- 1976-06-21 NL NLAANVRAGE7606688,A patent/NL169662C/xx not_active IP Right Cessation
- 1976-06-22 FR FR7618923A patent/FR2315805A1/fr active Granted
- 1976-06-23 DE DE2628210A patent/DE2628210C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2315805B1 (de) | 1981-12-24 |
CA1069591A (en) | 1980-01-08 |
GB1557010A (en) | 1979-12-05 |
DE2628210B2 (de) | 1978-12-07 |
FR2315805A1 (fr) | 1977-01-21 |
DE2628210C3 (de) | 1979-08-09 |
NL169662C (nl) | 1982-08-02 |
NL7606688A (nl) | 1976-12-27 |
US4107547A (en) | 1978-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2411839C3 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE68905269T2 (de) | MOS-Transistor und Anwendung bei einer Freilaufdiode. | |
DE3834841C2 (de) | Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte | |
DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE69715109T2 (de) | TRIAC-Anordnung, deren Gatterreferenzspannung an gemeinsame Elektrode auf Rückseite gelegt wird | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
DE2030933A1 (de) | Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte Schaltung | |
DE2430126A1 (de) | Hybride transistorschaltung | |
DE1564221A1 (de) | Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen | |
DE69220722T2 (de) | Leistungsbauelement mit Sperrspannungsschutz | |
DE2828325A1 (de) | Emittergekoppelte logikstufe | |
DE1054117B (de) | Elektrische Schaltanordnung mit mehr als zwei stabilen Betriebszustaenden | |
DE3147870A1 (de) | Cmos-schaltkreis mit mindestens zwei speisespannungsquellen | |
DE1011924B (de) | Schaltungsanordnung fuer Schieberegister unter Verwendung von Transistoren | |
DE2531367C2 (de) | ||
DE2539967C2 (de) | Logikgrundschaltung | |
DE2852200A1 (de) | Integrierte logische schaltung | |
DE2752204A1 (de) | Integrierte schaltung | |
DE2628210A1 (de) | Logischer schaltkreis mit einer vielzahl von einzelschaltkreisen | |
DE1614250A1 (de) | Integrierte Schaltung mit Gruppen von sich kreuzenden Verbindungen | |
DE1774831A1 (de) | Schaltung zur alternativen Verwendung als Absolutverstaerker oder Multiplizierer | |
DE3739872C2 (de) | ||
DE1275597C2 (de) | Elektronischer Schalter mit einem oberflaechenpotentialgesteuerten Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |