DE2544736A1 - Verfahren zum entfernen von verunreinigungen aus monokristallinem silicium - Google Patents

Verfahren zum entfernen von verunreinigungen aus monokristallinem silicium

Info

Publication number
DE2544736A1
DE2544736A1 DE19752544736 DE2544736A DE2544736A1 DE 2544736 A1 DE2544736 A1 DE 2544736A1 DE 19752544736 DE19752544736 DE 19752544736 DE 2544736 A DE2544736 A DE 2544736A DE 2544736 A1 DE2544736 A1 DE 2544736A1
Authority
DE
Germany
Prior art keywords
semiconductor body
semiconductor
layer
impurities
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752544736
Other languages
English (en)
Other versions
DE2544736C2 (de
Inventor
Michael Robert Poponiak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2544736A1 publication Critical patent/DE2544736A1/de
Application granted granted Critical
Publication of DE2544736C2 publication Critical patent/DE2544736C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

heb-aa
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderins FI 974 057
Verfahren zum Entfernen von Verunreinigungen aus
monokristallinem Silicium
■ Die vorliegende Erfindung bezieht sich auf die Verarbeitung von monokristallinem Silicium und insbesondere auf ein Verfahren
zum Gettern von verunreinigenden Stoffen, die dadurch aus dem
Halbleiterkörper entfernt werden. Bei Verfahren zum Herstellen
von integrierten Halbleiterschaltungen und insbesondere bei
der technischen Anwendung von Silicium und der Herstellung
j von Halbleitervorrichtungen daraus hat die Entwicklung in den
'■ letzten zehn Jahren sehr große Fortschritte gemacht. Ganz
allgemein strebt man dabei eine bisher kaum vorstellbare Integration an, d.h. man versucht auf einem Halbleiterplättchen
eine Dichte von mehreren tausend Schaltkreisen je mm zu erzielen. Bei einigen Verfahrensschritten bei den Herstellungsverfahren, insbesondere beim Erstellen von Masken und bei photolitho- ; graphischen Verfahren, hat es einige beträchtliche Schwierigkeiten gegeben, jedoch ergaben sich auch völlig unerwartete Schwierigkeiten aus dem Material selbst und seinem Verhalten im Betrieb, die auf kleinste Mengen an Verunreinigungen zurückzuführen waren und die bis jetzt noch nicht vollständig beherrscht
609824/064 9 °™.NAL INSPECT^
werden konnten.
Es ist also eine bessere Qualitätskontrolle des Halbleitermaterials, insbesondere des Siliciums, notwendig. Insbesondere hat die Anwesenheit solcher Mikrodefekte, wie z.B. Ausfällungen, ein Wandern von Störstoffen, kristallographisehe Defekte, wie z.B. Versetzungen im Kristallgitter und Stapelfehler einen beherrschenden Einfluß auf die Ausbeute, auf die Zuverlässigkeit und das Betriebsverhalten von Halbleitervorrichtungen bei hochintegrierten Schaltungen gehabt. Diese Mikrodefekte sind theoretisch wohlbekannt und es gibt über diese Probleme eine ■ ziemliche Menge einschlägiger Literatur.
iDie Anwesenheit von Kristallfehlern und metallischen Störelementen oder Störstoffen in einem Halbleiterkörper kann eine , Verschlechterung der elektrischen Eigenschaften zur Folge haben, j wie dies beispielsweise von Goetzberger und Shockley in Journal of Applied Physics, Band 31, Nr. 10, Seite 821, 1960; durch Mets im Journal Electrochemical Society, Band 112, 4, Seite 420 1965, durch Lawrence im Journal Elektrochemical Society, Band 112, 8, Seite 796, 1965 und durch Poponiak, Keenan und Schwenker im Semiconductor Silicon 1973, Seite 701 beschrieben wurde.
Verunreinigungen und insbesondere schnelldiffundierende Metalle wie Au, Cu, Fe und Ni stellen in integrierten Halbleiterschaltungen ein sehr gewichtiges Problem dar, insbesondere bei hochintegrierten Schaltungen mit einer hohen Dichte der einzelnen j Bauelemente· Diese Verunreinigungen haben einen schädlichen ; Einfluß auf die elektrischen Eigenschaften einer Halbleitervorrichtung auf mindestens zweifache Weise. Bei der Herstellung von monokristallinem Silicium ergeben sich, und dies ist unvermeidlich, viele kleine Defekte in dem Kristall, während dieser aufwächst und/oder Versetzungen in den Halbleitervor- ; richtungen während der Verarbeitung, beispielsweise durch
Diffusion oder durch während des epitaxialen Aufwachsens von ; Schichten auftretende thermische Gradienten oder durch atomare
FI 974 057
6098 2 4/0649
Fehlanpassungen. Während der Herstellung solcher Vorrichtungen sammeln sich die verunreinigenden Metalle in diesen Versetzungen an und wirken als Rekombinationszentren. Treten diese Rekombinationszentren in einer Verarmungszone einer Halbleitervorrichtung auf, so lassen diese Zentren einen Stromfluß zu, wodurch die Wirksamkeit dieser Halbleitervorrichtungen abnimmt. Dieser Zustand wird im allgemeinen als sogenannter weicher übergang bezeichnet. Es gibt weiterhin Störungen im Kristallgitter, die sich in Längsrichtung des Kristallgitters erstrecken. Diese Defekte können durch einen auf dem Substratplättchen vorhandenen kristallinen Defekt verursacht werden, der sich beim Aufwachsen einer epitaxialen Schicht fortschreitend nach oben fortsetzt. Während der Verarbeitung bewegen sich metallische Verunreinigungen in dem Körper und werden in diesen Defekten ausgefällt. Wenn in einem Transistor ein solcher Fehler zwischen Emitter und Kollektor auftritt, dann ergeben sich besonders lästige Schwierigkeiten. Während der Emitterdiffusion diffundiert das Dotierungselement selektiv in den Fehler. Zusätzlich dazu werden metallische Verunreinigungen in dem Halbleiterkörper ebenfalls in dem Fehler eingefangen. Die Kombination von Verunreinigung und Störelement ergibt einen Leckstrompfad vom Emitter zum Kollektor, so das das Halbleiterbauelement durch diesen Kurzschluß unbrauchbar wird. Dieses Phänomen ist im einzelnen durch Barson, Hess und Roy im Journal of the Electrochemical Society, Februar 1969, Band 116, Nr. 2, Seiten 304-307 beschrieben.
In der Technik sind die verschiedensten Getterverfahren bekanntgeworden. Im allgemeinen geht man dabei so vor, daß man die verunreinigenden Stoffe entweder einfängt oder unbeweglich macht, d.h. immobilisiert. Es wurde gezeigt, daß eine auf der Rückseite eines Halbleiterplättchens befindliche hochkonzentrierte Diffusion eine Getterwirkung besitzt. Diese im Kristallgitter eingelagerten Dotierungsstoffe verursachen theoretisch Versetzungen im Gitter. Die verunreinigenden Stoffe werden durch diese Versetzungen eingefangen. Außerdem gibt es dabei eine
FI 974 057
609824/ü b 4 9
paarweise Anziehung zwischen Dotierungsstoff und verunreinigeni dem Stoff. Dieses Verfahren ist im IBM Technical Disclosure Bulletin, Band 15, Nr. 6, November 1972, auf Seite 1752 mit dem Titel "Gettering Technique" beschrieben. Ein weiteres bekanntes Verfahren ist im IBM Technical Disclosure Bulletin Band 12, Nr. j April 1970, auf Seite 1983 mit dem Titel "Gettering of Impurities ! from Semiconductor Materials" beschrieben, wobei die Rückseite eines Halbleiterplättchens mit einem Metall überzogen und die sich dabei ergebende Vorrichtung angelassen wird. Während des Anlassens legiert die Verunreinigung mit dem Metall, so daß die Verunreinigung effektiv dadurch eingefangen oder gegettert wird. Es wurde ferner festgestellt, eine auf der Rückseite eines monokristallinen Halbleiterplättchens durch Läppenf Polieren, Abschleifen usw. erzeugte mechanische Beschädigung ebenfalls eine Getterwirkung besitzt.
:Man kann dabei auch so vorgehen, daß man in den nichtaktiven Bereichen von Halbleitervorrichtungen dadurch Spannungszentren hervorruft, daß man Atome in den Halbleiterkörper einbringt, die im Vergleich mit dem gesamten Halbleitermaterial
; entweder zu kleine oder zu große Atomradien aufweisen. Diese Atome können entweder durch Diffusion oder durch Ionenbeschuß
j eingebracht werden.
ι Die bisher beschriebenen Getterverfahren sind im allgemeinen wirksam, haben jedoch bei den verschiedenen Fabrikationsan-Wendungen ihre Nachteile. Das Eindiffundieren von Störelementen auf der Rückseite oder der Vorderseite einer Halbleitervorrichtung ist ein relativ teuerer Vorgang. Außerdem besteht dabei die Gefahr der Selbstdotierung, da eine Ausdiffusion der Störelemente eintreten kann, so daß diese in Bereiche der Halbleitervorrichtung eindringen können, wo sie nicht erwünscht sind. Im allgemeinen müssen die Vorderseite und die Seiten abgedeckt werden. Das Aufbringen eines metallischen Überzugs auf der Rückseite des Halbleiterplättchens ist ebenfalls nicht völlig zufriedenstellend, da dieser metallische überzug anschließend
FI 974 057
"6*0 9824/064 9
wieder entfernt werden muß. Während des Anlassens kann das Metall von dem Halbleiterplättchen abschmelzen, so daß sich dabei Verunreinigungen der Apparatur ergeben können. Eine Beschädigung : der Rückseite eines Halbleiterplättchens ist wiederum relativ j teuer und birgt die Gefahr in sich, daß diese Beschädigung zu stark wird, so daß Defekte erzeugt werden können und sich während nachfolgender Verfahrensschritte durch das Plättchen ! hindurch erstrecken. Ferner könnte eine derartige Behandlung ! des Plättchens auch die gegenüberliegende Seite der Vorrichtung beschädigen.
Es ist daher im wesentlichen Aufgabe der Erfindung, ein Mittel anzugeben, durch das die Qualität von Halbleitervorrichtungen dadurch verbessert werden kann, daß man in dem Material selbst enthaltene Verunreinigungen durch Gettern entfernt. Insbesondere soll das neue Getterverfahren bei allen integrierten Schaltungen, d.h. bei bipolaren und unipolaren Vorrichtungen, anwendbar sein, wobei mit einem Aufheizen verbundene Verfahrensschritte gleichzeitig zum Anlassen benutzt werden können. Ferner soll das Verfahren auch nicht teuer und doch zuverlässig sein.
Das neue Verfahren besteht im wesentlichen darin, daß mindestens eine Seite eines monokristallinem Siliciumhalbleiterkorpers in einem wässrigen Bad unter solchen Bedingungen anodisiert wird, daß sich eine Oberflächenschicht aus porösem Silicium ergibt, worauf die sich dabei ergebende Struktur in einer nichtoxidierenden Atmosphäre so lange angelassen wird, bis die innerhalb des Halbleiterkörpers vorhandenen Verunreinigungen in den Poren der porösen Siliciumschicht eingefangen sind, worauf die auf dem Halbleiterkörper befindliche poröse Siliciumschicht einer oxidierenden Atmosphäre zur Umwandlung in SiO2 ausgesetzt wird. Die SiO2~Schicht kann dann entfernt werden, wodurch die Verunreinigungen vollständig von dem Halbleiterplättchen entfernt werden oder kann auf der Halbleitervorrichtung verbleiben, da die Verunreinigungen wirksam in der Schicht gebunden
FI 974 057
609-8 24/U 64 9 «·«■*«.
j sind. Statt das poröse Silicium zu oxidieren, kann man auch die poröse Siliciumschicht an ihrer Oberfläche durch Bildung einer Abdeckschicht durch pyrolitischen Niederschlag herstellen. Dadurch entsteht über der Rückseite des Siliciumplättchens eine Schutzschicht.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind den ebenfalls beigefügten Patentansprüchen im einzelnen zu entnehmen.
iIn den Zeichnungen zeigen:
ι
J
£ Mi. 1-5 eine Folge von Schnittansichten zur Darstellung
einer ersten bevorzugten Ausführungsform des
erfindungsgemäßen Verfahrens und
Fign. 6-9 eine zweite Folge von Teilschnittansichten
zur Darstellung einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens «
Aus Experimenten ergab sich, daß die Verunreinigungen in einem monokristallinem Halbleiterkörper selektiv durch die Oberfläche des Halbleiterkörpers gehalten oder eingefangen sind.
Versuche haben gezeigt, daß nach dem Anlassen eines aus monokristallinem Silicium bestehenden Halbleiterplättchens die Verunreinigungen dazu neigen, sich an der Oberfläche des Plättchens anzusammeln, so daß im Mittelteil des Halbleiterkörpers eine
, geringere Konzentration von Verunreinigungen festzustellen ist. Dieses Phänomen ist in einem Aufsatz von Larabee und Keenan in ι Journal of the Electrochemical Society, Band 118, Nr. 8, 1971,
! Seite 1353 beschrieben.
FI 974 057
' 66 9 8 2 4/0649 01^AL inspected
·» *7 ■_
Es wird dabei vorgeschlagen, daß an von Beschädigungen freien Silicium-Halbleiterplättchen die hohe Energie der Siliciumoberflache dadurch erzeugt wird, daß ungleichmäßige Bindungen und überschüssige freie Bindungsplätze vorhanden sind, die dazu neigen, metallische Verunreinigungen anzuziehen. Der dabei gemachte grundsätzliche Vorschlag für dieses Verfahren besteht darin, die Oberfläche eines Halbleiterkörpers wesentlich zu vergrößern, um dadurch auch die Wahrscheinlichkeit beträchtlich zu erhöhen, daß während eines nachfolgenden Anlaß- oder Verfahrensschrittes, bei dem die Halbleitervorrichtung erhitzt wird, die Verunreinigungen eingefangen werden. Die Oberfläche eines Halbleiterplättchens wird durch Anodisieren einer ausgewählten Oberfläche in einer wässrigen Fluorwasserstofflösung unter solchen Bedingungen vergrößert, daß sich dabei eine poröse Schicht aus Silicium bildet.
Fig. 1 zeigt ein aus monokristallinem Halbleitermaterial bestehendes Plättchen 10, das gegebenfalls auf seiner Oberfläche eine epitaxial aufgewachsene Schicht des gleichen Materials aufweisen kann und das in seinem Kristallgitter eine Anzahl von Verunreinigungen 12 enthält. Der Halbleiterkörper 10 wird zur Bildung einer Schicht 14 aus porösem Silicium in ein anodisierendes Bad eingesetzt und anodisiert, wie dies Fig. 2 zeigt. Die Bedingungen des anodisierenden Bades werden vorzugsweise so eingestellt, daß in der Schicht 14 eine Porosität von angenähert 56 % erzielt wird. Das Verfahren zum Herstellen von porösem Silicium durch Anodisieren ist in der US-Patentschrift 3 640 806 offenbart. Eine Schicht mit einer Porosität von 56 % hat dabei eine Dicke von etwa 8 Mikron und kann auf einem P-leitenden Halbleiterplättchen mit einem spezifischen Widerstand von 2 Ohm cm dadurch hergestellt werden, daß man das Halbleiterplättchen in eine 25 %ige wässrige Fluorwasserstofflösung bringt, wobei das Halbleiterplättchen dadurch zur Anode wird, daß es an einer positiven Spannung angeschlossen wird, man eine Platinkathode einsetzt, diese an eine negative Spannung anschließt und dabei eine so hohe Spannung anlegt, daß ein Strom
2
von etwa 5 Milliampere je cm Stromdichte für etwa 24 min fließt.
FI 974 057 <$*?..'
6Ö982A /UbA 9
Diese Bedingungen sind typisch. Die Porosität ändert sich mit der Stromdichte, dem spezifischen Widerstand des Substrates, dem Leitfähigkeitstyp und der Stärke der Anodisierlösung. Somit müssen also die Betriebsbedingungen für das bestimmte Anwendungsgebiet eingestellt werden, d.h. für einen Siliciumkörper, um damit die gewünschte Porosität zu erzielen. Die Porosität soll am besten etwa 56 % betragen, so daß sich die beim nachfolgenden Verfahrensschritt, bei dem die Schicht oxydiert wird, ergebenden j mechanischen Spannungen verringert oder praktisch beseitigt werden. Eine höhere Porosität als 56 % ist annehmbar. Wie in ! Fig. 3 gezeigt, wird der Halbleiterkörper 10 dann in einer nicht- \ oxydierenden Atmosphäre, beispielsweise aus Stickstoff, Argon
ι oder Helium angelassen. Typischerweise wird das Anlassen bei einer Temperatur von 1000 0C für etwa 1 std durchgeführt. Wenn natürlich die Temperatur höher ist als 1000 0Cf dann kann die Zeit verringert werden. Wenn man andererseits die Anlaßdauer
vergrößert, dann kann die Temperatur verringert werden bis auf etwa 900 C. Ganz allgemein sollten dabei die beim Anlassen gewählten Bedingungen so sein, daß die Temperatur und die Zeit ausreichen, damit sich die hier betrachteten Verunreinigungen über etwa die doppelte Strecke der Dicke des Siliciumplättchens bewegen können. Wie in Fig, 3 angedeutet r sind nunmehr die verunreinigenden Atome 12 in der porösen Siliciumschicht 14 eingefangen.
; Wie in Fig. 4 angedeutet, wird die poröse Siliciumschicht 14 ! in Form einer Schicht 16 aus SiO_ auf dem Halbleiterkörper 10 1 oxidiert. Die.Schicht 14 kann beispielsweise dadurch oxidiert ' werden, daß sie in eine entsprechende Atmosphäre aus Wasser- \ dampf, Sauerstoff oder Luft gebracht wird. Die Oxidation der ' porösen Schicht 14 gibt ein noch wirksameres Einfangen der j in der Schicht 14 enthaltenen Verunreinigungen, Die Oxidation der Schicht 14 kann beispielsweise in der Weise durchgeführt werden, daß man das Halbleiterplättchen für 15 min einer Dampfatmosphäre bei 1000 0C aussetzt.
FI 974 057
Wie in Fig. 5 gezeigt, läßt sich die die Verunreinigungen enthaltende SiO2-Schicht durch Abätzen entfernen. Vorzugsweise wird die als Ätzlösung verwendete Fluorwasserstofflösung ein Chelatiermittel enthalten, wie z.B. Äthylendiamin-Tetraessigsäure, die sicherstellt, daß die in dem SiO2-FiIm 16 gelösten Verunreinigungen in der Lösung verbleiben, statt als überzug auf dem Halbleiterplättchen 10 wieder aufzutreten. Geeignete Cheliermittel sind beispielsweise in dem Buch "Cheliermittel und Metallchelate" von Dwyer und Mellor, Academic Press, London 1965 auf Seite 292 beschrieben. Andere geeignete Cheliermittel für die Halbleiterbearbeitung können einem Aufsatz von Kern in
J RCA Review, Juni 1970, Seite 207 und einem Aufsatz von Rai-Chormbury und Schroder in Journal of Elektrochemical Society, j Band 119, Nr. 11, 1972, Seite 1580, entnommen werden.
Ein weiteres Verfahren verwendet einen weiteren Verfahrensschritt und besteht darin, vor dem Anlassen einen Dotierungsstoff für Halbleitermaterialien in die poröse Schicht 14 einzudiffundieren. Der Dotierungsstoff wird durch Diffusion oder Ionenimplantation mit einer so hohen Konzentration in den Halbleiterkörper eingefügt, die er sich bei den oder in der Nähe der Grenzen einer festen Lösung des Störeleraents in Silicium befindet. Dadurch ergeben sich auf der Rückseite des Halbleiterkörpers Versetzungen, Somit wären also während des Anlaßvorganges zwei Bedingungen vorhanden, durch die Verunreinigungen abgebunden werden, nämlich eine sehr große Oberfläche und außerdem Versetzungen auf der Rückseite des Halbleiterkörpers 10. Vorzugsweise wird dabei Bor oder Phosphor in den Halbleiterkörper bis zur Grenze der festen Löslichkeit oder über die Grenze der festen Löslichkeit bei der Diffusionstemperatur hinaus eindiffundiert .
Eine weitere Möglichkeit des Verfahrens ist in den Fign. 6 bis 9 dargestellt, wo anstelle der Oxidation der porösen Siliciumschicht 14 über dieser Schicht 14 eine Deckschicht aufgebracht wird. Dies könnte beispielsweise durch einen pyrolitischen
FI 974 057
609824/0649
ORIGINAL INSPECTED
Niederschlag von SiO2 oder einer anderen undurchlässigen Schicht erzielt werden. Wie bereits erwähnt, wird durch die Bildung einer porösen Siliciumschicht 14 auf der rückseitigen Oberfläche des Halbleiterkörpers die Oberfläche dieses Körpers wesentlich j erhöht. Berechnungen haben ergeben, daß die wirksame Oberfläche ! um den Faktor 800 größer wird, wenn man annimmt, daß in der ' Schicht 14 Poren mit einem Durchmesser von 400 8 und einer Höhe
;von etwa 80.000 8 gebildet werden.
I In den Fign. 6 bis 9 ist eine weitere bevorzugte Ausführungsform der Erfindung dargestellt. Fig. 6 zeigt einen monokristallinen, aus Silicium bestehenden Halbleiterkörper 20, in dem Verunreii nigungen 12 enthalten sind. Eine Maskenschicht 22 aus SiO, oder einem anderen geeigneten Material wird auf der Oberseite des Halbleiterkörpers 20 gebildet und in dieser Maskenschicht werden durch übliche photolithographische Verfahren und durch Abätzen öffnungen 24 gebildet. Die öffnungen 24 sind vorzugsweise mit den Stellen ausgerichtet, an denen die später herzustellende Vorrichtung Leitungszüge aufweist. Anschließend werden in dem Halbleiterkörper 20 durch Anodisierung poröse Siliciumbereiche 26 gebildet. Dies zeigt Fig. 7, Falls erwünscht, kann vor dem Anodisieren eine Diffusion durchgeführt werden, wodurch über eine Diffusion eines P-leitenden Störelements in den Halbleiterkörper 20 Zonen mit geringem spezifischen Widerstand gebildet werden. Nach Bildung der Zonen 26 aus porösem Silicium wird das Halblexterplattchen, wie zuvor, angelassen. Dadurch werden aber die Verunreinigungen 12 in den porösen Zonen 26 eingefangen. Wie in Fig. 8 gezeigt, werden die Zonen 26 dadurch zu SiO0-Zonen 28 umgewandelt, daß die Zonen 26 einer oxidieren- ; den Atmosphäre ausgesetzt werden. Anschließend wird auf der i Oberfläche des Halbleiterkörpers, wie in Fig. 9 gezeigt, eine ! Siliciumschicht 30 aufgewachsen. Dadurch erhält man ein Sub-' strat, das für die Herstellung integrierter Schaltungen ge- ! eignet ist. Die Bereiche 32 der Schicht 30 über den SiO2~Berei- : chen 28 bestehen dabei aus polykristallinem Material, Die über ! den monokristallinen Bereichen des Halbleiterkörpers 20 lie-
FI 974 057
609824/0 6
genden Bereiche 34 bestehen jedoch ebenfalls aus monokristallinem Material und stellen dabei geeignete Zonen zur Herstellung aktiver und passiver Halbleiterbauelemente dar. Die Bereiche 32 können, falls erwünscht, zur Herstellung relativ dicker Oxidjbereiche oxidiert werden, die anschließend dann unterhalb der streifenförmigen Metallisierungen liegen und außerdem für eine i elektrische Isolierung die Bereiche für die aktiven oder passi- ; ven Halbleiterbauelemente umgeben. Durch diese Struktur werden ,die kapazitiven Wirkungen der metallischen Streifen kleinge-I halten.
FI 974 057

Claims (13)

  1. 25U736
    PATENTANSPRÜCHE
    Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus einem aus monokristaliinem Silicium bestehenden Halbleiterkörper, gekennzeichnet durch folgende Verfahrensschritte:
    - Anodisierung mindestens einer Seite des Halbleiterkörpers in einem wässrigen Bad unter solchen Bedingungen» daß sich die Bildung einer Schicht aus porösem Silicium ergibt;
    - Anlassen der sich ergebenden Struktur in einer nichtoxidierenden Atmosphäre bei einer Temperatur und für eine solche Dauer, daß die hier interessierenden Verunreinigungen über eine Strecke diffundieren, die mindestens der Dicke des HaIbleiterkörpers entspricht und
    - Aussetzen des Halbleiterkörpers in einer oxidierenden Umgebung zur Oxidation der porösen Siliciumschicht zu
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die SiO -Schicht abgeätzt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Entfernen des SiO_ eine Lösung verwendet wird, die ein Cheliermittel enthält.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als nichtoxidierende Atmosphäre eine Argonatmosphäre verwendet wird.
    FI 974 057
    ■:m"^-:. ■ ..·- 60.98 24/U b.4 9
    2:^4736
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper bei einer Temperatur von mindestens 1OOO C angelassen wird.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleiterkörper mit einem P-leitenden Dotierungsstoff benutzt wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein Halbleiterkörper mit einer auf seiner Oberfläche
    angeordneten N-dotierten, epitaxialen Schicht verwendet wird.
  8. 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein Halbleiterkörper verwendet wird, in dem aktive und passive Halbleiterbauelemente enthalten sind,
  9. 9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß weiterhin ein Störelement in die und durch die poröse
    Siliciumschicht hindurchdiffundiert wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das in den Halbleiterkörper einzudiffundierende Störelement mit einer Konzentration eindiffundiert wird, die die Löslichkeitsgrenze für eine feste Lösung des Störelements in Silicium erreicht oder überschreitet,
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß Bor als Störelement benutzt wird.
  12. 12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß Phosphor als Störelement benutzt wird.
    FI 974 057
    609824/U b49 OBIGJNAL INSPEGTK)
    25U736
  13. 13. Verfahren nach Anspruch 1, dadurch gekennzeichnet t daß als oxidierende Atmosphäre eine Wasserdampfatmosphäre mit einer Temperatur von mehr als 900 C verwendet wird.
    FI 974 057
    609824/Ub49
DE2544736A 1974-12-09 1975-10-07 Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium Expired DE2544736C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US530910A US3929529A (en) 1974-12-09 1974-12-09 Method for gettering contaminants in monocrystalline silicon

Publications (2)

Publication Number Publication Date
DE2544736A1 true DE2544736A1 (de) 1976-06-10
DE2544736C2 DE2544736C2 (de) 1983-07-21

Family

ID=24115488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2544736A Expired DE2544736C2 (de) 1974-12-09 1975-10-07 Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium

Country Status (7)

Country Link
US (1) US3929529A (de)
JP (1) JPS5238389B2 (de)
CA (1) CA1039629A (de)
DE (1) DE2544736C2 (de)
FR (1) FR2294545A1 (de)
GB (1) GB1501245A (de)
IT (1) IT1051018B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006045A (en) * 1974-10-21 1977-02-01 International Business Machines Corporation Method for producing high power semiconductor device using anodic treatment and enhanced diffusion
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
JPS6027179B2 (ja) * 1975-11-05 1985-06-27 日本電気株式会社 多孔質シリコンの形成方法
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
US4116721A (en) * 1977-11-25 1978-09-26 International Business Machines Corporation Gate charge neutralization for insulated gate field-effect transistors
US4197141A (en) * 1978-01-31 1980-04-08 Massachusetts Institute Of Technology Method for passivating imperfections in semiconductor materials
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
US4234357A (en) * 1979-07-16 1980-11-18 Trw Inc. Process for manufacturing emitters by diffusion from polysilicon
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
JPS5814538A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
US5069740A (en) * 1984-09-04 1991-12-03 Texas Instruments Incorporated Production of semiconductor grade silicon spheres from metallurgical grade silicon particles
US4615762A (en) * 1985-04-30 1986-10-07 Rca Corporation Method for thinning silicon
JPS6254445A (ja) * 1986-03-24 1987-03-10 Sony Corp 半導体装置
US4915772A (en) * 1986-10-01 1990-04-10 Corning Incorporated Capping layer for recrystallization process
US4796073A (en) * 1986-11-14 1989-01-03 Burr-Brown Corporation Front-surface N+ gettering techniques for reducing noise in integrated circuits
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
EP0553852B1 (de) * 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Verfahren zur Herstellung eines Halbleitersubstrates
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
US5454885A (en) * 1993-12-21 1995-10-03 Martin Marietta Corporation Method of purifying substrate from unwanted heavy metals
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
EP0750190A4 (de) * 1994-12-26 1997-10-22 Advance Kk Chromatograph mit porösen kanal
DE19518371C1 (de) * 1995-05-22 1996-10-24 Forschungszentrum Juelich Gmbh Verfahren zur Strukturierung porösen Siliciums, sowie eine poröses Silicium enthaltende Struktur
JP2907095B2 (ja) * 1996-02-28 1999-06-21 日本電気株式会社 半導体装置の製造方法
JP3264367B2 (ja) * 1998-10-14 2002-03-11 信越半導体株式会社 サンドブラスト処理剤、それを用いて処理されたウェーハ及びその処理方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
WO2002005341A1 (en) * 2000-07-10 2002-01-17 Gagik Ayvazyan Method of manufacturing power silicon transistor
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
JP4553597B2 (ja) * 2004-01-30 2010-09-29 シャープ株式会社 シリコン基板の製造方法および太陽電池セルの製造方法
US7657390B2 (en) * 2005-11-02 2010-02-02 Applied Materials, Inc. Reclaiming substrates having defects and contaminants
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2013224A1 (de) * 1969-04-09 1970-10-15 Transistor AG, Zürich (Schweiz) Verfahren zur Herstellung von Halbleiterelementen mit bestimmter Lebensdauer der Ladungsträger
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2462218A (en) * 1945-04-17 1949-02-22 Bell Telephone Labor Inc Electrical translator and method of making it
US2739882A (en) * 1954-02-25 1956-03-27 Raytheon Mfg Co Surface treatment of germanium
US2948642A (en) * 1959-05-08 1960-08-09 Bell Telephone Labor Inc Surface treatment of silicon devices
GB1209914A (en) * 1967-03-29 1970-10-21 Marconi Co Ltd Improvements in or relating to semi-conductor devices
JPS501513B1 (de) * 1968-12-11 1975-01-18
US3627647A (en) * 1969-05-19 1971-12-14 Cogar Corp Fabrication method for semiconductor devices
US3579815A (en) * 1969-08-20 1971-05-25 Gen Electric Process for wafer fabrication of high blocking voltage silicon elements
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
FR2191272A1 (de) * 1972-06-27 1974-02-01 Ibm France

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2013224A1 (de) * 1969-04-09 1970-10-15 Transistor AG, Zürich (Schweiz) Verfahren zur Herstellung von Halbleiterelementen mit bestimmter Lebensdauer der Ladungsträger
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin 12 (1970), Nr. 11, S. 1983
IBM Technical Disclosure Bulletin 12 (1970), Nr. 11, S. 1983 Journal of the Electrochemical Society 116 (1969), Nr. 2, S. 304-307 *
IBM Technical Disclosure Bulletin 15 (1972), Nr. 6, S. 1752 *
Journal of Applied Physics 31 (1960), Nr. 10, S. 1821-1824 *
Journal of the Electrochemical Society 112 (1965), Nr. 4, S. 420-425 *
Journal of the Electrochemical Society 112 (1965), Nr. 8, S. 796-800 *
Journal of the Electrochemical Society 116 (1969), Nr. 2, S. 304-307
Journal of the Electrochemical Society 118 (1971), Nr. 8, S. 1353 *

Also Published As

Publication number Publication date
DE2544736C2 (de) 1983-07-21
JPS5175381A (de) 1976-06-29
GB1501245A (en) 1978-02-15
IT1051018B (it) 1981-04-21
CA1039629A (en) 1978-10-03
US3929529A (en) 1975-12-30
JPS5238389B2 (de) 1977-09-28
FR2294545A1 (fr) 1976-07-09
FR2294545B1 (de) 1977-12-16

Similar Documents

Publication Publication Date Title
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE2628087C2 (de)
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE2921971C2 (de) Verfahren zur Herstellung einer Schottky-Diode
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
WO2002061854A2 (de) Verfahren zur strukturierung einer auf einem trägermaterial aufgebrachten oxidschicht
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE3427977A1 (de) Halbleitersubstrat und verfahren zur herstellung eines halbleitersubstrates
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0557318B1 (de) Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE10015884A1 (de) Schottky-Diode
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2658304C2 (de) Halbleitervorrichtung
DE102019122637B4 (de) Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur einer photovoltaischen Solarzelle
DE1126513B (de) Verfahren zur Bearbeitung von Halbleiteranordnungen
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee