JPS6254445A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6254445A JPS6254445A JP6554086A JP6554086A JPS6254445A JP S6254445 A JPS6254445 A JP S6254445A JP 6554086 A JP6554086 A JP 6554086A JP 6554086 A JP6554086 A JP 6554086A JP S6254445 A JPS6254445 A JP S6254445A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- grown
- oxygen
- thermooxidized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はダイオード、トランジスタ、ＩＣ等の半導体装
置に関するものである。
置に関するものである。
半導体基板中の素子形成領域に結晶欠陥があると、半導
体素子の雑音特性、漏れ電流特性、スイッチング特性、
ＣＯＤ等のストレイジ特性等の各種特性が良くないこと
はよく知られている。
体素子の雑音特性、漏れ電流特性、スイッチング特性、
ＣＯＤ等のストレイジ特性等の各種特性が良くないこと
はよく知られている。
このために従来は、半導体基板中にリン等の不純物を拡
散させ、素子形成領域以外の領域からの転位の伝播を拡
散領域で阻止して、素子形成領域における結晶欠陥の発
生を防止したりしていた。
散させ、素子形成領域以外の領域からの転位の伝播を拡
散領域で阻止して、素子形成領域における結晶欠陥の発
生を防止したりしていた。
しかし拡散を行うと、拡散領域自体から転位等が発生し
、結晶欠陥の発生が必ずしも良好には防止されていなか
った。
、結晶欠陥の発生が必ずしも良好には防止されていなか
った。
本発明は上述の如き欠点を是正すべ〈発明されたもので
あって、シリコン基板に半導体素子が形成されており、
前記半導体素子の形成されている領域以外の領域の少な
くとも一部が非単結晶である半導体装置に係るものであ
る。このように構成することによって、結晶欠陥の発生
を皆無にした装置を提供することができる。
あって、シリコン基板に半導体素子が形成されており、
前記半導体素子の形成されている領域以外の領域の少な
くとも一部が非単結晶である半導体装置に係るものであ
る。このように構成することによって、結晶欠陥の発生
を皆無にした装置を提供することができる。
以下、本発明による半導体装置の一実施例を図面に付き
述べる この例によるウェハは、通常のシリコン基板３１とこの
表面に成長させたエピタキシャル層３２と、スクライブ
ラインとなるポリシリコン層３０とによって構成されて
いる。エピタキシャル［３２は従来公知の方法で成長し
、熱酸化等の熱処理温度時の固溶限以下の濃度の酸素を
含有している。各熱処理温度における酸素固溶限は下記
に示す通りである。
述べる この例によるウェハは、通常のシリコン基板３１とこの
表面に成長させたエピタキシャル層３２と、スクライブ
ラインとなるポリシリコン層３０とによって構成されて
いる。エピタキシャル［３２は従来公知の方法で成長し
、熱酸化等の熱処理温度時の固溶限以下の濃度の酸素を
含有している。各熱処理温度における酸素固溶限は下記
に示す通りである。
熱処理温度（“Ｃ） 酸素固溶限（原子／ｃｍ３）９
００ １Ｘ１０” １０００ ２ｘｌＯ” １１００ ４Ｘ１０” ＋２００ ７Ｘ１０” １３００ １．３Ｘ１０１８ １４００ １．８Ｘ１０” またポリシリコン層３０も従来公知の方法で成長させる
ことができるが、例えば基板３１をまず熱酸化し、この
熱酸化膜をスクライブラインに対応して所定パターンに
エツチングし、しかる後に基板表面にシリコンをエピタ
キシャル成長させる。
００ １Ｘ１０” １０００ ２ｘｌＯ” １１００ ４Ｘ１０” ＋２００ ７Ｘ１０” １３００ １．３Ｘ１０１８ １４００ １．８Ｘ１０” またポリシリコン層３０も従来公知の方法で成長させる
ことができるが、例えば基板３１をまず熱酸化し、この
熱酸化膜をスクライブラインに対応して所定パターンに
エツチングし、しかる後に基板表面にシリコンをエピタ
キシャル成長させる。
この結果、熱酸化膜の部分にはポリシリコン層３０が成
長し、このポリシリコン層が存在しない領域にはエピタ
キシャル層３２が成長する。
長し、このポリシリコン層が存在しない領域にはエピタ
キシャル層３２が成長する。
このように、エピタキシャル層３２に固溶限以下（但、
ＦＺ結晶（通常は５Ｘ１０”原子／ｃｍ３以下）よりは
多い）と少量の酸素を含有させているので、酸素が関与
する析出物や転位、積層欠陥の発生を防止できることは
明らかである。従ってエピタキシャル層３２に素子を形
成した場合に特性が著しく向上する。、然も、スクライ
ブライン上にポリシリコン層３０を形成したので、ウェ
ハ周辺から本来的に伝播して（る転位はポリシリコン層
３０によって伝播が阻止され、エピタキシャル層３２で
の欠陥発生の防止効果が更に向上する。
ＦＺ結晶（通常は５Ｘ１０”原子／ｃｍ３以下）よりは
多い）と少量の酸素を含有させているので、酸素が関与
する析出物や転位、積層欠陥の発生を防止できることは
明らかである。従ってエピタキシャル層３２に素子を形
成した場合に特性が著しく向上する。、然も、スクライ
ブライン上にポリシリコン層３０を形成したので、ウェ
ハ周辺から本来的に伝播して（る転位はポリシリコン層
３０によって伝播が阻止され、エピタキシャル層３２で
の欠陥発生の防止効果が更に向上する。
またスクライブラインがポリシリコン層３０で形成され
ているために、従来のスクライブライン形成時に不可避
であった機械的、熱的応力がポリシリコン層３０で緩和
され、そのダメージが素子特性に何ら影響を与えない。
ているために、従来のスクライブライン形成時に不可避
であった機械的、熱的応力がポリシリコン層３０で緩和
され、そのダメージが素子特性に何ら影響を与えない。
即ち、通常はスクライブライン上に必要以上に高濃度の
リンやボロン等のシリコンより原子半径の小さい不純物
を拡散しているために、この拡散領域から発生ずる転位
等の結晶欠陥によって素子特性が損われる。また近年利
用されているレーザースクライバでは熱応力が原因とな
るダメージによって素子特性が不良となる。
リンやボロン等のシリコンより原子半径の小さい不純物
を拡散しているために、この拡散領域から発生ずる転位
等の結晶欠陥によって素子特性が損われる。また近年利
用されているレーザースクライバでは熱応力が原因とな
るダメージによって素子特性が不良となる。
なお、スクライブラインのみではなく、図面に一点鎖線
で示すように、エピタキシャル層のうち素子を形成すべ
き領域以外のすべての領域（１！ＩＩち素子の特性に関
係のない領域）にポリシリコン層３０を形成することも
できる。この場合は素子形成領域に対する転位の影響を
更に良好に防止することができる。
で示すように、エピタキシャル層のうち素子を形成すべ
き領域以外のすべての領域（１！ＩＩち素子の特性に関
係のない領域）にポリシリコン層３０を形成することも
できる。この場合は素子形成領域に対する転位の影響を
更に良好に防止することができる。
なお基板３１として酸素濃度が５Ｘ１０′５〜１×１０
Ｉｌ′原子／ Ｃ１１１３のものを予め用意し、しかる
後に高濃度のシリコンイオンをスクライブラインに対応
して基板中に打込み（打込み量は２Ｘ１０”個／Ｃｍ：
ｌ程度）、基板内に上述のポリシリコン層３０と同様の
酸素高濃度領域をスクライブラインとして形成すること
も可能である。この場合は、エピタキシャル層は成長さ
せないが、イオン打込み後に不活性ガス（例えばＮ２
、Ａｒ）中にて高温（例えば１１００℃以上）で長時間
アニールすることが必要である。このようにスクライブ
ラインを酸素高濃度領域で形成しても、図面の場合と同
様にウェハ周辺からの転位の伝播を防止して素子形成領
域での欠陥の発生をなくすことができる。
Ｉｌ′原子／ Ｃ１１１３のものを予め用意し、しかる
後に高濃度のシリコンイオンをスクライブラインに対応
して基板中に打込み（打込み量は２Ｘ１０”個／Ｃｍ：
ｌ程度）、基板内に上述のポリシリコン層３０と同様の
酸素高濃度領域をスクライブラインとして形成すること
も可能である。この場合は、エピタキシャル層は成長さ
せないが、イオン打込み後に不活性ガス（例えばＮ２
、Ａｒ）中にて高温（例えば１１００℃以上）で長時間
アニールすることが必要である。このようにスクライブ
ラインを酸素高濃度領域で形成しても、図面の場合と同
様にウェハ周辺からの転位の伝播を防止して素子形成領
域での欠陥の発生をなくすことができる。
その上、基板自体が所定濃度の酸素を含有しているため
に、この酸素濃度が原因となる転位や析出物を有効に抑
止できる。
に、この酸素濃度が原因となる転位や析出物を有効に抑
止できる。
なお参考迄に述べると、酸素高濃度領域でスクライブラ
インを形成すると、基板の酸素濃度が低くても（例えば
ＦＺ結晶と同程度でも）、少なくともウェハ周辺からの
素子形成領域への転位の伝播は防止できる。
インを形成すると、基板の酸素濃度が低くても（例えば
ＦＺ結晶と同程度でも）、少なくともウェハ周辺からの
素子形成領域への転位の伝播は防止できる。
以上、本発明を一実施例に基いて説明したが、この実施
例は本発明の技術的思想に基いて更に変形が可能である
ことが理解されるであろう。例えば、絶縁体上に形成さ
れた薄膜シリコン結晶を上述のシリコンウェハの代わり
に使用してもよい。
例は本発明の技術的思想に基いて更に変形が可能である
ことが理解されるであろう。例えば、絶縁体上に形成さ
れた薄膜シリコン結晶を上述のシリコンウェハの代わり
に使用してもよい。
【図面の簡単な説明】
図面は本発明の一実施例によるウェハの断面図である。
なお図面に用いた符号において、
３０−・−・−・−・・−・−ポリシリコン層３１−−
−−−−−−−−・・一基板 ３２−−−−−−−−一エビタキシャル層である。
−−−−−−−−・・一基板 ３２−−−−−−−−一エビタキシャル層である。
Claims (1)
- シリコン基板に半導体素子が形成されており、前記半導
体素子の形成されている領域以外の領域の少なくとも一
部が非単結晶である半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6554086A JPS6254445A (ja) | 1986-03-24 | 1986-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6554086A JPS6254445A (ja) | 1986-03-24 | 1986-03-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3784486A Division JPS61198638A (ja) | 1986-02-22 | 1986-02-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254445A true JPS6254445A (ja) | 1987-03-10 |
Family
ID=13289950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6554086A Pending JPS6254445A (ja) | 1986-03-24 | 1986-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171639A (ja) * | 2010-02-22 | 2011-09-01 | Sanken Electric Co Ltd | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5042778A (ja) * | 1973-08-18 | 1975-04-18 | ||
| JPS5175381A (ja) * | 1974-12-09 | 1976-06-29 | Ibm |
-
1986
- 1986-03-24 JP JP6554086A patent/JPS6254445A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5042778A (ja) * | 1973-08-18 | 1975-04-18 | ||
| JPS5175381A (ja) * | 1974-12-09 | 1976-06-29 | Ibm |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171639A (ja) * | 2010-02-22 | 2011-09-01 | Sanken Electric Co Ltd | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62219636A (ja) | 半導体装置 | |
| EP0556795A2 (en) | Method of manufacturing substrate having semiconductor on insulator | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| US6214700B1 (en) | Semiconductor device and method for producing same | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS6142855B2 (ja) | ||
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPS6254445A (ja) | 半導体装置 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPH0410544A (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JPS6249628A (ja) | 半導体装置 | |
| JPH0969526A (ja) | 半導体装置の製造方法 | |
| JPS5839014A (ja) | 半導体装置の製造方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06283420A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JPS61114537A (ja) | シリコン半導体基板 | |
| JPS6376377A (ja) | 半導体集積回路装置の製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPS63182815A (ja) | エピタキシアルウエ−ハの製造方法 | |
| KR0177387B1 (ko) | 바이폴라 반도체 소자 제조 방법 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 |