DE2162445B2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2162445B2
DE2162445B2 DE2162445A DE2162445A DE2162445B2 DE 2162445 B2 DE2162445 B2 DE 2162445B2 DE 2162445 A DE2162445 A DE 2162445A DE 2162445 A DE2162445 A DE 2162445A DE 2162445 B2 DE2162445 B2 DE 2162445B2
Authority
DE
Germany
Prior art keywords
insulating layer
layer
getter
semiconductor
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2162445A
Other languages
English (en)
Other versions
DE2162445C3 (de
DE2162445A1 (de
Inventor
Joseph Gijsbertus Von Eindhoven Lierop (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2162445A1 publication Critical patent/DE2162445A1/de
Publication of DE2162445B2 publication Critical patent/DE2162445B2/de
Application granted granted Critical
Publication of DE2162445C3 publication Critical patent/DE2162445C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

beseitigt werden, daß das Gettermaterial nicht auf der isolierschicht, sondern örtlich auf anderen Teilen des Körpers in Form einer Paste angebracht wird. Ein derartiges Verfahren ist z. B. aus »Journal of the Electrochemical Society« 110 (1963), Nr. 6, 533-537 bekannt hat aber den Nachteil, daß es ziemlich umständlich ist und daß die Gefahr, daß ein wenig Gettermaterial vor oder während der Durchführung des Gettervorgaags dennoch auf die Isolierschicht gelangt, ziemlich groß ist
Der Erfindung liegt die Aufgabe zugrunde, ein Getterverfahren zu schaffen, bei dem einerseits die vorhandenen Verunreinigungen völlig aus dem Halbleitermaterial und aus der Isolierschicht entfernt werden, andererseits aber empfindliche Isolierschichtstellen (z. B. sehr dünne Isolierschichtteile) nicht bei hoher Temperatur mit dem Gettermaterial in Berührung kommen, wobei dennoch das Gettermaterial ohne Maskierung oder sonstige aufwendige Malnahmen auf der gesamten Oberfläche, einschließlich der gesamten Isolierschicht, angebracht werden kann.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Dadurch, daß das Gettermaterial bei niedriger Temperatur angebracht wird, dringt es praktisch nicht in die Isolierschicht ein, so daß die obenerwähr ten, u. a. infolge von Perforation der Isolierschicht auftretenden Unstabilitäten vermieden werden. Eine besonders wirkungsvolle Getterung, auch von Anordnungen mit sehr dünnen Oxydschichten, ist nun möglich, wooei, gleich wie bei den üblichen Getterverfahren für z. B. bipolare monolithische Schaltungen, der Getterschritt als die letzte Behandlung bei hoher Temperatur durchgeführt wird, so daß noch folgende Behandlungen praktisch keine weiteren Verunreinigungen in den Halbleiterkörper einführen.
Ferner kann das Verfahren nach der Erfindung vorteilhaft mit bekannten Verfahren kombiniert werden, nach denen die Emitterzonen in einer monolithischen Schaltung vorhandener Bipolartransistoren zugleich mit dem Getterschritt angebracht werden. Zu diesem Zweck wird die Getterschicht nur von denjenigen Teilen der Isolierschicht entfernt, die nicht bei hoher Temperatur mit Gettermaterial in Berührung kommen sollen, z. B. an der Stelle der Torelektroden zu der Schaltung gehöriger Feldeffekttransistoren mit isolierter Torelektrode, während die Getterschicht an der Stelle der erwähnten zu bildenden Emitterzonen vorhanden bleibt und während des Getterschrittes durch Diffusion die Emitterzonen bildet.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen
Fig. 1—9 schematisch Querschnitte durch eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung.
Fig. 10—14 schematisch Querschnitte durch eine andere Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind in den Figuren im allgemeinen mit den gleichen Bezugsziffern bezeichnet.
Fig. 1—9 zeigen schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung.
Die Halbleiteranordnung besteht in diesem Beispiel (siehe F i g. 9) aus einem plattenförmigen Halbleiterkörper 1 aus Silicium, der einen Feldeffekttransistor mit isolierter Torelektrode enthält. Außer diesem Feldeffekitransistor kann die Siliciumplatte 1, von der nur ein Teil im Schnitt dargestellt ist noch andere Schaltungselemente enthalten, die zusammen mit dem erwähnten Feldeffekttransistor eine monolithische integrierte Schaltung bilden können.
ίο Der Feldeffekttransistor enthält ein p-leitendes Substratgebiet 1 mit einem spezifischen Widerstand von 33 Ω · cm in dem η-leitende Source- und Drainzonen 4 bzw. 5 angebracht sind. Die Oberfläche 3 der Siliciumplatte ist mit einer Isolierschicht (2, 6) aus Siliciumoxyd überzogen. Auf dem Teil 6 der Oxydschicht der eine Dicke von 0,13 μπι aufweist, ist eine aus Aluminium bestehende Torelektrode 12 angebracht. Die Source- und Drainzonen 4, 5 sind über Kontaktfenster in der Oxydschicht 2 mit Aluminiumschichten 10 bzw. 11 verbunden.
Bei dem beschriebenen Feldeffekttransistor können in die Oxydschicht 6 und/oder in den Halbleiterkörper Verunreinigungen eingeführt werden, und zwar in das Silicium oft Schwermetallionen, wie Au und Cu, und in die Oxydschicht z. B. Natriumionen, die sich außerdem unter der Einwirkung der im Betriebszustand auftretenden elektrischen Felder verschieben können. Dadurch können die elektrische Stabilität und andere elektrische Eigenschaften, w>e der Leckstrom (Dunkelstrom) und die Durchschlagspannung zwischen den Source- und Drainzonen 4 und 5 und dem Substratgebiet ! beeinträchtigt werden. Unter »Dunkelstrom« ist hier, wie üblich, der eine in der Sperrichtung wirkende Diode durchfließende Strom in Abwesenheit auffallender Strahlung zu verstehen. Infolge der geringen Dicke und anderer an die Oxydschicht 6 zu stellenden Anforderungen kann diese Schicht zur Entfernung der erwähnten Verunreinigungen nicht einer Getterdiffusion bti hoher Temperatur ausgesetzt werden, wie sie z. B. bei Bipolartransistorstrukturen vorteilhaft Anwendung findet.
Die Anordnung nach F i g. 9 wird daher auf folgende Weise hergestellt. Es wird (siehe Fig. 1) von einer p-leitenden Siliciumplatte 1 mit einer(100)-Orientierung und einem spezifischen Widerstand von 3,3 Ω · cm, mit einer Dicke von 200 μπι ausgegangen, von der eine Oberfläche 3 auf übliche Weise durch Ätzen und Polieren vorbereitet worden ist, während die gegenüberliegende Oberfläche der Platte abgeschliffen
5n worden ist. Durch thermische Oxydation bei 10000C in feuchtem Sauerstoff während 45 Minuten wird auf der ganzen Oberfläche der Platte 1 eine Siliciumoxydschicht 2 angebracht (siehe Fig. 1). Auf der Seite der Oberfläche 3 werden in der Oxydschicht 2 an der Stelle der anzubringenden Source- und Drainzonen durch bekannte photolithographische Ätztechniken öffnungen angebracht (siehe F i g. 2).
Dann wird auf übliche Weise über diese öffnungen Phosphor mit einer Oberflächeiikonzentration von 1020
ho Atom^n/cm3 hineindiffundiert, wobei als Diffusionsquelle POCh verwendet wird. Dabei werden die n-leitenden Source- und Drainzonen 4 und 5 gebildet (siehe F i g. 3). Anschließend wird (siehe Fig. 4) durch Maskierung und Ätzung die Oxydschicht 2 an der Stelle der zu
b5 bildenden Torelektrode entfernt und durch thermische Oxydation bei 10000C während 20 Minuten in feuchtem Stickstoff eine Oxydschicht 6 mit einer Dicke von 0,2 μη\ erhalten (siehe F i g. 5). Diese Dicke ist etwas größer als
die endgültig verlangte Dicke (0,13 μπι) des Oxyds unterhalb der Torelektrode.
Dann wird das Oxyd 2 auf der Unterseite der Siliciumplatte entfernt. Nun wird ein Gettermaterial in Form einer Phosphorsilikatglasschicht 7 auf dem ganzen Halbleiterkörper und auf der Oxydschicht dadurch angebracht, daß eine Phosphordiffusion mit einer hohen Oberflächenkonzentration von 1021 Atomen/cm3 bei 975°C während 12 Minuten durchgeführt wird (sieihe F i g. 6), wobei sich in der Unterseite der Platte durch Diffusion eine dünne η-leitende Schicht 9 bildet. Bei dieser niedrigen Temperatur tritt praktisch keine Getterwirkung auf.
Die dünne Phosphorsilikatglasschicht 7, die bei der angewandten Temperatur etwa 0,07 μρη tief in die Oxydschicht 6 eingedrungen ist, wird nun von der phosphorfreien Oxydschicht (2, 6) entfernt (siehe Fig. 7), indem etwa 10 Sekunden lang bei Zimmertemperatur in einer Lösung von 10cm3 HF 50%, 15 cm3 HNO3 65%, und 300 cm3 H2O geätzt wird. Während dieser Ätzbehandlung wird die Unterseite der Siliciumplatte maskiert.
Die erwähnte Ätzflüssigkeit ätzt das Phosphorsilikatglas erheblich schneller (0,03 μιτι/sec) als das darunter liegende phosphorfreie Oxyd (2,6). Infolgedessen ist die Ätzzeit nicht besonders kritisch, weil beim Erreichen des phosphorfreien Oxyds die Ätzgeschwindigkeit auf einen sehr niedrigen Wert (3 — 6 ■ ΙΟ-4 μιπ/βεΰ) herabsinkt.
So kann die verlangte Dicke der Oxydschicht 6 mit großer Reproduzierbarkeit bestimmt werden.
Anschließend wird zur elektrischen Stabilisierung der Oxydschicht 6 unterhalb der Torelektrode eine Phosphordiffusion mit einer niedrigen Oberflächenkonzentration (1018 Atome/cm3) bei einer Temperatur von 975°C während 10 Minuten in N2 + O2 + POCh durchgeführt. Dann wird zum Entfernen der obenerwähnten Verunreinigungen als letzte Behandlung bei hoher Temperatur ein Getterschritt durchgeführt, indem die Siliciumplatte während 10 Minuten auf 1050° C erhitzt wird. Während der Durchführung dieses Getterschrittes diffundiert außerdem der mit niedriger Konzentration und bei niedriger Temperatur angebrachte Phosphor 8 zur Stabilisierung der Oxydschicht 6 in diese Oxydschicht ein, während aus der getternden Phosphorsilikatglasschicht 7 auf der Unterseite der Platte durch Diffusion eine n-ieitende Schicht 9 in der Platte gebildet wird. (Diese Schicht muß entfernt werden, wenn das p-leitende Gebiet 1 auf der Unterseite kontaktiert werden soll).
Schließlich werden auf übliche Weise Fenster in die Oxydschicht (2, 6) geätzt und werden die Torelektrode 12 und die Source- und Drainkontaktschichten 10 und 11 durch bekannte Aufdampf- und Maskierungstechniken angebracht
Auf die beschriebene Weise kann ein Feldeffekttransistor mit isolierter Torelektrode erhalten werden, dessen Eigenschaften durch einen Getterschritt erheblich verbessert sind, trotz der Tatsache, daß die dünne, unterhalb der Torelektrode vorhandene Isolierschicht die Anwendung des bei anderen Strukturen üblichen Getterschrittes mit einer auf dem ganzen Körper vorhandenen Getterschicht unmöglich macht
Zur Veranschaulichung der erhaltenen Verbesserung der Eigenschaften in bezug auf MOS-Transistoren, bei denen kein Ätzschritt durchgeführt wurde, sei noch erwähnt, daß für einen npn-Transistor der obenbeschriebenen Art bei einer Source- und Torspannung gleich 0 und einer Drainspannung von +10V ein Leckstrom von 10-9 — 10"8 A/cm2 zwischen Source und Drain gemessen wurde. Bei einem identischen Transistor, bei dem kein Getterschritt durchgeführt wurde, bctnig unter den gleichen Bedingungen der Leckstrom mehr als 10~7 A/cm2.
Für einen pnp-Transistor, also mit einer der des beschriebenen Transistors entgegengesetzten Polarität, aber mit den gleichen Abmessungen und mit der
ίο gleichen Toroxyddicke, betrug ohne Getterschritt bei einer Drainspannung von —10 V der Leckstrom mehr als ΙΟ"6 A/cm2 und bei Anwendung des beschriebenen Getterschrittes 10~9 - 10-8 A/cm2.
An Stelle von Phosphorsilikatglas als Gettermaterial können auch Borsilikatglas oder andere Materialien Anwendung finden. Ferner kann die Isolierschicht statt aus Siliciumoxyd auch aus anderen Materialien, z. B. Siliciumnitrid oder Aluminiumoxyd, bestehen. Auch kann die Isolierschicht aus aufeinander liegenden Schichten verschiedener Materialien zusammengesetzt sein und der Halbleiterkörper kann statt aus Silicium aus anderen Halbleitermaterialien, ζ. Β. aus Germanium oder aus AnlBv-Verbindungen bestehen. Ferner kann außer Phosphor als Passivierungsmaterial auch ein anderes Material, z. B. Siliciumnitrid, verwendet werden, das erwünschtenfalls vor, während oder nach Durchführung des Getterschrittes angebracht werden kann.
Zur Illustrierung der Tatsache, daß sich das Verfahren nach der vorliegenden Erfindung nicht auf die Herstellung von Anordnungen mit einem Feldeffekttransistor mit isolierter Torelektrode beschränkt sondern auch vorteilhaft bei anderen Halbleiteranordnungen angewandt werden kann, wird nachstehend die Anwendung des Verfahrens nach der Erfindung bei der Herstellung einer Auftreffplatte einer Bildaufnahmeröhre zur Umwandlung elektromagnetischer Bildsignale in elektrische Signale beschrieben. Eine derartige Auftreff platte besteht z.B. (siehe Fig. 14) aus einer η-leitenden Siliciumplatte 21, in der eine Anzahl
ίο p-leitender Zonen 22 angebracht sind, die mit dem η-leitenden Material 21 pn-Übergänge bilden. Auf der Seite der Dioden 21/22 ist die Platte mit einer Isolierschicht 23 aus z. B. Siliciumoxyd überzogen, in der an der Stelle der Zonen 22 Öffnungen 26 angebracht
is sind. Wenn auf die Unterseite der Platte, die mit einem ohmschen Kontakt 25 versehen ist längs der Pfeile 24 Licht einfällt, werden die Dioden 21/22 von der erzeugten Ladungsträgern bis zu einem Pegel aufgeladen, der durch die örtliche Strahlungsintensität be· stimmt wird, wonach die andere Seite der Platte vor einem Elektronenstrahl abgetastet wird, der die Dioder 22 neutralisiert Der Elektronenstrom des Strahles, dei über den Kontakt 25 abgeführt wird, ist von dem MaC abhängig, in dem die betreffende Diode aufgeladen war
so daß Änderungen der Strahlungsintensität in Strom änderungen des Elektronenstrahls umgewandelt wer den.
Bei der Herstellung einer derartigen Auftreffplatte is es besonders günstig, einen Gettervorgang durchzufüh ren, um Dioden mit einem möglichst niedriger Leckstrom (Dunkelstrom) zu erhalten.
Die übliche Getterung mit einer dicken Phosphorsili katglasschicht bereitet hier aber auch Schwierigkeiter Das Vorhandensein einer derartigen dicken Glasschich auf der Oxydschicht 23 macht die Anwendung eine Ätzmaske zum Ätzen der Öffnungen 26 notwendig während, wie bereits erwähnt wurde, außerdem di Gefahr groß ist daß bei Anwendung eines derartige!
Getterverfahrens Löcher in der Oxydschicht entstehen.
Die Auftreffplatte nach Fig. 14 wird daher auf folgende Weise hergestellt. Auf einer (111 )-orientierten Platte 21 aus η-leitendem Silicium mit einer Dicke von 200 μΐη und einem spezifischen Widerstand von 5Ω·αη wird auf übliche Weise thermisch eine Oxydschichl 23 angebracht, in die Öffnungen geätzt werden. Durch diese Öffnungen wird Bor zur Bildung der p-leitenden Zonen 22 eindiffundiert, wonach das Oxyd auf der Unterseite entfernt wird, so daß die Struktur nach Fig. 10 erhalten wird. Dann wird auf gleiche Weise wie im vorhergehenden Beispiel auf dem ganzen Körper eine Phosphorsilikatglasschicht 27 bei einer Temperatur von 975°C und mit einer Oberflächenkonzentration von IO21 Atornen/cmJ angebracht. Dabei bildet sich auf der Unterseite der Platte eine dünne, hochdotierte η-leitende Schicht 28 (siehe F i g. 11).
Die Getterschicht 27 wird nun von der Oberseite der Platte auf die bereits im vorhergehenden Beispiel beschriebene Weise entfernt (siehe Fig. 12). Anschließend wird (siehe Fig. 13) die Platte einer Getterbehandlung bei hoher Temperatur (10500C) unterworfen, wobei der Phosphor aus der Schicht 27 eindiffundiert und eine Getterwirkung ausübt, wodurch die Dioden 21/22 eine reproduzierbare hohe Durchschlagspannung und einen sehr niedrigen Leckstrom aufweisen. Die Dicke der Schicht 28 nimmt bei dieser Diffusion weiter zu.
Das Anbringen der Fenster 26 (siehe Fig. H)
erfordert nun keine zusätzliche Maske. Die dünne, auf den Zonen 22 vorhandene Oxydschicht wird durch eine kurzzeitige Ätzung in einer gepufferten HF-Lösung entfernt, wobei zwischen den Dioden 21/22 eine Oxydschicht genügender Dicke zurückbleibt.
Schließlich wird die Platte auf der Unterseite auf eine Gesamtdicke von 30 μηι abgeätzt, so daß praktisch alle von der Strahlung 24 erzeugten Ladungsträger die Dioden 21/22 erreichen können. Nach dem Anbringen eines Kontakts 25, der vorzugsweise in Form eines ringförmigen Kontakts an dem Rande der Platte entlang angebracht wird, kann die Auftreffplatte in einer Aufnahmeröhre montiert werden.
Auch bei der Herstellung dieser Auftreffplatte können die Materialien der Isolierschicht 23, der Getterschicht 27 und des Halbleiterkörpers nach Wahl des Fachmanns geändert werden, wie bei dem vorhergehenden Beispiel beschrieben wurde. Bei Anwendung eines Abtaststrahl mit positiven Ladungsträgern statt des erwähnten Elektronenstrahls können die Zonen 22 auch η-leitend sein, während die Platte 21 dann p-leitend ist.
Die Getterschicht kann vor der Durchführung des Getterverfahrens in den beschriebenen Beispielen statt über die ganze obere Oberfläche (3) der Halbleiterplatte über nur einen Teil dieser Oberfläche von der untenliegenden Isolierschicht entfernt werden, z. B. bei der Herstellung eines MOS-Transistors bloß vom Torelektrodenoxyd.
Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, von dem eine Oberfläche wenigstens teilweise mit einer Isolierschicht überzogen wird, wobei nach dem Anbringen der Isolierschicht auf der ganzen Halbleiteroberfläche und auf der Isolierschicht eine Schicht aus einem Gettermaterial bei einer derart niedrigen Temperatur angebracht wird, das praktisch keine Getterwirkung auftritt, wonach eine Erhitzung auf hohe Temperatur zum Entfernen unerwünschter Verunreinigungen aus dem Halbleiterkörper und aus der Isolierschicht durchgeführt wird, dadurch gekennzeichnet, daß nach dem Anbringen des GettermaJerials (7; 27) dieses wenigstens vor einem Teil der Isolierschicht (2,6; 23), der nicht bei hoher Temperatur mit Gettermaterial in Berührung kommen soll, entfernt wird, und daß dann die Erhitzung auf hohe Temperatur in Gegenwart des verbleibenden Gettermaterials durchgeführt wird, wonach nur Behandlungen bei Temperaturen durchgeführt werden, die niedriger sind als die Temperatur, bei der die Getterwirkung in merklichem Maße auftritt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Getterschicht (7; 27) eine Giasschicht mit einer von der Zusammensetzung der Isolierschicht (2,6; 23) verschiedenen Zusammensetzung verwendet wird, welche Glasschicht durch selektives Ätzen von der Isolierschicht entfernt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Glasschicht (7; 27) selektiv entfernt wird, indem i.iit einem Ätzmittel geätzt wird, das die Glasschicht viel schneller als die Isolierschicht (2,6; 23) angreift.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß auf einer Isolierschicht (2, 6; 23), die wenigstens an der Oberfläche aus Siliciumoxid besteht, eine Getterschicht (7; 27) aus Phosphorsilikatglas angebracht wird, und daß für die Ätzung eine fluorwasserstoffhaltige Lösung angewandt wird.
5. Verfahren nach einem oder mehreren der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach Entfernung des Gettermaterials (7; 27) von der Isolierschicht (2, 6; 23) vor oder während der Durchführung des Getterschrittes ein passivierendes Material auf der Isolierschicht angebracht wird.
6. Verfahren nach Anspruch 4 und 5, dadurch gekennzeichnet, daß vor der Durchführung des Getterschrittes als passivierendes Material ein Phosphorsilikatglas mit einem niedrigeren Phosphorgehalt als die Getterschicht (7; 27) bei einer Temperatur nieriger als die Gettertemperatur angebracht wird.
7. Verfahren nach einem oder mehreren der vorangehenden Ansprüche 1 bis ö zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Torelektrode, dadurch gekennzeichnet, daß nach dem Anbringen der Getterschicht (7) bei niedriger Temperatur die Getterschicht von wenigstens der an der Stelle der anzubringenden Torelektrode (12) anwesenden Isolierschicht (6) entfernt wird.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Ein solches Verfahren ist aus der GB-PS 12 09914 bekannt.
Verfahren dieser Art zum Entfernen von Verunreinigungen, manchmal auch als »Getterverfahren« bezeichnet, werden in der Halbleitertechnik häufig zur Verbesserung der elektrischen Eigenschaften der Anordnung verwendet Die Verbesserung dieser Eigenschaften kann dabei verschiedenartig sein; insbesondere wird durch Anwendung eines derartigen Getterverfahrens eine Verbesserung der Strom-Spannungs-Kennlinie (hohe Durchschlagspannung, »harte« Kennlinie, niedriger Leckstrom) der vorhandenen pn-Übergänge und oft auch eine Verlängerung der Lebensdauer von Minoritätsladungsfägern in dem Halbleiterkörper oder in Teilen desselben erreicht
Die zu entfernenden Verunreinigungen sind dabei im wesentlichen Atome oder Ionen von Metallen, insbesondere von Schwermetallen (Au, Cu) in dem Halbleiterkörper, sowie Ionen von Alkalimetallen, wie Natrium, die in der Isolierschicht, z. B. in Siliciumoxyd, Unstabilitäten nerbeiführen.
Bei einem Verfahren der obenbeschriebenen Art, bei dem das Gettermaterial auf der ganzen Halbleiteroberfläche und auf der Isolierschicht angebracht wird, wird oft eine Glasschicht verwendet, die während und auch nach der Durchführung des Getterschrittes sowohl auf der Halbleiteroberfläche als auch auf der Isolierschicht vorhanden bleibt. Eine derartige Schicht, z. B. aus Phosphorsilikatglas, auf der Isolierschicht ist in vielen Fällen, z. B. in monolithischen bipolaren Schaltungen,
. nicht nachteilig und kann sogar als eine auf der Isolierschicht liegende passivierendc Schicht einen günstigen stabilisierenden Einfluß ausüben.
In gewissen, ebenfalls häufig vorkommenden Fallen kann ein derartiges Verfahren aber keine Anwendung finden. Dies ist insbesondere der Fall bei der Herstellung von Anordnungen, bei denen wenigstens ein Teil der Isolierschicht äußerst dünn sein muß, wie z. B. die unterhalb der Torelektrode liegende Isolierschicht von Feldeffekttransistoren mit isolierter Torelektrode. Durch das Vorhandensein einer verhältnismäßig dicken Gcttcrschicht auf dieser Isolierschicht können die Schwellwertspannung, die Stabilität und die Steilheit des Feldeffekttransistors beeinträchtigt werden.
Um bei derartigen Anordnungen die endgültige verlangte Dicke der Isolierschicht zu erreichen, könnte nach dem Getterschritt die mit Gettermaterial überzogene Isolierschicht teilweise abgeätzt werden. Es hat sich jedoch als praktisch unmöglich erwiesen, diese Behandlung auf reproduzierbare Weise durchzuführen.
Ein weiterer Nachteil ist der, daß bei der Getterung mit einer Getterschicht auf der Isolierschicht und bei dem anschließenden Wegätzen der Getterschicht in der verbleibenden Isolierschicht leicht Löcher gebildet werden. Dies ist insbesondere der Fall, wenn die Isolierschicht aus Siliciumoxyd oder Siliciumnitrid besteht und eine Getterschicht aus Phosphorsilikatglas verwendet wird. Dies ist wahrscheinlich darauf zurückzuführen, daß während des Gcttervorgangs örtlich Getiermaterial in die Isolierschicht eindringt und daß die auf diese Weise verunreinigten Gebiete der Isolierschicht viel schneller als die übrigen Teile der Isolierschicht von dem Ätzmittel angegriffen werden.
Die erwähnten Nachteile könnten z. B. dadurch
DE2162445A 1971-01-08 1971-12-16 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2162445C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7100275A NL7100275A (de) 1971-01-08 1971-01-08

Publications (3)

Publication Number Publication Date
DE2162445A1 DE2162445A1 (de) 1972-07-20
DE2162445B2 true DE2162445B2 (de) 1980-08-28
DE2162445C3 DE2162445C3 (de) 1981-04-16

Family

ID=19812221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2162445A Expired DE2162445C3 (de) 1971-01-08 1971-12-16 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3811975A (de)
JP (1) JPS5340077B1 (de)
AU (1) AU3742871A (de)
CA (1) CA937496A (de)
DE (1) DE2162445C3 (de)
FR (1) FR2121664B1 (de)
GB (1) GB1366991A (de)
NL (1) NL7100275A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010572A (de) * 1973-05-25 1975-02-03
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
JPS51102556A (de) * 1975-03-07 1976-09-10 Hitachi Ltd
US4040893A (en) * 1976-04-12 1977-08-09 General Electric Company Method of selective etching of materials utilizing masks of binary silicate glasses
US4125427A (en) * 1976-08-27 1978-11-14 Ncr Corporation Method of processing a semiconductor
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
US4388147A (en) * 1982-08-16 1983-06-14 Intel Corporation Method for steam leaching phosphorus from phosphosilicate glass during semiconductor fabrication
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
JPS6124240A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
US4589928A (en) * 1984-08-21 1986-05-20 At&T Bell Laboratories Method of making semiconductor integrated circuits having backside gettered with phosphorus
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7410901B2 (en) * 2006-04-27 2008-08-12 Honeywell International, Inc. Submicron device fabrication
US10276362B2 (en) * 2016-04-29 2019-04-30 Infineon Technologies Ag Method for processing a semiconductor region and an electronic device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1209914A (en) * 1967-03-29 1970-10-21 Marconi Co Ltd Improvements in or relating to semi-conductor devices

Also Published As

Publication number Publication date
US3811975A (en) 1974-05-21
FR2121664B1 (de) 1977-09-02
GB1366991A (en) 1974-09-18
JPS4713870A (de) 1972-07-21
DE2162445C3 (de) 1981-04-16
JPS5340077B1 (de) 1978-10-25
NL7100275A (de) 1972-07-11
AU3742871A (en) 1973-07-05
DE2162445A1 (de) 1972-07-20
CA937496A (en) 1973-11-27
FR2121664A1 (de) 1972-08-25

Similar Documents

Publication Publication Date Title
DE2611363C2 (de) Diffusionsverfahren für eine Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1514017A1 (de) Halbleiteranordnung
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee