-
Einrichtung zum Decodieren eines Code Die Erfindung bezieht sich
auf eine Einrichtung zum Decodieren eines Code mit zwei oder mehr Zustandswerten,
von denen mindestens ein Zustandswert eine Pegeländerung innerhalb eines Schrittzeitintervalls
darstellt, insbesondere eines gleichstromfreien, ternären Bi-Phase-Level-Code, bei
der jeder innerhalb des Schrittzeitintervalls durch die Pegeländerung erzeugte Impuls
ausgewertet wird.
-
Die Decodierung solcher Codes, bei denen dieIngrmation und häufig
auch der Takt durch eine Pegeländerung innerhalb eines Schrittzeitintervalls dargestellt
ist , erfolgt im allgemeinen durch Differenzieren der durch die Pegeländerung innerhalb
des Schrittzeitintervalls entstehenden Impulsflanke. Insbesondere bei Verwendung
dieser Codes in Übertragungssystemen, die elektromagnetischen Störungen unterworfen
sind, kann es geschehen, daß durch Einkoppeln von Störfeldern innerhalb eines Schrittzeitintervalls
zum einen zusätzliche Impuls flanken und zum anderen Deformierungen der informationstragenden
Impulsflanke auftreten können, die zu einer fehlerhaften Decodierung des Code führen.
Zwar können durch einen entsprechenden Aufbau des Übertragungssystems und insbesondere
der Übertragungskanäle derartige Störungen
verringert werden. Abgesehen
davon, daß die Störungen nicht vollständig zu beseitigen sind, ist ein derartiger
Aufbau auch aufwendig und teuer.
-
Aufgabe der Erfindung ist es, eine Decodiereinrichtung zu schaffen,
die eine durch Störungen des zu decodierenden Signals möglichst nicht beeinflußte
Decodierung gestattet. Zudem soll die Einrichtung einen möglichst einfachen und
billigen Aufbau geringen Bauvolumens besitzen.
-
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine Integrationsstufe
vorgesehen ist, die jeden der innerhalb eines Schrittzeitintervalls auftretenden
Impulse integriert, von dieser Stufe gesteuerte Mittel vorhanden sind, die jeweils
während des Vorhandenseins eines bestimmten vorgegebenen Integrationswertes oder
eines darüber liegenden Wertes im Ausgang der Integrationsstufe einen Impuls erzeugen,
und Mittel vorhanden sind, die aus jedem dieser Impulse ein Signal mit einem dem
jeweiligen Impuls zugeordneten Pegel bilden.
-
Die Erfindung geht von der Tatsache aus, daß im ungestörten Fall jeder
einen Zustandswert darstellenden Pegeländerung innerhalb eines Schrittzeitintervalls
ein Impuls bestimmter Polarität und bestimmter Pegel-Zeit-Fläche voran- oder nachgeht
- bei einem binären Code - oder voran- und nachgeht - bei einem ternären Code. Wird
nun jeder dieser Impulse im Schrittzeitintervall einer Integrationsstufe zugeführt
und jeweils während des Vorhandenseins eines bestimmten vorgegebenen Integrationswertes
oder einem darüber liegenden Wert ein zur weiteren Auswertung vorgesehener Impuls
erzeugt, so wird erreicht1 daß eingekoppelte, kurzzeitige Störungen im wesentlichen
nur einen im allgemeinen geringen zeitlichen Versatz des zur weiteren Auswertung
vorgesehenen Impulses gegenüber
der den Zustandswert darstellenden
Pegeländerung erzeugen, sich jedoch nicht oder nur in geringem Umfange auf die Signalauswertung
auswirken. Da keine Versatzaddition auftritt, sind die hierdurch entstehenden Fehler
von nachrangiger Bedeutung.
-
In einer bevorzugten'Auzführungsform ist als von der Integrationsstufe
angesteuertes Mittel am zweckmäßigsten für jeden durch eine Pegeländerung dargestellten
Zustandswert ein an einem Eingang mit einer konstanten Referenzspannung beaufschlagter
Komparator vorgesehen.
-
Zur Decodierung des eingangs erwähnten gleichstromfreien, ternären
Bi-Phase-Level-Code sind also bei Realisierung dieser Ausführungsform zwei Komparatoren
vorhanden, da bei einem derartigen Code der eine-Zustandswert durch eine Pegeländerung
in der einen Potentialrichtung -beispielsweise von positivem zu negativem Potential
-und der andere Widerstandswert durch eine Rgeländerung in der entgegengesetzten
Potentialänderung - von negativem zu positivem Potential - dargestellt ist.
-
Die Größe des vorgegebenen Integrationswertes wird mit Vorteil zu
etwa 2/3 des maximalen Integratorausgangssignales gewählt. Zwar werden mit wachsendem
vorgegebenen Integrationswert die auf die Auswertung sich auswirkenden Störungen
immer mehr ausgeschaltet, jedoch kann es bei hohen vorgegebenen Integrationswerten
geschehen, daß bereits bei einem geringen Absinken des Pegels, wie es bei Betriebsspannungsschwankungen
in Erscheinung treten kann, der vorgegebene Integrationswert nicht erreicht wird
und infolge dessen eine einen Zustandswert darstellende Pegeländerung nicht ausgewertet
wird.
-
Bei einem Ansteigen des Pegels beispielsweise aufgrund von Betriebsspannungsschwankungen
kann es darüber hinaus
geschehen, daß der vorgegebene Integrationswert
innerhalb eines Schrittzeitintervalls zu rasch erreicht wird und infolge dessen
die Anstiegsflanke des dadurch erzeugten Impulses zeitlich in der Nähe des Schrittzeitintervallbeginna
liegt, was im Hinblick auf die nachfolgende Auswertung dieses Impulses unerwünscht
ist, dies um so mehr, wenn die einen Zustandswert darstellende Pegeländerung gleichzeitig
zur Taktkennzeichnung benutzt wird. Dies kann nach einem weiteren Gedanken der Erfindung
dadurch vermieden werden, daß jeder Ausgang der von der Integrationsstufe angesteuerten
Mittel an ein ihm zugeordnetes logisches Verknjipfungsglied angeschlossen ist, dessen
anderer Eingang mit einem mit einer Referenzspannung beaufschlagten und von jedem
der innerhalb eines Schrittzeitintervalls auftretenden Impulse angesteuerten Komparator
in Verbindung steht.
-
In einer bevorzugten Ausführungsform der Erfindung ist als pegelbildendes
Mittel ein über einen zweiten Eingang rücksBtzbares Flip-Flop vorgesehen, dessen
et- und reset-Eingang mit den erzeugten Impulsen beaufschlagt sind.
-
Die Erfindung sei anhand der Zeichnung, die ein Ausführungsbeispiel
enthält, näher erläutert. Es zeigen Figur 1 ein Blockschaltbild der Einrichtung
und Figur 2 den zeitlichen Verlauf der Signale an verschiedenen Punkten des Blockschaltbilds
nach Figur 1.
-
Die Einrichtung, die zum Decodieren eines selbsttaktenden, gleichstromfreien,
ternären Bi-Phase-Level-Code, wie er in Figur 2a dargestellt ist, dient, enthält
einen Transformator 1, dessen Primärwicklung 2 mit dem codierten Signal beaufschlagt
ist und an dessen Sekundärwicklung 3
die Integrationsstufe 4 angeschlossen
ist.
-
Der Ausgang der Integrationsstufe 4 steht mit zwei Komparatoren 5
und 6 in Verbindung und zwar ist er einmal an den negativen Eingang des Komparators
5 und zum anderen an den positiven Eingang des Komparators 6 angeschlossen. Die
beiden anderen Eingänge der Komparatoren 5 und 6 sind jeweils mit einer konstanten
Referenzspannung UR beaufschlagt. Jeder Komparatorausgang ist mit dem einen Eingang
eines ihm zugeordneten Oder-Gatters 7 bzw. 8 verbunden. Der Ausgang des Oder-Gatters
7 ist an den reset-Eingang und der des Oder-Gatters 8 an den set-Eingang eines Flipflops
9 angeschlossen, an dessen Normal ausgang das decodierte Signal erscheint.
-
An einer zweiten Sekundärwicklung 10, die eine auf Nullpotential liegende
Mittelanzapfung besitzt, sind zwei weitere Komparatoren 11 und 12 angeschlossen
und zwar sind die Wicklungsenden Jeweils mit dem negativen Eingang der beiden Komparatoren
11 und 12 verbunden. Die anderen beiden Eingänge liegen auf einer konstanten Referenzspannung
UR Der Ausgang des Komparators 11 ist mit dem anderen Eingang des Oder-Gatters 7
und der des Komparators 12 mit dem des Oder-Gatters 8 verbunden.
-
Zur Ableitung des Taktes stehen die beiden Ausgänge der Oder-Gatter
7 und 8 des weiteren mit einem NAND-Gatter 13 in Verbindung, das ein Monoflop 14
ansteuert. Der Normalausgang des Monoflops 14 ist mit dem Löscheingang eines Zählers
15 verbunden, an dessen Zähleingang ein Quarzoszillator 16 angeschlossen und an
dessen Ausgang das Taktsignal abgenommen werden kann.
-
Die Wirkungsweise der Einrichtung sei anhand der Figur 2 erläutert.
-
Das in Form eines selbsttaktenden, gleichstromfreien, ternären B i-Phase-Level-Code
vorliegende Signal ist in Figur 2a dargestellt. Bei diesem Code liegen Takt und
Zustandswert bzw. Information jeweils mittig in den einzelnen Schrittzeitintervallen
A, B, C D, E und F, wo -bei die Lage der Flanke 17 den Taktzeitpunkt und das Potentialgefälle
im Bereich der Flanke den Zustandswert angibt. So liegt im Schrittzeitintervall
A der Zustandswert 11011 vor - Flankensprung von positivem zu negativem Potential
- und im Schrittzeitintervall C der Zustandswert "L" - Flankensprung von negativem
zu positivem Potential. Dieses am Eingang des Transformators 1 bei Punkt a anliegende
Signal wird in der Integrationsstufe 4 integriert. Am Ausgang der Integrationsstufe
4 in Punkt b liegt somit ein Signal vor, wie es in Figur 2b dargestellt ist. Dieses
Signal wird den beiden Kompaatoren 5 und 6 zugeleitet. Der Komparator 5 bildet aus
den positiven Spannung-Zeit-Flächen des Integratorausgangssignals jeweils einen
Impuls und ebenso der Komparator 6 aus den negativen Spannung-Zeit-Flächen des Integratorausgangssignals,
und zwar schalten sie bei Überschreiten von 2/3 des maximalen Integrationswertes
und danach bei Unterschreiten dieses Wertes. Die so erzeugte, am Ausgang des Komparators
5 in Punkt c bzw. des Komparators 6 in Punkt d erscheinenden Signale sind in den
Figuren 2c und 2d abgebildet.
-
Mit den Signalen gemäß den Figuren 2c und 2d könnte nun bereits das
rücksetzbare Flipflop 9 geschaltet werden.
-
Da jedoch, wie bereits oben erwähnt, aufgrund von Betriebsspannungsschwankungen
die Schaltflanke der einzelnen Impulse noch in einem relativ breiten zeitlichen
Bereich schwanken kann, was insbesondere bei der Ableitung des Taktes recht störend
ist, erfolgt eine zusätzliche
Zeitfixierung mittels der beiden Komparatoren
11 und 12.
-
Wie aus Figur 1 ersichtlich, liegt am Eingang jedes der beiden Komparatoren
11 und 12 jeweils das zu decodierende Signal nach Figur 2a an und an den Ausgängen
der Komparatoren 11 und 12 erscheinen demzufolge die Signale gemäß den Figuren 2e
und 2f. Durch Verknüpfung jedes dieser Signale mit einem der Ausgangssignale der
Komparatoren 5 und 6 - Figuren 2c und 2d - in einem Oder-Gatter 7 bzw. 8 entstehen
am Ausgang der Oder-Gatter 7 und 8 Flipflop-Steuerimpulse - Figuren 2g und 2h -,
deren Schaltflanke nur noch in geringem Umfang zeitlich schwankt. Durch die se Impulse
angesteuert, erscheint im Ausgang des Flipflops das in Figur 2i dargestellte Signal.
-
Zur Ableitung des Takts werden die am Ausgang der beiden Oder-Gatter
7 und 8 erscheinenden Signale - Figuren 2g und 2h - des weiteren einem NAND-Gatter
13 zugeführt, das das Monoflop 14 jedesmal in seinen quasistabilen Zustand schaltet,
wenn an einem der beiden Ausgänge der Oder-Gatter 7 und 8 ein Impuls erscheint.
Das Monoflop 14 löscht seinerseits dann den Zähler 15, der nach dem Zurückkippen
des Monoflops 14 in seinen stabilen Zustand wieder zu zählen beginnt. Kommt nun
infolge eines extrem gestörten Signals der Steuerimpuls am Ausgang des Monoflops
14 nicht zustande, so setzt sich nach Erreichen eines bestimmten Zählerinhalts der
Zähler selbst zurück und erzeugt so den fehlenden Taktsignalimpuls.