DE2253328C2 - Einrichtung zur Erkennung von Daten - Google Patents
Einrichtung zur Erkennung von DatenInfo
- Publication number
- DE2253328C2 DE2253328C2 DE19722253328 DE2253328A DE2253328C2 DE 2253328 C2 DE2253328 C2 DE 2253328C2 DE 19722253328 DE19722253328 DE 19722253328 DE 2253328 A DE2253328 A DE 2253328A DE 2253328 C2 DE2253328 C2 DE 2253328C2
- Authority
- DE
- Germany
- Prior art keywords
- integration
- signal
- signals
- line
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Die Erfindung betrifft eine weitere Ausbildung einer Einrichtung zur Erkennung von Datensignalen entsprechend
dem Oberbegriff des Patentanspruchs 1. Eine derartige Einrichtung ist Gegenstand des (Haupt-)Patents2141
714.
Die Datenerkennung bei Signalen mit verschiedenen Zuständen mit Hilfe der Integration hat gegenüber
derjenigen mit einer Auswertung der Signallänge den Vorteil einer geringeren Störempfindlichkeit sowie
einer größeren Empfindlichkeit gegenüber den Datensignalen. In vielen Systemen ist das Signal auf zwei
verschiedene Zustände beschränkt, die jeweils einen der beiden Binärwerte darstellen (NRZ-Signale). Bei einer
anderen Ausführungsform sind ein Übergang zwischen den Signalzuständen als der eine Binärwert und das
Ausbleiben dieses Übergangs an einer bestimmten Stelle als der andere Binärwen gekennzeichnet
(NRZI-Signale). Weitere Darstellungsmöglichkeiten für Datensignale sind bekannt, so z. B. phasencodierte
Signale, frequenzmodulierte Signale usw.
Mit steigender Geschwindigkeit der Daten werden die Anforderungen an die Empfindlichkeit und Zuverlässigkeit
der Erkennungssysteme ebenfalls größer. Bei einer zur Erkennung der Daten vorgenommenen
Integration der Datensignale muß bei den bekannten Systemen ein Teil der Erkennungsperiode dazu
verwendet werden, das Ausgangssignal des Integrationsgliedes auf einen Bezugswert zurückzuführen.
Dieser Teil ist um so größer, je höher die Datengeschwindigkeit
bei gleichbleibender Rückführzeit ist.
Es wurde daher die anfangs genannte Einrichtung zur Erkennung von Datensignalen mit Hilfe von Integrationsgliedern
vorgeschlagen, bei der der nachteilige Einfluß der Rückführzeit der Ausgangssignale der
Integrationsglieder nicht gegeben ist und somit während der ganzen Erkennungsperiode eine Integration
stattfinden kann. Der vorliegenden Erfindung liegt dabei die Aufgabe zugrunde, eine weitere besonders
vorteilhafte schr.ltungstechnische Ausgestaltung der Einrichtung nach dem Hauptpatent anzugeben. So soll
die Anzahl der verwendeten Integrationsglieder so gering wie möglich gehalten werden. Auch soll sich die
Einrichtung in einfacher Weise als integrierte Halbleiterschaltung herstellen lassen. Diese Aufgabe wird bei
der anfangs genannten Einrichtung erfindungsgemäß dadurch gelöst, daß für die Integration beider
Datensignalzustände während eines Taktsignalzustandes nur ein Integrationsglied vorgesehen ist. Vorzugsweise
sind die Eingänge jedes Integrationsgliedes in Abhängigkeit vom Taktsignal abwechselnd mit jeweils
einer Konstantstromquelle verbunden, wohei die eine
dieser Konstantstromquellen für die Integration und die andere für die Rückführung des Ausgangssignales des
Intcgrationsglicdes vorgesehen ist. |cdes Integrationsfrf glierl weist vorteilhaft zwei f'.ingiinge auf. wobei jeweils
einer der beiden Eingänge in Abhängigkeit vom Datensignalzustand während der jeweiligen Integra
tionszeiten mit einer Konstantstromquelle verbunden
Die Erfindung wird im folgenden anhand eines in den Figuren dargestellten Ausführungsbeispieles näher
erläutert Es zeigt
Fig. 1 das Blockschaltbild der bereits vorgeschlagenen
Einrichtung zur Erkennung von Datensignalen,
F i g. 2 eine größere Anzahl von idealisierten Kurvenzügen der in der Einrichtung nach Fig.! auftretenden
Signale,
Fig.3 nähere einzelheiten aus der Einrichtung nach
Fig. 1,
F i g. 4 und 5 die Umwandlung von phasencodierten Signalen in NRZ-Signale und frequenzmodulierten
Signalen in NRZI-Signale,
Fig.6 ein Blockschaltbild einer beanspruchten
Einrichtung und
Fi g. 7 eine größere Anzahl von idealisierten Kurvenzügen
der in der Einrichtung nach F i g. 6 auftretenden Signale.
Die auf einem magnetischen Aufzeichnungsträger 11 in Fig. 1 gespeicherten Daten werden über einen
Lesekopf i2 abgefühlt. Sie werden in einer Differentiationsstufe 13 differenziert und anschließend einem
Phasenschieber und Begrenzer 14 zugeleitet. Die Differentiationsstufe 13 kann zusätzlich Kompensationskreise
für Störsignale enthalten. Der Phasenschieber und Begrenzer 14 erzeugt amplitudenbegrenzte
Signale ( + D) 10 aus den aufgenommenen Signalen und stellt sie auf einer Leitung 15 zur Verfugung.
Entsprechende komplementäre, d. h. in der Polarität umgekehrte Signale (—d) werden gleichzeitig auf eine
Leitung 16 abgegeben. In beiden Signalzügen bedeutet ein Wechsel zwischen den Signalzuständen innerhalb
einer Datenperiode von + nach — oder umgekehrt eine binäre 1, während das Fehlen eines solchen Signalüberganges
innerhalb einer Datenperiode eine binäre 0 anzeigt.
Das Signal 10 auf der Leitung 15 und ebenso das komplementäre Signal auf der Leitung 16 werden einem
Taktgeber 20 mit veränderbarer Frequenz zugeführt, wodurch dieser Taktsignale 21 und 22 liefert. Das
Taktsignal 21 hat eine Periode, die der Datenperiode entspricht. Bei Geschwindigkeitsänderungen
<Jes Aufzeichnungsträgers 11 ändert der Taktgeber 20 die Frequenz der von ihm erzeugten Taktsignale in
entsprechender Weise. Das Taktsignal 22 ( + C) wird vom Taktsignal 21 abgeleitet und auf eine Leitung 23
gegeben. Das hierzu komplementäre Signal ( — C) tritt auf einer Leitung 24 auf. Das Taktsignal 21 wird über
eine Leitung 25 einer Vergleichsschaltung 40 zugeführt und bewirkt dort die Abtastung der Datensignale.
Die Datensignale 10 sowie die Taktsignale 22 und die entsprechenden komplementären Signale werden Integratoren
30 und 31 zugeleitet. Das Verhältnis der Ausgangsamplituden dieser beiden Integratoren zeigt
die Polarität des Signals 10 während der unmittelbar vorhergehenden Abtastperiode an. Die Abtastperiode
erstreckt sich zwischen jeweils aufeinanderfolgenden Bitzellenmitten. Der Integrator 30 integriert die
positiven Anteile des Datensignals 10 ( + D). Der Integrator 31 integriert die negativen Anteile des
Signals 10 ( — D). indem er die positiven Anteile des vom
Datensignal 10 komplementären Signals auf der Leitung 16 integriert. Dadurch, daß beide Integratoren Signale
gleicher Polarität verarbeiten, erhält man eine vereinfachte
SchaltkreisausicRiing und eine erhöhte Zuverlässigkeit.
Da beide Integratoren 3? und 31 identisch aufgebaut
sind, erhalten die in ihnen verwendeten Teile die gleichen Bezugszeichen, wobei diejenigen im Integrator
31 zusätzlich noch mit einem Strich versehen sind. Jeder Integrator besitzt zwei Integrationsglieder 33, 34 bzw.
33', 34'. Das Integrationsglied 33 ist wirksam, wenn sowohl das Datensignal 10 als auch das Taktsignal 22
den positiven Signalzustand besitzen (+D, +C) Das Integrationsglied 34 ist dann eingeschaltet, wenn das
Datensignal 10 den oberen und das Taktsignal 22 den unteren Signalzustand besitzen (+D,—C) Die Integrationsglieder
im Integrator 31 sind dann wirksam, wenn das Datensignal 10 den unteren Zustand aufweist Das
Integrationsglied 33' arbeitet dann, wenn zusätzlich das Taktsignal 22 den höheren Signalzustand besitzt (—D,
+ C) und das Integrationsglied 34' dann, wenn das Taktsignal 22 sich zusätzlich im unteren Signalzustand
befindet (—D, —C) Die beiden Integrationsglieder
eines Integrators werden also abwechselnd durch das Taktsignal betätigt, wenn sich das Datensignal 10 in
einem seiner beiden Zustände befindet Auf diese Weise kann die ganze Datenperiode für die Er :.<;nnung benutzt
werden. Es gehen keine Anteile dieser Daftr '.periode für
die Rückführung der Integrationsglieder verloren. Die Verwendung eines wesentlichen Teiles der nachfolgenden
Erkennungsperiode erlaubt eine langsame Rückführung des Ausgangswertes eines Integrationsgliedes.
Hierdurch werden die Frequenzanforderungen an den Rückführkreis und das Auftreten von Störsignalen
verringert sowie ein stark geglättetes Ausgangssignal der Integratoren ermöglicht.
Das Signal 35 in F i g. 2 ist das Ausgangssignal des Integrationsgliedes 33. Es zeigt immer dann, wenn das
Datensignal 10 und das Taktsignal 22 ihren oberen Zustand besitzen, einen linearen Anstieg. Das Signal 36
ist das Ausgangssignal des Integrationsgliedes 34. Es besitzt einen positiven Anstieg, wenn das Datensignal
10 den oberen Signalzustand und das Taktsignal 22 den unteren Signalzustand aufweisen. Ensprechend ist das
Signal 35' das Ausgangssignal des Integrationsglic des 33' und das Signal 36' dasjenige des Integrationsgliedes
34'. Die Ausgänge der Integrationsglieder 33 und 34 werdc.i in einer analogen ODER-Schaltung 38 zusammengefaßt.
Das Ausgangssignal dieser ODER-Schaltung wird über eine Leitung 39 der Vergleichsschaltung
40 zugeführt. Die Analog-ODER-Schaltung läßt jeweils
dasjenige von den an seinen Eingängen liegenden Signalen passieren, das die größte Amplitude einer
gegebenen Polarität besitzt. Im vorliegenden Beispiel ist dies die positive Polarität. Auf der Leitung 39 tritt somit
das in Fig. 2 gezeigte Signal 41 auf, das aus den Signalen 35 und 36 zusammengesetzt ist und jeweils
demjenigen von diesen beiden Signalen entspricht, das eine höhere Amplitude als das andere aufweist.
Das Ajigangssignal des Integrationsgliedes 33 wird
in den Zeitspannen, in denen das Taktsignal 22 den unteren Zustand besi'st, auf einen Bezugsweil zurückgeführt.
Dementsprechend findet diese Rückführung beim Integrationsglied 34 dann statt, wenn das
Taktsignal 22 den oberen Zustand aufweist. Die Rückführung beansp: Jcht vorzugsweise einen wesentlichen
Teil der auf eine Integration folgenden Abtastperiode, beispielsweise 75% von dieser. Eine AbtastpTiodc
entspricht vorteilhaft einer Bitperiode der Dalcnsi gnalc.
Die Abtastung, el. h. die l'rkcnnung der Datensignal^,
crfolpt unmiueioar n;ui. jeder Abtastperiode, d. Ii. ':>.
jeder Zcllcnmitlc. Der Abtast/citpunkt ist gcgehen
durch den nach oben gehenden Übergang im Taktsignal
21. Fin Schaltkreis 45, der auf diese positiven I Ibergänge
anspricht, bringt über eine ' eitung 104 einen Transistor 46 kurzzeitig in den leitenden Zustand. Hierdurch wird
el ie Vergleichssehaltung 40 angeregt, wie nachfolgend
noch erläutert wird. Zwischen diesen Abtastzeitpunkten > ist der Transistor 46 nichtleitend, wodurch die
Vergleichsschaltung 40 gesperrt ist. Durch diese selektive Ansteuerung der Vergleichsschaltung 40
erhält man das Signal 125 in F-' i g. 2 auf einer
Ausgangsleitung 47 und das dazu komplementäre Signal in auf einer Leitung 48.
Im folgenden wird die selektive Absteuerung der
Intcgrationsglieder 33 und 34 sowie die Rückführung ihrer Ausgangssignalc näher beschrieben. Zwei spezielle
UND-Schaltungen 55 und 56 sind an die Leitungen 15 ιϊ
und 2.3 bzw. 15 und 24 angeschlossen und liefern während vorbestimmter Zeitabschnitte konstante Fingangssignale
an die Integrationsglicder 33 und 34. Eine solche spezielle UND-Schaltung wird noch anhand der
F-" ι g. 3 erläutert werden. F)ie konstanten Eingangssigna- >n
Ic der Intcgrationsglieder bewirken, daß deren Ausgangssignale linear mit der Zeit ansteigen und so eine
zuverlässige Anzeige der Dauer jedes Signalzustandes des Datensignals 10 während einer Abtastperiode
geben. Wenn das Taktsignal 22 auf der Leitung 23 bzw. • las hierzu komplementäre Signal auf der Leitung 24 den
unteren Signalzustand besitzen, dann wird über die zugeordnete UND-Schaltung 55 bzw. 56 eine Konstantstromquelle
57 bzw. 58 mit dem Eingang des Integrationsgliedes 33 bzw. 34 verbunden, wodurch das κι
Ausgangssignal des jeweiligen Integrationsgliedes mit vorgegebener Geschwindigkeit auf ein vorgegebenes
Bczugspotentia! zurückgeführt wird Wenn dieses erreicht ist, wird die Wirksamkeit der entsprechenden
Konstantstromquclle 57 bzw. 58 aufgehoben. Wenn das )5 Taktsignal 22 den oberen und das Datensignal 10 auf der
Leitung 15 den unteren Zustand besitzen, dann wird im Intcgrationsglied 33 kein Eingangssignal /ugelührt.
ledoch ist die vorgeschaltete Impedanz so groß, daß das
Ausgangssignal des Inlegrationsgliedes den erreichten
Wert beibehält. Dies ist in F i g. 2 bei 64, 65 und 71 dargestellt.
Die genannte Fälligkeit, das Ausgangssignal auf einem erreichten Wert zu halten, ist von Vorteil bei eier
Beseitigung von Störsignalen im Datensignal 10. Die 4>
strichlierten Kurvenzüge 60 und 61 in F i g. 2 zeigen zwei derartige Störsignale. Das Störsignal 61 setzt das
Integrationsglied 33 in Tätigkeit, wie durch den Anstieg 62 im Kurvenzug 35 angedeutet ist. Nach Beendigung
des Störimpulses behält das Ausgangssignal dieses Intcgrationsgliedes seinen Wert bei. w ie der waagrechte
Abschnitt 64 des Kurvenzuges 35 zeigt. Das Integrationsglied 33' wird durch diesen Störimpuls 61 ebenfalls
beeinflußt. Während des Auftretens dieses Störimpulses arbeitet das Integrationsglied 33' nicht, sein Ausgangssignal
hält sich jedoch auf dem bereits erreichten Wert. Dieser entspricht dem Potential 65 im Kurvenzug 35'.
Nach Beendigung des Störimpulses wird die Integration fortgesetzt, wie der Anstieg 67 zeigt.
Zum Zeitpunkt der nachfolgenden Eitzellenmitte 68 werden die Amplituden der Signale 41 und 4Γ
miteinander verglichen. Da die Amplitude des Signals 4Γ bei 70 größer ist als diejenige des Signals 41 bei 71,
wird der untere Zustand im Datensignal (-D)
angezeigt. Dies bedeutet, daß kein Zustandswechsel im Datensigna! stattgefunden hat und somit in der
Zellenmitte 68 eine binäre 0 abgetastet wurde. Das Störsignal hat jedoch eine Verkleinerung der Differenz
der beiden Signale 4Γ und 41 zur Folge Fin ähnliches
Problem tritt auf. wenn im Datensignal 10 eine Verschiebung der I ;bergänge stattfindet, lüne solche
Verschiebung ist begeben, wenn der 1 Ibergang 72 nicht
in der Zellenmitt·.·. sondern beispielsweise erst später
erfolgt, wie durch 7 3 angedeutet ist. Die vorliegende
F-'.rkennungseinrichtung kann solche Phasenverschiebungen kompensieren, die bis an die durch 74
gekennzeichnete Zellengrenze /wischen /wci Zellenmitten
hergehen. Solche starken Verschiebungen von 50% treten jetloch gewöhnlich nicht auf. Typische
Verschiebungen liegen bei etwa 25%. Fin Phasenfehler kann angezeigt .verden. wenn die Ausgangsamplituden
der Analog-ODER-Schaltungen 38 und 38' etwa gleich
sind.
Um eine solche Störunempfindlichkeit zu erreichen,
müssen eine relativ empfindliche Vergleichsschaltung sowie lineare und identische Integratoren vorgesehen
sein. Die Fig. 3 zeigt ein vorteilhaftes linear wirkendes
Integrierglicd und eine bevorzugte Vergleichsschaltung mit hoher Empfindlichkeit. Fs wird im folgenden der
Integrator 30 näher beschrieben, wobei vorausgesetzt ist. daß der Integrator 31 in gleicher Weise aufgebaut ist.
Das Intcgrationsglied 34. die UND-Schaltung 56 und
die Taktschaltung 80/t fur das Integrationsglied 34 sind
ebenfalls nur blockweise dargestellt. Das Datensignal 10 auf der Leitung 15 wird über einen Inverter 81 der
UND-Schaltung 55 am Emitter eines Transistors 82 zugeführt. Fine Taktschaltung 80 bringt den Transistor
82 in den leitenden Zustand, so daß dieser ein Signal mit
konstanter Amplitude vom Inverter 81 zum Integrationsglied 33 übermitteln kann. Die Taktschaltung 80
erhält über die Leitung 23 ein Taktsignal am
Basisanschluß eines Transistors 83. Immer dann, wenn das Signal auf der Leitung 23 den oberen Zustand
besitzt, ist der Transistor 83 leitend, wodurch das Potential auf einer Leitung 84 auf das negative Potential
-Vl gebracht wird. Line Konstantstromquelle 85 bewirkt dadurch einen konstanten Strom über den
Kollektor des Transistors 82. Dieser is' direkt mit einem Integrationskondensator 87 verbunden, der linear
aufgeladen w ird. Der Basisanschluß eines Transistors SX
im Integrationsglied 33 ist mit dem Integrationskondensator 87 verbunden. Vom Emitter dieses Transistors
wird das Ausgangssignal des Integrationsgliedes abgenommen
und über eine Leitung 89 der Analog-ODER-Schaltung 38 zugeleitet. Dieser werden auch die
Ausgangssignaie des Integrationsgliedes 34 über eine Leitung 34.-A zugeführt. Die Analog-ODER-Schaltung
38 läßt dasjenige Signal auf den Leitungen 89 und 34.4 passieren, das eine größere Amplitude besitzt. Hierzu ist
ein Widerstand 90 vorgesehen, der am einen Ende an einem negativen Potential — Vliegt. Der Spannungsabfall
über diesen Widerstand 90 wird durch das Signal mit der größeren positiven Amplitude bestimmt. Die
Leitung 39. die zur Vergleichsschaltung 40 führt, weist daher dieses Potential auf.
Die Taktschaltung 80 bewirkt auch die Rückführung des Integrationsgliedes 33 in den Ausgangszustand
während der nachfolgenden Erkennungsperiode. Dies geschieht, wenn das Taktsignal auf der Leitung 23 in den
unteren Zustand übergeht. Der Transistor 83 wird dann gesperrt. Hierdurch steigt das Potential auf der Leitung
84 an. so daß der Transistor 95 in den leitenden Zustand übergeht. An der Basis dieses Transistors 95 liegt eine
feste Vorspannung. Der Kollektor dieses Transistors ist über eine Leitung 96 mit der Basis des Rückführtransistors
100 in der UND-Schaltung 55 verbunden. Der
lnlcgrationskondensator 87 entlädt sich über diesen
Transistor 100 mit konstanter Geschwindigkeit bis etwa
/u dem Potential — Vl. F.ine Diode 101 ist parallel zur
Basis-F.initterstrrcke des Transistors 100 geschaltet und
bilde! so pine bekannte Konstanlstrnmvrrbindung. Die
Rntladungsgeschwindigkcit des Kondensators 87 wird durch den Wert des Emitterwiderstandes des Transistors
'.90 bestimmt. Die konstante Stromquelle 85 kann ebenlalls durch eine zur BasisEmitterstreckc des
Transistors 8) parallel gelegte Diode gebildet werden. Diese wird dann in Reihe mit einen1 Widerstand
zwischen die Leitung 23 und das Potential —VI geschaltet.
Das Ausgangssignal der Analog-ODER.Schaltung 38
wird über die Leitung 39 auf einen Eingang der Vergleichsschaltung 40 gegeben. In gleicher Weise wird
auch das Ausgangssignal der Analog-ODER-Sehaltung
38' des Integrators 31 über eine Leitung 39' auf einen zweiten Eingang der Vergleichsschaltung 40 geführt.
Diese Vergleichsschaltung entspricht im wesentlichen einer bereits im IBM Technical Disclosure Bulletin,
Febr. 1964. auf Seite 69 veröffentlichten Schaltung. Die vorliegende Vergleichsschaltung zeigt dieser gegenüber
jedoch einige Verbesserungen, die insbesondere eine vergrößerte Empfindlichkeit ergeben.
Die Vergleichsschaltung 40 enthält zwei über Kreuz gekoppelte Transistoren 98 und 99. Die Emitter dieser
beiden Transistoren sind über eine Leitung 105 miteinander verbunden und an den Kollektor eines
Transistors 102 in Basisschaltung angeschlossen. Der Emit'er dieses Transistors ist mit dem Emitter des
Transistors 46 verbunden und liegt über einen geeigneten Widerstand am Potential —VI. Der
Kollektor des Transistors 46 ist an Erdpotential angeschlossen. Wie aus Fig. 1 ersichtlich ist. erhält der
BasisanschluD des Transistors 46 über die Leitung 104 Taktimpuisc. die die Vergleichsschaltung 40 entriegeln.
Vor einem Abtastzeitpunkt befindet sich der Emitteranschloß
des Transistors 102 auf relativ negativem Potential, wodurch dieser Transistor leitend gehalten
uird. Hierdurch werden auch die Emitter der Transistor
η 98 und 99 auf relativ negatives Potential gebracht, so daß beide Transistoren 98 und 99 gesperrt sind. Die
aktiven Elemente der Vergleichsschaltung 40 sind somit negativ vorgespannt und können auf Signale an den
beiden Eingängen der Schaltung nicht ansprechen. Zum Abtastzeitpunkt, d. h. unmittelbar nach jeder Bitzeller,-mitte.
wird durch einen Impuls auf der Leitung 104 der Transistor 46 leitend gemacht. Dies hat zur Folge, daß
der Transistor 102 gesperrt wird und das Potential auf der Leitung 105 ansteigt. Der Schaltzustand der
Transistoren 98 und 99 wird damit abhängig von den auf den Leitungen 39 und 39' liegenden Potentialen.
Ein spezieller Eingangskreis für die Vergleichsschaltung 40 erhöht die Empfindlichkeit des Vergleichsvorganges.
Hierzu ist eine Konstantstromquelle 110 mit den Emittern zweier Eingangstransistoren 111 und 112
verbunden. Die Signale auf den Leitungen 39 und 39' werden über jeweils einen dieser beiden Eingangstransistoren
auf die Basisanschlüsse der Transistoren 98 und 99 übertragen. Die Konstantstromquelle 110 bewirkt
eine genaue Stromteilung zwischen den beiden Transistoren 111 und 112 in Abhängigkeit von deren
Basispotentialen. Daher kann ein genauer Abgleich der Signalamplituden auf den Leitungen 39 und 39'
durchgeführt werden. Somit stehen die Potentiale auf den Leitungen 113 und 114 in festem Zusammenhang
mit den Ausgangspctentialen der Integratoren 30 und
31. Jede mögliche Veränderung dc1, '.under Stromquelle
110 gelieferten Stromes wirkt sich in gleicher Weise auf beide Eingänge der Vergleichsschaltung aus. Durch
geeignete Wahl der Transistoren 111 und 112 läßt sich
weiterhin eine Temperaturkompensation erreichen.
Der Ausgangskreis der Vergleichsschaltung 40 enthält zwei Transistoren 120 und 121 mit einer
gemeinsamen Kollektorverbindung, die über eine Diode 122 an Erdpotential liegt. Die Kollektoren der
Transistoren 98 und 99 sind mit den Basiselektroden der Transistoren 120 und 121 verbunden. Wenn das Signal
auf der Leitung 31 eine größere Amplitude als dasjenige auf der Leitung 39' hat. dann wird der Transistor 98
leitend. Ein relativ negatives Potential tritt an der Basiselektrode des Transistors 121 auf. Demgegenüber
wird das Potential an der Basis des Transistors 120 positiv, so daß dieser leitend wird. Dabei wird über die
Diode 122 und den Transistor 120 die Leitung 48 auf etwa Erdpotential gebracht. Wenn das Potential auf der
Leitung 39' größer ist als das auf der Leitung 39. dann läuft dieser Vorgang in gleicher Weise, jedoch mit
umgekehrtem Vorzeichen, ab. Auf der Leitung 47 erhält man das in F i g. 2 gezeigte Signal 125. Die in diesem
Signal auftretenden Impulse fallen zeitlich mit den Taktimpulsen auf der Leitung 104 zusammen.
Die positiven oder negativen Impulse auf den Leitungen 47 bzw 48 nehmen nur einen Teil einer
Bitzelle ein. Durch den abgetasteten Zustand der Vergleichsschaltung 40 wird ein Ausgangsschalter 51
gesetzt bzw. zurückgesetzt, wobei das an seinem Ausgang auftretende Signal 126 dem Datensignal 10
entspricht. Die Umwandlung des Datensignals 126 in anders modulierte Signale ist bekannt und wird hier
nicht weiter betrachtet.
Die in Fig. 1 gezeigte Einrichtung ist auch verwendbar für phasencodierte oder frequenzmodulierte Signale,
wenn man dem Phasenschieber und Begrenzer 14 eine Exklusiv-ODER-Schaltung hinzufügt. Wie in F i g. 4
dargestellt ist. empfängt die Exklusiv-ODER-Schaltung 150 phasencodierte Eingangssignale 151 (Fig. 5) über
die Leitung 152. Dieses Signal wurde in bekannter Weise differenziert und in der Amplitude begrenzt. Das
Signal 21 des Taktgebers 20 wird dem anderen Eingang der Exklusiv-ODER-Schaltung zugeführt. Am Ausgang
der Schaltung 150 treten durch die Verknüpfung der Signale 21 und 151 die in F i g. 5 gezeigten NRZ-Signale
153 auf. Diese werden über die Leitung 15 bzw. in komplementärer Form über die Leitung 16 den
UND-Schaltungen 55,55', 56 und 56' zugeleitet.
Wenn das Signal 151 frequenzmoduliert ist. d.h. an den Zellengrenzen die Übergänge auftreten, während
sie sich bei phasencodierten Signalen in der Zellenmitte befinden, dann ist das Ausgangssignal der Exklusiv-ODER-Schaltung
150 ein NRZI-Signal. Die Erkennung dieser Signale erfolgt in gleicher Weise wie die der
NRZ-Signale, wobei jedoch die Bedeutung des rekonstruierten Signales 126 eine andere ist.
Die vorliegende Einrichtung ist auch anwendbar für RZ (Return to Zero)-Signale sowie weitere informationsenthaltende
Signale. Für die Verarbeitung dieser Signale können zusätzliche Maßnahmen, so wie sie für
phasencodierte und frequenzmodulierte Signale beschrieben wurden, vorgenommen werden.
Die F i g. 6 enthält eine bevorzugte schaltungstechnisehe
Ausgestaltung der prinzipiellen Einrichtung nach Fig. 1. Das wesentliche Merkmal in dieser Ausgestaltung
besteht in der Verwendung von nur zwei integrationsgliedern. Dadurch, daß nur Transistoren
vom NPN-Typ benutzt werden, läßt sich die in F i g. 6
dargestellte Einrichtung in relativ einfacher Weise als integrierte Schaltungsanordnung herstellen. Die prinzipiellen
Merkmale der in der I i g. I gezeigten Einrichtung
sind auch bei der speziellen Ausgestaltung nach F i g. 6 gegeben.
Die Taktschaitung 80' in F ι g. 6 liefert Taktsignale in
die den beiden Integrationsglieciern zugeordneten Schaltkreise W und 3\', die die Torschaltungen 33/4.
34 A sowie 33'A und 34'Λ enthalten. Für die Integration
werden Kondensatoren 202 und 203 verwendet. Der Kondensator 202 liegt zwischen den Leitungen 205 und
207. Die Leitung 205 ist mit der Torschaltung 33A und die Leitung 207 mit der Torschaltung 33'A verbunden. In
entsprechender Weise ist der Kondensator 203 zwischen die Leitungen 206 und 208 geschaltet. Die
Leitung 206 ist mit dem Ausgang der Torschaltung 344 und die Leitung 208 mit dem Ausgang der Torschaltung
34',4 verbunden. Die Torschaltung 33-4 spricht an, wenn die Bedingung + D+ C gegeben ist. Die Torschaltung
34/4 wird bei der Bedingung + U-C wirksam.
Dementsprechend ist die Torschaltung 33'A der Bedingung — D+ C und die Torschaltung 34'A der
Bedingung — D-C zugeordnet. Die zu jeweils einem
der Kondensatoren 202, 203 führenden Leitungen 205, 207 bzw. 206, 208 sind somit mit Torschaltungen
verbunden, die bei gleichem Taktsifrnalzustand, jedoch
bei verschiedenem Datensignalzustand ansprechen. Während zum Beispiel des positiven Taktsignalzustandes
( + C) wird bei einem positiven Datensignalzustand ( + D) das zu integrierende Signal über die Leitung 205
geführt, während auf der Leitung 207 ein Bezugspotential liegt. Ist während dieses Taktsignalzustandes jedoch
der Datensignalzustand negativ, so wird der zu integrierende Wert über die Leitung 207 geführt,
während die Leitung 205 auf dem Bezugspotential liegt. Der für die Integration verwendete Strom wird von
jeweils einer der Stromquellen 212 bis 215 geliefert, der mit Hilfe der Torschaltungen über eine der Leitungen
205 bis 208 dem jeweiligen Kondensator zugeführt wird. Die Spannung an den Integrationskondensatoren 202
und 203 wird jeweils einem der Differentialverstärker 210 und 211 zugeleitet. Diesen Differentialverstärkern
sind analoge ODER-Schaltungen 38 und 38' nachgeschaltet, wobei die einander entsprechenden Ausgänge
der Differentialverstärker zu den Eingängen jeweils einer ODER-Schaltung geführt sind. An die Ausgänge
der analogen ODER-Schaltungen 38 und 38' ist eine Vergleichsschaltung 40 angeschlossen.
Die von den Stromquellen 212, 213, 214 und 215 gelieferten Ströme für die Integration sowie für die
Rückführung der Integrationsglieder werden über einen Umschalter 216 geführt. Die eine Stellung des
Umschalters 216 ist durch die ausgezogen dargestellten Schalterstellungen gekennzeichnet. Hierbei werden die
zu integrierenden Ströme von den Stromquellen 212 und 213 zu den Leitungen 208 und 206 geliefert,
während gleichzeitig die Rückführströme von den Stromquellen 214 und 215 über die Leitungen 205 und
207 fließen. Die andere Stellung des Umschalters 260 ist durch die strichliert dargestellten Verbindungen gekennzeichnet.
Die die zu integrierenden Ströme liefernden Stromquellen 212 und 213 sind dabei mit den
Leitungen 205 und 207 und die die für die Rückführung der Integrationsglieder verwendeten Ströme liefernden
Stromquellen 214 und 215 mit den Leitungen 208 und
206 verbunden.
Die Betätigung des Umschalters 216 erfolgt durch das Taktsignal, das auch die Transistoren 200 und 201 in der
Taktschaitung ??' steuert. Auf diese Weise arbeiten der
Umschalter 216 und die Torschaltungen in den Schaltkreisen 30' und 31' synchron. Der Transistor 200
'> befindet sich immer dann im leitenden Zustand, wenn
das ihm auf der Leitung 23 zugeführte Taktsignal den
positiven .Signalzustand aufweist. Der Transistor 201 andererseits ist immer dann leitend, wenn das ihm über
die Leitung 24 zugeführte Taktsignal den negativen .Signalzustand besitzt. Dies bedeutet, daß die beiden
Transistoren 200 und 201 immer abwechselnd eingeschaltet sind. Über diese beiden Transistoren wird der
Strom einer Stromquelle 199 den beiden Schaltkreisen 30' und 31' zugeleitet. Bei einem positiven Taktsignalzustand
wird der Transistor 220 der Torschaltung 33A leitend, wenn das über die Leitung 15 zu seinem
Basisanschluß geführte Datensignal den positiven Zustand (+ D) besitzt. Dies bedeutet, daß die Spannung
am Kollektor dieses Transistors einen relativ niedrigen wert erhalt. Diese Spannung gelangt über die Leitung
221 auf die Basis eines Transistors 222. der durch das Leitendwerden des Transistors 220 gesperrt wird. Dies
wiederum bedeutet, daß der von der Stromquelle 214 über die Leitung 205 gelieferte Strom zum Kondensator
2ϊ 202 fließt und diesen auflädt. Es findet somit eine
Integration durch diesen Kondensator statt, wobei die mit der Leitung 207 verbundene Kondensatorelektrode
auf konstantem Potential verbleibt. Der Transistor 222 ist leitend, wenn das Taktsignal und das Datensignal
jo nicht gleichzeitig den positiven Zustand besitzen. In
diesem Fall nimmt er den von der Stromquelle 214 gelieferten Strom auf, so daß eine Aufladung des
Kondensators 202 nicht stattfindet. Die Torschaltungen 34/4, 33'A und 34',4 arbeiten in gleicher Weise wie die
Torschaltung 33Λ. wobei jedoch jeweils andere Bedingungen für den Taktsignalzustand und den
Datensignalzustand gegeben sein müssen.
Zur Erleichterung des Verständnisses der Wirkungsweise der in F i g. 6 gezeigten Einrichtung sind in F i g. 7
verschiedene idealisierte Kurvenzüge dargestellt, die in der Einrichtung nach Fig. 6 auftreten. Einander
entsprechende Kurvenzüge aus den Fig. 2 und 7 sind mit den gleichen Bezeichnungen versehen. Die Kurvenzüge
125 und 126 aus F i g. 2 sind in F i g. 7 nicht gezeigt.
da sie mit denen in F i g. 2 identisch sind.
Für die Fig. 7 wurde das gleiche Datensignalmuster gewählt wie für die Fig. 1, um die gemeinsamen
Merkmale der Einrichtungen in den Fig. 1 und 6 aufzuzeigen. Das von dem Aufzeichnungsträger 11
(F i g. 1) gelesene Signal wird differenziert, begrenzt und in der Phase verschoben, so daß auf der Leitung 15 das
Datensignal 10 und auf der Leitung 16 das dazu komplementäre Signal auftritt. Aus Fig. 7 ist die
zeitliche Zuordnung des Taktsignals 22 zum Datensignal 10 ersichtlich. Das Taktsignal 21 (Fig.2) wird in der
Einrichtung nach F i g. 6 ebenfalls benötigt, um über den nichtgezeigten Transistor 46 die Vergleichsschaltung 40
anzusteuern. Diese Steuerung der Vergleichsschaltung 40 wurde anhand der Fig. 1 eingehend erläutert. Das
+ D+ C-Integrationssignal in F i g. 7 unterscheidet sich
von dem entsprechenden in F i g. 2 gezeigten Signal etwas. Dies ergibt sich dadurch, daß dem Integrationsglied in F i g. 6 zwei Differenz^ingänge zugeordnet sind.
Während der Signalzustandbedingung + D+ C erfolgt eine Integration, indem der von der Stromqueüe 214
gelieferte Strom dem Kondensator 202 zugeführt wird. Diese Integration wird durch den Signalabschnitt 35/4 in
F i g. 7 dargestellt Wenn das Taktsignal seinen Zustand
werden Transistor 200 nichtleitend und Transistor 201 leitend. Gleichzeitig damit werden auch der
Transistor 220 und der entsprechende Transistor der Torschaltung 33'4 nichtleitend. Dadurch steigt das
Potential auf der Leitung 221 sowie der entsprechenden Leitung in d^r Torschaltung 33'A Der Transistor 222
der Torschaltung 334 wird dadurch leitend. Somit stellt
sich auf der Leitung 205 ein Bezugspotential ein, das sich von dem bisherigen Potential dieser Leitung unterscheidet.
Da die Potentialänderung praktisch ohne Zeitverzögerung erfolgt, ergibt sich über den Kondensator 202
ein entsprechender Potentialsprung auf der Leitung 207. Dieser Potentialsprung ist in F i g. 7 mit 35B bezeichnet.
Der Kondensator 202 wird nun mit einer Geschwindigkeit entlauen die der doppelten Integrationsgeschwindigkeit
entspricht. Die Spannung V202 am Kondensator 202 ist in Fig. 7 dargestellt. Der Kondensator 202
wird gemäß dem Kurvenverlauf 35D bis zum Zeitpunkt 35t bis auf das Bezugspotential entladen. Die Polarität
der Spannung V 2M2. bestimmt sich aus dem Potential
der Leitung 205 gegenüber dem der Leitung 207.
Während des negativen Zustandes des Taktsignals (-C) werden die Torschaltungen 344 und 34'4
vorbereitet. Entsprechend dem Zustand des Datensignales wird einer der dem Transistor 220 entsprechenden
Transistoren in diesen Torschaltungen leitend. Damit wird der dem Transistor 222 entsprechende Transistor
dieser Torschaltung gesperrt, wodurch dem Kondensator 203 ein Integrationsstrom zufließt. Der dieser
Integration entsprechende Sigi.alabschnitt ist in F i g. 7 ,nit 220,4 bezeichnet, wobei das Datensignal den
negativen Zustand besitzt. Die im darauffolgenden Taktsignalabschnitt durchgeführte Entladung des Kondensators
203 wird durch den Signalabschnitt 220D wiedergegeben. Die Entladung ist zum Zeitpunkt 220E
beendet. Die Spannung am Kondensator 203 ist mit K203 bezeichnet, wobei sich die Polarität dieser
Spannung aus dem Potential der Leitung 206 gegenüber dem Potential der Leitung 208 bestimmt.
Die Potentialverschiebung über die Kondensatoren 202 und 203 erlaubt eine Entladung des jeweiligen
Kondensators währen:! des folgenden Taklsignalaljschnittcs,
ohne daß insgesamt vier Kondensatoren für die Integration benötigt werden. Beim Auftreten einer
Störung '"ird rlie Rückführung der Kondensatoren in
ΐ gleicher Weise beeinflußt wie in F i g. 2 anhand der
Störsignale 60, 61 und 73 dargestellt ist. En:.-pi eclicndc
Störsignale sind in F i g. 7 nicht gezeigt.
Die Analog-ODER-Schaltungen 38 und 33' empfangen
bei der Einrichtung nach F i g. 6 die gleichen Signale
in wie die entsprechenden ODER-Schaltungen in der Einrichtung nach Fig. 1. Die Ausgangssignalc dieser
Schaltungen sind mit clD und ÖD bezeichnet. Zum
Vergleich mit F i g. 2 sind in I i g. 7 auch die Signale + D '5-Integration und D '5-lntegration gezeigt. Diese
r> entsprechen den zugeordneten Signalen in F i g. 2, wobei jedoch das + D'5-Integrationssignal die entgegengesetzte
Polarität aufweist. Diese Signale treten in der Einrichtung nach F i g. 6 wegen der Differenzbildung
an den Kondensatoren jedoch nicht tatsächlich auf.
Die Torschaltungcn 334. 344, 33'4 und 34'4
bewirken ein abwechselndes Laden und Entladen der Kondensatoren 202 und 203. Der während einer
Integration gesperrte Transistor ist während der nachfolgenden Entladung des Kondensators leitend,
wodurch die zugeordnete Kondensatorelektrode auf einem Bezugspotential gehalten wird und so eine
Entladung des Kondensators möglich ist.
Es ist augenscheinlich, daß die Signale auf den
in Leitungen 15 und 16 in F i g. 6 nicht der gleichen
Signalquelle entstammen müssen. Es können diesen Leitungen auch zwei voneinander unabhängige Signale
zugeführt werden. Die an die Leitungen 23 und 24 gelegten Taktsignaie sollten jedoch einer Taktsignalquelle
entstammen. Die Einrichtung kann jedoch auch in der Weise betrieben werden, daß den Leitungen 15 und
16 Taktsignale und den Leitungen 23 und 24 die Datensignale zugeleitet werden. Falls erforderlich,
können hierzu die Stellungen des Umschalters 216 entsprechend geändert we. den.
Hierzu 3 Blatt Zeichnungen
Claims (6)
1. Einrichtung zur Erkennung von Datensignalen, die aus einem, z. B. magnetischen Datenspeicher und
vorzugsweise als Binärzeichen ausgelesen werden, wobei der Abstand zwischen jeweils zwei benachbarten
Signalübergängen einer Bitzelle oder dem mehrfachen Wert einer Bitzelle entspricht, mit Hilfe
von Integrationsgliedern, wobei für jeden Signalzustand jeweils zwei Integrationsglieder vorgesehen
sind, denen Verknüpfungsschaltungen zur Zuteilung der Eingangsinformation in Abhängigkeit von deren
Signalzustand sowie vom Zustand eines damit synchronisierten binären Taktsignals derart vorgeschaltet
sind, daß sie bei Vorliegen des entsprechenden Datensignalzustandes abwechselnd für die
Dauer einer Taktzeit des Taktsignals angeschaltet sind und anschließend in ihrer durch die nachfolgende
Taktzeit bestimmten Integrationspause auf einen Bezugsw»rt zurückgeführt werden, wobei ferner die
Ausgänge der einem Datensignalzustand zugeordneten Integrationsglieder zusammengefaßt und mit
jeweils einem Eingang einer vom Taktsignal gesteuerten Amplitudenvergleichsvorrichtung, die
in Abständen von einer Bitzelle jeweils zum Zeitpunkt eines möglichen Überganges zwischen
zwei Datensignalzuständeti die Amplituden der angelegten Signale vergleicht, verbunden sind,
wobei durch die jeweilige Polarität des bei einem Vergleich ermittelten Differenzsignals der Datensignalzustand
im vorhergehenden, der Länge einer Bitzelle entsprechenden Intervall feststellbar ist,
nach Patent 214/714, Jadurch gekennzeichnet,
daß für-jie Integration beider Datensignalzustände (+D, —D) wäi end eines Taktsignalzustandes
( + Coder — C) jeweils nur ein Integrationsglied
(202 oder 203) vorgesehen ist.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingänge (Leitungen 205, 207 oder
206, 208) jedes Integrationsgliedes (202 oder 203) in Abhängigkeit vom Taktsignal (+C oder — C)
abwechselnd mit jeweils einer Konstantstromquelle (214, 215 oder 212, 213) verbunden sind, wobei die
eine dieser Konstantstromquellen für die Integration und die andere für die Rückführung des Ausgangssignals
des Integrationsgliedes vorgesehen ist.
3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Integrationsglieder (202,
203) Kondensatoren sind, wobei jeweils eine der beiden Elektroden eines Kondensators in Abhängigkeit
vom Datensignalzustand (+D, —D) während der jeweiligen Integrationszeiten mit einer Konstantstromquelle
(212 bis 215) verbunden ist.
4. Einrichtung nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß jedem Integrationsglied (202, 203) ein Differentialverstärker (210, 211)
nachgeschaltet ist und daß die einander entsprechenden Ausgänge der Differentialverstärker in
einer Analog-ODER-Schaltung (38, 38') zusammengefaßt
sind.
5. F.inrichtung nach einem der Ansprüche 2 bis 4.
dadurch gekennzeichnet, daß den Integrationsglicdern
von den Datcnsignalen und Taktsignalen gesteuerte Schalteinrichtungen (30', 31', 80') vorgeschaltet
sind, durch die die Verbindungen (Leitungen 205 bis 208) zwischen den Eingängen der Integra
lionsglicdcr (202, 203) und den Konslantstromc|uel·
len (212 bis 2)5) herstellbar sind.
6. Einrichtung nach einemder Ansprüche 1 bis 5, dadurch gekennzeichnet, daß für die Rückführung
des Ausgangssignals eines Integrationsgliedes eine Geschwindigkeit vorgesehen ist, die etwa doppelt so
groß ist wie die Geschwindigkeit des Anstiegs dieses Ausgangssignals während der Integration.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19790671A | 1971-11-11 | 1971-11-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2253328A1 DE2253328A1 (de) | 1973-05-17 |
DE2253328C2 true DE2253328C2 (de) | 1983-03-03 |
Family
ID=22731220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722253328 Expired DE2253328C2 (de) | 1971-11-11 | 1972-10-31 | Einrichtung zur Erkennung von Daten |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5218013B2 (de) |
DE (1) | DE2253328C2 (de) |
GB (1) | GB1345134A (de) |
IT (1) | IT1044897B (de) |
-
1972
- 1972-10-24 GB GB4907372A patent/GB1345134A/en not_active Expired
- 1972-10-24 IT IT3083072A patent/IT1044897B/it active
- 1972-10-25 JP JP10634172A patent/JPS5218013B2/ja not_active Expired
- 1972-10-31 DE DE19722253328 patent/DE2253328C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS4856118A (de) | 1973-08-07 |
GB1345134A (en) | 1974-01-30 |
IT1044897B (it) | 1980-04-21 |
DE2253328A1 (de) | 1973-05-17 |
JPS5218013B2 (de) | 1977-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021943B2 (de) | Elektrisches bauelement | |
DE2430652C3 (de) | Analog-Digital-Wandler | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE3230836A1 (de) | Bi-phase-decoder | |
DE2355517B2 (de) | Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart | |
DE2906524A1 (de) | Taktsignal-erzeugerschaltung | |
DE2108320A1 (de) | Einrichtung zur Frequenz- und Phasenregelung | |
DE2946000A1 (de) | Integrierende analog-digitalwandlerschaltung | |
DE1963677B2 (de) | Dekodierer | |
DE2712052C2 (de) | Vertikalablenkschaltung | |
DE2253328C2 (de) | Einrichtung zur Erkennung von Daten | |
DE2853617C2 (de) | ||
DE2141714C3 (de) | Einrichtung zur Erkennung von Daten | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE2827959C3 (de) | Schaltungsanordnung zur Auswertung der von einem Taktgeber abgegebenen glockenförmigen Taktgebersignale verschiedener Amplituden | |
DE1943421A1 (de) | Elektrographischer Schreiber | |
EP0015364A1 (de) | Multivibrator aus Feldeffekt-Transistoren | |
DE2200613A1 (de) | Zeitsteuerungsschaltung fuer die Datenrueckgewinnung | |
DE2141714B2 (de) | Einrichtung zur erkennung von daten | |
DE3131956C2 (de) | Schaltstufe | |
DE1936244C (de) | Schaltungsanordnung zur Umsetzung eines zwischen zwei Schwingungsfrequenzen wechselnden Eingangssignals in ein zwischen zwei Spannungsniveaus wechselndes Signal | |
DE1437784C (de) | Impulsbreitenmodulator | |
DE1151280B (de) | Schaltungsanordnung zur Erzeugung impuls-foermiger Kurvenverlaeufe | |
DE1245419B (de) | Frequenzdiskriminator, von dessen Eingangssignal eine Impulsfolge abgeleitet wird | |
DE1245420B (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: KINDERMANN, M., 7030 BOEBLINGEN |
|
AF | Is addition to no. |
Ref country code: DE Ref document number: 2141714 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |