DE3202437C2 - Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format - Google Patents

Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format

Info

Publication number
DE3202437C2
DE3202437C2 DE3202437A DE3202437A DE3202437C2 DE 3202437 C2 DE3202437 C2 DE 3202437C2 DE 3202437 A DE3202437 A DE 3202437A DE 3202437 A DE3202437 A DE 3202437A DE 3202437 C2 DE3202437 C2 DE 3202437C2
Authority
DE
Germany
Prior art keywords
circuit
signal
data signal
shift register
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3202437A
Other languages
English (en)
Other versions
DE3202437A1 (de
Inventor
Kenji Iwai Ibaraki Kaneko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Publication of DE3202437A1 publication Critical patent/DE3202437A1/de
Application granted granted Critical
Publication of DE3202437C2 publication Critical patent/DE3202437C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1415—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol conversion to or from pulse frequency coding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Die Erfindung betrifft eine Wiedergabeschaltung für ein zweiphasiges Codedatensignal mit Zwischenraum. Die Wiedergabeschaltung umfaßt mehrere Flip-Flop-Hauptschaltungen (11, 16, 18), einen Inverter (13), ein Schieberegister (17) mit M Flip-Flop-Schaltungen (Q ↓A, Q ↓B . . . Q ↓J) sowie eine Abtastschaltung (22). Zwischen dem Q-Ausgang der einen Flip-Flop-Hauptschaltung (11) und dem D-Eingang einer weiteren Flip-Flop-Hauptschaltung sind eine Exklusiv-ODER- (14) und eine ODER-Schaltung (15) geschaltet. Eine weitere Exklusiv-ODER-Schaltung (19) ist mit dem einen Eingang mit dem Q-Ausgang der Flip-Flop-Hauptschaltung (18) verbunden, während ihr Ausgang an einen der Eingänge der Abtastschaltung angeschlossen ist.

Description

Die Erfindung betrifft eine Wiedergabeschaltung für ein Datensignal im Biphase-Mark-Format, ohne monostabile Multivibratoren, mit einem Schieberegister, das einen Taktsignaleingang aufweist, dem eine Taktpulsfolge mit einer Periode gleich 1/Λ/, mit N einer ganzen Zahl größer als 2, einer Bitperiode Tdes Datensignals eingespeist wird.
Eine derartige Wiedergabeschaltung ist aus der Literaturstelle »IBM Technical Disclosure Bulletin« 23 (1980), Nr. 6, Nov., Seiten 2194-2196, bekannt. Diese Schaltung ist für das Umsetzen eines Datensignals geeignet, das im Biphase-Mark-Format in einer Digitalschaltung in ein NRZ-Signal kodiert wurde. Im Schieberegister dieser Schaltung werden die Ausgangssignale der ersten bis achten Stufe einer ODER-Schaltung für »1« und die Ausgangssignale der neunten bis sechzehnten Stufe einer ODER-Schaltung für »0« eingespeist. Dementsprechend werden die Ausgangssignale der aneinander angrenzenden achten und neunten Stufe des Schieberegisters verschiedenen ODER-Schaltungen zugeleitet. Aus diesem Grund ergibt sich, falls eine Zitterkomponente in dem Datensignal enthalten ist, ein fehlerhafter Betrieb, bei dem ein Datensignal »1« fehlerhafterweise anstelle des in Wirklichkeit auftretenden Datensignals »0« festgestellt wird.
Von Nachteil ist dabei, daß die Wellenform des Digitalsignals schrittweise abgerundet wird, wenn dieses verschiedene Übertragungswege durchläuft. Wird daher ein derart abgerundetes, nicht scharfes Digitalsignal verarbeitet, so wird es verstärkt und auf einen bestimmten Pegel begrenzt, um ein scharfes Rechtecksignal zu erhalten. Wird jedoch die Wellenform des Datensignals »1« auf diese Weise wieder hergestellt, so ist es im allgemeinen schwierig, eine Rechteckwelle zu erhalten, die ein Tastverhältnis von genau 50% besitzt. Weicht das Tastverhältnis von 50% um einen bestimmten Betrag ab, so kann anstelle eines Datensignals »0« fehlerhafterweise ein Datensignal »1« festgestellt werden.
Aus der offengelegten japanischen Patentanmeldung 9961-63 und der Literaturstelle »Model VD-75 Tape Transport NRZl 800BPI« ist jeweils eine Wiedergabeschaltung für Datensignale kodiert im Biphase-Mark-Format bekannt, die einen Schaltungsbau aufweist, der monostabile Multivibratoren, einen Inverter, eine Verzögerungsschaltung, eine Exklusiv-ODER-Schaltung und UND-Schaltung und ähnliche Schaltkreise umfaßt. Eine Abtastschaltung ist in dieser Wiedergabeschaltung nicht vorgesehen. Bei den herkömmlichen Wiedergabeschaltungen ist es schwierig, die Zeitkonstanten der monostabilen Multivibratoren in integrierter Bauweise ein-
zustellen. Dadurch ergibt sich die Schwierigkeit, die Wiedergabeschaltung als integrierte Schaltung herzustellen.
In den Zeitschriften »Elektronik« 24 (1975), Heft 7, Seite 65, und »Electronics« 1971, 11. Okt., S 85, werden Datensignale kodiert im Biphase-Mark-Format beschrieben, bei dem die Pegeländerung am Biianfang erfolgt und »0« keine weitere Pegeländerung bewirkt. Eine zweite Pegeländerung führt »1« ein halbes Bit später herbei.
Aufgabe der Erfindung ist es: eine Wiedergabeschaltung der eingangs beschriebenen Art so zu verbessern, daß der Einfluß einer in dem Datensignal enthaltenen Zitterkomponente, auch wenn diese groß ist, minimalisiert wird und die Wahrscheinlichkeit für das Auftreten eines Fehlers sehr gering wird.
Diese Aufgabe wird erfindungsgemäß durch eine Wipdergabeschaltung nach den Merkmalen des Patentanspruchs 1 gelöst. Die weitere Ausgestaltur-j der Erfindung ergibt sich aus den Merkmalen der Patentansprüche 2 bis 4.
Mit der Erfindung wird der Vorteil erzielt, daß die Wiedergabeschaltung leicht als eine integrierte Schaltung hergestellt werden kann und darüber hinaus die Schaltung miniaturisiert und kostengünstig produziert werden kann.
Die Erfindung wird im folgenden anhand eines zeichnerisch dargestellten Ausführungsbeispiels näher beschrieben. Es zeigt
F i g. 1 eine Wellenform eines allgemeinen zweiphasigen Codedatensignals mit Zwischenraum,
F i g. 2 ein systematisches Schaltdiagramm einer Ausführungsform einer Wiedergabeschaltung für zweiphasige Codedatensignale mit Zwischenraum nach der Erfindung und
F i g. 3A bis 3K Wellenformen von Signalen in jedem Teil des in F i g. 2 dargestellten Schaltsystems.
Im allgemeinen besitzt ein Biphase-Mark-Signal zwischen den einzelnen Impulssignalen eine in Fig. 1 gezeigte Wellenform. Dies bedeutet, daß das Biphase-Mark-Signal eine Wellenform derart aufweist, daß das Signal einen niedrigen Pegel (L-Pegel) oder einen hohen Pegel (Η-Pegel) mit einem Tastverhältnis von 50% innerhalb einer Bitperiode Γ besitzt, wenn das Datensignal gleich »1« ist, und daß das Signal den L- oder Η-Pegel während der gesamten Bitperiode Teinnimmt, wenn das Datensignal gleich »0« ist und des weiteren, daß die L- und H-Pegel Perioden des Signals alternierend bestehen.
Eine Ausführungsform einer Schaltung für die Wiedergabe des Biphase-Mark-Signals, das die voranstehend beschriebene Wellenform hat, wird anschließend in Verbindung mit F i g. 2 beschrieben.
Ein Taktpuls a, der eine Periode gleich einem Zwölftel der Bitperiode Γ beispielsweise besitzt, wie in Fig. 3A gezeigt, wird einem Eingangsanschluß 10 eingespeist. Dieser Taktpuls a wird an den Taktpulseingang einer Flip-Flop-Schaltung 11 vom Verzögerungstyp (D-Typ) angelegt. Des weiteren beaufschlagt ein zweiphasiges Codedatensignal c, wie es in F i g. 3C dargestellt ist, einen Eingangsanschluß 12. Dieses Datensignal cwird einem Dateneingangsanschluß der Flip-Flop-Schaltung 11 zugeführt. Ein Signal d, dargestellt in F i g. 3D, tritt an einem (^-Ausgang der Flip-Flop-Schaltung 11 auf. Eine Exklusiv-ODER-Schaltung 14 empfängt das Datensignal c von dem Eingangsanschluß 12 und das Ausgangssignal d von der Flip-Flop-Sch^ltung 11 und erzeugt ein Flankensignal e. Wie aus Fig. 3E ersichtlich ist, besitzt das Flankensignal e ansteigende Flanken entsprechend den ansteigenden und abfallenden Flanken des Datensignals c. Das Flankensignal e wird einem Dateneingangsanschluß einer Flip-Flop-Schaltung 16 vom D-Typ über eine ODER-Schaltung 15 eingespeist.
Dei Taktpuls a von dem Eingangsanschluß 10 wird von einem Inverter 13 invertiert und anschließend einem Taktpulseingangsanschluß der Flip-Flop-Schaltung 16 als ein Taktpuls b zugeführt, der in Fig. 3B dargestellt ist. Ein in Fig. 3F gezeigtes Signal /wird von einem (^-Ausgang der Flip-Flop-Schaltung 16 erhalten und einem Dateneingangsanschluß der Flip-FIop-Schaltung 16 über die ODER-Schaltung 15 zugeleitet. Ein Signal mit einer phaseninvertierten Wellenform im Vergleich zu dem Signal /wird von einem Q-Ausgang der Flip-Flop-Schaltung 16 erhalten und den Rückstellanschlüssen eines Schieberegisters 17 zugeleitet.
Der Taktpuls a von dem Eingangsanschluß 10 wird dem Schieberegister 17 zugeleitet Ein (?/>Ausgangsan-Schluß der sechsten Stufe des Schieberegisters 17 ist mit einem D-Eingangsanschluß der Eingangsstufe des Schieberegisters 17 gekoppelt. Zusätzlich ist der (?-Ausgangsanschluß der Flip-Flop-Schaltung 16 mit den Rückstelleingängen R des Schieberegisters 17 verbunden. Die Flip-Flop-Schaltung 16 befindet sich zu Beginn in einem Rückstellzustand, und das Schieberegister 17 wird durch dus (J-Ausgangssignal der Flip-FIop-Schaltung 16 im Rückstellzustand gehalten. In diesem Zustand befindet sich die Wiedergabeschaltung in einem Leerlaufzustand, in welchem sie auf ein Eingangssignal von dem Anschluß 12 wartet. Wird ein Eingangssignal an den Eingangsanschluß 12 gelegt, so wird die Flip-Flop-Schaltung 16 durch das Flankensignal e betätigt und der (J-Ausgang der Flip-Flop-Schaltung 16 nimmt einen Pegel »0« an. Daraus resultiert, daß das Schieberegister 17 nicht länger den Rückstellzustand einnimmt und mit der Durchführung einer Verschiebungsoperation beginnt. Da der Qf-Ausgangsanschluß der sechsten Stufe des Schieberegisters 17 mit dem D-Eingangsan-Schluß der Eingangsstufe des Schieberegisters 17 gekoppelt ist, wird die Verschiebungsoperation aufeinanderfolgend so lange ausgeführt, bis der Qf-Ausgang einen Pegel »0« annimmt. Dies bedeutet, daß die Daten »1« mit der Bitperiode Γ fortschreitend von der Stufe (Flip-Flop) Qa bis zu der Stufe (Flip-Flop) Qj des Schieberegisters 17 verschoben werden. Ein in F i g. 3 (K) gezeigtes Ausgangssignal k, das von der Flip-Flop-Endstufe Qj des Schieberegisters 17 erhalten wird, gelangt an den Rückstellanschluß Ader Flip-Flop-Schaltung 16, um diese zurückzustellen und das Schieberegister 17 in den anfänglichen Rückstellzustand zu versetzen, was bedeutet, daß die Wiedergabeschaltung in ihren anfänglichen Leerlaufzustand versetzt wird. Dementsprechend wird der Abfall in dem Ausgangssignal /der Flip-FIop-Schaltung 16 durch das Signal k bestimmt. Da das Signal k von der zehnten Flip-Flop-Schaltung des Schieberegisters erhalten wird, befindet sich das Signal k in einer
Position, die ein -^- der Bitperiode Γ von dem Anfang des Datensignals c entfernt ist. Ein in F i g. 3H gezeigtes Ausgangssignal h, das von einer Flip-Flop-Schaltung Qi erhalten wird, die die vorletzte Stufe des Schieberegisters 17 bildet, tritt an einem Anschluß 20 auf und wird einer Abtastschaltung 22 (Datendiskriminatorschaltung) als ein Abtasttaktpuls zugeleitet. Die Anstiegsflan-
ke des Signals h befindet sich in einer Position, die -ry,
das sind -^- der Bitperiode T, von dem Anfang des Datensignals c entfernt liegt. Ein von einem (^-Ausgang einer Flip-Flop-Schaltung CV in dem Schieberegister 17 erhaltenes Signal wird einem Dateneingangsanschluß der Flip-Flop-Schaltung Qa zugeführt, die die Anfangsstufe des Schieberegisters 17 bildet.
Ein in Fig. 3G gezeigtes Ausgangssignal g wird von der dritten Stufe des Schieberegisters 17 erhalten und einem Taktpulseingangsanschluß einer Flip-Flop-Schaltung 18 vom D-Typ zugeleitet. Das Datensignal c von dem Eingangsanschluß 12 wird des weiteren einem Dateneingangsanschluß der Flip-Flop-Schaltung 18 zugeführt und diese erzeugt ein Signa! i, das in F i g. 31 dargestellt ist. Der Anstieg in diesem Signal ;' entspricht dem Anstieg im Signal g. Die Anstiegsflanke des Signals g
befindet sich in einer Position, die -ry, das sind — der Bitperiode T, von dem Anfang des Datensignals c entfernt ist. Das Signal /stellt ein Signal zum Halten eines
Wertes in einer Position dar, die — der Bitperiode Γ von
dem Anfang des Datensignals c entfernt ist. Das Datensignal c von dem Eingangsanschluß 12 und das Ausgangssignal / der Flip-Flop-Schaltung 18 werden einer Exklusiv-ODER-Schaltung 19 zugeführt. Die Exklusiv-ODER-Schaltung 19 erzeugt ein Signal j, das in Fig. 3J gezeigt ist.
Das Signal j von einem Ausgangsanschluß 21 wird durch ein Signal h von dem Ausgangsanschluß 20 in der Abtastschaltung 22 abgetastet. Weist der Abtastwert einen Η-Pegel auf, so ist das wiedergegebene Datensignal gleich »1«, und hat andererseits der Abtastwert einen L-Pegel, so ist das wiedergegebene Datensignal gleich »0«. Das wiedergegebene Datensignal tritt an einem Ausgangsanschluß 23 auf.
Bei der voranstehend beschriebenen Ausführungsform der Erfindung tritt der Anstieg in den Signalen /
und h in Positionen auf, die -7- und — der Bitperiode T 4Q von dem Anfang des Datensignals c entfernt sind. Jedoch kann es vorkommen, daß die Anstiegspositionen der Signale / und h von diesen Positionen geringfügig abweichen können. Da das Signal einen H- und L-Pegel mit einem Tastverhältnis von 50% innerhalb der Bitperiode Γ besitzt, wenn das Datensigna! gleich »1« ist, ist es für diese Positionen wünschenswert, daß sie mit einem Zwischenpunkt zwischen jedem H- und L-Pegelteil korrespondieren. Daher wird für die ansteigenden Positionen der Signale /und h angestrebt, daß sie sich in den
Positionen befinden, die — und — der Bitperiode 7~von
dem Anfang des Datensignals c entfernt sind.
Die Wiedergabeschaltung für Datensignal nach der Erfindung ist nur aus Flip-Flop- und Torschaltungen aufgebaut Die monostabilen Multivibratoren, die in einer herkömmlichen Wiedergabeschaltung eingesetzt werden, werden in der Schaltung nach der Erfindung nicht verwendet Somit kann die Schaltung als integrierte Schaltung mit Leichtigkeit und geringen Kosten hergestellt werden.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Wiedergabeschaltung ohne monostabile Multivibratoren für die Wiedergabe eines Datensignals im Biphase-Mark-Format, mit einem Schieberegister, das einen Taktsignaleingang aufweist, dem eine Taktpulsfolge mit einer Periode gleich 1/Λ/, mit N einer ganzen Zahl größer als 2, einer Bitperiode T des Datensignals eingespeist wird, dadurch ge- ίο kennzeichnet,
daß der Datensignaleingang des Schieberegisters (17) das Q-Ausgangssignal einer Zwischenstufe (Qf) des Schieberegisters (17) empfängt, daß einer ersten Flip-Flop-Schaltung (18) das Datensignal (c) und ein erstes <?-Ausgangssignal (g) des Schieberegisters (17) zugeleitet werden, das eine Flanke besitzt, die im wesentlichen 774 von dem Anfang jedes Wertes des Datensignals (c) entfernt liegt, um einen Abtastwert des Datensignals (c) an dieser Flanke zu halten,
daß einer ersten Exklusiv-ODER-Schaltung (19) das Datensignal (c)und das Ausgangssignal (i) der ersten Flip-Flop-Schaltung (18) zugeleitet werden, und daß eine Schaltung (22), der die wiedergegebenen Daten eingespeist werden, das Ausgangssignal (j) der ersten Exklusiv-ODER-Schaltung (19) durch ein zweites <?-Ausgangssignal (h) des Schieberegisters (17) abtastet, das eine Flanke besitzt, die im wesentlichen 3 774 von dem Anfang jedes Wertes des Datensignals (c) entfernt liegt, um einen wiedergegebenen Datenwert zu erhalten.
2. Wiedergabeschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß das Schieberegister (17) aus M Stufen, M gleich einer ganzen Zahl kleiner als N, von Flip-Flop-Stufen (Qa bis Qi) besteht,
daß eine Rückstellsteuerschaltungill, 13 bis 16) ein Rückstellsignal, ansprechend aur das Q-Ausgangssignal (k) der letzten Stufe (Qj) des Schieberegisters (17), zum Zurückstellen des Schieberegisters erzeugt und zum Unterbrechen der Rückstellsignalerzeugung, ansprechend auf die Flanke des Datensignals (c), das als erstes nach der Erzeugung des Rückstellsignals auftritt, daß an dem Datensignaleingang der ersten Flip-Flop-Schaltung (18) das Datensignal (c) und an ihrem Taktsignaleingang ein erstes Q-Ausgangssignal (g) einer vorgegebenen Stufe des Schieberegisters (17) anliegen, und daß das zweite Q-Ausgangssignal (h) eine Stufe (Qi) liefert, die unmittelbar vor der Endstufe (Qi) des Schieberegisters (17) liegt.
3. Wiedergabeschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Werte N und M gleich 12 bzw. 10 sind und daß die vorgegebene Stufe die dritte Stufe (Qc)des Schieberegisters (17) ist.
4. Wiedergabeschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß die Rückstellsteuerschaltung aus einer zweiten Flip-Flop-Schaltung (11), an deren Datensignaleingang das Datensignal (c) und an deren Taktsignaleingang die Taktpulsfolge (a) anliegen, einer zweiten Exklusiv-ODER-Schaltung (14), beaufschlagt mit dem Datensignal (c) und dem (j-Ausgangssignal (d) der zweiten Flip-Flop-Schaltung (11), einer dritten Flip-Flop-Schaltung (16), der ein Signal (b) mit invertierter Polarität zu der Taktpulsfolge (a) an ihrem Taktpulseingang eingespeist wird und einer ODER-Torschaltung(15) besteht, der das Q-Ausgangssignal (f) der dritten Flip-Flop-Schaltung (16) und das Ausgangssignal (e) der zweiten Exklusiv-ODER-Schaltung (14) zugeführt werden, und deren Ausgangssignal an dem Datensignaleingang der dritten FHp-Flop-Schaltung (16) anliegt, der ferner das Q-\mgangssignal (k) der Endstufe (Qj) des Schieberegisters (17) an ihren Rückstelleingang geliefert wird und
daß das Q-Ausgangssignal der dritten Flip-Flop-Schaltung (16) als Rückstellsignal den Rückstelleingängen der Stufen des Schieberegisters (17) zugeleitet wird.
DE3202437A 1981-01-26 1982-01-26 Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format Expired DE3202437C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56009922A JPS57124954A (en) 1981-01-26 1981-01-26 Data playback circuit

Publications (2)

Publication Number Publication Date
DE3202437A1 DE3202437A1 (de) 1982-08-05
DE3202437C2 true DE3202437C2 (de) 1986-06-12

Family

ID=11733575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3202437A Expired DE3202437C2 (de) 1981-01-26 1982-01-26 Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format

Country Status (5)

Country Link
US (1) US4453157A (de)
JP (1) JPS57124954A (de)
DE (1) DE3202437C2 (de)
FR (1) FR2498847A1 (de)
GB (1) GB2095952B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594364A (ja) * 1982-06-30 1984-01-11 Mitsubishi Electric Corp 単線同期式受信装置
JPS63114423A (ja) * 1986-10-31 1988-05-19 Nakamichi Corp デ−タ復調方法
US5127023A (en) * 1990-07-18 1992-06-30 The United States Of America As Represented By The Secretary Of The Navy Retiming decoder/encoder
JPH0771006B2 (ja) * 1992-02-13 1995-07-31 松下電器産業株式会社 ディジタル信号復調方法
JP4732835B2 (ja) * 2005-08-25 2011-07-27 株式会社オートネットワーク技術研究所 ヒューズ
JP4732836B2 (ja) * 2005-08-25 2011-07-27 株式会社オートネットワーク技術研究所 ヒューズ
CN101192412B (zh) * 2006-12-01 2010-10-13 上海平信机电制造有限公司 粗节距的激光接长录磁载体及其录磁方法
JP6043196B2 (ja) * 2013-02-05 2016-12-14 ローム株式会社 ベースバンド信号の復号回路、復号方法、それらを用いた給電装置
USD933412S1 (en) * 2018-10-12 2021-10-19 Everich And Tomic Housewares Co., Ltd. Teapot

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1051518A (de) * 1964-07-08 1900-01-01
US3736581A (en) * 1971-07-02 1973-05-29 Honeywell Inc High density digital recording
US3737895A (en) * 1971-08-02 1973-06-05 Edmac Ass Inc Bi-phase data recorder
US3820030A (en) * 1973-09-05 1974-06-25 Gte Information Syst Inc Pulse sampling and synchronization circuit
US3982195A (en) * 1975-05-29 1976-09-21 Teletype Corporation Method and apparatus for decoding diphase signals
US4012786A (en) * 1976-02-05 1977-03-15 Trw Inc. Magnetic data decoder
JPS52112311A (en) * 1976-03-18 1977-09-20 Sony Corp Demodulating circuit

Also Published As

Publication number Publication date
GB2095952B (en) 1984-07-18
JPS57124954A (en) 1982-08-04
GB2095952A (en) 1982-10-06
US4453157A (en) 1984-06-05
DE3202437A1 (de) 1982-08-05
FR2498847A1 (fr) 1982-07-30
FR2498847B1 (de) 1984-11-30

Similar Documents

Publication Publication Date Title
DE2608902C3 (de) Code-Wandler-Vorrichtung
DE68925547T2 (de) Vorrichtung und Verfahren zur Zeichenbegrenzungsermittlung in einem seriellen codierten Datenstrom
DE2434517C2 (de)
DE3041417T (de)
DE2216349C3 (de) Analog-Digital-Umsetzer für bipolare Eingangssignale
DE2548265A1 (de) Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl
DE3202437C2 (de) Wiedergabeschaltung für ein Datensignal im Biphase -Mark-Format
DE3051112C2 (de)
DE2537264C3 (de) Schaltungsanordnung zum Erkennen der Null-Durchgänge von Signalen
DE3032568C2 (de) Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE2755714B2 (de) Logische Schaltung
DE1160892B (de) Schiebeeinheit
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE2618633C3 (de) PCM-Decodierer
DE2704756C2 (de) Digital-Analog-Umsetzer
DE2608741A1 (de) Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal
WO1991012668A1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
DE1242688B (de) Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen
DE2428367C2 (de) Schaltungsanordnung zum Begrenzen der Übertragungsgeschwindigkeit von Datensignalen
DE2613930A1 (de) Digitaler phasenregelkreis
DE2156645A1 (de) Zählvorrichtung
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE3005396C2 (de) Schaltungsanordnung zur Gewinnung eines taktgebundenen Signals
DE2030763C3 (de) Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H03K 13/00

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee