DE2461089B2 - Operationsverstaerker mit einer cos/mos-inverterstufe - Google Patents

Description

tiingangswiderstand und dem Rückkopplungswiderstand auf einem C/MOS-Halbleiter-Chip vorgesehen. Der Emitierwiderstand des Emitterfolgers kann abhängig von seiner Größe und der gewünschten Genauigkeit auf dem Chip oder außerhalb des Chips vorgesehen sein. Der bipolare Transistor und der Emitterfolgerwiderstand sind zur Bildung eines Emitterfolgers zusammengeschaltet, dessen Eingang am Ausgang des C/MOS-lnverters liegt.

Nach dem Grundgedanken der Erfindung wird somit grundsätzlich ein bipolarer Emitterfolger-Ausgangstransistor mit einem nicht schaltenden bzw. einem linearen oder analogen COM/MOS-Operationsverstärker kombiniert.

Durch die erfindungsgemäße Anordnung läßt sich der wesentliche Vorteil erreichen, daß die benötigte Fläche auf dem Halbleiter-Chip ganz außeroruentlich stafk verringert wird, so daß die etwas höheren Herstellungskosten bei weitem in vorteilhafter Weise kompensiert werden.

Weiterhin lassen sich gemäß der Erfindung Genauigkeiten erreichen, wie sie von den bekannten digitalen Schaltungen bei weitem nicht geboten werden können.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines Ausführungsbeispiels anhand der Figur.

Die Figur zeigt ein schematisches Schaltbild einer Ausführungsform eines CMOS-Operationsverstiarkers gemäß der Erfindung. Der CMOS-Operationsverstärker 10 enthält einen CMOS-lnverter 12 und einen bipolaren Emitterfolger 14. Der CMOS-lnverter 12 enthält einen P-Kanal-MOSFET 16. dessen Source-Elektrode an eine V_OD-Versorgungsleitung 24. dessen Gate-Elektrode an einen Knotenpunkt 22 und dessen Drain-Elektrode an einen Knotenpunkt 20 angeschlossen sind. Der CMOS-lnverter 12 enthält außerdem einen N-Kanal-MOSFET 18, dessen Source-Elektrode an eine V„-Leitung 26, dessen Gate-Elektrode an den Knotenpunkt 22 und dessen Drain Elektrode an den Knotenpunkt 20 angeschlossen sind. Der Knotenpunkt 22, der Eingang des CMOS Inverters 12. ist mit einem Anschluß eines Widerstands 36 verbunden, dessen anderer Anschluß an einer Eingangsleitung 38 liegt, an die ein Eingangssignal V;\ angelegt werden kann. Der Emitterfolger 14 enthält einen bipolaren N PN-Transistor 28. dessen Kollektor an die Vorr Leitung 24, dessen Basis an den Knotenpunkt 20 und dessen Emitter an einen Knotenpunkt 32, die Ausgangsleitung angeschlossen sind. Der Emitter des Transistors 28 liegt an einem Anschluß eines Widerstands 30, dessen anderer Anschluß mit der V„-Leitung 26 verbunden ist. Der Knotenpunkt 32 ist an einen Anschluß eines Rückkopplungswiderstands 34 angeschlossen, dessen anderer Anschluß am Knotenpunkt 22 liegt.

Die Ausgangsimpedanz des CMOS-Inverters allein

würde typisch im Bereich von 1000 Ohm bis 5000 Ohm liegen. Durch Vorsehen eines bipolaren Transistors, der einf Fläche von lediglich 0,0097 mm² (15 square mils) benötigt, kann eine erheblich niedrigere Ausgangsimpedanz bei dem dargestellten Schaltungsaufbau erzielt werden, als wenn ein MOSFET-Source-Folger, der vierodcf fünfmal so groß wäre, verwendet würde. Der MOSFET würde außerdem eine sehr hohe Gate-Source-Kapazität, verglichen mit der Emitter-Basis-Kapazitat der bipolaren Anordnung aufweisen.

Der Eingangswiderstand 36 und der Rückkopplungswiderstand 34 können durch Verwendung sogenannter »Wannen«- bzw. Tabwiderstände geschaffen werden, bei denen das einen relativ hohen spezifischen Widerstand aufweisende P-Material verwendet wird, das für die Bildung der »Wannen« bzw. Tabs bei der bekannten CMOS-Herstellung benutzt wird. Der Transistor 28 kann auf einem CMOS-Chip in Form eines vertikalen NPN-Transistors ausgebildet werden, bei dem dasselbe P-Material, das zur Bildung der Tabregionen verwendet wird, als Basis des Transistors dient, während das N-Substrat den Kollektor darstellt. Der Eingangswiderstand und der Rückkopplungswiderstand können auf dem Chip als MOSFET geschaffen werden, die in ihre Triodenbereiche vorgespannt sind, um Widerstände mit großen Werten zu schaffen. Es ist nicht erforderlich, daß die Anordnungen räumlich sehr groß sind, wie dies normalerweise zur Schaffung einer genauen Toleranz erforderlich ist, da die Schleifenver-Stärkung des Verstärkers bei geschlossener Schleife eine Funktion der Widerstandsverhältnisse und nicht ihrer absoluten Werte ist.

Der in der Figur dargestellte Operationsverstärker besitzt eine Reihe günstiger Eigenschaften, unter anderem eine niedrigere Ausgangsimpedanz, als sie zuvor bei der Herstellung ingrierter Schaltungen unter Verwendung der gegenwärtigen CMOS-Technologie erzielbar war. Gegenüber der Verwendung einer ausschließlichen MOSFET-Anordnung sind eine kleinere Chip-Größe und verbesserte Eigenschaften bzw. eine verbesserte Arbeitsweise der Schaltung erzielbar.

Zusammengefaßt wird mit der Erfindung ein CMOS-Operationsverstärker geschaffen, der durch Vorsehen eines bipolaren Emitterfolgers eine niedrige Ausgangsimpedanz und eine hohe Stromtreiberfähigkeit besitzt, der bipolare Emitterfolger enthält einen vertikalen NPN-Transistor, der in einer P-Zone des »Wannen«- bzw. Tabtyps auf einem CMOS-Halbleiter-Chip ausgebildet ist.

Obwohl die Erfindung in bezug auf ein spezielles Ausführungsbeispiel beschrieben wurde, sind für den Fachmann verschiedenste Änderungen zur Anpassung an unterschiedliche Bedingungen möglich, ohne den Rahmen der Erfindung zu verlassen.

Hierzu 1 Blatt Zeichnungen

Claims (10)

Patentansprüche: ist, daß der bipolare Transistor (28) in einem relativ linearen Teil seiner Kennlinie arbeitet.

1. Operationsverstärker min einer COS/MOS-ln· verterstufe und wenigstens einem bipolaren Transistor in einer Ausgangsstufe, dadurch gekennzeichnet, daß die COS/MOS-Stufe als analoge bzw. lineare Stufe (12) ausgebildet ist und daß an ihrem Ausgang (20) die Basis des bipolaren Transistors (28) angeschlossen ist. dessen Emitter mit dem Ausgang (32) des Operationsverstärkers verbunden ist.

2. Operationsverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang der Ausgangsstufe (14) über einen Widerstand (34) auf einen Eingang (22) der COS/MOS-Stufe rückgekoppelt ist.

3. Operationsverstärker nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß die COS/MOS-Stufe einen ersten MOSFET (16) eines ersten Leilungstyps und einen zweiten MOSFET (18) eines /weiten Leitungstyps enthält, wobei die Source des ersten MOSFET (16) an eine erste Spannungsleitung (Von) angeschlossen ist. sein Gate mit dem Gate des zweiten MOSFET(18) und seine Drain mit der Drain des /weiten MOSFET (18) verbunden sind, während die Source des /weiten MOSFET (18) an eine /weite Sfiannungsleitung (V·,·,) angeschlossen ist. und daß der Kollektor des bipolaren Transistors (28) an die erste Spannungsleitung (V»ηλ seine Basis an die Drain-Elektroden des ersten (16) und des zweiten (IS) MOSFET und sein Emitter an eine Emitter-Stromquelle angeschlossen sind und der Emitter außerdem über einen Rückkopplungswiderstand (34) mit den Gate-Elektroden des ersten (16) und des zweiten (18) MOSFET verbunden ist.

4. Operationsverstärker nach Anspruch 3. dadurch gekennzeichnet, daß der erste MOSFET (16) ein P- Kanal-MOSFET ist. daß der zweite MOSFET (18) ein N-Kanal-MOSFET ist und daß der bipolare Transistor (28) ein in einer »Wannen«-Zone ausgebildeter Lateral-NPN-Transistor ist.

5. Operationsverstärker nach Anspruch 3 oder 4. dadurch gekennzeichnet, daß die Emitterstromquelle ein Widerstand (ft/ist.

6. Operationsverstärker nach einem der Ansprüche 3 bis 5. dadurch gekennzeichnet, daß der Rückkopplungswiderstand (34) in einer »Wannen«- Zone ausgebildet ist.

7. Operationsverstärker nach einem der Ansprüche 3 bis 5. dadurch gekennzeichnet, daß der Rückkopplungswiderstand ein als Widerstand vorgespannter MOSFET ist.

8. Operationsverstärker nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß zwischen dem Eingang der COS/MOS-Stufe und den Gate-Elektroden des ersten (16) und des zweiten (18) MOSFET ein Eingangswiderstand (36) vorgesehen ist.

9. Operationsverstärker nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß die geometrischen Verhältnisse des ersten und des zweiten MOSFET (16, 18) so gewählt sind, daß die Basis des bipolaren Transistors (28) derart optimal vorgespannt ist, daß der bipolare Transistor (28) in einem relativ linearen Teil seiner Kennlinie arbeitet.

10. Operationsverstärker nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß der von der Emitterstromquelle abgegebene Strom so bemessen Die Erfindung betrifft einen Operationsverstärker mit einer COS/MOS-lnverterstufe und wenigstens einem bipolaren Transistor in einer Ausgangsstufe.

in Ein derartiger Operationsverstärker ist bekannt aus dem Aufsatz von Fred J. Link, Robert Cook und Robert J. Lesniewski. »Complementary MOS and bipolar make it together on a single chip«, erschienen in »Electronics«. August 1970. Seiten 72-76. Aus dieser

is Zeitschrift ist somi» eir.e Schaltung bekannt, bei welcher je einem C/MOS-lnverter ausgangsseitig je ein Bipolar-Transistor als Emitterroiger nachgeschaltet ist. Für den komplementär-symmetrischen MOS-Transistor sind die Bezeichnungen C/MOS sowie COS/MOS gebräuchlich; diese Bezeichnungen stellen die jeweilige Abkürzung für eine Transistorstruktur dar, die in die deutsche Fachterminologie Eingang gefunden haben und aus der englichen Bezeichnung »Complementary Symmetry Metal Oxide Silicon Field Effect Transistor«

is abgeleite: sind.

Bislang sind C/MOS-Sysieme hauptsächlich Digitalsysteme. Die Kompliziertheit von Funktionen, die mittels eines einzigen Halbleiter-Chips erzielbar sind, hat in den vergangenen Jahren stark zugenommen, und es ist in einigen Fällen zweckmäßig geworden, analoge und digitale Schaltungsfunktionen auf einem einzigen Halbleiter-Chip zu kombinieren In den meisten Fällen ist dies bislang jedoch wegen der relativ geringen Verstärkung von MOS-Transistoren nicht erfolgreich gewesen. Zur Herstellung eines C/MOS-Operationsverstärkers mit einer geringen Ausgangsimpedanz muß beispielsweise ein relativ großer Source-Folger-MOS FET geschaffen werden, der dazu führt, daß der Operationsveistärker infolge der großen Kapazität des Source-Folger-MOSFET eine schlechte Frequenzcharakteristik aufweist und wegen der großen erforderlichen Chip-Fläche teuer ist. Obwohl sich MOS Transistoren für die Ausführung digitaler Funktionen gut eignen, sind analoge Funktionen gewöhnlich einfacher und ökonomischer mit bipolaren Transistoren ausführbar. Leider sind die Technologien zur Erzeugung bipolarer integrierter Schaltungen und zur Erzeugung von CMOS-integrierten Schaltungen relativ inkompatibel.

Der Erfindung liegt die Aufgabe zugrunde, einen Operationsverstärker der eingangs näher beschriebenen Art zu schaffen, der bei einem außerordentlich geringen Platzbedarf auf einem Halbleiter-Chip zugleich eine besonders niedrige Ausgangsimpedanz aufweist.

Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß die COS/MOS-Stufe als analoge bzw. lineare Stufe ausgebildet ist und daß an ihrem Ausgang die Basis des bipolaren Transistors angeschlossen ist, dessen Emitter mit dem Ausgang des Operationsverstärkers verbunden ist.

Der Ausgang der Ausgangsschaltung ist vorzugsweise über einen sehr hohen Rückkopplungswiderstand auf den Eingang des C/MOS-lnverters rückgekoppelt. Ein

fts zweiter sehr hoher Eingangswiderstand liegt vorzugsweise in Reihe zum Eingang des C/MOS-lnverters. Der bipolare Transistor ist in Kombination mit einem Emitterfolgerwiderstand, dem C/MOS-lnverter, dem