DE2441385B2 - Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement - Google Patents
Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-SpeicherelementInfo
- Publication number
- DE2441385B2 DE2441385B2 DE2441385A DE2441385A DE2441385B2 DE 2441385 B2 DE2441385 B2 DE 2441385B2 DE 2441385 A DE2441385 A DE 2441385A DE 2441385 A DE2441385 A DE 2441385A DE 2441385 B2 DE2441385 B2 DE 2441385B2
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- storage capacitor
- inversion layer
- electrode
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement nach dem Oberbegriff des Patentanspruchs.
Ein-Transistor-Speicherelemente sind bekannt. Ein
solches Element wird beispielsweise in der Veröffentlichung »Sense Amplifier Design is Key to One-Transistor Cell in 4096 Bit RAM" von Kuo. Kitayawa, Ward
und Drayer in »Electronics«, Sept. 13(1973), S. 116-121
beschrieben. Beim Ein-Transistor-Speicherelement wird die Information in Form von elektrischen Ladungen in
einem Kondensator gespeichert, der über einen von der Decodierschaltung ausgewählten Transistor geladen
bzw. entladen werden kann. Das Speichern und Auslesen der Information stellt einen Umladevorgang
zwischen dem Speicherkondensator und dem parasitären Bitleitungskondensator dar. In einem solchen
Speicherelement entlädt sich der Speicherkondensator durch Sperr- und Leckströme in das Substrat und die
Information geht verloren. Es muß die Information in gewissen Zeitabständen wieder erneuert werden.
Beim Auslesevorgang ist die Größe des Lesesignals u. a. eine Funktion der umgeladenen Ladungsmenge und
daher relativ klein. Dies gilt auch für Ein-Transisior-Speicherelemente, bei denen der Speicherkondensator
ein Inversionsschichtkondensator ist (DE-OS 21 48 948). Zur Bewertung der Information sind daher aufwendige
Leseverstärker notwendig.
Aufgabe der vorliegenden Erfindung ist es, für ein Ein-Transistor-Speicherelement mit Inversionsschichtkondensator ein Verfahren anzugebrn. das demgegen-
über ein vergrößertes Lesesignal ergibt.
Die Aufgabe wird durch ein Verfahren gelöst, das sich
durch die im kennzeichnenden Teil des Patentanspruchs
enthaltenen Merkmale auszeichnet,
1S Der Vorteil dieses Verfahrens liegt darin, daß durch Anlegen eines Taktes an das mit dem 'nvcrsionsschichtkondensator verbundene dotierte kontaktierte Gebiet ein größeres Lesesignal erzeugt werden kann. Es genügen dann einfache Regenerierschaltungei zur
1S Der Vorteil dieses Verfahrens liegt darin, daß durch Anlegen eines Taktes an das mit dem 'nvcrsionsschichtkondensator verbundene dotierte kontaktierte Gebiet ein größeres Lesesignal erzeugt werden kann. Es genügen dann einfache Regenerierschaltungei zur
in Lesesignalverstärkung oder es können eine größere
Anzahl von Speicherelementen an eine Bitleitung geschaltet werden.
Die Erfindung wird anhand nachstehender Figuren erläutert.
r> Fig. 1 zeigt das Schaltbild eines Ein-Transistor-Speicherelements, mit einem MIS-Kondensator,
F i g. 2 zeigt den schematischen Aufbau eines solchen Speicherelementes, bei dem der MIS-Kondensator ein
Inversionsschichtkondensator ist,
jo F i g. 3 zeigt schematisch einen Querschnitt durch eine
Anordnung zweier solcher Speicherelemente und
Fig.4 zeigt einen Querschnitt durch ein solches
Speicherelement in n-Silizium-Gate-Technologie.
In Fig. 1 ist die Drain-Elektrode 11 des Feldeffekt-
2ί transistors 1 mit der Gateelektrode 12 des MIS-Kondensators 2 verbunden. Die Source-Elektrode 13 des
Feldeffekttransistors ist mit einer Bitleitung 3, seine Gate-Elektrode 14 mit einer Wortleitung 4 verbunden.
Die Gegenelektrode des MIS-Kondensators 2 ist
«ι beispielsweise mit einer elektrischen Leitung 5 verbunden. Diese Verbindung wird durch das zur Substratdotierung entgegengesetzt dotierte, kontaktierte Gebiet
hergestellt.
In F i g. 2 ist schematisch der Aufbau des in F i g. 1
r> gezeigten Speicherelements dargestellt. Über dem
dotierten Substrat 20 (beispielsweise p-Substrat) befindet sich eine elektrisch isolierende Schicht 21, auf die die
Gate-Elektrode 24 des Feldeffekttransistors mit dem Anschluß für die Wortleitung und die Gate-Elektrode 26
des MIS-Kondensators aufgebracht sind. Die zum Substrat entgegengesetzt dotierten Gebiete 22 und 23
bilden die Source- und die Drain-Elektrode des Feldeffekttransistors. Die Gate-Elektrode 26 des Kondensators ist über ein Kontaktloch mit der Drain-Elek-
■t> trode 23 leitend verbunden. Die durch das gestrichelt
umrandete Gebiet 27 angedeutete Gegenelektrode unter der Elektrode 26 berührt das zum Substrat
entgegengesetzt dotierte, kontaktierte Gebiet 25. Die Gegenelektrode ist dpmit nach außen anschließbar.
V) Die Zeit zwischen den einzelnen Regeneriervorgängen wird im Speicherelement dadurch vergrößert, daß
die Information, im Gegensatz zu herkömmlichen Speicherelementen, in der Gate-Elektrode 26 des
Kondensators gespeichert wird. Das dotierte Gebiet 25
·>·>
wird über seinen Kontakt auf ein festes Potential, z. B. Masse, gelegt. Die die Information darstellende Ladung
fließt über die Verbindungslcitung 28 nur durch die Source-Elektrode oder die Drain-Elektrode ab. Da sich
bei entsprechendem Design das Verhältnis Speicherflä-
w) ehe : Drain-Gebietfläche wie z. B. 4 :1, das Verhältnis
der Umfange wie z, B, 2 ; I verhalten, ist im aufgezeigten
Beispiel eine Erhöhung der Zeit zwischen den einzelnen Regeneriervorgängen um mindestens den Faktor 2 bis 3
zu erwarten.
μ Das Speicherelement wird /um Einschreiben in
bekannter Weise betrieben. Heim Einbringen von Ladungen in den Kondensate·" wird die Bitleitung auf ein
gegenüber Masse positives (negatives) Potential bei
p(n)-Dotierung des Substrates gebracht und über die
Wortleitung durch einen Gate-Impuls der Feldeffekttransistor geöffnet. Damit wird die Drain-Elektrode 23
(F i g. 2) und ebenfalls wegen der leitenden Verbindung 28 (Fig.2) die Kondensator-Elektrode 26 (Fig.2) auf
positives (negatives) Potential gebracht. Nach dem Schließen des Feldeffekttransistors liegen die Gate-Elektrode
des Kondensator!) und die Drain-Elektrode auf einem gegenüber Masse positiven (negativen)
Potential. Entladen wird das Speicherelement durch öffnen des Feldeffekttransistors über die Wortleitung.
Das erfindungsgemäße Verfahren ergibt die Vergrößerung des Lesesignals. Die Vergrößerung wird dabei
durch eine informationsabhängige kapazitive Kopplung erreicht. Die Inversionsschicht bildet sich in dem
Inversionsschicht-Kondensator nur dann aus, wenn die Einsatzspannung ί/7-überschritten wird. Es ist darauf zu
achten, daß die ausgebildete Inversionsschicht das dotierte Gebiet 25 (Fi g. 2) berührt Achtet man weiter
darauf, daß jeweils eine der beiden die Digital werte
repräsentierenden Spannungen unter- bzw. oberhalb von Ut liegen, so bildet sich bei einem Wert (z. B. »0«)
keine, beim anderen Wert (z.B. »1«) eine Inversionsschicht auf. An das sonst an Masse liegende dotierte,
kontaktierte Gebiet wird beim Auslesen ein positiver (negativer) Impuls bei p(n)-dotiertem Substrat angelegt.
Bei ausgebildeter Inversionsschicht wird dadurch die Drain-Elektrode 23 (Fig.2) des Feldeffekttransistors
auf eine dem Kapazitätsverhältnis und damit der Information entsprechende Spannung aufgeladen. Beim
öffnen des Auswahltransistors findet dann ein Umladevorgang zwischen der zusätzlich aufgeladenen Drain-Kapazität
und der parasitären Bitleitungs-Kapazität statt. Bei nicht ausgebildeter Inversionsschicht kann
keine kapazitive Kopplung stattfinden.
In der Regel werden Speichermatrizen aus mehreren
Speicherelementen auf dem Halbleitersubstrat realisiert, wobei alle Elemente an eine gemeinsame Bit- und
Wortleitung angeschlossen sind. In diesem Fall werden auch zweckmäßig die dotierten, kontaktierten Gebiete
aller Speicherelemente durch eine elektrische Leitung miteinander verbunden. Eine solche elektrische Leitung
ist bereits in der F i g. 1 angedeutet und mit 5 bezeichnet. Die elektrische Leitung kann eine metallische Leitung
sein, die die Kontakte der dotierten, kontaktierten Gebiete verbindet. Die elektrische Leitung kann auch
die Wortleitung sein. Vorteilhaft ist es jedoch, sie als diffundierte Leitung auszubilden. Diese diffundierte
Leitung wird dann zweckmäßig an den Gegenelektroden aller MiS-Kondensatoren so vorbeigeführt, daß
eine leitende Verbindung zwischen ihr und den Gegenelektroden besteht. Die Leitung benötigt dann
nur einen Anschlußkontakt und stellt ein für alle Speicherelemente gemeinsames dotiertes, kontaktiertes
Gebiet dar. Die Speicherelemente können dabei zu beiden Seiten, beispielsweise paarweise, an der diffundienen
Leitung angeordnet werden.
F i g. 3 zeigt schematisch den Querschnitt durch eine solche Anordnung. Zu beiden Seiten der in das Substrat
301 diffundierten Leitung 35 liegen die MIS-Kondensatoren
mit den Gate-Elektroden 38 und 39. Werden die
is Gegenelektroden als diffundiertes Gebiet ausgeführt, so
genügt ein einziger diffundierter Steifen (strichpunktiert gezeichnet). Bei Inversionsschicht-Kondensatoren sind
die Gegenelektroden durch die ausgebildeien Inversionsschichten gegeben (gestrichelt gezeichnet). Die
Gegenelektroden 36 und 37 sind mit den Drain-Elektroden (oder Source-Elektroden) 33 unu 34 der beiden
Feldeffekttransistoren mit den Gate-Elektioden 31 und
32 und den einen Teil der diffundierten Bitleitung bildenden Source-Elektroden (oder Drain-Elektroden)
Jv 30 und 300 leitend verbunden. Die Isolierschicht, die die
Gate-Elektrode vom Substrat trennt, ist mit 302
bezeichnet.
In Fig.4 ist ein Querschnitt durch ein Speicherelement
in n-Silizium-Gate-Technologie dargestellt. In das
«1 p-dotierte Siliziumsubstrat 41 sind die Bitleitung 42, die
Drain-Elektrode 43 und die Leitung 44 eindiffundiert. Die diffundierte Lei'ung 44 ist dabei wiederum
gleichbedeutend mit der Leitung 5 in Fig. 1. Die Gate-Elektrode 45 des Feldeffekttransistors und die
)i Gate-Elektrode 46 des MIS-Kondensators sind aus
Polysilizium und werden über den Dünnoxidschichten 47 und 48 aufgebracht. Die Gegenelektrode des
MIS-Kondensators ist durch das gestrichelt umrandete
Gebiet 410 dargestellt. Über die Dickoxidschicht 49 ist
•111 die aus Polysjlizium bestehende, leitende Verbindung
401 gezogen. Über die Dickoxidschicht 402 liegt die aus Aluminium bestehende Wortleitung 403. Sie ist mit der
Gate-Elektrode 45 verbunden. Rechis von der diffundierten Leitung 44 befindet sich die Gate-Elektrode 404
*r> des nächsten Kondensators.
Zweckmäßigerweise werden die Speicherelemente mit Kompensationsspeicherelementen betrieben.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Verfahren zum Vergrößern des Lesesignals bei einem Ein-Transistor-Speicherelement, welches auf einem Substrat aus dotiertem Halbleitermaterial angeordnet ist, einen Feldeffekttransistor mit Source-, Gate- und Drainelektroden und einen MIS-Inversionsschicht-Speicherkondensator mit einer Gateelektrode umfaßt, wobei die Source- oder Drainelektrode mit einer Bitleitung, die Drain- oder Sourceelektrode mit der Gateelektrode des Inversionsschicht-Speicherkondensators verbunden ist und wobei unmittelbar neben der Gateelektrode des Inversionsschicht-Speicherkondensators das Substrat mit einem entgegengesetzt dotierten, kontaktierten Gebiet versehen ist, bei welchem Verfahren das Einschreiben oder Auslesen von binären Informationen jeweils durch kurzzeitiges Schalten des sonst gesperrten Feldeffekttransistors in den leitenden Zustand erfolgt, wobei jeweils vorher die Bitleitung auf ein vorgebbares Potential gebracht wird, dadurch gekennzeichnet, daß der MIS-lnversionsschicht-Speicherkondensator(26,27) informationsabhängig in der Weise gebildet wird, daß beim Einschreiben der einen binären Information die Einsatzspannung an der Gateelektrode (26) des Speicherkondensators überschritten wird, während beim Einschreiben der anderen binären Information die Einsatzspannung nicht erreicht wird, und daß beim Auslesen an das kontaktierte Gebiet (25) bei einem f/-(n-)dotierten Substrat ein positiver (negativer) Impuls angelegt wire*
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2441385A DE2441385C3 (de) | 1974-08-29 | 1974-08-29 | Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2441385A DE2441385C3 (de) | 1974-08-29 | 1974-08-29 | Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2441385A1 DE2441385A1 (de) | 1976-03-11 |
DE2441385B2 true DE2441385B2 (de) | 1980-06-26 |
DE2441385C3 DE2441385C3 (de) | 1981-05-07 |
Family
ID=5924383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2441385A Expired DE2441385C3 (de) | 1974-08-29 | 1974-08-29 | Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2441385C3 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2720533A1 (de) * | 1977-05-06 | 1978-11-09 | Siemens Ag | Monolithisch integrierte schaltungsanordnung mit ein-transistor- speicherelementen |
DE2740113A1 (de) * | 1977-09-06 | 1979-03-15 | Siemens Ag | Monolithisch integrierter halbleiterspeicher |
JPS5982761A (ja) * | 1982-11-04 | 1984-05-12 | Hitachi Ltd | 半導体メモリ |
JPS60126861A (ja) * | 1983-12-13 | 1985-07-06 | Fujitsu Ltd | 半導体記憶装置 |
US5600598A (en) * | 1994-12-14 | 1997-02-04 | Mosaid Technologies Incorporated | Memory cell and wordline driver for embedded DRAM in ASIC process |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1374009A (en) * | 1971-08-09 | 1974-11-13 | Ibm | Information storage |
BE789501A (fr) * | 1971-09-30 | 1973-03-29 | Siemens Ag | Condensateur electrique dans un circuit integre, utilise notamment comme memoire pour une memoire a semiconducteur |
US3744037A (en) * | 1971-10-04 | 1973-07-03 | North American Rockwell | Two-clock memory cell |
-
1974
- 1974-08-29 DE DE2441385A patent/DE2441385C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2441385A1 (de) | 1976-03-11 |
DE2441385C3 (de) | 1981-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19705001C2 (de) | Dynamischer Speicher mit wahlfreiem Zugriff ohne Kondensator | |
DE2751592C2 (de) | Halbleiter-Speicherschaltung | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE2720533C2 (de) | ||
DE2242332C3 (de) | Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff | |
DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE2532594A1 (de) | Halbleiterspeicher | |
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
DE2523683C2 (de) | Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung | |
DE2441385C3 (de) | Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement | |
DE2033260B2 (de) | Kapazitiver Speicher mit Feldeffekttransistoren | |
DE1950695C3 (de) | Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen | |
DE2539205A1 (de) | Regenerierverstaerker fuer ladungsverschiebeanordnungen | |
DE2728928A1 (de) | Ein-transistor-speicherelement | |
DE3101101C2 (de) | Leseschaltung für eine Halbleiterspeicherzelle | |
DE2912439A1 (de) | Integrierter halbleiterschaltkreis mit integrierten speicherkapazitaeten | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2105479A1 (de) | Schaltung und Aufbau eines Halbleiterspeicherelementes | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE2418750C3 (de) | MI112 S-Speichertransistor | |
DE2223341C3 (de) | Speicherelement und daraus aufgebaute dynamische Randomspeicher | |
DE2728927A1 (de) | Ein-transistor-speicherelement | |
DE2642209A1 (de) | Auslesevorrichtung fuer einen cid- bzw. bcid-sensor und verfahren zu deren betrieb | |
DE2543677C3 (de) | Dynamisches Halbleiterspeicherelement und Verfahren zu dessen Betrieb | |
EP0006975B1 (de) | Verfahren zum zerstörungsfreien Auslesen eines Signals aus einem CCD-Schieberegister und Vorrichtung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |