-
Auslesevorrichtung für einen CID- bzw. SCID-Sensor und
-
Verfahren zu deren Betrieb Die vorliegende Erfindung betrifft eine
Auslesevorrichtung für einen CID- bzw. SCID-Sensor, wobei bei letzteren auf einer
Oberfläche eines mit einem Substratanschluß versehenen Substrats aus dotiertem Halbleitermaterial
matrixförmig in Zeilen und Spalten angeordnete Isolierschichtkondensatoren vorgesehen
sind und wobei die Gateelektroden dieser Isolierscbicbtkondensatoren zeilenweise
an je eine Zeilenleitung angeschlossen sind, wobei unmittelbar neben jedem Isolierschichtkondensator
je ein zweiter angeordnet ist, wobei die Gateelektroden der zweiten Isolierschichtkondensatoren
spaltenweise an je eine Spaltenleitung angeschlossen sind bzw.
-
spaltenweise entgegengesetzt zum Substrat dotierte vergrabene Kanäle
im Inneren des Substrats unter den Isolierschichtkondensatoren vorgesehen sind,
bei der die Spaltenleitungen bzw.
-
vergrabenen Kanäle über Schwellwertelemente, die auf einen vorgebbaren
Schwellwert einstellbar sind, parallel in ein Schieberegister einlesbar sind und
ein Verfahren zum Betrieb einer solchen Auslesevorrichtung.
-
Eine Auslesevorrichtung der eingangs genannten Art wurde bereits in
unseren älteren Patentanmeldungen P 26 11 771.5 (VPA 76 P 7024) und P 25 27 596.1-33
(VPA 76 P 7027) vorgeschlagen. Die durch Lichteinfall auf den Isolierschichtkondensatoren
gespeicherten Informationsladungsmengen werden
dort zeilenweise
in die benachbarten zweiten Isolierschichtkondensatoren gebracht bzw. auf die vergrabenen
Kanäle injiziert und die dadurch bewirkte Spannungsänderung auf den Spaltenleitungen
bzw. vergrabenen Kanälen von diesen parallel direkt in das Schieberegister eingelesen.
Das Auslesen der Spaltenleitungen bzw. vergrabenen Kanäle erfolgt dabei nach dem
Eimerketten-Prinzip. Aus dem Schieberegister werden die parallel eingelesenen Informationsladungsmengen
seriell ausgelesen. Für die Übertragung nach dem Eimerketten-Prinzip steht bei einer
Sensoranordnung der eingangs genannten Art nach deutscher Fernsehnorm eine Zeit
von etwa 10/u sec zur Verfügung. In dieser Zeit werden aber nur etwa 70 % der injizierten
Ladungsträger aus den vergrabenen Kanälen ausgelesen.
-
Die zurückbleibende Ladungsmenge wird während der nachfolgenden Übertragungen
ausgelesen und führt somit zu einer Verschmierung des Ausgangssignals in Form von
Nachläufern.
-
Aufgabe der vorliegenden Erfindung ist es, eine Auslesevorrichtung
der eingangs genannten Art dahingehend zu verbessern, daß keine derartigen Nachläufer
auftreten können und daher hohe Übertragungsverluste zulässig sind.
-
Die Aufgabe wird dadurch gelöst, daß zwischen jedem Schwellwertelement
und dem Schieberegister ein Kondensator und ein Schaltelement zwischengeschaltet
sind, daß jeder Kondensator über ein weiteres Schaltelement mit einem Anschlußkontakt
zum Anlegen einer vorgebbaren Referenzspannung verbunden ist und daß jeder vergrabene
Kanal über je ein Reset-Schaltelement mit einem weiteren Anschlußkontakt zum Anlegen
eines Pezugspotentials verbunden ist.
-
In einer bevorzugten Ausführungsform becJebt ein Schwellwertelement
aus einem Feldeffekttransistor, dessen Source- bzw.
-
Draingebiet mit dem vergrabenen Kanal, dessen Drain- bzw.
-
Sourcegebiet mit dem Kondensator, und dessen Gateelektrode mit einem
Anschluß zum Anlegen einer vorgebbaren Schwellspannung verbunden sind.
-
In einer weiteren bevorzugten Ausführungsform besteht das Schaltelement
aus einem Feldeffekttransistor, dessen Source-bzw. Draingebiet mit dem Kondensator,
dessen Drain- bzw.
-
Sourcegebiet mit einem Paralleleingang des Schieberegisters, und an
dessen Gateelektrode vorgebbare Taktspannungen zum Öffnen und Sperren des Transistors
anlegbar sind.
-
Bevorzugterweise besteht ein weiteres Schaltelement aus einem Feldeffekttransistor,
dessen Drain- bzw. Sourcegebiet mit dem Kondensator, dessen Source- bzw. Draingebiet
mit dem Anschlußkontakt verbunden sind, und an dessen Gateelektrode weitere vorgebbare
Taktspannungen zum Öffnen und Sperren des Transistors anlegbar sind.
-
Bevorzugterweise ist der Kondensator aus der parasitären Kapazität
sämtlicher mit ihm verbundenen Drain- oder Sourcegebiete und den dazu notwendigen
Verbindungsleitungen gebildet.
-
Bevorzugterweise besteht ein Reset-Schaltelement aus einem Feldeffekttransistor,
dessen Source- bzw. Draingebiet mit dem vergrabenen Kanal und dessen Drain- bzw.
Sourcegebiet mit dem weiteren Anschlußkontakt verbunden ist.
-
Bevorzugterweise besteht das Schieberegister aus einer ladungsgekoppelten
Verschiebevorrichtung.
-
Bevorzugterweise ist die gesamte Sensoranordnung auf einem gemeinsamen
Substrat aus dotiertem Halbleitermaterial integriert.
-
Vorteilhafterweise wird eine vorstehend angegebene Auslesevorrichtung
so betrieben, daß die Spaltenleitungen bzw. vergrabenen Kanäle mit Hilfe der Reset-Schaltelemente
kurzzeitig auf das am weiteren Anschlußkontakt anliegende Bezugspotential gebracht
werden, daß nach dem Abklemmen der Spaltenleitungen bzw. vergrabenen Kanäle vom
weiteren Anschluß der Kondensator durch Schließen des weiteren Schaltelementes auf
die Referenzspannung aufgeladen wird, daß gleichzeitig oder danach das
Schaltelement
leitend gemacht wird und der aufnehmende Speicherplatz des Schieberegisters auf
eine Spannung gebracht wird, die betragsmäßig größer ist und gleiche Polarität wie
die Referenzspannung aufweist, daß anschließend die auf den Isolierschichtkondensatoren
einer Zeile gespeicherte Informationsladungsmenge auf die danebenliegenden zweiten
Isolierschichtkondensatoren gebracht werden bzw. auf die vergrabenen Kanäle injiziert
werden, daß nach dem Übertragen der Informationsladungsmengen in das Schieberegister
letzteres durch Sperren des Schaltelementes von der übrigen Anordnung elektrisch
abgetrennt wird, daß anschließend das Schieberegister seriell ausgelesen wird.
-
Wesentliche Vorteile der Erfindung sind folgende: Durch den Reset
der Spaltenleitungen bzw. vergrabenen Kanäle vor jeder Ladungsverschiebung bzw.
Ladungsinjektion werden die durch unvollständige Übertragung zurückgebliebenen Reste
von Ladungsmengen beseitigt, daher können hohe Verluste in Kauf genommen werden.
-
Durch geeignete Wahl des Schwellwertes und der Öffnungszeit des weiteren
Schaltelementes kann der vergrabene Kanal mit Grundladung ("fast zero") gefüllt
werden.
-
Unterschiedliche Einsatz spannungen von Transistoren beeinflussen
das Ausgangssignal nicht.
-
Anhand der Figuren wird im folgenden die Erfindung für einen BCII)-Sensor
näher erläutert.
-
Figur 1 zeigt schematisch eine erfindungsgemäße Auslesevorrichtung
für einen vergrabenen Kanal.
-
Figur 2 zeigt fünf Spannungsdiagramme I bis V über die Zeit t.
-
Figur 3 zeigt einen Ausschnitt aus einem Layout einer erfindungsgemäßen
Auslesevorrichtung.
-
In der Figur 1 ist der vergrabene Kanal (bei einem CID-Sensor wäre
es eine Spaltenleitung) schematisch durch die Linie 1 wiedergegeben. Seine Kapazität
gegenüber dem Bezugspotential am Substratanschluß oder Gehäuse ist symbolisch durch
den Kondensator CB dargestellt. Der vergrabene Kanal ist an das
Source-
bzw. Draingebiet 40 eines Feldeffekttransistors T4 angeschlossen. Das Drain- bzw.
Sourcegebiet bzw. die Gateelektrode dieses Feldeffekttransistors sind mit 41 bzw.
42 bezeichnet. Die Gateelektrode 42 ist an eine Spannungsquelle, die die vorgebbare
Schwellspannung UBBD liefert, angeschlossen. Zusa-Esen mit dester Konstantspannungsquelle
bildet der Transistor 4 das Schwellwertelement. Das Brain- bzw. Sourcegebiet 41
ist mit dem Kondensator CT verbunden. Dieser Kondensator ist nun einerseits mit
dem Source- bzw. Draingebiet 20 eines Feldeffekttransistors T2 verbunden, welcher
das Schaltelement bildet und andererseits mit dem Drain- bzw. Sourcegebiet 31 eines
weiteren Feldeffekttransistors 3, welcher das we-ere Schaltelement bildet, verbunden.
Das Source-bzw. Draingebiet 30 des Feldeffekttransistors T3 ist mit einer weiteren
Konstantspannungsquelle, die die vorgebbare Referenzspannung URef liefert, verbunden.
Das Drain- bzw. Sourcegebiet 21 des Feldeffekttransistors T2 ist mit einem Speicherplatz
des Schieberegisters verbunden, welcher hier durch einen Isolierschichtkondensator
CC einer ladungsgekoppelten Verschiebevorrichtung dargestellt ist. Der vergrabene
Kanal 1 ist zusätzlich mit dem Source- bzw. Draingebiet 10 eines Feldeffekttransistors
T1 verbunden, dessen Draingebiet 11 mit dem Substratanschluß oder dem Gehäuse der
Anordnung verbunden ist. Dieser Transistor T1 bildet das Reset-Schaltelement.
-
Mit Hilfe der Spannungsdiagramme I bis IV wird nun die Betriebsweise
der in Figur 1 dargestellten Sensoranordnung näher erläutert. Es sei dabei vorausgesetzt,
daß der vergrabene Kanal n-dotiert ist. Alle angegebenen Spannungen sind typische
Werte für das in der späteren Figur 3 angegebene Ausführungsbeispiel.
-
Die Dauer einer Zeile beträgt nach der deutschen Fernsehnorm 64#u
sec, wobei davon auf die horizontale Austastlücke 12/u sec entfallen. Innerhalb
dieser 12 /u sec müssen die Informationsladungen der Isolierschichtkondensatoren
des Sensors auf die vergrabenen Kanäle injiziert und von diesen in das Schiebere-
gister
eingelesen werden. Zunächst seien sämtliche Transistoren T1 bis T3 gesperrt. Nun
wird zum Zeitpunkt t0 Transistor T1 für 0,5/u sec voll leitend gemacht, indem an
seine Gateelektrode 12 während dieser Zeit eine Spannung von 3 V angelegt wird.
Der vergrabene Kanal 1 nimmt dadurch das Bezugspotential,z0B. O V, (die Spannung
am Substratanschluß betrage dabei - 5 V) an. Danach wird an die Gateelektrode 12
wieder die Spannung O V angelegt und somit T1 wieder geschlossen. Diagramm I gibt
den zeitlichen Verlauf der Spannungen an der Gateelektrode 12 wieder. Nun werden
an die Gateelektroden 22 bzw. 32 der Transistoren T2 bzw. T3 20 V angelegt, so daß
letztere voll geöffnet werden. T3 wird dabei jedoch nur für 0,5/u sec geöffnet.
-
Durch das Öffnen von T3 wird der Kondensator CD auf die Referenzspannung
von beispielsweise 15 V aufgeladen. Der vergrabene Kanal 1 stellt sich in erster
Näherung auf die an der Gateelektrode 42 anliegende Spannung h abzüglich der Einsatzspannung
des Transistors T4 ein (für sehr lange Ub#ertragungszeiten, z.B. größer als 100/u
sec, und unter Vernachlässigung des Unterschwellenstromes würde dieser Wert erreicht).
-
Nach dem Sperren von Ig durch Anlegen der Spannung O V an seine Gateelektrode
wird an die Gateelektrode 50 des Kondensators Ca eine Spannung von 20 V angelegt
und die auf den Isolierschichtu kondensatoren einer Zeile gespeicherten Informationsladungen
auf die vergrabenen Kanäle injiziert. Dadurch wird die Spannung auf den vergrabenen
Kanälen um Q/CB ( Q bedeutet die auf den vergrabenen Kanal injizierte Ladungsmenge
und wie schon erwähnt OB die Kapazität des gleichbezeichneten Kondensators P kleiner,
über DA fließt ein Strom nach Drain bis der vergrabene Kanal wieder das ursprüngliche
Potentiale UBBD abzüglich der Einsatzspannung von T4 angenommen hat. Die Ladungsmenge
Q wurde dabei auf den Kondensator CC übertragen. Schließlich wird nach 12/u sec
zum Zeitpunkt t auch Transistor T2 gesperrt, indem an seine Gateelektrode 22 wieder
die Spannung O V angelegt wird und das Schieberegister wird seriell ausgelesen0
Diagramm
II gibt den zeitlichen Spannungsverlauf an der Gateelektrode 22 von T2, Diagramm
III den zeitlichen Spannungsverlauf an der Gateelektrode 32 von T3, Diagramm IV
den zeitlichen Spannungsverlauf an der Gateelektrode 50 des Schieberegisters bis
zum Beginn des Auslesens zum Zeitpunkt t1 und Diagramm V den zeitlichen Verlauf
der Spannung am Kondensator CT an. Nach 52/u sec vom Zeitpunkt t1 ist zum Zeitpunkt
t2 das serielle Auslesen beendet.
-
In der Figur 3 ist in Draufsicht ein Ausschnitt aus einem Layout eIner
erfindungsgemäßen Auslesevorrichtung dargestellt.
-
Das Substrat aus dotiertem Halbleitermaterial' beispielsweise p-dotiertes
Silizium der Dotierungsdichte 5 . 1015cm#3, ist mit dem Fezugszeichen 10 versehen.
Dieses Substrat weist an der Oberfläche entgegengesetzt dazu dotierte Bereiche der
Dotierungsdichte von mehr als 1020 auf. Diese Bereiche sind punktiert.
-
Sie EteL e1 die Source- und Draingebiete der entsprechenden Feldeffekttransistoren
f22 T3 und T4 dar. Die Transistoren sind der Einfachheit halber weggelassen. Die
vergrabenen Kanäle befinden sich im Inneren des Substrats in einer Tiefe von etwa
6/um, weisen eine Dotierungedichte von 1820 auf und sind durch die gestrichelt umrahmten
Bereiche angedeutet. Die Verbindung dieser vergrabenen Kanäle mit den punktierten
Bereichen erfolgt durch Tlefdiffusionen, die mit den Bezugszeichen 60 versehen sna
und die dichter punktiert sind. Auf der Oberfläche des Substrats 10 ist eine lichtdurchlässige
isolierende Schicht, beispielsweise Siliziumdioxid, aufgebracht, die in der Figur
3 der Einfachheit halber nicht gezeichnet ist. Auf dieser Schicht sind elektrische
Leitungen 2 bis 5, beispielsweise aus Aluminium, aufgebracht. Unter den Leitungen
2, 3 und 5 ist die elektrisch isolierende Schicht in den Bereichen der Transistoren
und über den vergrabenen Kanälen dunner (0,12/um) als außerhalb (1S3Zum) Diese Bereich
sind schraffiert gekennzeichnet. Die Leitung 4 ist mit den Source- oder Braingebieten
31 kontaktiert. Die Kontaktlöcher sind gestriche7t umrahmt angedeutet und mit dem
Bezugszeichen 70 versehen. Der Bereich
des Schieberegisters, hier
eine ladungsgekoppelte Verschiebevorrichtung, ist durch den gestrichelt umrahmten
Bereich 80 angedeutet. Es sind nur die Gateelektroden 50 der aufnehmenden Spelcherplätze
dieser Verschiebevorrichtung eingezeichnet.
-
9 Patentansprüche 3 Figuren