DE2523683C2 - Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung - Google Patents

Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung

Info

Publication number
DE2523683C2
DE2523683C2 DE2523683A DE2523683A DE2523683C2 DE 2523683 C2 DE2523683 C2 DE 2523683C2 DE 2523683 A DE2523683 A DE 2523683A DE 2523683 A DE2523683 A DE 2523683A DE 2523683 C2 DE2523683 C2 DE 2523683C2
Authority
DE
Germany
Prior art keywords
line
transistor
location
integrated circuit
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2523683A
Other languages
English (en)
Other versions
DE2523683A1 (de
Inventor
Kurt Dipl.-Ing. 8031 Taufkirchen Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2523683A priority Critical patent/DE2523683C2/de
Priority to DE2606254A priority patent/DE2606254C2/de
Priority to US05/689,809 priority patent/US4067001A/en
Publication of DE2523683A1 publication Critical patent/DE2523683A1/de
Application granted granted Critical
Publication of DE2523683C2 publication Critical patent/DE2523683C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/005—Arrangements for selecting an address in a digital store with travelling wave access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

Die Erfindung bezieht sich auf eine Leitung zum Transport einer Ladung von einem Ort A zu einem Ort B oder zur Bestimmung der an einem Ort A enthaltenen Ladungsmenge von einem Ort B aus, insbesondere auf eine Bitleitung fuer Speicherelemente, die ein Speicherfeld bilden. Verfahren dieser Art sind bekannt, haben aber den Nachteil, dass durch die relativ grosse parasitaere Kapazitaet der Leitung der Spannungssprung am Ort B sehr gering ist. Dadurch bedingt muss der Bewerter an dem Ort B eine sehr hohe Empfindlichkeit haben. Mit der angegebenen Leitung wird erfindungsgemaess dieser Nachteil insbesondere bei Speicheranordnungen vermieden. Der Vorteil der Erfindung besteht darin, dass durch die Verwendung einer MOS-Leitung, in der die Ladung verlustlos von dem Ort A zum Ort B wandert, am Leitungsende ein grosser Spannungssprung verursacht wird, so dass die Anforderungen an die Regenerierschaltungen verringert werden. nders sicher ist, ist die Aufbringung je einer Isolierschicht

Description

Die Erfindung bezieht sich auf eine integrierte Schaltung nach dem Oberbegriff des Patentanspruchs 1.
Eine integrierte Schaltung dieser Art ist aus der US-Patentschrift 37 14 522, vgl. insb. Fig. 5 und zugehörigen Text, bekannt. Hierbei steigt das Obcrflächcnpolcntial des Substrats /wischen zwei auf der Schicht aus widcrstandsbchaflctem Material angebrachten Elektroden linear an. Diese bekannte Schaltung dient jedoch nicht zum Ladungstransfer zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung.
Zum Zwecke des Ladungstransfers zwischen einem Speicherelement und einer Schreib-Lese-Schaltung ist es andererseits bekannt, den Speicherkondensator des Speicherelcments mit einer in das Substrat des Halblciterspcichers eindiffundierten Bitleitung zu verbinden, die an den Eingang der Schreib-Lese-Schaltung geführt ist. Hierdurch entsteht ein Ladungsausgleich zwischen der Kapazität des Speichcrkondensators und der parasitären Kapazität der Bitlcilung einschließlich der Kapazität des Eingangs der Schreib-Lese-Schaltung, der zu einer Spannungsänderung auf der Billcitung und am Eingang der Schrcib-Lese-Schaltung führt. Derartige Vorgänge sind z. B. in den Veröffentlichungen »A I-MIL2 Single Transistor Memory Cell in N-Silicon-Gatc-Technology«, K. U. Stein, ISSCC Digest of Technical Papers, Feb. 1973 und in »Storage Array and Sense/Refresh Circuit for Single-Transistor Memory Cells«, K. LJ. Stein, ISSCC Digest of Technical Papers, Feb. 1972, beschrieben. Nachteilig isl jedoch, daß durch die relativ große parasitäre Kapazität der Bitleitiing die beim l.ailungsausgleich am Eingang der Schrcib-I.esc-Schiiltuug entstehende Spanniingsändcrung entsprechend klein isl. Daher muß clic Schruib-Lcsc-Schullung eine hohe Empfindlichkeit aufweisen.
Der Erfindung liegt die Aufgabe zugrunde, eine den Ladungstransfer zwischen Speicherelementen eines
I lalbleitcrspeichers und einer Schreib-Lesc-Schaltung vornehmende, integrierte Schaltung anzugeben, bei der der oben geschilderte Nachteil einer mir sehr kleinen Spannungsänderung auf der diffundierten Bitleitung beim Auslesen eines Speieherelemenis vermieden wird.
Diese Aufgabe wird durch eine integrierte Schaltung der eingangs angedeuteten An gelöst, die erfindungsgemäß nach den im kennzeichnenden Teil des Anspruchs 1 aufgeführten Merkmalen ausgebildet ist.
Der mit der Erfindung erzielbare Vorteil besieht insbesondere darin, daß durch die Verwendung einer Schallung, die ein Driftfcld zwischen den Ausgängen der Speicherelemente und dem Eingang der zugeordneten Schreib-Lese-Schaltung vorsieht, ein praktisch verlustloser Ladungslransfer ermöglicht wird, der beim Auslesen eines Speicherelements, in dem ein Ladungspaket gespeichert ist zu einer relativ großen Spannungsänderung am Eingang der Schreib-Lese-Schaltung führt
Im folgenden wird die Erfindung anhand der Beschreibung und den Figuren näher erläutert
F i g. 1 zeigt in schcmatischer Darstellung eine an sich bekannte integrierte Schaltung, die zum Ladungslransfer von einem Ort A zu einem Ort ßdicnl.
F i g. 2 zeigt das Oberflächenpotential der Schaltung nach Fig. 1.
F i g. 3 zeigt eine erfindungsgemäße integrierte Schaltung mit einer Leitung, die Ein-Transistor-Speieherelemcnle mit einer Schreib-Lese-Schaltung verbinde!
F i g. 4 zeigt den Entwurf einer Schaltung nach F i g. 3 in einer Al-Si-Gale-Technologie.
F i g. 5 zeigt Spannungs-Zcit-Diagrammc für das Auslesen und Einschreiben von digitalen Informationen bei einer Schaltung nach F i g. 3.
F i g. 6 zeigt die Oberflächenpotentiale der Schaltung nach F i g. 3 beim Schreiben und Lesen der digitalen Informationen, und die
Fig.7 und 8 zeigen Ausgangsstufen, die an ein am Ort B der Leitung befindliches Diffusionsgebiet angeschlossen werden können.
In der Fig. 1 ist eine bekannte, integrierte Schallung, die auf einem aus Halbleitermaterial bestehenden Substrut 5 aufgebaut ist, dargestellt. Bei dem Substrat 5 handelt es sich vorzugsweise um ein Siliziumsubstrat, das beispielsweise n-dotieri ist In dem Substrat 5 sind entgegengesetzt zu diesem Substrat dotierte, also im betrachteten Fall p-dolierte Gebiete I und 2 angeordnet Dabei ist das Gebiet 1 mit einem F.ingangsnnschluß
II und das Gebiet 2 mit einem AusgangsanschluU 21 verbunden. Der Substratbereich zwischen den Gebieten 1 und 2, von denen sich das Gebiet 1 an dem Ort A und das Gebiet 2 an dem Ort B befindet, stellt eine einen Ladungstransfer durchführende Leitung dar. Zu diesem /weck ist auf dem Substrat 5 zwischen den Gebieten 1 und 2 eine elektrisch isolierende Schicht 4, die vorzugsweise aus S1O2 besteht, aufgebracht Auf dieser Schicht ist in der aus der Figur ersichtlichen Weise eine Schicht 3 aus widerstandsbehaflcten Material angeordnet, die vorzugsweise aus dotiertem Polysilizium oder Aluminium besteht Diese Schicht 3 ist an dem Ort A mit einer Elektrode 31 und an dem Ort B mit einer Elektrode 32 versehen. Beim Anlegen einer Galespaniuing — Va an die Elektrode 31 und einer Spannung — Vn an die Elektrode 32 wird unterhalb der Schicht 3 eine Verarmungszone erzeugt In diese Verarmungs/.onc kann eine Ladung /.. B. dadurch gelangen, daß der Eingang 11, der mil dem Diffusionsgebiet 1 verbunden ist kurzzeitig so getaktet wird, daß Ladungen über den Potentialwall — VA an die Halbleiteroberfläche unterhalb der Schicht 3 gelangen.
Ist.die Gatespannung /VV > /VaI. so entsteht wie aus F i g. 2 ersichtlich ist längs der Leitung zwischen dtn Orten A und B ein Oberflächenpotential Vs mit einer Poleniialverteilung, die ein Driftfeld E zur Folge hst. Dieses Driftfeld E verursacht ein Wandern von am Ort
tu A eingebrachten Ladungen entlang der Halbleiteroberfläche zum Ort B hin, wo sich dann ein Potential — Vp, auf das das Diffusionsgebiet 2 vorgeladen war, zu positiveren Werten hin verändert Im folgenden wird beschrieben, wie diese Potentialänderung nun benutzt werden kann, um das Vorhandensein einer Ladung in einem Halbleiter-Speicherelement zu bestimmen.
Anhand der F i g. 3 bis 6 wird eine erfindungsgemäße Schaltung erläutert die Ein-Transistor-Speicherelemente, welche ein Speicherfeld bilden, mit einer Schreib-Lese-Schaltung verbindet Eine Anwendung der erfindungsgemäßen Schaltung als Bitleitung ist jedoch auch bei anderen Speicherelementen, die ein Speicherfeld bilden, sinnvoll. In Fig.3 ist eine hochintegrierte Schallung mit Ein-Transistor-Speicherelementen, wie sie in der Literaturstelle »Storage Array and Sense/Refresh Circuit of Single Transistor Memory Cells«, K. U. Stein. A. Sihling und E. Doering, IEEE International Solid-State Circuits Conf. 1972, Digest of Technical Papers, beschrieben ist, angedeutet Dabei tragen Einzelheiten, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, die entsprechenden Bezugszeichen. In Fig.3 ist eine Zeile der Speichermatrix dargestellt. Dabei sind die Ein-Transistor-Speicherelemente dieser Zeile in einer linken Hälfte 6 oder in einer rechten Hälf-
jr> te 6' eines mit 6, 6' bezeichneten Speicherfeldes angeordnet. Jedes Ein-Transistor-Speicherelement besteht aus einem Auswahltransistor 61 bzw. 6Γ und einem Speicherkondensator 62 bzw. 62'. Der Transistor 61 bzw. 61' ist einerseits mit dem Speicherkondensator 62 bzw. 62' und andererseits mit der als Bestandteil der erfindungsgemäßen Schaltung aufzufassenden Leitung 3 verbunden. Angesteuert wird der Auswahltransistor 61 bzw. 61' über Auswahlleitungen 63 bzw. 63'. Die Leitung 3 ist vorteilhafterweise symmetrisch ausgebildel, was bedeutet, daß jeweils an einem Ende der Leitung B bzw. ß'eine Schreib-Lese-Schaltung 10 bzw. 10' angeordnet ist, mit der, entsprechend der Adressinformution, eine Information in die linke Hälfte 6 oder in die rechte Hälfte 6' des Speicherfeldes eingeschrieben oder aus der linken oder rechten Hälfte ausgelesen werden kann. Eine solche Anordnung hat den Vorteil, daß jede aus- oder einzulesende Ladung nur die halbe Leitung 3 zu durchwandern hat, wodurch die Schreib-Lese-Zeit verkürzt wird.
■)5 In der F i g. 4 ist der Entwurf einer Ausführungsform der Schaltung nach F i g. 3 in einer Aluminium-Silizium-Gate-Tcchnologie dargestellt. Einzelheiten der F i g. 4. die bereits im Zusammenhang mit der Fig.3 beschrieben wurden, tragen die entsprechenden Bezugszeichen.
bo In der F i g. 4 sind in dem Substrat 5 angeordnete Diffusionsgebiete durch schräg-schraffierte Flächen dargestellt. Aluminium-Leiterbahnen sind durch dickumrandete Flächen dargestellt. Silizium-Gatebereiche, wie beispielsweise die widerstandsbehaftete Schicht 3 und
b5 die Elektroden der Speicherkondensatoren 62 bzw. 62' sind durch rechteckige Flächen mit gekreuzten Diagonalen dargestellt. Aluminium-Gatebereiche sind durch krcuzschrafficrte Flächen und Kontaktlöcher durch ge-
punktete Flächen bezeichnet.
Im folgenden soll nun die Funktionsweise der Schaltung nach Fig. 3 im Zusammenhang mit den in Fig.5 dargestellten Zeitdiagrammen und den in F i g. 6 dargestellten Oberflächenpotentialen erläutert werden. Wie aus der Fig.6 hervorgeht, sind die binären »I«- und »O«-Zustände durch Vorhandensein oder Nichtvorhandensein von Ladung im Speicherkondensator 62 bzw. 62' repräsentiert.
Der Lesezyklus beginnt damit, d;aß der Transistor 7 bzw. 7' mit dem Signal #71 bzw. #71'an dem Gateanschluß 71 bzw. 7Γ zur Zeit /0 getaktet wird. Dabei liegt ein Eingang 72 bzw. 72' an positivem Potential #72 bzw. Φ 72'. Dies bewirkt, daß der Kondensator 9 bzw. 9', der aus einer Diffusionskapazität und einer Gatekapazi- is tat eines Transistors 8 bzw. 8' besteht, vorgespannt wird. Zur Zeit 11 wird ein Auswahltransisior61 bzw. 61' aktiviert. Gleichzeitig wird an beide Enden der Leitung 3 die gleiche positive Spannung ΦΑ = ΦΒ bzw. ΦΑ = ΦΒ' angelegt. Dies bewirkt, daß die Ladung mit Hilfe der Auswahlleitung 63 bzw. 63' und dem angesteuerten Speicherkondensator 62 bzw. 62' in die Verarmungszone der Leitung gelangt. Nachdem der Auswahltransistor in den sperrenden Zustand geschaltet wurde (Zeitpunkt t2) wird durch Verkleinerung des Potential ΦΑ ein Driftfeld in der Verarmungszone erzeugt, wodurch die Ladung zum Ausgang wandert (Zeitpunkt r3) und dort die vorgenannte Kapazität 9 bzw. 9' entlädt. Am Ausgang des in Sourceschaltung betriebenen Transistors 8 bzw. 8' entsteht dabei eine Ausgangsspannung #82 jo bzw. #82', die der gelesenen Ladungsmenge proportional ist Die Sourceschaltung kann, wie dies in Fig.3 dargestellt ist, mit einem Widerstand 83 oder auch mit einem Kondensator beschaltet werden. Im letzteren Fall muß jedoch die Spannung #81 entsprechend getaktet werden.
Das Einschreiben in ein Speicherelement geschieht immer in Verbindung mit einem vorhergehenden Lesezyklus, so daß das adressierte Speicherelement vor dem Schreiben von Ladung entleert und ausgelesen wird. 4» Die einzuschreibende digitale information, bei der eine binäre »0« oder »1« durch eine Spannung #72 bzw. #72' von z. B. 15 V oder 0 Volt representiert wird, liegt am Eingang 72 bzw. 72' an. Zur Zeit 14 ist der Transistor 7 bzw. 7' mit Hilfe der Spannung #71 bzw. #71' leitend geschaltet, wodurch im Falle einer binären »I« am Eingang 72 bzw. 72' Ladung in die Verarmungszone der Leitung gelangt. Da der Transistor 7 bzw. T während des ganzen Schreibvorganges leitend geschaltet bleibt, bildet sich in der Verarmungszone eine Inversionsschicht, die nach einiger Zeit είπε "leichmaBi^e Ladungsverteilung hat, da die beiden Gatespannungen den gleichen Wert ΦΑ = ΦΒ besitzen. Die Ladung aus der Inversionsschicht lädt über den Adreßtransistor 61 bzw. 6Γ den adressierten Speicherkondensator 62 bzw. 62' auf. Nachdem der Speicherkondensator und die Leitung das gleiche Oberflächenpotential haben (Zeitpunkt 15), wird der Auswahltransistor 61 bzw. 61' abgeschaltet (Zeitpunkt /6) und die Gatespannung #ßb/w. ΦΒ' erhöht. Dadurch wird ein Driftfeld in der Verarmungszo- bO ne erzeugt, das zur Folge hat, daß die noch in der Leitung vorhandene Ladung zum Eingang 72 bzw. 72' zurückwandert und dort mit Hilfe der Spannung # 72 bzw. #72' abgesaugt wird. Damit ist die Halbleiteroberfläche der Leitung von Ladungsträgern befreit (Zeilpunkt b5 t 7) und auf den nächsten Lese-Schreib-Zyklus vorbereitet.
In F i g. I befindet sich am Ausgang der Leitung, d. h.
am Ort B. ein Diffusionsgebiet 2, das wie eine Kapazität wirkt. Um das Diffusionsgebict 2, wie oben beschrieben, auf ein Potential — Vn vorzuladen, kann eine Ausgangsstufe nach Fig. 7 vorgesehen sein. Diese enthält einen Transistor 22.dessen Drain- bzw. SourccanschluU 23 mit — Vp beschaltet ist, während sein Source- bzw. Drainanschluß mit dem Anschluß 21 des Diffusionsgcbictcs 2 verbunden ist. Zum Vorladen wird der Transistor 22 durch ein an seinen Gateanschluß 24 anlegbares Potential in den leitenden Zustand versetzt. Eine andere Ausgangsstufe ist in F i g. 8 dargestellt. Hierbei sind mit dem Anschluß 21 ein Widerstand 27 und eine Elektrode eines Kondensators 26 verbunden, wobei die andere Elektrode von 26 mit dem Ausgang der Schaltung verbunden ist. Wandert hierbei eine Ladung zum Ort öder Leitung, so entsteht am Widerstand 27 eine Spannungsänderung, die über die Kapazität 26 ausgekoppelt werden kann.
Hierzu 5 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes von einem Ort A zu einem Ort B, bei der zwischen dem Ort A und dem Ort B auf einem Substrat aus halbleitenderr. Material eine elektrisch isolierende Schicht angeordnet ist, bei der auf dieser Schicht eine Schicht aus widerstandsbehaftetem Material, die Elektroden zur Erzeugung eines im Substrat zwischen den Orten A und β herrschenden Driftfeldes aufweist angebracht ist und bei der in dem Substrat an den Orten A und B Diffusionsgebiete angeordnet sind, die entgegengesetzt zu dem unterhalb der Leitung befindlichen, halbleitenden Material dotiert sind und von denen das am Ort B befindliche Diffusionsgsbiet einen Anschluß aufweist, dadurch gekennzeichnet, daß mit der Leitung (3) die Ausgänge von in einer Zeile eines Speicherfeldes angeordneten Speicherelementen (61,62) eines Halbleiterspeichers verbunden sind und daß mit dem einen Ende der Leitung (3) am Ort B eine Schreib-Lese-Schaltung verbunden ist.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß mit dem Anschluß (21) des Gebietes (2) am Ort B der Source- bzw. Drainanschluß eines Transistors (22) verbunden ist, daß ein am Drain- bzw. Sourceanschluß dieses Transistors anliegendes Potential (— Vn) an das Gebiet (2) anlegbar ist und daß dieser Transistor durch ein an seinen Gateanschluß (24) anlegbares Potential steuerbar ist.
3. Integrierte Schaltung nach Anspruch I, dadurch gekennzeichnet, daß mit dem Anschluß (21) des Ge- J5 bietes (2) am Ort B ein Widerstand (27) und eine Elektrode eines Kondensators (26) verbunden sind und daß die andere Elektrode des Kondensators mit dem Ausgang der Schaltung verbunden ist.
4. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Leitung symmetrisch ausgebildet ist, wobei sich an beiden Enden (B, B') der Leitung (3) jeweils eine Schreib-Lese-Schaltung (10, 10') befindet, wobei ferner an jedem Ende (B, B') der Leitung eine Elektrode (32,32') und in der Mitte der Leitung eine weitere Elektrode (31) zur Erzeugung des Driftfeldes vorgesehen sind und wobei zwischen der weiteren Elektrode (31) und den Elektroden (32, 32) an den Enden der Leitung (3) die Ausgänge der Speicherelemente (61, 62, 6Γ, 62') einer Zeile einer Speichermatrix (6, 6') mit der Leitung verbunden sind.
5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Speicherelemente Ein-Transistor-Speicherclemenie vorgesehen sind, von denen jedes über eine Auswahlleitung (63,63') auswählbar ist.
6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in der Schreib-Lese-Schaltung (10) ein weiterer Transistor mi (7) vorgesehen ist, dessen Drain- bzw. Sourccgcbiet dem Diffusionsgebict (2) an dem einen Ende (B) der Leitung entspricht, daß ein am Source- b/.w. Drainanschkiß dieses weiteren Transistors (7) anlcgbares Potential (0 72) an sein Drain- b/.w. Sourccgcbiet μ dadurch nnlegbar ist, daß der weitere Transistor (7) über seine Gatcclektrode (71) steuerbar ist, daß mit dem Drain- b/w. Sourcegebict des weiteren Transistors (7) die Gateelektrode eines anderen Transistors (8) verbunden ist und daß ein an dem Drainbzw. Sourceanschluß (81) des anderen Transistors (8) anliegendes Potential (5081) über die Sourcc-Drainstrecke desselben εη einen mit dem Sourcc- bzw. Drainanschluß des anderen Transistors verbundenen Ausgang (82) anlegbar ist.
7. Integrierte Schallung nach Anspruch 6, dadurch gekennzeichnet, daß der mit dem Source- bzw. Drainanschluß des anderen Transistors (8) verbundene Ausgang (82) weiterhin mit einem Lastclcmcnt (83) verbunden ist
8. Integrierte Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der mit dem Source- bzw. Drainanschluß des anderen Transistors (8) verbundene Ausgang (82) weiterhin mit einem Kondensator verbunden ist
9. Integrierte Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet daß als Substrat (5) ein Siliziumsubstrat vorgesehen ist
10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet daß als elektrisch isolierende Schicht (4) eine SiO2-Schicht vorgesehen ist.
11. Integrierte Schaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß als elektrisch leitende Schicht (3) eine Aluminiumschicht oder eine dotierte Polysiliziumschicht vorgesehen ist.
DE2523683A 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung Expired DE2523683C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2523683A DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE2606254A DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung
US05/689,809 US4067001A (en) 1975-05-28 1976-05-25 Line for transporting charges from storage elements in a storage field

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2523683A DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE2606254A DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung

Publications (2)

Publication Number Publication Date
DE2523683A1 DE2523683A1 (de) 1976-12-02
DE2523683C2 true DE2523683C2 (de) 1985-03-07

Family

ID=25768953

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2523683A Expired DE2523683C2 (de) 1975-05-28 1975-05-28 Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE2606254A Expired DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2606254A Expired DE2606254C2 (de) 1975-05-28 1976-02-17 Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung

Country Status (2)

Country Link
US (1) US4067001A (de)
DE (2) DE2523683C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2606308C2 (de) 1976-02-17 1985-05-23 Siemens AG, 1000 Berlin und 8000 München Zweidimensionaler optoelektronischer Halbleitersensor
GB1551935A (en) * 1976-08-19 1979-09-05 Philips Nv Imaging devices
GB1559312A (en) * 1976-08-26 1980-01-16 Philips Nv Photosensitive device arrangements and systems and photosensitive elements therefor
FR2483667A1 (fr) * 1980-06-03 1981-12-04 Thomson Csf Dispositif d'echantillonnage et maintien a capacite mos
US4829354A (en) * 1980-12-04 1989-05-09 Westinghouse Electric Corp. Drift field switch
US4602170A (en) * 1983-09-08 1986-07-22 International Business Machines Corporation Resistive gate field effect transistor logic family
US5065203A (en) * 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
US4992842A (en) * 1988-07-07 1991-02-12 Tektronix, Inc. Charge-coupled device channel with countinously graded built-in potential
FI953433A (fi) * 1995-07-14 1997-01-15 Nokia Mobile Phones Ltd Kaksiulotteista hilarakennetta käyttävä kanavatransistori ja sen käyttäminen signaalin prosessointiin
US5793070A (en) * 1996-04-24 1998-08-11 Massachusetts Institute Of Technology Reduction of trapping effects in charge transfer devices
US5965910A (en) * 1997-04-29 1999-10-12 Ohmeda Inc. Large cell charge coupled device for spectroscopy

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3714522A (en) * 1968-11-14 1973-01-30 Kogyo Gijutsuin Agency Of Ind Semiconductor device having surface electric-field effect
US3693003A (en) * 1970-11-19 1972-09-19 Gen Electric Storage target for an electron-beam addressed read, write and erase memory
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits

Also Published As

Publication number Publication date
DE2606254C2 (de) 1985-10-10
DE2523683A1 (de) 1976-12-02
DE2606254A1 (de) 1977-08-18
US4067001A (en) 1978-01-03

Similar Documents

Publication Publication Date Title
DE2725613C2 (de) Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb
DE2557359C2 (de) Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem
DE69121760T2 (de) Halbleiterspeicherzelle
DE2919166C2 (de) Speichervorrichtung
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE69123409T2 (de) Halbleiterspeicherschaltung
DE2523683C2 (de) Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung
DE68917187T2 (de) Zellenmusteranordnung einer Halbleiterspeichereinrichtung.
DE2527486B2 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE2628383A1 (de) Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen
DE2332643C2 (de) Datenspeichervorrichtung
DE3838961A1 (de) Vorrichtung und verfahren zum treiben eines leseverstaerkers in einem dynamischen speicher mit wahlfreiem zugriff
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE2818783C3 (de) Datenspeicherzelle
DE3786382T2 (de) Halbleiterspeicheranordnung mit Datenbusrücksetzungsschaltungen.
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE2424858A1 (de) Integrierte treiberschaltung
DE19832993C1 (de) Resistive ferroelektrische Speicherzelle
DE2724646A1 (de) Halbleiterspeicheranordnung
DE2935121C2 (de)
DE2633558C2 (de) Speicherbaustein
DE68915625T2 (de) Halbleiterspeicher mit verbesserten Abfühlverstärkern.
EP1099223A1 (de) Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen
DE2459023C3 (de) Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle
DE2418750C3 (de) MI112 S-Speichertransistor

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 2606254

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
AG Has addition no.

Ref country code: DE

Ref document number: 2606254

Format of ref document f/p: P

8339 Ceased/non-payment of the annual fee