DE2360801C2 - Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern - Google Patents

Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern

Info

Publication number
DE2360801C2
DE2360801C2 DE2360801A DE2360801A DE2360801C2 DE 2360801 C2 DE2360801 C2 DE 2360801C2 DE 2360801 A DE2360801 A DE 2360801A DE 2360801 A DE2360801 A DE 2360801A DE 2360801 C2 DE2360801 C2 DE 2360801C2
Authority
DE
Germany
Prior art keywords
circuit
test
test probes
connections
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2360801A
Other languages
English (en)
Other versions
DE2360801A1 (de
Inventor
Ronald Bove
Eric Max Wappingers Falls N.Y. Hubacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2360801A1 publication Critical patent/DE2360801A1/de
Application granted granted Critical
Publication of DE2360801C2 publication Critical patent/DE2360801C2/de
Expired legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07392—Multiple probes manipulating each probe element or tip individually

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft eine Schaltungsprüfeinrichtung für integrierte Schaltkreise nach dem Oberbegriff des eo Patentanspruchs 1.
Zum Testen der Funktionsfähigkeit integrierter Schaltkreise in einem monolithischen Halbleiterchip werden allgemein Prüfspitzen zum Zuführen elektrischer Betriebsspannung von einem Tester verwendet, welche mit elektrisch leitenden Verbindungsstücken auf dem Halbleiterchip in Kontakt gebracht werden. Die Prüfspitzen sind dabei rasterförmig in einer Prüfspitzenplatte gleitend montiert, wie es in der DE-OS 18 00 657 und in der US-PS 36 54 585 zur Untersuchung von Prüflingen in Form gedruckter Schaltungen im einzelnen beschrieben ist Hierbei ist sicherzustellen., daß jede Prüfspitze Kontakt mit einem vorgesehenen Schichtschaltungsanschluß auf dem Prüfling nracht, so daß eine genaue Ausrichtung bzw. Justierung des Prüflings relativ zu den Piüfspitzen vorgenommen werden muß. Diese Ausrichtung ist schwierig, da z. B. der Abstand zwischen leitenden Verbindungen bzw. Schichtschaltungsanschlüssen auf einem Halbleiterchip, als Prüfling, äußerst klein sind. Mit Zunahme der Dichte solcher Schichtschaltungsanschlüsse und Verbindungsleitungen juf einem Halbleiterchip und damit unvermeidlich geniigerem Abstand hierzwischen, wobei außerdem noch die Dimensionierung dieser elektrischen Verbindungsleitungen und Schichtschaltungsanschlüsse kleiner wird, wird natürlich eine Ausrichtung bezüglich der Prüfspitzen im gleichen Maße schwieriger.
Weiterhin ist es notwendig, jede Kontaktiereinrichiüfig in der jeweiligen Anordnung der Prüfspitzen jeweils für ein vorgegebenes Prüflingsmusier auszulegen, so daß die Prüfspitzen an speziell vorgegebenen Stellen anzubringen sind. Ändern sich die Abmessungen eines Prüflings, die Belegungen der Prüflinge mit elektrisch leitenden Verbindungsstücken und Schaltkreisanschlüssen oder deren Größ{.,dann wird jeweils eine neue Prüfspitzenanordnung in der Prüfspitzenplatte erforderlich. Mit anderen Worten, bei Prüflingen mit jeweils unterschiedlichen Abmessungen wird immer eine neue Prüfspitzenplatte mit speziell angepaßter Prüfspitzenanordnung notwendig.
Weiterhin hat sich als erforderlich herausgestellt, dab mechanisch jeweils eine spezielle Beziehung zwischen den Schaltkreisanschlüssen auf einem Prüfling eingehallsn wsrHen muß. wobei der jeweilige Mittenabstand zwischen benachbarten Schaltkreisanschlüssen zu berücksichtigen ist, um sicherzustellen, daß auch jeder dieser Schaltkreisanschlüsse durch die/eweils betreffende Prüfspitze kontaktiert wird. So ist in bisher zur Verfügung stehenden Prüfspitzenplatten Vorsorge dafür getroffen, daß jede Prüfspitze mit einem Schaltkrcisanschluß an der betreffenden Stelle auf dem Prüfling bestimmter Größe Kontakt zu geben vermag.
Ein Ausführungsbeispiel hierfür findet sich in der US-PS 29 77 530, wo eine Prüfspitzenplatte in Form einer Anzeigetafel auf eine Schalttafel aufgelegt wird, um bei einer bei Prüfung festgestellten, fehlerhaften Schaltung eine entsprechende Anzeige hervorzurufen.
Die Aufgabe der Erfindung besteht nun darin, zur Untersuchung von integrierten Schaltkreisen auf Schichtschaltungsträgern eine Schaltungsprüfeinrichtung zu schaffen, die es gestattet, die Prüflinge einer automatisierten Prüfung zu unterwerfen, wobei Orientierung des Prüflings und Lokalisierung auf dem Prüfling unter Anschluß an einen Rechner durchgeführt werden sollen.
Erfindungsgemäß wird diese Aufgabe durch eine Schaltungsprüfeinrichtung der eingangs genannten Art mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst.
Durch wahlweises Anlegen der Betriebsspannungen an die Prüfspitzen läßt sich die Lage eines ersten, vorzugsweise in einer Ecke eines Halbleiterchips als Prüfling liegenden, Schaltkreisanschlusses als Bezügsangabc ermitteln. Bei Anwendung eines speziell programmierten Rechners mit Speicherung von Lageinformationen zur Ermittlung der Lage von Schaltkreisanschlüssen auf
einem zu prüfenden Halbleiterchip können dann also mittels der Prüfspitzenplatte leicht die erwünschten Lageangaben erhalten werden. Bei entsprechender Programmierung ist der Rechner in der Lage, Betriebsspannungssignale von einem Tester auf die verschiedenen Schaltkreisanschlüsse des Halbieiterchips in speziell vorgesehener Reihenfolge zu übertragen.
Weisen die Schaltkreisanschlüsse auf dem Halbleiterchip eine ausreichende Größe auf, dann lassen sich auch jeweils zwei Prüfspitzen hierauf ansetzen, um Thoinson-Meßbrückenverfahren anwenden zu können, so daß Obergangswiderstände nicht in die jeweiligen Meßwerte eingehen können.
Da die erfindungsgemäß verwendeten Prüfspitzen von relativ kurzer Länge sind, ist es außerdem durchaus möglich, Hochfrequenzmessungen hierüber durchzuführen. Fernerhin ermöglicht es die Erfindung, Schaltkreisanschlüsse, die zwecks Änderung von Schaltkreisen bei späterem Einsatz des betreffenden Halbleiterchips auf einem vielschichtigen Keramiksubstrat ansteuerbar sind, kurz Schaltkreisänderungsanschlüsse genannt, mit Hilfe des erfmdungsgemäßen Verfahren« schnell und zuverlässig zu prüfen. Hierzu ist es iii bisher üblichen Meßverfahren erforderlich gewesen, dir Zwischenverbindungen zwischen diesen Schaltkreisänderungsanschlüssen mit Hilfe aufeinanderfolgender Indexierung und Ausrichtung jeweils zv/eier Prüfspitzen zu testen. Da bei Vielschichtkeramiksubstraten jeweils eine große Anzahl von Chips vorliegt, wobei jede Chipseite eine Vielzahl von Schaltkreisänderungsanschlüssen enthalten kann, ist es demnach erforderlich, eine entsprechend große Anzahl von Messungen durchzuführen. Hierzu muß die Prüfspitzenanordnung jeweils neu ausgerichtet und wahlweise an die Betriebsspannungsquelle angeschlossen werden.
Mit Hilfe der Anordnung gemäß der Erfindung sind derartige Messungen sehr viel leichter und schneller durchzuführen, da die große Anzahl der in einer Prüfspitzenplatte, kurz Platte genannt, eingelassenen Prüfspitzen ohne weiteres in der Lage sind, die gesamte Prüfüngsoberfläche zu erfassen. Als Ergebnis werden dann die Schaltkreisänderungsanschlüsse eines Prüflingoberflächenbereichs alle gleichzeitig erfaß;, so daß die Testzeiten nicht unwesentlich gegenüber bisher herabgesetzt werden.
Durch entsprechende Anwendung vorliegender Erfindung ist außerdem aufeinanderfolgende Prüfung automatisch zugeführter Prüflinge mit unterschiedlichen Abmessungen bzw. unterschiedlichen Leitungs- oder Kontaktmustern auf den Halbleiterchips ohne Zuhilfenahme besonderer Maßnahmen möglich.
In vorteilhafter Weise wird beim Prüfen von Halbieiterchips so vorgegangen, daß zunächst einem Paar benachbarter Zeilen von Prüfspitzen auf der Platte jeweils die Betriebsspannung zugeführt wird, wobei dann aufeinanderfolgend unter Abschalten einer vorherigen Prüfspitzenzeile die nächstfolgende Zeile eingeschaltet wird, bis ein Kurzschluß festgestellt wird, um dann anschließend nach Feststellen der speziell kurzgeschlossenen Prüfspitzen in den beiden Zeilen die Betriebsspannung zwischen jeweils benachbarten Prüfspitzen weiterzuschalten. Auf diese Weise läßt sich in einfacher Und schneller Weise eine Fehlerermittlung durchführen.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung wird in der nachfolgenden Beschreibung von Ausführungsbsispielen anhand der Zeichnungen erläutert. Es zeigt
F i g. 1 eine schematische Ansicht einer Anordnung gemäß der Erfindung zum Feststellen und Prüfen von leitenden Bereichen auf einem Halbleiterchip;
F i g. 2 einen vergrößerten Ausschnitt der Anordnung nach F i g. 1, bei dem ein Prüf spitzenpaar in Kontakt mit einem Schaltkreisanschluß auf dem Halbleiterchip dargestellt ist;
F i g. 3 eine schematische Ansicht, aus der die gegenseitige Beziehung der Prüfspitzen zu Schaltkreisänderungsanschlüssen auf einem Vielschichtkeramiksubstrat hervorgeht;
F i g. 4 eine schematische Ansicht zur Darstellung der gegenseitigen Beziehung von Prüfspitzen zu Schaltkreisanschlüssen auf einem Halbleiterchip.
Das in F i g. 1 gezeigte den Prüfling darstellende Halbleiterchip 10 besitzt eine Vielzahl von elektrisch leitenden Schaltkreisanschlüssen 11, die sich auf der elektrisch isolierten Oberfläche 12 des Halbieiterchips 10 befinden. Jeder dieser Schaltkreisanschlüsse 11 dient zum Anschluß an einen hier nicht gezeigten integrierten Schaltkreis oder eine Vielzahl von intf-ierten Schaltkreisen auf dem Halbleiterchip 10, die s'rcr. unterhalb der isolierenden Oberfläche 12 befinden.
Die Anordnung gemäß der Erfindung umfaßt eine Vielzahl von Prüfspitzen 14, die sich durch eine elektrisch isolierende Platte 15 als Prüfspitzenplatte hindurch nach oben erstrecken. Die Platte 15 kann z. B. aus plastischem Material bestehen. Die Prüfspitzen 14 sind in einem Rastermuster in Zeilen und Spalten angeordnet
Die Prüfspitzen 14 sind dabei so angeordnet, daß sie innerhalb der Bohrungen in der Platte 15 gleiten, wenn sie mit einem der Schaltkreisanschlüsse 11 Kontakt machen. Mit anderen Worten, die Prüfspitzen 14 sind gleitend in den Öffnungen der Platte 15 angeordnet, wie es aus F i g. 2 hervorgeht.
An die Prüfspitzen 14 sind die Leitungen 17 angeschlossen, die über Halbleiterbauelemente 18 ihrerseits mit Leitungen 19 in Verbindung stehen. Die Halble:terbauelemente 18 können z. B. aus gesteuerten Siliziumgleichrichtern oder Transistoren bestehen. Alle Leitungen l>sind über Stifte 20 mit einem Schaltungsprüfgerät 21 verbunden, das elektrische Spannungen oder Ströme unterschiedlicher Werte auf die Stifte 20 liefert.
Das Schaltungsprüfgerät 21 kann handelsüblicher Bauart sein und bis zu 100 Stiften 20 besitzen, so daß demgemäß 100 Leitungen 19 hiervon ausgehen können. Das würde bedeuten, daß 100 Halbleiterbauelemente 18 jedem der Leiter 17 zugeordnet sind, so daß wahlweise jede der Leitungen 17 mit jeder der Leitungen 19 verbunden werden kann.
Mit dem Schaltungsprüfgerät 21 ist ein Rechner 22 verbunden, der außerdem einen Matrixdecodierer 23 ans'euc"(. Der Matrixdecodierer 23 ist über eine jeweils gesonderte Leitung 23' mit den Steuereingängen der Halbleiterbauelement 18 verbunden. Dementsprechend ist der Rechner 22 in der Lage, Signale auf den Matrixdecodierer 23 zu übertragen, um so eins oder mehrere der Halb'eiterbauelemente 18 zu vorgegebenen Zeitpunkten zu aktivieren, wobei der Matrixdecodierer 23 im betreffenden Rechner enthalten sein kann.
. Soll das Halbleiterchip 10 in bezug auf die Funktionsfähigkeit seiner integrierten Schaltkreise geprüft werden, dann wird es durch geeignete Mittel, wie z. B. einen Vakuumstößel 24, an dem es gehalten wird, herabgelassen, um mit den Prüfspitzen 14 in Kontakt zu kommen. Bei der erfindungsgemäßen Anordnung der Prüfspitzen 14 in einem Raster in Zeilen und Spalten kann das Halb-
leiterchip 10 praktisch auf irgend eine Stelle des Prüfspitzenmusters herabgelassen werden, soweit nur alle Schaltkreisanschlüsse 11 dabei in Kontakt mit den Prüfspitzen 14 gelangen können. Wie in F i g. 4 gezeigt, wird jeder der Schaltkreisanschlüsse 11 von zumindest zwei der Prüfspitzen 14 kontaktiert, da der Prüfspitzenabstand in bezug auf die jeweilige Fläche der Schaltkreisanschlüsse entsprechend dimensioniert ist. Der Kontakt mit zwei der Prüfspitzen 14 auf einem der Schaltkreisanschlüsse 11 ist im einzelnen in F i g. 2 gezeigt.
Sind die Schaltkreisanschlüsse U in Kontakt mit entsprechenden Prüfspitzen 14, dann liefert der Rechner 22, der auf die Belegung des zu prüfenden Halbleiterchips mit den Schaltkreisanschlüssen 11 programmiert ist, Signale auf den Matrixdecodierer 23, um alle Prüfspitzen 14 in einer Zeile 25 des Prüfspitzenmusters mit einem der Stifte 20 und alle Prüfspitzen 14 in Zeile 26, die der Zeile 25 benachbart ist, mit eir.em. anderen Ηργ Stifte 20 des Schaltungsprüfgeräts 21 zu verbinden. Wird anschließend Betriebsspannung an die Zeilen 25 und 26 angelegt, dann läßt sich ziemlich leicht feststellen, ob einer der Schaltkreisanschlüsse H in Kontakt mit beiden Prüfspitzenzeilen steht, vorausgesetzt, daß das Schaltungsprüfgerät 21 entweder konstante Spannung oder konstanten Strom an beide Zeilen 25 und 26 des Prüfspitzenmusters 14 anlegt. Ist einer der Schaltkreisanschlüsse 11 mit einer der Prüfspitzen 14 in Zeile 25 und mit einer der Prüfspitzen 14 in Zeile 26 bei angelegter konstanter Spannung in Kontakt, dann ergibt sich ein Kurzschluß zwischen beiden Prüfspitzenreihen, so daß ein sehr viel höherer Strom bei vorgegebener konstanter Spannung auftritt, als wenn keiner der Schaltkreisan.iChlüsse 11 mit einer der Prüfspitzen 14 in den Zeilen 25 und 26 in elektrisch leitender Verbindung steht. Es versteht sich jedoch, daß die Stromstärke oder der Spannungwert seitens des Schaltungsprüfgeräts 21 hinreichend klein ist, um sicherzustellen, daß die zu prüfenden Schaltkreise auf dem Halbleiterchip 10 nicht beschädigt werden, wenn zwei der Schaltkreisanschlüsse 11 mit benachbarten Zeilen der Prüfspitzen 14 in elektrische Verbindung kommen.
Stellt sich bei einer derartigen Prüfung heraus, daß keiner der Schaltkreisanschlüsse 11 mit einer der Prüfspitzen 14 in den Zeilen 25 und 26 in elektrisch leitender Verbindung steht, also hierzwischen kein Kurzschluß vorliegt, dann schaltet der Rechner 22 die Halbleiterbauelemente 18 von den Leitungen 17 ab, die mit den Prüfspitzen in der Zeile 25 in Verbindung stehen. Es werden dann die Zeilen 26 und 27 mit den entsprechenden Ausgangssf:ften 20 des Schaltungsprüfgeräts 21 verbunden, um die Prüfung fortzusetzen. Dann wird wiederum Konstantspannung angelegt Bei angelegter Konstantspannung führt ein Kurzschluß zwischen zwei Prüfspitzenzei'en zu höherem Strom, wie bereits erwähnt
Das Prüfen benachbarter Prüfspitzenzeilen im Prüfspitzenmuster wird fortgesetzt, bis ein Kurzschluß zwischen zwei benachbarten Prüfspitzenzeilen festgestellt wird In diesem Fall verbindet der Rechner 22 die beiden Prüfspitzen, die am weitesten links in einer der beiden Prüfspitzenjreilen sind, die Kurzschluß an den betreffenden Schaltkreisanschlüssen 11 zeigen. Jede der beiden benachbarten Prüfspitzen 14 wird mit den beiden Ausgangsstiften 20 über die Halbleiterbauelemente 18 verbunden, um dann durch den Rechner 22 über den Matrixdecodierer 23 gesteuert zu werden, bis sich Kurzschluß zwischen beiden benachbarten Prüfspitzen 14 in einer der Prüfspitzenzeiien ergibt Tritt dies ein, dann ist die Lage des SchaltkreisanschEusses 11 an einem der Ränder des Halbleiterchips 10 ermittelt.
Mit gesteuerter Zuführung der Betriebsspannung zu den Zeilen der Prüfspitzen 14, beginnend mit den Prüf-Spitzenzeilen 25 und 26 und von da fortfahrend durch die anderen Prüfspitzenzeilen sowie unter Nachprüfung von links nach rechts in einer bestimmten Zeile der Prüfspitzen 14 läßt sich der betreffende Schaltkreisen Schluß 11 in der oberen linken Ecke des Halbleiterchips
to 10 zu Anfang ermitteln. Nach Ermittlung dieser Schaltkreisanschlußlage und unter der Voraussetzung, daß der Rechner 22 die Lagen sämtlicher Schaltkreisanschlüssc sowie das Layout zu prüfenden Halbleiterchips 10 eingespeichert bzw. programmiern hat, lassen sich hiervon ausgehend auch die anderen Schaltkreisanschlüsse 11 auf dem Halbleiterchip 10 in ihrer jeweiligen Lage leicht ermitteln, indem der Rechner 22 die entsprechenden Halbleiterbauelemente 18 mit dem Schaltungsprüfgerät 21 verbindet. Haben die Schahkreisanschiusse ii nicht den vorgesehenen Abstand zueinander, dann läßt sich das ebenfalls durch den Rechner 22 feststellen. Ist die Lage aller Schaltkreisanschlüsse 11 auf dem Halbleitcrchip 10 ermittelt, dann kann die Funktionsprüfung der integrierten Schaltkreise, die mit jedem der Schaltkreisanschlüsse 11 verbunden sind, beginnen. Hierzu verbindet der Rechner 22 die Prüfspitzen 14 über die Halbleiterbaue'emente 18 mit den betreffenden Anschlußstiften 20 des Schaltungsprüfgeräts 21, um die Prüfung der integrierten Schaltkreise durchzuführen.
Dadurch, daß der Zeilen- und Spaltenabstand der Prüfspitzen im Verhältnis zum Durchmesser der Schaltkreisanschlüsse 11 kleingehaken wird, ist es durchaus möglich, daß jeweils zwei der Prüfspitzen 14 mit einem der Schaltkreisanschlüsse 11 in Kontakt kommen können, wenn die Schaltkreisanschlüsse 11 insgesamt mit dem Prüfspitzenmuster in Berührung gebracht werden. Wenn auch hier ausgeführt ist, daS es zweckmäßig sein kann, wenn zwei Prüfspitzen jeweils mit einem der Schaltkreisanschlüsse in Konitakt kommen, so ist dies jedoch nicht hierauf beschränkt, da ohne weiteres auch mehr als zwei Prüfspitzen mit einem einzigen Schaltkreisanschluß zur Kontaktgabe vorgesehen sein können.
Für die Erfindung ist vor allen Dingen erforderlich, daß eine ausreichende Anzahl von Schaltkreisanschlüssen 11 mit mindestens zwei der Prüfspitzen 14 kontaktiert werden, um eine Orientierung des Halbleiterchips 10 zu erhalten.
Gelangen je zwei der Prüfspitzen 14 mit einem der Schaltkreisanschlüsse 11 in Kontakt, dann läßt sich das Thomson-Brückenverfahren zum Messen der Funktionsfähigkeit der integrierten Schaltkreise anwenden, die mit den betreffenden Schaltkreisanschlüssen 11 in Verbindung stehen. Ist nur eine der Prüfspitzen 14 in Kontakt mit einem einzigen Schaltkreisanschluß 11. dann muß in bekannter Weise eine entsprechende Kompensation für die Obergangswiderstände sowie die Widerstände in der Prüfspitze 14 und in den angeschlossenen Leitungen 17 und 19 vorgenommen werden.
im Zusammenhang mit den Darstellungen nach F i g. I und 2 ist gezeigt, daß die Prüfspitzen 14 mit den Schaltkreisanschlüssen 11 auf dem Halblciterchip 10 Kontakt geben. Es versteht sich jedoch, daß die Prüfspitzen 14 ebensogut auch mit einem der Schaltkreisan-
Schlüsse kontaktieren können, die zwecks Änderung von Schaltkreisen bei späterem Einsatz des betreffenden Halbleiterchips auf vielschichtigen Keramiksubstraten ansteuerbar sind und kurz Schaltkreisände-
rungsiinschlüssc 28, F i g. 3. genannt werden. Wegen der Abmessungen eines derartigen Schaltkreisänderungs* anschlusses 28 relativ zu Größe und Abstand der Prüfspitzen 14 machen 'zum wenigstens zwei dieser Prüfspity.cn 14 immer Kontakt mit einem solchen Schaltkreisändcrungsanschluß 28. Dementsprechend kann das Thomson-Meßbrückenverfahren zum Testen auch derartiger Schalt^JisänderungsanschlUsse 28 auf vielschichtigen Keramiksubstraten angewendet werden.
Bei Auswahl der Distanz zwischen den Schaltkreisanschlüssen 11 auf einem Halbleiterchip 10 odÄ zwischen den Schaltkreisänderungsanschlüssen 28 auf vielschichtigen Keramiksubstraten ist es erforderlich, daß der Abstand zwischen benachbarten Schaltkreisanschlüssen größer ist als der Durchmesser der Prüfspitzen 14. Wird eine Prüfspitze mit nicht kreisförmigem Querschnitt angewendet, dann muß noch ausreichender Abstand zwischen benachbarten Schaltkreisanschlüssen vorgesehen werden, um die Gefahr eines Kurzschlusses hipr/wisehen auszuschließen.
In der Darstellung nach F i g. 1 sind die Prüfspitzen 14 nur schematisch gezeigt; es versteht sich jedoch, daß jede geeignete Halterung für Prüfspitzen 14 dieser Art angewendet werden kann, solange, wie die Prüfspitzen 14 in der Lage sind, mit jedem der Schaltkreisanschlüsse 11 auf dem Halbleiterchip 10 Kontakt zu geben, wenn die Schaltkreisanschlüsse 11 auch minimale Höhe aufweisen.
So können z. B. die Prüfspitzen als biegsame Kontaktbürsten ausgebildet sein, die bei Kontaktgabe durch Biege., und aufgrund ihrer Bürstenstruklur einwandfreie Kontaktgabe gewährleisten. Werden Prüfspitzen dieser Art verwendet, dann läßt sich mit Hilfe des Rechners 22 feststellen, ob einer der Schaltkreisanschlüsse 11 auf dem zu prüfenden Halbleiterchip 10 fehlt. Trifft dies zu, dann wird überhaupt keine Prüfung dieses Halbleiterchips vorgenommen, da es offensichtlich fehlerhaft ist. In gleicher Weise, wenn einer der Schaltkreisanschlüsse 11 keinen Kontakt mit den Prüfspitzen 14 gibt, weil beispielsweise die Höhe des Schaltkreisanschlusses im Vergleich zu anderen Schaltkreisanschlüssen 11 nicht ausreicht, so daß der in Betracht kommende Schaltkreisanschluß 11 nicht in der Lage ist, einen Kontakt auf einem Schichtschaltungsträger herzustellen, auf welchem das Halbleiterchip 10 befestigt werden soll, dann läßt sich dies ebenfalls mit Hilfe des Rechners 22 feststellen, so daß auch in diesem Falle keine Prüfung aufgrund eines fehlerhaften Prüflings stattfindet
Die Erfindung wird oben für ein Ausführungsbeispiel beschrieben, bei dem die Prüfspitzen in einem rechtecki- so gen Feld in Zeilen und Spalten angeordnet sind; es versteht sich jedoch, daü die Prüfspitzen 14 auch in einem anderen Anordnungsmuster für den Zweck der Erfindung Anwendung finden können. Es ist lediglich erforderlich, daß die Prüfspitzen 14 zur Durchführung der Erfindung eine vorgegebene Orientierung bezüglich ihrer Lage besitzen.
Die Erfindung schließt ein, daß sowohl die Funktionsfähigkeit der auf einem Halbleiterchip enthaltenen integrierten Schaltkreise als auch die elektrischen Zwiselenverbindungen zwischen Schaltkreisänderungsanschlüssen auf einem vielschichtigen Keramiksubstrat durchgeführt werden, um festzustellen, ob die Zwischenverbindungen offen, also funktionsfähig, oder kurzgeschlossen, also nicht funktionsfähig, sind. Erfindungsgemäß werden sowohl integrierte Schaltkreise als auch Zwischenverbindungen auf ihre Funktionsfähigkeit eenrüft.
Der Vorteil der erfindungsgemäßen Anordnung liegt darin, daß ein und dieselbe Kontakticr- oder Prüfspitzeneinheit zum Testen von Halbleilerchips mit unterschiedlichen Belegungen Verwendung finden kann. Ein weiterer Vorteil der Erfindung ist darin zu sehen, daß kein besonderes Ausrichten bzw. Justieren zwischen den Prüfspitzen und den Schaltkrcisanschlüssen auf einem Halbleiterchip oder einem vielschichtigen Kenimiksubstrat vorgenommen werden muß. Als weiterer
ίο Vorteil der Erfindung zeigt sich, daß alle Schaltkreisänderungsanschlüsse auf einem vielschichtigen Keramiksubstrat während des Prüfens nur einmal kontaktiert zu werden brauchen, um die Brauchbarkeit von Zwischenverbindungen zu untersuchen. Außerdem besteht ein Vorteil darin, daß die Erfordernis für irgend eine Schrittschaltvorrichtung oder ein Ausrichtungssystem zum Prüfen von Zwischenverbindungen zwischen Schaltkreisänderungsanschlüssen auf einem vielschichtigen Keramiksubstrat entfällt, wobei es außerdem noch als Vorteil anzusehen ist, daß das Prüfen schneller und mit geringerem Aufwand erfolgt, als es bisher der Fall ist. Schließlich ergibt sich mit der Erfindung noch der Vorteil, daß größere Toleranzen mit Bezug auf Schaltkreisänderungsanüchlüsse auf vielschichtigen Keramik-Substraten zulässig sein können.
Hieirzu 2 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern, mit einer Prüfspitzenplatte, deren rasterförmig angeordnete und in ihrer jeweiligen Längsrichtung gleitend montierte Prüfspitzen in Kontakt mit den Schaltungsanschlüssen gebracht werden und zur zerstörungsfreien Prüfung von Stromdurchgängen in einem Prüfling über je eine Leitung an ein Schaltungsprüfgerät anschaltbar sind und deren Rasteranordnung der Schichtschaltungsträger-Rasteranordnung angepaßtist, dadurch gekennzeichnet, daQ die Prüfspitzen (14) in die tischartig ausgebildete, zum Aufsetzen der Prüflinge (10) ausgelegte Prüfspitzenplatte (15) in einem Abstand zueinander eingelassen sind, bei dem zumindest zwei Prüfspitzen (14) ein und denselben Schaltkreisanschluß (11) zu kontaktieren vermögen, und daß die Prüfspitzen (14) über die jeweils zugeordneten Leitungen (i/; mit den ersten Elektroden von steuerbaren Halbleiter-Bauelementen (18) verbunden sind, die mit ihren zweiten Elektroden an jeweils eine Zuführungsleitung (19) zum rechner-gesteuerten Schaltungsprüfgerät (21) angeschlossen sind und mit ihren Steuerelektroden jeweils an einer Adreßleitung (23') eines ebenfalls rechner-gesteuerten Matrixdecodierers
    (23) liegen.
    ZSchaltungsorüfeinrichtung nach Anspruch l.dadurch gekennzeichnet,
    daß ein Rechner (22) n,'.ch Ent/nlung der jeweiligen Lage von elektrisch leifenden Verbindungen und/ oder Schaltkreisanschlüssen (11> uif dem zu untersuchenden Prüfling (10) zur Untersuchung der mit den elektrisch leitenden Verbindungen und/oder Schaitkreisanschlüssen (11) in Verbindung stehenden integrierten Schaltkreisen und/oder Schaltkomponenten dient.
    3. Schaltungsprüfeinrichtung nach Anspruch 1
    oder 2, dadurch gekennzeichnet, daß im Rechner (22) ein Vergleicher vorgesehen isr, der die Sollage der elektrisch leitenden Verbindungen und/oder Schaltkreisanschlüsse (11) auf einem zu untersuchenden Prüfling (10) mit deren Istlage vergleicht und das Ergebnis anzeigt.
    4. Schaltungsprüfeinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
    daß der Matrixdecodierer (23) unter Steuerung des Rechners (22) zum zeilenweisen Anlegen der Betriebsspannung an die in der Prüfspitzenplatte (15) nach Zeilen und Spalten geordnet angebrachten Prüfspitzen (14) für die Durchgangsprüfung ausgelegt ist.
DE2360801A 1972-12-26 1973-12-06 Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern Expired DE2360801C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00318155A US3806800A (en) 1972-12-26 1972-12-26 Method and apparatus for determining the location of electrically conductive members on a structure

Publications (2)

Publication Number Publication Date
DE2360801A1 DE2360801A1 (de) 1974-06-27
DE2360801C2 true DE2360801C2 (de) 1985-08-22

Family

ID=23236906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2360801A Expired DE2360801C2 (de) 1972-12-26 1973-12-06 Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern

Country Status (6)

Country Link
US (1) US3806800A (de)
JP (1) JPS5122345B2 (de)
CA (1) CA1003045A (de)
DE (1) DE2360801C2 (de)
FR (1) FR2211658B1 (de)
GB (1) GB1431226A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232277A1 (de) * 1991-12-12 1993-06-17 Mitsubishi Electric Corp Geraet zum testen einer halbleitervorrichtung

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038599A (en) * 1974-12-30 1977-07-26 International Business Machines Corporation High density wafer contacting and test system
JPS51145158U (de) * 1975-05-16 1976-11-22
US4019129A (en) * 1975-06-02 1977-04-19 Bell Telephone Laboratories, Incorporated Metallic plating testing apparatus
US4038501A (en) * 1975-07-10 1977-07-26 Volk Victor F Apparatus and method for automatically connecting to the individual conductors of a multiconductor cable
US4052793A (en) * 1976-10-04 1977-10-11 International Business Machines Corporation Method of obtaining proper probe alignment in a multiple contact environment
US4099119A (en) * 1977-02-03 1978-07-04 Honeywell Inc. Probe apparatus for in place testing of electrical circuit boards
US4214201A (en) * 1978-02-24 1980-07-22 Teradyne, Inc. Integrated circuit testing probe
US4218745A (en) * 1978-09-11 1980-08-19 Lockheed Corporation Microcomputer assisted electrical harness fabrication and testing system
JPS55164376A (en) * 1979-06-11 1980-12-22 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit testing unit
DE2938567C2 (de) * 1979-09-24 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Gehäuse für hochintegrierte Schaltkreise
US4463310A (en) * 1980-07-11 1984-07-31 Rca Corporation Apparatus for detecting the presence of components on a printed circuit board
US4443756A (en) * 1980-11-25 1984-04-17 Lightbody James D Apparatus and method for testing circuit boards
DE3223664A1 (de) * 1982-06-24 1983-12-29 Siemens AG, 1000 Berlin und 8000 München Messanordnung fuer duenne schichten und duennschichtbauelemente auf scheibenfoermigen substraten
DE3235119A1 (de) * 1982-09-22 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Anordnung fuer die pruefung von mikroverdrahtungen und verfahren zu ihrem betrieb
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
US4633175A (en) * 1984-11-23 1986-12-30 Avx Corporation Testing method and apparatus for electronic components
JPS62106170U (de) * 1985-12-23 1987-07-07
ATE92191T1 (de) * 1987-03-31 1993-08-15 Siemens Ag Vorrichtung fuer die elektrische funktionspruefung von verdrahtungsfeldern, insbesondere von leiterplatten.
US4949035A (en) * 1989-01-06 1990-08-14 Digital Equipment Corporation Connector alignment verification and monitoring system
US5235740A (en) * 1991-03-22 1993-08-17 International Business Machines Corporation Press with pin detection for interference connectors
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
US5543724A (en) * 1994-10-03 1996-08-06 Motorola, Inc. Method and apparatus for locating conductive features and testing semiconductor devices
US5861743A (en) * 1995-12-21 1999-01-19 Genrad, Inc. Hybrid scanner for use in an improved MDA tester
WO1997038324A1 (en) * 1996-04-09 1997-10-16 Phase Metrics Testing of multiple magnetic recording heads
US6140827A (en) * 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
US6255827B1 (en) 1999-04-30 2001-07-03 International Business Machines Corporation Search routine for 2-point electrical tester
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6297653B1 (en) * 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
JP3794586B2 (ja) * 2001-08-24 2006-07-05 ナノネクサス インク スパッタされた膜において、均一な等方性の応力を生じさせるための方法および装置
US6933730B2 (en) * 2003-10-09 2005-08-23 Agilent Technologies, Inc. Methods and apparatus for testing continuity of electrical paths through connectors of circuit assemblies
US9668356B2 (en) * 2013-10-01 2017-05-30 Sierra Wireless, Inc. Method and apparatus for electrical keying of an integrated circuit package having rotationally symmetric footprint
CN109765479B (zh) * 2019-01-28 2021-10-01 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2887622A (en) * 1953-08-07 1959-05-19 Charles C Rayburn Electrical circuit pattern tester
US2977530A (en) * 1958-05-16 1961-03-28 Walter R Oreamuno & Co Circuit indicator device for wired control panels of business machines
US3052842A (en) * 1959-10-15 1962-09-04 Lockheed Aircraft Corp Patchcord connection aid and checking system
US3217245A (en) * 1962-03-27 1965-11-09 Whitney Blake Co Method of testing a packaged insulated cable wound on an annular core
US3528104A (en) * 1968-03-08 1970-09-08 Western Electric Co Bridge circuit methods of and apparatus for testing and locating faults in electrical circuits
DE1800657C3 (de) * 1968-10-02 1975-05-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Kontaktvorrichtung, insbesondere zur elektrischen Prüfung der Leitungszüge gedruckter oder geätzter Schaltungsplatten
GB1263644A (en) * 1969-08-07 1972-02-16 Olivetti & Co Spa Apparatus for automatically testing electronic circuits
US3654585A (en) * 1970-03-11 1972-04-04 Brooks Research And Mfg Inc Coordinate conversion for the testing of printed circuit boards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232277A1 (de) * 1991-12-12 1993-06-17 Mitsubishi Electric Corp Geraet zum testen einer halbleitervorrichtung

Also Published As

Publication number Publication date
FR2211658A1 (de) 1974-07-19
JPS4991775A (de) 1974-09-02
US3806800A (en) 1974-04-23
CA1003045A (en) 1977-01-04
FR2211658B1 (de) 1978-12-01
JPS5122345B2 (de) 1976-07-09
GB1431226A (en) 1976-04-07
DE2360801A1 (de) 1974-06-27

Similar Documents

Publication Publication Date Title
DE2360801C2 (de) Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern
EP0285799B1 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
EP0508062B1 (de) Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
DE3812654C2 (de)
DE4417580C2 (de) Testvorrichtung zum Testen einer elektronischen Schaltungsplatine
DE3408704A1 (de) Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
WO2010081834A1 (de) Verfahren zum prüfen von leiterplatten
DE2559004C2 (de) Anordnung zur Prüfung von elektrischen Prüflingen mit einer Vielzahl von Prüfkontakten
DE10259790A1 (de) Prüfplatine zum Prüfen von Halbleitervorrichtungen
DE19718637A1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
WO2004059329A1 (de) Adapter zum testen von leiteranordnungen
EP0285798A2 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
EP0005727B1 (de) Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten
DE4109684C2 (de) Kontaktierungsvorrichtung für Prüfzwecke
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
DE69927126T2 (de) Abtastprüfgerät zum Testen der Kontinuität von unbestückten gedruckten Schaltungen
EP0286814A2 (de) Ansteuereinrichtung
DE19644725C1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE4134193A1 (de) Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung
DE3343397C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee