DE2347394A1 - Integrierte schaltung vom mesa-typ - Google Patents

Integrierte schaltung vom mesa-typ

Info

Publication number
DE2347394A1
DE2347394A1 DE19732347394 DE2347394A DE2347394A1 DE 2347394 A1 DE2347394 A1 DE 2347394A1 DE 19732347394 DE19732347394 DE 19732347394 DE 2347394 A DE2347394 A DE 2347394A DE 2347394 A1 DE2347394 A1 DE 2347394A1
Authority
DE
Germany
Prior art keywords
mesa
type
layer
electrode
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732347394
Other languages
English (en)
Other versions
DE2347394C2 (de
Inventor
Jun Glen Eugene Harland
Jun Robert William Metzger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motors Liquidation Co
Original Assignee
Motors Liquidation Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motors Liquidation Co filed Critical Motors Liquidation Co
Publication of DE2347394A1 publication Critical patent/DE2347394A1/de
Application granted granted Critical
Publication of DE2347394C2 publication Critical patent/DE2347394C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0772—Vertical bipolar transistor in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

DR. MÜLLER-BORE DIPL-PHYCDn. MAMiTZ DIPL.-CHEM. DR. DEU FEL DIPL.-ING. FINSTERWALD DlPL.-ING. GRÄMKOW
PATENTANWÄLTE
München, den *0· SEp1 1973
Hl/Sv - G 2352
GEIiEEAL MOTORS CORPORATION Detroit, Michigan, USA
Integrierte Schaltung vom Mesa-Typ
Die Erfindung bezieht sich auf eine integrierte Schaltung vom Mesa-Typ und "betrifft insbesondere einen integrierten Mesa-Emitter-Darlington-Verstärker mit integralen Vorbelastungswiderständen.
Darlington-Verstärker vom Mesa-Typ können leicht so konstruiert werden, daß sie eine Hochenergie-Kapazität mit einer geringen Kollektor-Emitter-Sättigungsspannung bei Hochstrompegeln aufweisen. Ein Emitter-Basis-Strompfad durch einen geeigneten Widerstand wird oftmals für jede Transistorstufe in einem Darlington-Verstärker vorgesehen, um einen Leckagestrom bzw. Reststrom abzuleiten, der auftritt, wenn die Schaltung bei höheren Temperaturen betrieben wird. Dadurch wird für die Schaltung eine höhere Temperaturstabilität erreicht.
409814/0944
Bei Mesa-Einriclrbungen enden die Emitter-Basis- und die Basis-Kollektor-Verb indungen nicht auf derselben Oberfläche der Einrichtung, wie es bei planaren Einrichtungen der Fall ist. Mesa-Einrichtungen können mit einem Emitterbereich vom Planar-Typ oder einem Mesa-Emitter auf einem 3asis-Mesa hergestellt werden. Die Erfindung betrifft Einrichtungen vom Mesa-Emitter-Typ mit integralen Vorbelastungswiderständen (bleeder resistors),
Mesa-Einrichtungen können in einer gegebenen Schaltung benutzt werden, um die Schaltung mit höheren Werten der Spannung, des Stromes oder von beiden zu betreiben. Beispielsweise können iliese Einrichtungen Ströme von drei Ampere und mehr bei mehr als 100 Volt verarbeiten. Jedoch können solche Einrichtungen nicht leicht integriert ausgebildet werden. Die übliche Technologie der integrierten Schaltungen ist primär auf Planar-Einrichtungen ausgerichtet. Es sind deshalb besondere Techniken und Verfahrensabläufe entwickelt worden, um das Einbauen von Einrichtungen vom Mesa-Typ in eine integrierte Schaltung zu erleichtern. Eine solche spezielle Technik umfaßt die elektrische Trennung von diskreten. Mesa-Einrichtungen in einer integrierten Schaltung, die noch die Benutzung der herkömmlichen Dreifach-Mffusionstechnologie vom Mesa-Typ für die Herstellung der Schaltung ermöglicht. Die Trennung wird durch die Benutzung von Ätzgräben erreicht, die ausgewählte zu trennende Bereiche umschreiben bzw. umgrenzen. Die Ätzgräben erstrecken sich abwärts durch die Basis-Kollektor-Verbindung. Dadurch werden nicht nur die Einrichtungen getrennt, sondern dieeer Schritt kann ebenfalls dazu benutzt werden, gleichzeitig einen Basisbereich Mesa zu bilden. Nachteiligerweise erfordern solche Strukturen Schaltdrähte, um die Gräben elektrisch zu überbrücken. Überdies werden eigene ausgedehnte Graben-Konfigurationen benötigt, um integrale Widerstände für die Schaltung zu definieren, wenn die gesamte Schaltung durch die herkömmliche Dreifach-Diffusionstechnologie hergestellt werden soll, die normalerweise zur Herstellung von Mesa-Einrichtungen benutzt wird. Die Benutzung von Schaltdrähten ist aus Gründen der
4098U/09U
Kosten und der Zuverlässigkeit unerwünscht. Ebenfalls wird die Länge der freigelegten Basis-Kollektor-Verbindung durch die ausgedehnten Graben-Konfigurationen erhöht. Dadurch, wird die Wahrscheinlichkeit für einen sekundären Zusammenbruch, bzw. Durchschlag dieser Verbindung erhöht, was die Spannungskapazität bzw. Spannungsbelastbarkeit der Schaltung begrenzt.
In der US-PS 3 624 4-54- ist ein Darlingfon-Verstärker vom integrierten Mesa-Emitter-Typ beschrieben, der integrale Vorbelastungswiderstände aufweist, die mit einer verringerten Ätzgrabenlänge hergestellt sind und Schaltdrähte nicht erfordern. Die Vorbelastungswiderstände sind durch eine besondere Anordnung von kurzen Ätzgräben vorgesehen, die von einem umschreibenden bzw. umgrenzenden Ätzgraben in aktive Abschnitte der Einrichtung eingreifen. Die herkömmliche Oberflächenmetallisierung vom Planar-Typ ist alles, was erforderlich ist, um die aktiven Bereiche mit den integralen Vorbelastungswiderständen zu verbinden. Somit ist die Ätzgrabenlänge verringert und sind Schaltdrähte eliminiert.
Es wurde gefunden,.daß Vorbelastungswiderstände für diesen Einrichtungstyp definiert werden können ohne die Benutzung selbst kurzer Ätzgräben. Dies wird erreicht, indem die Emitter-Mesas vollständig quer über die aktive Oberfläche der Basislage eines Halbleiterplättchens zwischen einem umgrenzenden Ätzgraben ausgedehnt werden. Jedoch werden durch diesen Schritt alleine die Strom- und Spannungsverarbeitungsfähigkeiten der Einrichtung nicht genügend gesteigert. Es scheint so zu sein, daß die Bereiche, wo der Emitter-Mesa die Kante eines Plättchens oder einen Ätzgraben durehschneidet oder kreuzt, mehr zu einem sekundären Durchschlag insbesondere in der Ausgangsstufe eines Darlington-Verstärkers neigen. Obgleich durch die Benutzung langer ausgebildeter bzw. langgestreckter Emitter-Mesas das Erfordernis für kurze Ätzgräben eliminiert werden kann, werden dadurch Bereiche eingeführt, die stärker zu einem sekundären Zusammenbruch
4098UVO944
bzw. Durchschlag neigen. Während durch die Anwendung dieser Maßnahme in der Eingangsstufe eines Darlington-Verstärkerö Vorteile erreicht v/erden, liefert sie keine merklichen Vorteile, wenn sie in der Ausgangsstufe benutzt wird.
Es ist ein Weg gefunden worden, auf dem dieser liinrichtungstyp mit den üblichen Dreifach-Diffusionstecmiiken für Mesa-Einrichtungen hergestellt v/erden kann, der nicht gleichseitig andere Schwächen in die Ausgangsstufe einführt. Zusätzlich wurde gefunden, daß, indem ebenfalls die Oxid-Maskierungs-Techniken benutzt werden, eine einzige integrierte Struktur dieser Einrichtung hergestellt i^erden kann, in welche solche Schwächen weder in die eine noch in die andere Stufe eingeführt werden. Somit können einige der erfindungsgemäßen Vorteile in einer neuen Struktur erreicht v/erden, die nur die üblichen Dreifach-Diffusionstechniken erfordert. Die Spannungs- und Stromsteigerung kaiin Jedoch im vollen Umfang nur erhalten werden, wenn die Erfindung auf beide Stufen des Verstärkers angewendet wird, was ebenfalls die Benutzung der . Oxid-Maskierungs-Techniken erfordert.
Eine erfindungsgemäße integrierte Darlington-Verä:ärker-Struktur vom Mesa-Emitter-Typ wird hergestellt, indem ein Halbleiterplättchen vom einen Leitungstyp benutzt wird, das eine Oberflächenschicht vom entgegengesetzten Leitungstyp mit diskreten Eingangs- und Ausgangs-Basis-Steigerungs-Oberflächenbereichen des entgegengesetzten Leitungstyps mit geringerem Widerstandswert aufweist. Zwei diskrete Emitter-Mesas des einen Leitungstyps werden auf der Basisschicht angrenzend an die Steigerungsbereiche angeordnet. Der Ausgangs-Emitter-Hesa wird vollständig durch den Ausgangs-Basis-Steigerungs-Bereich umgeben. Sowohl der Eingangs- als auch der Ausgangs-Emitter-Iiesa sind getrennt elektrisch kurzgeschlossen zu dem Ausgangs-Basis-Steigerungsbereich. Der erste Kurzschluß sieht einen Eingangs-Vorbelastungswiderstand mit hohem Widerstands wert zwischen den ζ v/ei Basis-Stei-
4Ö98U/0944
SAD ORIGINAL
gerungs-Bereichen durch die Oberflächenschicht des entgegengesetzten Leitungstyps vor. Der- zweite Kurzschluß sieht einen Ausgangs-Vorbelastungswiderstand mit niedrigem Widerstandswert entlang einem Teil des Ausgangs-Basis-Steigerungs-Bereiches vor«
Die Erfindung wird im folgenden anhand der Zeichnung beispielsweise beschrieben; in dieser zeigt:
Fig. 1 ein Schaltungsdiagramm einer Darlington-Verstärker-Schaltung mit Vorbelastungswiderständen,
Fig. 2 eine teilweise perspektivische Schnittansicht, die einen rudimentären Darlington-Verstärker vom Mesa-Emitter-Ty? mit integralen Vorbelastungswiderständen veranschaulicht, in welchem der Ausgangs-Emitter-Mesa ei-nen Ätzgraben nicht kreuzt,
Fig. 3 eine Aufsicht einer aufwendigeren Einrichtung, die ähnlich der in Fig. 2 gezeigten Einrichtung aufgebaut ist,
Fig. 4- eine Aufsicht einer weiteren Ausführungsform einer fingerartig ineinandergesetzten Einrichtung, die
ähnlich der in Fig. 2 gezeigten Einrichtung hergestellt ist, und
Fig. 5 eine teilweise perspektivische Schnittansicht, in der eine- weitere Ausführungsform der Erfindung dargestellt ist, in welcher keiner der Emitter einen Ätzgraben kreuzt.
Nach der in Fig. 1 dargestellten Schaltung ist die Erfindung insbesondere auf einen integrierten Darlington-Verstärker gerichtet, der einen Eingangs transistor Q^, und einen Ausgangs-Transistor Qo aufweist. Er umfaßt ebenfalls einen Eingangs-Belastungswiderstand Rx, mit relativ hohem Widerstandswert für den Eingangstransistor GL und einen Ausgangs-Belastungswiderstand I^ m^ relativ niedrigem Widerstandswert für den
A098U/09U
Ausgangstransistor ^2* S1 weist vorteilhaft erweise einen, größeren Widerstandswert als R~ auf, um sicherzustellen,
daß O. vor Dp und mit dem gewünschten^ steuernden Basisstrom (base drive) einschaltet..Für Anwendungsfälle mit höherer Soannung kann R. etwa 100-600 Ohm und E^ etwa 10 bis 15O Ohm aufweisen.
In Fig. 2 ist die in Fig. 1 veranschaulichte Schaltung als eine integrierte Einrichtung in einer Struktur vom Mesa-Emitter-Typ dargestellt. Sie ist aus Gründen der Darstellung nur teilweise veranschaulicht. Die Einrichtung ist auf einem Plättchen 10 aus Silicium mit hohem Widerstandswert vom N-Typ ausgebildet. Mit Silicium vom N-Typ mit hohem Widerstandswert ist ein hochreines Siliciummaterial gemeint, das mit einer N-Typ-Leitfähigkeit dotiert ist, die die Verunreinigung bei einer Konzentration von weniger als etwa
15 ;;
10 y Atomen pro cnr Silicium bestimmt. Das Plättchen 10 weist Abmessungen der größeren Oberfläche von etwa 4,5 x 4,5 mm (about 175 t>y 175 mils) auf und ist etwa 0,22 mm (about 8,5 mils) dick. Es weist eine Vielzahl von Diffusions-Schichten und -Bereichen auf, die in übertriebenen Dicken aus Gründen der Darstellung veranschaulicht sind. Die dickste von diesen ist das undiffundierte ursOrüngliche Plättchenmaterial, das eine zentrale Schicht 12 mit einer Dicke von etwa 0,1 mm (4.0 mil) mit hohem Widerstandswert vom N-Typ bildet. Die mittlere Schicht 12 besteht aus Silicium vom N-Typ mit 0,5 - 100 Ohm-Zentimeter. Die untere Oberfläche des Plättchens 10 ist eine Diffusionslage vom N-Typ mit geringerem Widerstandswert oder eine N+ Schicht 14, die etwa 23 Mikron (0,9 mil) dick ist und einen Flächenwiderstand (sheet resistance) von etwaO,48 Ohm
Einheitsfläche.. .
r>ro / Cabout 0.48 ohm per square) aufwexst. Diese Schicht ist eingeschlossen worden, um den Kontaktwiderstand zu der Schicht 12 zu verringern, und kann durch Phosphor-Diffusion hergestellt werden. Die 2i+ Schicht 14 ist mit einem metallischen Überzug 16 bedeckt, um die Herstellung einer ohm'sehen Verbindung mit niedrigem Widerstandswert zu der"N+ Schicht zu erleichtern. Der metallische Überzug 16 kann aus Nickel, Lötmetall, Gold oder dergleichen bestehen.
4098H/09U
Die obere Oberfläche des Plättclieiis 10 umfaßt eine Diffusionslage vom P-Typ oder eine Schicht 13 vorn P-Typ und eine flachere Diffusionslage 20 vorn P-Tyo mit niedrigerem V/iderstandswert auf ausgewählten Teilen von dieser. Diese Lagen können durch aufeinanderfolgende Diffusion mit Verunreinigungen wie beispielsweise Bor und Aluminium hergestellt werden. Die flachere Lage 20 mit niedrigerem Widerstandswert kann als eine P+ Oberflächen-Verbesserungs- bzw. -Steigerungs-Schicht bezeichnet v/erden. Die Schicht 18 ist etwa 31 Mikron (1,2 mils) dick und v/eist einen Plächenwiderstand (sheet resistance) an ihrer Zwischenfläche mit der Lage 20 von etwa 500 0hm όγο Einheitsfläche (500 ohms per square) auf. Die Oberflächen-Steigerungs-Schicht 20 ist etwa 5 Mikron (0.2 mil) dick und v/eist einen inlächenwiderstand von etwa 22 Ohm pro Einheitsfläche auf.
N-Typ-Emitter-Heaas 22 und 24 sind auf der oberen Oberfläche des Plättchens 10 aufrecht ausgebildet. Die Mesas 22 und 24 sind etwa 23 Mikron (0.9 mil) hoch und mit Phosphor- oder Arsen-Diffusionen bis auf einen Flächenwiderstand von etwa 0,48 Ohm pro Einheitsfläche dotiert. Der Emitter-Hesa 22 erstreckt sich vollständig quer über die aktive Oberfläche des Plättchens 10 und trennt das Plättchen in einen Basisteil 26 für den Transistor Qx. und einen Lasisteil 23 für den Transistor Qp. Der Emitter-Mesa 24 wird von dem Basisteil vollständig umgeben und die Oberflächen-Steigerungs-Schicht 20 erstreckt sich nicht unter den einen oder den anderen Mesa. Der Mesa 24, der Ausgangs-Emitter-Mesa, weist eine Kerbe bzw. einen Einschnitt (notch) 29 in seiner zu dem Mesa entgegengesetzten Seite auf, in welche ein Teil 30 des Basisabschnittes 28 vorspringt.
Ein Metallisierungs-Huster auf der Oberfläche des Plättchens 10 sieht die Elektroden und Zwischenverbindungen bzw. inneren Verbindungen für die Einrichtung vor. Die Metallisierung kann durch Vakuumverdampfung von Aluminium in der normalen V/eise hergestellt sein. Der Basisteil 26 für den Transistor Qx. weist eine Elektrode 32 auf, die mit einer Basis-Eingangsklemme 34 verbunden ist. Eine Elektrode 36 auf der Oberseite des Eingangs-Emitter-Mesas 22 erstreckt sich von dem Mesa herunter auf den Basisteil 28, um den Ausgangs-Emitter-Mesa
4098H/09U
vollständig zu umgeben. Dadurch, wird eine elektrische Verbindung mit kleinem Widerstand zwischen dem Emitter von Q. und dem Basisabschnitt 28 des Ausgangstrans fetors Q2 erzeugt. Es wird dadurch jedoch gleichzeitig ein integraler Eingangs-Vorbelastungswiderstand R. zwischen den Basisabschnitten 26 und 28 durch die Schicht 18 unter dem Emitter-Mesa 22 vorgesehen.
In analoger Weise weist der Ausgangs-Emitter-Mesa 24 eine Elektrode 38 auf seiner Oberfläche auf. Ein Teil 40 der Elektrode 38 erstreckt sich von dem Ausgangs-Emitter-Mesa 24 la?unter auf den Teil 30 des Basisabschnittes 28, der in die Nut 29 des Mesas 24 vorspringt. Der Elektrodenteil 40 ist von der Elektrode 36 auf Atöband angeordnet, um einen integralen Ausgangs-Vorbelastungswiderstand Rp durch das dazwischenliegende Segment der Oberflächen-Verbesserungsschicht 20, die den Basisteil 28 bildet, vorzusehen. Da der Widerstand Rp entlang der Oberflächenlage 20 mit geringerem Widerstandswert verläuft, kann der Widerstand Ro in der gewünschten Weise leicht so eingestellt werden, daß er einen geringeren Wert als der Widerstand R. aufweist. Die Ausgangs-Emitter-Mesa-Elektrode 38 ist mit einer Emitter-Klemmenleitung 42 verbunden. Eine Kollektor-Klemmenleitung 44 ist mit der Metallschicht 16 auf dem Boden des Plättchens verbunden.
Die gesamte Einrichtung ist auf ihrer oberen Oberfläche von einem Ätzgraben 46 umschrieben bzw. umgeben, den der verlängerte Emitter-Mesa 22 an jedem seiner Enden durchkreuzt. Der Ätzgraben 46 erstreckt sich herunter durch die Basis-Kollektor-Verbindung in die zentrale Schicht 12. Diese Konstruktion ist vom Herstellungsstandpunkt aus gesehen von Vorteil, da sie das Erfordernis für eine Oxid-Maskierung . vermeidet. Der übliche Dreifach-Diffusions-Arbeitsgang, der normalerweise zur Herstellung von Einrichtungen vom Mesa-Typ benutzt wird, ist alles, was zur Herstellung der erfindungs-
4098U/09A4
gemäßen Einrichtung erforderlich ist. Der Eingangs-Emitter-Mesa 22 durchkreuzt einen Graben, jedoch der Ausgangs-Emitter-Mesa 24 tut dies nicht. Somit besteht keine besondere Neigung zu einem dem Ausgangstransistor Qp zugeordneten sekundären Durchschlagen und es werden bessere Strom- und Spannungs-Charakteristiken erhalten.
Eine Einrichtung, wie sie in Fig. 2 veranschaulicht ist, wird normalerweise als eine interdigitalisierte bzw. fingerartig ineinandergreifende Struktur hergestellt, um die Stromverstärkung zu erhöhen. Eine solche Struktur ist in Fig. 3 dargestellt. Infolgedessen veranschaulicht Fig. 3 im wesentlichen die gleiche Einrichtung, wie sie anhand von Fig. 2 beschrieben worden ist, jedoch in interdigitalisierter bzw. fingerartig ineinandergesetzter Form. Sie unterscheidet sich auch noch in der Beziehung, daß der Ausgangs-Emitter-Mesa nicht gekerbt bzw. genutet zu werden braucht, um einen geeigneten Ausgangs-Vorbelastungswiderstand vorzusehen.
Der Ausgangs-Vorbelastuifpwiderstand bei der in Fig. 3 dargestellten Ausführungsform ist durch ein Paar von parallelen Widerständen Spund R1^ vorgesehen. Mehr im einzelnen zeigt Fig. 3 ein Siliciumplättchen 48 vom N-Typ mit hohem Widerstandswert, das einen langgestreckten Eingangs-Emitter-Mesa 50 aufweist, der sich vollständig quer über die aktive Oberfläche des Plättchens zwischen einem umgrenzenden Ätzgraben 52 erstreckt. Wie der Ätzgraben 46 der in Fig. 2 dargestellten Ausführungsform erstreckt sich der Ätzgraben 52 herab durch die Basis-Kollektor-Verbindung. Der Eingangs-Emitter-Mesa 50 ist mit dem Eingangs-Basisteil 54 mit vorspringenden Fingern 56 interdigitalisiert bzw. fingerartig ineinandergesetzt. Der Eingangs-Basisabschnitt 54, der mit dem Eingangs-Emitter-Mesa 50 fingerartig ineinandergesetzt ist, weist seine eigenen Finger 58 auf.
409814/0944
Der Ausgangs-Basisabschnitt 60 umgibt vollständig den Ausgangs-Emitfcer-Mesa 62 und ist mit diesem fingerartig ineinandergesetzt. Dazu sind Ausgangs-Emitter-Mesa-Finger 64 und Ausgangs-Basisabschnitt-Finger 56 vorgesehen. Die Elektroden für diese Bereiche sind ebenfalls fingerartig ineinandergesetzt. Eine Elektrode 63 auf dem Eingangs-Basisbereich 54 ist mit einer Elektrode 70 auf dem Eingangs-Emitter-Mesa 50 fingerartig/einandergesetzt. Ebenfalls erstreckt sich die Elektrode '/0 herab auf den Ausgangs-Basisabschnitt 60, wo sie mit einer Elektrode 72 fingerartig ineinandergesetzt ist, und liegt auf der Oberseite des Ausgangs-Emitter-Mesas Li0.-Jedoch umgibt die Elektrode 70 nur teilweise den Ausgangs-Emitter-Mesa 62 und läßt Enden 74 und 76 frei. Die Elektrode 72 auf der Oberseite des Ausgangs-Emitter-Mesas 62 weist einen Abschnitt 78 auf, der sich von der Oberseite des Mesas 62 weg herunter auf den Basisteil 60 ähnlich der in Fig. 2 gezeigten Verlängerung 40 erstreckt. Die Verlängerung 78 der Elektrode 72 ist von den angrenzenden freien Enden 74 und 76 der Elektrode 70 auf Abstand angeordnet, um zwei parallele Widerstände Rp und R'ρ vorzusehen, die zusammen als ein Ausgangs-Vorbelastungswiderstand dienen. Diesbezüglich sind die parallelen Ausgangs-Vorbelastungsvid-derstände Rp und R1 ρ in einer Art und Weise ausgebildet, die ähnlifc. der in Verbindung mit Qp in Fig. 5 dargestellten Weise ist. Ein Eingangs-Vorbelastungswiderstand ist in genau der gleichen Weise wie bei der in Fig.2 gezeigten Einrichtung ausgebildet und zwischen den Eingangs- und Ausgangs-Basisabschnitten 54- und 60 durch eine Oberflächen-Basislagen-Schicht unter dem Emitter-Mesa 50 vorgesehen.
Die in Fig. 4 gezeigte Aufsicht zeigt im wesentlichen den gleichen Typ einer fingerartig ineinandergesetzten Struktur, wie sie anhand von Fig. 3 beschrieben worden ist. Jedoch unterscheidet sich diese in bezug auf die Art und Weise, in der der Ausgangs-Vorbelastungswiderstand erzeugt ist. Der
4098U/09U
Ausgangs-Vorbelastungswiderstand ist mit einem einzigen Widerstand und nicht einem Paar von Widerständen ausgebildet. Eine Ausgangs-Emitter-Mesa-Nute wird benutzt, wie es in Fig. 2 dargestellt ist. Jedoch weist die Elektrode 72' auf der Oberseite des Ausgangs-Emitter-Mesas 62' keine diskrete Verlängerung herunter auf den Basisabschnitt 60' des Ausgangstransistors auf. Zusätzlich umschreibt bzw. umgrenzt die Elektrode 70' vollständig den Ausgangs-Emitter-Mesa 62', wie es durch die Elektrode 36 in bezug auf den Mesa 24 der in Fig. 2 gezeigten Einrichtung erfolgt. Der Widerstand R- ist entlang einem Finger 80 des Basisabschnittes 60' in der^Emitter-Mesa-Nut vorgesehen. Ein integraler Abschnitt der Elektrode 72* erstreckt sich von dem Mesa 60' herunter auf denFingerabschnitt 80 und ist von der Elektrode 70' auf Abstand angeordnet. Dies sieht den Ausgangs-Emitter-Basis-Kurzschluß vor, was zu dem Widerstand Rp entlang dem dazwischen grenzenden bzw. dazwischenliegenden Segment des Basisfingers 80 führt.
Wie oben erwähnt worden ist, werden die in den Fig. 2 bis 4-dargestellten Einrichtungen leicht ohne Oxid-Maskierung durch herkömmliche Dreifach-Diffusionstechniken hergestellt. Da eine Oxid-Maskierung vermieden ist, sind solche Einrichtungen wirtschaftlich herzustellen. Sie weisen eine hohe Zuverlässigkeit auf, da gebrächliche vorhandene Prozesse zur Herstellung von diesen benutzt werden können. Jedoch durchschneidet bzw. kreuzt der Eingangs-Emitter-Mesa bei diesen Einrichtungen eine Grabenkante. Somit zeigen diese Einrichtungen nur eine teilweise Verbesserung in den Strom- und Spannungscharakteristiken, die erreichbar sind. Fün?aie höchste Steigerung dieser Charakteristiken sollte weder der Eingangs- noch der Ausgangs-Emitter-Mesa einen Graben bzw. eine Grabenkante oder eine Plättchenkante berühren. Es ist jedoch erforderlich, eine Oxid-Maskierung zusätzlich zu den üblichen Dreifach-Diffusionstechniken anzuwenden, um eine solche Einrichtung
409814/0944
herzustellen. Eine rudimentäre Fora dieser, letzteren Einrichtung ist in Fig. 5 veranschaulicht.
Die in Fig. 5 gezeigte Einrichtung ist im wesentlichen die gleiche wie die anhand der Fig. 2beschriebene und unterscheidet sich im wesentlichen nur durch den kürzeren Emitter-Mesa o2 und die parallelen Ausgangswiderstände Rp und R'p. Nach der Darstellung ist der Emitter-Mesa 82 von dem umgebenden Graben 34 ausgespart bzw. auf Abstand angeordnet. Somit weist der Emitter 32 keine Kante oder keinen Endbereich auf, die bzw. der für einen sekundären Durchschlag insbesondere geeignet ist. Wenn jedoch der Eingangs-Emitter-Mesa 82 ausgespart ist, kann er nicht länger dazu dienen, den Bereich zwischen den Eingangs- und Ausgangs-Basisabschnitten 86 und 08 zu definieren bzw. zu begrenzen, der den Widerstand R. bildet. Es muß jetzt die Oxid-Maskierung benutzt werden, wenn diese diffundierten Oberflächen-Verbesserungsbereiche (surface enhancement regions) ausgebildet werden. Es können herkömmTLche Oxid-Maskierungs-Techniken benutzt werden. Jedoch können solche Techniken die Kosten für die !Einrichtung durch zusätzliche Verfahrensschritte und Ausbeuteverluste inhärent erhöhen. Andererseits können bei besonderen Anwendungsfällen die zusätzlichen Strom- und Spannungsleistungsfähigkeiten dieser Konstruktion den zusätzlichen Herstellungsaufwand rechtfertigen.
Der Ausgangs-Transistor Qp bei der in Fig. 5 dargestellten Einrichtung weist zwei parallele Widerstände Rp und R'p auf. Ein Teil 90 einer Ausgangs-Emitter-Mesa-Elektrode 92 erstreckt sich herunter auf den Basis-Abschnitt 88, um den Qp-Emitter-Basis-KurzSchluß vorzusehen. Der Teil 90 ist von den freien Enden 94 und 96 einer Elektrode 98 auf dem Ausgangs -Bas is abschnitt 88 in einem geeigneten Abstand angeordnet, um die parallelen Widerstände Rp und R'p vorzusehen.
409814/0944
Basis-Verbesserungsbereiche bzw. Basis-Vergrößerungsbereiche 86 und 88 sind mittels der Oxid-Maskierung mit Abstand angeordnet, um einen integralen Eingangs-Vorbelastungswiderstand R. durch die Basisschicht 95 vorzusehen, wobei der Eingangs-Vorbelastungswiderstand in im wesentlichen der gleichen Weise vorgesehen ist, wie es anhand der vorhergehenden Fig. 2 bis 4 veranschaulicht worden ist, mit der Ausnahme, daß der Emitter-Mesa 82 einen Ätzgraben nicht durchkreuzt und einen Bereich nicht vorsieht, der zu einem sekundären Durchschlag neigt. Somit kann die Einrichtung selbst höheren Strömen und Spannungen als die in den Fig. 2 bis 4 veranschaulichten Einrichtungen standhalten.
In den obigen Beispielen ist eine einzige WPIT-Einrichtung beschrieben worden, die auf einem SiliciumOlättchen ausgebildet worden ist. Die erfindungsgemäßen Maßnahmen sind ebenfalls auf PHP-Einrichtungen anwendbar. Weiterhin kann eine Vielzahl von Einrichtungen simultan auf einem Plättchen ausgebildet und nachfolgend in eirffilne Plättchenstücke getrennt werden. Während die Erfindung in Verbindung mit Lagen mit besonderen Widerstandswerten für ein ausgewähltes Gleichgewicht der Strom- und Spannungs-Charakteristiken beschrieben worden ist, ist sie gleichfalls auf Einrichtungen mit Lagen anderer Widerstandswerte anwendbar, wo ein anderer Ausgleich der Strom- und Spannungs-Charakteristiken erwünscht ist. In analoger Weise können die Dicken für die verschiedenen Schichten in der Einrichtung modifiziert werden, um einen anderen Ausgleich (balance), der Strom- und Spannungscharakteristiken zu erhalten.
409814/0944

Claims (1)

  1. Patentansrirüche
    ' 1.J Integrierte Hochspannungs- und Hochstromschaltung von in
    Kaskade angeordneten, einen gemeinsamen Kollektor aufweisenden Mesa—Emitter-Transistoren und 'Vorbelastungswider— ständen mit einem Plättchen aus einem halbleitenden Material mit hohem Widerstandswert von einem Leitungstyp, welches zwei Ilauptflächen und eine Umfangskantenoberfläche zwischen diesen Flächen aufweist, gekennzeichnetdurch eine erste Schicht (i4),mit niedrigerem Widerstandswert in dem Plättchen (10) des einen Leitungstyps, die sich über den gleichen Umfang mit einer Plättchenfläche erstreckt und die Kantenoberfläche durchschneidet bzw. kreuzt, durch eine zweite Schicht (18) in dem Plättchen vom entgegengesetzten Leitungstyp, die sich mit der gegenüberliegenden Plättchenoberfläche über den gleichen Umfang erstreckt und die Kantenoberfläche kreuzt bzw. durchschneidet, durch erste und zweite Mesas (22, 24) aus dem halbleitenden Material des einen Leitungstyps auf der zweiten Schicht (18), durch erste und zweite, wechselweise mit Abstand angeordnete Oberflächenbereiche (26, 28) mit niedrigerem Widerstandswert des entgegengesetzten Leitungstyps in der zweiten Schicht, wobei der erste Mesa (22) zwischen den ersten und zweiten Oberflächenbereichen (26,28) mit niedrigerem Widerstandswert angeordnet ist und der zweite Oberflächenbereich (28) mit niedrigerem V/iderstandswert den zweiten Mesa (24) umgibt, durch eine erste Elektrode (32) auf dem ersten Oberflächenbereich mit niedrigerem Widerstandswert, durch eine zweite Elektrode (36) sowohl auf dem ersten Mesa (22) als auch auf dem zweiten Oberflächenbereich (28) mit niedrigerem Widerstandswert, der einen integralen Vorbelastungswiderstand (R,.) für den ersten Mesa (22) durch die zweite SBaicht (18) zwischen den Oberflächenbereichen (26,28) mit niedrigerem Widerstandswert vorsieht, durch eine dritte
    4098U/0944
    Elektrode (58) sowohl auf dem zweiten Hesa (24) als aucli auf einem Teil des zweiten OberflachenbereicJb.es (25) mit niedrigerem Widerstandswert, wobei die zweiten und dritten Elektroden (36, >3) auf dem zweiten Oberflächenbereich mit niedrigerem Widerstandswert mit Abstand angeordnet sind, so daß ein integraler Vorbelastungswiderstand (S0) für den zweiten Mesa (24) entlang einem Oberflächenteil des zweiten Oberflächenbereiches (23) mit niedrigerem Widerstandswert vorgesehen ist, durch eine vierte Elektrode (16) auf der ersten Schicht (14) der einen Plättchenfläche und durch getrennte Klemmenverbindungen (34," 42 und 44) zu der ersten (32), dritten (38) bzw. vierten (15) Elektrode, die als Basis-, Emitter- und Kollektorverbindungen dienen.
    2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Elektrode angrenzend an eine Seite des zweiten Mesas entgegengesetzt zu dem ersten Mesa vorgesehen ist, daß die zweite und dritte Elektrode in Querrichtung um einen vorbestimmten Abstand voneinander angeordnet sind, so daß der integrale Voibelastungswiderstand (R2) für den zweiten Mesa gebildet ist, daß ein Ätzgraben (46) auf der gegenüberliegenden Plättchenfläche vorgesehen und von der Kantenfläche nach innen mit Abstand angeordnet ist und die Mesas, die Bereiche und die Elektroden umschreibt bzw. umgrenzt und daß der Ätzgraben von den Mesas nach außen mit Abstand angeordnet ist und sich abwärts vollständig durch den zweiten Bereich (18) und die getrennten Klemmenverbindungen zu der ersten, dritten bzw. vierten Elektrode erstreckt.
    3· Integrierte Schaltung nach Anspruch 1 oder 2, dadurch ' gekennzeichnet, daß das Plättchen aus Silicium vom N-Typ besteht, daß die zweite Schicht (18) aus Silicium vom P-Typ besteht, daß der erste Mesa (22) aus Silicium von N-Typ besteht und sich mit einer langgestreckten Eorm quer über die Plättchenfläche auf der Schicht vom P-Typ erstreckt und dadurch die Fläche in erste und zweite Abschnitte (26,28)
    4098 U/09AA
    vom P-'I'yp teilt, daß der zweite Mesa (24-) aus Silicium vom I'i-Typ besteht und sich vollständig in dem zweiten Abschnitt vom P-Typ befindet, daß sich eine diffundierte Oberflächen-Steigerungsschicht (20) vom P-Typ durch die Fläche der Schicht vom P-Typ außer unter die Mesas erstreckt, daß die zweite Elektrode (36) einen Teil auf dem ersten Mesa (22) und einen Teil auf dem zweiten Abschnitt (28) vom P-Typ aufweist und einen Vorbelastungswiderstand für den ersten Mesa durch die Schicht (28) vom P-Typ unter dem ersten Mesa vorsieht, daß der Teil der zweiten Elektrode auf den zweiten Abschnitt vom P-Typ sich um den zweiten Mesa (24·) erstreckt und diesen teilweise umgibt, daß die dritte Elektrode einen Teil auf dem zweiten Mesa und einen Teil (38) auf dem zweiten Abschnitt vom P-Typ auf einer Seite des zweiten Mesas entgegengesetzt von dem ersten Mesa aufweist und daß der Ätzgraben (4-6) entgegengesetzte Enden des ersten Mesas (22) berührt.
    Integrierte Schaltung nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die Elektroden aus aufgedampftem Aluminium bestehen.
    4098U/0944
    4%
    Leerseite
DE2347394A 1972-09-28 1973-09-20 Integrierte Darlington-Schaltungsanordnung Expired DE2347394C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US29297972A 1972-09-28 1972-09-28

Publications (2)

Publication Number Publication Date
DE2347394A1 true DE2347394A1 (de) 1974-04-04
DE2347394C2 DE2347394C2 (de) 1985-06-13

Family

ID=23127078

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2347394A Expired DE2347394C2 (de) 1972-09-28 1973-09-20 Integrierte Darlington-Schaltungsanordnung

Country Status (5)

Country Link
US (1) US3755722A (de)
AU (1) AU470175B2 (de)
CA (1) CA963978A (de)
DE (1) DE2347394C2 (de)
GB (1) GB1381086A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836995A (en) * 1973-05-25 1974-09-17 Rca Corp Semiconductor darlington circuit
FR2297495A1 (fr) * 1975-01-10 1976-08-06 Radiotechnique Compelec Structure de transistors complementaires et son procede de fabrication
US4035831A (en) * 1975-04-17 1977-07-12 Agency Of Industrial Science & Technology Radial emitter pressure contact type semiconductor devices
US4048647A (en) * 1976-09-10 1977-09-13 Northern Telecom Limited Solid state disconnect device
US4097887A (en) * 1976-09-13 1978-06-27 General Electric Company Low resistance, durable gate contact pad for thyristors
US4133000A (en) * 1976-12-13 1979-01-02 General Motors Corporation Integrated circuit process compatible surge protection resistor
US4167748A (en) * 1978-07-03 1979-09-11 Bell Telephone Laboratories, Incorporated High voltage monolithic transistor circuit
US4486770A (en) * 1981-04-27 1984-12-04 General Motors Corporation Isolated integrated circuit transistor with transient protection
JP3526701B2 (ja) * 1995-08-24 2004-05-17 セイコーインスツルメンツ株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624454A (en) * 1969-09-15 1971-11-30 Gen Motors Corp Mesa-type semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624454A (en) * 1969-09-15 1971-11-30 Gen Motors Corp Mesa-type semiconductor device

Also Published As

Publication number Publication date
GB1381086A (en) 1975-01-22
US3755722A (en) 1973-08-28
AU5951873A (en) 1975-02-27
AU470175B2 (en) 1976-03-04
DE2347394C2 (de) 1985-06-13
CA963978A (en) 1975-03-04

Similar Documents

Publication Publication Date Title
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
DE2257846A1 (de) Integrierte halbleiteranordnung zum schutz gegen ueberspannung
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2554612A1 (de) Integrierte halbleiterschaltung
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE2610122C3 (de) Dreipolige Halbleiteranordnung
DE2347394A1 (de) Integrierte schaltung vom mesa-typ
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE2515577A1 (de) Schaltungsanordnung mit einem transistor hoher eingangsimpedanz
DE2045567A1 (de) Integrierte Halbleiter Schaltungs Einrichtung
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE69225355T2 (de) Transistor mit einer vorbestimmten Stromverstärkung in einer integrierten Bipolarschaltung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2353333C3 (de) Integrierte Darlington-Hochleistungsschaltung
DE2535864A1 (de) Halbleiterbauelemente
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE68917197T2 (de) Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung.
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE1439268B1 (de) Integrierte Halbleiterschaltungsanordnung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE3743204C2 (de) Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition