DE2263075A1 - Monolithische integrierte halbleiteranordnung - Google Patents

Monolithische integrierte halbleiteranordnung

Info

Publication number
DE2263075A1
DE2263075A1 DE19722263075 DE2263075A DE2263075A1 DE 2263075 A1 DE2263075 A1 DE 2263075A1 DE 19722263075 DE19722263075 DE 19722263075 DE 2263075 A DE2263075 A DE 2263075A DE 2263075 A1 DE2263075 A1 DE 2263075A1
Authority
DE
Germany
Prior art keywords
island
area
region
resistance
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722263075
Other languages
English (en)
Other versions
DE2263075B2 (de
DE2263075C3 (de
Inventor
Tadaharu Tsuyuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2263075A1 publication Critical patent/DE2263075A1/de
Publication of DE2263075B2 publication Critical patent/DE2263075B2/de
Application granted granted Critical
Publication of DE2263075C3 publication Critical patent/DE2263075C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

It 2340
SONY CORPORATION Tokyo , Japan
Monolithische integrierte Halbleiteranordnung
Die Erfindung betrifft monolithische integrierte Halbleiteranordnungen, insbesondere eine monolithische integrierte Halbleiteranordnungj, die mehrere Widerstandskomponenten enthält.
Bei der Herstellung monolithischer integrierter Halbleiterkreise werden viele verschiedene- Kreiskomponenten wie Transistoren, Dioden f Widerstände, Kondensatoren und dergleichen auf dem gleichen Halbleitersubstrat gebildet. Dies'erfordert jedoch, daß alle verschiedenen Komponenten durch in Sperrichtung vorgespannte PN-übergänge, die die jeweiligen Komponenten umgeben„ gegeneinander elektrisch isoliert sind. Wenn zaB„ Transistoren in einer N-Typ-Epitaxialschicht auf einem P-Typ-Substrat gebildet werden sollen, werden die Transistoren durch einen um-
309826/0958
fassenden P-Typ-Bereich voneinander isoliert, der in die N-Typ-Epitaxialschicht diffundiert wird. Im allgemeinen werden Impedanzkomponenten wie Widerstände zusammen durch eine P-Typ-Diffusion in einem einzigen N-Typ-Inselbereich während des gleichen Prozesses gebildet, der die Basis des dipolaren Transistors bildet. Jeder der diffundierten P-Typ-Bereiche, der für einen Widerstand verwendet wird, wird von dem N-Typ-Inselbereich durch einen in Sperrrichtung vorgespannten PN-Übergang dazwischen elektrisch isoliert. Der Grad der elektrischen Isolation hängt somit von der Größe der Sperrvorspannung ab, so daß der N-Typ-Inselbereich üblicherweise mit dem höchsten positiven elektrischen Potential des Kreises versorgt wird, in dem die Vorrichtung verwendet werden soll, um sicherzustellen, daß alle isolierenden PN-Ubergänge ausreichend in Sperrrichtung vorgespannt sind, um die Widerstandskomponenten von dem N-Typ-Inselbereich und gegeneinander zu isolieren.
Wenn die Anordnung von einer hohen Quellenspannung betrieben wird, ist es jedoch notwendig, relativ weite Inselbereiche vorzusehen, um die erforderliche Isolierung zu erhalten. Im Falle eines Widerstands, der mit einem elektrischen Potential nahe dem Massepotential des Kreises versorgt wird, ist die Breite der Sperrschicht des entsprechenden umgebenden, in Sperrichtung vorgespannten PN-Ubergangs in etwa proportional der Quellenspannung, so daß es, wenn zwei benachbarte Widerstände mit einem Potential versorgt werden, das nahe dem Massepotential des Kreises ist, notwendig ist, die Widerstände um eine Strecke zu trennen, die wenigstens zweimal so groß wie die Breite der Sperrschicht ist. Wenn man z.B. annimmt, daß der spezifische Widerstand des N-Typ-Inselbereichs 50 Ohm - cm beträgt und mit einer Quellenspannung von 200 Volt (gegenüber dem darunterliegenden P-Typ-Substrat) gespeist wird, dann erstreckt sich jede Sperrschicht etwa 50 bis 60 Mikron nach außen. Dies erfordert es, daß die Differenz zwischen den beiden Widerständen wenigstens 120 Mikron beträgt und damit zehnmal so breit wie die
309326/0958
Breite eines jeden Widerstands sein kann.
Außerdem muß der Raum zwischen den Widerständen, die mit einem Potential nahe dem Massepotential des Kreises versorgt werden, und dem Widerstandsbereich ebenfalls groß sein, da der Isolierbereich üblicherweise mit dem Massepotential des Kreises versorgt wird.
Eine weitere Anforderung der üblichen monolithischen integrierten Anordnung besteht darin, daß sie eine hohe Durchbruchspannung zwischen dem Widerstandsbereich und dem Isolierbereich hat. Z.B. im Falle des oben erwähnten Widerstands muß die Durchbruchspannung gleich der des Basis-Kollektor-Übergangs des Transistors sein, der in dem gleichen integrierten Kreis gebildet wird, die in solchen Anordnungen üblicherweise nicht sehr hoch ist. Im Falle einer Widerstandsanordnung, bei der der P-Typ-Stromdurchgangsbereich, d.h. der Widerstand, von einem oberen N-Typ-Bereich eingeengt wird, der üblicherweise in dem gleichen Prozeß wie die Emitterdiffusion des Transistors diffundiert wird und mit dem Isolierbereich verbunden ist, wird die Durchbruchspannung auf den Emitter-Basisübergang des Transistors trotz des hohen Widerstands des Widerstandsbereichs vermindert.
Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte monolithische integrierte Halbleiteranordnung relativ geringer Größe zu schaffen, die mit einer relativ hohen Spannung betrieben werden kann.
Gelöst wird diese Aufgabe durch eine monolithische integrierte Halbleiteranordnung, die aus einem Substrat aus einem Halbleitermaterial des einen Leitfähigkeitstyps, mehreren Halbleiterinselbereichen des entgegengesetzten Leitfähigkeitstyps, die in dem Substrat angeordnet sind,
30 9826/0958
und mehreren Halbleiterwiderstandsbereichen,. d4.e irii ver?- schiedenen Inselbereichen angeordnet sind,,,,sowie.,,einer,,.. Einrichtung zur elektrischen. Isolierung der ,Wdde,BS.ta.ndsb e re i ch e ge ge ne.in.ande r und ge ge η di e I ns^ lber e i ehe bje~
'"' . p* ,■ ■■ ■■■, ■ ; ■■■ ' .' '" ■ .■ i l ■ ' lH1 -■ ' ■ ■.", ' ' " ■ '.. ' ' ..' ι lljl 1J J i x }■ i J. t, ',,.I {. ,.' ,', ■. ,. ■
Bei einer bevorzugten Ausführungsform wird jeder Wider-Standsbereich außerdem von einem gesonderten,^k uierlichen Sperrbereich des gleichen wie die Inselbereiche, jedoch von höherer VeruAre|.ni- ; gungskonzentration umgeben. Wenigstens zwei Inselbereiche erhalten verschiedene elektrische Potentiale, gegenöber dem darunter liegenden Halbleitersubstrat, piejnselr, Potentiale werden so gewählt, daß sie ausreichend.größer als das höchste Potential irgendeines Widerstands sind,der in dem Inselbereich liegt, um den Widerstand dur<?h|Bi.ldung eines in Sperrichtung vorgespannten PN-Obergangs e^ktriscl zu isolieren. Die Versorgung der Inselbereiche (Jf^- inte-, grierten Anordnung gemäß der Erfindung mJLt: verschiedenen elektrischen Potentialen erlaubt die Verwendung,kleinerer Sperrschichten. . _ . f> ,..,.if ,-,, ,,,.,,· ,,,„,,
Die Erfindung wird nachstehend anhand der Figuren 1. und beispielsweise erläutert. Es zeigt
Figur 1 eine schematische perspektivische Darstellung eines Teils einer monolithischen integrierten Halbleiteranordnung gemäß der Erfindung, und
Figur 2 ein schematisches elektrisches Schaltbild mit einer monolithischen integrierten Halbleiter-
anordnung gemäß der Erfindung.
Fig. 1 zeigt eine Epitaxialschicht 12 eines Halbleitermaterials vöni N-Leitfähigkeitstyp, die auf einem gemein-
309S26/0958
samen Substrat 11 aus einem Material vom P-Iieitfähigkeitstyp angeordnet ist und das mit dem Masseanschluß des Kreises verbunden ist, in dem die integrierte Anordnung gemäß der Erfindung verwendet wird. Die N-Typ-Epitaxialschicht
12 wird durch P-Typ-Isolierbereiche 15 in mehrere Inseln
13 und 14 unterteilt.
In dem N-Typ-Inselbereich 13 liegen zwe-i im wesentlichen gerade und im wesentlichen parallele P-Typ-Widerstandsbereiche 21 und 22. Jeder Widerstandsbereich 21 und 22 wird gesondert von einem N+-Sperrbereich 23 umgeben, der in dem Inselbereich 13 liegt. Der Widerstandsbereich 21 hat Anschlüsse 31 und 32, die an gegenüberliegenden Enden liegen. Ein externer Anschluß 32a verbindet den Anschluß 32 mit dem W+-Typ-Sperrbereich 23. Der Widerstandsbereich 22 hat Anschlüsse 33 und 34, die an gegenüberliegenden Enden liegen. Die Widerstände 21 und 22 werden mit einem relativ hohen elektrischen Potential versorgt. Der Inselbereich 13 erhält daher das höchste Potential des Kreises, in dem die integrierte Anordnung verwendet wird, über den Anschluß 32 und die externe Verbindung 32a.
Ein ü-förmiger Widerstand 24 aus P-Typ-Material ist in dem N-Typ-Inselbereich 14 angeordnet. Die entgegengesetzten Enden des Widerstandsbereichs 24 haben Anschlüsse 35 und 36. Ein N+-Typ-Sperrbereich 26 ist in der Oberfläche des Inselbereichs 14 parallel zu und zwischen den parallelen Schenkeln des Widerstandsbereichs 24 angeordnet. Ein N+-Typ-Sperrbereich 25 ist in der Oberfläche des N-Typ-Inselbereichs 14 angeordnet und umfaßt den Widerstandsbereich 24. Ein Anschluß 37 ist an den Sperrbereich 25 angeschlossen.
Der N-Typ-Inselbereich 14 erhält über den Anschluß 37 ein Spannungspotential, das niedriger als das Potential ist, das dem Inselbereich 13 zugeführt wird. Das dem
309826/0958
Anschluß 37 zugeführte Potential kann z.B. an einer Zwischenstelle in einem Spannungsteilernetzwerk erhalten werden, das zwischen das höchste Potential und die Masse des Kreises geschaltet ist, oder von einem Zwischenpunkt in einer Reihenschaltung von Zenerdioden usw.
Im allgemeinen dürfen die verschiedenen Spannuhgspotentiale, die jedem der jeweiligen Inselbereiche zugeführt werden, nicht niedriger als die höchsten Potentiale der Widerstände sein, die in den Inselbereichen angeordnet sind, damit sie von den in Sperrichtung vorgespannten PN-Ubergängen elektrisch getrennt sind. Dennoch soll in jedem Fall die Differenz zwischen dem Potential des Inselbereichs und dem höchsten Potential eines Widerstands, der in diesem Inselbereich angeordnet ist, klein sein, so daß die Sperrschichten 41, 42 und 43, die um die Widerstände 21, 22 und 24 gebildet sind, sich nicht weit in die jeweiligen N-Typ-Inselbereiche 13 und 14 erstrecken.
Die Anordnung der Fig. 1 wird in der folgenden Weise hergestellt. Das P-Typ-Siliziumsubstrat 11 wird hergestellt und ein N-Typ-Dotierungsmittel wird an den Bereichen 16 und 17 eindiffundiert (die unter den Isolierbereichen bzw. 14 zu liegen kommen). Die Bereiche 16 und 17 bilden versenkte N+-Typ-Schichten. Ein P-Typ-Dotierungsmittel wird danach in das Substrat 11 diffundiert, um die unteren Teile der Isolierbereiche 15 zu bilden. Danach wird eine N-Typ-Schicht 12 epitaxial auf dem Substrat 11 mit einer Tiefe von z.B. 30 Mikron und einem spezifischen Widerstand von 30 Ohm-cm abgelagert. Diese Schicht wird für die Kollektoren der Transistoren (nicht gezeigt) verwendet, die auf dem gleichen in Fig. 1 gezeigten Substrat gebildet werden. Die Schicht bildet auch die getrennten Inselbereiche 13 und 14. Ein P-Typ-Dotierungsmittel wird dann in die Epitaxialschicht 12 diffuniert, um die Isolierbereiche 15 zu vervollständigen.
309826/0958
Ein P-TypTrpotierungsmittel w<irdrdanach in die Epitaxialschichtr. 12; z*5.νbisnäio, einer, Tiefe yon 4,5 Mikron, diffundiert ,.,um d,ie Basi,sb^reiche der Transistoren (nicht gezeigt) ;«nd, die Wide.rsrt^nde .-21, 22 und, 2,4 zu bilden. .....
Die Emitterbereiche.4er ^ra^sistQreii (nicht gezeigt) und _. die kanalförmigen Sperrbereiche 23, 25 und 26 werden durch
Dif fusion jeines; N^TypT-pptierungsmitte.1. in die; N-Typ- r ,
Schicht; 12 ,und ^insbesondere in die^ N-Typ-Inselbereiche . 13 und 14^ gebildet ^■ 5)-&ß-: N-Typ-Dotierungsmittel·. kann auch auf die verschiedenen, Widerstandsbereiche diffuniert werden, um den, Strpmpfad.zwischen ihren Anschlüssen zu verengen imd dadurch ihre jeweiligen Widerstandswerte zu erhöhen. . ; - -. .- . ,...-. ,
Der Widerstandswert eines j eden Widerstands wird ypn der Länge und der Breite des diffundierten P-Typ<-Bereichs bestimmt, da der spezifische Widerstand und-die Tiefe des diffunierten.Bereichs vpn dem Aufbau der Basis der Transistoren (nicht gezeigt) beschränkt werden können. Bei bestimmten^ Aujsführungsfprmen ist es daher erwünscht, die Basen der Transistoren und die Widerstände durch verschiedene. Diffusipnsvprgänge zu bilden.
Fig. 2 zeigt einen Spannungsregelkreis, der die monolithische,, integrierte Anordnung gemäß der Erfindung enthält. Der Teil· des Kreises, der von. der gestrichenen Linie umgeben ist,, entspricht teiiweise der monoMthischen integrierten Anordnung der Fig. 1. Der integrierte Kreis hat Anschlüsse,61,,, bis.j67... Der Anschluß 61 wird mit dem höchsten Potential·. z.B. von der 120 Volt-Quelle B+ versorgt und der Anschluß 64 ist mit der Masse des Kreises verbunden. D4.e Widerstände .73 bis 77 haben jeweiis die, Widefstandswert;e 16 kg Ohm, 10 kg Ohm, 2 kg Ohm und 7 kg Ohm. Diese fünf Widerstände sind zusammen in einem einzigen Halblei terinseibereich gebildet, der auch für die KolTektören
30 9 826/0
der NPN-Transistoren 71 und 72 verwendet wird und der das höchste Potential erhält, das an den Kreis angelegt wird, nämlich +120 Volt.
Ein Widerstand 78 mit einem Widerstandswert von 20 kg Ohm, der mittels des Anschlusses 64 an einem Ende an die Kreismasse angeschlossen ist, ist in einem anderen Inselbereich gebildet, der an den Anschluß 65 elektrisch angeschlossen ist. Der Anschluß 65 wird von einem externen Spannungsteilerkreis 80 mit einem Zwischenpotential versorgt, das niedriger als 120 Volt ist.
Bei dieser Ausführungsform erstreckt sich die Sperrschicht des Widerstands 78 nicht sehr weit und daher beträgt der Randbereich an jeder Seite des Widerstandsbereichs etwa 40 Mikron. Da der Randbereich, der von den Widerständen 74 und 75 in dem anderen Inselbereich benötigt wird, etwa 110 Mikron beträgt, wenn der Widerstand 78 ebenfalls auf dem gleichen Randbereich gebildet werden würde, würde der Randbereich infolge der Differenz der elektrischen Potentiale der Widerstände 74 oder 75 und des Widerstands 78 mehrere Hundert Mikron betragen. Der Widerstand 78 nimmt daher weniger Fläche des Plättchens ein, als wenn er auf den gleichen Widerstandsbereichen wie die mit realtiv hohem Potential versorgten Widerstände gebildet werden würde.
Der externe Kreis 80 besteht im wesentlichen aus einem Spannungsteilernetzwerk eines Transistors 82, der an seinen Kollektor- und Emitteranschlüssen parallel mit einem Widerstand 83 an die Quelle B+ und über einen < Widerstand 84 an den Anschluß 66 angeschlossen ist. Der Anschluß 66 ist auch an eine Zuleitung eines Potentiometers 86 angeschlossen, dessen andere Zuleitung über einen Widerstand 88 an die Kreismasse angeschlossen ist. Der Schleifkontaktarm des Potentiometers 86 ist an den
309826/0958
Anschluß 65 angeschlossen. Die Basis des Transistors 82 ist an den Anschluß 67 angeschlossen, um eine Regelung des Stroms und damit des Spannungsabfalls an den Widerständen 84, 86 und 88 zu erreichen. Die Anschlüsse 66 und 65 erhalten somit Potentiale, die niedriger als das Potential B+ an dem Anschluß 61 ist.
Der Anschluß 62 ist über eindn Kondensator 94 mit der Kreismasse verbunden. Der Anschluß 63 ist an die Kathode einer Diode 90 angeschlossen, deren Anode mit dem Anschluß 62 verbunden ist.
Die Arbeitsweise des Spannungsregelkreises wird nicht beschrieben, da sie bekannt und für die. Arbeitsweise der Erfindung nicht wesentlich ist.
JUÜ826/Ü958

Claims (8)

Patentansprüche
1.) Monolithische integrierte Halbleiteranordnung, gekennzeichnet durch eine Einrichtung, um mehrere Halbleiterinselbereiche eines Leitfähigkeitstyps zu tragen, einen ersten Halbleiterwiderstandsbereich in einem ersten Inselbereich und einem zweiten Halbleiterwiderstandsbereich in einem zweiten Inselbereich, die vom entgegengesetzten Leitfähigkeitstyp sind, und eine Einrichtung, um die beiden Inselbereiche mit verschiedenen elektrischen Potentialen zu versorgen.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum Tragen der Inselbereiche ein Substrat aus einem Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps ist, und daß die Inselbereiche in dem Halbleitersubstrat derart angeordnet sind, daß der erste und zweite Inselbereich durch den PN-Übergang, der zwischen dem ersten Inselbereich und dem Halbleitersubstrat und den PN-Übergang, der zwischen dem zweiten Inselbereich und dem Halbleitersubstrat gebildet ist, voneinander elektrisch isoliert sind.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die jeweiligen elektrischen Potentiale derart gewählt sind, daß der PN-Übergang zwischen dem ersten Widerstandbereich und dem ersten Inselbereich und der PN-Übergang zwischen dem zweiten Widerstandsbereich und dem zweiten Inselbereich in Sperrichtung vorgespannt sind, um den ersten und zweiten Widerstandsbereich von dem ersten bzw. zweiten Inselbereich elektrisch zu isolieren.
s ri η .■■■■;■·..--■ 4» Anordnung nach Ansj3£uch„ 1, gekennzeichnet durch einen zusätzlichen Bereich des einen Leitfähigkeitstyps, der auf wenigstens einem der Widerstandsbereiche angeordnet ist. ■'- " ■ "'■■-■": '"" ■"■ ■'
5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens ein Inselbereich ein aktives Bauteil aufweist. ■ ·
6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Ende des ersten Widerstandsbereichs mit dem ersten Inselbereich elektrisch verbunden ist. '
7. Anordnung nach Anspruch 5, gekennzeichnet durch eine Einrichtung, um wenigstens ein Element des aktiven Bauteils und den Inselbereich, in dem es angeordnet ist, mit dem gleichen elektrischen Potential zu versorgen.
8. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der zusätzliche Bereich den Widerstand des einen der beiden Widerstandsbereiche erhöht.
3Ü9B2S/Ü958
Leerseite
DE19722263075 1971-12-22 1972-12-22 Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung Expired DE2263075C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10439771A JPS515277B2 (de) 1971-12-22 1971-12-22

Publications (3)

Publication Number Publication Date
DE2263075A1 true DE2263075A1 (de) 1973-06-28
DE2263075B2 DE2263075B2 (de) 1976-12-30
DE2263075C3 DE2263075C3 (de) 1980-06-19

Family

ID=14379586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722263075 Expired DE2263075C3 (de) 1971-12-22 1972-12-22 Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung

Country Status (7)

Country Link
JP (1) JPS515277B2 (de)
CA (1) CA969673A (de)
DE (1) DE2263075C3 (de)
FR (1) FR2164849B3 (de)
GB (1) GB1411960A (de)
IT (1) IT972873B (de)
NL (1) NL7217509A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633157Y2 (de) * 1973-12-12 1981-08-06
JPS50103292A (de) * 1974-01-11 1975-08-15
US4057894A (en) * 1976-02-09 1977-11-15 Rca Corporation Controllably valued resistor
JPS54118078U (de) * 1978-02-07 1979-08-18
JPS59117271A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 圧力感知素子を有する半導体装置とその製造法
JPS60143235U (ja) * 1984-03-02 1985-09-21 田村　米松 燃焼装置
US5141881A (en) * 1989-04-20 1992-08-25 Sanyo Electric Co., Ltd. Method for manufacturing a semiconductor integrated circuit

Also Published As

Publication number Publication date
CA969673A (en) 1975-06-17
JPS4869484A (de) 1973-09-20
FR2164849B3 (de) 1976-02-13
IT972873B (it) 1974-05-31
DE2263075B2 (de) 1976-12-30
GB1411960A (en) 1975-10-29
NL7217509A (de) 1973-06-26
FR2164849A1 (de) 1973-08-03
JPS515277B2 (de) 1976-02-18
DE2263075C3 (de) 1980-06-19

Similar Documents

Publication Publication Date Title
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE1489893B1 (de) Integrierte halbleiterschaltung
DE2854901A1 (de) Konstantspannungsgenerator zum erzeugen einer konstantspannung mit vorgegebenem temperaturkoeffizienten
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1614373B1 (de) Monolithische integrierte Halbleiterschaltung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1924726A1 (de) Feldeffektvorrichtung mit steuerbarem pn-UEbergang
DE2422912A1 (de) Integrierter halbleiterkreis
EP0000863B1 (de) Temperaturkompensierter integrierter Halbleiterwiderstand
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE3022122C2 (de)
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2054863A1 (de) Spannungsverstärker
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2527076A1 (de) Integriertes schaltungsbauteil
DE3886703T2 (de) Programmierbare aktive oder passive Zellenanordnung.
DE2606885B2 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)