DE2340142B2 - Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung - Google Patents

Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung

Info

Publication number
DE2340142B2
DE2340142B2 DE19732340142 DE2340142A DE2340142B2 DE 2340142 B2 DE2340142 B2 DE 2340142B2 DE 19732340142 DE19732340142 DE 19732340142 DE 2340142 A DE2340142 A DE 2340142A DE 2340142 B2 DE2340142 B2 DE 2340142B2
Authority
DE
Germany
Prior art keywords
semiconductor
plate
film
semiconductor plate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732340142
Other languages
English (en)
Other versions
DE2340142C3 (de
DE2340142A1 (de
Inventor
Yutaka Yagi Hideyuki; Hitachi Misawa (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2340142A1 publication Critical patent/DE2340142A1/de
Publication of DE2340142B2 publication Critical patent/DE2340142B2/de
Application granted granted Critical
Publication of DE2340142C3 publication Critical patent/DE2340142C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Weting (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung, das einen ersten Verfahrensscdritt der Bildung gewünschter PN-Übergänge in einer großflächigen Halbleiterplatte, einen zweiten Verfahrensschritt des Anbringens einer Unterlage an der einen Hauptoberfläche der Halb'eitsrplatte. einen dritten Verfahrens-schritt des selektiven Einschneiden der Halbleiterplatie von der anderen Hauptoberfläche zur erstgenannten Hauptoberfläche zwecks Bildung einer Mehrzahl von kleinflächigen Halbleiterplättchen. deren jedes wenigstens einen an der durch das Einschneiden gebildeten Oberfläche freiliegenden PN-Übergang aufweist, einen vierten Verfahrensschritt der Bildung eines Passivierfilms auf der durch das Einschneiden gebildeten Oberfläche jedes Halbleiterplättchens, einen fünften Verfahrensschritt des Ablösens der Halbleiterpläitchen von der Unterlage und einen sechsten Verfahrensschritt der Bildung von Elektroden auf den Hatptoberflächen der Halbleiterplättchen zwischen dem ersien und dem fünften Verfahrensschritt umfaßt.
Halbleiteranordnungen lassen sich in drei Gruppen einteilen, und zwar den Planartyp, den Mesatyp und den Schrägseitentyp, was von dem Aufbau des oder der PN-Übergänge P und N-Zonen abhängt. Die Planaranordnung ist derart, daß alle Kanten der PN-Übergänge in einer Hauptobe rfläche der Halbleiterplättchen liegen. Die Mesaanordnung weist um eine Hauptoberfläche des HalbleiterplättchiMis herum eine heruntergeätzte Oberfläche auf, in der die Kanten der PN-Übergänge liegen. Bei der Schrägseitenanordnung treten die Kanten der PN-Übergänge in der Seitenoberfläche des Halbleiterplättchens auf. Die Seitenfläche ist hierbei eine Ebene, die die PN-Übergangsebenen senkrecht oder schräg schneidet. Der Planar- oder Mesaaufbau eignet sich dazu, daß die Ar Ordnungen hergestellt werden, indem man eine großflächige Halbleiterplatte in einer Mehrzahl von Plättchen unterteilt, und wird daher für Halbleitei anordnungen geringer Leistung verwendet. Der Schrägseitenaufbau eignet sich für eine Leistungshalbleiteranordnung mit einem großflächigen Halbleiterplättchen, das größer als das der Mesa- oder Planaranordnunj;en ist.
Die freiligendcn Kanten oder Ränder der PN-Übergänge im Halbleiterplätichen sind aktiv und werden leicht von der Atmosphäre angegriffen, so daß es nötig ist, diese Kanten mit einem Isoliermaterial abzudecken, um die Kanten zu passivieren oder zu schützen. Die Abdeckung aus dem Isoliermaterial nennt man Passi-
vie. Bei der Planar- oder Mesahalbleiteranordnung kann man einen, solchen Passivierfilm bilden, bevor eine großflächige Halbleiterplatte in eine Mehuahl von Plättchen unterteilt wird, so daß der Arbeitswirkungs grad beim Bilden des Passivierfilms sehr hoch ist. Bei der Schrägseitenhalbleiteranordnung muß dagegen der passivierfilm nach der Unterteilung der Platte in eine Mehrzahl von Plättchen gebildet werden. Da eine spezielle Technik und viel Mühe erforderlich sind, um einen Passivierfilm auf einem Halbleiterplättchen geringer Fläche mit Genauigkeit zu bilden, ist der Arbeitswirkungsgrad im Fall der Schrägseitenanordnung geringer als im Fall der Planar- und Mesaanordnungen.
Es sollen nun die Durchbruchsspannungen der vorstehend beschriebenen Anordnungstypen verglichen werden. Die Planaranordnung weist gekrümmte Teile in den PN-Übergängen auf, und das elektrische Feld ist an den gekrümmten Teilen stark. Außerdem ist der Verunreinigungskonzentrationsgradient nahe den freiliegenden Kanten der PN-Übergänge groß, so daß die Ausbreitung der Raumladungsschicht nahe den freiliegenden Kanten unterdrückt wird. Folglich ist es schwierig, eine Planaranordnung mit einer hohen Durchbruchsspannung herzustellen. Die bei einer Planaranordnung erzielbare Durchbruchsspannung ist üblicherweise 300 - 400 V.
Um eine Planaranordnung mit höherer Durehbruch«;-spannung zu erhalten, ist es erforderlich, eine »Schutzring« genannte Zone vorzusehen, die die freiliegenden Kanten der PN-Übergänge umgibt, jedoch im Abstand von den PN-Übergängen gehalten ist. Die Zahl der anzubringenden Schutzringe muß mit dem Anstieg der gewünschten Durchbruchsspannung erhöht werden. Daher ist eine Vergrößerung der Abmessungen unvermeidbar, wenn eine Planaranordnung mit einer hohen Durchbruchsspannung benötigt wird.
Mit der Mesaanordnung, bei der im PN-Übergang kein gekrümmter Teil vorliegt und der Verunreinigungskonzentrationsgradient nahe den Kanten der PN-Übergänge niedriger als bei der Planaranordnung ist, läßt sich eine Durchbruchsspannung von etwa 600 V erzielen. Für eine höhere Durchbruchsspannung ist es nötig, die Oberfläche der Zwischenschicht hohen Widerstandes, die aufgrund des Mesaaufbaus freiliegt, zu vergrößern oder die Tiefe der Herunterätzung zu steigern. Bei Anwendung des ersten Mittels muß ein größeres Halbleiterplättchen verwendet werden, so daß die fertige Anordnung größere Abmessungen hat. Andererseits läßt sich das letztere Mittel nicht anwenden, um eine großflächige Halbleiteranordnung zu erzeugen. Die tiefer geätzte Oberfläche der Mesaanordnung hat nämlich eine Krümmung, wodurch die Fläche der Ebene einer Zone mit einer niedrigen Verunreinigungskonzentration parallel zu den PN-Übergängen größer als die Fläche der PN-Übergangsebene wird.
Falls der PN-Übergang in der gekrümmten Oberfläche mündet, läßt sich daher die Durchbruchsspannung mit Absinken des Neigungswinkels der gekrümmten Oberfläche steigern. Folglich ist es, um eine Mesaanordnung mit einer höheren Durchbruchsspannung zu erhalten, nötig, den Neigungswinkel der gekrümmten Oberfläche zu verringern. Hierbei hat jedoch die gekrümmte Oberfläche eine große Ausdehnung, so daß (15 die Vergrößerung der Abmessungen wie bei der Planaranordnung unvermeidlich ist. Wenn andererseits Hie Tiefe der Herunterätzung gesteigert wird, läßt sich das zur Massenproduktion geeignete Verfahren nicht anwenden, bei dem eine großflächige Halbleiterplatte nach Erzeugung der PN-Übergänge und Anbringung des Passivierfilms sowie der Elektroden in eine Mehrzahl von Halbleiterplättchen unterteilt wird. Bei der Anwendung dieses Verfahrens müssen nämlich die Halbleiterplättchen untereinander durch die restlichen Teile der Platte, die auch nach dem genannten Ätzen noch eine Dicke von mehr als 150 μίτι haben müssen, verbunden sein. Wenn die Teile eine Dicke von weniger als 150 μιη aufweisen, können sie sich während der Behandlung biegen oder brechen, so daß die Platte nicht mehr als großflächiger Halbleiterkörper verarbeitbar ist. Um eine solche Behandlung möglich zu machen, ist es also erforderlich, die Dicke der Halbleiterplatte und insbesondere die der Hochwiderstandsschicht zu erhöhen. Der Anstieg der Dicke der Hochwiderstandsschicht führt zu Eigenschaftsverschlechterungen, wie z. B. zum Anstieg des inneren Leistungsverlustes und zum Abfall der Arbeitsgeschwindigkeit.
Bei der Schrägseitenanordnung besteht, da der Böschungswinkel der Seitenoberfläche, in der die PN-Übergänge münden, so festgesetzt werden kann, daß die Fläche der ebenen Oberfläche der Zone mit hoher Verunreinigungskonzentration, die parallel zur PN-Übergangsebene liegt, groß genug gemacht werden kann, keine Notwendigkeit, den Winkel zwischen dem PN-Übergang und der Seitenoberfläche zu verringern, während es bei der Mesaanordnung nötig ist, den Winkel zu verringern, um eine höhere Durchbruchspannung zu erzielen. So kann hier die Durchbruchspannung gesteigert werden, ohne die Abmessungen der Anordnung zu vergrößern. Wie jedoch bereits oben erwähnt wurde, läßt sich das zur Massenfabrikation geeignete Herstellungsverfahren, bei dem zunächst PN-Übergänge, Passivierfilme und Elektroden in bzw. auf einer großflächigen Halbleiterplatte gebildet werden und man danach die Platte in eine Mehrzahl von Plättchen unterteilt, bei Schrägseiten-Anordnungen nicht ohne weiteres anwenden.
Es wurde nun ein Verfahren der eingangs genannten Art bekannt (DT-OS 19 54 265, U S-PS 34 32 919), bei dem eine Glas-, Keramik- oder Silikongummiplatte an der einen Hauptoberfläche der großflächigen Halbleiterplatte ggf. mittels einer Bindeschicht angebracht wird, bevor man das Einschneiden der Halbleiterplatte zur Unterteilung in die kleinflächigen Halbleiterplättchen, die Bildung der Passivierfilme und das Ablösen der Halbleiterplättchen von der Unterlageplatte vornimmt. Da hierbei die gesamte eine Hauptoberfläche der Halbleiterplatte mit der Trägerplatte verbunden wird, ist es jedoch sehr schwierig, die unterteilten Halbleittrplättchen nachher von der Trägerplatte abzulösen; denn üblicherweise entfernt man dabei die Bindeschicht zwischen den Halbleiterplättchen und der Unterlage durch Ätzen oder Ablösen, und das Ätzmittel bzw Lösungsmittel kann nur schwer eindringen, da die Trägerplatte voll an der Halbleiterplatte angebrachi wurde. Außerdem ist, da die Bindeschicht auf dei Oberfläche der Halbleiterplatte auch dort aufgeirager wird, wo die Elektroden vorgesehen sind, das Elektro denmaterial u. U. der Korrosion durch das Bindeschicht material ausgesetzt. Schließlich kann, falls an dei Halbleiterplättchen Lötelektroden benötigt werden, da Lötmaterial ?rst nach Ablösen der Halbleiterplättchei von der Uw-'age aufgebracht werden.
Wenn ein anorganisrnes Material wie Glas al Passivierfilm verwendet wird (»IBM Technical Disclo
sure Bulletin«, Band 3. Nr. 12 [Mai 1961], Seiten 26/27). sind die vorstehend genannten Nachteile erheblich, da die Passivierfilmbildungstemperatur dann relativ hoch ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zur Herstellung von Schrägseitcn-Halbleiteranordnungen mit hoher Durchbruchspannung derart auszugestalten, daß das Ablösen der Halbleiterplättchen von der Unterlage erleichtert ist, die der Unterlage zugewandten Elektroden der Halbleiterplättchen keiner Korrosion durch ein Unterlagebindemittel ausgesetzt werden und Elektrodenlötwerkstoff für solche Elektroden schon vor dem Ablösen der Halbleiterplättchen von der Unterlage aufgebracht werden kann.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine gitterförmige Unterlage verwendet wird.
Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Der Ersatz der bekannten plattenförmigen Unterlage durch die gitterförmige Unterlage erleichtert das Ablösen der Halbleiterplättchen, da das Ätzmittel die nur gitterförmig vorhandene Unterlage-Bindeschicht leichter erreicht. Da die Elektroden zwischen den Gittermaschen angeordnet werden können, ist eine Berührung mit der Bindeschicht vermeidbar, so daß keine Korrosionsgefahr besteht. Auch Elektrodenlötmaterial kann bereits vor Aufbringen der Unterlage an Stellen der Halbleiterplättchen vorgesehen werden, die beim Anbringen der Unterlage von den Gittermaschen nicht berührt werden.
Eine gitlerförmige Unterlage war bisher lediglich für andere Zwecke bekannt (US-PS 36 81 139), nämlich zum Einlegen in Kanäle einer auf eine Platte geklebten Matrix von mit Zuleitungen versehenen Halbleiterbauelementen, womit die Gitterunterlage gemeinsam auf eine Spannvorrichtung mit am einen Ende vorgesehenen Löchern gebracht wird, durch die man Lösungsmittel eintreten läßt, um das die Matrix mit der Platte verbindende Klebmittel aufzulösen, wonach die Gitter-Matrix-Einheit auf eine zweite Spannvorrichtung gebracht wird, um das Gitter zu entfernen und die Matrix der mit Zuleitungen versehenen Halbleiterbauelemente zu expandieren, wodurch das Abtrennen der einzelnen Halbleiterbauelemente von der Matrix erleichtert wird.
Die Erfindung wird anhand der in der 7.cichnung veranschaulichten AusfUhrungsbcispiclc näher erläutert; darin zeigt
F i g. 1 ein Schema der einzelnen Verfahrensschritte )° zum Herstellen von Schrttgseiten-Halblelteranordnungen gemäß dem Verfahren nach der Erfindung;
Flg.2a-2i eine konkrete Veranschaulichung der einzelnen Verfahrenswhritte zum Herstellen eines Transistors und S3
F i g. 3a - 3c Aufsichten von bei dem erfindungsgema-Qen Verfahren verwendbaren Unterlagen.
Das Wesentliche des erflndungsgemaßen Verfahrens zum Herstellen einer Schrfigseiten-Halbleiteranordnung liegt in der im folgenden angegebenen Arbeitswei- <» se: Es wird eine gitterförmige Unterlage an einer Oberfläche einer großflächigen Halbleiterplatte mit vorgeformten PN-Öberglngen angebracht; die gegenüberliegende Oberfläche der Halbleiterplatte wird eingeschnitten bzw. es wird Material so daraus entfern*. *>i daß eine Mehrzahl von Halbleiterplättchen übrigbleibt, die von der Unterlage weiterhin getragen werden; dann wird ein Passivierfilm auf wenigstens der Oberfläche jedes Halbleiterplättchens gebildet, die durch das Unterteilen entstanden ist; und anschließend werden die einzelnen Halbleiterplättchen von der Unterlage gelöst. Diese Arbeitsweise wird nun anhand der Fig. I erläutert:
Das Verfahren umfaßt sechs Hauptschritte, nämlich einen Schritt der Bildung von PN-Übergängen in einer großflächigen Halbleiterplattc, einen Schritt des Anbringens einer gitterförmigen Unterlage an der Halbleiterplatte, einen Schritt des Einschneidens der Halbleiterplatle zur Bildung einer Mehrzahl von Halbleiterplättchen. die von der Unterlage sicher festgehalten sind, einen Schritt der Bildung eines Passivicrfilms auf der Oberfläche jedes Halbleiterplättchens, die durch den Einschnitlvorgang entstanden ist, einen Schritt der Anbringung von Elektroden an jedem Halbleiterplättchen und einen Schritt des Ablöscns der einzelnen Halbleiterplättchen von der Unterlage. Beim Verfahrensschritt der Bildung der PN-Übergänge, d. h. dem ersten Verfahrensschritl, werden PN-Übergängc in erwünschter Anzahl auf bekannte Weise in einer großflächigen Halbleiterplatte erzeugt, die aus einem Halbleitereinkristall herausgeschnitten ist. Der Verfahrensschritt des Anbringens der gitterförmigen Unterlage folgt allgemein auf den ersten Schritt der Bildung der PN-Übcrgänge. Die Unterlage dient zum sicheren Halten einer Mehrzahl von aus der Halbleiterplatle im folgenden Schritt des Einschneidens gebildeten Halbleiterplättchen in einem konstanten Abstand. Die Unterlage muß aus einem Werkstoff bestehen, der bei den Vorgängen nach dem Schritt des Anbringens der Unterlage chemisch und physikalisch nicht beschädigt wird. Beispiele hierfür sind solche Stoffe, die einen nahezu dem der Halbleiterplattc gleichen Wärmeausdehnungskoeffizienten aufweisen und bei den Temperaturen und der Atmosphäre der Bildung des Passivierfilms nicht angegriffen werden, /.. B. Silizium. Quarz, Glas. Molybdän, Wolfram, Chrom, Eiscn-Nickel-Legierung. Eiscn-Nickel-Koball-l.egicriing, Glas-Silizium-Glas, Molybdän-Silizium-Molybdän, Wolfram-Silizium-Wolfram. Die Unterlage wird mit der Halbleiterplattc durch ein Bindemittel mit einem höheren Schmelzpunkt als den Temperaturen verbunden, bei denen ein solcher Passivicrfilm, etwa aus einem Glasüberzug gebildet wird. Der Aufbau der Unterlage wird im einzelnen später beschrieben. Der Schritt des Einschneidens der Malbleiterplatte, der auf den Schritt des Anbringens der Unterlage folgt, dient der Unterteilung der großflächigen Halbleiierplatte in eine Mehrzahl von Halbleiterplattchen. Bei diesem Schritt ist es vor allem erforderlich, das Einschneiden in der Weise vorzuneh men. daß der Kantenbereich wenigstens eines PN Oberganges in der Einschniltoberftttche jedes Halb leiterplattchen mündet und daß die einzelnen Halb leiterplattchen sicher von der Unterlage festgehaltei werden. Der Einschnittvorgang erfolgt z. B. durcl Atzen, Sandbiesen, Schneiden in Würfeln (»dicing«) us« Der Schritt des Bildens eines Schutz- oder Passivier films, der dem Unterteilungsschritt folgt, Ist bei der erfindungsgemaßen Verfahren auch sehr wicht!) Anorganische Oxyde, wie z.B. Siliziumoxyd (SiOi Siliciumnitrid, Tantatoxyd oder Olas sind bevorzugt Materialien für den Passivierfilm, und die Bitdung d< Films erfolgt durch Aufsprühen, chemische Dampfal scheidung, Sedimentation (im Fall von Olas) ur Elektrophorese (im Fall von Olas). Wenn ein Siliziur oxydfilm (SiOj) als schützendes Passivierfilm gebild wird, ist es nur erforderlich, die Halbleiterplattchi
selbst zu oxydieren. Der Passivicrfilm kann auch eine zusammengesetzte Struktur, wie z. B. eine Doppelschichtstruktur aufweisen, die aus einer ersten Schicht aus Siliziumoxyd und einer zweiten Schicht aus Tantaloxyd besteht. Der Passivicrfilm wird ausgebildet, um die in den Seitenoberflächen der Halbleiterplättchen mündenden PN-Übergänge zu schützen, so daß er die Bereiche der Halblciterplättchen abzudecken hat, in denen Rauml;idungsschichien gebildet werden, wenn die PN-Übergänge umgekehrt vorgespannt werden. Dieser Schritt umfaßt im Fall des diasschutzfilms sowie bei der Bildung des anorganischen üxydfilms nach dem obengenannten Verfahren eine Wärmebehandlung. Falls eine Halbleiteranordnung mit hoher Durchbruchsspannung unter abschließendem Einformen des HaIbleitcrplällchens in Kunstharz hergestellt wird, ist ein Schutzfilm aus Glas zu bevorzugen. Ein solcher Glasfilm läßt sich durch Sedimentation oder Elektrophorese herstellen, doch ist die selektive Bildung des Schutzfilms unier Verwendung einer Isohermaske möglich, so daß das Elcktrophoreseverfahren am vorteilhaftesten ist. Der Schritt des Ablösens der Halbleiterplättchen von der Unterlage ist der letzte des erfindungsgemäßen Verfahrens. Das bedeutet, daß weitere Schritte je nach den Anwcndungs/svecken des beanspruchten Verfahrens unabhängig davon noch folgen können. Beispiele für solche nachfolgenden Verfahrensschritte sind das Einformen in Kunstharz, das Abdichten in einem Behälter usw. Es ist selbstverständlich möglich, daß auch praktisch kein weiterer Schritt nach dem Schritt des Ablösens der Halbleiterplättchen von der Unterlage mehr folgt. Zum Ablösen der Halbleiterplättchen von der Unterlage taucht man die Einheil der llalbleiterplaitchcn und der Unterlage vorzugsweise in eine Losung ein, die das Bindemittel auflöst, das zur Befestigung der Halbleiterplättchen an der Unterlage verwendet wurde. Wenn eine Gefahr besteht, daß die gebildeten Elektroden und/oder der Passivicrfilm durch die Losung korrodiert werden, muß man vorher einen Überzug aus einem Schutzfilm darauf anbringen.
Der Schritt der Ausbildung von Elektroden auf den Halblciierplättchen kann grundsätzlich beliebig /.wischen dem Schritt der Bildung der PN-Übergänge und dem Schritt des Ablösens der lUilblcitciplättchen von der Unterlage eingefugt werden Wenn jedoch der Bereich des Halbleiierpl.ittchens. auf dem Elektroden angebracht werden sollen, durch die Unterlage abge deckt wird, müssen die Elektroden vor dem Schrill des Anbringens der Unterlage vorgesehen werden Es ist festzustellen, daß. wenn der Schritt der Ausbildung der Elektroden dem der Bildung des Passivierfilrm vorausgeht, ein Material für die Elektroden gewählt werden muß. das bei den Temperaturen und der Atmosphere, die beim Schritt der Bildung des Passivierfilms angewendet werden, nicht angegriffen wird. Zum Beispiel wendet man, falls ein Siliziumoxydfilm (SiOj) durch thermische Oxydation oder ein Glasfilm durch Einbrennen gebildet wird, hohe Temperaturen von 600 bis 1000" C und eine oxydierende Atmosphäre an. so daß sich übliche Elektrodenmaterialicn. wie / B Gold und Aluminium, nicht verwenden lassen, sondern die Elektroden aus hilfe und oxydationsbesiändigem Meiall hergestellt werden müssen Als geeignetes Elektrodenmaterial wird hicr/u eine Vcrbundclckirodc vorgeschlagen, die aus einer ersten Schicht aus Kobalt oder Nickel und einer /weilen Schicht aus Silber oder Platin besteht Die dcrtir« /usammcngcsei/ien lleklro den weisen folgende Vnr/tigi· auf Die i-su· Sihiihi ergibt einen guten Kontakt mit dem Halbleitermaterial und legiert sich mit diesem auch bei hohen Temperaturen kaum. Die zweite Schicht wird nie oxydiert, auch wenn sie in oxydierender Atmosphäre erhitzt wird, und außerdem hat die zweite Schicht einen guten Kontakt mit der ersten Schicht und legiert sich mit dem Material der ersten Schicht kaum. Daher ergibt die Kombination der beiden Schichten eine ausgezeichnete hitze- und oxydationsbeständige Elektrode.
ίο Nach dem vorstehend beschriebenen Verfahren läßt sieh eine Schrägseitenhalbleiteranordnung, deren Seitenflächen freiliegende PN-Ubergangskan'.en aufweisen, nach einem zur Massenproduktion geeigneten Verfahren herstellen, bei dem zunächst PN-Übergänge, Passivicrfilme und Elektroden in bzw. an einer großflächigen Halbleiterplatte gebildet werden und die Platte erst danach in eine Mehrzahl von Halbleiterplättchen unterteilt wird. Dieses Verfahren hat mithin folgende Vorteile: Zunächst kann man, wie gesagt, ein Verfahren anwenden, das sich zur Massenproduktion eignet, womit auch die Reproduzierbarkeil verbessert wird und die Fertigungsschritte vereinfacht werden. Eine Schrägsciten-Halbleiteranordnung läßt sich damit außerdem in einem kleinflächigen Halbleiterplatichen ausbilden, so daß die erhaltene Anordnung eine höhere Durchbruehsspannung als eine Planar- oder Mesaan-Ordnung mit gleichen Abmessungen aufweisen kann. Bei der herkömmlichen Art von Schragseitenhalbleiieranordnungen wurde ein Passivicrfilm kaum auf dem Halbleiterplättchen gebildet, und wenn dies doch geschah, führte man diese Behandlung üblicherweise erst nach der Montage des Halblciterplältchens auf bzw. in seinem endgültigen Träger oder Behälter durch, so daß das Halblciterplättchen vor der Montage gereinigt werden mußte. Nach dem erfindungsgemäßen Verfahren ist dagegen der Schritt der Bildung des Passivierfilms bereits im Fabrikationsverfahren vorder Unterteilung der Platte in einzelne Halbleiterplättchen eingeschlossen. Es wird damit verhindert, daß das einzelne Halbleiterplättchen vor der Montage verunreinigt wird, und der Reinigungsschrilt wird überflussig.
Die Erfindung soll nun anhand eines konkreten Ausfuhrungsbeispiels im ein/einen erläutert werden. Die lig 2a-2i veranschaulichen das Verfahren der
4<, Herstellung von Schragseilen-Tiansisioren als Ausfuhrungsbeisipicl der Erfindung. Beim ersten Schritt des Verfahrens wird eine großflächige Halbleiterplatte I hergestellt, in der die gewünschten PN-Übergänge /1 und /.· nach einem bekannten Verfahren, wie 1 W.
«· Diffusion oder cpuukuscrieb Aufwathsuit ur/uugl und. wie in F1 g 2o angedeutet ist. Auf der einen Hauptober· flache ti der Halbleiterplatte 1 wird ein Oxydfilm 2 gebildet, wahrend Oxydfilme 3 und 4 aul den Teilen der anderen Hauptobcrflttche ti wo die PN-Übergänge
S) freiliegen, bzw, den Teilen der Oberflache 12, wo die Platte I durch Einschneiden zu unterteilen ist, ausgebildet werden, wobei außerdem eine Elektrode 5 auf drm restlichen Teil der Oberflache 12 vorgesehen wird, wie F i g. 2b zeigt. Die Elektrode S besteht aus
ei« hitze und oxydationsbcstandigem Metall. Gemuß Fig. 2b wird auch ein unlöslicher Oberzug 6 aus Sili/uimnitrid oder Tantaloxyd zwischen dem Oxydfilm 4 und der Elektrode S vorgesehen. Bei diesem Aufbau ist der unlösliche KiIm 6 unerläßlich, wenn man das Ät/cn zum (Inicrteilcn anwendet, und die Elektrode S auf dem unlöslichen I ilm 6 ist erforderlich, wenn ein Pussivier· film durch Elektrophorese gebildet wird, wie an sich in da HS PS )2 8<>om beschrieben ist Duhcr ist ein
»Ofl»3O/jee
solcher unlöslicher Film 6 an dieser Stelle nicht erforderlich, wenn man weder ätzt noch Elektrophorese anwendet. Anschließend wird eine gitterförmige Unterlage 7 an der Oberfläche 12 der Halbleiterplatte 1 mittels einer Bindemiltelschicht 8. wie z. B. Glas befestigt, wie in Fig. 2c veranschaulicht ist. Vorzugsweise paßt die gitterlförmige Unterlage 7 zu der Halbleiterplatie I in der Weise, daß das Gitternetz der Unterlage 7 genau auf den Teilen der Elektrode 5 auf dem unlöslichen Film (i liegt. Anschließend wird der Oxydfilm 2 selektiv entfernt, wie in F i g. 2d veranschaulicht ist. Man sieht eine Maske 9, die eine Beständigkeit gegen Korrosion durch ein Ätzmittel zum Unterteilen der Halbleiterplatte 1 aufweist, auf dem Oxydfilm 2 je nach dem jeweiligen Zweck vor. Bei Verwendung des Oxydfilms 2 und der Maske 9 als Ätzmaske wird die Halbleiterplatte 1 anschließend geätzt und dadurch in eine Mehrzahl von Halbleiterplättchen 10 unterteilt, wie Fig.2e zeigt. Als Ergebnis dieser Ätzbehandlung liegt der PN-Übergang J2 nun an der durch das Ätzen entstandenen Seitenoberfläche des Halbleiterplättchens 10 frei. Die so unterteilten Halbleiterplättchen werden von der Unterlage 7 festgehalten, so daß ihre gegenseitige Lage und ebene Ausrichtung wie vor der Ätzbehandlung erhalten bleiben. Der unlösliche Film 6 dient dazu zu verhindern, daß der Ätzvorgang die Bindemittelschicht 8 und die Unterlage 7 erreicht. Gewöhnlich ist die Ätzgeschwindigkeit nicht über die ganze Oberfläche der Halbleiterplatte 1 gleichmäßig, so daß die Ätzdauer gemäß einer Zeitdauer festgelegt wird, die zum Ätzen des am langsamsten abgetragenen Teils der Platte 1 erforderlich ist.
Daher kann der unlösliche Film 6 seine Rolle in dem Fall spielen, in dem ein gewisser Bereich /u schnell weggeätzt ist. DieScitenoberflächen 101 der Halbleiterplättchen 10, die durch das Ätzen gebildet sind, werden durch Elektrophorese mit einem Glasfilm 21 überzogen, wie in Fig. 2f veranschaulicht ist. Das Material fur den Glasfilm 21 ist vorzugsweise Zinkborsilikatglas.
Die llalbleiterplatlchen 10 sind elektrisch untereinander durch die Elektroden 5 verbunden, so daü keine besonderen Verbindungsmittel für die Plättchen 10 untereinander benötigt werden. Dementsprechend läßt sich der Glasfilm nach einem Elektrophoreseverfahren herstellen. Der Glasfilm 21 wird nachher durch eine F.inbrcnnbchandlung verglast. Nach Fertigstellung des Glasfilms 21 wird der Oxydfilm 2 mit Ausnahme seines Randbcrcichs entfernt, und diinn wird die freiliegende Oberfläche Il jede;. lliilblciterplitltchens 10 mit einer Elektrode 13. versehen, wie Fig.2g teigt. Dös so behandelte Halbleiterplättchen wird dann in ein Lötbad eingetaucht, um auf den Elektroden 5 und 22 Lötschichten 23 anzubringen, wie in Fig.2h veranschaulicht ist. Schließlich werden die immer noch von der Unterlage 7 gehaltenen Halbleiterplättchen 10 nach Aufbringen eines Säureschutzwachses, z. B. Apiezonwachses, auf den Glasfilm 21 in eine Sauretösung eingetaucht, um die Bindemittelschicht 8 aufzulösen und die Halbleiterpläitchen 10 von der Unterlage 7 zu trennen, und der Oxydfilm 4, der unlösliche Film 6 und die Elektrode 5 werden an den Rändern jedes Halbleiterplältchens 10 mechanisch durchgetrennt, um die einzelnen Trar sistoren fertigzustellen, deren einer in Fig.2i gezeigt ist. Anschließend kann das dichte Einbringen des Transistors in einen Behälter oder das Einformen in Kunstharz vorgenommen werden.
Die Unterlage 7, die nach der Beschreibung im ίο Zusammenhang mit Fig.2c bis 2i gilterförmig ist. hat gegenüber einer plattenförmigen Unterlage den Vorteil, das Auflösen der Bindemittelschicht 8 zum Abtrennen der Halbleiterplättchen 10 von der Unterlage 7 und auch die Bildung der Lötschicht 23 auf den Elektroden 5 zu erleichtern. Die Fig. 3a bis 3c zeigen Ausführungsbeispiele der gitterförmigen Unterlage 7. Die Ausführungsart nach F i g. 3a zeigt eine gleiche Gitterteilung wie die Gitterlin en der Halbleiterplatte (gestrichelte Linien in den Fig. 3a —3c), längs deren die Platte zur Erzeugung einer Mehrzahl von Halbleiterplättchen eingeschnitten wicd. Diese Ausführungsart ist zweckmäßig bei einer verhältnismäßig großflächigen Halbleiterplatte anwendbar. Andererseits sind die in den F i g. 3b und 3c dargestellten Ausführungsarten mit einem gröberen Gitternetz als dem Einschneidliniennetz bei einer verhältnismäßig geringflächigen Halbleiterplatte anwendbar.
Zum Schluß sollen noch Vorteile der erfindungsgemäß herstellbaren Halbleiteranordnung zahlenmäßig erläutert werden. Eine Halbleiteranordnung nach den F i g. 2a bis 2i mit dem Aufbau eines Schrägseiten-NPN Transistors, einer quadratischen Abmessung von 4,8 mm-4,8 mm und einem Glasfilm von 20-40 um auf den Seitcnoberflächen wurde aus einer Halbleiterplattc mit einem Widerstand von 60-80 Ohm · cm und einer Dicke von 180 um nach dem erfindiingsgcmäßen Verfahren hergestellt. Diese Anordnung wurde dann einem löstündipen Druckkochversuch bei einer Tempe ratur von I2O'J C und einem Dampfdruck von 2 at unterworfen. Nach dem Versuch hatte die Anordnung eine Durchbruchsspannung über 1500 V. Nach dem eifindungsgemüßen Verfahren läßt sich also eine Halbleiteranordnung, die eine weit höhere Durchbruchsspannung als eine Planar- oder Mesa·Halbleiteranordnung aufweist, herstellen. Um eine so hohe Durchbruchsspannung mit einer Planarhalbleiteranord· nung /ti erreichen, ist es nötig, fünf übereinander imgcordncic Schul/ringe anzubringen, um den freiliegenden PN-Übergang abzudecken. Daher muß man, um mti lter Plunurunordnung Uic gleiche Sirumktipa*iltU 4u erzielen, wie sie nach dem erfindungsgemöDen Verfah· rensbcUpiel erhalten wird, ein Halbieiierpiattchen mit quadratischen Abmessungen von mehr als 6,0 mm-6.0 mm einsetzen. Wie die Beschreibung zeigt, SS kann man also bei dem erfindungsgemflQen Verfahren vur Herstellung einer gleichwertigen Halbleiteranordnung ein Im Vergleich mit der Planar· oder Mesaanordnung viel kleineres HalbteiterplBttchen verwenden.
Hierzu 4 Blatt Zeichnungen

Claims (12)

Patentansprüche:
1. Verfahren zur Massenproduktion von Halbleiteranordnungen miit hoher Durchbruchspannung, das einen ersten^ Verfahrensschritt der Bildung s gewünschter PN-Übeirgänge in einer großflächigen Halbleiterplatte, einen zweiten Verfahrensschritt des Anbringens einer Unterlage an der einen Hauptoberfläche der Halbleiterplatte, einen dritten Verfahrensschritt des selektiven EinSchneidens der ι ο Halbleiterplatte von der anderen Hauptoberfläche zur erstgenannten Hauptoberfläche zwecks Bildung einer Mehrzahl von kleinflächigen Halbleiterplättchen, deren jedes wenigstens einen an der durch das Einschneiden gebildeten Oberfläche freiliegenden PN-Übergang aufweist, einen vierten Verfahrensschritt der Bildung eines Passivierfilms auf der durch das Einschneiden gebildeten Oberfläche jedes Hlalbleiterplättchens, einen fünften Verfahrensschritt des Ablösens der Halbleitplättchen von der Unterlage und einen sechsten Verfahrensschritt der Bildung von Elektroden auf den Hauptoberflächen der Halbleiterplättchen zwischen dem ersten und dem fünften Verfahrensschritt umfaßt, dadurch gekennzeichne 11, daß eine gitterförmige Unterlage (7) verwendet wird.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Unterlage (7) aus einem Material besteht, das nahezu den gleichen Wärmeausdehnungskoeffizienten wie die Halbleiterplatte (1) aufweist und bei Temperaturen beständig ist, denen die Unterlage während des Verfahrens ausgesetzt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Unterlage (7) aus wenigstens einem der Stoffe Silizium, Quarz, Glas, Molybdän, Wolfram, Chrom, Eisen-Nickel-Legierung und Eisen-Nikkel-Kobalt-Legierung besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Unterlage (7) mit der Halbleiterplatte (!) mit Hilfe eines Bindemittels (8) verbunden wird, das bei den im weiteren Verfahren erreichten Temperaturen beständig ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Bindemittel (8) Glas verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß auf der erstgenannten Hauptoberfläche (12) der Halbleiterplatte (1) vor dem Anbringen der Unterlage (7) eine Elektrode (5) zur gegenseitigen elektrischen Verbindung der Mehrzahl von Halbleiterplättchen (10) gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Passivierfilm (21) auf der durch das Einschneiden gebildeten Oberfläehe (101) jedes Halbleiterplättchens(10)ein Glasfilm gebildet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Glasfilm (21) unter Anwendung der Elektrophorese gebildet wird. <*>
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das selektive Einschneiden der Halbleiterplatte (1) zwecks Bildung der Mehrzahl von kleinflächigen Halbleiterplättchen (10) mittels Ätzens durchgeführt wird. <*s
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß vor dem Ätzen ein ätzbeständiger Film i6) auf den Teilen der erstgenannten Hauptoberfläche (12) der Halbleiterplatte (1) angebracht wird, die zwischen den Halbleiterplättchen (10) und auf den Umfangsbereichen derselben liegen.
11. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Elektroden (z. B. 5) vor der Bildung des Passivierfilms (21) gebildet werden und aus hitze- und oxydationsbeständigem Metall bestehen.
12. Verfahren nach Anspruch II, dadurch gekennzeichnet, daß jede der Elektroden (5) aus einer ersten Schicht aus Kobalt oder Nickel im Kontakt mit der Halbleiterplatte (1) und einer zweiten Schicht aus Silber oder Platin im Kontakt mit der ersten Schicht besteht.
DE2340142A 1972-08-09 1973-08-08 Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung Expired DE2340142C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7911772A JPS5218069B2 (de) 1972-08-09 1972-08-09

Publications (3)

Publication Number Publication Date
DE2340142A1 DE2340142A1 (de) 1974-03-07
DE2340142B2 true DE2340142B2 (de) 1977-07-28
DE2340142C3 DE2340142C3 (de) 1978-03-16

Family

ID=13680958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2340142A Expired DE2340142C3 (de) 1972-08-09 1973-08-08 Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung

Country Status (5)

Country Link
US (1) US3913217A (de)
JP (1) JPS5218069B2 (de)
DE (1) DE2340142C3 (de)
GB (1) GB1400313A (de)
NL (1) NL161619C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969813A (en) * 1975-08-15 1976-07-20 Bell Telephone Laboratories, Incorporated Method and apparatus for removal of semiconductor chips from hybrid circuits
FR2469000A1 (fr) * 1979-10-30 1981-05-08 Silicium Semiconducteur Ssc Structure de thyristor tres haute tension glassive et son procede de fabrication
US4571093A (en) * 1983-11-04 1986-02-18 Burroughs Corporation Method of testing plastic-packaged semiconductor devices
GB2174539B (en) * 1985-04-30 1988-12-29 Marconi Electronic Devices Semiconductor devices
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
US5000811A (en) * 1989-11-22 1991-03-19 Xerox Corporation Precision buttable subunits via dicing
US5213590A (en) * 1989-12-20 1993-05-25 Neff Charles E Article and a method for producing an article having a high friction surface
US5236871A (en) * 1992-04-29 1993-08-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for producing a hybridization of detector array and integrated circuit for readout
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP2005517753A (ja) * 2002-02-13 2005-06-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ポリマー箔の製造方法
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
CN111999632B (zh) * 2019-05-27 2023-02-03 合肥晶合集成电路股份有限公司 Pn结样品的获取方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3416224A (en) * 1966-03-08 1968-12-17 Ibm Integrated semiconductor devices and fabrication methods therefor
US3432919A (en) * 1966-10-31 1969-03-18 Raytheon Co Method of making semiconductor diodes
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US3681139A (en) * 1969-10-16 1972-08-01 Western Electric Co Method for handling and maintaining the orientation of a matrix of miniature electrical devices
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
US3771219A (en) * 1970-02-05 1973-11-13 Sharp Kk Method for manufacturing semiconductor device
US3768150A (en) * 1970-02-13 1973-10-30 B Sloan Integrated circuit process utilizing orientation dependent silicon etch
US3720997A (en) * 1971-01-11 1973-03-20 Motorola Inc Eutectic plating and breaking silicon wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524301A1 (de) * 1985-07-06 1987-01-15 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterelementen

Also Published As

Publication number Publication date
NL161619B (nl) 1979-09-17
NL7310947A (de) 1974-02-12
GB1400313A (en) 1975-07-16
US3913217A (en) 1975-10-21
NL161619C (nl) 1980-02-15
DE2340142C3 (de) 1978-03-16
JPS5218069B2 (de) 1977-05-19
JPS4937577A (de) 1974-04-08
DE2340142A1 (de) 1974-03-07

Similar Documents

Publication Publication Date Title
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE2340142B2 (de) Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
CH444969A (de) Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE112005002629T5 (de) Ultraleichte Photovoltaik-Einrichtung und Verfahren zu deren Herstellung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2523307C2 (de) Halbleiterbauelement
DE6606541U (de) Halbleiteranordnung
DE2324780B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE69528515T2 (de) Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst
EP0334111A1 (de) Verfahren zur integrierten Serienverschaltung von Dickschichtsolarzellen sowie Verwendung dieses Verfahrens bei der Herstellung einer Tandem-Solarzelle
DE69029936T2 (de) Diodenmatrixtrennung
DE1927646B2 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0001038A1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE3237391A1 (de) Solarzellenanordnung und verfahren zur herstellung derselben
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE69215608T2 (de) Dünnschichttransistor und dessen Herstellungsmethode
DE3127356A1 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE3344462C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee