DE2340142A1 - Verfahren zum herstellen von halbleiteranordnungen - Google Patents
Verfahren zum herstellen von halbleiteranordnungenInfo
- Publication number
- DE2340142A1 DE2340142A1 DE19732340142 DE2340142A DE2340142A1 DE 2340142 A1 DE2340142 A1 DE 2340142A1 DE 19732340142 DE19732340142 DE 19732340142 DE 2340142 A DE2340142 A DE 2340142A DE 2340142 A1 DE2340142 A1 DE 2340142A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- plate
- film
- semiconductor plate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 133
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title description 17
- 235000012431 wafers Nutrition 0.000 claims description 46
- 238000002161 passivation Methods 0.000 claims description 23
- 239000011521 glass Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000001962 electrophoresis Methods 0.000 claims description 8
- 239000011230 binding agent Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- 229910000531 Co alloy Inorganic materials 0.000 claims description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- IZKHLWVZLCUBHV-UHFFFAOYSA-N [Mo][Si][Mo] Chemical compound [Mo][Si][Mo] IZKHLWVZLCUBHV-UHFFFAOYSA-N 0.000 description 1
- OCJDVBMRRGKEBU-UHFFFAOYSA-N [W][Si][W] Chemical compound [W][Si][W] OCJDVBMRRGKEBU-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- ZFZQOKHLXAVJIF-UHFFFAOYSA-N zinc;boric acid;dihydroxy(dioxido)silane Chemical compound [Zn+2].OB(O)O.O[Si](O)([O-])[O-] ZFZQOKHLXAVJIF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
- Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
- Die Bonding (AREA)
- Weting (AREA)
Description
Di1Ji- ... CHT
D%: · -j«·. 23A0142
β Mönchen 22, S^nedorfetr. 1·
Si-21.2O5P(21.2O6h) 3. 6. 1*73
Verfahren zum Herstellen von Halbleiter anordnungen
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiteranordnungen.
Halbleiteranordnungen lassen sich in drei Gruppen einteilen, und zwar den Planartyp, den Mesatyp und den Schrägseitentyp, was von
dem Aufbau des oder der PN-Übergänge (zwischen P- und N-Zonen) abhängt. Die Planaranordnung ist derart, daß alle Kanten der PN-Übergänge
in einer Hauptoberfläche der Halbleiterplättchen liegen. Die Mesaanordnung weist um eine Hauptoberfläche des Halbleiterplättchens her-
81-(POS 31100)-Tp-r (8) 409810/0847
um eine heruntergeätzte Oberfläche auf, in der die Kanten der PN-Übergänge
liegen. Bei der Schrägseitenanordnung treten die Kanten der PN-Übergänge in der Seitenoberfläche des Halbleiterplättchens auf. Die
Seitenfläche ist hierbei eine Ebene, die die PN-Übergangsebenen senkrecht
oder schräg schneidet. Der Planar- oder Mesaaufbau eignet sich dazu, daß die Anordnungen hergestellt werden, indem man eine
großflächige Halbleiterplatte in eine Mehrzahl von Plättchen unterteilt,
und wird daher für Halbleiteranordnungen geringer Leistung verwendet. Der Schrägseitenaufbau eignet sich für eine Leistungshalbleiteranordnung
mit einem großflächigen Halbleiterplättchen, das größer als das
der Mesa- oder Planaranordnungen ist.
Die freiliegenden Kanten oder Ränder der PN-Übergänge im HaIbleiterplättchen
sind aktiv und werden leicht von der Atmosphäre angegriffen, so daß es nötig ist, diese Kanten mit einem Isoliermaterial
abzudecken, um die Kanten zu passivieren oder zu schützen. Die Abdeckung aus dem Isoliermaterial nennt man Passivierfilm. Bei der Planar-
oder Mesahalbleiteranordnung kann man einen solchen Passivierfilm bilden, bevor eine großflächige Halbleiterplatte in eine Mehrzahl
von Plättchen unterteilt wird, so daß der Arbeitswirkungsgrad beim Bilden des Pas si vier films sehr hoch ist. Bei der Schrägseitenhalbleiteranordnung
muß dagegen der Passivierfilm nach der Unterteilung der Platte in eine Mehrzahl von Plättchen gebildet werden. Da eine spezielle
Technik und viel Mühe erforderlich sind, um einen Passivierfilm auf einem Halbleiterplättchen geringer Fläche mit Genauigkeit zu bilden,
ist der Arbeitswirkungsgrad im Fall der Schrägseitenanordnung geringer als im Fall der Planar- und Mesaanordnungen.
409810/0847
23A0H2
Es sollen nun die Durchbruchsspannungen der vorstehend beschriebenen
Anordnungstypen verglichen werden. Die Planaranordnung weist gekrümmte Teile in den PN-Übergängen auf, und das elektrische Feld
ist an den gekrümmten Teilen stark. Außerdem ist der Verunreinigungskonzentrationsgradient
nahe den freiliegenden Kanten der PN-Übergänge groß, so daß die Ausbreitung der Raum ladungs schicht nahe den freiliegenden
Kanten unterdrückt wird. Folglich ist es schwierig, eine Planaranordnung mit einer hohen Durchbruchsspannung herzustellen. Die
bei einer Planaranordnung erzielbare Durchbruchsspannung ist üblicherweise 300 - 400 V.
Um eine Planaranordnung mit höherer Durchbruchs spannung zu erhalten,
ist es erforderlich, eine "Schutzring" genannte Zone vorzusehen, die die freiliegenden Kanten der PN-Übergänge umgibt, jedoch im
Abstand von den PN-Übergängen gehalten ist. Die Zahl der anzubringenden
Schutzringe muß mit dem Anstieg der gewünschten Durchbruchsspannung erhöht werden. Daher ist eine Vergrößerung der Abmessungen
unvermeidbar, wenn eine Planaranordnung mit einer hohen Durchbruchs-Spannung
benötigt wird.
Mit der Mesaanordnung, bei der im PN-Übergang kein gekrümmter
Teil vorliegt und der Verunreinigungskonzentrationsgradient nahe den Kanten der PN-Übergänge niedriger als bei der Planaranordnung ist,
läßt sich eine Durchbruchsspannung von etwa 600 V erzielen. Für eine höhere Durchbruchsspannung ist es nötig, die Oberfläche der
Zwischenschicht hohen Widerstandes, die aufgrund des Mesaaufbaus freiliegt, zu vergrößern oder die Tiefe der Herunterätzung zu steigern.
Bei Anwendung des ersten Mittels muß ein größeres Halbleiter -
409810/0847
plättchen verwendet werden, so daß die fertige Anordnung größere Abmessungen hat. Andererseits läßt sich das letztere Mittel nicht
anwenden, um eine großflächige Halbleiteranordnung zu erzeugen. Die tiefer geätzte Oberfläche der Mesaanordnung hat nämlich eine
Krümmung, wodurch die Fläche der Ebene einer Zone mit einer niedrigen Verunreinigungskonzentration parallel zu den PN-Übergängen
größer als die Fläche der PN-Übergangs ebene wird.
Falls der PN-Übergang in der gekrümmten Oberfläche mündet,
läßt sich daher die Durchbruchs spannung mit Absinken des Neigungswinkels der gekrümmten Oberfläche steigern. Folglich ist es, um eine
Mesaanordnung mit einer höheren Durchbruchs spannung zu erhalten, nötig, den Neigungswinkel der gekrümmten Oberfläche zu verringern.
Hierbei hat jedoch die gekrümmte Oberfläche eine große Ausdehnung , so daß die Vergrößerung der Abmessungen wie bei der PIanaranordnung
unvermeidlich ist. Wenn andererseits die Tiefe der Herunterätzung gesteigert wird, läßt sich das zur Massenproduktion geeignete
Verfahren nicht anwenden, bei dem eine großflächige Halbleiterplatte nach Erzeugung der PN-Übergänge und Anbringung des Passivierfilms
sowie der Elektroden in eine Mehrzahl von Halbleiterplättchen unterteilt wird. Bei der Anwendung dieses Verfahrens müssen
nämlich die Halbleiterplättchen untereinander durch die restlichen Teile der Platte, die auch nach dem genannten Ätzen noch eine Dicke von
mehr als 150 u haben müssen, verbunden sein. Wenn die Teile eine Dicke von weniger als 150 u aufweisen, können sie sich während der
Behandlung biegen oder brechen, so daß die Platte nicht mehr als großflächiger Halbleiter verarbeitbar ist. Um eine solche Behandlung mög-
409810/0847
lieh zu machen, ist es also erforderlich, die Dicke der Halbleiterplatte und insbesondere die der Hochwiderstandsschicht zu erhöhen.
Der Anstieg der Dicke der Hochwiderstandsschicht führt zu Eigenschaftsverschlechterungen,
wie z.B. zum Anstieg des inneren Leistung sVerlustes und zum Abfall der Arbeitsgeschwindigkeit.
Bei der Schrägseitenanordnung besteht, da der Böschungswinkel
der Seitenoberfläche, in der die PN-Übergänge münden, so festgesetzt
werden kann, daß die Fläche der ebenen Oberfläche der Zone mit hoher Verunreinigungskonzentration, die parallel zur PN-Übergangsebene
liegt, groß genug gemacht werden kann, keine Notwendigkeit
, den Winkel zwischen dem PN-Übergang und der Seitenoberfläche zu verringern, während es bei der Mesaanordnung nötig ist,
den Winkel zu verringern, um eine höhere Durchbruchsspannung zu
erzielen. So kann hier die Durchbruchsspannung gesteigert werden, ohne die Abmessungen der Anordnung zu vergrößern. Wie jedoch bereits
oben erwähnt wurde, läßt sich das zur Massenfabrikation geeignete Herstellungsverfahren, bei dem zunächst PN-Übergänge, Passivierfilme
und Elektroden in bzw. auf einer großflächigen Halbleiterplatte gebildet werden und man danach die Platte in eine Mehrzahl von
Plättchen unterteilt, bei Schrägseiten-Anordnungen nicht anwenden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur
Herstellung von Schrägseiten-Halbleiteranordnungen mit hoher Durchbruchsspannung
anzugeben, das für eine Massenproduktion anwendbar ist, d. h. daß Schrägseiten-Halbleiteranordnungen in der Weise herstellbar
sind, daß PN-Übergänge, Passivierfilme und Elektroden in
409810/0847
bzw. auf einer großflächigen Halbleiterplatte geformt werden und diese Platte erst nachher in eine Mehrzahl von einzelnen Halbleiterplättchen
unterteilt wird. Gleichzeitig wird angestrebt, daß die Halbleiteranordnungen möglichst geringe Abmessungen aufweisen.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird,
ist ein Verfahren zum Herstellen von Schrägseiten-Halbleiteranordnungen, gekennzeichnet durch einen ersten Verfahrensschritt der
Bildung gewünschter PN-Übergänge in einer großflächigen Halbleiterplatte , einen zweiten Verfahrensschritt des Anbringens einer Unterlage
an einer der Hauptoberflächen der Halbleiterplatte, einen dritten Verfahrensschritt des selektiven Einschneidens der Halbleiterplatte von der anderen Hauptoberfläche zur erstgenannten Hauptoberfläche
zwecks Bildung einer Mehrzahl von kleinflächigen Halbleiterplättchen, deren jedes wenigstens einen an der durch das Einschneiden
gebildeten Oberfläche freiliegenden PN-Übergang aufweist, einen vierten
Verfahrens schritt der Bildung eines Passivierfilms auf der durch das Einschneiden gebildeten Oberfläche jedes Halbleiterplättchens,
einen fünften Verfahrensschritt des Ablösens der Halbleiterplättchen von der Unterlage und einen sechsten Verfahrens schritt der Bildung
von Elektroden auf den Halbleiterplättchen zwischen dem ersten und dem fünften Verfahrensschritt.
Weiterbildungen der Erfindung und ihre Vorteile werden anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert;
darin zeigen:
409810/0847
Fig. 1 ein Schema der einzelnen Verfahrensschritte zum Her-.
stellen von Schrägseiten-Halbleiteranordnungen gemäß
der Erfindung,
Fig. 2 a - 2i eine konkrete Veranschaulichung der einzelnen Verfahrensschritte zum Herstellen eines Transistors,
und
Fig. 3 a - 3 c Aufsichten von erfindungsgemäß verwendbaren Unterlagen.
Das Wesentliche des erfindungsgemäßen Verfahrens zum Herstellen einer Schrägseiten-Halbleiteranordnung liegt in der im folgenden angegebenen
Arbeitsweise: Es wird eine Unterlage an einer Oberfläche einer großflächigen Halbleiterplatte mit vorgeformten PN-Übergängen
angebracht; die gegenüberliegende Oberfläche der Halbleiterplatte wird eingeschnitten bzw. es wird Material so daraus entfernt, daß
eine Mehrzahl von Halbleiterplättchen übrigbleibt, die von der Unterlage
weiterhin getragen werden; dann wird ein Passivierfilm auf wenigstens der Oberfläche jedes Halbleiterplättchens gebildet, die durch das
Unterteilen entstanden ist'; und anschließend werden die einzelnen Halbleiterplättchen
von der Unterlage gelöst. Diese Arbeitsweise wird nun anhand der Fig. 1 erläutert:
Das erfindungsgemäße Verfahren umfaßt sechs Hauptschritte, nämlich einen Schritt der Bildung von PN-Übergängen in einer groß-
409810/0847
flächigen Halbleiterplatte, einen Schritt des Anbringens einer Unterlage
an der Halbleiterplatte, einen Schritt des Einschneidens der Halbleiterplatte zur Bildung einer Mehrzahl von Halbleiterplättchen,
die von der Unterlage sicher festgehalten sind, einen Schritt der Bildung eines Passivierfilms auf der Oberfläche jedes Halbleiterplättchens,
die durch den Einschnittvorgang entstanden ist, einen Schritt der Anbringung von Elektroden an jedem Halbleiterplättchen und einen
Schritt des Ablösens der einzelnen Halbleiterplättchen von der Unterlage. Beim Verfahrensschritt der Bildung der PN-Übergänge, d. h."
dem ersten Verfahrensschritt, werden PN-Übergänge in erwünschter Anzahl auf bekannte Weise in einer großflächigen Halbleiterplatte erzeugt,
die aus einem Halbleitereinkristall herausgeschnitten ist. Der Verfahrensschritt des Anbringens der Unterlage folgt allgemein auf
den ersten Schritt der Bildung der PN-Übergänge. Die Unterlage dient zum sicheren Halten einer Mehrzahl von aus der Halbleiterplatte im
folgenden Schritt des Einschneidens gebildeten Halbleiterplättchen in einem konstanten Abstand. Die Unterlage muß aus einem Werkstoff bestehen,
der bei den Vorgängen nach dem Schritt des Anbringens der Unterlage chemisch und physikalisch nicht beschädigt wird. Beispiele
hierfür sind solche Stoffe, die einen nahezu dem der Halbleiterplatte gleichen Wärmeausdehnungskoeffizient aufweisen und bei den Temperaturen
und der Atmosphäre der Bildung des Passivierfilms nicht angegriffen werden, z. B. Silizium, Quarz, Glas, Molybdän, Wolfram,
Chrom, Eisen-Nickel-Legierung, Eisen-Nickel-Kobalt-Legierung, Glas-Silizium-Glas,
Molybdän-Silizium-Molybdän, Wolfram-Silizium-Wolfram . Die Unterlage wird mit der Halbleiterplatte durch ein Bindemittel
mit einem höheren Schmelzpunkt als den Temperaturen verbunden, bei
409810/0847
23A0H2
denen ein solcher Passivierfilm, etwa aus einem Glasüberzug gebildet
wird. Der Aufbau der Unterlage wird im einzelnen später beschrieben. Der Schritt des Einschneidens der Halbleiterplatte, der auf den Schritt
des Anbringens der Unterlage folgt, dient der Unterteilung der großflächigen
Halbleiterplatte in eine Mehrzahl von Halbleiterplättchen. Bei diesem Schritt ist es vor allem erforderlich, das Einschneiden in der
"Weise vorzunehmen, daß der Kantenbereich wenigstens eines PN-Überganges
in der Einschnittoberfläche jedes Halbleiterplättchens mündet und daß die einzelnen Halbleiterplättchen sicher von der Unterlage festgehalten
werden. Der Einschnitt vor gang erfolgt z.B. durch Ätzen, Luftbürsten (Sandblasen), "Schneiden in Würfeln" ("dicing") usw.
Der Schritt des Bildens eines Schutz- oder Passivierfilms, der dem
Unterteilungsschritt folgt, ist bei dem erfindungsgemäßen Verfahren
auch sehr wichtig. Anorganische Oxyde, wie z. B. Siliziumoxyd (SiO3),
Siliziumnitrid, Tantaloxyd oder Glas sind bevorzugte Materialien für den Passivierfilm, und die Bildung des Films erfolgt durch Aufsprühen,
chemische Dampf abscheidung, Sedimentation (im Fall von Glas) und Elektrophorese (im Fall von Glas). Wenn ein Siliziumoxydfilm (SiO_)
als schützender Passivierfilm gebildet wird, ist es nur erforderlich,
die Halbleiterplättchen selbst zu oxydieren. Der Passivierfilm kann auch eine zusammengesetzte Struktur, wie z. B. eine Doppelschichtstruktur
aufweisen, die aus einer ersten Schicht aus Siliziumoxyd und einer zweiten Schicht aus Tantaloxyd besteht. Der Passivierfilm wird
ausgebildet, um die in den Seitenoberflächen der Halbleiterplättchen
mündenden PN-Übergänge zu schützen, so daß er die Bereiche der Halbleiterplättchen
abzudecken hat, in denen Raumladungsschichten gebildet werden, wenn die PN-Übergänge umgekehrt vorgespannt werden. Dieser
409810/0847
2340H2
Schritt umfaßt im Fall des Glasschutzfilms sowie bei der Bildung des
anorganischen Oxydfilms nach dem oben genannten Verfahren eine Wärmebehandlung. Falls eine Halbleiteranordnung mit hoher Durchbruchsspannung
unter abschließendem Einformen des Halbleiterplättchens in Kunstharz hergestellt wird, ist ein Schutzfilm aus Glas zu bevorzugen.
Ein solcher Glasfilm läßt sich durch Sedimentation oder Elektrophorese herstellen, doch ist die selektive Bildung des Schutzfilms
unter Verwendung einer Isoliermaske möglich, so daß das Elektrophoreseverfahren am vorteilhaftesten ist. Der Schritt des Ablösens
der Halbleiterplättchen von der Unterlage ist der letzte des erfindungsgemäßen Verfahrens. Das bedeutet, daß weitere Schritte je nach den
Anwendungszwecken des beanspruchten Verfahrens unabhängig davon noch folgen können. Beispiele für solche nachfolgenden Verfahrensschritte sind das Einformen in Kunstharz, das Abdichten in einem
Behälter usw. Es ist selbstverständlich möglich, daß auch praktisch kein weiterer Schritt nach dem Schritt des Ablösens der Halbleiterplättchen
von der Unterlage mehr folgt. Zum Ablösen der Halbleiterplättchen von der Unterlage taucht man die Einheit der Halbleiterplättchen
und der Unterlage vorzugsweise in eine Lösung ein, die das Bindemittel auflöst, das zur Befestigung der Halbleiterplättchen an der Unterlage
verwendet wurde. Wenn eine Gefahr besteht, daß die gebildeten Elektroden und/oder der Passivierfilm durch die Lösung korrodiert
werden, muß man vorher einen Überzug aus einem Schutzfilm darauf anbringen.
Der Schritt der Ausbildung von Elektroden auf den Halbleiterplättchen
kann grundsätzlich beliebig zwischen dem Schritt der Bildung der
A09810/08A7
234Q142
PN-Übergänge und dem Schritt des Ablösens der Halbleiterplättchen von der Unterlage eingefügt werden. Wenn jedoch der Bereich des
Halbleiterplättchens, auf dem Elektroden angebracht werden sollen,
durch die Unterlage abgedeckt wird, müssen die Elektroden vor dem Schritt des Anbringens der Unterlage vorgesehen werden. Es ist festzustellen,
daß, wenn der Schritt der Ausbildung der Elektroden dem der Bildung des Passivierfilms vorausgeht, ein Material für die Elektroden
gewählt werden muß, das bei den Temperaturen und der Atmosphäre, die beim Schritt der Bildung des Passivierfilms angewendet
werden, nicht angegriffen wird. Zum Beispiel wendet man, falls ein Siliziumoxydfilm (SiO0) durch thermische Oxydation oder ein Glasfilm
durch Einbrennen gebildet wird, hohe Temperaturen von 600 bis 1000 C und eine oxydierende Atmosphäre an, so daß sich übliche
Elektrodenmaterialien, wie z. B. Gold und Aluminium nicht verwenden
lassen, sondern die Elektroden aus hitze- und oxydationsbeständigem Metall hergestellt werden müssen. Als geeignetes Elektrodenmaterial
wird hierzu eine Verbundelektrode vorgeschlagen, die aus einer ersten Schicht aus Kobalt oder Nickel und einer zweiten Schicht
aus Silber oder Platin besteht. Die derart zusammengesetzten Elektroden
weisen folgende Vorzüge auf: Die erste Schicht ergibt einen guten Kontakt mit dem Halbleiter und legiert sich mit diesem auch bei hohen
Temperaturen kaum. Die zweite Schicht wird nie oxydiert, auch wenn
sie in oxydierender Atmosphäre erhitzt wird, und außerdem hat die zweite Schicht einen guten Kontakt mit der ersten Schicht und legiert
sich mit dem Material der ersten Schicht kaum. Daher ergibt die Kombination der beiden Schichten eine ausgezeichnete hitze- und oxydationsbeständige
Elektrode.
409810/0847
Nach dem vorstehend beschriebenen Verfahren läßt sich eine Schrägseitenhalbleiteranordnung, deren Seitenflächen freiliegende
PN-Übergangskanten aufweisen, nach einem zur Massenproduktion geeigneten Verfahren herstellen, bei dem zunächst PN-Übergänge,
Passivierfilme und Elektroden in bzw. an einer großflächigen Halbleiterplatte gebildet werden und die Platte erst danach in eine Mehrzahl
von Halbleiterplättchen unterteilt wird. Dieses Verfahren hat mithin folgende Vorteile: Zunächst kann man, wie gesagt, ein Verfahren
anwenden, das sich zur Massenproduktion eignet, womit auch die Reproduzierbarkeit verbessert wird und die Fertigungsschritte
vereinfacht werden. Eine Schrägseiten-Halbleiteranordnung läßt sich damit außerdem jn einem kleinflächigen Halbleiterplättchen ausbilden,
so daß die erhaltene Anordnung eine höhere Durchbruchs spannung als eine Planar- oder Mesaanordnung mit gleichen Abmessungen aufweisen
kann. Bei der herkömmlichen Art von Schrägseitenhalbleiteranordnungen wurde ein Passivierfilm kaum auf dem Halbleiterplättchen
gebildet, und wenn dies doch geschah, führte man diese Behandlung üblicherweise erst nach der Montage des Halbleiterplättchens auf
bzw. in seinem endgültigen Träger oder Behälter durch, so daß das
Halbleiterplättchen vor der Montage gereinigt werden mußte. Nach dem erfindungsgemäßen Verfahren ist dagegen der Schritt der Bildung
des Passivierfilms bereits im Fabrikationsverfahren vor der Unterteilung der Platte in einzelne Halbleiterplättchen eingeschlossen.
Es wird damit verhindert, daß das einzelne Halbleiterplättchen vor
der Montage verunreinigt wird, und der Reinigungsschritt wird überflüssig.
409810/0847
Die Erfindung soll nun anhand eines konkreten Ausführungsbeispiels
im einzelnen erläutert werden: Die Fig. 2 a - 2 i veranschaulichen
das Verfahren der Herstellung von Schräg seit en-Transistoren als Ausführungsbeispiel der Erfindung. Beim ersten Schritt des Verfahrens
wird eine großflächige Halbleiterplatte 1 hergestellt, in der die gewünschten PN-Übergänge J und J nach einem bekannten Verfahren,
wie z.B. Diffusion oder Epitaxialaufwachsen erzeugt sind, wie in Fig. 2 a angedeutet ist. Auf der einen Hauptoberfläche 11 der
Halbleiterplatte 1 wird ein Oxydfilm 2 gebildet, während Oxydfilme
3 und 4 auf den Teilen der anderen Hauptoberfläche 12, wo die PN-Übergänge
freiliegen, bzw. den Teilen der Oberfläche 12, wo die Platte 1 durch Einschneiden zu unterteilen ist, ausgebildet werden,
wobei außerdem eine Elektrode 5 auf dem restlichen Teil der Oberfläche 12 vorgesehen wird, wie Fig. 2b zeigt. Die Elektrode 5 besteht
aus hitze- und oxydationsbeständigem Metall. Gemäß Fig. 2b wird auch ein unlöslicher Überzug 6 aus Siliziumnitrid oder Tantaloxyd
zwischen dem Oxydfilm 4 und der Elektrode 5 vorgesehen. Bei diesem Aufbau ist der unlösliche Film 6 unerläßlich, wenn man das
Ätzen zum Unterteilen anwendet, und die Elektrode 5 auf dem unlöslichen Film 6 ist erforderlich, wenn ein Passivierfilm durch Elektrophorese
gebildet wird, wie an sich in der US-PS 3 280 019 beschrieben ist. Daher ist ein solcher unlöslicher Film 6 an dieser
Stelle nicht erforderlich, wenn man weder ätzt noch Elektrophorese
anwendet. Anschließend wird eine gitterförmige Unterlage 7 an der Oberfläche 12 der Halbleiterplatte 1 mittels einer Bindemittelschicht
8, wie z.B. Glas befestigt, wie in Fig. 2 c veranschaulicht ist. Vorzugsweise paßt die gitterförmige Unterlage 7 zu der Halbleiterplatte
409810/0847
in der Weise, daß das Gitternetz der Unterlage 7 genau auf den Teilen
der Elektrode 5 auf dem unlöslichen Film 6 liegt. Anschließend wird der Oxydfilm 2 selektiv entfernt, wie in Fig. 2 d veranschaulicht
ist. Man sieht eine Maske 9, die eine Beständigkeit gegen Korrosion durch ein Ätzmittel zum Unterteilen der Halbleiterplatte 1 aufweist
, auf dem Oxydfilm 2 je nach dem jeweiligen Zweck vor. Bei Verwendung des Oxydfilms 2 und der Maske 9 als Ätzmaske wird
die Halbleiterplatte 1 anschließend geätzt und dadurch in eine Mehrzahl von Halbleiterplättchen 10 unterteilt, wie Fig. 2e zeigt. Als Ergebnis
dieser Ätzbehandlung liegt der PN-Übergang J nun an der durch das Ätzen entstandenen Seitenoberfläche des Halbleiterplättchens
10 frei. Die so unterteilten Halbleiterplättchen werden von der Unterlage 7 festgehalten, so daß ihre gegenseitige Lage und ebene Ausrichtung
wie vor der Ätzbehandlung erhalten bleiben. Der unlösliche Film 6 dient dazu zu verhindern, daß der Ätzvorgang die Bindemittelschicht
8 und die Unterlage 7 erreicht. Gewöhnlich ist die Ätzgeschwindigkeit nicht über die ganze Oberfläche der Halbleiterplatte 1 gleichmäßig,
so daß die Ätzdauer gemäß einer Zeitdauer festgelegt wird, die zum Ätzen des am langsamsten abgetragenen Teils der Platte 1 erforderlich
ist.
Daher kann der unlösliche Film 6 seine Rolle in dem Fall spielen,
in dem ein gewisser Bereich zu schnell weggeätzt ist. Die Seitenoberflächen 101 der Halbleiterplättchen 10, die durch das Ätzen gebildet
sind, werden durch Elektrophorese mit einem Glasfilm 21 überzogen, wie in Fig. 2f veranschaulicht ist. Das Material für den Glasfilm 21
ist vorzugsweise Zinkborsilikatglas, wie z.B. No. 351 der General
409810/0847
2340H2
Electric Company in USA. Die Halbleiterplättchen 10 sind elektrisch
untereinander durch die Elektroden 5 verbunden, so daß keine besonderen Verbindungsmittel für die Plättchen 10 untereinander benötigt
werden. Dementsprechend läßt sich der Glasfilm nach einem Elektrophoreseverfahren
herstellen. Der Glasfilm 21 wird nachher durch eine Einbrennbehandlung verglast. Nach Fertigstellung des Glasfilms 21
wird der Oxydfilm 2 mit Ausnahme seines Randbereichs entfernt, und dann wird die freiliegende Oberfläche 11 jedes Halbleiterplättchens 10
mit einer fclektrode 22 versehen, wie Fig. 2g zeigt. Das so behandelte
Halbleiterplättchen wird dann in ein Lötbad eingetaucht, um auf den Elektroden 5 und 22 Lötschichten 23 anzubringen, wie in Fig. 2h
veranschaulicht ist. Schließlich werden die immer noch von der Unterlage 7 gehaltenen Halbleiterplättchen 10 nach Aufbringen eines Säureschutzwachses
(z. B. Apiezonwachs) auf den Glasfilm 21 in eine Säurelösung eingetaucht, um die Bindemittelschicht 8 aufzulösen und
die Halbleiterplättchen 10 von der Unterlage 7 zu trennen, und der Oxydfilm 4, der unlösliche Film 6 und die Elektrode 5 werden an
den Rändern jedes Halbleiterplättchens 10 mechanisch durchgetrennt,
um die einzelnen Transistoren fertigzustellen; deren einer in Fig. 2i
gezeigt ist. Anschließend kann das dichte Einbringen des Transistors in einen Behälter oder das Einformen in Kunstharz vorgenommen werden.
Die Unterlage 7,. die nach der Beschreibung im Zusammenhang mit Fig. 2c gitterförmig ist, kann auch die Form einer Platte haben.
Der Vorteil der gitterförmigen Unterlage besteht darin, das Auflösen
der Bindemittelschicht 8 zum Abtrennen der Halbleiterplättchen 10 von der Unterlage 7 und auch die Bildung der Lötschicht 23 auf den Elek-
409810/0847
2340H2
troden 5 zu erleichtern. Die Fig. 3a bis 3c zeigen Ausführungsbeispiele
der gitterförmigen Unterlage 7. Die Ausführungsart nach Fig. 3 a zeigt eine gleiche Gitterteilung wie die Gitterlinien der Halbleiterplatte (gestrichelte Linien in den Fig. 3 a - 3c), längs deren die
Platte zur Erzeugung einer Mehrzahl von Halbleitarplättchen eingeschnitten wird. Diese Ausführungsart ist zweckmäßig bei einer verhältnismäßig
großflächigen Halbleiterplatte anwendbar. Andererseits sind die in die Fig. 3 b und 3 c dargestellten Ausführungsarten mit
einem gröberen Gitternetz als dem Einschneidliniennetz bei einer verhältnismäßig
geringflächigen Halbleiterplatte anwendbar.
Zum Schluß- sollen noch Vorteile der erfindungsgemäß herstellbaren
Halbleiteranordnung zahlenmäßig erläutert werden. Eine Halbleiteranordnung nach den Fig. 2a bis 2i mit dem Aufbau eines Schrägseiten-NPN-Transistors,
einer quadratischen Abmessung von 4,8 mm · 4,8 mm und einem Glasfilm von 20-4Ou auf den Seitenoberflächen
wurde aus einer Halbleiterplatte mit einem Widerstand von 60 - 80 Ohm «cm und einer Dicke von 180 u nach dem erfindungsgemäßen Verfahren
hergestellt. Diese Anordnung wurde dann einem 16stündigen Druckkochversuch bei einer Temperatur von 120 C und einem Dampfdruck
von 2 at unterworfen. Nach dem Versuch hatte die Anordnung
eine Durchbruchsspannung über 1500 V. Erfindungsgemäß läßt sich also eine Halbleiteranordnung, die eine weit höhere Durchbruchsspannung
als eine Planar- oder Mesa-Halbleiteranordnung aufweist,
herstellen. Um eine so hohe Durchbruchs spannung mit einer Planarhalbleiteranordnung
zu erreichen, ist es nötig, fünf Schutzringe (übereinander angeordnet) anzubringen, um den freiliegenden PN-Übergang
409810/0847
23A0U2
abzudecken. Daher muß man, um mit der Planaranordnung die gleiche Stromkapazität zu erzielen, wie sie nach dem erfindungsgemäßen
Verfahrensbeispiel erhalten wird, ein Halbleiter plättchen mit quadratischen Abmessungen von mehr als 6,0 mm · 6,0 mm einsetzen.
Wie die Beschreibung zeigt, kann man also erfindungsgemäß zur Herstellung einer gleichwertigen Halbleiteranordnung ein im Vergleich
mit der Planar- oder Mesaanordnung viel kleineres Halbleiterplättchen verwenden.
409810/0847
Claims (12)
- Patentansprücheί 1A Verfahren zum Herstellen von Schrägseiten-Halbleiteranordnungen, gekennzeichnet durch einen ersten Verfahrensschritt der Bildung gewünschter PN-Übergänge (J , J ) in einer großflächigen Halbleiterplatte (1), einen zweiten Verfahrensschritt des Anbringens einer Unterlage (7) ander einen Hauptoberfläche (12) der Halbleiterplatte, einen dritten Verfahrensschritt des selektiven Einschneidens der Halbleiterplatte (1) von der anderen Hauptoberfläche (11) zur erstgenannten Hauptoberfläche (12) zwecks Bildung einer Mehrzahl von kleinflächigen Halbleiterplättchen (10), deren jedes wenigstens einen an der durch das Einschneiden gebildeten Oberfläche (101) freiliegenden PN-Übergang (J0) aufweist, einen vierten Verfahrensschritt der Bildung eines Passivierfilms (21) auf der durch das Einschneiden gebildeten Oberfläche (101) jedes Halbleiterplättchens (10), einen fünften Verfahrensschritt des Ablösens der Halbleiterplättchen (10) von der Unterlage (7) und einen sechsten Verfahrensschritt der Bildung von Elektroden (5, 22) auf den Halbleiterplättchen (10) zwischen dem ersten und dem fünften Verfahrensschritt .
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Unterlage (7) aus einem Material besteht, das nahezu den gleichen Wärmeausdehnungskoeffizienten wie die Halbleiterplatte (1) aufweist und bei Temperaturen beständig ist, denen die Unterlage während des Verfahrens ausgesetzt wird.409810/0847234QU2
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Unterlage (7) aus wenigstens einem der Stoffe Silizium, Quarz, Glas, Molybdän, Wolfram, Chrom, Eisen-Nickel-Eegierung und Eisen-Nickel-Kobalt-Legierung besteht.
- 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Unterlage (7) die Form eines Gitters aufweist.
- 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Unterlage (7) mit der Halbleiterplatte (l) mit Hilfe eines Bindemittels (8) verbunden wird, das bei den im weiteren Verfahren erreichten Temperaturen beständig ist.
- 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daßals Passivierfilm (21) auf der durch das Einschneiden gebildeten Oberfläche (101) jedes Halbleiterplättchens (1O) ein Glasfilm gebildet wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Glasfilm (21) unter Anwendung der Elektrophorese gebildet wird.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß auf der erstgenannten Hauptoberfläche (12) der Halbleiter platte (l) vor dem Anbringender Unterlage (7) eine Elektrode (5) zur gegenseitigen elektrischen Verbindung der Mehrzahl von Halbleiterplättchen (10) gebildet wird.Λ09810/0847* 2340U2
- 9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das selektive Einschneiden der Halbleiterplatte (1) zwecks Bildung der Mehrzahl von kleinflächigen Halbleiterplättchen (1O) mittels Ätzens durchgeführt wird.
- 10- Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß vor dem Ätzen ein ätzbeständiger Film (6) auf den Teilen der erstgenannten Hauptoberfläche (12) der Halbleiterplatte (1) angebracht wird, die zwischen den Halbleiterplättchen (1O) und auf den Umfangsbereichen derselben liegen.
- 11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei Durchführung des sechsten Verfahrensschrittes (Bildung von Elektroden) vor dem vierten Verfahrensschritt (Bildung des Passivierfilms) die Elektroden (z. B. 5) aus hitze- und oxydationsbeständigem Metall gebildet werden.
- 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß jede der Elektroden (5) aus einer ersten Schicht aus Kobalt oder Nikkei im Kontakt mit der Halbleiterplatte (1) und einer zweiten Schicht aus Silber oder Platin im Kontakt mit der ersten Schicht besteht.409810/0847Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7911772A JPS5218069B2 (de) | 1972-08-09 | 1972-08-09 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2340142A1 true DE2340142A1 (de) | 1974-03-07 |
DE2340142B2 DE2340142B2 (de) | 1977-07-28 |
DE2340142C3 DE2340142C3 (de) | 1978-03-16 |
Family
ID=13680958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2340142A Expired DE2340142C3 (de) | 1972-08-09 | 1973-08-08 | Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3913217A (de) |
JP (1) | JPS5218069B2 (de) |
DE (1) | DE2340142C3 (de) |
GB (1) | GB1400313A (de) |
NL (1) | NL161619C (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769108A (en) * | 1985-07-06 | 1988-09-06 | Semikron Gesellschaft Fur Gleichrichterbau | System for the production of semiconductor component elements |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3969813A (en) * | 1975-08-15 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Method and apparatus for removal of semiconductor chips from hybrid circuits |
FR2469000A1 (fr) * | 1979-10-30 | 1981-05-08 | Silicium Semiconducteur Ssc | Structure de thyristor tres haute tension glassive et son procede de fabrication |
US4571093A (en) * | 1983-11-04 | 1986-02-18 | Burroughs Corporation | Method of testing plastic-packaged semiconductor devices |
GB2174539B (en) * | 1985-04-30 | 1988-12-29 | Marconi Electronic Devices | Semiconductor devices |
US4904610A (en) * | 1988-01-27 | 1990-02-27 | General Instrument Corporation | Wafer level process for fabricating passivated semiconductor devices |
US5000811A (en) * | 1989-11-22 | 1991-03-19 | Xerox Corporation | Precision buttable subunits via dicing |
US5213590A (en) * | 1989-12-20 | 1993-05-25 | Neff Charles E | Article and a method for producing an article having a high friction surface |
US5236871A (en) * | 1992-04-29 | 1993-08-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method for producing a hybridization of detector array and integrated circuit for readout |
US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
US5776798A (en) * | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
JP2005517753A (ja) * | 2002-02-13 | 2005-06-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ポリマー箔の製造方法 |
US8092734B2 (en) * | 2004-05-13 | 2012-01-10 | Aptina Imaging Corporation | Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers |
US7968379B2 (en) * | 2006-03-09 | 2011-06-28 | SemiLEDs Optoelectronics Co., Ltd. | Method of separating semiconductor dies |
US7452739B2 (en) * | 2006-03-09 | 2008-11-18 | Semi-Photonics Co., Ltd. | Method of separating semiconductor dies |
CN111999632B (zh) * | 2019-05-27 | 2023-02-03 | 合肥晶合集成电路股份有限公司 | Pn结样品的获取方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3416224A (en) * | 1966-03-08 | 1968-12-17 | Ibm | Integrated semiconductor devices and fabrication methods therefor |
US3432919A (en) * | 1966-10-31 | 1969-03-18 | Raytheon Co | Method of making semiconductor diodes |
US3508980A (en) * | 1967-07-26 | 1970-04-28 | Motorola Inc | Method of fabricating an integrated circuit structure with dielectric isolation |
US3681139A (en) * | 1969-10-16 | 1972-08-01 | Western Electric Co | Method for handling and maintaining the orientation of a matrix of miniature electrical devices |
US3608186A (en) * | 1969-10-30 | 1971-09-28 | Jearld L Hutson | Semiconductor device manufacture with junction passivation |
US3771219A (en) * | 1970-02-05 | 1973-11-13 | Sharp Kk | Method for manufacturing semiconductor device |
US3768150A (en) * | 1970-02-13 | 1973-10-30 | B Sloan | Integrated circuit process utilizing orientation dependent silicon etch |
US3720997A (en) * | 1971-01-11 | 1973-03-20 | Motorola Inc | Eutectic plating and breaking silicon wafers |
-
1972
- 1972-08-09 JP JP7911772A patent/JPS5218069B2/ja not_active Expired
-
1973
- 1973-07-26 US US382691A patent/US3913217A/en not_active Expired - Lifetime
- 1973-08-01 GB GB3660473A patent/GB1400313A/en not_active Expired
- 1973-08-08 NL NL7310947.A patent/NL161619C/xx not_active IP Right Cessation
- 1973-08-08 DE DE2340142A patent/DE2340142C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769108A (en) * | 1985-07-06 | 1988-09-06 | Semikron Gesellschaft Fur Gleichrichterbau | System for the production of semiconductor component elements |
Also Published As
Publication number | Publication date |
---|---|
NL161619B (nl) | 1979-09-17 |
NL7310947A (de) | 1974-02-12 |
GB1400313A (en) | 1975-07-16 |
US3913217A (en) | 1975-10-21 |
NL161619C (nl) | 1980-02-15 |
DE2340142C3 (de) | 1978-03-16 |
JPS5218069B2 (de) | 1977-05-19 |
DE2340142B2 (de) | 1977-07-28 |
JPS4937577A (de) | 1974-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE69224965T2 (de) | Verbesserte solarzelle und verfahren zu ihrer herstellung | |
DE2523307C2 (de) | Halbleiterbauelement | |
DE2340142A1 (de) | Verfahren zum herstellen von halbleiteranordnungen | |
CH656745A5 (de) | Hochstrom-mos-feldeffekttransistor. | |
DE2246115A1 (de) | Photovoltazelle mit feingitterkontakt und verfahren zur herstellung | |
DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
CH444969A (de) | Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE2730566C3 (de) | Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung | |
DE3815512A1 (de) | Solarzelle mit verminderter effektiver rekombinationsgeschwindigkeit der ladungstraeger | |
DE2332822B2 (de) | Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium | |
DE1521414C3 (de) | Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage | |
DE3851175T2 (de) | Bipolartransistor mit Heteroübergängen. | |
DE2541275A1 (de) | Halbleitereinrichtung mit hoher spannungsfestigkeit und verfahren zu ihrer herstellung | |
DE2753207C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2501074A1 (de) | Transistoreinrichtung und verfahren zu ihrer herstellung | |
DE2608813C3 (de) | Niedrigsperrende Zenerdiode | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2039027C3 (de) | Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck | |
DE2755168A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2917165C2 (de) | Verfahren zum Verbinden eines Siliziumsubstrats mittels Aluminiumlots mit wenigstens einer Elektrode | |
DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
DE2209534A1 (de) | Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung | |
DE1639373C2 (de) | Transistor und Verfahren zu seiner Herstellung | |
DE2731221A1 (de) | Verfahren zum herstellen von halbleiterkoerpern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |