FR2469000A1 - Structure de thyristor tres haute tension glassive et son procede de fabrication - Google Patents
Structure de thyristor tres haute tension glassive et son procede de fabrication Download PDFInfo
- Publication number
- FR2469000A1 FR2469000A1 FR7926888A FR7926888A FR2469000A1 FR 2469000 A1 FR2469000 A1 FR 2469000A1 FR 7926888 A FR7926888 A FR 7926888A FR 7926888 A FR7926888 A FR 7926888A FR 2469000 A1 FR2469000 A1 FR 2469000A1
- Authority
- FR
- France
- Prior art keywords
- thyristor
- glass
- wafer
- layer
- concave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011521 glass Substances 0.000 title claims abstract description 28
- 230000015556 catabolic process Effects 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000725 suspension Substances 0.000 claims abstract description 6
- 238000001465 metallisation Methods 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011324 bead Substances 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims 1
- 238000005488 sandblasting Methods 0.000 claims 1
- QXJJQWWVWRCVQT-UHFFFAOYSA-K calcium;sodium;phosphate Chemical compound [Na+].[Ca+2].[O-]P([O-])([O-])=O QXJJQWWVWRCVQT-UHFFFAOYSA-K 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 7
- 239000008188 pellet Substances 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000006194 liquid suspension Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
Abstract
La présente invention concerne une structure de thyristor glassivé et son procédé de fabrication. Le thyristor comprenant quatre couches de types alternés 1, 2, 3 et 4 est tel que sa surface latérale 13 est concave. Sur cette surface latérale est déposée un couche de glassivation 14. Des couches de glassivation 10 et 12 sont également présentes sur les surfaces principales du thyristor à la périphérie de celui-ci ainsi qu'une couche Il à la limite entre la métallisation 22 de gâchette et la métallisation 21 de cathode. Application aux thyristors très haute tension.
Description
La présente invention concerne une structure de thyristor tres haute tension glassivée et son procédé de fabrication. Elle concerne essentiellement les thyristors pour lesquels- les tenues en tension excèdent plusieurs kilovolts.
Tout particulierement, la présente invention s'applique aux thyristors de type mesa (on rappelle qu'on distingue généralement les composants semiconducteurs à structure de type planar dans lesquels les jonctions affleurent au niveau d'une face principale du composant et les composants semiconducteurs de type mesa dans lesquels une partie au moins des jonctions redresseuses affleure au niveau de la périphérie des composants) En ce qui concerne les thyristors tres haute tension auxquels on s'intéresse ici, ceux-ci sont pratiquement toujours de type mesa. t'une des difficultés bien connues qui se pose pour de tels composants de type mesa haute tension est que le claquage des jonctions redresseuses se produit généralement daabord en surface, c'est-à-dire au niveau des affleurements des jonctions plutôt qu'en volume, dans la masse du composant. Ainsi, pour obtenir un composant supportant des tensions très élevées, il convient d'une part et bien entendu de se soucier de la structure interne et des niveaux de dopage des diverses couches semiconductrices constituant ce composant, mais aussi autre part de considérer avec soin les phénomenes se produisant au niveau des affleure ments de jonction à la périphérie du composant. Parmi les parametres intervenant pour définir la tension de claquage en surface, il convient de considérer l'angle formé entre le plan de jonction et la direction de la surface périphérique au niveau de l'affleurement de cette jonction. L'influence de la valeur de cet angle de découpe sur le claquage a été étudié en particulier dans l'article de R.L. Davies et F.E.Gentry
control of electric field at the surface of P-N juncti#n5fl
IEEE transactions electron devices, vol. ED 11, pages 313 à 323, juillet 1964. Il résulte notamment de ces travaux que les angles de découpe pour lesquels la partie restante dé la couche la plus dopée des deux couches formant la jonction a une surface plus importante que la partie restante de la couche la moins dopée de ces deux couches sont des angles favorables. Ces angles seront appelés "angles positifs". Dans le cas d'un thyristor très haute tension dans lequel les deux jonctions affleurent à la périphérie du composant, obtenir un tel angle favorable positif pour chacune des deux jonctions amène à donner une forme concave à la surface périphérique du composant.
control of electric field at the surface of P-N juncti#n5fl
IEEE transactions electron devices, vol. ED 11, pages 313 à 323, juillet 1964. Il résulte notamment de ces travaux que les angles de découpe pour lesquels la partie restante dé la couche la plus dopée des deux couches formant la jonction a une surface plus importante que la partie restante de la couche la moins dopée de ces deux couches sont des angles favorables. Ces angles seront appelés "angles positifs". Dans le cas d'un thyristor très haute tension dans lequel les deux jonctions affleurent à la périphérie du composant, obtenir un tel angle favorable positif pour chacune des deux jonctions amène à donner une forme concave à la surface périphérique du composant.
Un autre paramètre qui joue un rôle important dans la tenue en tension en surface d'une jonction résulte des propriétés d'un agent de passivation déposé au niveau de l'affleurement.de cette jonction. Parmi les divers agents de passivation connus, il s'avère que les verres (procédé dit de glassivation) constituent l'un des produits les plus efficaces car ils associent aux avantages diélectriques et électriques des avantages mécaniques et d'inertie chimique. Les procédés actuellement connus-de formation d'une couche de verre impliquent une étape de frittage qui se produit à une température telle que, si des couches métalliques ont été préalablement déposées sur la tranche semiconductrice, des atomes métalliques diffusent dans le semiconducteur et perturbent fortement ses propriétés.Par conséquent, lors de la fabrication d'un composant semiconducteur glassivé, on est amené à effectuer les étapes de glassivation avant les étapes de métallisation.
Ainsi, si l'on veut obtenir un thyristor très haute tension qui soit limité par une surface latérale concave et qui soit passive par glassivation, un problème se pose du fait que la surface latérale -périphérique concave ne peut être obtenue qu'après découpe des thyristors en composants individuels (en général de forme circulaire) à partir d'une plaquette semiconductrice unique sur laquelle un grand nombre de thyristors identiques a été formé et qu'ensuite seulement, il conviendrait de former un motif de métallisation de gâchette et de cathode sur une face du composant.La formation d'un tel motif, par les procédés couramment utilisés dans le domaine de la fabrication des semiconducteurs, implique des étapes de masquage et d'attaque chimi.que, étapes qui seraient fort délicates à réaliser sur un composant individuel et qui très vraisemblablement ne permettraient pas une fabrication économique.
Ainsi, un objet de la présente invention est de prévoir une structure de thyristor haute tension à surface périphérique concave pas-sivée par glassivation.
Un autre objet de la présente invention est de prévoir un procédé de fabrication d'un tel thyristor qui soit simple et économique.
Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un thyristor haute tension limité latéralement par une surface périphérique concave, cette surface et les zones non métallisées des surfaces principales du thyristor étant passivées par glassivation. Le procédé de fabrication de thyristors selon la présente invention consiste à partir d'une plaquette semiconductrice comportant selon un motif répétitif des couches semiconductrices alternées de façon appropriée, et comprend les étapes suivantes : déposer une couche de verre sur les faces principales de la plaquette et graver cette dernière aux emplacements destinés à recevoir ultérieurement les couches de métallisation ; découper la plaquette en thyristors élémentaires ; attaquer latéralement la surface périphérique de chaque thyristor pour lui donner une forme concave ; former à nouveau une couche de verre sur cette surface concave pour réaliser la protection de la jonction ; immerger alors la plaquette dans un bain électrochimique de métallisation ; d'où il résulte que seuls les emplacements non glassivés des surfaces principales sont métallisés en raison des propriétés d'autolocalisation des métallisations déposées par déplacement électrochimique.
Ces métallisations (nickel par exemple) peuvent être ensuite facilement étamables par simple fusion susjacente d'une préforme de soudure, la non mouillabilité sur le verre du métal en fusion entraînant elle aussi une autolocalisation de 1' étamage.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
- la figure 1 représente une vue partielle en coupe et en perspective d'une plaquette semiconductrice dans laquelle est formée une structure de couches correspondant à un thyristor
- les figures 2 à 4 sont des vues en coupe illustrant diverses étapes du procédé de fabrication de thyristors haute tension glassivés à surface latérale concave selon la présente invention.
- la figure 1 représente une vue partielle en coupe et en perspective d'une plaquette semiconductrice dans laquelle est formée une structure de couches correspondant à un thyristor
- les figures 2 à 4 sont des vues en coupe illustrant diverses étapes du procédé de fabrication de thyristors haute tension glassivés à surface latérale concave selon la présente invention.
Les diverses dimensions indiquées dans les figures ne correspondent pas à une échelle et, conformément à la pratique usuelle dans la représentation des dispositifs semiconducteurs, certaines des dimensions ont été agrandies par rapport aux autres pour mieux illustrer l'exposé qui va suivre. De.même, les diverses figures ne sont pas non plus tracées à l'échelle les unes par rapport aux autres. D'autre part, dans ces diverses figures, de mêmes références désignent des éléments et couches analogues.
La figure 1 représente de façon schématique une plaquette semiconductrice dans laquelle ont été ménagées des couches de types de conductivité alternés pour former de façon répétitive des structures de thyristors. Chaque thyristor élémentaire comprend successivement une couche 1 de type P, une couche 2 de type N, une couche 3 de type P et une couche 4 de type N (bien entendu tous les types de conductivité pourraient être interchangés). La couche 1 constitue l'anode du thyristor, la couche 4 sa cathode et la partie de la couche 3 affleurant au centre de la couche 4 constitue la gâchette.
La figure 1 représente comme cela est classique pour les thyristors de puissance haute tension une zone de gâchette centrale, c'est-à-dire située au centre de la cathode. La structure d'ensemble a été représentée comme ayant un motif circulaire comme cela est classique pour les thyristors très haute tension. Les traits en pointillés 5 représentent les séparations entre les thyristors elementaires, après leur découpe circulaire, laquelle peut être effectuée par exemple à l'aide d'un laser.
A partir de la plaquette semiconductrice représentee en figure 1, il convient de former des métallisations sur les couches d'anode, de cathode et de gâchette, et de séparer les thyristors élémentaires. tout en passivant les zones de découpe. Pour donner un ordre de grandeur pratique, sans que cela constitue une limitation à la présente invention, on notera que l'épaisseur de la plaquette est le plus souvent supérieure à 400 microns et la dimension d'un thyristor élémentaire de l'ordre de quelques millimètres carrés à quelques centimètres carrés.
La première étape du procédé selon la présente invention est illustrée en figure 2. Les deux faces de la plaquette sont revêtues d'une couche de verre qui est localisée de façon à obtenir sur la face portant la cathode et la gâchette une couche de verre 10 à la limite entre les thyristors élémentaires, cette couche s'étendant de façon à recouvrir la zone où la couche 4 de type N affleure à la surface. De même, une couche localisée de verre, désignée par la référence 11, recouvre la séparation entre les zones de cathode et de gâchette, c'est-à-dire qu'elle recouvre l'autre affleurement de la jon#ction entre les couches 3 et 4. Sur la surface inférieure de la plaquette, le dépôt de verre, désigné par la référence 12, est localisé au voisinage de la limite entre deux thyristors élémentaires.Les limites entre les thyristors élémentaires sont désignées comme en figure 1 par des traits pastillés 5.
Ces couches de glassivation sur les surfaces supérieure et inférieure de la plaquette semiconductrice peuvent être localisées par tous procédés connus. On peut, ou bien déposer une couche uniforme de verre et la fritter puis la découper ensuite par masquage et attaque chimique, ou bien déposer cette couche de verre en la mélangeant à une résine photosensible, masquer et enlever les dépots en excès puis réaliser ensuite seulement le frittage. Une localisation directe par sérigraphie peut également être envisagée.
Une fois formées les giassivations localisées 10, 11 et 12, la plaquette est découpée en pastilles elémen taires sensiblement au milieu des glassivations localisées 10 et 12 en regard l'une de l'autre. Après cela. comme le représente la figure 3, la surface périphérique de la plaquette est attaquée pour lui conférer une forme concave de sorte que les angles de découpe des affleurements de jonction entre les couches 1 et 2 d'une part et 2 et 3 d'autre part soient positifs. Pour obtenir cette surface latérale 13 concave, on peut par exemple procéder à un sablage des faces latérales de la plaquette ou bien à une attaque chimique.Dans les deux cas, on pourra protéger Si nécessaire les surfaces principales des thyristors élémentaires par une couche de résine, cette couche de résine étant déposée sur la plaquette avant sa découpe en thyristors élémentaires.
Après cela, comme l'illustre la figure 4, on forme une glassivation 14 sur les faces latérales de la plaquette.
Pour cela dans le cas où chaque thyristor élémentaire est à symétrie de révolution, on fait tourner chacune des pastilles autour de son axe et une suspension contenant des billes de verre et déposée localement dans la concavité de la surface latérale 13, après quoi cette suspension est chauffée pour faire évaporer le liant. De préférence, la plaquette est disposée verticalement pendant sa rotation, le dépôt de la -suspension étant effectué dans la partie supérieure et le chauffage dans la partie inférieure s'il s'agit d'un dépôt à la seringue et vice versa s'il s'agit d'un dépôt par immersion partielle du bord de la pastille dans une suspension liquide de poudre de verre. Un traitement thermique est effectué pour fritter le verre déposé 14.Au cours de ce traitement thermique, les zones glassivées 10 et 12 préalablement déposées se fondent avec la nouvelle couche de verre 14 de façon à protéger efficacement les coins de la pastille en ce qui concerne les dommages mécaniques éventuels ou des infiltrations de substances polluantes. Enfin, les pastilles élémentaires sont immergées dans un bain de métallisation à déplacement électrochimique pour former une métallisation d'anode 20, une métallisation de cathode 21 et une métallisation de gâchette 22. On notera que l'un des avantages importants résultant de l'utilisation de glassivation est que, lors de cette métallisation au bain, aucun dépôt ne se forme sur le verre et que l'on obtient directement des métallisations localisées aux emplacements souhaités.Il n'est donc pas utile d'effectuer des traitements incluant des étapes de masquage au niveau des thyristors découpés en pastilles individuelles.
A titre d'exemple numérique un thyristor circulaire selon la présente invention, ayant une épaisseur de 2 semiconducteur de 700 microns et une surface de 0,5 cm permet de supporter une tension de l'ordre de 6000 volts alors qu'un thyristor glassivé conventionnel de mêmes dimensions sans surface latérale concave ne pourrait supporter que 2000 volts.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus ; elle en inclut les diverses variantes et généralisations comprises dans le domaine des revendications ci-après. Notamment, dans ces revendications, le terme thyristor désigne toute structure semiconductrice comprenant au moins 4 couches alternées et pour laquelle une découpe latérale concave est favorable, par exemple un triac.
Claims (7)
1. Structure de thyristor haute tension limitée latéralement par une surface périphérique concave caractérisée en ce que cette surface concave et les zones non métallisées des surfaces principales sont passivées par glassivation.
2. Procédé de fabrication de thyristors selon la revendication 1 à partir d'une plaquette semiconductrice comportant, selon un motif répétitif, des couches semiconductrices alternées de façon appropriée, caractérisé en ce qu'il comprend les étapes suivantes
- former une couche de verre sur les faces-principales de la plaquette aux emplacements où celles-ci ne doivent pas recevoir de couches de métallisation,
- découper la plaquette en thyristors élémentaires,
- attaquer latéralement la surface périphérique de chaque thyristor pour lui donner une forme concave,
- former une couche de verre sur cette surface concave,
- immerger la plaquette dans un bain de métallisation, d'où il résulte qu'une métallisation ne se forme, par déplacement électrochimique qu'aux emplacements non glassivés des surfaces principales.
3. procédé selon la revendication 2, caractérisé en ce que les couches de verre déposées sur les surfaces principales de la plaquette sont notamment présentes au niveau des limites entre les thyristors élémentaires formes sur cette plaquette.
4. Procédé selon la revendication 2, caractérisé en ce que l'attaque générale de la surface périphérique de chaque thyristor est effectuée par sablage.
5. Procédé selon la revendication 2, caractérisé en ce que l'attaque latérale de la surface périphérique de chaque thyristor est effectuée par attaque chimique.
6. Procédé selon la revendication 2, caractérisé en ce que le dépôt de la couche de verre sur la surface concave est effectué en maintenant le thyristor en position verticale, en le faisant tourner autour de son axe et en injectant à la seringue une suspension contenant des billes de verre dans la surface concave.
7. Procédé selon la revendication 2, caractérisé en ce que le dépôt de la couche de verre sur la surface concave est effectué en maintenant le thyristor en position verticale, en le faisant tourner autour de son axe tout en immergeant sa partie inférieure dans une suspension liquide de billes de verre.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7926888A FR2469000A1 (fr) | 1979-10-30 | 1979-10-30 | Structure de thyristor tres haute tension glassive et son procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7926888A FR2469000A1 (fr) | 1979-10-30 | 1979-10-30 | Structure de thyristor tres haute tension glassive et son procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2469000A1 true FR2469000A1 (fr) | 1981-05-08 |
| FR2469000B1 FR2469000B1 (fr) | 1983-07-01 |
Family
ID=9231178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7926888A Granted FR2469000A1 (fr) | 1979-10-30 | 1979-10-30 | Structure de thyristor tres haute tension glassive et son procede de fabrication |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2469000A1 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689243A (en) * | 1969-12-08 | 1972-09-05 | Texas Instruments Inc | Method of passivating semiconductors |
| GB1400313A (en) * | 1972-08-09 | 1975-07-16 | Hitachi Ltd | Method of producing semiconductor device |
| FR2305021A1 (fr) * | 1975-03-20 | 1976-10-15 | Bbc Brown Boveri & Cie | Procede pour l'application de glacures sur la surface des parties actives d'elements a semi-conducteurs, dispositif de serrage pour la mise en oeuvre du procede et application de celui-ci a la passivation des jonctions pn |
| GB2008320A (en) * | 1977-11-18 | 1979-05-31 | Semikron Gleichrichterbau | Method for prudiction of semicondutor bodies |
-
1979
- 1979-10-30 FR FR7926888A patent/FR2469000A1/fr active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689243A (en) * | 1969-12-08 | 1972-09-05 | Texas Instruments Inc | Method of passivating semiconductors |
| GB1400313A (en) * | 1972-08-09 | 1975-07-16 | Hitachi Ltd | Method of producing semiconductor device |
| FR2305021A1 (fr) * | 1975-03-20 | 1976-10-15 | Bbc Brown Boveri & Cie | Procede pour l'application de glacures sur la surface des parties actives d'elements a semi-conducteurs, dispositif de serrage pour la mise en oeuvre du procede et application de celui-ci a la passivation des jonctions pn |
| GB2008320A (en) * | 1977-11-18 | 1979-05-31 | Semikron Gleichrichterbau | Method for prudiction of semicondutor bodies |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2469000B1 (fr) | 1983-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0038238B1 (fr) | Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface | |
| EP0165085A1 (fr) | Procédé de réalisation de contacts d'aluminium à travers une couche isolante épaisse dans un circuit intégré | |
| EP0463956A1 (fr) | Procédé de réalisation d'un étage d'un circuit intégré | |
| EP0013340A1 (fr) | Résistance à tension de claquage améliorée obtenue par une double implantation ionique dans un substrat semi-conducteur et son procédé de fabrication | |
| EP0036802B1 (fr) | Procédé de réalisation de dispositifs à effet mémoire à semi-conducteurs amorphes | |
| FR2832547A1 (fr) | Procede de realisation d'une diode schottky sur substrat de carbure de silicium | |
| JP3902674B2 (ja) | 半導体装置の製造方法 | |
| US4180422A (en) | Method of making semiconductor diodes | |
| US3777227A (en) | Double diffused high voltage, high current npn transistor | |
| JP2671419B2 (ja) | 半導体装置の製造方法 | |
| EP0996146A1 (fr) | Procédé de formation d'un caisson isolé dans une plaquette de silicium | |
| FR2625839A1 (fr) | Procede de passivation d'un circuit integre | |
| FR2515425A1 (fr) | Procede de definition d'elements de taille inferieure au micron dans des dispositifs semi-conducteurs | |
| FR2469000A1 (fr) | Structure de thyristor tres haute tension glassive et son procede de fabrication | |
| US4219373A (en) | Method of fabricating a semiconductor device | |
| GB1569931A (en) | Manufacture of semiconductor devices | |
| EP0689253B1 (fr) | Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale commandable électriquement | |
| US3253951A (en) | Method of making low resistance contact to silicon semiconductor device | |
| FR2796758A1 (fr) | Procede de correction des effets topographiques sur substrat en micro electronique | |
| US3764507A (en) | Method of making semiconductor layers on high purity alumina layers | |
| US3294600A (en) | Method of manufacture of semiconductor elements | |
| FR2487576A1 (fr) | Procede de fabrication de diodes mesa glassivees | |
| EP1601010A2 (fr) | Formation de tranchées obliques | |
| EP0542647B1 (fr) | Procédé de gravure d'un sillon profond | |
| US3792525A (en) | Method of making a semiconductive signal translating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |