CN111999632B - Pn结样品的获取方法 - Google Patents
Pn结样品的获取方法 Download PDFInfo
- Publication number
- CN111999632B CN111999632B CN201910447034.8A CN201910447034A CN111999632B CN 111999632 B CN111999632 B CN 111999632B CN 201910447034 A CN201910447034 A CN 201910447034A CN 111999632 B CN111999632 B CN 111999632B
- Authority
- CN
- China
- Prior art keywords
- junction
- etching solution
- sample
- substrate
- obtaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 238000005530 etching Methods 0.000 claims abstract description 69
- 238000005520 cutting process Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 44
- 239000010410 layer Substances 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 26
- 238000002360 preparation method Methods 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 230000035484 reaction time Effects 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Sampling And Sample Adjustment (AREA)
Abstract
本发明提供了一种PN结样品的获取方法。通过在预制备体的互连结构层中形成开窗，以使蚀刻溶液可以通过开窗，实现从预制备体的顶部和PN结进行反应，因此在将预制备体浸入至蚀刻溶液之前可以不执行切割过程，有效减少了切割工艺的执行次数，并且在PN结和蚀刻溶液进行反应时，PN结的截面可以不暴露出，从而可以避免PN结的截面被蚀刻溶液污染。此外，针对预制备体中具有多个PN结的情况，则可以使多个PN结同时与蚀刻溶液反应，有利于对反应时间进行统一调控，降低PN结样品的获取难度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种PN结样品的获取方法。
背景技术
任何一种结型半导体器件的设计和制造总是同PN结紧密的联系在一起，因此PN结的质量检测对芯片的制程控制、工艺改进以及结型半导体器件的失效分析至关重要。目前，针对PN结的检测往往需要采用结蚀刻(junction stain)的方法，以将P型半导体区和N型半导体区分开。
具体的，图1a～图1c为现有的一种获取PN结样品过程中的结构示意图，参考图1a～图1c所示，在获取PN结样品时，目前通常采用的方法包括如下步骤。
步骤一，如图1a所示，提供预制备体10，所述预制备体10中形成有PN结。
步骤二，继续参考图1a所示，对所述预制备体10中对应于PN结的区域执行第一次切割过程，以形成暴露出PN结的片状样品20。
需要说明的是，在后续步骤中，需要将暴露有PN结的预制备体10浸入至蚀刻溶液中，因此通过所述第一次切割过程，是在所述PN结区域的两侧挖槽以形成片状样品20，所述片状样品20仍然与预制备体10的母体连接。
步骤三，将所述预制备体10浸入至蚀刻溶液中，所述蚀刻溶液与片状样品20中的PN结反应，以使PN结的界面显现出。
应当认识到，在PN结和刻蚀溶液进行反应时，决定反应时间的其中一个因素是片状样品20的厚度，因此可根据片状样品20的厚度对应的调整反应时间。
步骤四，具体参考图1b所示，对所述预制备体10执行第二次切割过程，以使含有PN结区域的片状样品20与预制备体10的母体分离，形成PN结样品。
由此可见，传统的PN结样品的获取方法中，在将对应的片状样品浸入至蚀刻溶液之前和浸入至蚀刻溶液之后均需要执行切割过程，其获取过程较为繁琐。尤其是，在针对预制备体10中具有至少两个PN结时，则需要循环多次执行步骤二至步骤四，以分别获取多个PN结样品，此时将会产生更多的问题，例如会存在如下技术问题：
1、针对每一PN结而言，均需要在对应的片状样品浸入蚀刻溶液之前和浸入蚀刻溶液之后都执行切割过程，从而造成切割设备的资源浪费；
2、针对不同的PN结而言，不同次的切割过程不可避免的会使所得到的片状样品的厚度不同，此时会导致不同的片状样品与刻蚀溶液的反应时间难以统一；
3、暴露出的PN结浸入至蚀刻溶液中，容易污染PN结的截面；尤其是，针对多个PN结样品需要依次浸入至蚀刻溶液中时，会在蚀刻溶液中残留大量的污染物，那么在将下一PN结的片状样品浸入至蚀刻溶液中进行反应时，则下一PN结的片状样品将会被严重污染。
例如参考图1c所示，大量污染物附着在PN结的截面上(具体参考图1c中的虚线框所示)，不仅会导致PN结的界面显示效果不佳，并且还会影响后续对PN结的观测。
发明内容
本发明的目的在于提供一种PN结样品的获取方法，以解决现有的PN结样品的获取方法中需要执行多次的切割过程、PN结样品容易被污染以及PN结和蚀刻溶液的反应时间难以统一的问题。
为解决上述技术问题，本发明提供一种PN结样品的获取方法，包括：
提供一预制备体，所述预制备体包括衬底和形成在衬底顶表面上的互连结构层，以及所述衬底中形成有至少一个PN结；
形成至少一开窗在所述互连结构层中，所述开窗暴露出所述衬底的顶表面；
将所述预制备体浸入至一蚀刻溶液中，所述蚀刻溶液通过所述开窗和所述衬底中的PN结进行反应，以显现出所述PN结的界面；以及，
对所述预制备体执行切割工艺，暴露出所述PN结的截面，以构成PN结样品。
可选的，所述开窗暴露出所述PN结中的至少一半导体区。
可选的，所述互连结构层包括介质层和形成在所述介质层中的导电插塞，所述导电插塞的底部延伸至所述衬底的顶表面；
以及，形成所述开窗的方法包括：从所述预制备体的顶表面执行研磨工艺，以暴露出所述导电插塞，并去除所述导电插塞，以在所述介质层中形成所述开窗。
可选的，在去除所述导电插塞之前，所述导电插塞的底部与所述PN结中的至少一半导体区电性连接。
可选的，在显现出所述PN结的界面之后，以及执行所述切割工艺之前，还包括：
清洗所述预制备体，以去除附着在所述预制备体上的蚀刻溶液。
可选的，在显现出所述PN结的界面之后，以及执行所述切割工艺之前，还包括：
形成保护层在所述衬底上，所述保护层填充所述开窗。
可选的，形成所述保护层的方法包括：利用旋涂工艺涂覆所述保护层的材料在所述衬底上。
可选的，在所述预制备体的所述衬底中形成有至少两个PN结；
以及，在将所述预制备体浸入至所述蚀刻溶液中时，所述至少两个PN结同时和所述蚀刻溶液进行反应。
可选的，所述预制备体中形成有至少两个结型半导体器件；
其中，在形成所述开窗时，每一所述结型半导体器件对应有至少一个所述开窗；
在将所述预制备体浸入至所述蚀刻溶液中时，所述至少两个结型半导体器件的PN结同时和所述蚀刻溶液进行反应；以及，
在执行所述切割工艺时，依次执行至少两次切割过程，以分别形成与所述至少两个结型半导体器件相对应的PN结样品。
可选的，所述至少两个结型半导体器件包括N型晶体管和P型晶体管。
在本发明提供的PN结样品的获取方法中，通过在互连结构层中形成开窗，以利用开窗实现蚀刻溶液可以从预制备体的顶部和PN结进行反应，以显现出PN结的界面，之后，执行切割工艺，以形成暴露有PN结的PN结样品。即，本发明提供的获取方法中，在使PN结和蚀刻溶液进行反应之前，并不需要执行切割过程以暴露出PN结的截面，从而可以减少切割工艺的执行次数，并且在将预制备体浸入至蚀刻溶液中时，PN结的截面未暴露出，进而可以避免PN结的截面被污染。尤其是，基于本发明中是从预制备体的顶表面实现对PN结界面的显现过程，因此预制备体中的两个或两个以上的PN结即可以同时与蚀刻溶液进行反应，此时对于预制备体中的多个PN结与蚀刻溶液的反应时间可以统一调控，有利于降低PN结样品的获取难度。
进一步的，针对形成有导电插塞的预制备体而言，则可以在执行切割工艺之前去除导电插塞。如此一来，一方面，可以避免后续在执行切割工艺时产生窗帘效应(curtaineffect)；另一方面，通过去除导电插塞，可以形成暴露出衬底顶表面的通孔，从而可以直接利用该通孔使蚀刻溶液与衬底中的PN结反应，进一步简化了PN结样品的获取过程，并提高所获取的PN结样品的品质。
附图说明
图1a～图1c为现有的一种获取PN结样品过程中的结构示意图；
图2为本发明一实施例中的PN结样品的获取方法的流程示意图；
图3a为本发明一实施例中的PN结样品的获取方法在其执行步骤S100时预制备体的俯视图；
图3b为本发明一实施例中的PN结样品的获取方法在其执行步骤S100时预制备体的部分截面示意图；
图4a为本发明一实施例中的PN结样品的获取方法在其执行步骤S200时预制备体的俯视图；
图4b为本发明一实施例中的PN结样品的获取方法在其执行步骤S200时预制备体的部分截面示意图；
图5a～图6a为本发明一实施例中的PN结样品的获取方法在其执行步骤S300时预制备体的俯视图；
图5b～图6b为本发明一实施例中的PN结样品的获取方法在其执行步骤S300时预制备体的部分截面示意图；
图7为本发明一实施例中的PN结样品的获取方法在其执行步骤S400时所得到的PN结样品的结构示意图。
其中，附图标记如下：
10-预制备体；
20-片状样品；
100-预制备体；
110-衬底；
110P-阱区；
110N-源漏区；
120-互连结构层；
120a-开窗；
121-介质层；
122-导电插塞；
130-保护层；
200-PN结样品。
具体实施方式
承如背景技术所述，传统的PN结样品的获取方法中，针对各个PN结而言，需依次循环执行第一次切割过程-PN结界面的显现过程-第二次切割过程，以分别获取多个PN结样品，其获取过程较为繁琐。
为此，本发明提供了一种PN结样品的获取方法，以简化PN样品的获取难度，并提高所获取的PN结样品的品质。图2为本发明一实施例中的PN结样品的获取方法的流程示意图，如图2所示，所述PN结样品的获取方法包括：
步骤S100，提供一预制备体，所述预制备体包括衬底和形成在衬底顶表面上的互连结构层，以及所述衬底中形成有至少一个PN结；
步骤S200，形成至少一开窗在所述互连结构层中，所述开窗暴露出所述衬底的顶表面；
步骤S300，将所述预制备体浸入至一蚀刻溶液中，所述蚀刻溶液通过所述开窗对所述衬底中的PN结进行反应，以显现出所述PN结的界面；以及，
步骤S400，对所述预制备体执行切割工艺，暴露出所述PN结的截面，以构成PN结样品。
即，本发明提供的PN结样品的获取方法中，通过形成开窗，以实现从衬底的顶表面和PN结进行反应。基于此，在针对多个PN结而言，则可以同时完成多个PN结界面的的显现过程，有效改善了蚀刻溶液对PN结的截面造成污染的问题，并且还可以避免传统的PN结界面的显现过程中反应时间无法统一的现象，同时还能够减少执行切割的次数。
此外，针对具有互连结构层的预制备体而言，当采用传统的PN结样品的获取方法时，则在执行切割的过程中，极易在互连结构层其导电插塞的下方形成窗帘效应(curtaineffect)，即互连结构层中的导电插塞的材料常常会延展至其下方PN结的半导体区中，从而会影响后续蚀刻溶液和PN结的反应过程，并且不利于PN结的观测。
对此，本发明提供的获取方法中，可以在执行切割工艺之前，去除互连结构层中的导电插塞，以解决如上所述的由导电插塞引起的窗帘效应，进一步提高所获取的PN结样品的品质。
以下结合附图和具体实施例对本发明提出的PN结样品的获取方法的各个步骤作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3a为本发明一实施例中的PN结样品的获取方法在其执行步骤S100时预制备体的俯视图，图3b为本发明一实施例中的PN结样品的获取方法在其执行步骤S100时预制备体的部分截面示意图。
在步骤S100中，具体参考图3a和图3b所示，提供一预制备体100，所述预制备体100包括衬底110和形成在衬底顶表面上的互连结构层120，以及所述衬底110中形成有至少一个PN结。本实施例中，以所述预制备体100中形成有至少两个PN结为例进行解释说明。
即，所述衬底110中形成有至少一对相互邻接的P型半导体区和N型半导体区，所述P型半导体区和N型半导体区的交界面即构成PN结的界面。在后续工艺中，即可针对衬底110中的至少一个PN结获取对应的PN结样品，并对所获取的PN结样品进行分析。
进一步的，所述预制备体100中例如形成有至少两个结型半导体器件，所述结型半导体器件中即对应有PN结。以及，所述结型半导体器件可进一步包括晶体管，所述晶体管可以为N型晶体管和P型晶体管。图3b中即示意性的示出了一个晶体管的截面示意图，如图3b所示，所述衬底110中形成有一阱区110P(本实施例中，以P型阱区为例)，以及所述阱区110P中还形成有源漏区110N(本实施例中，以N型源漏区为例)，其中所述源漏区110N和所述阱区110P的交界面即构成了PN结的界面。
进一步的，在所述预制备体100中的互连结构层120覆盖在所述衬底110的顶表面上，本实施例中，所述互连结构层120即覆盖在结型半导体器件的上方，以利用所述互连结构层120实现结型半导体器件的电性引出。具体参考图3b所示，所述互连结构层120包括介质层121和形成在所述介质层121中的导电插塞122，所述导电插塞122的底部延伸至所述衬底110的顶表面。其中，所述导电插塞122的材质例如包括钨(W)。
继续参考图3b所示，所述导电插塞122的底部延伸至衬底110的顶表面，并和PN结中的至少一半导体区电性连接。本实施例中，所述导电插塞122的底部即与所述源漏区110N接触，以用于实现源漏区110N的信号传导。
图4a为本发明一实施例中的PN结样品的获取方法在其执行步骤S200时预制备体的俯视图，图4b为本发明一实施例中的PN结样品的获取方法在其执行步骤S200时预制备体的部分截面示意图。
在步骤S200中，具体参考图4a和图4b所述，形成至少一开窗120a在所述互连结构层120中，所述开窗120a暴露出所述衬底110的顶表面。在后续工艺中，即可通过所述开窗120a，实现蚀刻溶液和衬底110中的PN结进行反应，以显现出PN结的界面。
如上所述，本实施例中，所述互连结构层120中的导电插塞122其底部延伸至衬底110的顶表面上。基于此，则形成所述开窗120a的方法例如包括：去除所述导电插塞122，此时即在介质层121中空余出对应于导电插塞的通孔，所述通孔即可构成了所述开窗120a。
需要说明的是，在后续步骤中，还包括对所述预制备体100进行切割过程，此时，由于导电插塞122的材质具备延展性(例如，钨具备较大的延展性)，从而会导致导电插塞122的材料向下延展至半导体区，造成窗帘效应，进而会对PN结的观测造成影响。对此，本实施例中，在对所述预制备体100进行切割之前，即去除了所述导电插塞122，从而避免了由导电插塞122引起的窗帘效应。
可以理解的是，本实施例中，通过去除导电插塞122，不仅可以解决窗帘效应，并且空余出的通孔还暴露出衬底110的顶表面，从而可以直接利用所述通孔构成开窗120a，有利于简化PN结样品的获取步骤。
其中，去除所述导电插塞122的方法具体包括：首先，从所述互连结构层120的顶表面执行研磨工艺，以暴露出所述导电插塞122的顶部；接着，去除暴露出的所述导电插塞122。
继续参考图4b所示，可使所述开窗120a进一步暴露出PN结中的至少一个半导体区(即，可使所述开窗120a暴露出PN结中的P型半导体区和/或N型半导体区)，如此，即可使蚀刻溶液更容易和PN结进行反应。
应当认识到，本实施例中，由于所述导电插塞122的底部和PN结中的至少一半导体区接触，即，所述导电插塞122位于半导体区的上方。因此，在采用传统的PN结样品的获取方法时所产生的窗帘效应，会严重覆盖导电插塞122下方的PN结。而本实施例中，通过去除导电插塞122以解决窗帘效应的同时，所形成的通孔还暴露出了PN结的半导体区。
此外，还需要说明的是，当需要对预制备体100中的多个PN结进行分析时，则对应的可以制备出多个PN结样品。基于此，则在该步骤中，可以同时制备出与所述多个PN结相对应的多个开窗120a，如此一来，在后续的PN结界面的显现过程中，即可以使多个PN结同时实现界面显现。
图5a～图6a为本发明一实施例中的PN结样品的获取方法在其执行步骤S300时预制备体的俯视图，图5b～图6b为本发明一实施例中的PN结样品的获取方法在其执行步骤S300时预制备体的部分截面示意图。
在步骤S300中，具体参考图5a和图5b所示，将所述预制备体100浸入至一蚀刻溶液中，所述蚀刻溶液通过所述开窗120a和所述衬底110中的PN结进行反应，以显现出PN结的界面。
其中，所述蚀刻溶液可以为酸的混合物(mix acid)。以及，在对所述PN结进行反应，以显现出PN结界面的原理例如为：PN结中的P型半导体区和N型半导体区存在电势差异，从而导致两个半导体区与蚀刻溶液的反应速率不同，从而在一定条件下即可以显现出P型半导体区和N型半导体区的界限。具体而言，针对不同的预制备体而言，可以对应调整反应时间和蚀刻溶液的温度，以实现PN结界面的显现过程。在一个具体的示例中，所述蚀刻溶液中例如含有显色粒子，在蚀刻溶液和PN结进行反应时，蚀刻溶液中的显色粒子可以替换出PN结的半导体区中的部分粒子，从而使PN结的界面显现出。
参考图5a和图5b所示，所述蚀刻溶液通过开窗120a进入，并与衬底110中的半导体区反应，进而使PN结的界面显现出。本实施例中，所述蚀刻溶液与源漏区110N反应，以显现出源漏区110N和阱区110P之间的界面。
本实施例中，针对多个PN结而言，相应的开设有多个开窗120a，因此在将所述预制备体100浸入至蚀刻溶液中时，则蚀刻溶液同时进入多个开窗120a，从而可以同时和多个PN结进行反应。
需要说明的是，在获取PN结样品的传统方法中，是将暴露有PN结截面的预制备体浸入至蚀刻溶液中的，此时容易污染暴露出的PN结截面。以及，针对不同的PN结而言，需要分别进行切割以形成PN结样品，接着再依次将各个PN结样品浸入至蚀刻溶液中。此时，已对上一PN结样品进行反应之后的蚀刻溶液中会存留有大量的污染物，从而在将下一PN结样品浸入至该蚀刻溶液中时，即会导致下一PN结样品被严重污染；并且，不同的PN结样品的厚度存在差异，从而导致不同的PN结样品的反应时间难以统一控制。
由此可知，与传统的PN结界面的显现过程相比，本实施例中在对PN结进行反应时，PN结截面未暴露出，从而可以避免被蚀刻溶液污染，并且可以对同一预制备体100中的多个PN结样品同时进行反应，有利于对预制备体100中的多个PN结样品的反应时间进行统一调控。
进一步的，在对PN结进行反应，以显现出PN结的界面之后，还包括：清洗所述预制备体100，以去除附着在所述预制备体100上的蚀刻溶液。例如，可以采用去离子水清洗所述预制备体100。
继续参考图6a和图6b所示，在清洗所述预制备体100之后，还包括：形成保护层130在所述衬底110上，所述保护层130填充所述开窗120a，以利用所述保护层130保护被蚀刻后的半导体区。
具体的，形成所述保护层130的方法可包括：利用旋涂工艺涂覆所述保护层130的材料在所述衬底100上。
图7为本发明一实施例中的PN结样品的获取方法在其执行步骤S400时所得到的PN结样品的结构示意图。
在步骤S400中，具体参考图7所示，对所述预制备体100执行切割工艺，暴露出所述PN结的截面，以构成PN结样品200。其中，通过所述切割工艺，可使所述PN结样品200脱离于预制备体母体，以便于后续对所述PN结样品200进行观测分析。例如，可采用透射电子显微镜(Transmission electron microscope，TEM)对所述PN结样品200进行观测分析。
具体的，对所述预制备体100执行切割工艺的方法包括：利用聚焦离子束(FocusedIon beam，FIB)切割所述预制备体。以及，通过切割工艺，例如可以将预制备体100中对应于PN结的区域，切割为片状的PN结样品200，片状的PN结样品200的截面即暴露出已显现有PN结界面的PN结。
需要说明的是，与传统的PN结样品的获取方法中显现出PN结界面的前后均需要执行切割过程相比，本实施例中，省去了在PN结与蚀刻溶液反应之前的切割步骤，减少了执行切割工艺的次数，有效缓解切割设备的资源浪费的问题。
本实施例中，可以对预制备体100中的多个已显现有PN结界面的PN结依次进行切割过程，以分别形成多个PN结样品。
综上所述，本实施例中的PN结样品的获取方法，可以从预制备体的顶表面，同时对预制备体中的多个PN结进行PN结的界面显现过程，接着在执行切割工艺，以形成多个PN结样品。相对于传统的PN结样品的获取方法而言，本实施例提供的获取方法，可有效避免在暴露出PN结截面之后进行PN结界面的显现过程时所产生的PN结样品容易被污染的问题；以及，解决了不同的PN结样品在分次浸入至蚀刻溶液以进行反应时，其反应时间难以统一的现象；同时，还能够省去PN结与蚀刻溶液反应之前的切割过程，有利于减少切割工艺的执行次数。
由此可见，尤其针对预制备体中具有多个PN结的情况下，本实施例提供的PN结样品的获取方法，其有益效果更为明显。
举例而言，在所述预制备体中形成有至少两个结型半导体器件，所述至少两个结型半导体器件例如包括N型晶体管和P型晶体管。在获取对应于N型晶体管的PN结样品和对应于P型晶体管的PN结样品时，以下分别对采用传统方法获取和采用本实施例所提供的方法获取进行描述并比对。
其中，在传统的方法中其获取过程通常包括：
第一步骤，对预制备体执行第一次切割过程，以形成暴露有N型晶体管的PN结的片状样品；
第二步骤，将预制备体浸入至蚀刻溶液中，以对N型晶体管的PN结进行反应；此时，蚀刻溶液中可能残留有污染物，并且需要根据片状样品的厚度调整反应时间；
第三步骤，对预制备体执行第二次切割过程，以获得脱离预制备体母体的N型晶体管的PN结样品；
第四步骤，对预制备体再次执行第一次切割过程，以形成暴露有P型晶体管的PN结的片状样品；
第五步骤，将预制备体浸入至蚀刻溶液中，以对P型晶体管的PN结进行反应；此时，蚀刻溶液中污染物极易附着于PN结的截面上，并且需要根据片状样品的厚度调整反应时间；
第六步骤，对预制备体执行第二次切割过程，以获得脱离预制备体母体的P型晶体管的PN结样品。
然而，本实施例中提供的获取过程可以包括：
第一步骤，在每一所述结型半导体器件上对应形成至少一个开窗；即，在N型晶体管和P型晶体管上均对应形成有至少一个开窗；
第二步骤，将预制备体浸入至蚀刻溶液中，以同时对所述至少两个结型半导体器件的PN结进行反应；即，同时对N型晶体管和P型晶体管的PN结实现PN结界面的显现过程；
第三步骤，依次执行至少两次切割过程，以分别获取与所述至少两个结型半导体器件相对应的PN结样品；即，分别获取脱离预制备体母体的P型晶体管的PN结样品和N型晶体管的PN结样品。
基于如上所述可知，与传统的PN结样品的获取方法相比，本实施例提供的获取方法，其操作难度更低，获取步骤更为简洁，并有利于提高所获得的PN结样品的品质。因此，即使随着半导体器件尺寸的不断缩减，本实施例提供的获取方法仍然适用，例如可适用于110nm、90nm、65nm、55nm以及45nm等工艺节点的制程中。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种PN结样品的获取方法，其特征在于，包括：
提供一预制备体，所述预制备体包括衬底和形成在衬底顶表面上的互连结构层，以及所述衬底中形成有至少一个PN结；
形成至少一开窗在所述互连结构层中，所述开窗暴露出所述衬底的顶表面；
将所述预制备体浸入至一蚀刻溶液中，所述蚀刻溶液通过所述开窗和所述衬底中的PN结进行反应，以显现出所述PN结的界面；以及，
对所述预制备体执行切割工艺，暴露出所述PN结的截面，以构成PN结样品。
2.如权利要求1所述的PN结样品的获取方法，其特征在于，所述开窗暴露出所述PN结中的至少一半导体区。
3.如权利要求1所述的PN结样品的获取方法，其特征在于，所述互连结构层包括介质层和形成在所述介质层中的导电插塞，所述导电插塞的底部延伸至所述衬底的顶表面；
以及，形成所述开窗的方法包括：从所述预制备体的顶表面执行研磨工艺，以暴露出所述导电插塞，并去除所述导电插塞，以在所述介质层中形成所述开窗。
4.如权利要求3所述的PN结样品的获取方法，其特征在于，在去除所述导电插塞之前，所述导电插塞的底部与所述PN结中的至少一半导体区电性连接。
5.如权利要求1所述的PN结样品的获取方法，其特征在于，在显现出所述PN结的界面之后，以及执行所述切割工艺之前，还包括：
清洗所述预制备体，以去除附着在所述预制备体上的蚀刻溶液。
6.如权利要求1所述的PN结样品的获取方法，其特征在于，在显现出所述PN结的界面之后，以及执行所述切割工艺之前，还包括：
形成保护层在所述衬底上，所述保护层填充所述开窗。
7.如权利要求6所述的PN结样品的获取方法，其特征在于，形成所述保护层的方法包括：利用旋涂工艺涂覆所述保护层的材料在所述衬底上。
8.如权利要求1所述的PN结样品的获取方法，其特征在于，在所述预制备体的所述衬底中形成有至少两个PN结；
以及，在将所述预制备体浸入至所述蚀刻溶液中时，所述至少两个PN结同时和所述蚀刻溶液进行反应。
9.如权利要求1所述的PN结样品的获取方法，其特征在于，所述预制备体中形成有至少两个结型半导体器件；
其中，在形成所述开窗时，每一所述结型半导体器件对应有至少一个所述开窗；
在将所述预制备体浸入至所述蚀刻溶液中时，所述至少两个结型半导体器件的PN结同时和所述蚀刻溶液进行反应；以及，
在执行所述切割工艺时，依次执行至少两次切割过程，以分别形成与所述至少两个结型半导体器件相对应的PN结样品。
10.如权利要求9所述的PN结样品的获取方法，其特征在于，所述至少两个结型半导体器件包括N型晶体管和P型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910447034.8A CN111999632B (zh) | 2019-05-27 | 2019-05-27 | Pn结样品的获取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910447034.8A CN111999632B (zh) | 2019-05-27 | 2019-05-27 | Pn结样品的获取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111999632A CN111999632A (zh) | 2020-11-27 |
| CN111999632B true CN111999632B (zh) | 2023-02-03 |
Family
ID=73461753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910447034.8A Active CN111999632B (zh) | 2019-05-27 | 2019-05-27 | Pn结样品的获取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111999632B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1101888A (en) * | 1965-05-31 | 1968-01-31 | Sony Corp | Improvements to semiconductor device |
| US3913217A (en) * | 1972-08-09 | 1975-10-21 | Hitachi Ltd | Method of producing a semiconductor device |
| JPS5856349A (ja) * | 1981-09-29 | 1983-04-04 | Fujitsu Ltd | 半導体結晶中の欠陥観察方法 |
| US4443931A (en) * | 1982-06-28 | 1984-04-24 | General Electric Company | Method of fabricating a semiconductor device with a base region having a deep portion |
| WO1988004472A1 (en) * | 1986-12-05 | 1988-06-16 | General Electric Company | Method of fabricating self aligned semiconductor devices |
| CN1296287A (zh) * | 1999-11-05 | 2001-05-23 | 日本电气株式会社 | 半导体器件检查装置 |
| CN101030616A (zh) * | 2007-03-21 | 2007-09-05 | 山东华光光电子有限公司 | 一种高亮度发光二极管芯片的制备方法 |
| JP2009200382A (ja) * | 2008-02-25 | 2009-09-03 | Panasonic Corp | 半導体発光素子の製造方法 |
| CN101996880A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 暴露半导体衬底的方法和失效分析方法 |
| CN103926266A (zh) * | 2014-04-21 | 2014-07-16 | 武汉新芯集成电路制造有限公司 | 一种半导体结构的失效分析方法 |
| CN105513956A (zh) * | 2015-12-18 | 2016-04-20 | 四川钟顺太阳能开发有限公司 | 一种太阳电池的腐蚀切割方法及该方法生产的太阳电池 |
| CN108470801A (zh) * | 2018-03-21 | 2018-08-31 | 扬州乾照光电有限公司 | 一种led芯粒及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI453864B (zh) * | 2010-11-12 | 2014-09-21 | Ind Tech Res Inst | 半導體結構及其製作方法 |
| US9040389B2 (en) * | 2012-10-09 | 2015-05-26 | Infineon Technologies Ag | Singulation processes |
-
2019
- 2019-05-27 CN CN201910447034.8A patent/CN111999632B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1101888A (en) * | 1965-05-31 | 1968-01-31 | Sony Corp | Improvements to semiconductor device |
| US3913217A (en) * | 1972-08-09 | 1975-10-21 | Hitachi Ltd | Method of producing a semiconductor device |
| JPS5856349A (ja) * | 1981-09-29 | 1983-04-04 | Fujitsu Ltd | 半導体結晶中の欠陥観察方法 |
| US4443931A (en) * | 1982-06-28 | 1984-04-24 | General Electric Company | Method of fabricating a semiconductor device with a base region having a deep portion |
| WO1988004472A1 (en) * | 1986-12-05 | 1988-06-16 | General Electric Company | Method of fabricating self aligned semiconductor devices |
| CN1296287A (zh) * | 1999-11-05 | 2001-05-23 | 日本电气株式会社 | 半导体器件检查装置 |
| CN101030616A (zh) * | 2007-03-21 | 2007-09-05 | 山东华光光电子有限公司 | 一种高亮度发光二极管芯片的制备方法 |
| JP2009200382A (ja) * | 2008-02-25 | 2009-09-03 | Panasonic Corp | 半導体発光素子の製造方法 |
| CN101996880A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 暴露半导体衬底的方法和失效分析方法 |
| CN103926266A (zh) * | 2014-04-21 | 2014-07-16 | 武汉新芯集成电路制造有限公司 | 一种半导体结构的失效分析方法 |
| CN105513956A (zh) * | 2015-12-18 | 2016-04-20 | 四川钟顺太阳能开发有限公司 | 一种太阳电池的腐蚀切割方法及该方法生产的太阳电池 |
| CN108470801A (zh) * | 2018-03-21 | 2018-08-31 | 扬州乾照光电有限公司 | 一种led芯粒及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| BOE溶液腐蚀PN结N型区域现象;王慧泉 等;《纳米技术与精密工程》;20071231;第5卷(第4期);第253-255页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111999632A (zh) | 2020-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI572041B (zh) | 半導體裝置、生物場效電晶體元件及其製造方法 | |
| DE68929525T2 (de) | Verfahren zur Messung von Verunreinigungen | |
| CN103926266B (zh) | 一种半导体结构的失效分析方法 | |
| KR20010030537A (ko) | 세정 장치 라인 구성 및 그 설계 방법 | |
| KR100197114B1 (ko) | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 | |
| US7115865B2 (en) | Method of applying micro-protection in defect analysis | |
| CN111999632B (zh) | Pn结样品的获取方法 | |
| US5785875A (en) | Photoresist removal process using heated solvent vapor | |
| US8603837B1 (en) | High productivity combinatorial workflow for post gate etch clean development | |
| KR20030051180A (ko) | 평가용 반도체장치의 제조방법 | |
| GB2302987A (en) | Method for analyzing failure in semiconductor device | |
| US20060094132A1 (en) | Method for analyzing the structure of deep trench capacitors and a preparation method thereof | |
| CN110473799B (zh) | 浅沟道隔离结构中的孔洞缺陷的检测方法 | |
| KR100236716B1 (ko) | 반도체장치의 제조방법 | |
| JPH10116872A (ja) | 半導体の製造方法及び検査方法並びにそのための装置 | |
| DE10122136B4 (de) | Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess | |
| KR19990016671A (ko) | 반도체장치의 제조방법 | |
| DE102006062015A1 (de) | Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit | |
| EP0996147A1 (de) | Verfahren zum Herstellen eines Halbleiterchips durch anodischer Oxidation | |
| DE102008026212B4 (de) | Halbleiterbauelement mit einer chipinternen elektrischen Teststruktur und Verfahren zur Herstellung der Teststruktur | |
| KR100778860B1 (ko) | 반도체 소자의 불량분석 방법 | |
| CN114252465B (zh) | 用于显微镜的刻蚀凹坑半导体样品的制备方法 | |
| KR100850585B1 (ko) | 액정표시장치의 제조방법 | |
| CN110770160B (zh) | 流道结构器件及其制造方法 | |
| JPH05259240A (ja) | 半導体装置の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province Applicant after: Nexchip Semiconductor Corporation Address before: 230012 No.88, xifeihe Road, comprehensive bonded zone, Xinzhan District, Hefei City, Anhui Province Applicant before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |