DE2324965B2 - Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers - Google Patents
Schaltungsanordnung zum Auslesen eines kapazitiven DatenspeichersInfo
- Publication number
- DE2324965B2 DE2324965B2 DE2324965A DE2324965A DE2324965B2 DE 2324965 B2 DE2324965 B2 DE 2324965B2 DE 2324965 A DE2324965 A DE 2324965A DE 2324965 A DE2324965 A DE 2324965A DE 2324965 B2 DE2324965 B2 DE 2324965B2
- Authority
- DE
- Germany
- Prior art keywords
- bit line
- capacitance
- memory element
- circuit arrangement
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Auslesen eines Datenspeichers, dessen Speicherelemente
sich durch an den Kreuzungsstellen von Wort- und Bitleitungen angeordnete und je nach dem Speicherzustand
geladene oder ungeladene Speicherkondensatoren darstellen lassen, deren jeweiliger Kapazitätswert
im Verhältnis zur zugehörigen Bitleitungskapazität klein ist, und bei dem die einer Bitleitung zugeordneten
Speicherelemente auf zwei gleiche Bitleitungsabschnitte aufgeteilt sind, in deren Verbindung ein Differenzverstärker
als Leseverstärker eingeschaltet ist.
Die Speicherelemente sehr vieler Datenspeicher, insbesondere mit monolithisch integrierten Halbleiterspeicherzellen
und dort vor allem solche mit Feldeffekttransistoren, können grundsätzlich als kapazitive Speicher
aufgefaßt werden. Mit zunehmender Packungsdichte solcher Speicher entsteht jedoch das Problem,
diese Speicherzellen zuverlässig und ohne überhöhten Aufwand an die Leseverstärker auslesen zu können.
Dabei ist zu berücksichtigen, daß jeweils einer Bitleitung sehr viele Speicherzellen zugeordnet sind, wobei die
Kapazität der Bitleitung um ein Vielfaches größer ist als die Kapazität eines Speicherelementes. Beim Auslesen
tritt daher zwangsläufig das Problem auf, den von einer Speicherkapazität stammenden geringen Ladungsanteil
im Verhältnis zur relativ großen Bitleitungsladung sichererkennen zu können.
Aus der US-Patentschrift 35 14 765 ist eine Schaltungsanordnung
zum Auslesen eines solchen Speichers bekannt. Zur Verringerung des Linflusses der Bitleitungskapazität
sine! die einer Hitleitung zugeordneten Speicherelemente auf zwei gleiche Abschnitte der
Einleitung aufgeteilt. Zwischen die jeweiligen Bitleitungsabschnitte ist zum Auslesen ein mit Feldeffekttran-
sistoren aufgebauter Verriegelungskreis eingeschaltet,
dessen einem Eingang die der Vorladung der Bitleitung entsprechende Spannung und dessen anderem Eingang
die gleiche Spannung zusätzlich jedoch mit dem Anteil eines adressierten Speicherelementes zugeführt werden.
Dieser Verriegelungsschaltkreis schaltet in Abhängigkeit von der sehr geringen Spannungsdifferenz an
seinen Eingängen in jeweils einen bestimmten Zustand. Da in diesem Fall als Bezugsgröße die Spannung der
Bitleitungskapazität verwendet wird, gegenüber der der 1 u
Anteil eines adressierten Speicherelementes nur sehr gering ist, erfordert eine solche Ausleseschaltung
Verstärker mit äußerst geiinger Ansprechschwelle, da zur Bitleitungsladung nur ein sehr geringer zusätzlicher
Ladungsanteil je nach dem Speicherzustand der ίο
adressierten Speicherzelle hinzukommt Die Vorteile einer zunehmenden Integrationsdichte werden somit
zum großen Teil wieder aufgehoben durch erhöhte Anforderungen an die Leseschaltkreise, die sich
ihrerseits dann nicht mehr ohne weiteres zusammen mit ;i.·
den Speicherzellen integrieren lassen.
Die Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung zum Auslesen derartiger kapazitiver
Datenspeicher anzugeben, bei der solche extremen Anforderungen an die Eingangsempfindlichkeit nicht
gestellt werden, und die dennoch eine zuverlässige Speicherauslesung gestattet.
Ausgehend von einer Schaltungsanordnung der eingangs genannten Art wird diese Aufgabe durch die
im kennzeichnenden Teil des Patentanspruchs genann- in
ten Merkmale gelöst. Statt der Benutzung der Bitleitungskapazität als Bezugskapazität wird jeweils
ein mit den Speicherelementen vergleichbares kapazitives Bauelement pro Bitleitungsabschnitt vorgesehen.
Bei der Adressierung eines auszulesenden Speicherele- η mentes wird jeweils zusammen mit diesem das dem
jeweils anderen Bitleitungsabschnitt zugeordnete Bezugsspeicherelement selekaert. Die Kapazität beider
Bitleitungsabsc'.:nitte sowie ein in der Leseschaltung vorgesehener Ausgangskondensator mit etwa demselben
Kapazitätswert wie das Speicherelemen· werden vor Beginn des Auslesevorgangs auf eine Spannung
aufgeladen, die der Spannung eines geladenen Speicherelementes
entspricht. Im Zuge der Adressierung eines
Speicherelementes bzw. der gleichzeitigen Selektion '·>
des Bezugsspeicherelementes wird in einem ersten Schritt die Bitleitungskapazität mit der Speicherkapazität
verbunden, so daß sich je nach dem Speicherzustand ein Ladungsausgleich einstellen kann. War z. B. die
Speicherkapazität ungeladen, entsprechend einer binä- r>o
ren Null, wire! die Bitleitungskapazität in dieser Periode
etwas entladen, so daß ihre Spannung etwas absinkt. In einem zweiten Schritt wird nun diese Bitleitungskapazität
mit dem vorher ebenfalls aufgeladenen Ausgangskondensator verbunden, so daß sich die Bitleitungskapazitüt
aus dem Ausgangskondensator wieder auf die ursprüngliche Spannung aufladen kann, wobei jedoch
nun der Ausgangskondensator weitgehend entladen wird. Da der Ausgangskondensator in etwa dieselbe
Kapazität wie das Speicherelement aufweist, ist die «1
Spannung am Ausgangskondensator nunmehr erheblich besser geeignet, den Eingang des eigentlichen Differenzverstärkers
zu bilden. Da eine solche Schaltung jeweils für das auszu'esende Speicherelement als auch
für das Bezugsspeichercletnent vorgesehen ist, ergeben t«
sich somit im Verhältnis zu den bekannten Schaltungsanordnungen erheblich höhere Differenzspannungen,
die lediglich normale Leseverstärker ohne eine besonders
geringe Ansprechschwelle erfordern. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den
Unteransprüchen gekennzeichnet
Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles unter Zuhilfenahme der Zeichnungen
näher eriäutert.
In Fig. 1 ist ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung zum Auslesen eines kapazitiven
Datenspeichers dargestellt. Der bei 1 dargestellte Leseverstärker besteht aus einem Differenzverstärker
oder Verriegelungsschaltkreis 2 mit den beiden Anschlüssen 3 und 4, von denen jeder mit einem
besonderen mit schrittweisem Ladungsausgleich arbeitenden Leseverstärker 5 verbunden ist, der mit BBSA
(Abkürzung für bucket brigade sense amplifier) bezeichnet wird. Dieser besondere Leseverstärker
BBSA 5 ist in Fig.."! dargestellt und wird im Zusammenhang damit näher erläutert. Jeder BBSA 5 ist
mit einem Bitleitungsabschnitt 6/1 bzw 6ß verbunden, deren Bitleitun^er! jeweils zusammen eine einzelne
Bitleitung bilden. Diese Bitleitung wird über den an die Bitleitung 6ß angeschlossenen Bitleitungsdecoder und
-treiber 7 adressiert. Der Bitleitungsdecoder und -treiber 7 ist ein an sich bekannter Schaltkreis und wird
daher nicht näher beschrieben. Im Rahmen der Erfindung kann jeder geeignete Decoder und Treiber
Anwendung finden. Obwohl in Fig. 1 nicht besonders
dargestellt, ist davon auszugehen, daß beim Betreiben einer bestimmten Bitleitung über den Bitleitungsdecoder
bzw. -treiber 7 beide Bitleitungen 6A und 6ß gleichzeitig beaufschlagt werden. Es ist weiterhin
festzustellen, daß mehrere Bitleitungen vom Bitleitungsdecoder bzw. -treiber 7 ausgehen und im Zusammenwirken
mit mehreren kreuzenden Wortleitungen eine Speicheranordnung darstellen, wobei je ein Speicherplatz
am Kreuzungspunkt einer Bitleitung mit einer Wortleitung vorgesehen ist. Die in Fig. 1 dargestellten
Wortleitungen 8 werden über den zugehörigen Wortleitungsdecoder bzw. -treiber 9 beaufschlagt, wobei auch
dafür las bezüglich des Bitleitungsdecoders 7 Gesagte gilt, daß nämlich ein solcher Wortleitungsdecoder bzw.
-treiber 9 zum Stande der Technik gehört, jede Wortleitung 8 ist an ihrem Kreuzungspunkt mit einer
Bitleitung 6/1.6ß mit einem Ladurigsspeichcrelement IO
verbunden, die in F i g. 1 durch die schrägen Striche 10 an den Kreuzungspunkten jeder Wortleitung mit den
Bitleitungen 6/4 und 6S angedeutet sind. Die Ladungsspeicherelementc
10 können all solche Elemente sein, die eine Kapazität aufweisen. Zum Zwecke der
Erläuterung wird ein solches Ladungsspeicherelement als ein Speicherkondensator CS definiert, der in Reihe
mit den Bitleitungen 6/4, 6ß liegt und über einen steuerbaren Schalter, z. B. einen Feldeffekttransistor,
zugänglich ist. Diese ^Ordnung ist ähnlich zu der in
F i g. 1 der US-Patentschrift 33 37 286 gezeigten Anordnung der Anmelderin und wird im folgenden im
Zusammenhang mit der Beschreibung der F i g. 2 und 3 näher erläutert. Jed- Bitleitung 6/4, 6ß weist eine
Bczugsspeicherzelle 114 bzw. 11B auf, die in jeder
Beziehung dem Speicherelement IO ahnlich ist m<\ der
Ausnahme, daß die Beziigskapazitat einen geringeren
Kapazitätswert aufweisen darf als der Kapazitatswert
der Speicherkondensatoren der l.adungsspeicherelementc
10. Die Bczufe.'-speiclier/dlen IM und llß
werden über die Wortleitungen 12/1 bzw 12ßaus dem
Wortleitungsdecoder bzw. -treiber 9 gespeist
Zur Auswahl bzw. Decodierung der richtigen Bezugsspeichar/clle \2A oder 12/? wird d-'is am meisten
signifikante Bit der Fingungsadresse des Wortleitungsdecoders
9 herangezogen. Unter der Annahme, daß η
Adressen zur Decodierung der Wortleilungen 8 zur
Verfugung stehen (2°. 21 2">, daß alle mit der
Bitleitung 6A zusammenhängenden Speicherzellen IO
über eine Adresse 2" ausgewählt werden und daß die mit der Bitleitung 6ß zusammenhängenden Speicherelemente
10 durch eine Adresse 2" (d. h. dem logischen Komplement von 2") ausgewählt werden, werden die
Adressen 2" und 2" zur Selektion der Be/ugsspeicherzellen
HA bzw. llß benutzt. Wird daher ein mit einer
Bitleitiing verbundenes Speicherelement 10 selektiert,
wird gleichzeitig die Bezugsspci jerzelle IM oder 11/?
der anderen Bitleitiing „usgewählt. während die
Bezugsspeicherzelle derselben Bitleitung blockiert wird. Der Differenzverstärker bzw. Verriegelungskreis 2
erhält an den Eingangsklemmen 3 und 4 seine
schaltet ihn ein. und an den Anschlüssen 14 und 15 treten
die Ausgangssignale auf. Wenn ein Ausgangssignal auftritt, wird zur selben Zeit die gerade ausgelesene
Speicherzelle 10 wieder über die an die Ausgangsleitungen 14 bzw. 15 angeschlossenen Leitungen 16 und 17
regeneriert. Ein solcher Regenerationsvorgang der Speicherzelle 10 ist nötig, wenn das Speicherelement
durch eine Kapazität dargestellt wird, da das Auslesen eines solchen Speicherelementes nicht zerstörungsfrei
erfolgt.
In diesem Zusammenhang ist festzustellen, daß jedes
Paar von Bitleitungen 6/4, 6ß jeweils ein Paar von Leseverstärkern 5 und Bezugsspeicherzellen IM. llß
sowie einen Differenzverstärker bzw. Verriegelungskrcis 2 benötigt. Da die Bezugsspeicherzellen IM. llß
im wesentlichen mit den Speicherelementen 10 identisch sind, bedeutet die zusätzliche Vorsehung solcher
Elemente lediglich eine geringe Flächenvergrößerung, insbesondere, wenn die jeweiligen Torschaltungen
Feldeffekttransistoren benutzen. Weiterhin kann bei einer Realisierung des Schaltungsteils 1 mit Feldeffekttransistoren
in den Leseverstärkern 5 dieser gesamte Schaltungsteil 1 auf einem einzelnen Halbleiterplättchen
mit denselben Verfahrensschritten hergestellt werden.
In Fig. 2 ist schematisch die Schaltung der Bezugsspeicherzelle HS dargesellt, die einen Kondensator
CRef enthält, der über einen steuerbaren Schalter R 1 mit der Bitleitung 6ß verbunden ist. R1 ist ein
Feldeffekttransistor, der normalerweise gesperrt ist und auf ein Signal auf der Leitung 12ß vom Wortleitungstreiber
9 zur Gz'2-Elektrode 20 hin einschaltbar ist.
Wenn der Schalter R 1 gleichzeitig mit dem Auftreten eines Signals auf der Bitleitung 6ß eingeschaltet wird,
wird der Kondensator CRef aufgeladen. Dieser Aufladevorgang dauert so lange an. wie an der
Gate-Eiektrode 20 über die Leitung 12ß vom Wortleitungstreiber
9 die Einschaltspannung zugeführt wird. Die Kapazität des Kondensators CRef'xsl vorzugsweise
gleich der mit den Ladungsspeicherelementen 10 zusammenhängenden Kapazität Wie jedoch in Verbindung
mit der Beschreibung der Arbeitsweise der Schaltungen nach den Fi g. 1 und 2 erläutert wird, wird
der Kondensator CRef normalerweise auf eine Spannung aufgeladen, die kleiner ist als die volle Spannung
der Speicherzellen. Vorzugsweise wird CRef auf eine Spannung von etwa der Hälfte der Spannung der im
»!«-Zustand befindlichen Speicherzelle aufgeladen. Die Aufladung von CRef auf den gewünschten Wert kann
durch Steuerung der Bitleitungsspannung während des F.insehalt/iisiandes von R I vorgenommen werden.
Ciemäß einer anderen, jedoch bezüglich der Herstellung
etwas aufwendigeren Lösung, kann dazu auch ein Kondensator benutzt werden, der den halben Kapazitätswert
aufweist und entladen bzw. auf Nullpotential gehalten wird. In beiden Fällen wird CRef der
zugeordneten Bitleitiing dieselbe Ladungsmenge ent nomnien, wenn die Bezugsspeicherzelle selektiert wird.
In F i g. 3 ist ein Ladungsspeicherelement 10 gezeigt,
das an einen in unterbrochenen Linien eiiigei ahmtun
Leseverstärker BBSA 5 angeschlo^ ι·η is1 Dieser
Leseverstärker BBSA 5 enthält die Bitli- ngs apa/itat
eines Bitleitiingsabschnittes. z. B. 6A, die in Fig. 3 mit
("fl/Sbezeichnet ist. Der Leseverstärker BBSA 5 enthält
weiterhin eine Ausgangskapazität CO. deren eine Seite mit einer Impulsspannungsquelle V<P 2 und deren
andere Seite mit einer Impulsqiielle V über einen
dargestellt ist. verbunden ist. COist ebenfalls über einen
Schalter Q\ mit der Bitleitungskapazität CB/S gekoppelt. Der Schalter Q 1 ist ein Feldeffekttransistor mit
einer Schwellenspannung VT. dessen Gate-Anschluß JO
mit einer Impulsquelle ΚΦ 1 verbunden ist. CO
schließlich liefert eine Ausgangsspannung an den Differenzverstärker b/.w. Verriegelungskreis 2. die in
F i g. 3 mit VA bezeichnet ist. Die Gate-Elektrode 31 des Feldeffx ^transistors Q 2 kann mit dem Drain-Anschluß
dieses Feldeffekttransistors verbunden sein, wie das durch die unterbrochene Linie in F i g. 3 angedeutet ist.
so daß der Schalter Q 2 gleichzeitig mit der Impulsquelle V eingeschaltet wird. Dk Spannung an der
Gate-Elektrode 31 kann jedoch auch getrennt von der Drain-Elektrode von Q2 gesteuert werden.
Das Ladungsspeichereiement 10 in F i g. 3 besteht aus
einem Ladungsspeicherkondensator CS. der über einen Schalter Q 3 mit der Bitleitungskapazität CB/S verbunden
ist. Der Schalter Q3 ist ein Feldeffekttransistor, der über die Wortleitung 8 von einem vom Wortleitungstreiber
9 kommenden Signal gesteuert wird. Wie bereits gesagt, ist der Kapazitätswert von CS vorzugsweise
gleich dem Kapazitätswert von CRef. Der Kapazitätswert von CO ist ebenfalls etwa gleich dem Kapazitätswert des Speicherkondensators CS. Weiterhin kann der
Wert der Bitleitungskapazität CB/S mehr als !OOmal
größer sein als der Kapazitätswert CS des Speicherelementes. Darin, daß ein solches Verhältnis zugelassen
werden kann, liegt ein besonderer Aspekt der vorliegenden Erfindung, und zwar insoweit, als die zum
Stande der Technik gehörenden Schaltungsanordnungen lediglich Bitleitungskapazitätswerte zulassen können,
die nur etwa 5- bis 1 Omal größer sind als CS.
Im folgenden soll die Arbeitsweise des Schaltungsteils
1 in F i g. 1 anhand des Impulsdiagramms von F i g. 4 näher erläutert werden. Dazu soll angenommen werden,
daß die Bezugsspeicherzelle llß zusammen mit einem der Speicherelemente 10 des Bitleitungsabschnittes 6A
selektiert wird. Als selektiertes Speicherelement 10 wird das in Fig.3 dargestellte Speicherelement angenommen,
das über den Bitleitungsabschnitt 6Λ an den Leseverstärker 5 angeschlossen ist und ein Ausgangssignal
über den Eingang 3 an den Differenzverstärker bzw. Verriegelungskreis 2 von F i g. 1 abgibt Da für
beide Bitleitungsabschnitte 6A und 6B die Funktion des Leseverstärkers 5 dieselbe ist kann der Leseverstärker
BBSA 5 von F i g. 3 benutzt werden, um das Anlegen einer Bezugsspannung an den Eingang 4 des Differenzverstärkers
bzw. Verriegelungskreises 2 zu zeigen.
Vor der Selektion eines auszulesenden Ladungs-
speicherelemente* IO wird eine Vorladung der Bitlcitungskapazitäten
CB/S tier Bitleitungsabschnitte f>A
und 6ß durcligeführt. Retrachlet man dazu lediglich
einmal die Bitleitung 6A v. ird die zugehörige Bitlatungskapazitä
t CB/S von F- i g. 3 geladen durch Anheben
der Impulsqtielle V auf ein positives Potential und
gl :hzeitiges Anheben von VP 1 auf dasselbe Potential,
was während der Aufladeperiode in Γ ig. 4 dargestellt
ist. Folglich werden die Schalter Q 1 und Q 2 gleichzeitig
eingeschaltet und laden die ßitleitung:>kapazität CB/S
der Bitleitung 6/1 auf ein Potential auf, das gleich dem
Potential ΥΦ I abzüglich der Schwellenspannung VT vim (J I ist. Die Impulsspannungsquellen VP 1 und V
erreichen im Beirieb denselben maximalen Spannungswert.
Während der Voraufladung ist die Impulsspannungsquclle VP 2 abgeschaltet, d. h. auf Massepotential,
so daß als l-'olge davon der Ausgangskondensator CO
»*cri ucf
ifnpüns J
.neue »'auiiäui.
Im Anschluß an die in F i g. 4 dargestellte Voraufladunp
findet der Auslesevorgang des Ladungsspeicherelemcntes IO von F i g. J und der Bezugsspeicherzelle
US von Fig. 2 während eines Auslesezyklus statt. Zunächst wird das Auslesen der Speicherkapazität CS
des l.adungsspeicherelementes IO betrachtet. Wenn im
Falle einer z. B. binären »I« der Speicherkondensator CS'des Speicherelementes 10 voll aufgeladen ist und der
Schalter Q3 durch Anlegen eines positiven Impulses an die Wortleilung WL leitend gesteuert wird, findet keine
Ladungsübertragung statt, da CS und CB/S sich auf de iiselben Potential befinden. Die Ladung auf dem
Speicberknrdensator CS stammt aus einem früheren
.Schreibzyklus über den Bitleitungsdecoder-treiber 7. Auf der anderen Seite kann nach einem Lesevorgang
die Ladung auf CS über die in F i g. 1 gezeigte Leitung 16 erneuert werden. Auf jeden Fall hängt die Funktion
der in F i g. 3 dargestellten Anordnung davon ab, daß die Kondensat Kondensatoren CS und CB/S sich auf etwa
demselben Potential befinden. Es ist noch einmal festzustellen, daß das Potential auf CB/S gleich dem
maximalen Potential der Impulsspannungsquelle V<f>
1 abzüglich der Schwellenspannung VT von Q 1 ist. Im
Anschluß an einen solchen Lesezyklus tritt ein Übertragungsvorgang auf, während dem die Impulsspannungsquellen
\Φ\ und νΦ2 gleichzeitig eingeschaltet
sind. Wenn CB/S das Potential VP 1 - VT erreicht hat, schaltet Q 1 aus, so daß über Q 1 keine
weitere Verbindung mehr besteht. Wenn demnach VP I und V<P 2 eingeschaltet werden, ist über Q1 kein
Ladungstransport mehr möglich. Im Anschluß an die genannte Übertragungsperiode entspricht das Potential
VA am Ausgang dem Potential des Kondensators CO, der zu Beginn auf das Potential der Impulsspannungsquelle
V aufgeladen war. Es kann demnach festgestellt werden, daß das am Anschluß 3 des Differenzverstärkers
bzw. Verriegelungskreises 2 in F i g. 1 erscheinende Potential im wesentlich gleich dem Potential des
Speicherkondensators CS ist wenn der Speicherkondensator CS voll aufgeladen war.
Wenn jedoch die Ladung auf dem Speicherkondensator CS Null ist und damit eine binäre »0« repräsentiert,
und weiter angenommen wird, daß der Kondensator CO sowie die Bitleitungskapazität CB/S in der oben
beschriebenen Weise auf V bzw. νφ 1— VT aufgeladen
sind, entlädt sich die Bitleitungskapazität CB/S von Fig.3 über den über die Wortleitung 8 leitend
gesteuerten Schalter Q 3, wodurch das Potential der Kapazität CB/S um den auf den Kondensator CS
übertragenen Ladungsbetrag verringert wird Wegen
der relativ großen Bitleitungsaufladung sinkt das Potential der Bitleitungskapazität CB/S stets nur sehr
wenig ab. Diese geringe Ladung reicht jedoch aus, den Speicherkondensator CS' voll aufzuladen, weil dessen
Kapazitätswert im Verhältnis zur Bitleitungskapazität sehr klein is·.. Infolge der Ladungsabgabe an den
Speicherkondensator CS sinkt jedenfalls die Spannung der Bitleitungskapazität etwas ab. Zu diesem Zeitpunkt
ist der Lesevorgang abgeschlossen und es beginn! der weitere schrittweise Laclungsübertragungsvorgang. Die
Impulsquellcn VP 1 und \'Φ 2 werden eingeschaltet und
da das Potential der Bitleitungskapazität CB S nicht mehr langer VP I — VT, sondern etwas geringer ist.
schallet (J I ein, bis wiederum dieser Spannungswert
erreicht ist. d. h., die Kapazität CB/S wieder auf ihren
früheren Wert νφ 1— Vl aufgeladen ist. Das Hochpul·
sen der Spannung VP 2 während dieser Periode dient icuigMi'M ua/u, die Ladung vom Ausgangskondensaior
CO sehr schnell auf CB/S zu übertragen, wenn Q\ als
Folge des gleichzeitigen Einschaltens von VP 1 leitend wird. Nach Abschluß dieses LadungMJbertragungsvorgangs
erscheint am Ausgangsanschluß VA das Potential des Ausgangskondensators CO, das über den F.ingang 3
auf den Differenzverstärker bzw. Verriegelungskreis 2 geleitet wird. Wenn demnach der Speicherkondensator
CS' zur Darstellung einer binären Null ladungslos ist. erscheint am Eingang 3 des Differenzverstärker* bzw.
Verriegclungskreises 2 Nullpotential.
Bezüglich des anderen Eingangs 4 des Differenzverstarkers bzw. Ver'iegelungskreises 2 ist noch einmal
festzustellen, daß die mit der Bitleitung 63 verbundene Bezugsspeicherzeüc 11-4 und nicht etwa ein anderes mit
dieser Bitleitung verbundenes Speicherelement 10 selektiert wurde. In der Schaltung nach Fig. 2 lädt der
Leseverstärker BBSA 5 die Bitleitungskapazität CB/S der Bitleitung 6ß sowie seine Ausgangskapazität CO in
der oben im Zusammenhang mit F i g. 3 beschriebenen Weise auf Dazu soll hier noch einmal in Erinnerung
gerufen werden, daß CO sowie die Bitleitungskapazi'it
CB/S der Biileitung 65 auf das maximale Potential der
Impulsspannungsquelle V aufgeladen werden. Dieses Potential ist etwa doppelt so groß wie das am
Kondensator CRef. Eine andere Möglichkeit zur Aufladung des Kondensators C/?e/"besteht darin, diesen
über die Regenerierleitung 17 aufzuladen, die das gewünschte Potential an den Kondensator CRefAnlegt,
wenn der Differenzverstärker bzw. Verriegelungskreis 2 durch einen Tastimpuls auf der Leitung 13
eingeschaltet wird. Nach diesem Aufladevorgang wird über die Wortleitung 12S der steuerbare Schalter R 1
leitend gemacht und erlaubt so, daß die Ladung vom Kondensator CB/S in den Kondensator CRe/ fließt, so
daß dieser Kondensator sich voll auf ein Potential auflädt, das im wesentlichen gleich dem maximalen
Potential der Impulsspannungsquelle V ist. Nachdem der Auslesevorgang bezüglich des Kondensators CRef
abgeschlossen ist, befindet sich die Bitleitungskapazität CB/S auf einem Potential VP 1 — VT abzüglich einer
geringen Spannungsänderung, die während des Aufladens von C/?e/aufgetreten ist
Während der in Fig.4 dargestellten Übertragungsperiode sind gleichzeitig die Impulsspannungsquellen
νΦ 1 und VP 2 eingeschaltet und es fließt ein
Ladungsstrom vom Ausgangskondensator CO über den steuerbaren Schalter Q1 so lange in die Bitleitungskapazität
CB/S, bis der Potentialwert VP 1- VT erreicht ist Da die Kapazität CB/S um die Hälfte des
Ladungsbetrages des Kondensators CO entladen war,
gibt CO entsprechend etwa die Hälfte seiner Ladung ab und lädt die Bitleitungskapazität CB/S wieder auf das
Potential V'J'I— VT auf. Die Einschaltung der Spannungsquelle
V1P 2 bewirkt dabei einen schnellen Ladungsübergang. Im Anschluß an diese Übertragungsperiode ist das Ausgangspotential VA etwa halb so groß
wie die Spannung CPif. Diese Ausgangsspannung stellt
den anderen Eingang für den Differenzverstärker dar und liegt am Anschluß 4 an. Somit liegt an dem einen
Eingang des Differenzverstärkers bzw. Verriegelungskreises 2 mich der Übertragungsperiode etwa VRef/2
und am anderen Eingang ein Potential von etwa VRcf oder Null. Die Ausgangsspannungen VA der Bitleitungsabschnitte
6/4, 6fl werden während des in F i g. 4
dargestellten Zeitabschnittes abgefühlt, indem ein besonderes Abtastsignal über die Leitung 13 an den
Differenzverstärker bzw. Verriegelungskreis 2 von F i g. I angelegt wird. Auf diese Weise werden relativ
große Spannungsunterschiede an den Eingängen des Differentialverstärkers 2 erhalten, wodurch die Möglichkeit
geboten wird, Verstärker mit einer relativ geringen Eingangsempfindlichkeit, verglichen mit den
bisher nötigen Verstärkern, zu verwenden. Im Gegensatz zur Erfindung wurden bei den bisherigen
Ausleseanordnungen sehr kleine Spannungsänderungen zur Spannung an der Bitleitungskapazität addiert, die
mit der Spannung an der Bitleitungskapazität als Bezugsspannung verglichen wurden.
Die in Fig. I gezeigte Schaltung kann entweder mit
N- oder P-Kanal-Feldeffekttransistoren realisiert werden.
Weiterhin können die Kondensatoren, wie z. Fi. CS,
CO und CWcZ1SIaIt durch übliche kapazitive Bauelemente
durch z. B. die Gate-Kapazität eines Feldeffekttransistors gebildet sein. Die Anordnung nach der vorliegenden
Erfindung kann vorteilhafte Anwendung in bitorientierten Speicheranordnungen finden, bei denen
auf diese Weise Veränderungen bezüglich der Bauelement- und Prozeßparameter als Probleme entfallen und
zur gleichen Zeit ein größeres resultierendes Ausgangssignal zur Verfugung steht. Die hier beschriebene
Lösung resultiert in einem völlig kompensierten System, in dem mit dem Lesen bzw. Schreiben verbundene
Störsignale weitgehend ausgeschaltet sind.
Für das in den Fig. 1—3 dargestellte und oben beschriebene Ausführungsbeispiel wurden N-Kanal-Feldeffpkttran«istoren
benutzt, wobei die übrige Dimer; sionierung wie folgt war:
WP 1 = | 10V |
V* 2 = | 10V |
V | 10 V |
CS | 0,1 pF |
CB/S = | 10 pF |
CO | 0,1 pF |
CRef = | 0,1 pF |
VT | 1 V |
Hierzu 2 Blatt Zeichnungen
Claims (8)
1. Schaltungsanordnung zum Auslesen eines Datenspeichers, dessen Speicherelemente sich durch s
an den Kreuzungssteilen von Wort- und Bitleitungen angeordnete und je nach dem Speicherzustand
geladene oder ungeladene Speicherkondensatoren darstellen lassen, deren jeweiliger Kapazitätswert
im Verhältnis zur zugehörigen Bitleitungskapazität ι ο klein ist, und bei dem die einer Bitleitung
zugeordneten Speicherelemente auf zwei gleiche Bitleitungsabschnitte aufgeteilt sind, in deren Verbindung
ein Differenzverstärker als Leseverstärker eingeschaltet ist, dadurch gekennzeichnet,
daß auf jedem Bitleitungsabschnitt (6.4, 6B) ein weiteres Speicherelement bzw. ein diesem entsprechendes
kapazitives Bauelement als Bezugsspeichsrelement
(114 11 B) bzw. Bezugskapazität vorgesehen ist, das beim Lesen gleichzeitig mit der >o
Adressierung eines Speicherelementes auf dem jeweils anderen Bitleitungsabschnitt selektiert wird,
daß zwischen je einem Eingang des Differenzverstärkers bzw. Verriegelungsschaltkreises (2) und
dem jeweils auszulesenden Speicherelement (10) 2ϊ
einerseits bzw. dem Bezugsspeicherelement (HA bzw. 11 ßj1 andererseits eine Schaltungsanordnung (5)
zur schrittweisen Ladungsübertragung vorgesehen ist, mittels der in einem ersten Schritt die
Bitleitungskapazität (CB/S) sowie ein davon durch ίο
eine steuerbare Schalteinrichtung (Q 1) getrennter Ausgangskondensator (CO) m.. etwa demselben
Kapazitätswert wie das Speicherelement auf eine dem geladenen Zustand des S, eicherelementes
entsprechende Spannung aufladbar ist, mittels der i"> ferner in einem daran anschließenden zweiten
Schritt die Bitleitungskapazität (CB/S) und das jeweils selektierte Speicher- bzw. Bezugsspeicherelement
verbindbar ist, und mittels der schließlich in einem dritten Schritt die Bitleitungskapazität (CB/S) in
mit dem Ausgangskondensator (CO) verbindbar ist, und daß der Ausgangskondensator (CO) dieser
Schaltungsanordnung (5) zur schrittweisen Ladungsübertragung jeweils mit einem Eingang (3, 4) eines
Differenzverstärkers bzw. Verriegelungsschaltkrei- *ί
scs (2) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die steuerbare Schalteinrichtung
(Q3 bzw. R 1) zwischen dem Speicherelement (10; CS) bzw. Bezugsspeicherelement (IM, llß; ϊο
CRef) und der Bitieitungskapazität (CB/S) ein
Feldeffekttransistor ist, dessen Gate-Elektrode an die jeweilige Wortleitung angeschlossen ist, und daß
zwischen die Bitleitungskapazitäl (CB/S) und den Auigangskondensator (CO) em weiterer Feldeffekt- r>>
transistor (Qi) eingeschaltet ist, dessen Gate-Elektrode mit einer ersten Taktimpulsquelle (\/Φ 1)
verbunden ist.
3. Schallungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Airsgangskortdensatnr (CO) w>
mit seinem anderen Anschluß an einer zweiten Taktimpulsquelle (V<P 2) liegt.
4. Schaltungsanordnung nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß die
Aufladung der Bitleitungskapazitäl (CB/S)sowie des '"
Ausgangskondensators (CO) während der Impuls·
zeit der ersten Taktimpulsquellc (V<l· I) aus einer
dritten Spannungsquelle (V) erfolgt, wobei die zweite Taktimpulsquelle (V&2) ausgeschaltet ist,
daß der Ladungsausgleich während der Adressierung des Speicherelementes bzw, Bezugsspeicherelementes
bei ausgeschalteter erster und zweiter Taktimpulsquelle stattfindet, und daß die Wiederaufladung
der Bitleitungskapazität über den Ausgangskondensator durch erneute Einschaltung der ersten
Taktimpulsquelle (V& 1) erfolgt
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß zur schnelleren Wiederaufladung
der Bitleitungskapazität (CB/S) die zweite Taktimpulsquelle (W 2) eingeschaltet ist
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die
Bitleitungskapazität etwa lOOfach größer ist als die jeweilige Speicherkapazität
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die
Kapazität (CRef)des Bezugsspeicherelements (11.4.
IiB) etwa gleich groß wie die Speicherkapazität
(CS) gewählt ist und auf eine geringere Spannung, vorzugsweise etwa die halbe Spannung der geladenen
Speicherkapazität aufgeladen ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die
Kapazität (CReQ des Bezugsspeicherelementes (11/4, 11 B) geringer und vorzugsweise etwa halb so
groß wie die Speicherkapazität (CS)gewählt ist und auf etwa die volle Spannung der geladenen
Speicherkapazität aufgeladen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26788172A | 1972-06-30 | 1972-06-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2324965A1 DE2324965A1 (de) | 1974-01-10 |
DE2324965B2 true DE2324965B2 (de) | 1980-09-04 |
DE2324965C3 DE2324965C3 (de) | 1981-04-23 |
Family
ID=23020527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2324965A Expired DE2324965C3 (de) | 1972-06-30 | 1973-05-15 | Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers |
Country Status (7)
Country | Link |
---|---|
US (1) | US3760381A (de) |
JP (1) | JPS549852B2 (de) |
CA (1) | CA997471A (de) |
DE (1) | DE2324965C3 (de) |
FR (1) | FR2191193B1 (de) |
GB (1) | GB1374215A (de) |
IT (1) | IT984151B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5080736A (de) * | 1973-11-14 | 1975-07-01 | ||
US3949381A (en) * | 1974-07-23 | 1976-04-06 | International Business Machines Corporation | Differential charge transfer sense amplifier |
US3967252A (en) * | 1974-10-03 | 1976-06-29 | Mostek Corporation | Sense AMP for random access memory |
US4004284A (en) * | 1975-03-05 | 1977-01-18 | Teletype Corporation | Binary voltage-differential sensing circuits, and sense/refresh amplifier circuits for random-access memories |
US4007381A (en) * | 1975-04-18 | 1977-02-08 | Bell Telephone Laboratories, Incorporated | Balanced regenerative charge detection circuit for semiconductor charge transfer devices |
US3983413A (en) * | 1975-05-02 | 1976-09-28 | Fairchild Camera And Instrument Corporation | Balanced differential capacitively decoupled charge sensor |
DE2541686A1 (de) * | 1975-09-18 | 1977-03-24 | Siemens Ag | Regenerierschaltung fuer ladungsgekoppelte elemente |
US4010453A (en) * | 1975-12-03 | 1977-03-01 | International Business Machines Corporation | Stored charge differential sense amplifier |
US4096402A (en) * | 1975-12-29 | 1978-06-20 | Mostek Corporation | MOSFET buffer for TTL logic input and method of operation |
JPS52106640A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Memory peripheral circuit |
US4038567A (en) * | 1976-03-22 | 1977-07-26 | International Business Machines Corporation | Memory input signal buffer circuit |
US4069475A (en) * | 1976-04-15 | 1978-01-17 | National Semiconductor Corporation | MOS Dynamic random access memory having an improved sense and restore circuit |
US4069474A (en) * | 1976-04-15 | 1978-01-17 | National Semiconductor Corporation | MOS Dynamic random access memory having an improved sensing circuit |
US4028557A (en) * | 1976-05-21 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
JPS538528A (en) * | 1976-07-12 | 1978-01-26 | Nec Corp | Memory circuit |
JPS5363938A (en) * | 1976-11-19 | 1978-06-07 | Hitachi Ltd | Dynamic memory unit |
DE2712735B1 (de) * | 1977-03-23 | 1978-09-14 | Ibm Deutschland | Lese-/Schreibzugriffschaltung zu Speicherzellen eines Speichers und Verfahren zu ihrem Betrieb |
JPS53147329U (de) * | 1977-04-26 | 1978-11-20 | ||
JPS53144232A (en) * | 1977-04-28 | 1978-12-15 | Toshiba Corp | Sensor circuit for multi-value signal charge transfer device |
US4144589A (en) * | 1977-07-08 | 1979-03-13 | Xerox Corporation | Precharged data line driver |
JPS5457921A (en) * | 1977-10-18 | 1979-05-10 | Fujitsu Ltd | Sense amplifier circuit |
US4162416A (en) * | 1978-01-16 | 1979-07-24 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
US4160275A (en) * | 1978-04-03 | 1979-07-03 | International Business Machines Corporation | Accessing arrangement for memories with small cells |
DE2919166C2 (de) * | 1978-05-12 | 1986-01-02 | Nippon Electric Co., Ltd., Tokio/Tokyo | Speichervorrichtung |
JPS5635086U (de) * | 1979-08-28 | 1981-04-06 | ||
JPS5931155B2 (ja) * | 1979-10-11 | 1984-07-31 | インターナシヨナルビジネス マシーンズ コーポレーシヨン | 感知増幅回路 |
US4363111A (en) * | 1980-10-06 | 1982-12-07 | Heightley John D | Dummy cell arrangement for an MOS memory |
JPS57116138A (en) * | 1981-01-10 | 1982-07-20 | Nissan Motor Co Ltd | Controller for internal combustion engine |
JPS58148238A (ja) * | 1982-02-25 | 1983-09-03 | Toyota Motor Corp | 内燃機関の電子制御燃料噴射方法 |
US4420822A (en) * | 1982-03-19 | 1983-12-13 | Signetics Corporation | Field plate sensing in single transistor, single capacitor MOS random access memory |
JPS60122241A (ja) * | 1983-12-07 | 1985-06-29 | Mazda Motor Corp | エンジンの燃料噴射装置 |
US4584672A (en) * | 1984-02-22 | 1986-04-22 | Intel Corporation | CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge |
JPS6017236A (ja) * | 1984-05-08 | 1985-01-29 | Honda Motor Co Ltd | 内燃エンジンの加速時の燃料供給制御方法 |
US4658382A (en) * | 1984-07-11 | 1987-04-14 | Texas Instruments Incorporated | Dynamic memory with improved dummy cell circuitry |
JP2583662B2 (ja) * | 1990-10-30 | 1997-02-19 | 三菱電機株式会社 | エンジンの空燃比制御装置 |
US6606049B1 (en) | 2002-08-02 | 2003-08-12 | Ami Semiconductor, Inc. | Analog to digital converters based on transconveyance amplifiers |
US7446907B2 (en) * | 2003-04-22 | 2008-11-04 | Xerox Corporation | Photosensor architecture for a color raster input scanner |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3514765A (en) * | 1969-05-23 | 1970-05-26 | Shell Oil Co | Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories |
US3665422A (en) * | 1970-01-26 | 1972-05-23 | Electronic Arrays | Integrated circuit,random access memory |
-
1972
- 1972-06-30 US US00267881A patent/US3760381A/en not_active Expired - Lifetime
-
1973
- 1973-04-27 IT IT23466/73A patent/IT984151B/it active
- 1973-05-04 CA CA170,771A patent/CA997471A/en not_active Expired
- 1973-05-15 DE DE2324965A patent/DE2324965C3/de not_active Expired
- 1973-05-23 JP JP5694673A patent/JPS549852B2/ja not_active Expired
- 1973-05-30 GB GB2581473A patent/GB1374215A/en not_active Expired
- 1973-06-06 FR FR7321787A patent/FR2191193B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IT984151B (it) | 1974-11-20 |
JPS549852B2 (de) | 1979-04-27 |
FR2191193B1 (de) | 1976-06-11 |
CA997471A (en) | 1976-09-21 |
JPS4945646A (de) | 1974-05-01 |
US3760381A (en) | 1973-09-18 |
FR2191193A1 (de) | 1974-02-01 |
DE2324965A1 (de) | 1974-01-10 |
GB1374215A (en) | 1974-11-20 |
DE2324965C3 (de) | 1981-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2324965C3 (de) | Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers | |
DE3882278T2 (de) | MOS-Speicher. | |
DE3887924T2 (de) | Nichtflüchtige Speicheranordnung mit einem kapazitiven ferroelektrischen Speicherelement. | |
DE69522629T2 (de) | Spannungsreferenz für ferroelektrischen Speicher vom IT/IC-Typ | |
DE3751171T2 (de) | Ferro-elektrischer Speicher mit automatischer Wiederherstellung. | |
DE2650479C2 (de) | Speicheranordnung mit Ladungsspeicherzellen | |
DE3685615T2 (de) | Leseverstaerkerschaltung. | |
DE2635028C2 (de) | Auf einem Halbleiterplättchen integriertes Speichersystem | |
DE2634089B2 (de) | Schaltungsanordnung zum erfassen schwacher signale | |
DE2731442A1 (de) | Speicherschaltung mit isolierschicht-feldeffekttransistoren | |
DE2608119A1 (de) | Schaltkreis zum abtasten und auffrischen eines halbleiterspeichers | |
DE3838961C2 (de) | ||
DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
DE2707456B2 (de) | Dynamischer RAM-Speicher | |
DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
DE3236729C2 (de) | ||
DE2845100C3 (de) | Speicherschaltung | |
DE2614297A1 (de) | Mos-speicher | |
DE2646653C3 (de) | ||
DE2422136A1 (de) | Speicherschaltung mit einzeltransistorspeicherzellen | |
DE3046376C2 (de) | Halbleiter-Speichervorrichtung | |
DE4226844A1 (de) | Datenuebertragungsschaltkreis | |
DE69309623T2 (de) | Mehrbitwort organisierter EEPROM Speicher | |
DE2022256C2 (de) | Festwertspeicher- und Decoderanordnung | |
DE2061990A1 (de) | Schaltungsanordnung fur ein elek tromsches Koppelfeld in Fernmelde , insbesondere Fernsprechvermittlungs anlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |