DE2324787B2 - Logische schaltung - Google Patents
Logische schaltungInfo
- Publication number
- DE2324787B2 DE2324787B2 DE19732324787 DE2324787A DE2324787B2 DE 2324787 B2 DE2324787 B2 DE 2324787B2 DE 19732324787 DE19732324787 DE 19732324787 DE 2324787 A DE2324787 A DE 2324787A DE 2324787 B2 DE2324787 B2 DE 2324787B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistor
- clock pulse
- logic
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
- H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
- H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
P 3 4
|. hergehenden Schaltkreise gegenüber einer von Schalt- Stufe geliefert werden, eine größere Impulsbreite als
|v kreis zu Schaltkreis progressiv ansteigenden Impuls- die Taktimpulssignale CFl und CPl aufweisen, die
p breite den Vorteil, daß der Aufbau des erforder- den logischen Schaltungen I und 2 der ersten Stufe
j|· liehen Taktimpulsgenerators einfacher wird, da nur geliefert werden. Das hat den Zweck, eine im späte-
§&: zwei verschiedene Taktimpulse erzeugt werden 5 ren beschriebene, fehlerhafte Operation zu verhinmüssen.
dem, die in der logischen Schaltung 3 auftreten
Die erfindungsgemäße Schallung eignet sich be- könnte.
sonders gut zum Aufbau eines Festspeichers. Die Kondensatoren Cl, C 2 und C 3 in Fig. 1
|i« Im folgenden werden bevorzugte Ausfuhrungs- sind Ausgangslast-Kondensatoren, von denen jed^r
beispiele der EiSndung an Hand der Zeichnung xo die Bedeutung der gesamten Diffusionskapazität (PN-Ιΐ
näher erläutert. Übergangskapazität) durch der. Übergang des Drains
|i Fig. 1 zeigt ein Ausführungsbeispiel, bei dem jede und des Substrats, der Verdrahtungskapazität und
f fehlerhafte Operation vermieden werden kann, die der Gate-Kapazität des Transistors der nachfolgenj
- auftreten kann, wenn die logischen Schaltungen in den logischen Schaltung hat. Die die logischen Ver-Kaskade
geschaltet sind. 15 knüpfungsglieder bildenden IGFETs können erfor-
; Fig. 2A zeigt die Wellenform die zum betrieb derlichenfalls in Serie geschaltet sein und haben
der in Fig. 1 dargestellten logischen Schaltung ge- unterschiedliche Kanalbreiteen und folglich unterhören.
schiedliche Steilheitswerte gm. Dementsprechend ist
Y Fig. 2B zeigt ein Diagramm .on Weiienformen, es wahrscheinlich, daß die Zeitkonstants der Ent-
';- das erläutert, wie eine fehu. h'fte Op;ration mit ao ladung, die durch die Lastkondensatoren Cl, C2 und
^ großer Wahrscheinlichkeit auftreten kann, wenn die C3 bestimmt ist, und die Steilheit x>/n ist in Abhänin
Kaskade geschalteten logischen Schaltungen mit gigkeit von der Anzahl und der erbindung der
gemeinsamen Taktimpulsen versorgt werden. Transistoren, die in den logischen Schulungen ver-
a F i g. 3 zeigt ein anderes Ausführungsbeispiel, bei wandt sind, ansteigen.
dem jede fehlerhafte Operation ausgeschaltet werden »5 Als Folge davon treten, wie es in den Fig. 2A
kann, die auftreten könnte, wenn die logischen und 2B dargestellt ist, Zeitverzögerungen il und ti
Schaltungen in Kaskade geschaltet sind. bei der Entladung der Kondensatoren Cl und C 2
F i g. 4 stellt die dem in F i g. 3 dargestellten Aus- auf OVoIt, nachdem sie auf -EVoIt aufgelader.
führungsbeispiel zugehörigen Wellenformen dar. sind, auf.
Fie. 5 zeigt noch ein anderes Ausfuhrungs- 30 Wenn die logischen Schaltungen 1, 2 und 3 mit
beis bei dem jede fehlerhafte Operation ver- gemeinsamen Taktimpulssignalen CP und CP vermieii
st, die auftreten könnte, wenn die logischen sorgt werden, werden die Kondensatoren Cl, C2
Scha.. ..igen in Kaskads geschaliei sind. und C3 alle auf -EVoIt aufgeladen, da die Last-
Fig. 6 stellt die dem in Fig. 5 dargestellten Aus- transistoren 11-1, 11-2 und 11-3 gleichzeitig leitend
führungsbeispiel zugehörigen Wellenformen dar. 35 gemacht werden. Wenn die Datensignale A, B, C und
F i g. 7, 8 und 9 zeigen Festwertspeicherschaltun- D einen Spannungspegel von - E Volt aufweisen,
gen, bei denen erfindungsgen' iße logische Schaltun- nachdem die Lasttransistoren 11-1, 11-2 und 11-3
gen verwandt sind. außer Betrieb gesetzt sind, dann werden die Transi-
Ein Festsp icher besteht des öfteren aus einer An- stören 12-1, 13-1, 12-2 und 13-2 gemeinsam hitend
zahl von in Kaskade geschalteten logischen Schal- 40 gemacht, um eine Entladung der Kondensatoren C1
tungen. Fig. 1 zeigt eine Anzahl von in Kaskade und C2 zu veranlassen. Wenn in diesem Fall die
geschalteten, logischen Schaltungen. Eine logische Entladung unm ttelbar erfolgt und die Ausgangs-Schaltung
1 ist mit einer logischen Schaltung 3 und signale Sl und 52 von den logischen Schaltungen 1
eine logische Schaltung 2 mi; der logischen Schal- und 2 jeweils sehne!! auf OVoIt gebraent werden,
tung 3 in Kaskade geschaltet. Diese logische Schal- 45 dann werden die Transistoren 12-3 und Ϊ3-3, die das
tung kann weiterhin mit folgenden lügischen Schal- Verknüpfungsglied 14-3 bilden, außer Betrieb komtungen
in Kaskade geschaltet sein. Bei jeder logi- men, wodurch eine Entladung des Kondensators C 3
sehen Schaltung bestehen die I asttransistoren 11-1, verhindert wird, und folglich wird das Ausgangs-11-2
und 11-3 aus N-Kanal-Transistoren, und die signal 5 3 der logischen Schaltung 3 einen Spannungslogischen
Verknüpfungsgiieder 14-i, 14-2 und i4-3 50 pegel von - E Veit beibehalten, um eine passende
werden durch drei Gruppen von zwei parallelgeschal- logische Operation zu erzielen. Da jedoch, wie oben
teten P-Kanal-Transistoren 12-1, 131, 12-2, 13-2 beschrieben, beim Entladen eine Zeitverzögerung auf-
und 12-3, 13-3 gebildet. Die Gate-Elektroden der tritt, ve-den die Transistoren 12-3 und 13-3, die
Traktor?" W-i "Ά 13-1. die das Verknüpfung- das Verknüpfungsglied 14-3 bilden, für eine gewisse
glied 14-1 bilden, werden mit Datensignalen A und B 55 Zeit leitend gehalten und danach außer Bciiicu gejeweils
versorgt. Die Gate-Elektroden der Transisto- setzt. Als Folge davon setzt der Kondensator C 3,
ren 12-2 und 13-2, die das Verknüpfungsglied 14-2 während die Transistoren 12-3 und 13-3 leitend bleibilden,
werden jeweils mit den Datensignalen C und ben, seine Entladung auf O Volt fort, wodurch — wie
; P versorgt. Die Transistoren 12-3 und 13-3, die das es in der unterbrochenden Linie in Fig. 2B darge-
Verknüpfungsglied 14-3 bilden, werden mit den Aus- 60 stelt ist — verursacht wird, daß das Ausgangssignal
{ fangcsignalen Si und Sl von den logischen Schal- 53 der logischen Schaltung 3 einen falschen Span-
• tungen ί und Z jeweils versorgt. Im Falle einer posi- nungspegel zeigt.
tiven Logik wirken die logischen Schaltungen 1, 2, 3 An Hand vor Fig. 2A wird im folgenden der
•lü NAND-Schaltungen und im Falle einer negativen Fall beschrieben, bei dem die Taktimpulssignale, die
Logik als NOR-Schaltuflgen. 65 den vorhergehenden logischen Schaltungen 1 and
Die in Fig. 1 dargestellte Ausführungsform zeich- und der nachfolgenden logischen Schaltung 3 gelienet
sich dadurch aus, daii die Taktimpulssignale CP 2 fert werden, so ausgebildet sind, daß sie unterschied-
und ZJFZ, die der logischen Schaltung 3 der zweiten liehe Impulsbreiten haben. Erfindungsgemäß wird
5
6
die Zeitspanne, in der der Lasttransistor 11-3 der und 23 OVolt. Unter diesen Bedingungen werden die
nachfolgenden logischen Schaltung 3 durch die Takt- Transistoren 12-3 und 13-3, die das logische Verimpulssignale
CP 2 und CPZ leitend gehalten wird, knüpfungsglied 3 bilden, nichtleitend gemacht Wenn
langer gemacht, als die Zeitspanne, in der die Last- die Lasttransistoren 11-1 und 11-2 nichtleitend getransistoren
11-1 und 11-2 der vorhergehenden logi- 5 macht werden, dann werden die Kondensatoren Cl
sehen Schaltungen 1 und 2 leitend sind. Der Aus- und Cl auf 0 Volt entladen oder auf einem Spangangskondensator
Cl der nachfolgenden logischen nungspegel von —EVoIt gehalten,-was davon ab-Schaltung
3 weist nämlich eine bis zum erforderlichen hängt, ob die Transistoren 12-1,13-1,12-2 und 13-2
.Ausmaß längere Ladungszeit auf .als, die Ausgangs- leitend oder nichtleitend gemacht ,werden.' Wenn in
kondensatoren CLundC2 den vorhergehenden logi- ios diesem Fall die Datensignale'·A7 3Bi Cj und'D ^aIIe
scheif Schaltungen 1'und 2. Selbst wenn die Tränst- einen Spannungspegel von — 1TVoIt aufweisen; wie
stören 12-3 und 23-3, die üas Verknüpfungsglied es in Fig. 4 dcrgtstell; ist, vann werfer, die Kon
14 3 hiiü'i, 'urr! ?ic / Ji c i^sif mi S' . \d >Z d?-ps to.xri t I r,J ί ' ·'■ .■<
η. :';c .' .m ssr sa'o-cr·
von den vorfitib. senden icgischei: Schaitanger. 1 Cl und C2 werden je«.-«.j (folge der 7citkonstanie
und 2 leitend gehalten werden, bis die Spannungen 15 der Entladung nicht unmittelbar auf O Volt gebracht,
der Ausgangssignale Sl und 52 die Gate-Schwellen- Da die Transistoren 21 und 24 nichtleitend bleiben,
spannung der Transistoren 12-3 und 13-3 erreichen, bis die Spannungspe^el der Kondensatorer Cl und
setzt daher der Kondensator Ca seine Entladung C2 sich von — EVoIi auf den Pegel der Gateweiter fort, wodurch verhindert wird, daß das Aus- Schwellenspannung der Transistoren 21 und 24 gegangssignal
53 von der nachfolgenden logischen 20 ändert haben, bleiben die Ausgangssignale 51 und
Schaltung 3 einen falschen Spannungswert infolge 52 vom ersten und zweiten inverter 20 und 23 bei
der obengenannten vorzeitigen Entladung des Kon- OVolt. Selbst wenn die Kondensatoren Cl und C2
densators C 3 zeigt sich zu entladen beginnen, werden tiäirüch die Tran-Wenn
wis eben rwä::nt eics Anzahl von in sistoren 12-3 nri IS-J. Ii? « Verknüpfungsglied
Kaskade geschaltet- ! lc-^isdfcin Schaltungen irit as 14-3 büden, nicht u-inntr'b- eitctd gem?cn* Da-Taktimpulssignalen
.ersorgt wird, deren Breite pro- her vc-aniaßt di^ Vef^orgun, der vorhergeJ-enden
gressiv auf die Er<!Hnhir* de.- Kashadcnr-ihc an- und nachfolgend»n logischen -»dis'tung mit Taktsteigt
wird keine fs älerhafte Operation die Folge impuissig- a'en vum gleichen Typ keine fehlerhafte
sein, obwohl bei »£>·. Erzeug» ng eines Ausgangs- Operation der iog^l«,., Zdisiainzen. Bei d«*n <n
signals νυη einer ά^ vorhergehenden oder nachfol- 30 F i g. 3 dargestellten AusfühnT.isbeispielsni können
genden logischer Schaltungen eine Zeitverzögerung die Soi-rce-Elektroders &·>
P K^ia!-Transistoren ZZ
auftritt. Nachdem dzhzr Taktimpulssignale der Klem- und 25, die den ersten und widen inverter 2Θ und
meneiiiheit einer Re- - logischer Schaltungen gelie- 23 bilden, mit dem Takomp '=sign2? CP und die
iert sind, könness A"^g4B^iatev· verwandt werden. Gate-Elektroden der Trassiere/· n.It dem Takt-Wenn
jedoch die Ts- Jmpulssignale, die den in 35 impulssignal CP und die Som-«-Elektroden der
Kaskade gecchaiieic; k^vhen S^haliiirj^en geliefert N-Kanal-Transistoren 21 und 74 mi« dem Taktwerden,
so ausgebildet sind, daß sie eine Breite auf- impulssignal CP versorgt werden,
weisen, die progressiv in der Reihenfolge der Das in F i g. 3 dargestellte Ausführungsbeispiel hat
Kaskadenverbindung ansteigt, dann sind zahlreiche jedoch den Nachteil, daß Inverter erforde.nch sind,
Arten von Taktimpulsen erforderlich, was einen korn- 40 was zu einer höheren Anzahl an verwandten EIeplizierten
Aufbau eines Taktimpulsgenerators eine menten führt F i g. 5 zeigt noch ein anderes Ausfüh-Schwierigkeit
des Entwarfes eines Musters einer rungsbeispiel, das die Notwendigkeit der Verwenintegrierten
Schaltung υ-ni eise Vergrößerung des dung solcher Inverter beseitigt. Wenn bei dem in
Plättchens zur Folge hst, wcdurca die Anzahl der F i g. 5 dargestellten Ausfühningstwispiel die Lastlogischen
Schaltungen, die in Kaskade geschaltet 45 transistoren 11-1 und 11-2 de«· Yorfisrgehenden logisind,
von der praktischen Verwendung her begrenzt sehen Schaltungen 1 und 2 vom N-Kanal-Typ sind,
ist ist der Lasttransistor 11-3 der sachfolgenden logi-Fig.
3 zeigt ein anderes Ausführungsbeispiel, bei sehen Schaltung 3 vom P-Kanal-Typ und sind folgdem
die obengenannten Nachteile beseitigt werden lieh die Transistoren 12-3 und 13^3, die el j Verkönnen.
50 knüpfungsglied 14-3 der nachfolgenden logischen
Zwischen der voniQT^aicaasn loglschej>
Schal- Schaltung 3 bilden, vom N-Kaaai-Typ. Die Sourcetung
1 und der BacMolgendec logiäches Schaltung 3 Elektrode des Lasttransistors 11-3 der nachfolgendes
ist ein bekannter erster Inverter 2§ angeordnet, der logischen Schaltsag Z wird rnh eines TaktünpüJsaus
einsm N-Kanal-Transistor 21 and einem P-Ka- signal CP und deren Gate-Elektrode mit einem Taktnal-Transistor
22 besteht Zwischen der vorhergehen- 55 impulssignal CF versorgt
den logischen Schaltung 2 und der nachfolgenden Wenn die Ausgangskondensatoren Cl und C2
logischen Schaltung 3 ist efeaifalls ein bekannter mit — EVoIt beginnend eatladea werden, bleiben
zweiter Inverter vorgesehen, der von einem N-Kanal- die Transistoren 12-3, die die cacMoIgeade logische
Transistor 24 und einem P-Kanal-Transistor 25 ge- Gatterschaltung 14-3 bilden, nichtleitend, bis die
Mdsi wM. In der nacisiölgeüdeo logischeE Schal- S0 Spannungen der Kondensatoren Ci tisd C2 die
tang 3 sind die Leitusgs^s- 4 er Ti massieren s2-3 Gate-Scfewelleaspannung der T^sessVireö i2-s und
und 13-3 in Reihe geschsltet 13-3 erreicht, wodurch der Spanaungspegel des AusWenn die Lasttransistoren Ιί-ί, 11-2 und 11-3 gangssignals S3 von der nachfolgenden logischen
gemeinsam durch Taktimpulssignale CP und UP lei- Schaltung 3 bei OVoIt gehalten wird. Bei dem in
tend gemacht werden, dann werden die Ausgangs- 65 F i g. 5 dargestellten Ausführungsbeispiel können die
kondensatoren Cl, C2 und CS alle auf —EVoIt Transistoren 12-3 und 13-3, die das nachfolgende
aufgeladen. Dementsprechend zeigen die Ausgangs- logische Verknüpfungsglied 14-3 bilden, als EIesignale
SI und 52 vom ersten und zweiten Inverter 20 mente angesehen werden, die eine Wirkis.vsweise wie
7 8
der Inverter in Fig. 3 aufweisen. Wie in Fig. 3 der jeweiligen Speichereinheiten in bestimmten Kom-
zeigt die nachfolgende logische Schaltung in F i g. 5 binationen geliefert.
selbst dann keine fehlerhafte Operation, wenn sie Die ÄOM 2-Einrichtung enthält sieben Speicher-
mit einem gemeinsamen Taktimpulssignal CP und einheiten (50 bis 56), die zu den sieben Elektroden-
ÜP versorgt wird, Fig. 6 zeigt die Wellenformen, 5 Segmenten passen. Beispielsweise weist die Speicher-
die zu der in F i g. 5 dargestellten Ausführungsform einheit 50 einen ersten Transistor 61 und acht zweite
gehören. -Tiansistoren 62 auf. Die Gate-Elektroden der acht
Die oben beschriebenen Ausführungsbeispiele sind zweiten Transistoren 62 werden mit Ausgangäsigna-
züm Aüfba»? bei einem Festspeicher {RO0)\ geeig- Jen von der ROM l-Einrichtung in einer jbesiimm-
iiieL Die Fig. 7, 8 und 9stellen eine;ßÖM-Einrich- io ten Kombination versorgt. Die Sr^ichereinheit 50 ,
tung dar, bei der erfindungsgejnaße1 logischetSchal- rwählt ein Elektrodensegment■ Ä\ äus^ wqb^ei" gezagt
tungen verwandt sind. W'äKr-nd die AOAZ-Firirich- ist, daß die Anzeige der Ziffern Q, 2, 3, 5,6, 7, 8
lung verschleiert Versvendungsm -gKhseiten auf- und 9 der zehn Ziffern das Elektrodensegment A
weist, wird im folgenden έζτ F-H beschrieben, bei wählen muß.
dem die ÄOM-Einrichtung als Ziffern-Decoder bti 15 Fig. 7 entspricht dem in Fig. 1 dargestellten
einem elektronischen Tischrechner und ähnlichem Ausführungsbeispiel. Dementsprechend werden die
verwandt wird. Gate-Elektroden der ersten Transistoren 41 der
Fig. 7, 8 und 9 zeigen Festspeichereinrichtungen ROM 1-Einrichtung und Source-Elektroden der
ROMl und ROM 2. Die ROM l-Einrichtung ist zweiten Transistoren 42 der ΛΟΛί 1-Einrichtung mit
eine Speichereinrichtung zur Umwandlung oder zum ao ersten und zweiten Taktimpuls-Signalen CP1 und
Decodieren von binär codierten dezimalen Signalen CTi versorgt, die zueinander komplementär sind.
(/4,2",B,B,CC,D,ZJ) in dezimale Signale (0 bis 9). Die Gate-Elektroden der ersten Transistoren 61 der
Auf den Empfang von Ausgangssignalen von der ΛΟΛί 2-Einrichtung und die Source-Elektroden der
ÄOM !-Einrichtung ereugi :?<e RGM2-Einrichtung zweiten Transistoren 62 der ROM2-Einrichtung wer-
sieben Ausgangsssgnals SA ois SG zvx Auswahl 35 den mit einer anderen Gruppe von Taktimpulssigna-
von sieben E!ek,rodensegmen>en einer einigen Zif- fen CPl und CTi versorgt, die eine größere Breite
feraanzeigeröhre. Diese Röhre steiit eine Ziffer durch als die erste Gruppe von Taktimpulssignalen CPl
die Kombination einiger dar sieben Elektroden- und CPI aufweist.
segments dar. Die /?iW2-Emrichtung ist jedoch F i g. 8 entspricht der in F i g. 3 dargestellten Aus-
nicht erforderlich, wenn eine Ziffernanzeigeröhre 30 führungsbeispiele. Zwischen die ROMl- und ROM2-
venvandi »vird, die herkömmlich als Nixie-Röhre Einrichtungen sind Inverter 65 geschaltet. Wie in
oder Kaitkathoden-Ülüamr&hrc bekunnt ist, die mit Fig. 3 werden die ROMl- und i?OM2-Einrichtun-
zehn Zifferneiektroden versehen ist, die die Form gen von Fig. 8 mit gemeinsamen komplementären
der Ziffern 0 bis 9 jeweils tragen. Taktimpulssignalen CP und CT versorgt.
Die ROM 1-Einrichtung weisi 10 Speichereinbsi- 35 F i g. 9 entspricht dem in Fi g. 5 dargestellten Aus-
tcn 3β bis 39 auf die zu den ZiSern 0 bis 9 passen. führungsbeispiel. Die ersten Transistoren derßöMl-
Jede Speichereinhe.it, beispicISÄsise die Speicherein- Einrichtung und die ersten Transistoren der ÄOM2-
heit 30, enthält einen ersten Transistor 41 und vier Einrichtung sind von entgegengesetzten Kanaltypen
zweite Transistoren 42. Datensignale werden den und werden weiterhin mit gemeinsamen komplemen-
Gate-Elektroden der vier zweiten Transistoren 42 40 tären Taktimpulssignalen CP und CP versorgt.
Hierzu 10 Blatt Zeichnungen
Claims (2)
1. Logische Schaltung mit logischen Schalt- Schaltung werden die Gate-Elektrode des ersten
kreisen, deren Ausgänge mit dem Eingang eines 5 Transistors und des wenigstens einen zweiten Tranweiteren logischen Schaltkreises verbunden sind, sistors mit einem gemeinsamen Taktimpulssignal verweiche
Schaltkreise je einen ersten Isolierschicht- sorgt. Der erste und der wenigstens zweite TransifeldeSefctiransistor
und wenigstens einen zweiten stör die mit dem gemeinsamen Taktimpulssignai ver-Isolierschichtfeldeffekttransistor
von dem ersten sorgt werden, sind so ausgelegt, daß dann, wenn einer
Transistor entgegengesetzten Kanaltyp enthalten, io von ihnen leitend wird, der andere sperrt und nradie
jeweils eine erste und eine zweite sowie eine gekehrt. Da der Leitungsweg des einzigen ersten
Gate-Elektrode aufweisen, wobei der Verbin- Transistors und die Leitungswege der zweiten Trandungspunkt
der zweiten Elektrode des ersten sistoren nicht von dem Gleichsiro'n einer als BeTransistors
und des wenigstens einen zweiten tricbsspannungsquelle dienenden Gleichsspannungs-Transistors
jedes Schaltkreises mit dem Ausgang 15 queue versorgt werden, ergibt sich tatsächlich eine
des Schaltkreises verbunden ist, an der Gate- Ersparnis beim Energieverbrauch. Die bekannte logi-Elektrode
des wenigstens einen zweiten Transi- sehe Schaltung benötigt jedoch zwei Taktimpuls-
-Stwi.7 p*uCS uC«j3»mv TClSSS die L^StCnSiCjiiSi ilCgt UtIu ΐΓαιΐ^ΐαιΟΓΟΠ. vun'Oin wCrjCHi^C ZWCItC * Γί5Ώ.5ί5*.ΟΓ. uCT
die erste Elektrode des ersten Transistors und mit einem Taktimpulssignal versorgt wird, gemeindes
wenigstens ei~en zweiten Transistors jedes 20 sam für eine Anzahl von logischen Schaltkreisen verSchaltkreises
an tiiier Betr.c-bsspannung liegen, wandt werden kann, mußte bisher die Strombelastdadurch
gekennzeichnet, daß an der barkeit und folglich die Steilheit gm der Taktimpulsersten
Elektrode des wenigstens einen zweiten transistoren erhöht werden, was da^u führte, daß
Transistors (12-1, 13-1, 12-2, 13-2, 12-3, 13-3) diese Transistoren viel Platz in einer integrierten
jedes der logischen Schaltkreise (1,2,3) ein Takt- 25 Schaltung in Anspruch nahmen,
impulssignal (CPl, CP2) liegt, das tu dem Takt- Aus der DT-OS 14 62 855 ist eine weitce logische impulssignal (CPl, CP2) komplementär ist. das Schaltung mit logischen Schaltkreisen bekannt, von an der Gate-Elektrode des ersten Transistors denen jeder zwei Taktimpulstransistoren enthält, die (11-1, 11-2, 11-3) jedes Schaltkreises (1, 2, 3) mit mehrphasigen Taktimpulssignalen versorgt werliegt, und daß d: * Breite der Impulse der Takt- 30 den. Bei einer aus derartigen logischen Schaltkreisen impulssignale (CP2, CPl), die dem nachgeschal- aufgebauten logischen Schaltung müssen daher viele teten Schaltkreis (3) geliefert werd'% größer als verschiedene Taktimpulssignale verarbeitet werden,
die Breite der Impulse der Taktimpulssignale Die der Erfindung zugrunde liegende Aufgabe liegt (CPl, CPI) ist, die an den übrigen Schaltkreisen daher darin, eine logische Schaltung der eingangs (1, 2) liegen. ' 35 genannten Art so auszubilden, daß sie weniger Bau-
impulssignal (CPl, CP2) liegt, das tu dem Takt- Aus der DT-OS 14 62 855 ist eine weitce logische impulssignal (CPl, CP2) komplementär ist. das Schaltung mit logischen Schaltkreisen bekannt, von an der Gate-Elektrode des ersten Transistors denen jeder zwei Taktimpulstransistoren enthält, die (11-1, 11-2, 11-3) jedes Schaltkreises (1, 2, 3) mit mehrphasigen Taktimpulssignalen versorgt werliegt, und daß d: * Breite der Impulse der Takt- 30 den. Bei einer aus derartigen logischen Schaltkreisen impulssignale (CP2, CPl), die dem nachgeschal- aufgebauten logischen Schaltung müssen daher viele teten Schaltkreis (3) geliefert werd'% größer als verschiedene Taktimpulssignale verarbeitet werden,
die Breite der Impulse der Taktimpulssignale Die der Erfindung zugrunde liegende Aufgabe liegt (CPl, CPI) ist, die an den übrigen Schaltkreisen daher darin, eine logische Schaltung der eingangs (1, 2) liegen. ' 35 genannten Art so auszubilden, daß sie weniger Bau-
2. Logische Schaltung nach Anspruch 1, da- elemente aufweist und damit besonders gut zur 3ildurch
gekennzeichnet, daß diese zum Aufbau dung einer integrierten Schaltung geeignet ist.
eines Festspeichers angewandt wird. Diese Aufgabe wird erfindungsgcmk3 dadurch ge
löst, daß an der ersten Elektrode des wenigstens 40 einen zweiten Transistors jedes der logischen Schalt-
kreise ein Taktimpulssignal liegt, das zu dem Taktimpulssignal komplementär ist, das an der Gate-Flektrode
des ersten Transistors jedes Schaltkreises
Die Erfindung betrifft eine logische Schaltung mit liegt, und daß die Breite der Impulse der Taktlogischen
Schaltkreisen, deren Ausgänge mit dem 45 impulssignale, die dem nachgeschalteten Schaltkreis
Eingang eines weiteren logischen Schaltkreises ver- geliefert werden, größer als die Breite der Impulse
bunden sind, welche Schaltkreise je einen ersten Iso- der Taktimpulssignale ist die an den übrigen Schalt-
lierschichtfeldeffekttransistor und wenigstens einen kreisen liegen.
zweiten !soüerschichtfeldeffekttranssstor vom dem Die bei der erfindungsgeniäSen logischen Scha!-
ersten Transistor entgegengesetzten Kanaltyp enthal- 50 tung vorgesehene Verwendung von komplementären
ten, die jeweils eine erste und eine zweite sowie Taktimpulssignalen für beide Transistoren hat zur
eine Gate-Elektrode aufweisen, wobei der Verbin- Folge, daß nur ein Taktimpulstransistor vorgesehen
dungspunkt der zweiten Elektrode des ersten Transi- werden muß und eine Einsparung bezüglich des
siors und des wenigstens einen zweiten Transistors Energieverbrauchs erreicht wird. Die beim zweiten
jedes Schaltkreises mit dem Ausgang des Schalt- 55 Transistor dadurch erforderliche geringere Stromkreises
verbunden ist, an der Gate-Elektrode des befastbarkeit führt zu der gewünschten Verkleinewenigstens
einen zweiten Transistors jedes Schalt- rung der Schaltung. Dadurch, daß die Breite der
kreises ein Datensignal liegt und die erste Elektrode Impulse der TaktünpuJssigaale, die dem nachdes
ersten Transistors und des wenigstens einen geschalteten Schaltkreis geliefert werden, größer als
zweitea Transistors jedes Schaltkreises an einer Be- 60 die Breite der Impulse der Taktimpulssignale ist, die
triebsspannung Hegen. an den übrigen Schaltkreisen liegen, können fehler-
Elektronische Rechner weisen eine beträchtliche hafte Operationen vermieden werden, die von einer
Anzahl von logischen Verknüpfungsgliedern auf, die Zeitverzögerung hervorgerufen wird, die zwischen
als Komponenten einer integrierten Schaltung vor- der Erzeugung des Ausgangssignais der verschiede-
liegen. Es ist daher wünschenswert, so viele logische 65 nen hintereinandergeschalteten logischen Schaltkreise
Verknüpfungsglieder wie möglich in einer einzigen hervorgerufen wird. Dabei hat die Vergrößerung der
integrierten Schaltung vorzusehen. Alle logischen Breite der Impulse für den nachgeschalteten Schalt-
Verknüpfungsglieder, die dieselbe Funktion erfüllen, kreis gegenüber der Breite der Impulse für die vor-
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4766772A JPS5332661B2 (de) | 1972-05-16 | 1972-05-16 | |
JP5242772A JPS5317022B2 (de) | 1972-05-29 | 1972-05-29 | |
JP5242872A JPS4917148A (de) | 1972-05-29 | 1972-05-29 | |
US358877A US3866186A (en) | 1972-05-16 | 1973-05-10 | Logic circuit arrangement employing insulated gate field effect transistors |
US05/499,924 US3943377A (en) | 1972-05-16 | 1974-08-23 | Logic circuit arrangement employing insulated gate field effect transistors |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2324787A1 DE2324787A1 (de) | 1973-11-29 |
DE2324787B2 true DE2324787B2 (de) | 1976-07-15 |
DE2324787C3 DE2324787C3 (de) | 1977-02-24 |
Family
ID=27522655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732324787 Expired DE2324787C3 (de) | 1972-05-16 | 1973-05-16 | Logische schaltung |
Country Status (7)
Country | Link |
---|---|
US (2) | US3866186A (de) |
AU (1) | AU476907B2 (de) |
CA (1) | CA1016650A (de) |
CH (1) | CH567839A5 (de) |
DE (1) | DE2324787C3 (de) |
FR (1) | FR2184914B1 (de) |
GB (1) | GB1414346A (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3703879A (en) * | 1971-04-06 | 1972-11-28 | Charles K Huthsing Jr | Pressure indicator |
SE383325B (sv) * | 1974-01-31 | 1976-03-08 | Stella Maskiners Forseljnings | Anordning vid ett hoj- och senkbart lyftorgan till lastfordon sasom truckar o.d. for fasthallning ovanifran av en av lyftorganet uppburen last |
FR2285676A1 (fr) * | 1974-09-19 | 1976-04-16 | Texas Instruments France | Memoire morte a composants metal-oxyde-semi-conducteur complementaires |
IT1042852B (it) * | 1974-09-30 | 1980-01-30 | Siemens Ag | Disposizione di circuiti logici integrata e programmabile |
JPS5713079B2 (de) * | 1975-02-10 | 1982-03-15 | ||
US4017741A (en) * | 1975-11-13 | 1977-04-12 | Rca Corporation | Dynamic shift register cell |
US4107548A (en) * | 1976-03-05 | 1978-08-15 | Hitachi, Ltd. | Ratioless type MIS logic circuit |
JPS52115637A (en) * | 1976-03-24 | 1977-09-28 | Sharp Corp | Mos transistor circuit |
LU76955A1 (de) * | 1977-03-15 | 1978-10-18 | ||
US4110633A (en) * | 1977-06-30 | 1978-08-29 | International Business Machines Corporation | Depletion/enhancement mode FET logic circuit |
US4151603A (en) * | 1977-10-31 | 1979-04-24 | International Business Machines Corporation | Precharged FET ROS array |
US4291247A (en) * | 1977-12-14 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Multistage logic circuit arrangement |
US4429238A (en) * | 1981-08-14 | 1984-01-31 | Bell Telephone Laboratories, Incorporated | Structured logic array |
WO1983001160A1 (en) * | 1981-09-17 | 1983-03-31 | Western Electric Co | Multistage semiconductor circuit arrangement |
JPS5897922A (ja) * | 1981-12-07 | 1983-06-10 | Toshiba Corp | 論理積和回路 |
US4577282A (en) * | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
EP0107712A4 (de) * | 1982-05-10 | 1984-09-14 | Western Electric Co | Cmos integrierte schaltung. |
GB2120033A (en) * | 1982-05-10 | 1983-11-23 | Western Electric Co | Clocked logic circuit |
JPS5936427A (ja) * | 1982-08-24 | 1984-02-28 | Mitsubishi Electric Corp | 出力回路 |
US4611133A (en) * | 1983-05-12 | 1986-09-09 | Codex Corporation | High speed fully precharged programmable logic array |
US4646257A (en) * | 1983-10-03 | 1987-02-24 | Texas Instruments Incorporated | Digital multiplication circuit for use in a microprocessor |
US4700088A (en) * | 1983-08-05 | 1987-10-13 | Texas Instruments Incorporated | Dummy load controlled multilevel logic single clock logic circuit |
US4725986A (en) * | 1983-09-20 | 1988-02-16 | International Business Machines Corporation | FET read only memory cell with word line augmented precharging of the bit lines |
US4739475A (en) * | 1983-09-20 | 1988-04-19 | Mensch Jr William D | Topography for sixteen bit CMOS microprocessor with eight bit emulation and abort capability |
US4613772A (en) * | 1984-04-11 | 1986-09-23 | Harris Corporation | Current compensation for logic gates |
US4680701A (en) * | 1984-04-11 | 1987-07-14 | Texas Instruments Incorporated | Asynchronous high speed processor having high speed memories with domino circuits contained therein |
JPS6169215A (ja) * | 1984-09-12 | 1986-04-09 | Nec Corp | プログラマブル・ロジツク・アレイ |
US4639622A (en) * | 1984-11-19 | 1987-01-27 | International Business Machines Corporation | Boosting word-line clock circuit for semiconductor memory |
US4652777A (en) * | 1984-12-18 | 1987-03-24 | Cline Ronald L | CMOS programmable logic array |
US4636661A (en) * | 1984-12-21 | 1987-01-13 | Signetics Corporation | Ratioless FET programmable logic array |
US4700086A (en) * | 1985-04-23 | 1987-10-13 | International Business Machines Corporation | Consistent precharge circuit for cascode voltage switch logic |
US4678941A (en) * | 1985-04-25 | 1987-07-07 | International Business Machines Corporation | Boost word-line clock and decoder-driver circuits in semiconductor memories |
US4692637A (en) * | 1985-07-08 | 1987-09-08 | At&T Bell Laboratories | CMOS logic circuit with single clock pulse |
US4764691A (en) * | 1985-10-15 | 1988-08-16 | American Microsystems, Inc. | CMOS programmable logic array using NOR gates for clocking |
US4954731A (en) * | 1989-04-26 | 1990-09-04 | International Business Machines Corporation | Wordline voltage boosting circuits for complementary MOSFET dynamic memories |
US4996454A (en) * | 1989-06-30 | 1991-02-26 | Honeywell Inc. | Hot clock complex logic |
JP3575909B2 (ja) * | 1996-03-29 | 2004-10-13 | 株式会社東芝 | 論理回路及びその設計方法 |
US6509216B2 (en) * | 2001-03-07 | 2003-01-21 | United Microelectronics Corp. | Memory structure with thin film transistor and method for fabricating the same |
EP2399350B1 (de) * | 2009-02-23 | 2017-10-18 | Hewlett-Packard Enterprise Development LP | Photodetektorempfängerschaltung mit dynamischer impedanz |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462855A1 (de) * | 1966-01-28 | 1969-11-06 | North American Aviation Inc | Schalteinrichtung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3250917A (en) * | 1961-04-12 | 1966-05-10 | Rca Corp | Logic circuits |
GB1127687A (en) * | 1965-12-13 | 1968-09-18 | Rca Corp | Logic circuitry |
US3518451A (en) * | 1967-03-10 | 1970-06-30 | North American Rockwell | Gating system for reducing the effects of negative feedback noise in multiphase gating devices |
US3582674A (en) * | 1967-08-23 | 1971-06-01 | American Micro Syst | Logic circuit |
US3524077A (en) * | 1968-02-28 | 1970-08-11 | Rca Corp | Translating information with multi-phase clock signals |
JPS4942414B1 (de) * | 1970-03-27 | 1974-11-14 | ||
US3601627A (en) * | 1970-07-13 | 1971-08-24 | North American Rockwell | Multiple phase logic gates for shift register stages |
US3747064A (en) * | 1971-06-30 | 1973-07-17 | Ibm | Fet dynamic logic circuit and layout |
CA998746A (en) * | 1972-02-14 | 1976-10-19 | Yoshikazu Hatsukano | Digital circuit |
-
1973
- 1973-05-10 US US358877A patent/US3866186A/en not_active Expired - Lifetime
- 1973-05-14 AU AU55663/73A patent/AU476907B2/en not_active Expired
- 1973-05-15 GB GB2312473A patent/GB1414346A/en not_active Expired
- 1973-05-15 CA CA172,348A patent/CA1016650A/en not_active Expired
- 1973-05-16 FR FR7317690A patent/FR2184914B1/fr not_active Expired
- 1973-05-16 CH CH701173A patent/CH567839A5/xx not_active IP Right Cessation
- 1973-05-16 DE DE19732324787 patent/DE2324787C3/de not_active Expired
-
1974
- 1974-08-23 US US05/499,924 patent/US3943377A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462855A1 (de) * | 1966-01-28 | 1969-11-06 | North American Aviation Inc | Schalteinrichtung |
Non-Patent Citations (2)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 13, Nr. 1, Juni 1970, S. 23-24. * |
IBM Technical Disclosure Bulletin, Vol. 13, Nr. 5, Okt., 1970, S. 1077. * |
Also Published As
Publication number | Publication date |
---|---|
US3866186A (en) | 1975-02-11 |
DE2324787A1 (de) | 1973-11-29 |
CH567839A5 (de) | 1975-10-15 |
CA1016650A (en) | 1977-08-30 |
AU476907B2 (en) | 1976-10-07 |
GB1414346A (en) | 1975-11-19 |
FR2184914B1 (de) | 1977-04-29 |
FR2184914A1 (de) | 1973-12-28 |
US3943377A (en) | 1976-03-09 |
AU5566373A (en) | 1974-11-14 |
DE2324787C3 (de) | 1977-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2324787B2 (de) | Logische schaltung | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
DE2546967A1 (de) | Fuer spannungseinschaltung vorgesehener programmvorbereitungs-schaltkreis, geeignet fuer einen rechner | |
DE2660843C2 (de) | Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung | |
DE3050199C2 (de) | Logikschaltung | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE69424764T2 (de) | Ladungspumpenschaltung | |
DE2309080C3 (de) | Binäruntersetzerstufe | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE2401334A1 (de) | Synchronisationsstufe | |
DE2165445C3 (de) | Logikschaltung | |
DE10026622A1 (de) | Treiberschaltung | |
DE2346568A1 (de) | Hybrider zweitakt-verriegelungsschaltkreis mit zwischenspeicherung | |
DE3104880A1 (de) | "speicher fuer wahlfreien zugriff" | |
DE2833211C2 (de) | Asynchroner binärer Vorwärts-Rückwärtszähler | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE2264308A1 (de) | Verknuepfungsschaltungsnetzwerk und bei diesem verwendbare dynamische pufferschaltung | |
DE2530034A1 (de) | Zaehler zum zaehlen von taktsignalen | |
DE3137810A1 (de) | Efl-halteschaltung und zaehlerschaltungen | |
DE2316904B2 (de) | Dateneingabevorrichtung | |
DE2758012C3 (de) | Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge | |
DE2000666A1 (de) | Taktgenerator | |
DE3323199A1 (de) | Zaehlerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |